Electronica Teoria de Circuitos 6 Edicion - Robert L Boylestad

ELECTRNICA: TEORA DE CIRCUITOS
6 Polarizacin de FET Polarizacin fija: Vas = -Vaa . Vos = Voo - IJio: autopolarizacin: Vas = -IJis' Vos = Voo Io(Rs + Ro)' Vs = IsRs: divisor de voltaje: Va = R, Vool(R, + R,), Vas = Va - IJis' Vos = Voo - lo(Ro + R): MOSFET incremental: ID == k(VGS - VGS(Th 2 , k == 1D(encendido)/(VGS(encendido) - VGS(Th2; polarizacin por retroalimentacin: VDS =VGS' Vas = Vro- loRD: divisor de voltaje: Va =R,Vool(R, + R,). VGS = VG-1oRs: curva universal: m = 1V p 1IlossRs' M = m x vall Vp 1, Va =R, Vool(R, + R,) ModeJaje de transistores bipolares Z,= Y,Jl,,l, = (V, - V,)/R""",,,lo = (V, - V) IR""",,,ZO = V)Io,A,= V)V,.A" = + Rs)' A == -AvZJRL' re == 26 mV/l base comn: Z == re,Zo ::::: 00 n,Av ::::: Rfre' A :::: -1; emisor comn: Z = fjre Zo ro' Av = -R{Jre' A :::: f3, h ie = f3r e, hft! == f3ac ' h ib == Te' hfb = -a. 7
ZAv~L /(Z
8 Anlisis a pequea seal del transistor bipolar Emisor comn: A, = -Reir,. Z, = RBIIf3r,. Zo = Re. A, = f3: divisor de voltaje: R' = R,I\R,. A, = -Re Ir,. Z, = R'1If3r,. Zo = Re: polarizacin en emisor: Zb = f3(r, + RE) = f3R"A,. = -f3Re IZb = -RJ (r, + RE) = -ReiR emisor seguidor: Zb = f3(r, + RE)' A, = l. Zo = r,: base comn: A, = Reir,. Z, = REllr,. Zo = Re: retroali-' mentacin en colector: A, =-Reir,. Z, = f3r,IIR F/I A,I. Zo = ReIIRe: retroalimentacin de de en colector: A, =-(RF.IIRe)/r" Z, = RF, lIf3r,. Zo = RclIRF,: parmetros hbridos: A, = h(l + hoRL). A, = -hRJ[h, + (h,h o - hh,)RLl. Z, = h, - hh/?LI(l +
hoRL)' Zo = l/[h o - (hh/(h, + R,]
9 Anlisis a pequea seal del FET gm = gmo(l - VGSIVp). 8 mo =2loss lJVpl: configuracin bsica: A, =-gmRO: resistencia de fuente sin desvo: A, -gmROI(1 + gmRS): seguidor de fuente: A, = gmRs/(l + gmRS): compuerta comn: A, =
gm(Rollr)
10 Aproximacnalossistemas:efectodeR,yRL BJT:A v =RLA VNL I(RL+R o).A.=-A 7./RL V=RVj(R.+R): I v<-' I l i S polarizacin fija: A, = -(RcIlRL)/r,. A" = Z,A)(Z, + R,). Z, = f3r,. Zo = Re: divisor de voltaje: A,. = -(RcIlRL)/r,. A" = ZA) (Z, + R,). Z, = R,IIRzllf3r,.Z, = Re: polarizacin en emisor: A, = -(RclIRL)/R" A" = Z,A)(Z, + R,). Z, = RBIlf3RE'Zo = Re: retroalimentacin en colector: A, = -(RcIlRL)lr,. A" = Z,A,/(Z, + R,). Z, f3r,lIRF/IA). Z, RclIRF: emisor seguidor: R~ = REIIRL' A,. = R~(R~ + r,), A" = R~/(R~ + R/f3 + r,l. Z, = RB Ilf3(r, + R~). Zo = REIICR/f3 + r,): base comn: A, = (RelIRL)lr,. A, = -l. Z, = r,.Zo = Re: FET: con desvo R,: A, = -gm(RoIIRL). Z, = RG'Zo = Ro: sin desvo Rs: A, = -gm(RoIIRL)/(l + gmRS)' Z, = RG,Zo =RD : seguidor de fuente: A, = gm(RsIIRL)/[1 + gm(RsIIRL)], Z, =RG'Zo = Rsllrdll1lgm; compuerta comn: A.. = gm(RDIIRL). ZI = Rslll/gm Zo = Ro: en cascada: A lir = A VI . A \12 . A \13 .. ' A11. ,AIr = A\Ir Z11 IR L '
w
ECUACIONES IMPORTANTES
1 Diodos semiconductores W = QV, I eV = 1.6 x 10-'9 J,lD ID' r" =I!.V/Md , PD =VdD , Te =I!.V/[V,(T,- To )] x 100% 2 Aplicaciones de diodos
VBE = VD
=1,(e kV ff,
D
1), RDC = VDIID, r d = I!.V/Md = 26 mVl
=0.7 V; media onda: Vdo =0.318Vm; onda completa: Vdo =0.636Vm
4 Polarizacin en dc-BJT En general: VBE = 0.7 V, Ic = lE' Ic =f31B; polarizacin fija: lB =(Vcc- VBE)/RB, VCE = Vcc-lcRc- Ic~ = Vcc'R estabilizada en emisor: lB = (Vcc- VBE)/(RB + (13+ I)R E), R= (13+ I)RE' VCE = Vcc-I"Rc+ RE),ICw =V cc/(R e + RE); divisor de voltaje: exacto: RTh =R, 11 R2, ETh =R2Veel(R, + R2), lB =(ETh - VBE)I(R Th + (13 + l)R E), VeE = Vcc-I"Rc + RE)' aproximado: VB =R2Vee /(R, + R2), f3RE ? IOR2, VE =VB- VBE' Ic = lE V;IR por retroalimentacin de voltaje: lB = (Vee- VBE)/[R B + f3(R e + RE)]; base comn: lB = (VEE - VBE)/R conmutacin de transistores: le,,,,,"do =t, + Id' I,p, ,do =1, + 1 1; estabilidad: S(leo) =Me/Meo; polarizacin fija: S(leo) =13 + 1; polarizacin en emisor: S(leo) = (~+ 1)(1 + RIRE)/(l + 13 + RIRE); divisor de voltaje: S(lco) = (13 + 1)(1 + RnfRE)/(l + 13 + RnfRE); polarizacin por retroalimentacin: S(lco) = (13 + 1)(1 + R/Rc)/(l + 13 + RB/Re), S(VBE) = MI!.VB polarizacin fija: S(VBE) = -/3IRB; polarizacin en emisor: S(VBE) = -/3I[RB + (13 + l )RE]; divisor de voltaje: S(VBE) = -/3I[RTh + (13 + I)R E]; polarizacin por retroalimentacin: S(VBE) =-/3I(R B+ (13+ I)R e), S(f3J =M e/l!..f3; polarizacin fija: S(f3J =le,lf3,; polarizacin en emisor: S(f3J = Ic,o + RBIR E)/[I3,(I + 13 2 + RBIRE)]; divisor de voltaje: S(f3J = le,o + RTh IR E)/[f3(l + 132 + _ RTh/RE)]; polarizacin por retroalimentacin: S(f3J = Ic,(RB + Rc )/[f3,(RB + R"I + 132 ))], Me = S(lco) Meo + S(VBE) I!.VBE + S(f3J I!.f3
5 Transistores de efecto de campo I G =OA, ID =IDSS(l- VGS /Vp)2, ID =Is' VGs = Vp(l- V/D/IDSS )' ID = I DSS /4 (si VGS = Vp /2), ID =I DSs'2 (si VGS = O.3Vp), PD =VDSI D' ID =k(VGS - VT)2

Sexta edicin
Robert L. Boylestad Louis Nashelsky
TRADUCCIN:
Juan Purn Mier y Tern

Profesor de asignatura en el Depto. de Matemticas, Universidad Iberoamericana, Profesionista en Sistemas CAD, GIS
Sergio Luis Mara Ruiz Faudn

Analista de Sistemas Traductor Profesional REVISIN TCNICA:
M. en e.Agustn Surez Fernndez

Departamento de Ingeniera Elctrica Universidad Autnoma Metrpolitana-Iztapalapa
Pearson Educacin
-------
MXICO ARGENTINA BRASIL COLOMBIA' COSTA RICA' CHILE ESPAA GUATEMALA' PER' PUERTO RICO VENEZUELA
EDICIN EN INGLS
Editor: Dave Garza Developmental Editor: Carol Hinklin Robison Production Editor: Rex Davidson Cover Designer: Brian Deep Production Manager: Laura Messerly Marketing Manager: Debbie Yarnell 1l1ustrations: Network Graphics
BOYLESTAD I ELECTRNICA: TEORA DE CIRCUITOS, 6a. Ed.

Traducido del ingls de la obra: ELECTRONIC DEVICES AND CIRCUIT THEORY, SIXTH EDlTlON. Al! rights reserved. Authorized translation from English language edition published by Prentice-Hall, Ine. A Simon & Sehuster Company. Todos los derechos reservados. Traduccin autorizada de la edicin en ingls publicada por Prentince-Hall, Inc. A Simon & Sehuster Company. Al! rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage and retrieval system, without permission in writing from the publisher. Prohibida la reproduccin total o parcial de esta obra, por cualquier medio o mtodo sin autorizacin por escrito del editor.
D~rechos reservados 1997 respecto a la cuarta edicin en espaol publicada por
Prentice Hall Hispanoamericana, S.A. Calle 4 Nl 2S2 piso Fracc. Ind. Alce Blanco, Naucalpan de Jurez, Edo. de Mxico, c.P. 53370
ISBN 968-880-805-9
[J
Miembro de la Cmara Nacional de la Industria Editorial, Reg. Nm. 1524. Original English Language Edition Published by Prentice-Hall, Inc. A Simon & Schuster Company. Copyright MCMXCVl AH rights reserved ISBN 0-13-375734-X IMPRESO EN MXICO/PRINTED IN MEXICO
F'ROGRAMo\S EDUCATIVOS. S.A. DE e,v CAl.Z. CHABACANO No, 1;6. LOCAl. A
COL ASruRlAS,DELEG. CUAUHTEUQC, C,P. OOBSQ,IIEX\CO, D.f.

eMPRESA CeRTIFICADA POR EL INSTlTUTO MEXICANO DE NORMAliZACIN
'iC~~II_C_, SAJOL/I NCI\Wo.
150-S002: 19941NMX.cc-004: 1995

CON El No. DE REGISTRO RSc-G'6
[J
Dedicado a
ElSE MARIE, ERlC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA
ya
KATRIN, KIRA, LARREN, TOMMY, JUSTIN Y PATIT
~~------
Contenido
PREFACIO AGRADECIMIENTOS
xvii
xxi
1
1.1 1.2 1.3 1.4 1.5 1.6
1.7
DIODOS SEMICONDUCTORES
Introduccin 1 El diodo ideal 1 Materiales semiconductores 3 Niveles de energa 6 Materiales extrnsecos: tipo n y tipo P 7 Diodo semiconductor 10 Niveles de resistencia 17 Circuitos equivalentes para diodos 24 Hojas de especificaciones de diodos 27 Capacitancia de transicin y difusin 31 Tiempo de recuperacin inverso 32 Notacin de diodos semiconductores 32 Prueba de diodos 33 Diodos Zener 35 Diodos emisores de luz 38 Arreglos de diodos: circuitos integrados 42 Anlisis por computadora 44
1.8 1.9 1.10 1.11 1.12 1.13 1.14

1.15 1.16 1.17
ix
2
2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 2.10 2.11 2.12 2.13
APUCACIONFS DE DIODOS
Introduccin 53 Anlisis mediante la recta de carga 54 Aproximaciones de diodos 59 Configuraciones de diodos en serie con entradas dc 61 Configuraciones en paralelo y en serie-paralelo 66 Compuertas ANDtOR 69 Entradas senoidales; rectificacin de media onda 71 Rectificacin de onda completa 74 Recortadores 78 Cambiadores de nivel 85 Diodos Zener 89 Circuitos multiplicadores de voltaje 96 Anlisis por computadora 99
53
3
3.1 3.2 3.3 3.4 3.5 3.6 3.7 3.8 3.9 3.10 3.11 3.12
TRANSISTORES BIPOLARES DE UNIN

Introduccin 114 Construccin de transistores 115 Operacin del transistor 115 Configuracin de base comn 117 Accin amplificadora del transistor 121 Configuracin de emisor comn 122 Configuracin de colector comn 129 Lmites de operacin 130 Hoja de especificaciones de transistores 132 Prueba de transistores 136 Encapsulado de transistores e identificacin de terminales 138 Anlisis por computadora 140
114
4
4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8 4.9 4.10 4.11 4.12 4.13
POLARIZACIN DE DC-BJT
Introduccin 144 Punto de operacin 145 Circuito de polarizacin fija 147 Circuito de polarizacin estabilizado en emisor 154 Polarizacin por divisor de voltaje 158 Polarizacin de dc por retroalimentacin de voltaje 166 Diversas configuraciones de polarizacin 169 Operaciones de diseo 175 Redes de conmutacin con transistores 181 Tcnicas para la localizacin de fallas 186 Transistores pnp 189 Estabilizacin de la polarizacin 191 Anlisis por computadora 200
144
Contenido
5
5.1 5.2 5.3 5.4 5.5 5.6 5.7 5.8 5.9 5.10 5.11 5.12 S.13
TRANSISTORES DE EFECTO DE CAMPO

Introduccin 215 Construccin y caractersticas de los JFET 216 Caractersticas de transferencia 223 Hojas de especificaciones (JFET) 227 Instrumentacin 230 Relaciones importantes 231 MOSFET de tipo decremental 238 MOSFET de tipo incremental 238 Manejo del MOSFET 246 VMOS 247 CMOS 248 Tabla resumen 250 Anlisis por computadora 251
215
6
6.1 6.2 6.3 6.4 6.5 6.6 6.7 6.8 6.9 6.10 6.11 6.12 6.13
POLARIZACIN DEL FET

Introduccin 256 Configuracin de polarizacin fija 257 Configuracin de autopolarizacin 261 Polarizacin mediante divisor de voltaje 267 MOSFET de lipa decremental 273 MOSFET de tipo incremental 277 Tabla resumen 283 Redes combinadas 285 Diseo 288 Localizacin de fallas 290 FET de canal-p 291 Curva universal de polarizacin para JFET 294 Anlisis por computadora 297
256
7
7.1 7.2 7.3 7.4 7.5 7.6 7.7 7.8 7.9
MODELAJE DE TRANSISTORES BIPOLARES

Introduccin 311 Amplificacin en el dominio de ac 311 Modelaje de transistores EJT 312 Los parmetros importantes: Z;, Zo' A~, A; 314 El modelo de transistor r, 320 El modelo hbrido equivalente 327 Determinacin grfica de los parmetros h 333 Variaciones de los parmetros de transistores 337 Anlisis por computadora 339
311
Contenido
xi
8
8.1 8.2 8.3 8.4 8.5 8.6 8.7 8.8 8.9 8.10 8.11 8.12 8.13
ANLISIS A PEQUEA SEAL DEL TRANSISTOR BIPOLAR

Introduccin 346 Configuracin de emisor comn con polarizacin fija 346 Polarizacin mediante divisor de voltaje 350 Configuracin de E-C con polarizacin en emisor 353 Configuracin emisor-seguidor 360 Configuracin de base comn 366 Configuracin con retroalimentacin en colector 368 Configuracin con retroalimentacin de dc en colector 374 Circuito equivalente hbrido aproximado 377 Modelo equivalente hbrido completo 383 Tabla resumen 390 Solucin de problemas 390 Anlisis por computadora 393
346
9
9.1 9.2 9.3 9A 9.5 9.6 9.7 9.8 9.9 9.10 9.11 9.12 9.13 9.14 9.15
ANLISIS A PEQUEA SEAL DEL FET

Introduccin 415 Modelo de pequea seal del FET 416 Configuracin de polarizacin fija para el IFET 424 Configuracin de autopolarizacin para el JFET 426 Configuracin de divisor de voltaje para el JFET 432 Configuracin fuente-seguidor (drenaje comn) para el JFET 433 Configuracin de compuerta comn para el JFET 436 MOSFET de tipo decremental 440 MOSFET de tipo incremental 442 Configuracin de retroalimentacin en drenaje para el EMOSFET 443 Configuracin de divisor de voltaje para el EMOSFET 446 Cmo disear redes de amplificador FET 447 Tabla resumen 450 Solucin de problemas 453 Anlisis por computadora 453
415
10
10.1 10.2 10.3 lOA 10.5 10.6 10.7 10.8 10.9 10.10 10.11 lU2
APROXIMACIN A LOS SISTEMAS: EFECTOS DE Rs y RL

Introduccin 468 Sistemas de dos puertos 468 Efecto de la impedancia de carga (RJ 470 Efecto de la impedancia de la fuente (R,) 475 Efecto combinado de R, YRL 477 Redes BIT de CE 479 Redes emisor-seguidor 484 Redes CB 487 Redes FET 489 Tabla resumen 492 Sistemas en cascada 496 Anlisis por computadora 497
468
xii
Contenido
11
11.1 11.2 11.3 11.4 11.5 11.6 11.7 11.8 11.9 11.10 11.11 11.12 11.13
RESPUESTA EN FRECUENCIA DE TRANSISTORES BJT Y JFET

Introduccin 509 Logaritmos 509 Decibeles 513 Consideraciones generales sobre la frecuencia 516 Anlisis a baja frecuencia, grfica de Bode 519 Respuesta a baja frecuencia, amplificador a BIT 524 Respuesta a baja frecuencia, amplificador FET 533 Capacitancia de efecto MiIler 536 Respuesta a alta frecuencia, amplificador BJT 539 Respuesta a alta frecuencia, amplificador FET 546 Efectos de frecuencia en multietapas 550 Prueba de onda cuadrada 552 Anlisis por computadora 554
509
12 CONFlGURACIONES COMPUESTAS
12.1 Introduccin 560 Conexin en cascada 560 12.2 12.3 Conexin cascade 565 Conexin Darlington 566 12.4 Par retroalimentado 571 12.5 Circuito CMOS 575 12.6 Circuitos de fuente de corriente 577 12.7 Espejo de corriente 579 12.8 Circuito de amplificador diferencial 582 12.9 12.10 Circuitos de amplificador diferencial BiFET, BiMOS y CMOS 590 12.11 Anlisis por computadora 591
560
13
13.1 13.2 13.3 13A 13.5 13.6 13.7 13.8 13.9
TCNICAS DE FABRICACIN DE CIRCUITOS DISCRETOS E INTEGRADOS

Introduccin 607 Materiales semiconductores, Si, Ge y GaAs 607 Diodos discretos 609 Fabricacin de transistores 611 Circuitos integrados 612 Circuitos integrados monolticos 614 El ciclo de produccin 617 Circuitos integrados de pelcula delgada y pelcula gruesa 626 Circuitos integrados hbridos 627
607
Contenido
xiii
14
14.1 14.2 14.3 14.4 14.5 14.6 14.7 14.8
AMPUFlCADORES OPERACIONALES
Introduccin 628 Operacin en modo diferencial y en modo comn 630 Amplificador operacional bsico 634 Circuitos prcticos con amplificadores operacionales 638 Especificaciones, parmetros de desvo de dc 644 Especificaciones de parmetros de frecuencia 647 Especificaciones para una unidad de amplificador operacional 651 Anlisis por computadora 657
628
15
15.1 15.2 15.3 ISA 15.5 15.6 15.7
APUCACIONES DEL AMPUFlCADOR OPERACIONAL

Multiplicador de ganancia constante 669 Suma de voltajes 673 Acoplador de voltaje 676 Fuentes controladas 677 Circuitos de instrumentacin 679 Filtros activos 683 Anlisis por computadora 687
669
16
16.1 16.2 16.3 16.4 16.5 16.6 16.7 16.8 16.9
AMPUFlCADORES DE POTENCIA
Introduccin: definiciones y tipos de amplificadores 701 Amplificador clase A alimentado en serie 703 Amplificador acoplado con transfonnador lase A 708 Operacin del amplificador clase B 715 Circuitos de amplificador clase B 719 Distorsin del amplificador 726 Disipacin de calor del transistor de potencia 730 Amplificadores clase C y clase D 734 Anlisis por computadora 736
701
17
17.1 17.2 17.3 17A 17.5 17_6 17.7 17.8
CI UNEALES/DIGITALES
Introduccin 741 Operacin del comparador 741 Convertidores analgicos-digitales 748 Operacin del el temporizador 752 Oscilador controlado por voltaje 755 Lazo de seguimiento de fase 758 Circuitos de interfaz 762 Anlisis por computadora 765
741
18
xiv
18.1 18.2
CIRCUITOS CON RETROAUMENTACIN y OSCILADORES

Conceptos de retroalimentacin 773
Tipos de conexin de retroalimentacin 774
773
18.3 18.4 18.5 18.6 18.7 18.8 18.9 18.10
Circuitos prcticos con retroalimentacin 780 Amplificador retroalimentado: consideraciones de fase y frecuencia 787 Operacin del oscilador 789 Oscilador de corrimiento de fase 791 Oscilador de puente Wien 794 Circuito de oscilador sintonizado 795 Oscilador a cristal 798 Oscilador monounin 802
19
19.1 19.2 19.3 19.4 19.5 19.6 19.7
FUENTES DE ALIMENTACIN (REGULADORES DE VOLTAJE)

Introduccin 805 Consideraciones generales de filtros 805 Filtro capacitor 808 Filtro Re 811 Regulacin de voltaje con transistores discretos 814 Reguladores de voltaje de CI 821 Anlisis por computadora 826
805
20 OTROS DISPOSITIVOS DE DOS TERMINALES 832

20.1 20.2 20.3 Introduccin 832 Diodos de barrera Schottky ("portadores calientes") 832 Diodos varactores (varicap) 836 20A Diodos de potencia 840 20.5 Diodos tnel 841 20.6 Fotodiodos 846 20.7 Celdas fotoconductoras 849 20.8 Emisores de IR 851 20.9 Pantallas de cristal lquido 853 20.10 Celdas solares 855 20.11 Termistores 859
21
21.1 21.2 21.3
DISPOSITIVOS pnpn
Introduccin 864 Rectificador controlado de silicio 864 Operacin bsica del rectificador controlado de silicio 864 Caractersticas y valores nominales del SCR 867 Construccin e identificacin de terminales del SCR 869 Aplicaciones del SCR 870 Interruptor controlado de silicio 874 Interruptor controlado en compuerta 876 SCR activado por luz 877 Diodo Shockley 880 DIAC 880 TRIAC 882 Transistor monounin 883 Fototransistores 893 Optoaisladores 895 Transistor monounin programable 897
864
21A
21.5 21.6 21.7 21.8 21.9 21.10 21.11 21.12 21.13 21.14 21.15 21.16
xv
22
22.1 22.2 22.3 22.4 22.5 22.6 22.7 22.8 22.9
OSCILOSCOPIO Y OTROS INSTRUMENTOS DE MEDICIN

Introduccin 906 Tubo de rayos catdicos: teora y construccin 906 Operacin del osciloscopio de rayos catdicos 907 Operacin del barrido de voltaje 908 Sincronizacin y disparo 911 Operacin en multitrazo 915 Medicin utilizando las escalas calibradas 915 Caractersticas especiales 920 Generadores de seales 921
906
APNDICE A: PARMETROS HBRIDOS: ECUACIONES PARA CONVERSIN

(EXACTAS Y APROXIMADAS)
924 926 933 935
APNDICE B: FACTOR DE RIZO Y CLCULOS DE VOLTAJE APNDICE C: GRFICAS y TABLAS APNDICE D: PSPICE APNDICE E: SOLUCIONES A LOS PROBLEMAS SELECCIONADOS CON NMERO NON NDICE
937 943
xvi
Contenido
Prefacio
Segn nos acercbamos al XXV aniversario del texto, se hizo verdaderamente claro que esta sexta edicin deba continuar con el importante trabajo de revisin que tuvo la edicin. La creciente utilizacin de la computadora, los circuitos integrados y el expandido rango de cobertura necesaria en los cursos bsicos que contribuyeron al refinamiento de la pasada edicin continan siendo los factores principales que afectan el contenido ele una nueva versin. A travs de los aos, hemos aprendido que el mejoramiento de la lectura se puede obtener a travs de la apariencia general del texto, de tal fortna que nos hemos comprometido al fortnato que encontrar en la sexta edicin de tal manera que el material del texto parezca ms "'amistoso" para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos empeados en el fuerte sentido pedaggico del texto, la exactimd y en un aruplio rango de materiales auxiliares que apoyan el proceso educativo.
PEDAGOGA
Sin duda, una de las mejoras ms importantes que se han retenido de la quinta edicin es la manera en la cual el texto se presta para el compendio ordinario del curso. La nueva secuencia de la presentacin de los conceptos que afect la ltima edicin se ha conservado en la presente. Nuestra experiencia docente con esta presentacin ha reforzado la creencia de que el material tiene ahora una pedagoga mejorada para apoyar la presentacin del instructor y ayudar al estudiante a construir los fundamentos necesarios para sus futuros estudios. Se ha conservado la cantidad de ejemplos, los cuales fueron incrementados de modo considerable desde la quinta edicin. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclusiones importantes. El formato ha sido diseado para establecer una apariencia amistosa para el estudiante y para asegurar que el trabajo artstico se encuentre tan cercano a la referencia como sea posible. Se han utilizado pantallas para definir caractersticas importantes o para aislar cantidades especficas en una red o en una caracterstica. Los iconos, desarrollados para cada captulo del texto, facilitan la referencia de un rea en particular tan rpidamente como sea posible. Los problemas, los cuales han sido desarrollados para cada seccin del texto, van en progreso a partir de lo ms simple a lo ms complejo. Asimismo, un asterisco identifica los ejercicios ms difciles. El ttulo en cada seccin tambin se reproduce en la seccin de problemas para identificar con claridad los ejercicios de inters para un tema de esmdio en particular.
xvii
ENFOQUE DE SISTEMAS
Durante varias visitas a otros colegios, institutos tcnicos, y juntas de varias sociedades, se mencionaba que debera desarrollarse un mayor "enfoque de sistemas" para apoyar la necesidad de un estudiante de convertirse en adepto de la aplicacin de paquetes de sistemas. Los captulos 8,9 Y 10 estn especficamente organizados para desarrollar los cimientos del anlisis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar ms fcil considerar los efectos de Rs y RL con cada configuracin cuando sta se presenta por primera vez, los efectos de Rs y RL tambin ofrecen una oportunidad para aplicar algunos de los conceptos fundamentales del anlisis de sistemas. Los ltimos captulos referentes a amplifIcadores operacionales y circuitos integrados desarrollan an ms los conceptos presentados en los captulos iniciales.
EXACTITUD
No hay duda que una de las metas primarias de cualquier publicacin es que sta se encuentre libre de errores en lo posible. Ciertamente, la intencin no es de retar al instructor o al estudiante con inconsistencias planeadas. De hecho, no existe algo ms tenso para un autor que el escuchar sobre errores en su libro. Despus de una verificacin extensiva acerca de la exactitud en la quinta edicin, ahora nos sentimos seguros que este texto gozar del nivel ms alto de exactitud que se puede obtener para una publicacin de este tipo.
MODELAJE DE TRANSISTORES
El modelaje del transistor bipolar de unin (BJT) es un rea que se ha enfocado de varias maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se apoyan en el enfoque hbrido o en una combinacin de estos dos. La sexta edicin destacar el modelo r, con la suficiente cobertura del modelo hbrido como para permitir una comparacin entre los modelos y la aplicacin de ambos. Se ha dedicado un captulo completo (captulo 7) .la introduccin de los modelos para asegurar un entendimiento claro y correcto de cada uno y de las relaciones que existen entre los dos.
PSpice y BASIC
Los recientes aos han visto un crecimiento continuo del contenido de computacin en los curSOs introductorios. No solamente aparece la utilizacin de procesadores de texto en el primer semestre, sino que tambin se presentan las hojas de clculo y el empleo de un paquete de anlisis tal como PSpice en numerosas instituciones educativas. Se eligi PSpice como el paquete que aparecer a travs de este texto debido a que recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes posibles incluyen Micro-Cap III y Breadboard. La :obertura de PSpice ofrece suficiente capacidad para permitir la escritura del archivo de captura para la mayora de las redes analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para computadora. PSpice en el ambiente WINDOWS permite entrar al circuito en forma esquemtica, el cual puede ser analizado despus con resultados de salida similares a PSpice. An se incluyen en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje de computacin y de los beneficios adicionales que surgen de su utilizacin.
xviii
SOLUCIN DE PROBLEMAS
La solucin de los problemas es indudablemente una de las habilidades ms difciles para presentar, desarrollar y demostrar en un texto. Se trata de un arte que debe ser introducido utilizando una variedad de tcnicas, pero la experiencia y la exposicin son obviamente los elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una revisin de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se presentan algunas ideas sobre cmO aislar un rea problemtica as como una lista de las causas posibles. Esto no pretende sugerir que un estudiante se convertir en un experto en la solucin de las redes presentadas en este texto, pero al menoS el lector tendr algn entendimiento de lo que est relacionado con el proceso de la solucin.
UTILIZACIN DEL TEXTO

En general, el texto est dividido en dos componentes principales: el anlisis en de y en ac o respuesta en frecuencia. Para algunos colegios la seccin de es suficiente para un semestre. mientras que para otros el texto completo puede ser cubierto en un semestre mediante la eleccin de temas especficos. En cualquier caso, el presente es un texto que "construye" a partir de los captulos iniciales. El material superfluo se relega a los ltimos captulos para evitar el contenido excesivo acerca de un tema particular al principio en el nivel de desarrollo, Para cada dispositivo el texto cubre una mayora de las configuraciones y aplicaciones importantes. Mediante la eleccin de ejemplos y aplicaciones especficos es posible reducir el contenido de un curso sin perder las caraetelsticas de construccin progresivas del texto. Por tanto, si un instructor siente que un rea especfica es particulannente importante, se ofrece el detalle con. el fin de tener una revisin ms extensiva.
ROBERT BOYLESTAD LOUIS NASHELSKY
Agradecimientos
Nuestros ms sinceros agradecimientos se deben extender a los profesores que han utilizado el texto y han enviado algunos comentarios, correcciones y sugerencias. Tambin deseamos agradecer a Rex Davidson, editor de Prentice-Hall, por mantener unidos los tantos aspectos detallados de produccin. Nuestro ms sincero agradecimiento a Dave Garza, editor senior, y a Carol Robison, editor senior de desarrollo, de Prentice-Hall, por su apoyo editorial en la sexta edicin de este texto. Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluaciones del presente texto a travs de sus muchas ediciones. Los comentarios de estas personas nos han permitido presentar Electrnica: Teora de Circuitos en esta nueva edicin:
Ernest Lee Abbott Phillip D, Anderson AJAnthony A. Duane Bailey Joe Baker Jerrold Barrosse Ambrose Barry Arthur Birch Scott Bisland Edward Bloch Gary C. Bocksch Jeffrey Bowe Alfred D. Buerosse Lila Caggano Rohert Casano Alan H. Czarapata Mohammad Dabbas John Darlington Lucius B. Day MikeDurren Dr. Stephen Evanson George Fredericks F. D. Fuller Phil Golden Joseph Grabinski Thomas K. Grady
WiUiam HiII
Napa College, Napa, CA Muskegon Community College, Muskegon, MI EG&G VACTEC Inc. Southern Alberta Institute ofTechnology, Calgary, Alberta, CANAD University of Southern California, Los ngeles, CA Penn State-Ogontz University of North Carolina-Charlolte Hartford State Technical College, Hartford, CT SEMATECH, Austin, TX The Perkin-Elmer Corporation Charles S. Molt Community College, F1int, MI Bunker HilI Community College, Charlestown, MA Waukesha County Technical College. Pewaukee, WI MicroSim Corporation Internationa! Rectifier Corporation Montgomery College, Rockville. MD ITI Technical Institute Humber College, Ontatio, CANAD Metropolitan State College, Denver, CO Indiana Vocational Technical College, South Bend, IN Bradford University, UK Northeast State Technica! Community College Rumber College, Ontatio, CANAD DeVry Institute ofTechnology, Irving, TX Hartford State Technical College, Hartford, CT Western Washington University, Bellingham. WA ITI Technica! Institute
xxi
Albert L. Ickstadt Jeng-Nan Juang Karen Karger Kenneth E. Kent Donald E. King Charles Lewis Donna Liverman George T. Mason William Maxwell Abraham Michelen John MaeDougall Donald E. MeMillan Thomas E. Newman Dr. Robert Payne E. F. Rockafellow Saeed A. Shaikh Dr. Noel Shammas Erie Sung Donald P. Szymanski Parker M. Tabor Peter Tampas Chuek Tinney Katherine L. Usik DomingoUy Richard J. Walters Julian Wilson Syd R. Wilson Jean Younes Charles E. Yunghans U1rieh E. Zeisler
San Diego Mesa College. San Diego, CA Mercer University, Macon, GA

Tektronix lne.
DeKalb Technical Institute, Clarkston, GA ITI Technical Institute, Youngstown, OH APPLIED MATERIALS, Inc. Texas Instruments Ine. Indiana Vocational Technical College, South Bend, IN Nashville State Technical Institute . Hudson Valley Community College University ofWestem Ontario, London, Ontario, CANAD Southwest State University, Marshall, MN L. H. Bates Vocational-Technical Institute, Tacoma, WA University of Glamorgan, Wales, UK Southern-Alberta Institute of Technology, Calgary, Alberta, CANAD Miami-Dade Cornmunity College, Miami, FL School of Engineering, Beaconside, UK Computronics Technology Inc. Owens Technical College, Toledo, OH Greenville Technical College, Greenville, SC Michigan Technological University, Houghton, MI University of Utah Mohawk College of Applied Art & Technology, Hamilton, Ontario, CANAD Hampton University, Hampton, VA DeVry Technical Institute, Woodbridge, NI Southern College of Technology, Marietta, GA Motorola Inc. !TI Technical Institute, Troy, MI Western Washington University, Bellingham, WA Sal! Lake Cornmunity College, Sal! Lake City, UT
xxii
CAPTULO
Diodos semiconductores
---------------------------~--1.1 INTRODUCCIN
Unas cuantas dcadas que han seguido a la introduccin del transistor, hacia finales de los aos, cuarenta, han sido testigo de un cambio asombroso en la industria de la electrnica. La miniaturizacin que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completos aparecen ahora sobre una oblea de silicio, miles de veces ms pequea que un solo elemento de las redes iniciales. Las ventaja~ asociadas con los sistemas actuales, comparados con las redes de bulbos de los aos anteriores, resultan, en su mayor parte, obvias de inmediato: son ms pequeos y ligeros, no tienen requerimientos de calentamiento o disipacin de calor (como en el caso de los bulbos), tienen una construccin ms robusta, son ms eficientes y no requieren de un periodo de calentamiento. La miniaturizacin desarrollada en los aos recientes ha dado por resultado sistemas tan pequeos que ahora el propsito bsico del encapsulado slo es obtener algunos medios para manipular el dispositivo y asegurar que las conexiones permanezcan fijas en fonna adecuada en la base del semiconductor. Los lmites de la miniaturizacin dependen de tres factores: la calidad del material semiconductor, la tcnica del diseo de redes y los lmites de la manufactura y el equipo de procesamiento.
1.2
EL DIODO IDEAL
+ o
El primer dispositivo electrnico que se presenta es el que se denomina diodo, el ms sencillo de los dispositivos semiconductores, pero que desempea un papel muy importante en los sistemas electrnicos. Con sus caractersticas, que son muy similares a las de un interruptor sencillo, aparece en una amplia variedad de aplicaciones, que van desde las ms sencillas a las ms complejas. Adems de los detalles de su construccin y caractersticas, los datos y grficas importantes se encontrarn en las hojas de especificaciones y tambin se estudiarn con objeto de asegurar una comprensin de la terminologa que se utiliza, aparte de demostrar la riqueza de la informacin que los fabricantes suelen proporcionar. Antes de analizar la construccin y las caractersticas de un dispositivo real, primero se considerar el dispositivo ideal para ofrecer una base de comparacin. El diodo ideal es un dispositivo con dos terminales. que tiene el smbolo y caractersticas que se muestran en la figura l.la y b, respectivamente. De manera ideal, un diodo conducir corriente en la direccin que define la flecha en el smbolo, y actuar como un circuito abierto en cualquier intento por establecer corriente en direccin opuesta. En esencia:
VD
ID
Ca)
ID
~
O
.1 ...
Vo
lo
+
VD
...
~I
lo
Vo (
(b)
Las caractensticas de un diodo ideal son aquellas de un interruptor que puede conducir comente en una sola direccin.
Flgura 1.1 Diodo ideal: a) smbolo; b) caractersticas.
En la descripcin de los elementos que se presentan a continuacin es importante que se definan los diferentes smbolos de letras, polaridades de voltajes y direcciones de la corriente. Si la polaridad del voltaje aplicado es consistente con el que se muestra en la figura l.la, las caractensticas que deben ser consideradas en la figura l.lb estn hacia la derecha del eje vertical. En caso de que se aplique un voltaje inverso, son pertinentes las caractersticas hacia la izquierda del eje. Si la corriente a travs del diodo tiene la direccin que se indica en la figura l.la, la porcin de las caractersticas que deben considerarse es arriba del eje horizontal, mientras que una inver sin en la direccin requerirla del empleo de las caractensticas abajo del eje. Para la mayona de las caractensticas de los dispositivos que aparecen en este libro, la ordenada (o eje "y") ser el eje de la corriente, en tanto la abscisa (o eje "x") ser el eje del voltaje. Uno de los parmetros importantes para el diodo es la resisteuciaenel punto o la regin de operacin. Si se considera la regin de conduccin definida por la direccin de ID y polaridad de VD en la figura 1.1a (el cuadrante superior derecho de la figura l.lb), se deduce que el valor de la resistencia directa, Rp segn lo define la ley de Ohm, es
RF
=- F =
IF
OV
2,3, mA, ... , slo un valor positivo
OQ
(corto circuito)
donde VF es el voltaje de polarizacin directa a travs del diodo e 1F es la corriente a travs del diodo.
Por tanto, el diodo ideal es un circuito cerrado para la regin de conduccin.
Si ahora se considera la regin de potencial negativo aplicado (tercer cuadrante) de la figura 1.1 b,
RR =-
V.
IR
-5, -20, o cualquier potencial de polarizacin inversa
=Q
(circuito abierto)
OmA
donde VR es el voltaje inverso a travs del diodo e IR es la corriente inversa en el diodo.

Por tanto, el diodo ideal es un circuito abierto en la regin de no conduccin.
En resumen, son aplicables las condiciones que se descnben en la figura 1.2.
Corto circuito
./.
~imitado por el circuito)

C')
o~
lo
o>----I~II---~o
+
__
/ 0-0--....
ID =0
--
ei"uito abierto
o
Cb)
FIgUra 1.2
a) Estados de conduccin y b) no conduccin del diodo ideal segn est detenninado
por la polarizacin aplicada.
Por lo general, resulta sencillo hasta cierto punto determinar si un diodo se encuentra en la regin de conduccin o de no conduccin, al observar la direccin de la corriente ID que se establece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electrones), si la corriente resultante del diodo tiene la misma direccin que la punta de la flecha del smbolo del diodo, ste est operando en la regin de conduccin, segn se descnbe en la figura 1.3a. Si la corriente resultante tiene la direccin opuesta, como se muestra en la figura l.3b, el circuito abierto equivalente es el apropiado. 2
Capitulo l Diodos semiconductores
(al
FIgura 1.3
o
al Estados de
conduccin y b) no conduccin del
(bl
diodo ideal, segn est determinado por la direccin de la corriente convencional establecida por la red.
Como se indic antes, el propsito inicial de esta seccin es presentar las caractersticas de un dispositivo ideal para poder compararlas con las caractersticas de la variedad comercial. Segn se avance a travs de las prximas secciones, se deben considerar las siguientes preguntas:
Qu tan cercana ser la resistencia directa o de "encendido" de un diodo prctico comparado con el nivel O-.Q deseado? Es la resistencia inversa parcial lo suficientemente grande como para permitir una aproximacin de circuito abierto?
1.3
MATERIALES SEMICONDUCTORES
El trmino semiconductor revela por si mismo una idea de sus caractersticas. El prefijo semi suele aplicarse a un rango de niveles situado a la mitad entre dos lmites.
El trmino conductor se aplica a cualquier material que soporte un flujo generoso de carga, cuando una fuente de voltaje de magnitud limitada se aplica a travs de sus terminales. Un aislante es un material que ofrece un nivel muy bajo de conductividad bajo la presin de una fuente de voltaje aplicada. Un semiconductor, por tanto, es un material que posee un nivel de conductividad sobre algn punto entre los extremos de un aislante y un conductor.
De manera inversa, y relacionada con la conductividad de un material, se encuentra su resistencia al flujo de la carga o corriente. Esto es, mientras ms alto es el nivel de conductividad, menor es el nivel de resistencia. En las tablas, el tnnino resistividad (p, la letra griega rho) se utiliza a menudo para comparar los niveles de resistencia de los materiales. En unidades mtricas, la resistividad de un material se mide en n-cm o n-m. Las unidades de n-cm se derivan de la sustitucin de las unidades para cada cantidad de la figura 1.4 en la siguiente ecuacin (derivada de la ecuacin bsica de resistencia R = pi! A):
p=--= 1
RA
(n)(cm') =>n-cm cm
(l.l)
cm
p~-
De hecho, si el rea de la figura lA es de 1 cm' y la longitud de 1 cm, la magnitud de la resistencia del cubo de la figura lA es igual a la magnitud de la resistividad del material segn se demuestra a continuacin:
(1 cm) 1 P -= P A (1 cm')
A=lcm 2 l=lcm
Figura 1.4 Definicipn de las unidades mtricas de resistividad.
Iplohms
Este hecho ser de utilidad cuando se comparen los niveles de resistividad en los anlisis que se presentan enseguida. En la tabla 1.1 se muestran los valores tpicos de resistividad para tres categoras amplias de materiales. Aunque se pueda estar familiarizado con las propiedades elctricas del cobre y la mica, las caractersticas de los materiales semiconductores, germanio (Ge) y silicio (Si), pue1.3 Materiales semiconductores
TABLA 1.1 Valores tipicos de resistividad

Conductor
p == 10-6 O-cm
(cobre)
Semiconductor
p == 50 O-cm (germanio) p == 50 X 103 O-cm (silicio)
Aislante p= 10 12 n-cm
(mica)
/ / / / /
.1
Figura 1.5 Estructura de un solo cristal de Ge y Si.
den ser relativamente nuevas. Como se encontrar en los captulos que siguen, ciertamente no son los nicos dos materiales semiconductores; sin embargo, son los que ms interesan en el desarrollo de dispositivos semiconductores. En aos recientes el cambio ha sido estable con el silicio, pero no as con el germanio. cuya produccin an es escasa. Observe en la tabla 1.1 el rango tan grande entre los materiales conductores y aislantes para la longitud de 1 cm (un rea de lcm') de material. Dieciocho lugares separan la colocacin del punto decimal de un nmero a otro. Ge y Si han recibido la atencin que tienen por varias razones. Una consideracin muy importante es el hecho de que pueden ser fabricados con un muy alto nivel de pureza. De hecho, los avances recientes han reducido los niveles de impureza en el material puro a una parte por cada 10 mil millones (1 : 10 000 000 000). Es posible que alguien se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se considera que la adicin de una parte de impureza (del tipo adecuado) por milln, en una oblea de silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen co~ductor . de electricidad. Como es obvio, se est manejando un espectro completamente nuevo de niveles de comparacin, cuando se trata con el medio de los semiconductores. La capacidad de cambiar las caractersticas del material en forma significativa a travs de este proceso, que se conoce como "dopado", es otra razn ms por la cual el Ge y el Si han recibido tanta atencin. Otras razones incluyen el hecho de que sus caractersticas pueden alterarse en forma significativa a travs de la aplicacin de calor o luz, una consideracin importante en el desarrollo de dispositivos sensibles al calor o a la luz. Algunas de las cualidades nicas del Ge y el Si que se observaron antes se deben a su estructura atmica. Los tomos de ambos materiales forman un patrn muy definido que es peridico en naturaleza (esto es que continuamente se repite el mismo). A un patrn completo se le llama cristal, y al arreglo peridico de los tomos, red cristalina. Para el Ge y el Si el cristal tiene la estructura de diamante de tres dimensiones que se muestra en la figura 1.5. Cualquier material compuesto slo de estructuras repetidas de cristal del mismo tipo se deno mina estructura de cristal nico. Para los materiales semiconductores de aplicacin prctica en el campo de la electrnica, esta caracterstica de cristal nico existe y, adems, la periodicidad de la estructura no cambia en forma significativa con la adicin de impurezas en el proceso de dopado. Ahora, se examinar la estructura del tomo en s y se observar cmo se pueden afectar las caractersticas elctricas del material. Como se tiene entendido, el tomo se compone de tres partculas bsicas: el electrn, el protn y el neutrn. En la red atmica, los neutrones y los protones forman el ncleo, mientras que los electrones se mueven alrededor del ncleo sobre una rbita fija. Los modelos de Bohr de los semiconductores que se usan con mayor frecuencia, el germanio y el silicio, se muestran en la fignra 1.6. Como se indica en la figura 1.6a, el tomo de germanio tiene 32 electrones en rbita, mientras que el silicio tiene 14 electrones en varias rbitas. En cada caso, existen cuatro electrones en la rbita exterior (valencia). El potencial (potencial de ionizacin) que se requiere para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido por cualquier otro electrn dentro de la estructura. En un cristal puro de germanio o de silicio estos cuatro electrones de valencia se encuentran unidos a cuatro tomos adjuntos. como se muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como tomos tetravalentes, porque cada uno tiene cuatro electrones de valencia.
U na unin de tomos fortalecida por el compartimiento de electrones se denomina unin covalente.
Capitulo 1 Diodos semiconductores
Electrones en rbita
EI,,,mn,,~
de valencia
(4 para cada uno)
lb)
Figura 1.6 Estructura atmica: a) germanio; b) silicio.
Figura 1.7 silicio.
Unin covalente del tomo de
Si bien la unin covalente generar una unin ms fuerte entre los electrones de valencia
y su tomo, an es posible para los electrones de valencia absorber suficiente energa cintica
por causas naturales, para romper la unin covalente y asumir el estado "libre". El trmino "libre" revela que su movimiento es muy sensible a los campos elctricos aplicados, como los establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas naturales incluyen efectos como la energa lumnica en la forma de fotones y la energa trmica del medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 10 10 portadores libres en un centmetro cbico de material intrnseco de silicio.
Los materiales intlnsecos son aquellos semiconductores que han sido cuidadosamente refinados para reducir /as impurezas a un nivel muy bajo, esencialmente tan puro como se puede obtener a travs de /a tecnologa moderna.
A los electrones libres localizados en el material que se deben slo a causas naturales, se les conoce como portadores intrnsecos. A la misma temperatura, el material intrnseco de germanio tendr aproximadamente 2.5 x 10 13 transmisores libres por centmetro cbico. La relacin del nmero de portadores en el germanio respecto al silicio es mayor de 103 e indica que el germanio es un mejor conductor a temperatura ambiente. Esto puede ser cierto, aunque en el estado intrnseco ambos an son considerados conductores pobres. Observe en la tabla 1.1 cmo la resistividad tambin difiere por una relacin de aproximadamente 1000 : 1 con el silicio, teniendo, por tanto, un mayor valor. Por supuesto, ste debe ser el caso, debido a que la resistividad y la conductividad son inversamente proporcionales.
Un incremento en la temperatura de un semiconductor puede generar un incremento sustancial en el nmero de electrones libres en el material.
Segn aumenta la temperatura desde el cero absoluto (O K), un nmero mayor de electrones de valencia absorben suficiente energa trmica como para romper la unin covalente y contribuir as al nmero de portadores libres, segn se describi antes. Este mayor nmero de portadores aumentar el ndice de conductividad y generar un menor nivel de resistencia.
Se dice que los materiales semiconductores como el Ge y el Si, que muestran una reduccin en resistencia con el incremento en la temperatura, tienen un coeficiente de temperatura negativo.
Quiz el lector recuerde que la resistencia de casi todos los conductores se incrementar con la temperatura. Esto se debe al hecho de que el nmero de portadores en un conductor no
1.3 Materiales semiconductores
se incrementar significativamente con la temperatura, pero su patrn de vibracin con respecto a una localizacin relativamente fija aumentar la dificultad para que los electrones pasen a travs de ella. Un incremento en la temperatura, por tanto, genera un aumento del nivel de resistencia y un coeficiente positivo de temperatura.
1.4 NIVELES DE ENERGA

En la estructura atmica aislada existen niveles de energa discretos (individuales) asociados con cada electrn en una rbita, segn se muestra en la figura 1.8a. Cada material tendr, de hecho, su propio conjunto de niveles de energa pennisibles para los electrones en su estructura atmica.
Mientras ms distante se encuentre el electrn del ncleo, mayor e:s el estado de energa, y cualquier electrn que haya dejado a su tomo, tiene un estado de energa mayor que cualquier electrn en la estructura atmica.
Energa Nivel de valencia (capa ms externa) Banda de energa vaca! Banda de energa vaca etc. .. Ncleo
Segundo nivel (siguiente capa interna) Tercer nivel (etc.)
(a)
Energa Banda de conduccin
ElectroneS
Energa
Energa
f-.,-------'""
t I
"libres" para establecer la Banda de conduccin conduccin --_._
-.
Banda de conduccin Las bandas se traslapan --I;;;:;;;;
/ Electrones ~ - f-'-------,. de valencia e. .' unidos a la Banda de valencia :.. ,Banda de y.alencia . estructura atmica
Banda de valencia
Figura 1.8 Niveles de energa: a) niveles discretos en estructuras atmicas aisladas; b) bandas de conduccin y valencia de un aislador, semiconductor y conductor.
~
Aislante
E = 1.1 eV (Si) = 0.67 eV (Ge)

1.41 eV (GaAs) Conductor Semiconductor
(b)
,,~ =
Entre los niveles de energa discretos existen bandas vacas, en las cuales no pueden aparecer electrones dentro de la estructura atmica aislada. Cuando los tomos de un material se unen para formar la estructura de la red cristalina, existe una interaccin entre los tomos que ocasiona que los electrones dentro de una rbita en particular de un tomo tengan ligeras diferencias en sus niveles de energa. respecto a los electrones en la misma rbita de un tomo adjunto. El resultado neto es una expansin de la banda de los niveles discretos de estados de energa posibles para los electrones de valencia, como se muestra en la figura 1.8b. Observe que existen niveles y estados de energa mximos en los cuales se puede encontrar cualquier electrn, y una regin prohibida entre la banda de valencia y el nivel de ionizacin. Recuerde que la ionizacin es el mecanismo mediante el cual un electrn puede absorber suficiente
energa para separarse de su estructura atmica y entrar en la banda de conduccin. Se observar que la energa asociada con cada electrn se mide en electrn volts (eV). La unidad de medida es adecuada, porque
I W=QV I
eV
(1.2)
segn se deriv de la ecuacin definida para el voltaje V = W /Q. Q es la carga asociada con un nico electrn. Sustituyendo la carga de un electrn y una diferencia de potencial de 1 volt en la ecuacin (1.2) se tiene un nivel de energa referido como un electrn volt. Debido a que la energa tambin se mide en joules y que la carga de un electrn = 1.6 x 1j}-19 coulomb,
W = QV = (1.6 X 10- 19 C)(I V)

y
1 eV= 1.6XIO-19 J
(1.3)
A O K o cero absoluto (-273.15 OC), todos los electrones de valencia de los materiales semiconductores se encuentran en la capa exterior del tomo con niveles de energa asociados con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 oC) un gran nmero de electrones de valencia han adquirido suficiente energa para dejar la banda de valencia, y han atravesado la banda de energa vaca definida por Eg en la figura 1.8b y entrado a la banda de conduccin. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV y para el arseniuro de galio 1.41 e V. Para el germanio, Eg obviamente es menor, y se debe al gran nmero de portadores en dicho material, comparado al silicio expuesto a temperatura ambiente. Observe que para el aislante la banda de energa es con frecuencia de 5 eV o ms, lo cual limita drsticamente el nmero de electrones que pueden entrar a la banda de conduccin a temperatura ambiente. El conductor tiene electrones en la banda de conduccin aun a O K. Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres ms que suficientes para soportar un gran flujo de carga o corriente. En la seccin 1.5 encontrar que si ciertas impurezas se aaden a los materiales semiconductores intrnsecos, ocurrirn estados de energa en las bandas prohibidas, lo que causar una reduccin neta en Eg para ambos materiales semiconductores y, por consecuencia, tambin una mayor densidad de portadores en la banda de conduccin a temperatura ambiente.
1.5 MATERIALES EXTRNSECOS: TIPO n Y TIPO p

Las caractersticas de los materiales semiconductores pueden ser alteradas significativamente por la adicin de ciertos tomos de impureza a un material semiconductor relativamente puro. Estas impurezas, aunque slo haya sido aadida 1 pane en \O millones, pueden alterar en forma suficiente la estructura de la banda y cambiar totalmente las propiedades elctricas del material.
Un material semiconductor que haya sido sujeto al proceso de dopado se denomina un material exmnseco.
Existen dos materiales extrnsecos de gran importancia para la fabricacin de dispositivos senticonductores: el tipo n y el tipo p. Cada uno se describir con detalle ms adelante.
Material tipo n
Tanto el material tipo n como el tipo p se forman mediante la adicin de un nmero predeterminado de tomos de impureza al gennanio o al silicio. El tipo n se crea a travs de la introduccin de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el antimonio, arsnico y fbsforo. El efecto de estos elementos impuros se indica en la figura 1.9
1.5 Materiales extrnsecos: tipo n y tipo p
Figura 1.9
Impureza de antimonio en el material tipo n.
(utilizando el antimonio como impureza en el silicio). Observe que las cuatro uniones covalentes an se encuentran presentes. Existe, sin embargo, un quinto electrn adicional debido al tomo de impureza, mismo que se encuentra desasociado de cualquier unin covalente en particular. Este electrn restante, unido dbilmente a su tomo (antimonio), se encuentra relativamente libre para moverse dentro del recin formado material tipo n. Debido a que el tomo de impureza insertado ha donado un electrn relativamente "libre" a la estructura:
A 1m; impureZ/lS tlifundJos con cinco electrones de valencll se les l/mnll tomos donares.
Es importante comprender que, aunque un nmero importante de portadores "'libres" se han creado en el material tipo n, ste an es elctricamente neutral, debido a que de manera ideal el nmero de protones cargados positivamente en los ncleos es todava igual al nmero de electrones 'libres" cargados negativamente y en rbita en la estructura. El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a travs del diagrama de bandas de energa de la figura 1.10. Observe que un nivel de energa discreto (llamado el nivel del donor) aparece en la banda prohibida con un Eg significativamente menor que aquel del material intrnseco. Aquellos electrones "libres" que se deben a la impureza aadida se sitan en este nivel de energa, y tienen menor dificultad para absorber la energa trmica suficiente para moverse a la banda de conduccin a temperatura ambiente. El resultado es que a temperatura ambiente existe un gran nmero de portadores (electrones) en el nivel de conduccin, y la conductividad del material aumenta en forma significativa. A temperatura ambiente en un material de Si intrnseco existe aproximadamente un electrn libre por cada 10 12 tomos (uno por cada 109 para Ge). Si el nivel de "dosificacin" fuera de 1 en 10 millones (lO'), la proporcin (10 12110 7 = 105 ) indicaria que la concentracin de portadores se ha incrementado en una proporcin de 100,000 : l.
Energa
:;'B~~;da~de~~~~~
Es como antes
Eg = 0.05 eV (Si).O.Ol eV CGe)
Nivel de energa del donor
Figura 1.10 Efecto de las impurezas del donor sobre la estructura
de la banda de energa.
Capitulo l
Material tipo p
El material tipo p se forma mediante el dopado de un cristal puro de germanio o de silicio con tomos de impureza que poseen tres electrones de valencia. Los elementos que se utilizan con mayor frecuencia para este propsito son el boro, galio e indio. El efecto de alguno de estos elementos, como el boro sobre el silicio, se indica en la figura 1.11.
Figura 1.11 Impureza de boro en

el material tipo p.
Observe que ahora existe un nmero de electrones insuficiente para completar las uniones covalentes de la red cristalina recin fonnada. A la vacante que resulte se le llama hueco, y est representado por un pequeo crculo o signo positivo debido a la ausencia de una carga negativa. Por tanto, la vacante resultante aceptar con facilidad un electrn "libre"':
A las impurezas difundidas con tres electrones de valencia se les conoce como tomos aceptores.
El material resultante tipo p es elctricamente neutro, por las mismas razones descritas para el material tipo n.
Flujo de electrones comparado con flujo de huecos

El efecto del hueco sobre la conduccin se muestra en la figura 1.12. Si un electrn de valencia adquiere suficiente energa cintica para romper su unin covalente y llena un hueco. entonces se crear un hueco en la unin covalente que liber el electrn. Sin embargo, existe una transferencia de huecos hacia la izquierda y de electrones hacia la derecha, segn se muestra en la figura 1.12. La direccin que se utilizar en el texto es la del flujo convencional, el cual se indica por la direccin del flujo de huecos .
FIgUra 1.12
Flujo de huecos
Flujo de electrones
1.5 Materiales extrnsecos: tipo R y tipo p
Flujo de electrones en funcin de flujo de huecos.
Portadores mayoritarios y minoritarios

En el estado intrnseco, el nmero de electrones libres en Ge o en Si se debe slo a aquellos electrones en la banda de valencia que han adquirido suficiente energa de las fuentes trmicas o lumnicas para romper la unin covalente o a las pocas impurezas que no pudieron eliminarse. Las "vacantes" dejadas atrs en la estructura de uniones covalentes representan una cantidad muy limitada de huecos, En un material tipo n, el nmero de huecos no ha cambiado de manera significativa de su nivel intrnseco, El resultado neto, por tanto, es que el nmero de electrones supera por mucho el nmero de huecos. Por esta razn:
En un material tipo n (figura 1,13a) al electrn se le llama portador mayoritario y el hueco es el portador minoritario.
Para el material tipo p el nmero de huecos supera por mucho el nmero de electrones, como se muestra en la figura 1.13b. Por tanto:
En un material tipo p el hueco es el portador mayoritario y el electrn es el portador
minoritario.
Cuando el quinto electrn de un tomo donor deja a su tomo, el tomo restante adquiere una carga positiva neta: de ah el signo positivo en la representacin del ion donar. Por razones anlogas, el signo negativo aparece en el ion aceptor. Los materiales tipo n y p representan los bloques de construccin bsicos de los dispositivos semiconductores. En la siguiente seccin se encontrar que la "unin" de un solo material tipo n con un material tipo p tendr por resultado un elemento semiconductor de importancia considerable en los sistemas electrnicos.
Iones donores Ponadores mayoritarios
Iones aceptores
Portadores minoritarios
Portadores mayoritarios
Tipo n
Figura 1.13 a) material tipo n; b) material tipo p.
Tipop
Portadores minoritarios
1.6 DIODO SEMICONDUCTOR

En la seccin 1.5 se presentaron tanto los materiales tipo n como tipo p, El diodo semiconductor se fonna con slo juntar estos materiales (construidos en la misma base: Ge o Si), segn se muestra en la figura 1.14, utilizando tcnicas que se describirn en el captulo 20, En el momento en que son "unidos" los dos materiales, los electrones y los huecos en la regin de la unin se combinan, dando por resultado una falta de portadores en la regin cercana a la unin.
A esta regin de iones positivos y negativos descubiertos se le llama regin de agotamiento, debido al agotamiento de portadores en esta regin.
Como el diodo es un dispositivo de dos tenninales, la aplicacin de un voltaje a travs de sus terminales permite tres posibilidades: sin polarizacin (VD = O V), polarizacin directa (VD> O V) Ypolarizacin inversa (VD < OV), Cada una es una condicin que dar un resultado que el usuario deber comprender con claridad para que el dispositivo se aplique en forma efectiva.
10
Captulo l
Flujo de portadores minoritarios
1"
':~-~:I" ~~I.
FluJo de ponadores mayoritarios
"------0+
tzD ~ DmA
VD ~ DV (sin polarizacin)
Figura 1.14 Unin p-n sin polarizacin externa.
Sin polarizacin aplicada (VD = O V)

Bajo condiciones -sin polarizacin, cualquiera de los portadores minoritarios (huecos) en el material tipo n que se encuentren dentro de la regin de agotamiento, pasarn directamente al material tipo p. Mientras ms cercano se encuentre el portador minoritario a la unin, mayor ser la atraccn de la capa de iones negativos y menor la oposicin de los iones positivos en la regin de agotamiento del material tipo n. Con la idea de que surjan anlisis futuros, se supone que todos los portadores minoritarios del material tipo n que se localizan en la regin de agotamiento debido a su movimiento aleatorio pasarn directamente al material tipo p. Se puede considerar que algo similar pasa con los portadores minoritarios (electrones) del material tipo p. Este flujo de portadores se indica en la figura 1.14 para los portadores minoritarios de cada materiaL Los portadores mayoritarios (electrones) del material tipo n deben sobreponerse a las fuerzas de atraccin de la capa de iones positivos del material tipo n, y a la capa de iones negativos en el material tipo p, con el fin de migrar hacia el rea localizada ms all del rea de agotamiento del material tipo p. Sin embargo, en el material tipo n el nmero de portadores mayoritarios es tan grande que invariablemente habr un pequeo nmero de portadores mayoritarios con suficiente energa cintica para pasar a travs de ~a regin de agotamiento hacia el material tipo p. Una vez ms, la misma consideracin se puede aplicar a los portadores mayoritarios (huecos) del material tipo p. El flujo resultante debido a los portadores mayoritarios tambin se describe en la figura 1.14. ,Si se examina con cuidado la figura 1.14, se observar que las magnitudes relativas de los vectores de flujo son tales que el flujo neto en cualquier direccin es igual a cero. Esta cancelacin de los vectores se indica por medio de las lneas cruzadas. La longitud del vector que representa el flujo de huecos se dibuj en una escala mayor que el flujo de los electrones con objetO de demostrar que la magnitud de cada uno no necesariamente debe ser la misma para la cancelacin del flujo, y que los niveles de dopado para cada material pueden dar como resultado un flujo de portadores desigual de electrones y huecos. En resumen:
En ausencia de un voltaje de polarizacin aplicado, el flujo neto de la carga en cualquier direccin para un diodo semiconductor es cero.
1.6 Diodo semiconductor
JI
El smbolo para el diodo se repite en la figura 1.15 con las regiones tipo n y tipo p asociadas. Observe que la flecha est asociada con el componente tipo p y la barra con la regin de tipo n. Como se indic, para VD = O V, la corriente en cualquier direccin es O roA.
Condicin de polarizacin inversa (VD < O V)

Figura 1.15 Condiciones para un diodo semiconductor sin polarizacin.
Si un potencial externo de V volts se aplica a travs de 1,,: unin p-n de tal forma que la terminal positiva se encuentre conectada con el material tipo n y la terminal negativa est conectada con e1 materia1 tipo p como se muestra en la figura 1.16, el nmero de iones positivos en la regin de agotamiento del material tipo n se incrementar debido al gran nmero de electrones "libres" atrados por el potencial positivo del voltaje aplicado. Por razones similares, el nmero de iones negativos se incrementar en el material tipo p. El efecto neto, por tanto, es una ampliacin de la regin de agotamiento. Dicha ampliacin establecer una barrera de potencial demasiado grande para ser superada por los portadores mayoritarios, adems de una reduccin efectiva del flujo de los portadores mayoritarios a cero, como se muestra en la figura 1 .16 .
.......-- l., Flujo de portadores minoritarios

1mayoruarlO ,_:::0
'---------,---Regin de agotamiento
Figura 1.16 inversa.
Unin p-n con polarizacin
Sin embargo, el nmero de portadores minoritarios que estn entrando a la regin de agotamiento no cambiarn, y dan como resultado vectores de flujo de portadores minoritarios de la misma magnitud que sin voltaje aplicado, como lo indica la figura 1.14.
A la corriente que existe bajo las condiciones de polariUlcin inversa se le llama

corriente de saturacin inversa, y se representa mediante Is'
o---I~M-----<o
_t,
La corriente de saturacin inversa rara vez es mayor que unos cuantos microamperes, con excepcin de los dispositivos de alta potencia. De hecho, en aos recientes se encontr que su nivel est casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de microamperes para el germanio. El trmino saturacin proviene del hecho de que alcanza su mximo nivel con rapidez y no cambia de manera significativa con el incremento del potencial de polarizacin inversa, como se muestra en las caractensticas de los diodos de la figura 1.19 para VD < O V. Las condiciones de polarizacin inversa se describen en la figura 1.17 para el smbolo de diodo y la unin p-n. Observe, en particular, que la direccin de 1, es contra la flecha del smbolo. A su vez, que el potencialaegativo est conectado al materia! tipo p y el potencial positivo a! material tipo n, y que la diferencia en las literales subrayadas para cada regin revela una condicin de polarizacin inversa.
Condicin de polarizacin directa (VD> O V)

(Opuestos)
Figura 1.17 Condiciones de polarizacin inversa para un diodo semiconductor.
Una condicin de polarizacin directa O "encendido" se establece al aplicar el potencial positivo al materia! tipo p y el potencia! negativo al materia! tipo n, como lo muestra la figura 1.18. Por tanto, para mayor referencia:
Un diodo semiconductor tiene po/arizacibn directa cuando se ha establecido la asociacin tipo p y positivo y tipo n y negativo.
Captulo 1 Diodos semiconductores
12
_1,
. )' Imavoril:mo
}
ID
= lmayom:mo - 1,
-,+~
8~8+ + 8 + (-'"~ C<r.' +8+8

p
n
Regin de agotamiento
+
VD
Figura 1.18 Unin p-n con polarizacin directa.
La aplicacin de un potencial de polarizacin directa VD "presionar" los electrones en el material tipo n y los huecos en el material tipo p para que se recombinen con los iones cercanos a la unin y reducir el ancho de la regin de agotamiento como se indica en la figura 1.18. El flujo de electrones, portadores minoritarios, del material tipo p al material tipo n (y de los huecos del material tipo n al material tipo p) no ha cambiado en magnitud (debido a que el nivel de
conduccin se encuentra controlado bsicamente por el nmero limitado de impurezas en el

material), pero la reduccin en el ancho de la regin de agotamiento ha generado un gran flujo de portadores mayoritarios a travs de la unin. Ahora, un electrn de material tipo n "observa" una barrera muy reducida en la unin. debido a la pequea regin de agotamiento y a una fuerte atraccin del potencial positivo aplicado al material tipo p. Mientras se incremente en magnitud la polarizacin aplicada, la regin de agotamiemo continuar disminuyendo su anchura hasta que un flujo de electrones pueda pasar a travs de la unin, lo que da como resultado un incremento exponencial en la corriente, como se muestra en la regin de polarizacin directa de las caracte
J
ID(mA)
20
19
I I
lB
17
Ec. (1.4)
Unidad real disponibleen el mercado

I I I I I
- -
16
15
14
l3
12
II
10
Polarizacin definida y direccin para la grfica -
9
8
I
+
-ID
VD
-, -
Regin de polarizacin directa (VD>OV,ID>OmA)
I I I I
5 4
3
1/
/
0.7
2
1, 1
,/
-40
-30
-20
-\0
r->::0.3
-0.1
~A
05
VD (V)
Regin de polarizacin inversa (VD<OV,lD=-Is>T - -0.3 .LA
--O.21J.A
Ji Si~ polariz~ci~
(VD=OV,ID=OmA)
-?4 .LA
I I
11
I I
Figura 1.19 Caractersticas del diodo semiconductor de silicio.
1.6
Diodo semiconductor
13
rsticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 est en miliamperes (aunque algunos diodos semiconductores tendrn una escala vertical en amperes), y la escala horizontal en la regin de polarizacin directa tiene un mximo de 1 V. Por tanto, en general, el voltaje a travs de un diodo de polarizacin directa ser de menos de 1 V. Observe tambin la rapidez con que se incrementa la corriente despus del punto de inflexin de la curva de respuesta. A travs del empleo de la fsica del estado slido se puede demostrar que las caractersticas generales de un diodo semiconductor se pueden definir mediante la ecuacin siguiente
para las regiones de polarizacin directa e inversa:

(1.4)
donde Is = corriente de saturacin inversa K = 11 ,600 / 1) con 1) = 1 para Ge y 1) = 2 para Si en niveles relativamente bajos de corriente del diodo (en o abajo del punto de inflexin de la curva) y 1) = 1 para Ge y Si en mayores niveles de corriente del diodo (en la seccin de crecimiento rpido de la curva) TK = Tc +273 En la fIgura 1.19 se ofrece una grfIca de la ecuacin (1.4). Si se expande la ecuacin (1.4) en la forma siguiente, se puede describir con facilidad el componente de contribucin para cada regin de la figura 1.19:
Figura ].20 Grfica de ex.
Para valores positivos de VD' el primer trmino de la ecuacin anterior crecer con mayor rapidez, y superar el efecto del segundo trmino. El resultado ser positivo para los valores positivos de Vv e [v' y crecer de la misma manera que la funcin y = ex, la cual aparece en la figura 1.20. En Vv =0 V, la ecuacin (1.4) se convierte en Iv = [,(e0 - 1) =IP - 1) = O mA, como aparece en la fIgura 1.19. Para valores negativos de Vv' el primer trmino disminuir rpidamente debajo de 1" dando como resultado Iv =-1" que es la lnea horizontal de la figura 1.19. La ruptura de las caractersticas en Vv = OV se debe slo al cambio drstico en la escala de mA a !LA. Observe en la figura 1.19 que la unidad comercial disponible tiene caractersticas que se encuentran desplazadas a la derecha por unas cuantas dcimas de un volt. Esto se debe a la resistencia interna del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una contribuye a un voltaje adicional sobre el mismo nivel de corriente, como lo determina la ley de Ohm (V = IR). Con el tiempo, mientras se mejoran los mtodos de produccin, esta diferencia disminuir y las caractersticas reales se aproximarn a aquellas de la seccin (1.4). Es importante observar el cambio en la escala para los ejes vertical y horizontal. Para los valores positivos de ID' la escala se encuentra en miliamperes y la escala de la corriente abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para Vv' la escala para los valores positivos est en dcimas de volts y para los valores negativos la escala es en decenas de volts. En un principio, la ecuacin (l.4) parece algo compleja y es susceptible de generar un temor injustificado de que sta se someter a todas las aplicaciones subsecuentes de diodos. Sin embargo, afortunadamente en una seccin posterior se har un nmero de aproximaciones que eliminar la necesidad de aplicar la ecuacin (1.4) Yofrecer una solucin con un mnimo de dificultad matemtica. Antes de dejar el tema del estado de polarizacin directa, las condiciones para la conduccin (el estado "encendido") se repiten en la fIgura 1.21 con los requerimientos de polaridad y la direccin resultante del flujo de portadores mayoritarios. Observe en particular cmo la direccin de la conduccin concuerda con la flecha en el smbolo (segn se revel para el diodo ideal).
(Similares)
Regin Zener
Aunque la escala de la figura 1.19 se encuentra en mltiplos de diez volts en la regin negativa, existe un punto en el cual la aplicacin de un voltaje demasiado negativo dar por resultado un agudo cambio en las caractersticas, como lo muestra la figura 1.22. La corriente se incrementa
figura 1.21 Condiciones de

polarizacin directa para un diodo
semiconductor.
14
V /
,,
t
,
1-- Regin Zener
figura 1.22 Regin Zener.
a una velocidad muy rpida en una direccin opuesta a aquella de la regin de voltaje positivo. El potencial de polarizacin inversa que da como resultado este cambio muy drstico de las caractersticas se le llama potencial Zener y se le da el smbolo Vz . Mientras el voltaje a travs del diodo se incrementa en la regin de polarizacin inversa, la velocidad de los portadores minoritarios responsables de la corriente de saturacin inversa ( tambin se incrementarn. Eventualmente, su velocidad y energa cintica asociada (WK := : mv 1 ) ser suficiente para liberar portadores adicionales por medio de colisiones con otras estructuras atmicas estables. Esto es, se generar un proceso de ionizacin por medio del cual los electrones de valencia absorben suficiente energa para dejar su tomo. Dichos portadores adicionales pueden luego ayudar al proceso de ionizacin, hasta el punto en el cual se establece una gran corriente de avalancha que determina la regin de ruptura de avalancha. La regin de avalancha (Vz ) se puede acercar al eje vertical al incrementar los niveles de: dopado en los materiales tipo p y tipo n. Sin embargo, mientras Vz disminuye a niveles muy bajos, como -5 V, otro mecanismo llamado ruptura Zener contribuir con un cambio agudo en la caracterstica. Esto ocurre debido a que existe un fuerte campo elctrico en la regin de la unin que puede superar las fuerzas de unin dentro del tomo y "generar" portadores. Aunque el mecanismo de ruptura Zener es un contribuyente significativo slo en los niveles ms bajos de Vz este cambio rpido en la caracterstica a cualquier nivel se denomina regin Zener, y los diodos que utilizan esta porcin nica de la caracterstica de una unin p-n son los diodos Zener. Estos diodos se describen en la seccin 1.14. La regin Zener del diodo semiconductor descrito se debe evitar si la respuesta de un sistema no debe ser alterada completamente por el severo cambio en las caractersticas de esta regin de voltaje inverso.
El mximo potencial de polarizacin inversa que puede ser aplicado antes de entrar a la regin Zener se conoce como voltaje pico inverso (referido simplemente como el valor PIV, por las iniciales en ingls de: Peak Inverse Voltage) o PRV, por las iniciales en ingls de: Peak Reverse Voltage).
Si una aplicacin requiere de un valor PIV mayor que el de una sola unidad. se deben conectar en serie un nmero de diodos de la misma caracterstica. Los diodos tambin se conectan de manera paralela para aumentar la capacidad de transporte de corriente.
Silicio en funcin de germanio

Los diodos de silicio tienen, en general, un PIV y un valor de corriente ms altos, y rangos ms amplios de temperatura que los diodos de germanio. Los valores PIV para el silicio pueden encontrarse en la vecindad de 1000 V, mientras que el valor mximo para el germanio est ms cel:ca de los 400 V. El silicio puede utilizarse para aplicaciones en las cuales la temperatura puede aumentar a cerca de 200 oC (400F), mientras que el germanio tiene un valor mximo mucho menor (lOO OC). Sin embargo, la desventaja del silicio, comparado con el gennanio, segn se indica en la figura 1.23, es el mayor voltaje de polarizacin directa que se requiere
15
lo (roA)
30
25
G,
20
Si
lS
lO
1, (Si)=O.OI pA= lOnA

Vz(Si)
Vz(Ge)
~
D.l 0.2 0.3 0.4 0.5 0.6 0.7 0.8 VD (V)
t
J, (Ge)
1 ~A 2 }.lA
3~
VT(Ge)
VT(Si)
Si
Ge
FIgUra 1.23 Comparacin de diodos semiconductores de Si y Ge.
para alcanzar la regin de conduccin. ste suele ser del orden de 0.7 V de magnitud para los diodos de silicio disponibles en el mercado, y 0.3 V para diodos de germanio cuando se redondea a la siguiente dcima. La mayor variacin para el silicio se debe, bsicamente, al factor r en la seccin (lA). Este factor toma parte en la determinacin de la forma de la curva slo en niveles de corriente muy bajos. Una vez que la curva empieza su crecimiento vertical, el factor r cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas una vez que el potencial de conduccin se ha alcanzado. El potencial por el cual ocurre este crecimiento se conoce como potencial de conduccin de umbralo de encendido. Con frecuencia, la primera letra de un trmino que describe una cantidad en particular se usa en la notacin para dicha cantidad. Sin embargo, para asegurar un mnimo de confusin con otros trminos, como el voltaje de salida (VD' por las iniciales en ingls de: output) y el voltaje de polarizacin directa (Vp por la inicial en ingls de:forward), la notacin Vrha sido adaptada para este libro por la palabra "umbral" (por la inicial en ingls de: threshold). En resumen:
VT = 0.7 (Si)
VT = 0.3 (Ge)
Obviamente, mientras ms cercana al eje vertical es la excursin, ms cerca de lo "ideal" est
el dispositivo. Sin embargo. las otras caractersticas del silicio comparadas con el germanio lo
hacen ser el elegido en la mayor parte de las unidades disponibles en el mercado.
Efectos de la temperatura
La temperatura puede tener un marcado efecto sobre las caractersticas de un diodo
semconductor de silicio, segn se comprob mediante un diodo de silicio tpico en la figura 1.24. A partir de mltiples experimentos se encontr que:
La corriente de saturacin inversa ls ser casi igual al doble en magnitud por cada 10C de incremento en la temperatura.
16
ID (mA)
(392F) 200C 100C 25C
I
I I
12
lO
8
6
I I I f---H---i--I::::=p-1F _=. (punto de ebullicin
I I
I
del ag.ua)
, I
I , I
J-----';"" (temper~tura ambiente)

./
f-----fl-,--If---f'--+----1
/1
(V)
2
lO
I ..................................
I--+-l'-h//I-...rl:"..'---+-----1
/1
'fl
(1
_1- ,:
/...%:: .......('
0.7 1
,-- ---1--------1--1
~- ; ~
,
1.5
_/f- 2
3
1:
(!lA)
Figura 1.24 Variacin en las caractersticas de los diodos con el cambio de temperatura.
No es poco frecuente que un diodo de germanio con un 1, del orden de 1 o 2 .LA a 25 oC tenga una corriente de fuga de 100).lA = 0.1 roA a una temperatura de 100 Los niveles de corriente de esta magnitud en la regin de polarizacin inversa con seguridad cuestionaran la condicin deseada de circuito abierto en la regin de polarizacin inversa. Los valores tpicos de lo para el silicio son mucho menores que para el germanio para unos niveles similares de potencia y corriente, segn se mostr en la figura 1.23. El resultado es que an a mayor temperatura.los niveles de 1, para los diodos de silicio no alcanzan los mismos altos niveles que para el germanio, una razn muy importante para que los dispositivos de silicio tengan un nivel significativamente mayor de desarrollo y utilizacin en el diseo. Fundamentalmente, el equivalente de circuito abierto en la regin de polarizacin inversa es mejor a cualquier temperatura con silicio en lugar de gennanio. Los niveles de 1, aumentan a mayortemperatura con niveles menores del voltaje de umbral. como se muestra en la figura 1.24. Simplemente, al incrementar el nivel de 1, en la ecuacin (lA) observe el rpido incremento en la corriente del diodo. Desde luego, el nivel de TK tambin se incrementar en la misma ecuacin, pero el mayor valor de Is sobrepasar el menor cambio en porcentaje en TK' Mientras la temperatura mejora las caractersticas en polarizacin directa, en realidad se convierten en caractersticas ms "ideales", pero cuando se revisan las hojas de especificacin se encuentra que las temperaturas ms all del rango de operacin normal pueden tener un efecto muy perjudicial en los niveles de potencia y corriente mximas del diodo. En la regin de polarizacin inversa, el voltaje de ruptura se incrementa con la temperatura, pero observe tambin el incremento no deseado en la corriente de saturacin inversa.
oc.
1. 7
NIVELES DE RESISTENCIA
Cuando el punto de operacin de un diodo se mueve desde una regin a otra, la resistencia del diodo tambin cambiar debido a la forma no lineal de la curva caracterstica. En los siguientes prrafos se demostrar cmo el tipo de voltaje o seal aplicado definir el nivel de la resistencia de inters. Se presentarn tres niveles diferentes en esta seccin, pero aparecern de nuevo cuando se analicen otros dispositivos. Por tanto, es muy importante que su detenninacin se comprenda con claridad.
1.7 Niveles de resistencia
17
Resistencia en dc o esttica
La aplicacin de un voltaje de a
UD circuito que contiene un diodo semiconductor tendr por resultado un punto de operacin sobre la curva caracterstica que no cambiar con el tiempo. La resistencia del diodo en el punto de operacin puede encontrarse con slo localizar los niveles correspondientes de VD e ID como se muestra en la figura 1.25 y aplicando la siguiente ecuacin:
( 1.5)
Los niveles de resistencia en de en el punto de inflexin y hacia abajo sern mayores que los niveles de resistencia que se obtienen para la seccin de crecimiento vertical de las caractersticas. Como es natural, los niveles de resistencia en la regin de polarizacin inversa sern muy altos. Debido a que, por lo regular, los hmetros utilizan una fuente de comente relativamente constante, la resistencia determinada ser en el nivel de corriente predeterminado (casi siempre unos cuantos miliamperes).
ID (mA)
Figura 1.25 Determinacin de la resistencia en dc de un diodo en un
punto de operacin en parti<:utar.
EJEMPLOl.l
Determine los niveles de resistencia en de para el diodo de la figura 1.26 en a) ID = 2rnA b) ID=20rnA e) VD = -10 V
30
_
20 ------------
Silicio
10
_ ....- - - - + 0
lIlA
0.5
0.8
VD (V)
FIgura 1.26 Ejemplo L L
Solucin
a)
EnID =2rnA, VD =0.5 V (de la curva) y
0.5 V
2rnA
= 2500
18
b)
En ID = 20 rnA, VD = 0.8 V (de la curva) y

VD 0.8 V RD = = = 400 ID 20 rnA
c)
En VD=-lOV,ID=-I,=-lpA(delacurva)y
VD 10V RD = = - - = 10 MO ID 1 pA
Es obvio que se sustentan algunos de los comentarios anteriores con respecto a los niveles de resistencia de de un diodo.
Resistencia en ac o dinmica
A partir de la ecuacin 1.5 y en el ejemplo l.l resulta obvio que la resistencia en dc de un diodo es independiente de la forma de la caracterstica en la regin que rodea el punto de inters. Si se aplica una entrada senoidal en lugar de una entrada de de, la situacin cambiar por completo. La entrada variante desplazar de manera instantnea el punto de operacin hacia arriba y abajo en una regin de las caractersticas y, por tanto, define un cambio especfico en corriente y voltaje, como lo muestra la figura 1.27. Sin tener una seal con variacin aplicada, el punto de operacin sera el punto Q que aparece en la figura 1.27, determinado por los niveles de dc aplicados. La designacin del punto Q se deriva de la palabra estable (por la inicial en ingls de: quiescent), que significa "estable o sin variacin~'.
Caracterstica del diodo "--.,
fCfJ' '" ---------M
Lnea tangente
:
L _ _ ,_ _ _ . ' :
___
o -----.
PuntoQ
(ope"dn de)
Figura 1.27
Definicin de la
resistencia dinmica o en ac.
Una lnea recta dibujada tangencialmente a la curva a travs del punto Q, como se muestra en la figura 1.28, definir un cambio en particular en el voltaje, as como en la corriente que pueden ser utilizados para detenninar la resistencia en ac o dinmica para esta regin en las caractersticas del diodo. Se debe hacer un esfuerzo para mantener tan pequeo y equidistante como sea posible el cambio en ei voltaje y en la corriente a cualquier lado del punto Q. En forma de ecuacin,
I = ~Vd
rd - dI
d
donde ~ significa un cambio finito en la cantidad.
(1.6)
Mientras mayor sea la pendiente, menor ser el valor de ~Vd para el mismo cambio en Md y menor ser la resistencia. La resistencia ac en la regin de crecimiento vertical de la caracterstica es, por tanto, muy pequea, mientras que la resistencia ac es mucho ms alta en los niveles
de corriente bajos.
FIgura 1.28 Determinacin de la resistencia en ac en un punto Q.
19
EJEMPLO 1.2
Para las caractersticas de la figura 1.29: a) Determinar la resistencia en ac en ID::;: 2 mA. b) Detenninar la resistencia en ac en [ D ; 25 mA. e) Comparar los resultados de los incisos a y b con las resistencias en de a cada nivel.
30
1 I
. raI"
25
20
J
\"v u"
15
10
5 4 - ............
-----------------,.,
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
~
VI> (V)
aY,}
F.gura 1.29
Ejemplo 1.2.
Solucin
a) Para [D = 2 mA; la lnea tangente en [D ; 2 mA se dibuj como se muestra en la figura y se eligi una excursin de 2 mA arriba y abajo de la corriente del diodo especificada. En [D = 4 mA; VD = 0.76 Y, Y en[D = O mA; VD 0.65 V. Los cambios que resultan en la corriente y el voltaje son
!J.[d;
4mA - O mA = 4mA
y
y la resistencia en ac:
!J.Vd
= 0.76 Y - 0.65 Y = 0.11 Y
r = -d !J.[d
!J.Vd
= - - = 27.5 O
4 mA
0.11 Y
b)
Para [D = 25 mA; la lnea tangente en [D = 25 mA se dibuj como se muestra en la figura y se eligi una excursin de 5 mA arriba y abajo de la corriente del diodo especificada. En [D =30 mA; VD =0.8 Y, Y en [D =20 mA; VD =0.78 V. Los cambios que resultan en la corriente y el voItaje son
!J.[d
= 30mA - 20mA
= lOmA
!J.Vd
= 0.8 Y - 0.78 Y = 0.02 Y
y la resistencia ac:
!J.V 0.02 Y rd = -d -=--;20 !J.[d
10 mA
20
e)
Para/v =2roA, Vv =0.7Vy Rv
Vv
= -2mA
0.7V
Iv
= 350 Q
la cual excede por mucho la r d de 27.5 n. Para Iv = 25 roA. Vv = 0.79 V Y Rv = Vv

Iv =
0.79 V 25 roA
= 31.62 Q
la cual excede por mucho la r d de 2 n.

Se ha encontrado la resistencia dinmica en forma grfica, pero existe una definicin
bsica en el clculo diferencial que establece: La derivada de una funcin en un punto es igual a la pendiente de la nea tangente dibujada en dicho punto. Por tanto, la ecuacin (l.6), segn se defini en la figura 1.28, consiste, en esencia, encontrar la derivada de la funcin en el punto Q de operacin. Si se encuentra la derivada de la ecuacin general (104) para el diodo semiconductor con respecto a la polarizacin directa aplicada y luego se invierte el resultado, se tendr una ecuacin para la resistencia dinmica o ac en esa regin. Es decir, tomando la derivada de la ecuacin (104) con respecto a la polarizacin aplicada, se tendr
d dVv
y
(lo) dIo dVo
= dV
k
[IsCekVDITK - 1)]
=-(lv+ / ,)
TK
siguiendo algunas maniobras bsicas de clculo diferencial. En general, ID >- Is en la seccin de pendiente venical de las caractensticas y
- - '" --Iv dVo TK
dl D
Sustituyendo 11;;:;; 1 para Ge y Si en la seccin de crecimiento vertical de las caractersticas, se

obtiene
k=
y a temperatura ambiente
II ,600 TI
II ,600
=11,600
TK = Te + 273" = 25 0 + 273 0 = 298 0
de tal ionna que
TK
dIo dVD
1l,6OO
298
- 38.93
= 38.931v
Invirtiendo el resultado para definir una proporcin de resistencia (R
=VIl), se obtiene
dVo '" 0.026

dIo Iv
rd =
26mV
(1.7)
L -_ _ _ I_o_....JGe.s;
21
El significado de la ecuacin (1.7) debe comprenderse con claridad. Este implica que la resistencia dinmica se puede encontrar mediante la sustitucin del valor de la corriente en el punto de operacin del diodo en la ecuacin. No hay necesidad de tener las caractensticas disponibles o de preocuparse per trazar lneas tangenciales como se defmi en la ecuacin (1.6). Sin embargo, es importante considerar que la ecuacin (l.7) es exacta slo para valores de ID en la seccin de crecimiento vertical de la curva. Para valores menores de ID' 1] 2 (silicio) y el valor obtenido de rd se debe multiplicar por un factor de 2. Para los valores pequeos de ID por abajo del punto de inflexin de la curva,la ecuacin (1.7) resulta inadecuada. Todos los niveles de resistencia que se han detenninado hasta ahora han sido definidos para la unin p-n y no incluyen la resistencia del material semiconductor en s (llamada resistencia del cuerpo), y la resistencia que presentan la conexin entre el material del semiconductor y el co~ductor metlico exterior (llamada resistencia del contacto). Estos niveles de resistencia adicionales pueden incluirse en la ecuacin (1.7) al aadir la resistencia denotada por rB como aparece en la ecuacin (1.8). Por tanto,la resistencia incluye la resistencia dinmica definida por la ecuacin 1.7 y la resistencia r B que recin se present.
r;
r'
d
26mV
=: - - -
+ rB
ohms
(1.8)
El factor r B puede tener un rango tpico desde 0.1 O para los dispositivos de alta potencia a 2 O para algunos diodos de baja potencia y propsitos generales. Para el ejemplo 1.2 la resistencia ac en 25 mA se calcul como 2 O. Utilizando la ecuacin (l.7) se obtiene 26mV
D
26mV
rd = - 1 - = 25mA = 1.04D
La diferencia de aproximadamente 1 n se debe tomar como una contribucin de r B' Para el ejemplo 1.2 la resistencia ac en 2 mA se calcul como de 27.5 Q. Utilizando la ecuacin (1.7), pero multiplicando por un factor de 2 para esta regin (en el punto de inflexin de la curva 1] = 2),
rd = 2(
---r
26m'V\
ID
(26mj 2 - - = 2(130) = 260 2mA
La diferencia de 1.5 Q se debe tomar como una contribucin debida a r B' En realidad,la determinacin de rd con un alto grado de exactitud de una curva caractenstica utilizando la ecuacin (1.6) es un proceso difcil, y en el mejor de los casos los resultados deben manejarse con cuidado. En los niveles bajos de corriente del diodo, el factor rB es lo suficientemente bajo comparado con rd como para pennitir que se omita su impacto sobre la resistencia ac del diodo. En los niveles altos de corriente, el nivel de rB puede acercarse al de rd , pero debido a que con frecuencia habr otros elementos de resistencia de mucho mayor magnitud en serie con el diodo, a lo largo del libro se supone que la resistencia ac se encuentra determinada slo per r d y que el impacto de rB se ignorar a menos que se observe lo contrario. Las mejoras tecnolgicas de los aos recientes sugieren que el nivel de rB continuar disminuyendo en magnitud, y en algn momento se convertir en un factor que con seguridad no se tomar en cuenta al compararse con rd , El anlisis anterior se centr slo en la regin de polarizacin directa. En la regin de polarizacin inversa se supondr que el cambio en la corriente a lo largo de la lnea 1, es nulo desde OV hasta la regin Zener, y que la resistencia ac resultante al utilizar la ecuacin (1.6) es suficientemente alta como para permitir la aproximacin del circuito abierto.
Resistencia en ac promedio
Si la seal de entrada es lo suficientemente grande para producir una gran excursin tal como lo indica la figura 1.30, a la resistencia asociada con el dispositivo para esta regin se le llama resistencia en ac promedio. La resistencia ac promedio es, por definicin, la resistencia deter-
22
ID (mA)
20
15
tJ d
10
0.1
0,2
0.3
DA
0.5
0.6
Figura 1.30 Determinacin de la resistencia en ac promedio entre los lmites indicados.
0.7
" ,V,
0.8
0.9
minada por una lnea recta dibujada entre dos intersecciones establecidas por unos valores mximos y mnimos del voltaje de entrada, En forma de ecuacin (obsrvese la figura 1.30),
L\, Vd r av:::: ..ld
1
punto por punto
(1.9)
Para la situacin indicada por la figura 1.30,

L\,Id = 17 mA - 2 mA = 15 mA
y
L\,Vd
=0.725 V
- 0.65 v
= 0.075 V
con
L\,Vd 0.075 V r,,=--=----=5Q Md 15 mA
Si la resistencia ac (rd ) estuviera determinada por ID = 2 mA, su valor no sera mayor a 5 a, y si fuera determinada a 17 mA, sera menor. En medio, la resistencia ac hara la transicin desde un valor alto en 2 mA al valor bajo en 17 mA. La ecuacin (1.9) defini un valor que se considera el promedio de los valores ac de 2 a 17 mA. El hecho de que pueda utilizarse un nivel de resistencia para tan amplio rango de las caractersticas probar ser bastante til en la definicin de circuitos equivalentes para un diodo en una seccin posterior.
Tabla resumen
La tabla 1.2 se desarroll con objeto de reforzar las importantes conclusiones de las ltimas pginas y de hacer nfasis en las diferencias entre los diversos niveles de resistencia. Como se indic antes, el contenido de esta seccin es el fundamento para gran cantidad de clculos de resistencia que se efectuarn en secciones y captulos posteriores.
23
TABLA 1.2 Niveles de resistencia

Caractersticas
Tipo
Ecuacin
especiales
Determinacin grfica
DC
o esttica
Definida como un punto

en las caractersticas
AC
o dinmica
b.Vd 26mV rd = - - : - !!.id ID
Definida por una lnea tangencial en el punto Q
ac
promedio
.6./d
punto a punto
Definida por una lnea recta entre los lmites de operacin
1.8
CIRCUITOS EQUIVALENTES PARA DIODOS
Un circuito equivalente es una combinacin de elementos que se eligen en/arma adecuado. para representar, lo mejor posible, las caractersticas terminales reales de un dispositivo, sistema o similar en una regin de operacin en particular.
En otras palabras, una vez que se define el circuito equivalente. el smbolo del dispositivo puede eliminarse de un esquema, e insertar el circuito equivalente en su lugar sin afectar de forma severa el comportamiento real del sistema. El resultado es a menudo una red que puede resolverse mediante el empleo de tcnicas tradicionales de anlisis de circuitos.
Circuito equivalente de segmentos lineales

Una tcnica para obtener un circuito equivalente para un diodo consiste en aproximar las caractersticas del dispositivo mediante segmentos lineales. como se muestra en la figura 1.31. Como es natural, al circuito equivalente que resulta se le llama circuito equivalente de segmentos lineales. A partir de la figura 1.31 debe resultar obvio que los segmentos lineales no resultan ser una duplicacin exacta de las caractersticas reales, sobre todo en la regin de inflexin de la curva de respuesta. Sin embargo, los segmentos resultantes son lo suficientemente cercanos a la curva real como para establecer un circuito equivalente, que ofrecer una excelente primera aproximacin al comportamiento real del dispositivo. Para la seccin con pendiente del equivalente, el nivel de resistencia ac promedio que se present en la seccin 1.7 es la resistencia que aparece en el circuito equivalente de la figura 1.32, a continuacin del dispositivo real. En esencia, define el nivel de resistencia cuando se encuentra en el estado "encendido". El diodo ideal se incluye con el fin de establecer que existe una nica direccin de conduccin a
24
ID (mA)
()
0.7\1 O.sV
(Vj)
VD (V)
F1gura 1.31 Definicin del circuito equivalente de segmentos lineales mediante el empleo de segmentos de linea recta para aproximar la curva caracterstica.
+
o
FIgura 1.32 Componentes del circuito equivalente de segmentos lineales.
travs del dispositivo. y se generar una condicin de polarizacin inversa en el estado de circuito abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el estado de conduccin hasta que VD alcanza 0.7 V con una polarizacin directa (segn se muestra en la figura 1.31), debe aparecer una batera Vr que se opone a la conduccin en el circuito equivalente segn se muestra en la figura 1.32. La batera slo especifica que el voltaje a travs del dispositivo debe ser mayor que el umbral del voltaje de la batera antes que pueda establecerse la conduccin a travs del dispositivo en la direccin que dicta el diodo ideal. Cuando se establezca la conduccin, la resistencia del diodo ser el valor especificado de '". Sin embargo, tenga en cuenta que V T en el circuito equivalente no es una fuente de voltaje independiente. Si se coloca un voltmetro a travs de un diodo aislado encima de una mesa de laboratorio, no se obtendr una lectura de 0.7 V. La batera slo representa el defasamiento horizontal de las caractersticas que deben excederse para establecer la conduccin.
Por lo regular, el nivel aproximado de ray puede determinarse a partir de un punto de

operacin en la hoja de especificaciones (la cual se analizar en la seccin 1.9). Por ejemplo, para un diodo semiconductor de silicio, si IF 10 mA (una comente de conduccin directa en el diodo) a VD 0.8 V, se sabe que para el silicio se requiere un cambio de 0.7 V antes que haya conduccin y
0.8 V - 0.7V lOmA - DmA segn se obtuvo para la figura 1.30.
0.1 V
=
lOmA
=lOQ
Circuito equivalente simplificado

Para la mayor parte de las aplicaciones, la resistencia rav es lo suficientemente pequea como para omitirse en comparacin con otros elementos en la red. La eliminacin de rav del circuito
. 1.8 Circuitos equi-valentes para diodos
25
.,... r~,,=OQ
Figura 1.33 Circuito equivalente simplificado para el diodo semiconductor de silicio.
equivalente es la misma que aparece en las caractersticas del diodo, tal como se muestra en la figura 1.33. Desde luego, esta aproximacin se emplea con frecuencia en el anlisis de circuitos semiconductores segn se demuestra en el captulo 2. El circuito equivalente reducido aparece en la misma figura. ste establece que un diodo de silicio con polarizacin directa en un sistema electrnico bajo condiciones de de tiene una cada de 0.7 V a travs de l, en el estado de conduccin a cualquier nivel de corriente del diodo (desde luego, dentro de los valores nominales).
Circuito equivalente ideal

Ahora que rav se elimin del circuito equivalente se tomar un paso ms, y se establece que un nivel de 0.7-V puede, a menudo, omitirse, en comparacin con el nivel de voltaje aplicado. En este caso, el circuito equivalente se reducir al de un diodo ideal, tal como lo muestra la figura 1.34 con sus caractersticas. En el captulo 2 se ver que esta aproximacin suele hacerse sin perjuicio considerable en cuanto a exactitud. En la industria, una sustitucin popular para la frase "circuito equivalente de diodo" es modelo de diodo, un modelo que, por definicin, es la representacin de un dispositivo, objeto y sistema existente, y as sucesivamente. De hecho, esta terminologa de sustitucin se emplear casi de manera exclusiva en los captulos subsecuentes.
figura 1.34 Diodo ideal y sus caractersticas.
Tabla resumen
Por claridad, los modelos de diodos que se utilizan para el rango de parmetros y aplicaciones de circuito se presentan en la tabla 1.3, con todas sus caractersticas en segmentos lineales. Cada uno se investigar con mayor detalle en el captulo 2. Siempre existen excepciones a la regla general, pero es muy cierto que el modelo equivalente simplificado se utilizar con mucha frecuencia en el anlisis de sistemas electrnicos, mientras que el diodo ideal es aplicado con mayor regularidad en el anlisis de los sistemas de fuente de alimentacin donde se localizan los mayores voltajes.
26
TABLA 1.3 Circuitos equivalentes para diodos (modelos)

Tipo
Condiciones
Modelo
Caractersticas
Modelo de segmentos lineales
v,
Modelo
simplificado
v,
Dispositi vo ideal
Rred r~v
Ered VT
1.9
HOJAS DE ESPECIFICACIONES DE DIODOS
Los datos acerca de los dispositivos semiconductores especficos suele presentarlos el fabricante de dos maneras. Es comn que consistan slo de una breve descripcin limitada, a veces
de una pgina. De otra forma, es un extenso examen de las caractersticas con sus grficas, trabajo artstico, tablas, etc. Sin embargo, en cualquier caso, existen piezas especficas de datos que deben incluirse para una correcta utilizacin del dispositivo. stos incluyen:
l. El voltaje directo VF (a una corriente y temperatura especificadas) 2. La corriente directa mxima IF (a una temperatura especificada) 3. La corriente de saturacin inversa IR (a una corriente y temperatura especificadas) 4. El valor de voltaje inverso [PIVo PRV o V(BR), donde BR proviene del trmino "ruptura" (por la inicial en ingls de: breakdown) (a una temperatura especificada)] 5. El nivel mximo de disipacin de potencia a una temperatura en particular 6. Los niveles de capacitancia (segn se definir en la seccin 1.10) 7. El tiempo de recuperacin inverso t" (como se definir en la seccin 1.11) 8. El rango de temperatura de operacin Dependiendo del tipo de diodo que se considere, tambin se presentan datos adicionales, como el rango de frecuencia, el nivel de ruido, el tiempo de conmutacin, los niveles de resistencia trmica y los valores pico repetitivos. Para la aplicacin considerada. el significado de los datos, en general, ser claro por s mismo. Si se proporciona la mxima potencia o el valor nominal de disipacin, se entiende que ste es igual al producto siguiente:
(1.10)
donde ID Y VD son la corriente y el voltaje del diodo en un punto de operacin en particular.

1.9 Hojas de especificaciones de diodo"
27
Si se aplica el modelo simplificado para una aplicacin en particular (un caso frecuente), se puede sustituir VD = VT = 0,7 V para un diodo de silicio en la ecuacin (1.10), y determinar la disipacin de potencia resultante para compararla contra el valor de mxima potencia. Es decir,
Pdi'ip'd' -
(0,7 V)/D
(Ul)
DIFUSIN PLANAR DE SILICIO
A--<f---' BV '" 125 V (MIN)@loo!lA(BAY73) 'BV , .. 200 V (MIN) @ 100 !lA (BA 129) VALORES NOMINALES MXIMOS ABSOLUTOS (Nota 1) Temperaturas
Rango de temperao1ra de almacenamiento
ENCAPSULADO 0035
B - I - - - - - Temperatura mxima de operacin de la unin

Temperatura de la ,:anexin
-65C a +200 oC +17SoC +260C
Disipacin de potenda (Nota 2)
c-l----
Disipacin mxima de potencia total a 25 OC de ambiente Factor de prdida de disipacin de potencia lineal (desde 25 OC)
SOOmW
3.33 mWOC
Voltaje y corriente mximas

WIV Voltaje inverso de trabajo Corriente rectificada promedio BAY73 BA129
100 V 180V 200mA
0-1-----
Corriente directa continua Pico de corriente directa repetitivo Pico de corriente de onda directa Ancho de pulso = 1 s Ancho de pulso = 1 J1s
500mA
600mA
NOTAS acero cubierto de cobre ConexIones doradas dIsponibles Encapsulado de vIdrio ~ellado hennhCameme Peso del paquete de 0.14 gramo;
Cone~iones d~
l.OA 4.0A
CARACTERSTICAS EUtCTRICAS (25 SMBOLO E

VF
Oc temperatura ambiente a menos que se observe lo contrario)

BAY73 BA 129 MX 1.00
0.94
CARACTERSTICA
Voltaje
dir~cto
MN 0.85
0.81
MN
MX
UNIDADES
V V V V V V V
nA nA
~A
CONDICIONES DE PRUEBA
IF 200 mA IF 100 mA IF SOmA IF=lOmA If =5.0mA IF = 0.1 mA IF = 0.1 mA V R -20V,T A - 12S"C VR = lOOV VR = lOOV,T A 125C VR = 180V VR = 180V.TA 100C
0.78 0.69
0.67
0.88 0.80
0.75
0.78
0.69 0.60 0.51
1.00 0.83 0.71 0.60
= = =
F G
IR
Corriente inversa
0.60
0.68 500 5.0

1.0
10
nA
~A
5.0
Bv H
Voltaje de ruptura Capacitancia Tiempo de: recuperacin i versa-
125 8.0 3.0
200 6.0
V
pF
~,
IR -
lOO~A
e
t
rr
vR
= O,f = =
1.0MHz
IF - IOmA,V R 35V RL 1.0 a lOOkO CL lOpF,IAN256
NOTAS: t Estos son valores lmites sobre 10$ cuales el funcionamiento del diodo puede ser daado. 2 Estos son lmit~~ de estado estables. La fbrica debe ser consultada sobre aplIcaciones que involucran pulsos u operacin con ciclo ele trabajo bajo.
Figura 1.35 Caractersticas elctricas de los diodos de alto voltaje y baja fuga Fairchild BAY73 . BA 129. (Cortesa de Fairchild Camera and Instrument Corporation.)
28
Una copia exacta de los datos proporcionados por Fairchild Camera and Instrument Corporaton para sus diodos de alto voltaje y baja fuga BAY73 y BA 129 aparece en las figuras 1.35 y 1.36. Este ejemplo representara la lista extensa de datos y caractersticas. El trmino rectificador se aplica a un diodo cuando se emplea con frecuencia en un proceso de rectificacin, mismo que se describir en el capitulo 2.
a 25 VOLTAJE DIRECTO CO:-iTRA CORRIENTE DIRECTA
1000
CURVAS CARACTERSTICAS ELCTRICAS TPICAS Oc temperatura ambiente a menos que se observe lo contr;lrio
CORRIENTE DIRECTA CONTRA COEFICIENTE DE TEMPERATURA

500
I
CAPACITANCIA CONTRA VOLTAJE INVERSO

6.0
,
,
I
,
I
I
-;;
100
-<
,
toO
, I i
,
,
!
50
" .~
~
10
,
~-' ' +
1.0
'
(;
1.0
.- -, =I
.~-
'2.
~
" O
40
30 2-D
1.0
O. 1 001 0.2 0.4

VF
-
,
-X
e
u
\'
T
'--';"
,
\. "'-.
I
.
0.0 1 0.6 0.8

1.0 1.2
\"
2.5 3.0
i
8.0
12
0.5
1.0
1.5
2.0
4.0
16
Voltaje directo - \-'oh!'>
Te - Coeficiente de temperatura _ mVolC

CORRIENTE INVERSA CONTRA COEFICIENTE DE TEMPERATURA
VR - Voltaje inverso - volt~
VOLTAJE INVERSO CONTRA CORRIENTE INVERSA

1.0
(MPEDANCIA DINMICA CONTRA CORRIE~TE DIRECTA 100

I
T" = 2~oC
I ,
,
-:'i
= ~
0.5
vl
I
5K
IK
~ v,, 125 V
I
-::;;p
0.2
.S
~
:7
I '
,
I
0.1
0.05
1 I
I
10
I~~
~+.
I
~";
I
'.
II
folkH,
1~<.=?I,dc
,
i
I
I
I
lOO
1.0
r,'~.
i
,
I
,
J
.
Tip~W
, ,
lO
I
, 11
I
I
-'
0.02

I
I
1.0
I
E e
o. I
0.0 I
I
I
,I
I
I
i
om
25
50
7S
100
125
0.1 O
TA
-
25
50
75
100
125
ISO
1.0
10
100
IK
JQK
V R - Voltaje inverso - volts
Temperatura ambiente _ oC
RD -Impedancia dinmica - Q
CURVA DE PRDIDA DE
DISIPACiN DE POTENCIA
500 400 300
200
CORRIENTE RECTIFICADA PROMEDIO Y CORRIENTE DIRECTA CONTRA TEMPERATURA AMBIENTE

500
1'\ '\ i f'\:

i
I
I
400
i
I
,
I
\.
'"
,
I
300
200 100
~~' ;,
I
I
,
I
i
r\T
,
I
I ,
"'1;
0,
I
,
I
l
I
100
i
I
1'\
T
. ,\1
'"
f--+-I--+C",",;:'
__-L~~~~~
O 25 50 75 100 125150 175 200
TA - Temperatura ambiente - oC
OL-~
O 25 50 75 100 125 ISO 175 200

TA - Temperatura ambiente _ oC
Figura 1.36
Caractersticas trmicas de los diodos de alto voltaje Fairchild BAY73 . BA 129. (Cortesa de Fairchild Camera and lnstrument Corporation.)
1.9 Hojas de especificaciones de diodos
29
Las reas especficas de las hojas de datos se resaltaron en gris con una letra de identificacin correspondiente a la descripcin siguiente: A: B: Los voltajes mnimos de polarizacin inversa (PIV) para cada diodo a una corriente de saturacin inversa especificada. Caractersticas de temperatura segn se indican. Observe el empleo de la escala Celsius y un amplio rango de utilizacin [recuerde que 32F = O oC = congelamiento (H,O) y 212F = 100 oC = ebullicin (Hz)]. Nivel de disipacin de potencia mximaPo= Volo = 500 mW. El valor de potencia mxima disminuye a una proporcin de 3.33 mW por grado de incremento en la temperatura arriba de la temperatura ambiente (25 oC), segn se indica con claridad en la curva de prdida de disipacin de potencia en la figura 1.36. Corriente directa continua mxima I F = 500 mA (observe I F en funcin de la m" temperatura en la figura 1.36). 0.7 V para amEl rango de valores de VF en IF =200 mA. Observe que excede VT = bos dispositivos. El rango de valores de VFen I F = 1.0 mA. En este caso, observe cmo los lmites superiores se encuentran alrededor de 0.7 V. En V R " 20 Vy una temperatura de operacin tpica IR" 500 nA= 0.5 LA, mientras que a un voltaje inverso mayor IR cae a S nA = 0.005 ..A. El nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el diodo BAY73 en VR = VD = O V (sin polarizacin) y con una frecuencia aplicada de 1 MHz. El tiempo de recuperacin inverso es 3 Ils para la lista de condiciones de operacin.
C:
D: E: F:
G:
H:
1:
En algunas de las curvas de la figura 1.36 se utiliza una escala logartmica. Una breve investigacin de la seccin 11.2 debe ayudar a la lectura de las grficas. Observe, en la figura superior izquierda, la manera en que VF se increment desde cerca de 0.5 V a ms de 1 V, mientras I F aument de lO ..A a ms de lOO mA. En la figura inferior se encuentra que la corriente de saturacin inversa cambia un poco con los cambios crecientes de VR, pero permanece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se aprecia en la figura adjunta, la comente de saturacin inversa se incrementa con rapidez con el aumento en la temperatura (tal como se pronostic antes). En la figura superior derecha se observa cmo disminuye la capacitancia con el incremento en el voltaje de polarizacin inversa, y en la figura inferior se puede ver que la resistencia ac (rd ) es slo cercana al Q en lOO mA y aumenta a lOO Q en corrientes menores de 1 mA (segn se esperaba a partir del anlisis en secciones anteriores). La corriente rectificada promedio, la corriente directa pico repetitiva y la corriente de sobrecarga pico, COmo aparecen en la hoja de especificaciones, se definen de la manera siguiente:
1. Corriente rectificada promedio. Una seal rectificada de media onda (descrita en la seccin 2.8) tiene un valor promedio definido por 1" = 0.318 Ip"o' El valor de la corriente promedio es menor que las comentes directas continuas o pico repetitivo, porque una forma de onda de corriente de media onda tendr valores instantneos mucho ms altos que el valor promedio. 2. Corriente directa pico repetitivo. ste es el valor mximO instantneo de la corriente directa repetitiva. Observe que debido a que se encuentra en este nivel durante un breve periodo,
su nivel puede ser superior al nivel continuo.

,. Corriente de sobrecarga pico. Eu ocasiones, duraute el en.cendido, el mal funcionamiento
y otros factores similares, existirn corrientes muy altas a travs del dispositivo durante breves intervalos de tiempo (que no Son repetitivos). Este valor nominal define el valor mximo y el intervalo de tiempo para tales sobrecargas del nivel de corriente.
30
captulo l Diodos semiconductores
Mientras ms se est en contacto con las hojas de especificaciones, stas se volvern ms "amistosas" , en particular cuando el impacto de cada parmetro se comprende con mayor claridad para la aplicacin que se est investigando.
1.10 CAPACITANCIA DE TRANSICIN Y DIFUSIN

Los dispositivos electrnicos son inherentemente sensibles a las frecuencias muy altas. Casi todos los efectos relativos a la capacitancia pueden omitirse a bajas frecuencias, debido a que su reactancia Xc = \l2rtfe es muy grande (equivalente a circuito abierto). Sin embargo, esto no se puede ignorar a frecuencias muy altas. X" ser lo suficientemente pequeo debido al alto valor def para presentar una trayectoria de "corto" de baja reactancia. En el diodo semiconductor p-n existen dos efectos de capacitancia que deben considerarse. Ambos tipos de capacitancia se encuentran presentes en las regiones de polarizacin directa y polarizacin inversa, pero una sobrepasa a la otra de tal manera que en cada regin slo se consideran los efectos de una sola capacitancia.
En la regin de polarizacin inversa se tiene la capacitancia de la regin de transicin o de agotamiento (e T), mientras que en la regin de polarizacin directa se tiene la capacitancia de difusin (e J o de almacenamiento.
Recuerde que la ecuacin bsica para la capacitancia de un capacitar de placa'S paralelas est definida por e = EA/d, donde E es la pertnitividad del dielctrico (aislante) entre las placas de rea A separada por una distancia d. En la regin de polarizacin inversa existe una regin de agotamiento (libre de portadores) que, en esencia, se comporta como un aislante entre las capas de carga opuesta. Debido a que el ancho de esta regin (el) se incrementar mediante el aumento del potencial de polarizacin inversa, la capacitancia de transicin que resulta disminuir, como lo muestra la figura 1.37. El hecho de que la capacitancia es dependiente del potencial de polarizacin inverso aplicado, tiene aplicacin en numerosos sistemas electrnicos. De hecho, en el captulo 20 se presentar un diodo cuya operacin depende totalmente de este fenmeno. Aunque el efecto descrito tambin se encontrar presente en la regin de polarizacin directa, ste es mucho menor que un efecto de capacitancia directamente dependiente de la velocidad a la que la carga es inyectada hacia las regiones justo afuera de la regin de agotamiento. El resultado es que niveles crecientes de corriente resultarn en niveles crecientes de la capacitancia de difusin. Sin embargo, los niveles crecientes de corriente resultan en niveJes reducidos de resistencia asociada (lo cual se demostrar ms adelante), y la constante de tiempo resultante (r = RC, misma que es muy importante en las aplicaciones de alta velocidad, porque no se hace excesiva.
C(pF)
15
..
I
10
Polarizacin inversa (C r )
7
5
7
POlarizacin,directa (CD ) -
(V)
-25
-20
-15
-lO
0.25
0.5
Figura 1.37 Capacitancia de transicin y de difusin en funcin de la polarizacin aplicada para un diodo de silicio.
1.10 Capacitancia de transicin y difusin
31
Los efectos de la capacitancia que se describieron antes se encuentran representados por un capacitor en paralelo con el diodo ideal, segn se muestra en la figura 1.38. Sin embargo, para las aplicaciones de baja O mediana frecuencia (excepto en el rea de potencia), por lo regular, el capacitor no est incluido en el smbolo del diodo.
figura 1.38 Se incluye el efecto de la capacitancia de transicin o de difusin en el diodo semiconductor.
1.11
TIEMPO DE RECUPERACIN INVERSO
Existen ciertas partes de datos que, por lo general, presentan los fabricantes en las hojas de especificaciones de diodos. Una de estas cantidades que todava no se ha considerado es el tiempo de recuperacin inverso, y se denota mediante t rr . En el estado de polarizacin directa, se mostr antes que existe un gran nmero de electrones del material tipo n que pasan a travs del material tipo p, y un gran nmero de huecos en el tipo n, lo cual es un requisito para la conduccin. Los electrones en el tipo p y los huecos que se difunden hacia el material tipo n establecen un gran nmero de portadores minoritarios en cada material. Si el voltaje aplicado se invierte para establecer una nueva situacin de polarizacin inversa, idealmente se deseara ver que el diodo cambia de fonna instantnea, del estado de conduccin al de nO conduccin. Sin embargo, debido a que un gran nmero de portadores minoritarios se localizan en cada material, la corriente del diodo se invertir como se muestra en la figura 1.39, Y permanecer en este nivel susceptible de ser medido durante un tiempo t, (tiempo de almacenamiento) que requieren los portadores minoritarios para retornar a su estado de portadores mayoritarios dentro del material opuesto. En esencia~ el diodo pennanecer en el estado de circuito cerrado con una corriente linversa determinada por los parmetros de la red. En algn momento, una vez que ha pasado esta fase de almacenamiento, la corriente se reducir en nivel hasta llegar a aquel asociado con el estado de no conduccin. Este segundo periodo se denota mediante t, (intervalo de transicin). El tiempo de recuperacin inversa es la suma de estos dos intervalos: t rr := t s + t{ Naturalmente, es una consideracin importante en las aplicaciones de conmutacin de alta velocidad. Casi todos los diodos de conmutacin disponibles en el mercado tienen un t rr en el rango de unos cuantos nanosegundos hasta 1 J.1.s. Sin embargo, hay unidades disponibles con un t rr de slo unos cuantos cientos de picosegundos (10- 12 ).
-'='"""+--i/
[dircc.
Cambio de estado (encendidoapagado) requerido en t =

ti'
/ ' Respuesta deseada
[in\lersa
'-_-'-!
. . . " ....
1-,,-
.....-t,'~ 1
FIgura 1.39 Definicin del tiempo de recuperacin inverso.
1.12
NOTACIN DE DIODOS SEMICONDUCTORES
La notacin que ms se suele utilizar para los diodos semiconductores se presenta en la figura 1.40. Para la mayor parte de los diodos cualquier marca, como un punto o banda, segn lo muestra la figura 1.40, aparece en el extremo del ctodo. La terminologa nodo y ctodo es una herencia de la notacin de bulbos. El nodo se refiere a un potencial mayor O positivo y el ctodo se refIere a una terminal a un potencial ms bajo o negativo. Esta combinacin de niveles de polarizacin dar por resultado una condicin de polarizacin directa o "encendido" para el diodo. En la figura 1.41 aparecen varios diodos semiconductores disponibles en el mercado. Algunos detalles de la construccin real de dispositivos. como los que aparecen en la figura 1.41, se explican en los captulos 12 y 20.
32
cb
nooo
O',
TCrod~
Figura 1.40 Notacin de los diodos semiconductores.
K, etc.
(,)
(b)
(e)
FlgUra 1.41 Varios tipos de diodos de unin. [a) Cortesa de Motorola lnc.; y b) y e) Cortesa de International Rectifier Corporation.]
1.13
PRUEBA DE DIODOS
La condicin de un diodo semiconductor se puede detenninar con rapidez utilizando: 1) un multmetro digital (DDM, por las iniciales en ingls de: digital display meter) con una funcin de verificacin de diodos, 2) la seccin de medicin de ohms de un multmetro, o 3) un trazador de curvas.
Funcin de verificacin de diodos

En la figura 1.42 se ilustra un multmetro digital con capacidad de verificacin de diodos. Observe el pequeo smbolo de diodo en la parte inferior del selector. Cuando se coloca en esta posicin y se conecta coma se muestra en la figura 1.43a, el diodo debe estar en encendido", y la pantalla indicar el voltaje de polarizacin directa tal como 0.67 V (para Si). El medidor
tiene una fuente interna de corriente constante (cercana a 2 mA) que definir el nivel de volta-
je, como se muestra en la figura 1.43b. Una indicacin OL al conectar como en la figura 1.43a revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar una indicacin OL debido a la equivalencia de circuito abierto que se espera para el diodo. Por
tanto, en general, una indicacin OL en ambas direcciones es indicativa de un diodo abierto o defectuoso.
1.13 Prueba de diodos
33
Figura 1.42 Multmetro digital con capacidad de verificacin de diodos. (Cortesa de Computronics Technology, Inc.)
{D (mA)
Terminal roja
(Vl)
I t
I t
Terminal negra
(COM)
---I~M---
,t----I
o
(a)
0.67 V
(b)
Figura 1.43 Verificacin de un diodo en el estado de polarizacin directa.
Prueba con un hmetro

(hmetro)
R relativamente baja
Terminal roja
(VQ)
1 1
(a)
Terminal negra
(COM)
+-----'...- -
R relativamente alta
Terminal negra
(COM)
lTerminal roja
(Vl)
En la seccin 1.7 se encontr que la resistencia en polarizacin directa para un diodo semiconductor es bastante baja comparada con el nivel de polarizacin inversa. Por tanto, si se mide la resistencia de un diodo utilizando las conexiones que se sealan en la figura 1.44a, se puede esperar un nivel relativamente bajo. La indicacin resultante en el hmetro ser una funcin de la corriente establecida por la batera interna a travs del diodo (a menudo 1.5 V) por el circuito del hmetro. Mientras ms alta sea la corriente, menor ser el nivel de resistencia. Para la situacin de polarizacin inversa la lectura debe ser bastante alta, requiriendo, tal vez, de una mayor escala de resistencia en el medidor, segn se indica en la figura 1.44b. Una lectura alta en la resistencia en ambas direcciones indica con claridad una condicin abierta (dispositivo defectuoso), mientras que una lectura muy baja de la resistencia en ambas direcciones quiz indique un dispositivo en corto.
-'--I .. ~,--+,
Trazador de curvas
(b)
Figura 1.44 Verificacin de un diodo mediante un hmetro.
El trazador de curvas de la figura 1.45 puede desplegar las caractersticas de una gran cantidad de dispositivos, incluyendo el diodo semiconductor. Al conectar el diodo en forma adecuada al tablero de pruebas en la parte central e inferior de la unidad y ajustando los controles, se puede
34
Captulo l
figura 1.45 Trazador de curvas. (Cortesa de Tektronix, lne.)
Por divi~in
lOmA
VenIC;\
9mA
SmA
mA
Pordjvi~in
7mA
&mA
horilOntal 100 m'
'mA
'mA
3mA 2mA
U
V
ov
O,IV 0.2\1 03V 0.4\1 O,SV 0.6V 0.7\1 O.SV 0,9V
lmA
DmA
r> o g", por diVj,in
1.0V - - - -
Figura 1.46 Respuesta del trazador de curvas para el diodo de silicio IN4007.
obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical es de I mA/div, lo que da por resultado los niveles indicados. Para el eje horizontal, la escala es de 100 m V/div, lo que da por resultado los niveles de voltaje que se indican. Para un nivel de 2-mA, como se defini para un DDM,el voltaje resultante sera de 625 mV = 0.625 y. Aunque, en principio, el instrumento parece ser muy complejo, el manual de instrucciones y algunos momentos de contacto revelarn que los resultados deseados por lo general se pueden obtener sin mucho esfuerzo y tiempo. El mismo instrumento aparecer en ms de una ocasin en los captulos subsecuentes, a medida que se investigan las caractersticas de diversos dispositivos.
1.14 DIODOS ZENER

La regin Zener de la figura 1.47 se analiz con cierto nivel de detalle en la seccin 1.6. La caracterstica cae de manera casi vertical en un potencial de polarizacin inversa denotado como Vz. El hecho de que la curva caiga abajo y lejos del eje horizontal, en vez de arriba y lejos para la regin positiva VD. revela que la corriente en la regin Zener tiene una direccin opuesta a aquella de un diodo con polarizacin directa. 1.14 Diodos Zener
Figura 1.47 Revi.sin de la regin
Zener,
35
~--ffi-o
+
v
~ 1,
+
VD
~ID
fa)
lb)
Figura 1.48 Direccin de la conduccin: a) diodo Zener: b) diodo semiconductor.
f - "'f
(a)
v-L
-
v,
1 T
(b\
Figura 1.49
Circuito equivalente de
Zener: a) completo: b) aproximado.
Esta regin de caractersticas nicas se utiliza en el diseo de los diodos Zener, los cuales tienen el smbolo grfico que aparece en la figura 1.48a. Tanto el diodo semiconductor como el diodo Zener se presentan uno alIado de otro en la figura 1.48 con objeto de asegurar que la direccin de la conduccin se comprenda con todo detalle junto con la polarizacin requerida del voltaje aplicado. El diodo semiconductor, en el estado "encendido", soportar una corrienle en la direccin de la flecha en el smbolo. Para el diodo Zener la direccin de la conduccin es opuesta a la de la flecha sobre el smbolo, de acuerdo con el comentario en la introduccin de esta seccin. Observe, a su vez, que la polarizacin de VD y de Vz son iguales, como si se hubieran obtenido en caso de que cada uno hubiera sido un elemento resistivo. La localizacin de la regin Zener puede controlarse mediante la variacin de los niveles de dopado. Un incremento en el dopado, que produzca un aumento en el nmero de impurezas agregadas, disminuir el potencial Zener. Los diodos Zener se encuentran disponibles con potenciales Zener desde 1.8 hasta 200 V, con rangos de potencia desde 1hasta 50 W. Debido a su capacidad para soportar mayor temperatura y comente, por lo general en la manufactura de los diodos Zener se prefiere silicio. El circuito equivalente completo del diodo Zener en la regin Zener, incluye una pequea resistencia dinmica y una bateria igual al potencial Zener, como se muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se deber suponer como primera aproximacin que las resistencias son de magnitudes mucho mayores que la resistencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b. En la figura 1.50 se muestra un dibujo ms grande de la regin Zener con objeto de'pennitir una descripcin de los datos con el nombre Zener que aparecen en la tabla lA para un diodo Fairchild IN961 de 500-mW y 20%. El trmino "nominal" asociado con Vz indica que se trata de un valor tpico promedio. Debido a que se trata de un diodo de 20%. se puede esperar que el
'z
v"
/'
(
v,
..10 .uA
1" Vz
0.25 mA = I ZK
"'- r
1
d
l;r= 12.5 mA
=8.5.Q=Zn
lz.w= 32 mA
Figura 1.50 Caractersticas de prueba de Zener (FairchUd lN96l).
TABLA 1.4 Caractelisticas elcmcas (25C de temperatura ambiente, a menos que se observe lo contrario)
Voltaje
Impedancia
Corriente
de prueba,
IZT
Zener nominal,
Tipo
Jedec
IN961
Vz
dinmica
Impedancia maxima de
punto de inflexin
Corriente
Corriente
Voltaje de prueba
inversa
mxima
reguladora
mxima
IZM
Coeficiente
mxima
ZZT O IZT
ZZJ( o IZK
en)
700
IR o VR
(A)
lO
(V)
lO
emA)
12.5
en)
8.5
emA)
0.25
VR (V)
7.2
emA)
32
de temperatura tpico e%rc)

+0.072
36
potencial Zener vare cerca de 10 V 20% o entre 8 y 12 V en su rango de aplicacin. Tambin se encuentran disponibles diodos de 10% y 5% con las mismas especificaciones. La corriente de prueba 1ZT es la definida por el nivel ~ de potencia y ZZT es la impedancia dinmica en este nivel de corriente. La mxima impedancia del punto de inflexin ocurre en la corriente del punto de inflexin de JZK' La corriente de saturacin inversa se alcanza en un nivel particular de potencia. e 1l.'VI representa la corriente mxima para la unidad de 20%. El coeficiente de temperatura refleja el cambio porcentual en Vz con respecto a la temperatunl. sta se define por la ecuacin .
%/OC
(1.12)
donde ~ Vz es el cambio que resulta en el potencia! Zener debido a la variacin de la temperatura. Observe en la figura 1.51 que el coeficiente de temperatura puede ser positivo, negativo, o incluso hasta cero para diferentes niveles Zener. Un valor positivo reflejara un incremento en Vz con un aumento en la temperatura. mientras que un valor negativo dara corno resultado la disminucin en el valor con un incremento en la temperatura. Los niveles de 24 V, 6.8 V. y 3.6 V se refieren a tres diodos Zener que tienen estos valores nominales dentro de la misma familia Zener como el lN96l. Naturalmente. la curva para el lN96l de 10 V caera entre las curvas de los dispositivos de 6.8 V Y 24 V. Regresando a la ecuacin (1.12), Tu es la temperatura a la cual se ofrece Vz (por lo regular la temperatura ambiente. 25 OC), Y TI es el nuevo nivel. El ejetuplo l.3 demostrar el empleo de la ecuacin (1.12).
Impedancia dinmica contra corriente Zener
1 kQ
Coeficiente de temperatura contra corriente Zener
E
:::
+0.12
,T"'"T lil~;T l. -,"'-rT1L"Tl l;-rr--c 1 "1-'

I
tf-~:2~~~~~'I.='~':l!!=I~!::~\*\~;!,=ttt=1 +Q.G4 tr~''-:1~\J:j:t~i1:!tt:::d'j' l:::j

+0.08
500
el
200
K!
I ,
i!
1
,
.I
, l'
,!
,
'i
l.
'
,:'
100
50
";..[ '-J 1'1
f-;...l. :_.l-+I-tI++-~+!+-1+1-;1-;-1+'l-c !\ ! 1, ! 1.11

f-h~3+v4-,-'"""1'-+1-+,+--'--'I-+++III-+--Hj,,-I
ili 1 'II!'
.~
:~
~
""'.
"-
Ir
'
1
1
20 10
5
~ e
"
~
"
-V.04
-008
t~,;j;~=t:t~\tljlttj
i !i I I 1 I,! f-~'I!-,~+'Ht~-+i_+-jll+-+,-++HII-+i
"
"- ~lJ ~
I 1
0.1 0.2 0.5 1 2
1
i
"' m1v
6.8 V
2
1
12 L...J..:1-_'-.!.l_-'--'-CL..-'-.l..J.lL.~
0.01 0.050.1
0.5
5 10
50 100
10 20
" "50
100
Corrente Zener.
Iz - (mA)
Corriente Zener. Iz - (mA)

(b)
Figura 1.51 Caractersticas elctricas para un diodo Zener Farchild de 500 mW. (Cortesa de Fairchild Camera and Instrument Corporation.)
Detenninar el voltaje nominal para un diodo Zener Fairchild 1N96l de la tabla 1.4 a una temperatura de lOO oc.
EJEMPLO 1.3
Solucin
A partir de la ecuacin (1.12).
1.14 Diodos Zener
37
Los valores sustituidos a partir de la tabla 1.4 generan (0.072)(10 V) (lOO oC _ 25 OC) lOO = (0.0072)(75)
= 0.54 V
y debido al coeficiente de temperatura positivo, un nuevo potencial Zener, definido por
V~ = Vz
V;, es
+ 0.54 V
= 10.54 V La variacin en la impedancia dinmica (fundamentalmente, su resistencia en serie) con la corriente aparece en la figura 1.51b. Una vez ms, el Zener de 10 V surge entre los Zeners de 6.8 V Yde 24 V. Observe que mientras ms grande es la comente (o mientras ms arriba se est en el eje vertical de la figura 1.47), menor ser el valor de la resistencia. Observe igualmente que cuando se cae abajo del punt? de inflexin de la curva, la resistencia se incrementa a niveles significativos. La identificacin de la terminales y el encapsulado pata una variedad de diodos Zener aparece en la figura 1.52. La figura 1.53 es una fotografa de diversos dispositivos Zener. Observe que su aspecto es muy similar al diodo semiconductor. Algunas reas de aplicacin del diodo Zener se examinarn en el captulo 2.
Figura 1.52 Identificacin y smbolos de las terminales Zener.
figura 1.53 Diodos Zener.

(Cortesa de Siemens Corporation.)
1.15 DIODOS EMISORES DE LUZ

El aumento en el uso de pantallas digitales en las calculadoras, relojes y todo tipo de instrumentos ha contribuido a generar el muy considerable inters que hoy en da existe respecto a las estructuras que emiten luz cuando se polarizan en forma apropiada. En la actualidad, los dos tipos que se utilizan con ms frecuencia para llevar a cabo esta funcin son el diodo emisor de luz (LED, por las iniciales en ingls de: light emitting diode) y la pantalla de cristal lquido (LCD, por las iniciales en ingls de: liquid crystal display). Debido a que el LED entra
38
en la familia de los dispositivos de unin p-n, se estudiar en este captulo y algunas de sus redes se estudiarn en los captulos siguientes. La pantalla LCD se describe en el captulo 20. Como su nombre lo indica, el diodo emisor de luz (LED) es un diodo que emite luz visible cuando se energiza. En cualquier unin p-n con polarizacin directa existe, dentro de la estructura y en forma primaria cerca de la unin. una recombinacin de huecos y electrones. Esta recombinacin requiere que la energa que posee un electrn libre se transfiera a otro estado. En todas las uniones p-n de semiconductor, parte de esta energa se emite como calor y otra parte en forma de fotones. En el silicio y el germanio el mayor porcentaje se genera en forma de calor y la luz emitida es insignificante. En otros materiales, como el fosfuro arseniuro de galio (GaAsP) o fosfuro de galio (GaP), el nmero de fotones de energa de luz emitida es suficiente para crear una fuente de luz muy visible.
Al proceso de emisin de luz mediante la aplicacin de una fuente de energa elctrica se le llama electroluminiscencia.
Como se muestra en la figura 1.54 con su smbolo grfico, la superficie conductora conectada al material p es mucho ms pequea, con objeto de permitir la emisin de un nmero mximo de fotones de energa lumnica. Observe en la figura que la recombinacin de los portadores inyectados debido a la unin con polarizacin directa genera luz, que se emite en el lugar en que se da la recombinacin. Puede haber, desde luego, alguna absorcin de los paquetes de energa de los fotones en la superficie misma, pero un gran porcentaje se encuentra disponible para salir, segn se muestra en la figura.
/ ' Luz visible /" emitida
+ e
(-)
----..
ID
-::--I"--~e ~
VD
el-
(b)
Contacto/ metlico
"" Contacto metlico
Figura 1.54 a) Proceso de electroluminiscencia en el LED; b) smbolo grfico.
La apariencia y caractersticas de una lmpara subminiatura de estado slido de gran eficiencia que fabrica Hewlett-Packard aparece en la figura 1.55, Observe, en la figura 1.55(b), que la corriente pico directa es de 60 rnA con 20 mA de corriente directa promedio tpica, Sin embargo, las condiciones de prueba que se enumeran en la figura 1.55(c) corresponden a una corriente directa de 10 rnA, El nivel de VD bajo condiciones de polarizacin directa se indica como VF y se extiende de 2.2 a 3 V. En otras palabras, se puede esperar una corriente de operacin tpica de aproximadamente 10 rnA a 2.5 V para una buena emisin de luz, Aparecen dos cantidades que an no se han identificado bajo el encabezado de caractersticas elctricas / pticas a TA = 25 oC, Estas son la intensidad lumnica axial (Iv) y la eficiencia lumnica (1), La intensidad de la luz se mide en candelas, Una candela emite un flujo de luz de 4n lmenes y establece una iluminacin de 1 candela pie en un rea de 1 pie cuadrado a 1 pie de la fuente de luz, Aunque esta descripcin quiz no ofrezca una comprensin clara de la candela como unidad de medida, su nivel bien puede compararse entre dispositivos similares. El trmino eficacia es, por definicin, una medida de la capacidad de un dispositivo para generar un efecto deseado. Para el LED, este es el cociente del nmero de lmenes generados por watt aplicado de energa elctrica. Esta eficiencia relativa est definida por la intensidad
1,15 Diodos emisores de luz
39
---------
lumnica por unidad de corriente, segn se muestra en la figura 1.55g. La intensidad relativa de cada color contra la longitud de onda se muestra en la figura 1.55d, Debido a que el LED es un dispositivo de unin p-n, tendr una caracterstica en polarizacin directa (figura 1.5Se) similar a las curvas de respuesta del diodo. Observe el incremento casi lineal en la intensidad lumnica relativa con corriente directa (figura 1.55f). La figura 1.55h revela que mientras ms larga es la duracin del pulso a una frecuencia en particular, menor ser la corriente pico permitida (despus de pasar el valor de ruptura de tp )' La figura 1.55i muestra que la intensidad es mayor a 0 (de cabeza) y la menor a 90 (cuando el dispositivo se observa desde un lada).
Valores mximos absolutos aTA
= 25 Oc
Rojo de afra eficiencia
~160
Parmetros
Disipacin de potencia Corriente directa promedio Corriente directa pico Rango de temperatura de operacin y almacenamiento Temperatura de soldadura de la cone;<..in [1.6 mm (0.063 pulg) del cuerpo [1] Prdida desde 50 oC a 0.2 mA/oC.
Unidades
120 20,11
mv,:
60 _55C a 100 C
Q
mA mA
230C durante 3 segundos
(a)
(b)
Caractersticas elctricas/pticas aTA = 25
Oc
Rojo de alta eficiencia
4160
Smbolo Descripcin
Intensidad lumnica axial Incluyendo el ngulo entre los Pl..mtos de la mitad de intensidad lumnica Longitud de onda de pico Longitud de onda dominante Velocidad de respuesta Capacitancia Resistencia tnnica
Mnimo
npico
3.0 80
Mximo
Unidades
med
Condiciones de prueba
LO
deg.
Nota 1
635 628
om om
Medida en el pico Nota 2

VF = 0:1= 1 Mhz nin a la conexin ctodo a 079 mm (.031 pulg) desde el cuerpo
90
II
pF
"'
120
crw
Voltaje directo Voltaje de ruptura inverso Eficacia lumnica
2.2 5.0
147
3.0
v
V
lF=lOmA
IR=lOO~A
lmJW
)ota 3
NOTAS,
l. el.'~ es el ngulo fuera dd eje al cual la intensidad lumnica es la mitad de la intensidad lumnica axial. 2. La longitud de onda dominante, P.d , se deriva del diagrama de cromaticidad elE y representa la longitud de onda nica que define el color del dispositivo. 3. La intensidad radiante. le' en watts/estereorradianes. se puede encontrar a partir de la ecuacin 1,. = /,.ITf l donde/l' es la intensidad lumnica en candelas y Tf,. es la eficacia luminica en lmenes/waU.
(e)
FIgUra 1.55 Lmpara subminiatura roja de estado slido de alta eficiencia de Hewlett-Packard; a) apariencia; b) valores nominales mximos absolutos; e) caractersticas elctricas/pticas; d) intensidad relativa contra longitud de onda; e) corriente directa contra voltaje directo; f) intensidad lumnica relativa contra corriente directa; g) eficiencia relativa contra corriente pico; h) corriente pico mxima contra duracin del pulso; i) intensidad lumnica relativa contra desplazamiento angular. (Cortesa de Hewlett-packard Corporation.)
40
Captulo 1 Diodos semicondnctores
1.or-----------r-~--~~--_r------~
__~~--------~----------_,
. /' Rojo GaAsP
Verde
ii 0.5 f-------,II------\---+--'----+'r--=="+--~--__j
:g
.
-=
500
550 600
O~~~~~----~~~~~~~---=~-----~==_~~~~-~=----~
650 700
750
Longitud de onda - nm
(d)
2O
<
o
T,
=
~
~ 25~
3.0
,
r1'.4 = 25C
1.6
15 2.0 10
.g
6 u
~-
"-O 2
/
V ../'
O
5
" , "
1.5
1.4
1.3
i:g
1 ~s
,
/ /
l
--
1.0
/
10
15
1.2
l.l
1.0 0.9
OR
07
o
O
/
05
1.0 1.5
o
2.0
2.5
3.0
20
0"
Vr - Voltaje directo - V
10
I p""
-
20
40
50
"o
I r - Corriente directa - mA
(f)
Comente pico - roA

(gl
(,
--->-
I~
....:i, ... ....:~
~J~
El
10
100
(000
10.000
20
rp - Duracin del pulso - )..ls

(h)
(i)
Flgura L55 Continuacin.
1.15 Diodos emisores de luz
41
Hoy en da, las pantallas de visualizacin LEO se encuentran disponibles en muchos tamaos y formas diferentes. La regin de emisin de luz est disponible en longitudes desde 0.1 a 1 pulgada. Los nmeros pueden crearse por segmentos como los que se ejemplifican en la figura 1.56. Al aplicar una polarizacin directa al segmento apropiado de material tipo p, se puede desplegar cualquier nmero del O al 9 .
.LtJ
I~0803,,-I
.t:C.-. oto" .i
~
'r"
O.IOO"Tip
smIDJ
--..11--
Flgura 1.56 Pantalla visual de segmentos Litronix.
La pantalla de visualizacin de la figura 1.57 ofrece ocho dgitos y se utiliza en calculadoras. Existen tambin lmparas LED con dos conexiones que contienen dos LED, de tal forma que una inversin en la polarizacin cambiar el color de rojo a verde o viceversa. Actualmente, los LED se encuentran disponibles en rojo, verde, amarillo, naranja y blanco; el blanco con azul estar disponible pronto. En general, los LEO operan a niveles de voltaje desde 1.7 hasta 3.3 V, lo cual los hace por completo compatibles con los circuitos de estado slido. Tienen un tiempo de respuesta rpido (nanosegundos) y ofrecen buenas relaciones de contraste para la visibilidad. El . requerimiento de potencia suelen ser de 10 hasta 150 mW con un tiempo de vida de 100.000 horas o ms. Su construccin de semiconductor le aade un significativo factor de fortaleza.
Figura 1.57 Pantalla visual para calculadora con ocho dgitos y signo. (Cortesa de Hewlett-Packard Corporation.)
1.16 ARREGLOS DE DIODOS: CIRCUITOS INTEGRADOS

Las caractersticas nicas de los circuitos integrados se presentarn en el captulo 12. Sin embargo, se ha alcanzado una plataforma en la introduccin de circuitos electrnicos que permite por lo menos hacer un examen superficial a los arreglos de diodos en circuitos integrados. Se encontrar que el circuito integrado no es un dispositivo nico con caractersticas totalmente diferentes a aquellas que se analizarn en estos captulos introductorios. Simplemente es una tcnica que permite una reduccin significativa en el tamao de los sistemas electrnicos. En otras palabras, dentro del circuito integrado se encuentran sistemas y dispositivos discretos que estuvieron disponibles mucho tiempo antes que el circuito integrado como se le conoce actualmente, se convirtiera en una realidad.
42
Captulo l
Un arreglo posible aparece en la figura 1.58. Observe que los ocho diodos son internos en el arreglo de diodos Fairchild FSAI4IOM. Esto es, en el encapsulado mostrado en la figura 1.59 existe un arreglo de diodos en una placa nica de silicio que tiene todos los nodos conectados a la terminal 1 y los ctodos de cada una a las terminales 2 al 9. Observe. en la misma figura, que la tenninal 1 puede detenninarse como la que est del lado izquierdo de la pequea proyeccin o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros nmeros siguen despus en secuencia. Si slo se utiliza un diodo, solamente se utilizarian las tenninales 1 y 2 (o cualquier otro nmero del 3 al 9).
FSA1410M
ARREGLO MONOLTICO PLANAR DE DIODOS AISLADOS DEL AIRE
. c ... 5.0 pF CMX)
. dV F
15 mv (~X) @ lOmA DIAGRA:vtA DE COl\"EXIl\" FSA]4 ]OM _55C a +200 oC +150C +260 oC 400mW 600mW 3.2 mWOC 4.8 mWOC
VALORES NOMINALES MXIMOS ABSOLUTOS (Nota 1) Temperaturas Rango de temperatura de almacenamiento :vtxima temperatura de operacin de la unin Temperatura en la conexin Disipacin de potencia (Nota 2) Mxima disipacin en la unin a 25 nc de ambiente Por encapsulado a 25 oC de ambiente Factor de prdida de disipacin lineal (desde 25 OC) en la unin Encapsulado Corriente y voltaje mximos WIV Voltaje inverso de trabajo Corriente directa continua Corriente de onda de pico directo Ancho de puLso = t.o s Ancho de pulso = l.o!ls
rfHtHH
2
Ver diagrama de base del encapsulado TO96
55 V 350 mV
1.0 A
2.0A
CARACTERSTICAS ELCTRICAS (25 SMBOLO

I
Oc de temperatura ambiente a menos que se especifique lo contraro)

MNIMO
I
CARACTERSTICA
MXIMO
UNIDADES
CONDICIONES DE PRUEBA
I
L 27. Voltaje de ruptura
60
v
1.5
11
V,
Voltaje directQ (Nota 3)
I
1
1.0 100 100 5.0 4.0

I
V V V
lF = 500 mA lF = 200 mA IF = 100 mA

V R =40V V R = 40 V
1,
Corriente inversa Corriente inversa (TA = 150C) Capacitancia Voltaje pico directo
I
nA
~A
I
i
e
V",
t t rr
pF V
VR = O. f = 1 MHz
11 = 500 mA. Ir < 10 ns 11
_
I
I , I
Tiempo de recuperacin directo Tiempo de recuperacin inverso
40 10 50
n, n, n,
mV
500 mA.l, < 10 ns
l I = 1, =10- 200mA R L = IOOn. Rec. a 0.1 Ir II = 5ODmA.I, = 50mA R L = !DOn. Ret. a 5 mA
Igualdad de voltaje directo

NOTAS:
15
IF = lOmA
-----_._-
I Estos valore, son nlores limItes sobre Jo, cuales la vida O el de'empeo satIsfactorios pueden ser daado, 2 Estos son lmites estable~ de los estados. La fbrica debe ser con,ultada para aplicaciones que mvolucn:n operacIn con pulso o un Ctclo de tra1::>;Jo 1::>;jo. :; V F se mide utill2lmdo un pulso de & ms
Figura 1.58 Arreglo monoltico de diodos. (Cortesa de Fairchild Camera and lnstrument Corporation.)
1.16 Arreglos de diodos: circuitos integrados
43
.... 0.230" +-
FIgura 1.59 Descripcin del encapsulado TO-96 para el arreglo de diodos FSA1410M. Todas las dimensiones se encuentran en pulgadas. (Cortesa de Fairchild Camera and Instrument Corporation.)
~ Plano de montaje
0.500"
2
6
La forma del aislador de separacin puede variar

Notas: Conex.iones de Kovar, banadas en oro Encapsulado sellado hennticamente Peso del encapsulado: 1.32 gramos
~~~~~~~~~n
Vidrio
Los diodos restantes se quedaran "colgando" y no afectaran la red a la cual slo estaran conectadas las terminales 1 y 2. Otro arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente, pero la secuencia de numeracin aparece en el diagrama de base. La terminall es la que est directamente arriba de la pequea muesca cuando el dispositivo se observa con las terminales hacia abajo.
Diagramas de base FSA2500M
l'
TO-116-2 Descripcin
0.785"
+" C:::::J
....L,..,...._~--:-..,.....---,
Plano de montaje
Ver descripcin de! encapsulado TO-II6-2
-- -
o~r:"~:;::;;
t
.".';
Notas: Aleacin 42. terminales estaadas Terminales baadas en oro disponibles Encapsulado de cermica sellado hermticamente
Figura 1.60 Arreglo monoltico de diodos. Todas las dimensiones se encuentran en pulgadas. (Cortesa de Fairchild Camera and Instrument Corporation.)
1.17 ANLISIS POR COMPUTADORA

La computadora se ha convertido en una parte integral de la industria electrnica, de tal manera que las capacidades de esta "herramienta" de trabajo se deben presentar en la primera oportunidad posible. Para aquellos estudiantes sin experiencia previa en computacin, existe al principio un temor muy comn hacia este poderoso sistema que parece complicado. Tomando esto en cuenta, el anlisis por computadora de este libro fue diseado para hacer que el sistema por computadora resulte ms "amistoso", mediante la revelacin de la relativa facilidad con que se puede aplicar para llevar a cabo algunas tareas muy tiles y especiales con una cantidad mnima de tiempo y un alto grado de exactitud. El contenido se escribi suponiendo que el lector no tiene experiencia previa en computacin ni tampoco contacto con la terminologa que se utilizar. Tampoco existe sugerencia alguna en cuanto a que el contenido de este libro sea suficiente para permitir una comprensin completa de los "cmos" y los "porqus" que surgirn. El propsito aqu es meramente presentar algo de la terminologa, analizar algunas de sus capacidades, revelar las posibilidades disponibles, tocar algunas de las limitaciones y demostrar su versatilidad con un nmero de ejemplos cuidadosamente seleccionados. En general, el anlisis por computadora de los sistemas electrnicos puede tomar uno de dos mtodos: utilizando un lenguaje tal como el BASIC, Fortran, Pascal, o C, o utilizando un paquete de programacin como PSpice, MicroCap 11, Breadboard, o Circuit Master, por nombrar unos cuantos. Un lenguaje, a travs de su notacin simblica, construye un puente entre el
44
Capitulo 1
usuario y la computadora, el cual permite un dilogo entre los dos con el fin de establecer las operaciones que deben llevarse a cabo, El lenguaje que se usa en este libro es el BASIC, y se eligi debido a que emplea una cantidad de palabras y frases familiares de la lengua inglesa que revelan, por s mismas, la operacin que se desarrollar. Cuando se utiliza un lenguaje para analizar un sistema, se desarrolla un programa que define, en fanna secuencial, las operaciones que se llevarn a cabo, en su mayor parte, siguiendo el mismo orden con que se realiza el mismo anlisis efectuando los clculos a mano. Al igual que ocurre con el mtodo de calcular a mano, un paso incorrecto y el resultado que se obtiene carecer por completa de significado. Obviamente, los programas que se desarrollan con tiempo y aplicacin son medios ms eficaces para obtener una solucin. Una vez que se establecen en su e"mejor" forma, se pueden catalogar y utilizar posterionnente. La ventaja ms importante del mtodo de los lenguajes radica en que el programa puede adaptarse con objeto de satisfacer todas las necesidades especiales del usuario. Permite que este ltimo haga "movimientos" especiales que darn por resultado la obtencin de datos en forma impresa, de manera informativa e interesante. El mtodo alterno que se describi antes utiliza un paquete de computadora para llevar a cabo la investigacin deseada. Un paquete de programacin es un programa escrito y probado durante cierto tiempo, que se disea para realizar un tipo de anlisis o sntesis en particular de manera eficiente y con un alto nivel de exactitud. El paquete en s no puede ser alterado por el usuario y su aplicacin est limitada a las operaciones que se integran al sistema. Un usuario debe ajustar su deseo de informacin de salida al rango de posibilidades que ofrece el paquete. Adems, el usuario debe capturar informacin, tal y como lo exige el paquete, o de lo contrario los datos pueden ser malinterpretados, El paquete de programacin que se eligi para este libro es PSpice.* En la actualidad, PSpice se encuentra disponible en dos formas: DOS y Wmdows, El formato DOS fue el primero que se introdujo y es el ms popular hoy en da. Sin embargo, la versin Windows cobra cada vez ms aceptacin confonne los usuarios conocen sus capacidades. Es como todo: una vez que se logra dominar un mtodo que har el trabajo por nosotros, se genera menos entusiasmo por tomar el tiempo para aprender otro mtodo del que se obtendrn resultados similares, Sin embargo, los autores confIrman que confonne se conoce ms la versin Wmdows, sta ofrece algunas caractersticas interesantes que bien vale la pena investigar. La versin de DOS que se usa en este texto es la 6.0 y la de Windows es la 6.1. En MicroSim, ubicada en Irvine, California, se encuentran disponibles copias para evaluacin, En la fIgura 1.61 aparece una fotografa de un paquete de Centro de Diseo completo con la versin CDROM 6.2, Tambin se encuentra disponible en discos flexibles de 35", Una versin ms compleja, que se denomina SPICE, est encontrando una amplia gama de aplicaciones en la industria, Por tanto, en general, un paquete de programacin est "empacado" para realizar una serie de clculos y operaciones, y para ofrecer los resultados en un formato definido. Un lenguaje
Fgura 1.61 Paquete de diseo PSpice. (Cortesa de MicroSim Corporaton.)

*PSpice es una marca registrada de MicroSim Corparation.
1,17
Anlisis por computadora
45
permite un mayor nivel de flexibilidad, pero tambin omite los beneficios que brindan las numerosas pruebas y la investigacin exhaustiva que se suelen realizar para desarrollar un paquete ~'confiable". El usuario debe definir cul mtodo satisface mejor sus necesidades del momento. Obviamente, si existe un paquete para el anlisis o sntesis que se desea realizar, debe considerarse antes de optar por las muchas horas de trabajo que se requieren para desarrollar un programa confiable y eficiente. Adems, es posible adquirir los datos que se necesitan para un anlisis en particular de un paquete de programacin y luego buscar un lenguaje para definir el formato de salida. En muchos aspectos, los dos mtodos van de la mano. Si alguien continuamente tiene que depender del anlisis por computadora, es necesario que conozca el uso y las limitaciones tanto de los lenguajes como de los paquetes. La decisin en cuanto a con qu lenguaje o paquete conviene familiarizarse es, bsicamente, una funcin del rea de investigacin. Sin embargo, por fortuna, el conocimiento fluido de un lenguaje o un paquete especfico ayudar al usuario a familiarizarse con otros lenguajes y paquetes. Existen similitudes en propsitos y procedimientos que facilitan la transicin de un mtodo a otro. En cada captulo se harn algunos comentarios respecto al anlisis por computadora. En algunos casos aparecer un programa BASIC y una aplicacin PSpice, mientras que en otras situaciones slo se aplicar uno de los dos. Conforme surja la necesidad de entrar en detalles, se proporcionar la informacin necesaria para permitir cuando menos una comprensin superficial del anlisis.
PSpice (versin DOS)

Este captulo aborda las caractersticas del diodo semiconductor en particular. En el captulo 2 el diodo se investiga utilizando el paquete PSpice. Como un primer paso dirigido hacia tal anlisis, se presenta ahora el "modelo" para el diodo semiconductor. La descripcin en el manual PSpice incluye un total de 14 parmetros para definir sus caractersticas tenninales. stos incluyen la corriente de saturacin, la resistencia en serie, la capacitancia de la conexin, el voltaje de ruptura inverso, la corriente de ruptura inversa, y muchos otros factores que en caso necesario pueden especificarse para el diseo o anlisis que vaya a realizarse. La especificacin de un diodo en una red tiene dos componentes. El primero especifica la ubicacin y nombre del modelo, el otro incluye los parmetros que se mencionan antes. El fonnato para definir la ubicacin y el nombre del modelo del diodo es el siguiente para el diodo de la figura 1.62:
'-v-'
Dl
(+)
o--I~II--~o
(-)
Figura 1.62 Etiquetas de PSpice para la captura de diodos en la descripcin de una red.
'-v-'
'-v-'
DI
+
nombre nodo nodo nombre del modelo
Observe que el diodo se especifica mediante la literal D al principio del rengln seguida por la identificacin que se asigna al diodo en el esquema. La secuencia de los nodos (puntos de conexin para los diodos) define el potencial en cada nodo y la direccin de la conduccin para el diodo de la figura 1.62. En otras palabras, la conduccin se especifica a partir del nodo positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la descripcin del parmetro que sigue. El mismo nombre de modelo puede aplicarse a cualquier nmero de diodos en la red, como D2, D3, Y as sucesivamente. Los parmetros se especifican cuando se usa una instruccin MODEL que tiene el fonnato siguiente para un diodo:
MODEL
'-v-'
DI
nombre del modelo
D(IS = 2E - 15) '---" especificaciones de parmetro
La especificacin se inicia con los datos .MODEL seguido por el nombre del modelo segn se especific en la descripcin de la ubicacin y la literal D para especificar un diodo.
46
Las especificaciones del parmetro aparecen en parntesis y deben utilizar la notacin que se especifica en el manual PSpice. La corriente de saturacin inversa se encuentra listada como IS y se le asigna un valor de 2 x 10- t5 A. Se eligi este valor debido a que, por lo general, resulta en un voltaje de diodo de cerca de 0.7 V para niveles de corriente de diodo que con frecuencia se encuentran en las aplicaciones que se analizan en el captulo 2. De esta manera, del anlisis manual y por computadora se obtendrn resultados relativamente cercanos en cuanto a magnitud. Si bien en el listado anterior se especific un parmetro, la lista puede incluir los 10 parmetros que aparecen en el manual. Para los dos enunciados anteriores, es en particular importante seguir el fonnato segn se defini. La ausencia de un punto antes de MODEL o la omsin de la letra D en el mismo rengln invalidarn por completo el registro.
Anlisis del centro de diseo PSpice en Windows

Cuando se utiliza el PSpice para Windows, el usuario dibuja la red en un esquema en lugar de capturar rengln por rengln empleando los nodos de referencia. Por tanto, una fuente para cada elemento debe encontrarse disponible para colocarlos en la pantalla. Primero, se debe establecer una pantalla de esquemas (siguiendo un procedimiento de instalacin que se deja a criterio del usuario), y luego se selecciona la opcin Draw (Dibuja) desde la barra de menes. Una vez seleccionado, aparecer una lista de opciones de las cuales se elige Gel New.Part (Seleccionar una nueva parte). Aparecer una caja de dilogo; se selecciona Browse (Hojear), lo cual lleva a la caja de dilogo de Get Part (Traer parte). Se escoge la biblioteca eval.slb del listado de libreras y se recorre la lista de Partes (part) hasta que se encuentra DIN414S. Cuando se hace "click", la Descripcin (Description) superior revelar que se trata de un diodo. Se hace "click" en OK y aparecer un smbolo de diodo en la pantalla de esquemas. Despus que se mueve el diodo a la posicin deseada. un "click" adicional dejar el diodo y aadir las etiquetas DI y DIN414S. Cuando se haga "click" con el botn derecho pel apuntador (motise), se completa la secuencia de colocacin del diodo. Si se deben cambiar los parmetros del diodo, simplemente de hace "c1ick" una vez (y slo una vez) al smbolo del diodo en el esquema y luego se hace "c1ick" otra vez en la opcin de Edicin (Edit) en la barra de men. Se elige el Modelo (Model) y luego Editar Modelo Ejemplificado (Edit Instance Model) (debido a que se desea establecer parmetros para una sola aplicacin) y una caja de dilogo del Editor de Modelos (Model Editor) aparecer con los parmetros del diodo. Los cambios en el modelo del diodo se pueden llevar a cabo en la caja de dilogo para ser utilizados en la aplicacin real. Si no se observa la pantalla, lo anterior puede resultar algo difcil de seguir y comprender. Lo mejor sera obtener el modelo para su evaluacin, inicializar la pantalla y realizar las operaciones en el orden indicado. En el siguiente captulo se presentar una red real que ayudar en el proceso de revisin.
},2 Diodo ideal
PROBLEMAS
1. Describa, con sus propias palabras, el significado de la palabra ideal cuando se aplica a un dispositivo o a un sistema.
2. Describa. con sus propias palabras, las caractersticas del diodo ideal y cmo se determinan los estados "encendido" y "apagado" del dispositivo. Es decir, describa por qu son adecuados los equi~ valentes de circuito cerrado y circuito abierto.
3. Cul es la diferencia ms importante entre las caractersticas de un simple intenuptor y aquellas de un diodo ideal?
1.3 Materiales semiconductores
4. Con sus propias palabras, defina semiconductor, resistividad, resistencia de volumen y resistencia
de contactos hmicos.
S. a) Utilizando la tabla 1.1, determine la resistencia de una muestra de silicio que tiene un rea de 1 cm2 y una longitud de 3 cm. b) Repita el inciso a si la longitud es de 1 cm y el rea de 4 cm2 . c) Repita el inciso a si la longitud es de 8 cm y el rea de 0.5 cm2 d) Repita el inciso a para el cobre y compare los resultados.
Problemas
47
6. Dibuje la estructura atmica del cobre y analice por qu es un buen conductor y cmo su estructura es diferente del gennanio y del silicio.
7. Defina, con sus propias palabras. un material intrnseco, un coeficiente de temperatura negativo y una unin covalente. 8. Consulte su biblioteca de referencia y mencione tres materiales que tengan un coeficiente de temperatura negativo y tres que tengan un coeficiente de temperatura positivo.
1.4 Niveles de energa
9. Cunta energa en joules se necesita para mover una carga de 6 C a travs de una diferencia en potencial de 3 V? 10. Si se requieren 48 eV de energa para mover uoacarga a travs de una diferencia de potencial de 12 Y, determine la carga involucrada.
11. Consulte su biblioteca de referencia y precise el nivel de E" para GaP y ZnS, dos materiales semiconductores de valor prctico. Adems. determine el non~bre escrito para cada material.
1.5 Materiales extrinsecos: tipo n y tipo p

11
12. Especifique la diferencia entre los materiales semiconductores tipo
y tipo p.
13. Explique la diferencia entre las impurezas donoras y aceptaras. 14. Describa la diferencia entre los portadores mayoritarios y minoritarios.
15. Dibuje la estructura atmica del silicio e inserte una impureza de arsnico como se mostr para el silicio en la figura 1.9.
16. Repita el problema 15, pero inserte una impureza de indio.
17. Consulte su biblioteca de referencia y localice otra explicacin para el flujo de huecos contra el de electrones. Utilizando ambas descripciones, seale con sus propias palabras, el proceso de la conduccin de huecos.
18. Explique, con sus propias palabras, las condiciones establecidas por las condiciones de polarizacin directa e inversa en un diodo de unin P-ll, y la manera en que se afecta la corriente resultante. 19. Describa, cmo recordar los estados de polarizacin directa e inversa en el diodo de unin p-n. Es decir, cmo recordar cul potencial (positivo o negativo) se aplica a cul terminal?
20. Utilizando la ecuacin (1 .4), precise la corriente del diodo a 20 oC para un diodo de silicio con l ~ = 50 nA y una polarizacin directa aplicada de 0.6 V. 21. Repita el problema 20 para T = 100 oC (punto de ebullicin del agua). Suponga que Is se increment a 5.0 LA. 22. a) Utilizando la ecuacin (lA), detennine la corriente del diodo a 20 oC para un diodo de silicio con Is = 0.1 J1A a un potencial de polarizacin inversa de -10 V. b) El resultado es el esperado? Por qu? 23. a) Grafique la funcin y::;; eX para x desde O hasta 5. b) Cul es el valor de y = eX para x = O? c) Basndose en los resultados del inciso b, por qu es importante el factor -1 en la ecuacin (lA)? 24. En la regin de polarizacin inversa la corriente de saturacin de un diodo de silicio es de aproximadamente 0.1 Ji.A (T = 20 OC). Determine su valor aproximado si la temperatura se incrementa 40 oC. 25. Compare las caractersticas de un diodo de silicio y uno de gennanio y detennine cul preferira utilizar para la mayor parte de las aplicaciones prcticas. Proporcione algunos detalles. Refirase a caractersticas de fabricante y compare las caractersticas de un diodo de germanio y uno de silicio de valores mximos similares. 26. Detennine la cada de voltaje directo a travs del diodo cuyas caractersticas aparecen en la figura 1.24 a temperaturas de -75 oC, 2S oC, 100 oC y 200 oC y una corriente de 10 mA. Para cada temperatura precise el nivel de la corriente de saturacin. Compare los extremos de cada una y haga un comentario sobre la relacin de ambos.
48
Capitulo I
27. Determine la resistencia esttica o de del diodo disponible en el mercaao ae la figura 1.19 con una corriente directa de 2 mA. 28. Repita el problema 26 con una corriente directa de 15 mA Y compare los resultados. 29. Determine la resistencia esttica o de del diodo disponible en el mercado de la figura 1.19 con un voltaje inverso de -10 V. Cmo se compara con el valor determinado para un voltaje inverso de -30 V? 30. a) Determine la resistencia dinmica (ac) del diodo de la figura 1.29 con una corriente directa de 10 mA utilizando la ecuacin (1.6). b) Precise la resistencia dinmica (ae) del diodo de la figura 1.29 con una corriente directa de 10 mA utilizando la ecuacin (1.7). e) Compare las soluciones de los incisos a y b.
31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de lOmA y compare sus magnitudes. 32. Utilizando la ecuacin (1.6), determine la resistencia ac con una corriente de 1 mA y 15 mA para el diodo de la figura 1.29. Compare las soluciones y d~sarrol1e una conclusin general respecto a la resistencia ac y a los crecientes niveles de corriente del diodo. 33. Utilizando la ecuacin (1.7), determine la resistencia lC con una corriente de 1 mA y 15 mA para el diodo de la figura 1.19. Modifique la ecuacin cuando sea necesario para los niveles bajos de corriente de diodo. Compare con las soluciones que obtuvo en el problema 32. 34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la regin entre 0.6 y 0.9 V. 35. Determine la resistencia ac para el diodo de la figura 1 19 a 0.75 Vy compare con la resistencia ac promedio obtenida en el problema 34.
1.8 Circnitos equivalentes para diodos
36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19. Utilice un segmento de lnea recta que interseque el eje horizontal en 0.7 V Y que mejor se aproxima a la curva para la regin mayor a 0.7 V. 37, Repita el problema 36 para el diodo de la figura 1.29.
1.9 Hojas de especificaciones de diodos
* 38.
Grafique 1F contra VF utilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe que la grfica que se presenta utiliza una escala logartmica para el eje vertical (las escalas logartmicas se cubren en las secciones 11.2 y 11.3). inversa para el diodo BAY73.
39. Comente el cambio en el nivel de capacitancia con el aumento en el potencial de polarizacin 40. Cambia significativamente en magnitud la corriente de saturacin inversa del diodo BAY73 para
potenciales de polarizacin inversa en el rango de -25 Va-lOO V?
* 41.
Detennine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 OC) Y en el punto de ebullicin del agua (100 OC). Es significativo el cambio? Casi se duplica el nivel por cada incremento de 10 oC en la temperatura?
42. Para el diodo de la figura 1.36 detenrune la resistencia en ac mxima (dinmica) con una corriente directa de 0.1 mA, 1.5 mA Y20 mA. Compare los niveles y comente si los resultados respaldan las
conclusiones derivadas en las primeras secciones de este captulo. 43. Utilizando las caractersticas de la figura 1.36, determine los niveles mximos de disipacin de potencia para el diodo a temperatura ambiente (25 OC) Y 100 oC. Suponiendo que VF permanece fijo a 0.7 V, cmo ha cambiado el nivel mximo de IF entre los dos niveles de temperatura?
44. Haciendo uso de las caractersticas de la figura 1.36, detennine la temperatura en la cual la corriente del diodo ser del 50% de su valor a temperatura ambiente (25 OC).
Problemas
49

* 45.
a)
1.10 Capacitancia de transicin y difusin
Con referencia a la figura 1.37, determine la capacitancia de transicin con potenciales de polarizacin inversa de -25 V Y-10 V. Cul es la proporcin del cambio en la capacitancia al cambio en el voltaje? b) Repita el inciso a para potenciales de polarizacin inversa de -10 V Y -1 V. Determine la proporcin del cambio en capacitancia al cambio en el voltaje. e) Cmo se comparan las proporciones detenninadas en los y b? Qu le indica a usted acerca de cul rango tendr ms reas de aplicacin prctica? 46. Refirindose a la figura 1.37, detennine la capacitancia de difusin a O V Y a 0.25 V.
47. Describa, con sus propias palabras, cmo difieren las capacitancias de difusin y de transicin, 48. Detenmne la reactancia ofrecida por un diodo descrito con las caractersticas de la figura 1.37, a un potencial directo de 0.2 V Y a un potencial inverso de -20 V si la frecuencia que se aplica es de 6 MHz.
1.11
Tiempo de recnperacin inverso
49. Dibuje la fonna de la onda para i en la red de la figura 1.63 si tI = 2ts Y el tiempo total de recuperacin inverso es de 9 ns.
!O
ti
= 5 ns
10 k!l
o
.5
Figura 1.63 Problema 49.
1.14 Diodos Zener
SO. Las siguientes caractersticas estn especificadas para un diodo Zener en particular: V z = 29 V, V R = 16.8 V, Izr:: 10 mA, IR:; 20}lA Y 12M :: 40 mA. Dibuje la curva caracterstica de la manera que tiene en la figura 1.50.
* 51
A qu temperatura tendr el diodo Zener IN961 10 V Fairchild un voltaje nominal de 10.75 V?
(Sugerencia: Observe los datos de la tabla 1.4).

52. Determine el coeficiente de temperatura de un diodo Zener de 5 V (caracterizado a 25 OC) si el voltaje nominal cae a4.8 V a una temperatura de 100 oC. 53. Utilizando las curvas de la figura 1.51 a, qu nivel de coeficiente de temperatura esperara para un diodo de 20 V? Repita para un diodo de S V. Suponga una escala lineal entre los niveles de voltaje nominal y un nivel de corriente de 0.1 mA. 54. Detennine la impedancia dinmica para el diodo de 24 Valz = lOmA para la figura 1.5 1b. Observe que se trata de una escala logartmica.
* SS.
Compare los niveles de impedancia dinmica para el diodo de 24 V de la figura 1.5 1b a los niveles de corriente de 0.2 mA, 1 roA, Y 10 mA. Cmo se relacionan los resultados a la forma de las caractersticas en esta regin?
1.15 Diodos emisores de lnz
56. RefIrindose a la fIgura 1.55e, cul parecera ser un valor apropiado de VT para este dispositivo? Cmo se compara con el valor de Vr para el silicio y el germanio? 57. Utilizando la infonnacin que se proporciona en la figura 1.55, determine el voltaje directo a travs del diodo si la intensidad lumnica relativa es de 1.5.
* 58.
a)
Cul es el porcentaje de incremento en la eficiencia relativa de la figura 1.55 si la corriente pico crece de 5 a 10 mA? b) Repita el inciso a para 30 a 35 mA (el mismo incremento en corriente). c) Compare el porcentaje de incremento de los incisos a y b. En qu punto de la curva dira usted que se gana poco al seguir aumentando la corriente pico?
50
Capitulo I
* 59.
a) Refirindose a l~ figura 1.55h, detenrune la corriente pico tolerable mxima, si el periodo de la duracin del pulso es de 1 ms.la frecuencia es de 300 Hz y la mxima corriente dc tolerable es de 20 mA. b) Repita el inciso a para una frecuencia de 100 Hz.
60. a) Si la intensidad lumnica en un desplazamiento angular de 0 es de 3.0 mcd para el dispositivo de la figura 1.55. a qu ngulo ser de 0.75 mcd? b) A qu ngulo cae la prdida de intensidad lumnica debajo del nivel de 50%?
* 61.
Dibuje la curva de prdida de corriente para la corriente directa promedio del LED rojo de alta eficiencia de la figura 1.55a como se determin para la temperatura. (Observe los valores mximos promedio.)
*Los asteriscos indican problemas ms difciles.
Problemas
51
CAPTULO
Aplicaciones de diodos
2.1
INTRODUCCIN
La construccin, caractersticas y modelos de los diodos semiconductores se analizaron en el captulo l. El objetivo principal del presente captulo es desarrollar un amplio conocimiento prctico sobre el diodo en una variedad de configuraciones utilizando los modelos adecuados para el rea de aplicacin. Una vez que concluya este captulo, se comprender con claridad el patrn bsico de componamiento de los diodos en las redes de de yac. Los conceptos que aprenda en este captulo aparecern de rnanera recurrente en los subsiguientes. Por ejemplo, los diodos se utilizan a menudo en la descripcin de la construccin bsica de los transistores y en el anlisis de las redes de transistores en de yac. El contenido de este captulo revela una faceta interesante y muy positiva del estudio de un campo tal como el de los dispositivos electrnicos y los sistemas; una vez que se comprende con claridad el componamiento bsico de un dispositivo, se pueden determinar su funcin y respuesta en una variedad infinita de configuraciones. El rango de aplicaciones no tiene fin; sin embargo, las caractersticas y los modelos no sufren cambio alguno. El anlisis abarcar desde el que emplea las caractersticas reales del diodo hasta el que utiliza, casi exclusivamente, modelos aproximados. Es importante que la funcin y respuesta de varios elementos dentro de un sistema electrnico se comprendan sin tener que repasar de forma continua procedimientos matemticos prolongados y tediosos. Por lo general, esto se lleva a cabo a travs del proceso de aproximacin, el cual por s mismo se puede considerar un arte. Si bien los resultados que se obtienen al utilizar las caractersticas reales pueden diferir un poco de aquellos en los que se requiere una serie de aproximaciones, tenga en cuenta que tambin las caractersticas obtenidas de la hoja de especificaciones pueden ser un poco distintas a las que se obtengan del uso real del dispositivo. En otras palabras, las caractersticas de un diodo semiconductor lN4001 pueden variar de un elemento a otro dentro de un mismo lote. La variacin puede ser ligera, pero a menudo ser suficiente para validar las aproximaciones utilizadas en el anlisis. Tambin se deben considerar los otros elementos de la red. Es la resistencia nominal de 100 exactamente igual a 100 ? El voltaje aplicado es exactamente igual a 10 V o quiz 10.08 V? Todas estas tolerancias contribuyen a la creencia general en cuanto a que una respuesta determinada mediante un conjunto adecuado de aproximaciones~ quiz resulte tan "exacta" como una en la que se utilizan las caractersticas en su totalidad. En este libro el nfasis se centra en el desarrollo de un conocimiento prctico de un dispositivo, mediante la utilizacin de las aproximaciones adecuadas, evitando as un nivel innecesario de complejidad matemtica. Sin embargo, tambin se proporcionan detalles suficientes con objeto de permitir que quien lo desee, est en condiciones de realizar un anlisis matemtico minucioso.
53

2.2 ANLISIS MEDIANTE LA RECTA DE CARGA
Normalmente, la carga aplicada tendr un impacto importante en el punto o regin de operacin del dispositivo. Si el anlisis se debe llevar a cabo de manera grfica, se puede dibujar una
lnea recta sobre las caractersticas del dispositivo que represente la carga aplicada. La
interseccin de la recta de carga con las caractersticas determinar el punto de operacin del sistema. Por razones obvias, a este anlisis se le llama anlisis mediante la recta de carga. Aunque la mayor parte de las redes de diodos que se analizan en este captulo no utilizan el sistema de la recta de carga, la tcnica se usa de manera frecuente en los captulos siguientes, y esta introduccin ofrece la aplicacin ms simplificada del mtodo. Pennite de igual fonna una validacin de la aproximacin de la tcnica descrita a lo largo del resto del captulo. Considere la red de la figura 2.1 que utiliza un diodo, el cual tiene las caractersticas de la figura 2.1 b. Obsrvese en la figura 2.1a que la "presin" que proporciona la batera tiene como objetivo establecer una corriente a travs del circuito en serie, de acuerdo con el sentido de las manecillas del reloj. El hecho de que esta corriente y la direccin de conduccin definida del diodo sean "semejantes", indica que el diodo est en estado "encendido" y que se establece la conduccin. La polaridad resultante a travs del diodo ser como se seala, y el primer cuadrante (VD e ID positivos) de la figura 2.1b ser la regin de inters, es decir, la regin de polarizacin directa. Al aplicar la ley de voltaje de Kirchhoff al circuito en serie de la figura 2.1a dar por resultado
E - VD - VR
(a)
-"+
ID
+ +
VD
-l
E_
+
R
VR
=O
E = VD + Irft
(2.1)
ID (mA)
Las dos variables en la ecuacin (2.1) (VD e ID) son las mismas que las variables de los ejes del diodo de la figura 2.1 b. Esta similitud permite una graficacin de la ecuacin (2.1) sobre las mismas caractersticas de la figura 2.lb, Las intersecciones de la recta de carga sobre las caractersticas pueden detenninarse con facilidad si se considera que en cualquier lugar del eje horizontal ID = O A Y que en cualquier lugar del eje vertical VD'" O V. Si se establece VD = O V en la ecuacin (2.1) y se resuelve para ID' se tiene una magnitud de ID sobre el eje vertical. Por tanto, con VD = O V la ecuacin (2.1) se convierte en
o
(b)
ID = R
El
VD = OY
(2.2)
Figura 2.1
Configuracin de
diodo en serie: a) circuito; b) caractersticas.
como lo indica la figura 2.2. Si se establece ID = OAen la ecuacin (2.1) y se resuelve para VD' se tiene la magnitud de VD sobre el eje vertical. Por tanto, con ID = O A la ecuacin (2.1) se convierte en E = VD + Irft = VD + (OA)R
y
VD '" EIID
oA
(2.3)
como lo seala la figura 2.2. Una lnea recta dibujada entre los dos puntos definir una recta de carga como la descrita en la figura 2.2. Si se cambia el nivel de R (la carga), cambiar la interseccin sobre el eje vertical. El resultado ser un cambio en la pendiente de la recta de carga, y en un punto de interseccin diferente entre la recta de. carga y las caractersticas del dispositivo. Ahora se tiene una recta de carga definida por la red y una curva de caractersticas definida por el dispositivo. El punto de interseccin entre las dos es el punto de operacin para este
54
Capitulo 2 Aplicaciones de diodos
Caractesticas (dispositivo)
Punto Q
',
Figu!'a 2.2 Dibujo de la recta de carga y la seleccin del punto de operacin.
circuito. Mediante el sencillo dibujo de una lnea recta hacia abajo hasta el eje horizontal puede determinarse el voltaje del diodo VD' mientras que una lnea horizontal a partir del punto de interseccin y hasta el eje vertical dar el ~ivel de ID . La corriente ID es en realidad la corriente a travs de toda 1a conflgracin en serie de la figura t.la. En general, al punto de operacin se le llama punto estable (abreviado "Q-pt". por las palabras en ingls de: Quiescent PoinT) y refleja sus cualidades de "estable y sin movimiento" segn se defini para una red de de. La solucin que se obtiene por la interseccin de las dos curvas es la misma que podra conseguirse mediante la solucin matemtica de las ecuaciones simultneas (2.1) Y (1.4 ) [ID = IsCeKvD/TK - 1)]. Puesto que la curva para un diodo tiene caractersticas no lineales, las matemticas involucradas requeriran del uso de tcnicas no lineales que estn fuera de las necesidades y objetivo de este libro. El anlisis de la recta de carga descrito antes ofrece una solucin con un mnimo de esfuerzo, y una descripcin "pictrica" de la razn por la cual se obtuvieron los niveles de solucin para VDQ e 1DQ' Los siguientes dos ejemplos demostrarn las tcnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse la recta de carga utilizando las ecuaciones (2.2) y (2.3).
Determinar para la configuracin de diodos en serie de la figura 2.3a usando las caractersticas de diodo de la figura 2.3b: a) VDQ e IDQ
b)
VR
EJEMPLO 2.1
10
.....
Si
R
9 8
7
> 1 k,Q VR
6 5
4
3
2
0.5
0.8
(b)
Figura 2.3
a) Circuito; b) caractersticas.
2.2 Anlisis mediante la recta de carga
55
Solucin a) La ecuacin (2.2): ID
= -E I
R
VD=OV
10V =- = 10 mA
IkQ
La ecuacin (2.3): VD = EIID = DA = lO V La recta de carga resultante aparece en la figura 2.4. La interseccin entre la recta de carga y la curva caracterstica define el punto Q COffi<?
VD ",O.78V
Q
Q
ID
",9.25mA
El nivel de VD es una estimacin y la exactitud de ID est limitada por la escala elegida. Un grado ms alto de exactitud requerira de una grfica mucho ms grande.
b)
VR
= I.R =
ID R
Q
= (9.25 mA)(1 kQ) = 9.25 V
o VR =E-VD =IOV-0.78V=9.22V La diferencia en los resultados se debe a la exactitud con la cual se pueda leer la grfica. Es ideal cuando los resultados que se obtienen de una ti otra manera son los mismos.
,
I DQ == 9.25 mA
n (mA)
'"
lO
9
8
7 6
5
4
0.5 \ J
10
(E)
VD (V)
Figura 2.4
Solucin al ejemplo 2.1.
EJEMPLO 2.2
Repetir el anlisis del ejemplo 2.1 con R = 2 kQ. Solucin a) La ecuacin (2.2):
ID
= !...I
R
VD =
ov
=~=5
2 kQ
mA
La ecuacin (2.3): VD = EI1D=DA = IOV La recta de carga resultante aparece en la figura 2.5. Obsrvese la pendiente reducida y los niveles de corriente del diodo para las cargas crecientes. El punto Q resultante est definido por
VD ",O.7V
Q
b)
= IRR = IDQR = (4.6 mA)(2 kQ) = 9.2 V con VR = E - VD = 10 V - 0.7 V = 9.3 V

VR
I DQ '" 4.6mA
La diferencia en los niveles se debe, una vez ms, a la exactitud con la cual se pueda leer la grfica. Es cierto que los resultados ofrecen una magnitud esperada para el voltaje VR.
56
10 9
8
f
7 Punto Q
11\! == 4.6 mA 4
''1
3
(del ejemplo 2.1)
05 \ I
10
(E)
VDQ == O.7V
Figura 2.5
Solucin al ejemplo 2.2.
Como se observa en los ejemplos anteriores, la recta de carga est determinada slo por la red aplicada, mientras las caractersticas estn definidas para el dispositivo elegido. Si se recurre al modelo aproximado para el diodo y no se cambia la red, la recta de carga ser exactamente la misma que se obtuvo en los ejemplos anteriores. De hecho, los siguientes dos ejemplos repiten el anlisis de los ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir una comparacin de los resultados.
Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor' de silicio. Soluciu Se dibuja de nuevo la recta de carga segn se muestra en la figura 2.6, con la misma interseccin como se defini en el ejemplo 2.1. Las caractersticas del circuito equivalente aproximado para el diodo tambin se han trazado en la misma grfica. El punto Q resultante:
VD
Q
EJEMPLO 2.3
= 0.7 V
ID Q = 9.25 mA
IDQ
=9.25 mA
10
9 8 7 6 5 4 3 2
05 \1
10
VD (V)
Figura 2.6 Solucin al ejemplo 2.1 usando el modelo aproximado del diodo.
2.2
Anlisis mediante la recta de carga
57
Los resultados que se obtienen en el ejemplo 2.3 son muy interesantes, porque el nivel de ID es exactamente el mismo que el del ejemplo 2.1 empleando una curva de caractersticas qu~ resulta mucho ms fcil dibujar que la que aparece en la figura 2.4. El nivel de VD ~ 0.7 V contra 0.78 V del ejemplo 2.1 tiene una diferencia en magnitud del orden de las centsimas, pero es cierto que estn en la misma vecindad, si se comparan sus magnitudes con las de los otros voltajes en la red.
EJEMPLO 2.4
Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el diodo semiconductor de silicio. Solucin La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma interseccin definida en el ejemplo 2.2. Las caractersticas del circuito equivalente aproximado para el diodo tambin se dibujaron en la misma grfica. El punto Q resultante: VDQ
~ ~
0.7 V
4.6 mA
lo Q
1/)(mA)
10 9 8 7 6
I DQ =: 4.6 mA
5
4
-0.5 \1
V DQ
=>-;cIf-o-
0.7 V
3 2
2 =:O.7V
figura 2.7 Solucin al ejemplo 2.2

3
4
10
VD (V)
utilizando el modelo aproximado del diodo.
En el ejemplo 2.4 los resultados que se obtienen tanto para VD como para IDo son los mismos que los que resultaron empleando las caractersticas compfetas en el ejemplo 2.2. Los ejemplos anteriores demuestran que los niveles de corriente y voltaje que se obtuvieron al utilizar el modelo aproximado, son muy cercanos a los que resultaron al utilizar las caractersticas completas. Esto sugiere, como se ver al aplicarlo en las prximas secciones, que el uso de las aproximaciones adecuadas puede dar como resultado la obtencin de soluciones que son muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduccin adecuada de las caractersticas, eligiendo a su vez una escala lo suficiente grande. Los resultados indicarn las condiciones que deben ser satisfechas para poder aplicar el equivalente ideal de forma adecuada.
EJEMPLO 25
Repetir el ejemplo 2.1 usando el modelo del diodo ideal. Solucin En la figura 2.8 se mostr cmo la recta de carga contina siendo la misma, pero ahora las caractersticas ideales se intersecan con la recta de carga en el eje vertical. Por tanto, el punto Q est definido por VDQ = O V IDo = lOmA
58
Captulo 2 Aplicaciones de diodos
Punto Q
I DQ =10mA 10
9 8
VD=OV
~
2
~~
.:::---3
4
o"
Figura 2.8 Solucin al ejemplo 2.1 usando el modelo del diodo ideal.
Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como para causar una incertidumbre acerca de su exactitud. Es cierto que ofrecen alguna indicacin acerca del nivel de voltaje y corriente que deben esperarse para otros niveles de voltaje de la red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el mtodo del ejemplo 2.3 es ms apropiado. Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando la funcin de un diodo sea ms importante, que los niveles de voltaje que pueden variar en dcimas de un volt, y en las situaciones donde los voltajes aplicados son de manera considerable ms grandes que el voltaje de umbral VT" En las siguientes secciones se usar en forma casi exclusiva el modelo aproximado, ya que los niveles de voltaje que resulten sern sensibles a las variaciones que se aproximan a VT" Tambin en secciones posteriores se usar el modelo ideal con mayor frecuencia debido a que los voltajes aplicados sern un poco ms altos que VT. Ylos autores desean asegurarse que la funcin del diodo quede comprendida en fonna correcta y clara.
2.3 APROXIMACIONES DE DIODOS

En la seccin 2.2 se indic que los resultados que se obtuvieron al emplear el modelo equivalente de segmentos lineales fueron muy cercanos, si no iguales, a la respuesta obtenida al utilizar las caractersticas de manera completa. De hecho, si se consideran todas las posibles variaciones debidas a las tolerancias, temperaturas, y as sucesivamente, se podra considerar una solucin "tan exacta" como la otra. Debido a que el uso del modelo aproximado genera los resultados que se desean despus de un tiempo y esfuerzo reducidos, ser entonces el sistema empleado en este libro, a menos que se especifique 10 contrario. Recuerde lo siguiente:
El propsito bsico de este libro es desa"ollor un conocimiento general acerca del comportamiento, capacidades y reas posibles de aplicacin de un dispositivo, de manera que minimice la necesidad de extensos desarrollos matemticos.
El modelo equivalente de segmentos lineales completo se present en el captulo 1, Yno se utiliz en el anlisis de la recta de carga debido a que r av suele ser mucho menor que los otros elementos en serie de la red. Si r" fuera cercano en magnitud a los otros elementos en serie de la red, el modelo equivalente completo podra aplicarse de la misma forma como se describi en la seccin 2.2. Con la finalidad de preparar el anlisis que se presentar, se desarroll la tabla 2.1 para repasar las caractersticas ms importantes, los modelos y las cond~ciones de aplicacin de los modelos aproximados e ideales de los diodos. Aunque el diodo de silicio se usa en forma casi 2.3 Aproximaciones de diodos
59
TABLA 2.1 Modelos de diodo semiconductor aproximado e ideal
+
Siliciu
0.7\1
if-o ~O.7~
lo
(E> V-,Rr",)
=>
+
Germanio
0.3 V
-~
0.3 V
VD
Modelo ideal (Si o Ge)
+ OV
-~
-l~-E
(EVT,Rr",)
=> ------4--------+
~'_
________V_D_
exclusiva debido a sus caractersticas de temperatura, todava se utiliza el diodo de germanio, y por tanto se incluye en la figura 2.1. De la misma manera que el diodo de silicio. un diodo de germanio se aproxima mediante un equivalente de circuito abierto para los voltajes menores que Vr- Entrar al estado "encendido cuando VD;;' = VT = 0.3 V. Tenga en cuenta que el 0.7 V Y el 0.3 V en los circuitos equivalentes no son fuentes independientes de energa. pero estn ah slo para que recuerde que existe un "precio que debe pagarse" por encender un diodo. Un diodo aislado en la mesa de laboratorio no indicar 0.7 V o 0.3 V si se coloca un voltmetro en sus terminales. Los fabricantes especifican la cada de voltaje a travs de cada uno cuando el dispositivo se encuentra en "encendido'. y detallan que el voltaje del diodo debe ser por lo menos del nivel que se indica antes que la conduccin pueda establecerse.
60
En las siguientes secciones se demostrar el impacto de los modelos de la tabla 2.1 sobre el anlisis de las configuraciones'de los diodos. Para las situaciones en que se emplee el circuito equivalente aproximado. el smbolo del diodo aparecer como lo seala la figura 2.93 para los diodos de silicio y de germanio. Si las condiciones son las que podran usarse en el modelo del diodo ideal, el smbolo del diodo aparecer como lo indica la figura 2.9b.
Ge
(a)
--(b)
2.4
CONFlGURACIONES DE DIODOS EN SERIE CON ENTRADAS DE DC
Figura 2.9 a) Notacin del modelo aproximado: b) notacin del modelo ideal.
En esta seccin se usar el modelo aproximado para investigar una variedad de configuraciones de diodos en serie con entradas de de. Dicho contenido establece los fundamentos en el anlisis de diodos que se aplicarn en las secciones y captulos siguientes. El procedimiento descrito podr aplicarse a redes con cualquier nmero de diodos y en una variedad de configuraciones. Primero. para ca.da configuracin debe detenninarse el estado de cada diodo. ,Cules diodos se encuentran en "encendido" y cules en "apagado"? Una vez que esto se hace. se puede sustituir el equivalente adecuado como se defini en la seccin 2.3 y determinar los parmetros restantes de la red detenninada.
En general, un diodo est en estado "encendido" si la corriente establecida por las fuentes aplicadas es tal que su direccin concuerda con la flecha del smbolo del diodo, y V D ~ 0,7 V para el silicio y V D ~ 03 V para el germanio.
Para cada configuracin, se reemplazarn mentalmente los diodos por elementos resistivos y se observar la direccin resultante de la corriente, de acuerdo como se establece debido a los voltajes aplicados ("presin"). Si la direccin resultante es "similar" a la flecha del smbolo del diodo. ocurrir la conduccin a travs del diodo y el dispositivo estar en estado 'encendido". La descripcin anterior depende de que la fuente suministre un voltaje mayor que el voltaje de "encendido" (VT) de cada diodo. Si un diodo est en estado "encendido", se puede colocar una cada de 0.7-V a travs del elemento. o dibujar de nuevo la red con el circuito equivalente VT como se defini en la tabla 2.1. Con el tiempo, probablemente se preferir incluir la cada de 0.7 Va travs de cada diodo en "encendido" y dibujar una lnea a travs de cada diodo en estado "apagado" o abierto. Inicialmente el mtodo de sustitucin se utilizar con el fin de asegurar que se detenninen el voltaje y los niveles de corriente adecuados. El circuito en serie de la figura 2.10, descrito brevemente en la seccin 2.2. se necesitar para demostrar la aproximacin descrita en los prrafos anteriores. Primero, el estado del diodo se determina de forma mental al reemplazar el diodo con un elemento resistivo, como lo indica la figura 2.11. La direccin resultante de 1 coincide con la flecha en el smbolo del diodo, y dado que E> VT. el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como lo seala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con polarizacin directa. Obsrvese para una futura referencia. que la polaridad de VD es la misma 'l.ue la que resultara si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y los niveles de corriente son .los siguientes:
(2.4)
Si
Figura 2.10 Configuracin con diodo en serie.
v,
...
Figura 2.11 Determinacin del estado del diodo de la figura. 2.10.
+
E
F' o.~v
...
+ v{) -
lL
+
R
vR
(2.5)
(2.6)
Figura 2.12 Sustitucin del modelo equivalente para el diodo en estado "encendido" de la. fgura 2.10.
2.4 Configuraciones de diodos en serie con entradas de dc
61
+
E
~=-
+
R V,
+~
E
if"'"''''
..
--1+
R V,
VD=E
+F
E
l"t,
R
V,
..
Figura 2.15 Sustitucin del modelo equivalente para el diodo en estado "apagado" de la figura 2.13.
Figura 2.13 Invirtiendo el diodo de la figura 2.10.
Figura 2.14 Determinacin del estado del diodo de la figura 2.13.
En la figura 2.13 el diodo de la figura 2.10 se invirti. El reemplazo mental del diodo por un elemento resistivo segn la figura 2.14 indicar que la direccin resultante de la corriente no coincide con la flecha del smbolo del diodo. El diodo est en estado "apagado", lo que genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la corriente del diodo es de O A Y el voltaje a travs .de la resistencia R es la siguiente:
El hecho de que VR = O V establecer E volts a travs del circuito abierto, como se defini por la ley de voltaje de Kirchhoff. Siempre se tomar en cuenta que bajo cualesquiera circunstancias, valores instantneos de de, ac, pulsos, etc., deber satisfacerse la ley de voltaje de Kirchhoff.
EJEMPLO 2.6
Para la configuracin de diodos en serie de la figura 2.16, determinar VD' VRe ID' Solucin
+F
E
+
Vo
Si
l'L,
R
2.2kQ
8 V
V,
Debido a que el voltaje establece una corriente en la direccin de las manecillas del reloj para coincidir con la flecha del smbolo y que el diodo est en estado "encendido",
VD
= 0.7 V
VR
7.3 V _332mA
VR=E-VD =8V-O.7V=73V ID=IR=
..
Figura 2.16 Circuito para el ejemplo 2.6.
2.2kn
EJEMPLO 2.7
Repetir el ejemplo 2.6 con el diodo invertido.
L
8V
ID = OA
o---l1
VD R
Solucin
'R =
O:
V
R
Al eliminar el diodo, resulta que la direccin de 1 es opuesta a la flecha en el smbolo del diodo,
y que el equivalente del diodo es el circuito abierto sin importar qu modelo se utilice. Debido
l~,
2.2 ka
..
Flgura 2.17 Determinacin de las cantidades desconocidas para el ejemplo 2.7.
al circuito abierto, el resultado es la red de la figura 2.17 , donde ID = O A. Esto es porque VR = VR = (O)R=O V. Aplicando la ley de voltaje de Kirchhoff alrededor del lazo cerrado genera
E - VD - VR
y
=O
VD=E-VR=E-O=E =8V
62
Obsrvese en el ejemplo 2.7 el alto voltaje a travs del diodo a pesar de que se encuentra en estado "'apagado". La corriente es cero, pero el voltaje es significativo. Con el fin de repasar, debe recordarse el anlisis siguiente:
l. Un circuito abierto puede tener cualquier voltaje a travs de sus terminales, pero la
corriente siempre ser igual a OA. 2. Un circuito cerrado tiene una cada de O V a travs de sus terminales, pero la corriente estar limitada por la red que la rodea. En el siguiente ejemplo es importante la notacin de la figura 2.18 para el voltaje aplicado. Se trata de una notacin comn en la industria, con la que el lector debe familiarizarse. Dicha notacin y otros niveles definidos de voltaje se tratarn con mayor profundidad en el captulo 4.
E =+lOVo
Figura 2.18
Notacin de la fuente.
Para la c;onfiguracin de diodo en serie de la figura 2.19, determinar VD' VR e ID"
EJEMPLOZ;8
Si
+
E
-=:=- 0.5
R < 1.2 kQ V
Figura 2.19 Circuito del diodo en serie para el ejemplo 2.8.
Solucin A pesar de que la "presin" establece una comente con la misma direccin que el smbolo de la flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El punto de operacin sobre las caractersticas se seal~. en la figura 2.20, y establece el equivalente del circuito abierto como la aproximacin adecuada. El voltaje resultante y los niveles de corriente son por tanto los siguientes:
ID = OA
VR = I.R = Id? = (OA)1.2kn = OV

y
VD =E=O.5V
o
Figura 2.20 Punto de operacin con E '" 0.5 V.
0.7 V
VD == 0.5 V
2.4 Configuraciones de diodos en serie con entradas de de
63
EJEMPLO 2.9
Determinar V, e ID para el circuito en serie de la figura 2.21.
+12V
ID
Si
G,
IR V,
5.6 kO
Solucin Un enfoque similar que se aplic en la figura 2.6 revelar que la corriente resultante tiene la misma direccin que las flechas de los smbolos de ambos diodos, y que la red de la figura 2.22 es el resultado, porque E = 12 V > (0.7 V + 0.3 V) =1 V. Ntese la fuente redibujada de 12 V Y la polaridad de Vo a travs de la resistencia de 5.6 kQ. El voltaje resultante
Vo = E - VT , - VT , = 12 V - 0.7 V - 0.3 V
= 11 V
[D=[R=-=-=
VR
Vo
11 V
5.6kQ
0'1,96mA
Figura 2.22 Determinacin de las

cantidades desconocidas para el
ejemplo 2.9.
EJEMPLO 2.10
Determinar ID' VD, Y Vo para el circuito de la figura 2.23.

V D2 Si + 12 v o---~---f4I--ri-:-<' V,
Si
IR
5.6 kn
Solucin
Al eliminar los diodos y al determinar la direccin de la corriente resultante 1 generar el circuito de la figura 2.24. Existe una similitud en la direccin de la corriente para el diodo de silicio. pero no as para el diodo de g~l?Danio. La combinacin de un corto circuito en serie con un circuito abierto siempre genera como resultado un circuito abierto e ID = O A, como lo seala la figura 2.25.
1=
FIgura 2.24 Determinacin del estado de los diodos de la figura 2.23.
Figura 2.25 Sustitucin del estado equivalente para el diodo abierto.
64
La pregunta que permanece es: qu sustituir en lugar del diodo de silicio? Para el anlisis que seguir y para los captulos subsecuentes, slo debe recordarse que para el diodo prctico real ID =OA, VD =O Y (y viceversa), como se describi para la situacin sin polarizacin en el captulo l. Las condiciones descritas por ID = OA Y VD, = O Y se indican en la figura 2.26.
Figura 2.26 Determinacin de las cantidades desconocidas para el circuito del ejemplo 2.10.
Vo
= I? = lrfi = (OA)R = OY VD2 = Vcitcuito abierto =E = 12 V

E - VD, - VD, - Vo = O
La aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj da
VD, Vo
con
=E = OV
VD, - Vo
= l2V
- O - O = 12V
Determinar 1, VI' V2 y Vo para la configuracin de de en serie de la figura 2.27.
EJEMPLO 2,11
+ v,
R,
4.7 ka
+
FIgUra 2.27 Circuito para el ejemplo 2.11.
Solucin
Las fuentes se dibujan de nueve. y la direccin de la corriente se indica en la figura 2.28. El diodo est en estado "encendido" y la notacin que aparece en la figura 2.29 est incluida para indicar este estado. Obsrvese que el estado "encendido" se anota slo mediante VD = 0.7 V
VI -
O.7V-
,
R2
E,
110V
...
(T
4.7 kn
2.2 ka:
+ v,
E,
5V
V,
J.
65
Figura 2.28 Determinacin del estado del diodo para la red de la figura 2.27.
Figura 2.29 Determinacin de las cantidades desconocidas para la red de la figura 2.27.
adicional en la figura. Esto elimina la necesidad de dibujar de nuevo la red y evita cualquier confusin que pueda generarse por la aparicin de otra fuente. Como se seal en la introduccin de esta seccin, es probable que esta sea la ruta y notacin que se tomar, una vez que se establece un nivel de confiabilidad en el anlisis de las configuraciones de los diodos. Con el tiempo, el anlisis completo se desarrollar slo refirindose a la red original. Recuerde que puede indicarse un diodo con polarizacin inversa. slo con una lnea a travs del dispositivo. La corriente resultante a travs del circuito es,
1=
E + E, - VD
10 V + 5 V - 0.7 V 4.7 kQ + 2.2 kQ
14.3 V
6.9 kQ
_2.07mA
R + R, Y los voltajes son V V,
= IR = (2.07 mAl (4.7 kQ) = 9.73 V = IR, = (2.07 mAl (2.2 kQ) = 4.55 V
La aplicacin de la ley de voltaje de Kirchhoff a la seccin de salida en la direccin de las manecillas del reloj generar un resultado
Vo = V, - E,
= 4.55 V
- 5V
= ~.45 V
El signo de menos indica que Vo tiene una polaridad opuesta a la que aparece en la figura 2.27.
2.5
CONFIGURACIONES EN PARALELO Y EN SERIE-PARALELO
Los mtodos aplicados en la seccin 2.4 se pueden extender al anlisis de las configuraciones en paralelo y en serie-paralelo. Para cada rea de aplicacin, slo se igualan las series secuenciales de pasos aplicados a las configuraciones de diodos en serie.
EJEMPLO 2.12
Determinar Vo'!'!D, e ID, para la configuracin de diodos en paralelo de la figura 2.30.
... ...
Solucin
FIgura 2.30
Red para el
ejemplo 2.12.
Para el voltaje aplicado, la "presin" de la fuente es para establecer una corriente a travs de cada diodo en la misma direccin que se muestra en la figura 2.31. Debido a que la direccin de la corriente resultante es igual a la de la flecha en cada smbolo de diodo. y que el voltaje aplicado es mayor que 0.7 V. ambos diodos estn en estado "encendido". El voltaje a travs de los elementos en paralelo es siempre el mismo y
Vo = 0.7 V
66
11
+
1
V
'
~ 0.33 kn
R E
110
.".
v
0_
Figura 2.31 Determinacin de las cantidades desconocidas para la red del ejemplo 2.12.
La corriente
1, = - R =
VR
IOV - 0.7 V 0.33 kQ
= 2S.1SmA
Suponiendo diodos de caractersticas similares, se tiene

1D, = 1
D,
28.18 mA 1, =- = 2 2
14.09mA
El ejemplo 2.12 demostr una razn para colocar diodos en paralelo. Si la corriente nominal de los diodos de la figura 2.30 es slo de 20 mA. una corriente de 28.18 mA daara el dispositivo si apareciera slo en la figura 2.30. Al colocar dos en paralelo, la corriente est limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal.
Determinar la corriente 1 para la red de la figura 2.32.
EJEMPLO 2.13
-+
E=20V
R
2.2kQ
.... .... D,
Si
....
'-' Si
D_
Figura 2.32
Red para el
ejemplo 2.13.
Solucin Al dibujar de nuevo la red como lo indica la fIgura 2.33. se seala que la direccin de la corriente resultante es como para encender el diodo DI y apagar el diodo D 2 " La corriente resultante 1 es entonces
1=
20 V - 4 V - 0.7 V
2.2kQ
_ 6.95mA
1 R = 2.2 kQ
:1]' :' T
0.7 V
4V
Figura 2.33 Determinacin de las cantidades desconocidas para la red del ejemplo 2.13.
2.5 Configuraciones en paralelo y en serie-paralelo
67
EJEMPLO 2.14
12 v
Determinar el voltaje Va para la red de la figura 2.34. Solucin
s,
I----~v.
2.2 kSl
Inicialmente, parecera que el voltaje aplicado "encender" ambos diodos; sin embargo. si ambos estn en "encendido", la cada de 0.7-Va travs del diodo de silicio no ser igual a los 0.3 V a travs del diodo de germanio como se requiere, por el hecho de que el voltaje a travs de elementos paralelos debe ser el mismo. La accin resultante se puede explicar slo con notar que cuando la fuente se enciende incrementar de O Va 12 V en un periodo, aunque quiz se podra medir en milisegundos. Durante el incremento en que se establece 0.3 V a travs del diodo de gennanio. ste '''prender'' y mantendr un nivel de 0.3 V. El diodo de silicio nunca tendr la oportunidad de capturar su 0.7 V requerido, y por tanto pennanecer en su estado de circuito abierto como lo indica la figura 2.35. El resultado:
Vo
= 12 V
- 0.3 V
= 11.7 V
Figura 2.34 Red para el ejemplo 2.14.
03V
rS ~ F
a
vTTo3V
o
O7 V
vo
... 2.2 kD
Figura 2.35 Determinacin de Vo para la red de la figura 2.34.
EJEMPLO 2.15
Determinar las corrientes /" /, e / D, para la red de la figura 2.36. Solucin El voltaje aplicado (presin) es como para encender ambos diodos, como se observ por las direcciones de corriente resultante en la red. de la figura 2.37. Ntese que el uso de la notacin abreviada para los diodos '''encendido'' y que la solucin se obtienen a travs de una aplicacin de tcnicas aplicadas a las redes de en serie-paralelo.
_.
Si
R,
33 kQ
D,
E
-;.- 20 v
v
0,7V
5.6 kQ
3.3 kQ
= 0.212mA
R,
3.3kQ
5.6 kQ - V1 +
figura 2.37 Determinacin de las cantidades desconocidas para el ejemplo 2.15.
68
La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla indicada en la direccin de las manecilla, del reloj produce:
-V2 + E - V T ,
y
VT . = O
18.6 V
V, = E - VT ,
Vr, = 20V - 0.7V - 0.7V
con
1, =
V o
R,
En el nodo a de la parte inferior
18.6 V = - - - - = 3.32 mA 5.6kQ
ID:
+ JI = 1:..
lo, = 1, - 1, = 3.32 mA '-- 0.212 mA = 3.108 mA
2.6
COMPUERTAS ANDjOR
s;
(1) E=10
Ahora, las herramientas de anlisis estn a la disposicin, y la oportunidad de investigar una configuracin de computadora, que demostrar el rango de aplicaciones de este dispositivo relativamente sencillo. El anlisis estar limitado a la determinacin de los niveles de voltaje, y no se incluir un anlisis detallado de lgebra booleana o de lgica positiva y negativa. La red que se analizar en el ejemplo 2.16 es una compuerta OR para lgica positiva. Esto es, el nivel de 10-V de la figura 2.38 tiene asignado un "1" para el lgebra booleana, en tanto que una entrada de O-V tiene asignado un "O. Una compuerta OR es tal. que el nivel de voltaje de salida ser de 1 si alguna o ambas entradas son l. La salida es de O si ambas entradas estn en el nivelO. El anlisis de las compuertas AND/OR se realiza con fciles mediciones al utilizar el equivalente aproximado para un diodo. en lugar del ideal. debido a que puede estipularse que el voltaje a travs del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de germanio) para cambiar al estado "encendido'. En general. el mejor mtodo es el de establecer un sentido "intuitivo' para el estado de los diodos mediante la observacin de la direccin y la "presin" que establecen los potenciales aplicados. El anlisis verificar o negar las suposiciones iniciales.
ye
(
~
D,
s;
(O(
Oy
1
av,
D,
Rt
...
kQ
Figura 2.38 Compuerta lgica OR positiva.
Determinar V, para la red de la figura 2.38. Solucin Obsrvese que en principio slo existe un potencial aplicado; 10 V en la terminal l. La terminal 2 con una entrada de O V es esencialmente un potencial de tierra, como se indica en lo que se dibuj de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que DI est probablemente en estado "encendido' debido a los 10 V aplicados. mientras que D, con su lado "positivo" en O V est quiz en "apagado" . La suposicin de estos estados dar por resultado la configuracin de la figura 2.40. El siguiente paso es slo para verificar que no existen contradicciones en las suposiciones. Esto es, observar que la polaridad a travs de DI es tal como para encenderlo y que la polaridad a travs de D 2 es tal como para apagarlo. Para D I el estado "encendido" establece Vo en Vo = E - VD = 10 V -0.7 V =9.3 V, Con 9.3 en el lado del ctodo (-) de D 2 y O Ven el lado del nodo (+), D? est definitivamente en estado "apagado". La direccin de la corriente y la trayectoria contin~a resultante para la conduccin reafirman la suposicin de que DI est conduciendo. Las suposiciones se confinuan por los voltajes y la corriente resultante, y se puede asumir que el anlisis inicial es correcto. El nivel de voltaje de salida no es de JO V como se defini para una entrada de 1, pero el 9.3 V es lo suficientemente grande para ser considerado un nivel l. Por tanto. la salida es un nivel 1 con slo una entrada, lo cual sugiere que se trata de una
EJEMPLO 2.16
+ ... r.
D,
Figura 2.39 Red dibujada de

nuevo de la figura 2.38.
2.6 Compuertas ANDjOR
69
R
1
I kQ.
Figura 2.40
"="
Estados del diodo asumidos
para la figura 2.38.
compuerta ORo Un anlisis de la misma red con dos entradas de lO-y dar por resultado que ambos diodos estn en estado "encendido" y con una salida de 9.3 Y. Una entrada de O-Yen ambas entradas, no proporcionar el 0.7 Y requerido para encender los diodos y la salida ser de O debido al nivel de salida de O-v. Para la red de la figura 2.40 el nivel de corriente se encuentra determinado por
I =
= - - - - - = 9.3mA
lkQ
10 Y - 0.7 Y
EJEMPLO 2.17
(1)
Determinar el nivel de salida para la compuerta lgica ANO positiva de la figura 2.41.
Si
Solucin
Obsrvese en este caso que la fuente independiente aparece en la terminal conectada a tierra de la red. Debido a razones que pronto sern obvias, se elige el mismo nivel que el nivel lgico de la
OVo
E, = OY
D,
(01
Si
Ez
=ov
D,
R
I k!l
entrada. La red est dibujada en la figura 2.42 con las suposiciones iniciales respecto a los estados de los diodos. Con 10 Y del lado del ctodo de DI se asume que DI se encuentra en estado "apagado", aunque exista una fuente de lO-y conectada al nodo de DI a travs de la
resistencia. Sin embargo, recuerde que se mencion en la introduccin de esta seccin que el
empleo del modelo aproximado servir de ayuda para el anlisis. Para DI de dnde vendr el 0.7 Y, si los voltajes de entrada y fuente se encuentran en el mismo nivel y creando "presiones" opuestas? Se supone que D, se encuentra en estado "encendido" debido al bajo voltaje del lado del ctodo y la disponibilidad de la fuente de !O-Ya travs de la resistencia de l-kQ . Para la red de la figura 2.42 el voltaje en Vo es de 0.7 Y, debido a que el diodo D, est polarizado directamente. Con 0.7 Y en el nodo de DI y 10 Y en el ctodo, DI est defi-
1
...
lO\'
Figura 2.41 Compuerta lgica AND positiva.
nitivamente en estado "apagado". La corriente 1 tendr la direccin que se indica en la figura 2 .42 Yuna magnitud igual a
I =
lOY- 0.7Y
lkQ
= 9.3 mA
FIgura 2.42 Sustitucin de los estados asumidos para los diodos de la figura 2.41.
70
.,
El estado de los diodos es, por tanto, confinnado y el anlisis anterior fue correcto. A pesar de que no hay O V como se especific antes para el nivelO, el voltaje de salida es lo suficientemente pequeo para poder considerarlo en un nivelO. Para la compuerta AND, por tanto, una nica entrada dar por resultado un nivelO de salida. Los estados restantes de los diodos para las posibilidades de dos entradas y ninguna entrada se examinarn en los problemas que aparecen al final del captulo.
2.7 ENTRADAS SENOIDALES; RECTIF1CACIN DE MEDIA ONDA

Ahora, el anlisis de los diodos se ampliar para incluir las funciones variables en el tiempo, tales como la fonna de onda senoidal y la onda cuadrada. No existe duda de que el grado de dificultad se complicar, pero una vez que se comprendan varios movimientos, el anlisis ser bastante directo y seguir un procedimiento comn. La red ms simple que se examinar con una seal variable en el tiempo aparece en la figura 2.43. Por el momento se utilizar el modelo ideal (obsrvese la ausencia de la identificacin Si o Ge para denotar el diodo ideal), para asegurar que el sistema no se dificulte por la complejidad matemtica adicional.
~
+ ~-.-~-......, + +
R
leido
v, = Vmsen oor
...
Figura 2.43
Rectificador de media onda.
A travs de un ciclo completo, definido por el periodo T de la figura 2.43, el valor promedio (la suma algebraica de las reas arriba y abajo del eje) es cero. El circuito de la figura 2.43, llamado rectificador de media onda, generar una forma de onda vo' la cual tendr un valor promedio de uso particular en el proceso de conversin de ac a dc. Cuando un diodo se usa en el proceso de rectificacin, es comn que se le llame rectificador. Sus valores nominales de potencia y corriente son nonnalmente mucho ms altos que los de los diodos que se usan en otras aplicaciones, como en computadoras o sistemas de comunicacin. Durante el intervalo t = O .... TI2 en la figura 2.43, la polaridad del voltaje aplicado Vi es como para establecer "presin" en la 'direccin que se indica, y encender el diodo con la polaridad indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por el diodo dar por resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la seal de salida es una rplica exacta de la seal aplicada. Las dos terminales que definen el voltaje de salida estn conectadas directamente a la seal aplicada mediante la equivalencia de corto circuito del diodo.
+ + +
,,
+
~
+
R
Vo
R,
"
,,
...
~
...
T/2).
Figura 2.44
Regin de conduccin (O
2,7 Entradas senoidales; rectificacin de media onda
71
Para el periodo T/2 ---'> T, la polaridad de la entrada v; es como se indica en la figura 2.45, y la polaridad resultante a travs del diodo ideal produce un estado "apagado" con un equivalente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y V o = iR = (O)R = O V para el periodo T/2 ---'> T. La entrada v; y la salida va se dibujaron juntas en
la figura 2.46 con el propsito de establecer una comparacin. Ahora, la seal de salida v(J tiene un
rea neta positiva arriba del eje sobre un periodo completo, y un valor promedio detenninado por
Vdc = 0.318Vm
Imediaonda
(2.7)
+
R
v"
"0 = OV
...
Figura 2.45 Regin de no conduccin (T/2
~
.L
2
T) .
....,.o+-+--,f--....,......,--~
Vd'::
= OV
-r-
Figura 2.46 Seal rectificada de media

onda.
Al proceso de eliminacin de la mitad de la seal de entrada para establecer un nivel de se le llama rectificacin de media onda. El efecto del uso de un diodo de silicio con Vr = 0.7 V se seala en la figura 2.47 para la regin de polarizacin directa. La seal aplicada debe ser abara de por lo menos 0.7 V antes de que el diodo pueda "encender". Para los niveles de v; menores que 0.7 V el diodo an est en estado de circuito abierto y V o := O V, como lo indica la misma figura. Cuando conduce, la diferencia entre voY Vi se encuentra en un nivel fijo de V T= 0.7 V YV o = Vi - V r segn se indica en la figura. El efecto neto es una reduccin en el rea arriba del eje, la cual reduce de manera
--o-jt---o~-~+
O.7V
11
+ vr
I I
~2
Defasamiento debido a VT
11 11
T t
Figura 2.47 Efecto de VT sobre la seal rectificada de media onda.
72
natural el nivel resultante de voltaje de. Para las situaciones donde Vm Vp la ecuacin 2.8 puede aplicarse para determinar el valor promedio con un alto nivel de exactitud. (2.8) Si vm es suficientemente ms grande que V T' la ecuacin 2.7 es a menudo aplicada como una primera aproximacin de VdC a) b) e) Dibujar la salida voy detenninar el nivel de de la salida de la red de la figura 2.48. Repetir el inciso a si el diodo ideal es reemplazado por un diodo de silicio. Repetir los incisos a y b si Vm se incrementa a 200 V, Ycomparar las soluciones utilizando las ecuaciones (2.7) y (2.8).
EJEMPLO 2.18
TI
Solucin
a) En esta situacin el diodo conducir durante la parte negativa de la entrada segn se muestra en la figura 2.49, y V o aparecer como se seala en la misma figura. Para el periodo completo, el nivel dc es Vd' = -D.3l8Vm = -D.318(20 V) = -6.36 V El signo negativo indica que la polaridad de la salida es opuesta a la polaridad definida de la figura 2.48.
,.
-14+
T
ro
'.
+
20
+
2kQ
'o
Figura 2.49
resultante para el circuito del ejemplo 2.18.
b)
Utilizando un diodo de silicio, la salida tiene la apariencia de la figura 2.50 y Vd';: -0.318(Vm -0.7V) = -D.318(l9.3V);: -6.14 V
La cada resultante en el nivel de es de 0.22 V o cerca del 3.5%. e) Ecuacin (2.7): Vd' = -D.318Vm = -D.3 18(200 V) = -63.6 V Ecuacin (2.8): Vd' = -D.318(Vm
-
v"
VT )
= -D.3 18(200 V - 0.7 V)
= -(0.318)(199.3 V) = -63.38 V
la que es una diferencia que. en efecto. puede ignorarse para la mayor parte de las aplicaciones. Para el inciso e el desvo y la cada en la amplitud debido a VT no sera discernible en un osciloscopio tpico si se despliega el patrn completo.
L
2
20V- O.7V= 19.3V
Figura 2.50 Efecto de VTsobre la salida de la figura 2.49.
2.7 Entradas senoidales; rectificacin de media onda
73
PIV (pRV)
El valor del voltaje pico inverso (PIV, por las iniciales en ingls de: Peak Inverse Voltage) (o PRV, por las iniciales en ingls de: Peak Reverse Va/tage) del diodo es muy importante en el diseo de sistemas de rectificacin. Recuerde que se trata del valor del voltaje que no debe excederse en la regin de polarizacin inversa, pues de otra fonna el diodo entrar en la regin de avalancha Zener. El valor PIV requerido para el rectificador d~ media onda puede determinarse a partir de la figura 2.51, la cual muestra el diodo de la figura 2.43 con polarizacin inversa con un voltaje mximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el valor PIV del diodo debe ser igualo mayor al valor del pico del voltaje aplicado. Por tanto,
'--------'
Valor PIV G Vm
recrificador de media onda
(2.9)
vo ==
+ 0------------+-----,o
IR= (O)R=O V
Figura 2.51 Determinacin del valor de PIV que se requiere para el rectificador de media onda.
2.8
RECTIFICACIN DE ONDA COMPLETA
Puente de diodos
El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar al 100% si se utiliza un proceso que se llama rectificacin de onda completa. La red ms familiar para llevar a cabo tal funcin aparece en la figura 2.52 con sus cuatro diodos en una configuracin en forma de puente. Durante el periodo t '" O a Tl2 la polaridad de la entrada se muestra en la figura 2.53. Las polaridades resultantes a travs de los diodos ideales tambin se sealan en la figura 2.53 para mostrar que D, y D3 estn conduciendo, en tanto que D y D, se hallan en estado "apagado". El resultado neto es la configuracin de la figura 2.54, con su corriente y polaridad indicadas a travs de R. Debido a que los diodos son ideales, el voltaje de carga V o = Vi' segn se muestra en la misma figura.
R D4
FJgura 2.52 Puente rectificador de onda completa.
+ "encendido"
+
_ "encendido"_
+
_ "apagado"
A
2
" A
v.
O
T 2
FJgura 2.53 Red de la figura 2.52 para el periodo O ~ T/2 del voltaje de entrada vi.
Figura 2.54 Trayectoria de conduccin para la regin positiva de Vi.
74
Para la regin negativa de la entrada los diodos conductores son DI y D 4 , generando la configuracin de la figura 2.55. El resultado importante es que la polaridad a travs de la resistencia de carga R es la misma que en la figura 2.53, estableciendo un segundo pulso positivo, como se indica en la figura 2.55. Despus de un ciclo completo los voltajes de entrada y de salida aparecern segn la figura 2.56.
,,
, ,
\
,,
o
,,
T
"2
+
",
"2
Figura 2.55 Trayectoria de conduccin para la regin negativa de v-
Figura 2.56 Formas de onda de entrada y salida para un rectificador de onda completa.
Debido a que el rea arriba deI eje para un ciclo completo es ahora doble, en comparacin con la obtenida para un sistema de media onda, el nivel de dc tambin ha sido duplicado y
Vd'
= 2(Ec.2.7) = 2(0.318V
Vd' = 0.636Vm
m)
IOOd"OffiPet,
(2.10)
S se emplea diodos de silicio en lugar de los ideales como se indica en la figura 2.57, una aplicacin de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conduccin resultara
Vi -
Vr Vo
Vo -
Vr = O
2Vr
Vi -
El valor pico para el voltaje de saIida va es, por tanto,
Para las situaciones donde V m 2VT , puede aplicarse la ecuacin (2.11) para el valor promedio con un nivel relativamente alto de precisin. (2.11)
~::::;::==7
~ ~=O.7V
_ 0-+
R
o_\,,=;:;v
Ftgura 2.57 Determinacin de V para los diodos de silicio en Omh la configuracin puente.
Si Vm es lo suficiente ms grande que 2V" entonces la ecuacin (2.10) a menudo se aplica como una primera aproximacin para VdC '
2.8 Rectificacin de onda completa
75
PIV
El PIV que se requiere para cada diodo (ideal) puede determinarse a partir de la figura 2.58 que se obtuvo en el pico de la regin positiva de la seal de entrada. Para la malla indicada el voltaje mximo a travs de R es Vm y el valor PIV se define por
' -_ _ _V -"'...Jrectificador m puente de onda completa
PIV~
(2.12)
F1gura 2.58 Determinacin del PV que se requiere para la

configuracin puente.
Transformador con derivacin central

Un segundo rectificador de onda completa muy popular aparece en la figura 2.59 con slo dos diodos. pero requiere de un transformador con derivacin central (CT, por las iniciales en ingls de: Center Tappe) para establecer la seal de entrada a travs de cada seccin del secundario del transformador. Durante la porcin positiva de Vi aplicada al primario del transformador, la red aparece como se muestra en la figura 2.60. D) asume el equivalente del corto circuito y Do el equivalente del circuito abierto, segn se determin por los voltajes secundarios y las direcciones de corriente resultantes. El voltaje de salida aparece en la figura 2.60.
D,
"
",
~~
cr
, + "
Figura 2.59 Transformador con derivacin central para un rectificador de onda completa.
"
D,
l'2~-,-_~-o_ _- -
~
o
:
!Jim
,.;".g. __ :'.
I.
2
~II >0-----'1,,'0/1".,.+,....,
Tfii. . V
'.'
:~:
I.
2
+
Figura 2.60 Condiciones de la red para la regin positiva de Vi'
Durante la porcin negativa de la entrada, la red aparece como lo indica la figura 2.61, invirtiendo los papeles de los diodos, pero manteniendo la misma polaridad para el voltaje a
,
I \
~~
~,,~
,
I
.
,
\
I.
2
T
Vm
t~'~
+
CT
, V
lA
va'" +
I.
2
+
Figura 2.61
~ ~
Vm
Condiciones de la red para la regin negativa de vO
76
travs de la resistencia de carga R. El efecto neto es una salida igual a la que aparece en la figura 2.56 con los mismos niveles de dc.
r----~ PIV ~+-,---_--,
PIV
La red de la figura 2.62 ayudar a determinar el PIV neto para cada diodo de este rectificador de onda completa. La insercin del voltaje mximo del voltaje secundatio y el Vm de acuerdo con lo establecido para la red adjunta dar por resultado PIV ;;;
Vsecundario
v'" +
+ VR
= Vm + Vm
y
PIV f;_ 2V ' -_ _ __ ....:::_--' transformador CT. rectificador de onda completa m
(2.13)
Figura 2.62 Determinacin del nivel de PIV para los diodos del transformador con derivacin central para un rectificador de onda completa.
Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de salida y el PIV que se requiere para cada diodo.
EJEMPLO 2.19
+
2 kO
T,
2 kO
2Hl
Figura 2.63
Red puente para el ejemplo 2.19.
Solucin La red aparecer como en la figura 2.64 para la regin positiva del voltaje de entrada. El redibujo de la red generar la configuracin de la figura 2.65, donde V o +v; oVo +V; +(10 V) 5 V, como lo indica la figura 2.65. Para la parte negativa de la entrada la funcin de los diodos ser intercambiada y V o aparecer segn la figura 2.66.
~
o
I
2
+
2k.{l
+
2 ill
>
'.
2ill
,
!
'.
'.
2k.{l
2 ill
>
~
o
2:
T'
Figura 2.64 Red de la figura 2.63 para la regin positiva de Vi"
Figura 2.65 Red redibujada de la figura 2.64.
El efecto de remover dos diodos de la configuracin puente fue, por tanto, reducir el nivel de dc disponible al siguiente:
Vd' = 0.636(5 V) = 3.18 V
o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el PIV segn se determin en la figura 2.58 es igual al voltaje mximo a travs de R, el cual es de 5 V o la mitad de lo que se requiere para un rectificador de media onda con la misma entrada.
I.
2
tigura 2.66 Salida resultante para el ejemplo 2.19.
77
2.9
RECORTADORES
Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de "recortar" una porcin de la seal de entrada sin distorsionar la parte restante de la forma de onda alterna. El rectificador de media onda de la seccin 2.7 es un ejemplo de la forma ms simple de un recortador de diodo, una resistencia y un diodo. Dependiendo de la orientacin del diodo, la regin positiva O negativa de la seal de entrada es "recortada". Existen dos categoras generales de recortadores: en serie y en paralelo. La configuracin en serie es donde el diodo est en serie con la carga, mientras que en paralelo tiene un diodo en una trayectoria paralela a la carga.
En serie
La respuesta de la configuracin en serie de la figura 2.67a a una variedad de formas de onda alternas se ilustra en la figura 2.67b. Aunque se present al principio como un rectificador de media onda (para fonnas de onda senoidales), no existen limitaciones sobre el tipo de seales que pueden aplicarse a un recortador. La adicin de una fuente de de como la que se muestra en la figura 2.68 puede tener un efecto pronunciado sobre la salida de un recortador. El anlisis inicial se limitar a los diodos ideales, y se reservar el efecto de VT a un ejemplo posterior.
+
R
Yo
...
(a)
'o
(b)
Figura 2.67 Rec.ortador en serie.
v ~I-__f---'---o+
T
Y,
figura 2.68 Recortador en serie con una fuente de.
No existe un procedimiento genera! para el anlisis de las redes como las del tipo que se presenta en la figura 2.68, pero existen ciertas ideas que debern considerarse mientras se trabaja en la solucin.
l. Hacer un dibujo mental de kl respuesta de la red basndose en kl direccin del diodo yen los niveles de voltaje aplicados.
Para la red de la figura 2.68, la direccin del diodo sugiere que la sea! Vi debe ser positiva para encenderlo. La fuente dc requiere ms an que el voltaje Vi sea mayor que V volts para encender el diodo. La regin negativa de la seal de entrada est "presionando" a! diodo hacia
78
el estado "apagado", soportado ms an por la fuente dc. En general, se puede estar muy seguro que el diodo est en circuito abierto (estado "apagado") para la regin negativa de la seal de entrada.
2. Determinar el voltaje aplicado (voltaje de transicin) que causar un cambio en el estado del diodo.
Para el diodo ideaL la transicin entre los estados ocurrir en el punto sobre las caractersticas donde vd O V e id O A. Al aplicar la condicin id O Y Vd O a la red de la figura 2.68 se genera la configuracin de la figura 2.69, donde se reconoce que el nivel de Vi que causar una transicin en el estado es
v,
=V
(2.14)
Figura 2.69 Determinacin del nivel de transicin para el circuito de la figura 2.68.
~I------<>----r--o
Para un voltaje de entrada mayor que V volts el diodo est en estado de corto circuito, mientras que para los voltajes de entrada menores que V volts est en estado de circuito abierto o "apagado".
"~
3. Estor consciente continuamente de las terminales definidas y la polaridad de vo '

Cuando el diodo se encuentra en estado de corto circuito, como el que se muestra en la figura 2.70. el voltaje de salida V o se puede determinar mediante la aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj:
Vi -
Figura 2.70 Determinacin de
VD.
V-
o = a (direccin
de las manecillas del reloj) (2.15)
.'
i
'
v o = v. , - V
,T
4. Puede ayudar el dibujar la seal de entrada arriba de la seal de salida y determinar los valores instantneos de la entrada.
Posteriormente. es posible dibujar los voltajes de salida a partir de los puntos de datos resultantes de vo' como se demostr en la figura 2.71. Tenga en cuenta que a un valor instantneo de Vi la entrada puede ser tratada como una fuente dc de dicho valor y el valor de dc correspondiente (el valor instantneo) de la salida determinada. Por ejemplo, para el caso Vi = V m en la figura 2.68, se analizar la red que aparece en la figura 2.72. Para Vm> V el diodo est en estado de corto circuito y para V o Vm - V, como en la figura 2.71. Para Vi V los diodos cambian de estado y para Vi Vm Vo av, y la curva completa para V puede dibujarse como se muestra en la figura 2.73. o
, , '
IV 1_ Vi
, "'1,
2
T
=-
Figura 2.71 Determinacin de los niveles de v O.
v, ==
vm
1~~
+
R
'o
-+v,
'=
V (los diodos cambian de estado)
Figura 2.72 Determinacin de
cuando Vi
= Vm'
Figura 2.73 Dibujo de vO'
2.9 Recortadores
79

EJEMPLO 220
Determinar la forma de la onda de salida para la red de la figura 2.74.
V=5
~l-+-JI~II-~-~
T
Or-----_-+--__O
Figura 2.74 Recortador en serie para el ejemplo 220.
Solucin
La experiencia anterior sugiere que el diodo estar en estado "encendido" para la regin positiva de Vi' especialmente cuando se observa el efecto de ayuda de V:;: 5 V. La red aparecer como lo seala la figura 2.75 y va:;: Vi + 5 V. Sustituyendo id == O para vd:;: O para los niveles de transicin, se obtiene la red de la figura 2.76 y Vi == -5 V.
o----; I--~-<>----...-----<> +- + +
SV
R '.
FIgUra 2.75 V o con diodo en estado "encendido".
Agura 2.76
O~-------+---'O
Determinacin del nivel
de transicin para el recortador de la figura 2.74.
Para los valores de
Vi
ms negativos que -5 V, el diodo entrar en estado de circuito
abierto, mientras que para los voltajes ms positivos de -5 V el diodo estar en estado de corto circuito. Los voltajes de entrada y de salida aparecen en la figura 2.77.
20
--'F"""'''''--''----+
T\
Voltaje de transicin
5V
"",=0 V+5V =5V
f \
vo=-S V+SV =OV
Figura 2.17 Dibujo de V o para el ejemplo 2.20.
El anlisis de las redes de recortadores con las entradas de onda cuadrada es en realidad ms fcil que las redes con entradas senoidales, debido a que slo deben considerarse dos niveles. En otras palabras, la red puede analizarse como si tuviera dos entradas de nivel de con la salida resultante V o graficada en el marco adecuado de tiempo.
80
Repetir el ejemplo 2.20 para la onda cuadrada de entrada de la figura 2.78.
EJEMPLO 2.21
20
T -2
,--=---,1 T 10
figura 2.78 Seal que se aplica para el ejemplo 2.21.
Solucin Para vi = 20 V (O -7 T/2) generar la red de la figura 2.79. El diodo est en estado de corto circuito y V o 20 V + 5 V 25 V. Para Vi -10 V dar como resultado la figura 2.80, colocando el diodo en estado "apagado" y V o i RR (O)R OV. El voltaje resultante de salida aparece en la figura 2.81.
= =
+ ~
20
=----I+
5V
+
R
IOV
r+ 1
5V
+
R
v,,=O V
25 Y
Oy
o
Vo
"2
Dibujo de va para el
FJ.gUra 2.79
o a vi
= +20 V.
Figura 2.80
vi '"
-10 V.
Figura 2.81
ejemplo 2.21.
Obsrvese en el ejemplo 2.21 que el recortador no slo recort nicamente 5 V de la excursin total de la seal sino que increment el nivel de de la seal por 5 V.
En paralelo
La red de la figura 2.82 es la ms sencilla de las configuraciones de diodos, en paralelo con la salida para las mismas entradas de la figura 2.67. El anlisis de las configuraciones en paralelo es muy similar a la que se aplica a las configuraciolles en serie, como se demostrar en el siguiente ejemplo.
'{---'\fV'.,----,--O
R
-+-
o -v
o -v
Figura 2.82
Respuesta de un recortadoT en paralelo.
2.9
Recortadores
81
----EJEMPLO 222
Determinar V o para la red de la figura 2.83.
v,
16
+
v,
c_--_____v __I~_4_v~o
Figura 2.83
Ejemplo 2,22.
Solucin La polaridad de la fuente de y la direccin del diodo sugieren que el diodo est en estado "encendido" para la regin negativa de la seal de entrada. Para esta regin la red aparecer como lo seala la figura 2.84, donde las terminales definidas para V o requieren que V o = V = 4 y,
O-~"'''''~-._-----O
o-------------~------~o
4V
Figura 2.84 V o para la regin negativa de Vi'
o_----_____
Figura 2.85
V_-~j[~4-'-'--_<o
El estado de transicin puede determinarse a partir de la figura 2,85, donde la condicin =OA para vd =O Y se ha impuesto, El resultado es que v; (la transicin) = V =4 Y. Debido a que la fuente de se encuentra obviamente "presionando" al diodo para permanecer en estado de circuito cerrado, el voltaje de entrada debe ser mayor a 4 Y para que el diodo est en estado "apagado". Cualquier voltaje de entrada menor que 4 V generar un diodo en corto circuito. Para el estado de circuito abierto la red aparecer segn se muestra en la figura 2.86, donde V o = Vi' Completando el dibujo de V o resulta la forma de onda de la figura 2,87, de
id
Determinacin del
nivel de transicin para el ejemplo 2.22.
"
"
v
q
Figura 2.86
1 1
'o
4v o
Vo
'2
Agora 2.87 Dibujo de V o para el ejemplo 2.22.
Determinacin de
para el estado abierto del diodo.
Para examinar los efectos de VT sobre el voltaje de salida, el siguiente ejemplo especificar un diodo de silicio, en lugar del equivalente del diodo ideal.
82
Captulo 2 Aplcaciones de diodos
Repetir el ejemplo 2.22 usando un diodo de silicio con V T = 0.7 V. Solucin El voltaje de transicin suele detenninarse en primera instancia al aplicar la condicin de i d := OA cuando vd VD 0.7 V. y obteniendo la red de la figura 2.88. Al aplicar la ley de voltaje de Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que
EJEMPLO 2.23
= =
Vi
+ VT
V= O
V;
=Vi/?::::
VT
=4V
= (O)R =
- 0.7 V
= 3.3 V
\}R ::::
if?
ov
Figura 2.88
Determinacin del nivel de transicin para la red de la figura 2.83.
Para los voltajes de entrada mayores que 3.3 V, el diodo estar en circuito abierto y va = v;. Para los voltajes de entrada menores que 3.3 V, el diodo estar en estado "encendido" y resul tar la red de la figura 2.89, donde
v o
= 4V
;,
0.7V
3.3 V
+
e
] ; 07V
Figura 2.89
4V
Determinacin de V o
o_ _ _ _ _ _~_ _ _o
estado "encendido",
para el diodo de la figura 2.83 en
La forma de onda resultante de salida aparece en la figura 2.90. Ntese que el nico efecto de VT fue disminuir el nivel de transicin desde 3.3 V a 4 V.
16 V
3.3 V
J,
Figura 2.90
Dibujo de
"2
para
el ejemplo 2.23.
No hay duda de que incluir los efectos de VTccmplicarn el anlisis un poco, pero una vez que el anlisis se comprende con el diodo ideal, el procedimiento, incluyendo los efectos de V ro no sern tan difciles.
Resumen
Una variedad de recortadores en serie y en paralelo con los resultados de salida para las entradas senoidales se presentan en la figura 2.91. Obsrvese en particular la respuesta de la ltima configuracin, con su capacidad de recortar Una seccin positiva o negativa como se detennne por la magnitud de sus fuentes de de.
2.9 Recortadores
83
~I
Recortadores en serie simples (diodos ideales)

POSITIVO NEGATIVO
-o
+
R
,,
-o
"~
-vm
- (v", + V)
+
R
Recortadores en serie polarizados (diodos ideales)

+
o---II--I~-.----o
v
R
(Vm-V)
0---1 v
+
R
,,
V
-o
o---J + v ,,
+
R
'"
"
o
-(Vm-V)
Recortadores en paralelo simplt!S (diodos ideales)

+ +
Recortadores en paralelo polarizados (diodos ideales)
~ T
v.
J
+ ~~\vm
v
o
_-v
o
~ -; T-;
,,
,,
v,
o
I v'I
"
o
Figura 2.91
Circutos de recorte.
84
"
2.10 CAMBIADORES DE NIVEL
Una red de cambiadora de nivel es la que "cambia" una seal a un nivel de de diferente. La red debe tener un capacitor, un diodo y un elemento resistivo: pero tambin puede usar una fuente de de independiente para introducir un cambio de nivel de de adicional. La magnitud de R y e debe elegirse de tal fanna que la constante de tiempo r = Re es lo suficiente grande para asegurar que el voltaje a travs del capacitor no se descarga de manera significativa, durante el intervalo en que el diodo no est conduciendo. A travs de todo el anlisis se asumir que para propsitos prcticos, el capacitor se cargar o descargar totalmente en cinco constantes de tiempo. La red de la figura 2.92 cambiar el nivel de la seal de entrada a cero volts (para diodos ideales). La resistencia R puede ser una resistencia de carga o una combinacin en paralelo de la resistencia de carga y una resistencia diseada para ofrecer el nivel deseado de R.
"
v
e ~:r-~----~--~+
T T
+
<
R
\J"
;;
"
~~
>R >
Figura 2.92 Cambiador de niveL Figura 2.93 Diodo en "encendido" y el capacitor cargando a V volts.
-v
Durante el intervalo 0-> Tl21a red aparecer como lo indica la figura 2.93; con el diodo en estado "encendido" efectivamente hace corto circuito el efecto de la resistencia R. La constante de tiempo Re resultante es tan pequea (R se detennina por la resistencia inherente de la red) que el capacitar se cargar a V volts rpidamente. Durante este intervalo el voltaje de salida est directamente a travs del "corto circuito" y V o = O V. Cuando la entrada cambia al estado -V, la red aparecer como lo indica la figura 2.94, con el equivalente de circuito abierto para el diodo determinado por la seal aplicada y el voltaje almacenado a travs del capacitar, ambos "presionando" la corriente a travs del diodo desde el ctodo hacia el nodo. Ahora que R se encuentra de regreso en la red, la constante de tiempo determinada por el producto Re es lo suficiente grande para establecer un periodo de descarga 5 r mucho mayor que el periodo Tl2 -> T, Y puede asumirse sobre una base aproximada que el capacitar mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este periodo. Debido a que V o est en paralelo con el diodo y la resistencia, tambin puede dibujarse en la posicin alterna que se indica en la figura 2.94. La aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo de entrada dar por resultado
e +
Figura 2.94 Determinacin de va con el diodo en "apagado".
v
o
T
vy
v
V -
= O
T
r
"
= -2V
2:
El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por vO' La forma de onda de salida que resulta aparece en la figura 2.95 junto con la seal de entrada. La seal de salida "cambia de nivel" a O V durante el intervalo de O a T12, pero mantiene la misma excursin de voltaje total (2\1) que la entrada. Para una red de cambio de nivel:
-v
La excursin de voltaje total de la seal de salida es igual a la excursin de voltaje total de la seal de entrada.
Este hecho es una excelente herramienta para verificar el resultado que se obtiene. En general, los siguientes pasos pueden ser tiles cuando se analizan redes cambiadoras de nivel. l. Iniciar el anlisis de las redes cambiadoras de nivel mediante la consideracin de la parte de la seal de entrada que dar polarizacin directa al diodo.
2.10 Cambiadores de nivel
2" ..'
T._
.'
-2
v
V
figura 2.95 Dibujo de red de la figura 2.92.
para la
85
La instruccin anterior puede requ'erir de saltar un intervalo de la seal de entrada (como se demostrar en el siguiente ejemplo), pero el anlisis no se ampliar con una medida innecesaria de investigacin. 2. Durante el pertdo en donde el diodo est en estado "encendido". se asumir que el capacitor se cargar de manera instantnea al nivel de voltaje que determine la red.
3. Se supondr que durante el periodo en que el diodo est en estado "apagado" el capacitar se mantendr en el nivel de voltaje que se establece. 4. A travs de todo el anlisis debe mantenerse un continuo cuidado de la posicin y la polaridad de referencia para v o ' para asegurar que los niveles correctos de V o se estn obteniendo. 5. Tener en mente la regla general de que la excursin total de voltaje de salida debe ser igual a la excursin de voltaje de la seal de entrada.
EJEMPLO 224
Determinar V o para la red de la figura 2.96 para la entrada que se indica.

VI
= 1000Hz
C=IlF
~--~II~!--~----r---~+
~
R
V-;.-5V
Figura 2.96 Seal que se aplica y red para el ejemplo 2.24.
Solucin
C
~!~+~--~~--~+ ve
20 V
+ V-;;-
>
R 5V
>100
kQ
Vo
Figura 2.97
Obsrvese que la frecuencia es de 1000 Hz, que resulta en un periodo de I ms y un intervalo de 0.5 ms entre niveles. El anlisis comenzar con el periodo tI -? t 2 de la seal de entrada debido a que el diodo est en estado de corto circuito segn recomendaciones del comentario l. Para este intervalo la red aparecer como lo seala la figura 2.97. La salida es a travs de R, pero tambin directamente a travs de la batera de 5 V si se sigue la conexin directa entre las terminales definidas para voy las terminales de la batera. El resultado es V o = 5 V para este intervalo. La aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo de entrada dar por resultado -20V+Ve -5V=0
y
Determinacin de V o y Ve con el diodo en estado "encendido".
Ve = 25 V
~(----'-.,..---,--~
25 V""'+------,
+
IOY
Por tanto, el capacitar se cargar hasta 25 V, como se estableci en el comentario 2. En este caso, el diodo no hace corto circuito en la resistencia R, pero un circuito equivalente Thvenin de la porcin de la red que incluye la batera y la resistencia generar RTh = O Q con En = V = 5 V. Para el periodo t 2 -? t 3 1a red aparecer como lo indica la figura 2.98. El equivalente de circuito abierto para el diodo eliminar que la batera de 5 V tenga cualquier efecto sobre vo' y la aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo exterior de la red dar por resultado
KVL
Figura 2.98 Determinacin de V o con el diodo en estado "apagado".
+10 V + 25 V y
V
= O
= 35 V
86
La constante de tie~po de la red de descarga de la figura 2.98 est detenninada por el producto Re y tiene la magnitud de /' " = Re = (lOO kQ)(O.1 ,uF) = 0.01 s = 10 ms El tiempo total de descarga es por tanto de Sr= 5(10 ms) = 50 ms. Debido a que el intervalo 12 ---) 13 durar slo 0.5 ros, es cierto que resulta buena la aproximacin de afinnar que el capacitar mantendr su voltaje durante el periodo de descarga entre los pulsos de la seal de entrada. La salida resultante aparece en la figura 2.99 junto con la seal de entrada. Obsrvese que la excursin de voltaje de salida de 30 V iguala a la excursin del voltaje de entrada como se observa en el paso 5.
P.
35
10
'o
"
."
'3
"
-20
30Y
I
5
-
.. ,-\
.-, :<;::
1
"
'2
30 V
'3
"
Figura 2.99 VY V o para el cambiador de nivel de la figura 2.96.
Repetir el ejemplo 2.24 usando un diodo de silicio con VT = 0.7 V. Solucin Para el estado de corto circuito la red toma ahora la apariencia de la figura 2.100, y determinarse por la ley de voltaje de Kirchhoff en la seccin de salida. +5V-0.7V-vo =0
y
V V
EJEMPLO 2.25
puede
= 5 V - 0.7 V = 4.3 V
Para la seccin de entrada la ley de voltaje de Kirchhoff dar por resultado - 20 V + Ve + 0.7 V-S V = O
y
Figura 2.100 Determinacin de V y Ve con el diodo en estado o "encendido".
Ve = 25 V - 0.7 V = 24.3 V
Ahora, para el periodo 1, -; 13 la red aparecer como la figura 2.101, siendo el nico cambio el voltaje a travs del capacitar. La aplicacin de la ley de voltaje de Kirchhoff genera +10 V + 24.3 V V
Yo
=0
= 34.3 V
~~~+~--~--~+
24.3 V
IOV
....,..-._ _ _ _ _ _~J
Figura 2.101 Determinacin de V con el diodo en estado abierto. o
87
La salida resultante aparece en la figura 2.102, comprobndose el enunciado de que las eXCursiones de voltaje de entrada y salida son iguales.
34.3 V
30V
4.3 V
t,
Figura 2.102 Dibujo de Vo para el cambiador de nivel de la figura 2.96 con un diodo de silicio.
En la figura 2.1 03 se muestran varios circuitos de cambio de nivel y su efecto en la seal de entrada. Aunque todas las formas de onda que aparecen en la figura 2.103 son ondas cuadradas, las redes de cambio de nivel trabajan de la misma manera para las seales senoidales. Un mtodo para el anlisis de las redes de cambio de nivel con entradas senoidaJes es, el de reemplazar la seal senoidal por una onda cuadrada con los mismos valores pico. La salida resultante tendr una forma envolvente para la respuesta senoidal, como lo indica la figura 2.104 para la red que aparece en la parte inferior derecha de la figura 2.103.
Redes de caJ1lbio de nivel

v
o f-+--i-+
-v
:TI
c
VJ
v"
----
v"
o h"''-''''-tr+t
2V
,
--o
- 2vr '--
,-1
v,
",
I~
C
v,
--o
~~
R
v,
+-l
2V
t
+
R
v,
t
2V
v, --; ;;--
v"
",
v,
v,
;-~
J
VI
t F:
"
--o
v,
rl~
o -v,_ 1v,
v,
r-
~ ..
+
R
v,
.t
v, -" ::...
t
-v,
Figura 2.103
_1
2V
2V
-t
Circuitos cambiadores de nivel con diodos ideales (Sr o::: SRC> T/2).
88
.,
V
(V)
~I~:--~--~----~+ e
R
-T-
!O V
Figura 2.104 Red de cambio de nivel con una entrada senoidal.
2.11
DlODOSZENER
El anlisis de las redes que utilizan diodos Zener es muy similar al que se aplica al anlisis de diodos semiconductores de las secciones anteriores. Primero debe determinarse el estado del diodo seguido por una sustitucin del modelo adecuado, y una detenninacin de las otras cantidades desconocidas de la red. A menos que se especifique 10 contrario, el modelo Zener utilizado para el estado "encendido" ser como el que indica la figura 2.105a. Para el estado "apagado" de acuerdo con su definicin para un voltaje menor que Vz pero mayor que OV con la polaridad que se indica en la figura 2.l05b, el equivalente Zener es el circuito abierto que aparece en la misma figura.
+ vz
=:>
1 l-
vZ
+ v=:>
1 1
Ftgura 2.105 Equivalentes de diodo Zener para los estados a) "encendido" y b) "apagado".
R
v
(Vz
>v
>0 V)
"encendido"
(,)
"apagado"
(b)
Vi Y R fijas
Las redes ms simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado es fijo, as como la resistencia de carga. El anlisis puede hacerse fundamentalmente en dos pasos.
Figura 2.106 bsico.
Regulador Zener
1. Determinar el estado del diodo Zener mediante su eliminacin de la red y calculando el voltaje a travs del circuito abierto resultante,
La aplicacin del paso 1 a la red de la figura 2.106 generar la red de la figura 2.107, donde una aplicacin de la regla del divisor del voltaje resultar
R
v,
(2.16)
Si V;::: Vz , el diodo Zener est en estado "encendido" y se puede sustituir el modelo equivalente de la figura 2.1 OSa. Si V < Vz , el diodo est en "apagado" y se sustituye la equivalencia de circuito abierto de la figura 2.105b,
2,11 Diodos Zener
Figura 2.107 Determinacin del ~~stado del dido Zener.
89
.j.Iz
2.
1,
Sustituir el circuito equivalente adecuado y resolverlo para las incgnitas deseadas .
-==- V z
PZM
-~
Figura 2.108
: R, <
+
V,.
Para la red de la figura 2.106 el estado "encendido" dar por resultado la red equivalente de la figura 2.108. Puesto que los voltajes a travs de los elementos paralelos deben ser los
mismos, se encuentra que

(2.17) La comente del diodo Zener debe determinarse por la aplicacin de la ley de comente de Kirchhoff. Esto es
Sustitucin del
equivalente Zener para la situacin "encendido" .
e donde
=
(2.18)
La potencia disipada por el diodo Zener est determinada por (2.19) el cual debe ser menor que la P2M especificada para el dispositivo.
Antes de continuar, es muy importante darse cuenta de que el primer paso se utiliz slo
para determinar el estado del diodo Zener. Si el diodo Zener est en estado "encendido". el voltaje a travs del diodo no es de V volts. Cuando el sistema se enciende, el diodo Zener se encender tan pronto como el voltaje a travs de l sea de Vz volts. Se "atar" en este nivel y nunca alcanzar un nivel ms alto de V volts. Los diodos Zener se utilizan con mayor frecuencia en las redes reguladoras o como un voltaje de referencia. La figura 2.106 es un regulador simple diseado para mantener un voltaje fijo a travs de la carga Re Para los valores de voltaje aplicado mayores que el que se requiere para encender el diodo Zerrer, el voltaje a travs de la carga se mantendr en Vz volts. Si el diodo Zener se emplea como un voltaje de referencia, ofrecer un nivel para compararlo
en funcin de otros voltajes.
EJEMPLO 2.26
a) b)
Para la red de diodo Zener de la figura 2.109. determinar Vu VR,lz y Pz. Repetir el inciso a con RL = 3 kD.
lkil
Iz
~~.
R,
12 kQ
+
VL
v, "'"
16 V
Vz = IOV
P zM =30mW
FIgura 2.109 Regulador de diodo

Zener para el ejemplo 2.26.
Solucin
a) Siguiendo el procedimiento sugerido, la red se redibuja como lo indica la figura 2.110. La aplicacin de la ecuacin (2.16) da
1.2 kQ(16 V) lkQ+1.2kQ
V=
= 8.73 V
90
+
v,
16 V
Figura 2.110
Determinacin de V para el regulador de la figura 2.109.

iz(mA)
Dado que V = 8.73 Ves menor que Vz = 10 V, el diodo est en estado "apagado", como se muestra en las caractersticas de la figura 2 .111. Sustituyendo el equivalente de circuito abierto resultar la misma red que en la figura 2 .11 0, donde se encuentra que
VL
= 8,73 V
o
8.73 V
'2
VR = Vi - VL = l6V - 8.73V = 727V
Iz = OA
y
Pz = V!z = Vz(OA) = OW
Figura 2.111
Punto de operacin resultante para la red de la figura 2.109.
b)
Aplicando la ecuacin (2.16) ahora resulta

3 kQ(16 V)
= 12 V
lkQ+3kQ Debido a que V = 12 V es mayor que Vz = 10 V, el diodo est en estado "encendido" y la red de la figura 2.112 ser el resultado. La aplicacin de la ecuacin (2.17) genera
VL = Vz = 10V
y
VR = Vi - V L
16V-lOV=6V
con
10V VL IL = - - = - - - = 3.33 mA 3kQ RL

IR = VR R
e de tal forma que
6V = = 6mA 1 kQ
IR - IL [Ec. (2.18)]
= 6 mA - 3.33 mA = 2,67mA La potencia disipada

Pz = V!z = (lOV)(2.67mA) = 26,7mW
la cual es menor que la especificada PZM = 30 m W.
vR
R
IkQ
V,
~T
16V
figura 2.112 Red de la figura 2.109 en estado "encendido",
2,11
Diodos Zener
91
Vi fijo, RL variable
Debido al voltaje Vz ' existe un rango de valores de resistencias (y por tanto, de corriente de carga) que asegurar que el dispositivo Zener est en estado "'encendido". Una resistencia de carga RL muy pequea generar un voltaje VL a travs de la resistencia de carga menor que Vz y el dispositivo Zener estar en estado "apagado". Para determinar la resistencia de carga mnima de la figura 2.106 que encender el diodo Zener, simplemente se calcula el valor de RL y dar como resultado un voltaje de carga VL = Vz . Esto es,
Resolviendo RL , se tiene
(2.20)
Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuacin (2.20) asegurar que el diodo Zener est en estado "encendido" y que el diodo puede ser reemplazado por su fuente equivalente VzLa condicin defInida por la ecuacin (2.20) establece el RL mnimo, pero a su vez especifIca ellL mximo como
(2.21)
Una vez que el diodo est en estado "encendido", el voltaje a travs de R permanece constante en (2.22) e IR permanece fija en (2.23)
La corriente Zener
(2.24)
resultando un 1z mnimo cuando JL es un mximo, y un 1z mximo cuando JL eS un valor mnimo debido a que IR es constante. Dado que I z est limitada a 12M como se especific en la hoja de datos, afecta el rango de RL y por tanto de le Sustituyendo I ZM por Iz establece el I L mnimo como
(2.25)
y la resistencia de carga mxima como
(2.26)
92
a)
b)
Para la red de la figura 2.1\3. determinar el rango de R L y de 1L que resultar que V R, se mantenga en 10 V. Determinar el valor de la disipacin mxima en watts del diodo.
Ik,Q
EJEMPLO 2.27
IR
-+
+
V,=50V
R
VZ
~ 1,
= 10 v
=l"V'
D,
Figura 2.113 Regulador de voltaje para el ejemplo 2.27.
IzM =32mA
Solucin a) Para determinar el valor de R L que encender el diodo Zener, se aplica la ecuacin (2.20):
R
Lmm
IOkQ RVz (1 kQ)(lO V) = --=-- = [ D f - - - - - - - = V _ V 50 V - lO V 40 , z
150Q
El voltaje a travs de la resistencia R se determina por medio de la ecuacin (2.22):

V R = Vi - Vz = 50 V-lO V = 40 V
y la ecuacin (2.23) ofrece la magnitud de IR: 1 =--= R R
VR
40V
1 kQ
=40mA
El nivel mnimo de I L se determina despus con la ecuacin (2.25):

I Lm ,"
IR -
IZM
= 40 mA - 32 mA = 8 mA
con la ecuacin (2.26) se determina el valor mximo de R L :

RL
.
m",
Vz = -- =
I
L mL "
10 V
8mA
= 1.251<.0
Una grfica de VL en funcin de R L aparece en la figura 2.114a y para VL en funcin de I L en la figura 2.114b.
= (lO V)(32 mAl = 320 mW
10+ 1..--------,
o
250
Q
V,
V,
lOV
:-'.~'j\,:(-.
-:'1
','1
1.25k.Q
8mA
(b)
40mA
1,
F'lgura 2.114 VL en funcin de RL e IL para el regulador de la figura 2.113.
2.11
Diodos Zener
93
RL fija, Vi variable
Para los valores fijos de R L en la figura 2.106, el voltaje Vi debe Ser lo suficientemente grande para encender el diodo Zener. El voltaje de encendido mnimo Vi V est determinado por
1",'0
VL = V Z -
RV
Li
RL + R
(2.27)
v. =
min
El valor mximo de Vi est limitado por la corriente Zener mxima 12M , Debido a que 12M =IR-IL'
I IRm~ = IZM + IL I
,,,,,.
"""
(2.28)
Debido a que IL est fijo en V:!R L y que l ZM es el valor mximo de lz, el mximo Vi se define por V =VR +Vz
V = IR m:h R + V z 1m:!.>:
(2.29)
EJEMPLO 2.28
Determinar el rango de valores de Vi que mantendrn el diodo Zener de la figura 2.115 en estado "encendido".
R 1,
-+-
+
v
220Q
Vz = 20 V
~ Iz
=lV'
R,
1.2 kQ
+
V,
I ZM =60 mA
Figura 2.115 Regulador para el ejemplo 2.28.
Solucin
Ecuacin (2.27):
v.
mm
(R L
+ R)Vz
RL
V
(1200 O + 2200)(20 V) 1200 O 20V
= 23.67 V
IL
= -L- = -z- = - - - - = 16.67 mA

RL RL
1.2 kO
Ecuacin (2.28):
I R"",
= IZM
+ lL
= 60 mA
+ 16.67 mA
= 76.67 mA
20V - - - - - - -
==,-"
1
Ecuacin (2.29):
Vi m, 1Rmx R + VZ -
= (76.67 mA)(0.22 kO)

O
+ 20 V
10
20
40
= 16.87V+20V = 36.87 V
23.67 V
36.87 V
Figura 2.116
VL en funcin de Vi
para el regulador de la figura

2.115.
Se presenta en la figura 2.116 una grfica de VL en funcin de Vi'
94
Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una RL fija. el voltaje de salida permanecer fijo en 20 V para un rango de voltaje de entrada que se extiende desde 23.67 V hasta 36.87 V. La entrada podra aparecer como lo indica la figura 2.117 y la salida permanecera constante en 20 V, como aparece en la figura 2.IJ6. La forma de onda en la figura 2.117 se obtiene alfillrar una salida de media onda o de onda completa rectificada. proceso descrito con mayor detalle en un captulo posterior. Sin embargo, el efecto neto es el de establecer un voltaje de de estable (para un rango definido de V) como se seala en la figura 2.116 de una fuente senoidal con un valor promedio de O.
v,
40 36.87 V
23.67 V
20
10
Figura 2.117
Forma de onda
generada mediante una seal rectificada filtrada.
20V _
5 kn
+
10 V (Vz )
Pueden establecerse dos o ms niveles de referencia al colocar diodos Zener en serie como lo indica la figura 2.118. Mientras Vi sea mayor que la suma de Vz y V", ambos diodos se encontrarn en estado "encendido" y estarn disponbles tres voltajes de referencia. Tambin pueden utilizarse dos diodos Zener conectados en sus ctodos (espalda con espalda) como un regulador de ac, como lo indica la figura 2.1l9a. Para la seal senoidal Vi' el circuito aparecer como en la figura 2.119b en el instante Vi = 10 V. La regin de operacin de cada diodo se indica en la figura adjunta. Obsrvese que Z est en una regin de baja impedancia, mientras que la impedancia de Z2 es muy grande. la que corresponde a la representacin de circuito abierto. El resultado es V o = Vi cuando Vi;;;; 10 V. La entrada y salida continuarn duplicndose mutuamente hasta que Vi alcance 20 V. Entonces Z2 se encender (como un diodo
+
____ ____
30V
-4_________~
...
Figura 2.118 Establecimiento de tres niveles de voltaje de referencia.
",
5 kQ
z, z,
"
,
Olt
20-V<
Zener
",
Olt
I
(a)
5kQ
z,
v,=IOV
20V
z,
(b)
figura 2.119 Regulacin de ac senoidal: a) regulador ac senoidal de 40-V de pico a pico; b) operacin del circuito a Vi = 10 V.
2.11
Diodos Zener
95
Zener), mientras que 2 1 est en una regin de conduccin con un nivel de resistencia lo suficiente pequeo comparado con la resistencia de 5-kO en serie para considerarlo como un circuito cerrado. La salida resultante para el rango completo de vise indica en la figura 2 .l19( a).
Obsrvese que la forma de onda no es puramente senoidal, pero su valor rms es menor que el asociado con una seal pico completa de 22-V. La red est limitando en forma efectiva el valor rms del voltaje disponible. La red de la figura 2.119a puede ampliarse a la de un generador
simple de onda cuadrada (debido a la accin de recorte) si la seal de resultante.
Vi
se incrementa a quiz
50-V pico con Zener de lO-V, como lo seala la figura 2.120 con la forma de onda de salida
SOV
+
v,
5 kO
,.,
IOV
z,
2 1t rol
Zener
IO-V\
+
L
v,
-lOV
FtgUra 2.120
Generador simple de onda cuadrada.
2.12 CIRCUITOS MULTIPLICADORES DE VOLTAJE

Los circuitos multiplicadores de voltaje se utilizan para mantener el voltaje pico de un transformador relativamente bajo, ya que elevan el voltaje de salida pico a dos, tres, cuatro o ms veces el voltaje pico rectificado.
Doblador de voltaje
La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de voltaje positivo a travs del transformador, el diodo del secundario D, conduce (y el diodo D, est en corte), cargando el capacitar C I hasta el voltaje pico rectificado (Vm ) El diodo D,
es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga al capacitar C I hasta Vm con la polaridad mostrada en la figura 2.122a. Durante el medio ciclo negativo del voltaje del secundario, el diodo D, est en corte y el diodo D, conduce carga al capacitor C 2 . Dado que el diodo D 2 acta como un corto circuito durante el medio ciclo negativo (y el diodo DI abierto), pueden sumarse los voltajes alrededor del lazo externo
(vase la figura 2.122b):
-Vc, + V m + V m = O
de la cual
~ + + :(
~I
96
14
r !'
D, D,
o -
v. v.
-
2V. {
c,
2v.
+ +
Figura 2.121 Doblador de voltaje de media onda.
+ V",_
Diodo Do no condt7ctor
~II
Diodo DI conductor
c-:::---1v!-~--,-'-t-D---i,1414---r-~2~
+ el
DiodoD, condUClo-r
no conductor
r"
(b)
Figura 2.122 Operacin doble, indicando cada medio ciclo de operacin: a) medio c.iclo positivo: b) medio ciclo negativo.
En el siguiente medio ciclo positivo, el diodo Dz no est conduciendo y el capacitar Cz se descargar a travs de la carga. Si ninguna carga est conectada a travs del capacitar C z' ambos capacitares permanecen cargados, el a Vm y C? a 2Vm Si, como pudiera esperarse, existe una carga conectada a la salida del doblador de voltaje, el voltaje a travs del capacitor Cz Cae durante el medio ciclo positivo (en la entrada). el capacitor se recarga hasta 2Vm durante el medio ciclo negativo. La forma de onda de la salida a travs del capacitor C z es la de una seal de media onda filtrada por un filtro capacitar. El voltaje pico inverso a travs de cada diodo eS de 2Vm . Otro circuito doblador es el doblador de onda completa de la figura 2.123. Durante el medio ciclo positivo del voltaje del secundario del transformador (vase la figura 2.124a), el diodo DI conduce carga al capacitar C l hasta un voltaje pico Vm . El diodo D 2 no est conduciendo en este momento.
...,
~
r
D,
~II
vI>!
'l J
j
21/ m
'm ;,J.;c,
-~
"D.
figura 2.123 Doblador de voltaje de onda completa.
ConductOr
No conductor
\c+
~
V
,..--......--_..-, ..... 11". - - D,

o
~II
'- - -14c - --'

D'
2
"']\io conductor
..... ~ D Conductor
2
figun 2.124- Meu:'os ddos. ue

operacin alternos para el doblador de voltaje de onda completa.
(al
(b)
2.12 Circuitos multiplicadores de voltaje
97
111
Durante el medio ciclo negativo (vase la figura 2.l24b) el diodo D, conduce carga al en tanto que el diodo DI no est conduciendo. Si no hay consumo de corriente en capacitor la carga del circuito, el voltaje a travs de los capacitores el y e z es 2Vm. Si hay consumo de corriente de carga en el circuito, el voltaje en los capacitares C l y C z es el mismo que a travs de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la capacitancia efectiva de el y e, en serie, que es menor a la capacitancia de el y e, solos. El valor menor del capacitor ofrecer una accin de filtrado ms pobre que el circuito de filtrado con un solo capacitor. El voltaje pico inverso a travs de cada diodo es 2Vm as como lo es para el circuito de filtro con capacitar. En resumen,los circuitos dobladores de voltaje de media onda y de onda completa ofrecen el doble del voltaje pico del secundario del transformador, y no se requiere un transformador con derivacin central sino nicamente un valor PIV de 2 Vm para los diodos.
e"
Triplicador y cuadruplicador de voltaje

La figura 2.125 muestra una extensin del doblador de voltaje de media onda, el que desarrolla tres y cuatro veces el voltaje pico de entrada. Resultar obvio para el patrn de la conexin del circuito la forma en que los diodos y capacitores adicionales se pueden conectar de tal forma que el voltaje de salida puede ser de cinco, seis, siete, y as sucesivamente, veces el voltaje pico bsico (Vm)'
e+
'------1
v'" +11l'
Triplicador (3Vm )
-----~I
2V",
+u-
e,
e,
~ ~ D,
1\
~I I
~~
e,
D,
~ ~ D,
~ ..
e,
+ " l'
" +"2Vm
Doblador (2V.,,)
.1
'V
Cuadruplicador (4 V,J
Figura 2.125 Triplicador y cuadruplicador de voltaje.
Durante la operacin el capacitor el se carga a travs del diodo DI a un voltaje pico, Vm' durante el medio ciclo positivo del voltaje del secundario del transformador. El capacitor e, se carga al doble del voltaje pico 2 Vm desarrollado por la suma de los voltajes a travs del capacitor el y el transformador, durante el medio ciclo negativo del voltaje del secundario del transformador. Durante el medio ciclo positivo, el diodo D3 conduce y el voltaje a travs del capacitor e 2 carga al capacitor e, al mismo voltaje pico de 2Vm . En el medio ciclo negativo, los diodos D, y D4 conducen con el capacitar e3 ,cargando e4 a 2Vm El voltaje a travs del capacitor e2es 2Vm , a travs de el y e3es de 3Vm , ya travs de e2 y e4 es de 4 V m. Si se utilizan secciones adicionales de diodo y capacitor, cada capacitar ser cargado con 2Vm . La medicin desde la parte superior del devanado del transformador (figura 2.125) ofrecer mltiplos nones de Vm en la salida, mientras que si la medicin es desde la parte inferior del transformador el voltaje de salida ofrecer mltiplos pares del voltaje pico Vm' El valor del voltaje nominal de salida del transformador es nicamente Vm , mximo, y cada diodo en el circuito debe tener un valor nominal de 2Vm para PIV. Si la carga es pequea y los capacitores tienen poca fuga, pueden desarrollarse de de voltajes de muy altos mediante este tipo de circuito, utilizando muchas secciones para aumentar el voltaje de de.
98
captulo 2 Aplicaciones de diodos
Pi
2.13 ANUSIS POR COMPUTADORA

PSpice (versin DOS)
El anlisis por computadora de este captulo empezar por determinar las cantidades desconocidas para la red de la figura 2.27 (ejemplo 2.11) utilizando la versin DOS de PSpice. El primer paso consiste en dibujar de nuevo la red como lo indica la figura 2.126, identificar los nodos y etiquetarlos en un orden lgico. La tierra se elige como el nivel de referencia y se le asigna la etiqueta O. El diodo de silicio est especificado entre los nodos 2 y 3. El voltaje de salida del ejemplo 2.11 est del nodo 3 a tierra. El voltaje V 1 se localiza entre los nodos 1 y 2 Y V2 entre los nodos 3 y 4.
1
R,
4.7 ka
2
Si
+
lOV
Figura 2.126
Dibujar de nuevo la
Archivo de entrada
figura 2.27 para el anlisis PSpice.

Rengln de ttulo
La infonnacin de la red se captura en la computadora en un archivo de entrada como se muestra en bloques en la figura 2.127. La primera entrada debe ser una lnea de ttulos para identificar el anlisis que se desarrollar, El siguiente conjunto de entradas es una descripcin de la red utilizando los nodos elegidos y el formato que requiere PSpice para cada elemento. La ltima entrada debe ser la instruccin .END exactamente en el fonnato que se indica. La omisin del punto invalidar completamente el archivo de entrada. El archivo de entrada para la red de la figura 2.126 se presenta en la figura 2.128. La lnea del ttulo especifica el circuito de diodo para la red de la figura 2.126 como el circuito que debe analizarse. La primera lnea de la descripcin de la red especifica la fuente de dc de lO-Y. Para todas las fuentes dc la primera lnea debe ser la literal Y, seguida por el nombre de la fuente. El nombre es slo una eleccin de letras y/o nmeros para identificar la fuente en la estructura de la red. Despus se captura el nodo con el lado positivo de la fuente seguido por la polaridad negativa. Se captura la magnitud de la fuente como se indic.
Descripcin
de
la red
Instrucciones para anlisis

Instruccin END
Figura 2.127
Componentes de un archivo de entrada.
Oiode circuit for network of Fig. 2.126

VEllO lOV
Rl 1 2 4.71':
Dl
R2
2 3 DI
3 4 2.28:
VE2045V
.MODEL DI D(IS-2E-1S)
.OC VEl lOV lOV lV .PRINT De Ve') I(Dl) V(1.2) VI3,O) V(2.J) .OPTIONS NOPAGE
.EIfD
Figura 2.128 Archivo de entrada
para la red de la figura 2.126.
La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para empezar el rengln seguido por el nombre elegido (en este caso slo el nmero 1 para referir el subndice en la red de la figura 2.126). La "presin" de la fuente de lO-y sugiere que la corriente resultante har al nodo 1 positivo respecto al nodo 2, de ah el orden de los nodos en el archivo de entrada. La magnitud de la resistencia se especific como de 4.7 ldl. El formato para la entrada del diodo se present en el captulo 1. Obsrvese la entrada en el rengln 3 de la descripcin de la red y la del modelo del diodo en el rengln 6. Recuerde que
2.13 Anlisis por computadora
99
se especific IS como 2E-15 para obtener una cada de 0.7-V (o lo ms cercana posible a este nivel) a travs de los diodos de silicio en estado "encendido" con los niveles de corriente usuales para los sistemas electrnicos. Las siguientes dos entradas son la segunda resistencia y la fuente de alimentacin. Obsrvese en cada caso un intento para definir los nodos positivos y negativos en el orden de las entradas de los nodos. Una suposicin incorrecta dar por resultado slo en un signo negativo para el voltaje a travs de un elemento en particular. La entrada .De especifica un anlisis en dc con una fuente El a 10 V. El anlisis .De puede especificarse para un rango de valores, de ah la repeticin del nivel de lO-Ven el rengln de captura. Si el nivel se repite, como es el caso. el anlisis se desarrollar nicamente al nivel que se indica. Si el segundo nivel fuera diferente, el anlisis se desarrollar desde el primer nivel al segundo nivel y a los niveles definidos por el incremento que se especifica como la siguiente entrada en el rengln. Aunque el anlisis es slo a un nivel, se requiere una entrada para el incremento como se indica por el 1 V utilizado generalmente para este propsito. Una vez que se corre el programa y el sistema de cmputo observa una repeticin del nivel de 10 V. slo llevar a cabo el anlisis a un nivel nico (10 V) e ignora el impacto de la captura del incremento. No es necesario incluir la segunda fuente de de en esta instruccin. La entrada .De especifica el tipo de anlisis a un nivel de El = 10 V con todos los otros elementos segn se especific en la descripcin de la red. La instruccin _PRINT (IMPRESIN) define las cantidades que deben incluirse en los datos de salida. La cantidad V(3) es el voltaje del nodo 3 a tierra. el voltaje de salida de la figura 2.126.A continuacin se encuentra la corriente a travs del diodo seguido por los voltajes entre los nodos indicados. La entrada ,OPTIONS NOPAGE (OPCIONES NO PGINAS) es una instruccin para "ahorrar papel", el que limita los datos presentados en el archivo de salida a menos que se so1.icite especficamente. El archivo de entrada termina con la instruccin .END. Una vez que el archivo de entrada se captur adecuadamente, el programa PSpice puede ser "corrido" y la informacin deseada que se obtiene en el fOffilato del archivo de salida que aparece en la figura 2.129. Obsrvese en la figura la posicin del rengln de ttulo y la repeticin de la descripcin de toda la red. Se listan los parmetros del modelo que se especific seguidos por los resultados deseados. VEl es slo una repeticin del nivel de E, (l.OOOE + 1 = 10) Y lo controla la computadora para especificar la condicin bajo la que se hicieron los clculos (recordar la instruccin ,De): mientras que V(3) = Ve> =-4.455E-Ol =-0.4455 V. el que se compara de manera favorable con el -.45 V que se obtuvo en el ejemplo 2.11. La corriente del diodo I(DI) = ID = 2.07 mA, es una rplica exacta del ejemplo 2.11. El voltaje V(1.2) = VI =9.73 V que se compara con 9.73 V para el ejemplo 2.11 y V(3,4) = V2 =4.554 V que se compara con 4.55 V es para el mismo ejemplo. El ltimo elemento del archivo de salida es el voltaje a travs del diodo. el cual es para el nivel de corriente IS elegido de 0.715 V,
Figura 2.129 Archivo de salida para la red de la figura 2.126.
Diode circ'.lit tor netW'ork of Fig. 2.126
**.. *
R2
CIRCUIT OESCRIPTION
**************************************************_ _ _._ _.-
VE! 1 O lOV Rl 1 2 4.7K 01 2 3 DI

:3 4
2~2K
VE2045V
.MODEL DI 0(IS=2E-15) .DC VE! lOV lOV IV .PRINT oc V(3) I(Dl) V(l,2} V(J,4) V(2,J) .QPTIONS NOPAGE .END _... Oiode MODEL PARAMETERS DI 1$ 2.000000E-15 OC TRANSFER CURVES
V(J) 1(01)
VE1
TEMPERATURE '" V(l,2) V(3~4)
27.000 OEG
V{2. J)
1.000E+Ol
-4. 455E-Ol
2.070E-03
9.730E+OO
4.554E+OO
7.155E-Ol
100
comparado con el 0.7 V Y utilizado en el ejemplo 2.11. Del captulo 1 recuerde que el voltaje del diodo es una funcin de una variedad de parmetros, como la corriente de saturacin inversa, el nivel de corriente, la temperatura, y as sucesivamente; pero no puede especificarse slo como 0.7 V amenos que se elimine el uso de todo el modelo. En general, los resultados son exactos con los que se obtuvieron en el ejemplo 2.11, como deben ser si se aplica el cuidado adecuado para ambos mtodos. El primer contacto con cualquier tcnica nueva, como el anlisis PSpice que se presenta en esta seccin, es natural que dejar preguntas y dudas acerca de su aplicacin. Sin embargo, se debe estar consciente que la intencin de este libro es presentar al lector varios mtodos de computacin, y no necesariamente el detalle que se requiere para desarrollar el anlisis por su propia cuenta para una variedad de configuraciones. Esto no quiere decir que la descripcin anterior no sea suficiente para iDtentar varias configuraciones de diodos. sino slo qlle pueden surgir preguntas que requieran un curso sobre el tema o por lo menos la disponibilidad del manual PSpice. Lo anterior es el tipo de anlisis PSpice que se presentar a lo largo de este libro. Debe tenerse presente que PSpice es uno de los paquetes aplicados con mayor frecuencia en la comunidad educacional. y que cualquier conocimiento acerca de su aplicacin ser valioso en cualquier sistema de anliss por computadora que se pueda elegir.
Anlisis del centro de diseo de PSpice para Windows

Ahora, PSpice para Windows se aplicar a la misma red de la figura 2.126 para permitir una comparacin entre los mtodos y las soluciones. Como se describi en el captulo 1, la aplicacin de la versin para Windows tiene como resultado un dibujo de la red en una pantalla esquemtica. En los siguientes prrafos se presentarn las bases para dibujar una red sobre la pantalla. Sin duda se harn algunas referencas a los manuales cuando se intenten otras configuraciones; sin embargo, esta descripcin lo llevar a travs de las bases sin demasiada dificultad. Se podr hacer referencia a la red terminada de la figura 2.130 mientras se avanza a travs de la presentacin, En general, es ms fcil dibujar la red si la malla se encuentra sobre la pantalla y se hace el requerimiento de que todos los elementos se hallan sobre dicha malla, Con mayor importancia, se asegurar de que todas las conexiones sean establecidas entre los elementos. La pantalla al principio puede inicializarse al elegir Options (Opciones) en la barra de men seguido por Display Options (Desplegar Opciones). La caja de dilogo de Display Options permitir hacer todas las elecciones necesarias respecto al tipo de pantalla que se desee, Para estos propsitos se eligir Grid On, Stay on Grid y un Grid Size de 0.1" (Malla activa. Permanecer en la Malla y un Tamao de Malla de 0.1 "). Las opciones restantes se dejan para investigar. Una vez que se especifique con una pequea x en las cajas adecuadas, al dar OK se inicializar la pantalla con las especificaciones que se desean.
R
Primero se coloca la resistenciaR en la posicin adecuada al dar "click" a Draw (dibujar) en la barra de men seguido por Get New Part (seleccionar una parte nueva) y Browse (hojear). La caja de dilogo de Get Part aparecer, y si se recorre la biblioteca hasta que aparece analog.slb. se da "click" en la librera analog.slb y aparecer un listado de alternativas bajo el encabezado de Part (parte). Recorrindolo hasta ver R, se hace "click" en R y luego OK, y aparecer una resistencia en la pantalla. La secuencia entera puede reducirse con teclear R en la caja de dilogo de Add Part (aadir parte) y dando "click" en OK; sin embargo. la secuencia superior permite un primer acercamiento a una lista importante de bibliotecas y opciones. La resistencia aparecer en forma horizontal, lo que es perfecto para R l' Se mueve la resistencia a una posicin lgica, se le da "click" al botn izquierdo del mouse, y la resistencia R 1 est en posicin. Ntese la forma en que se "adhiere" a la estructura de la malla. Ahora. se tiene que colocar R 2 , pero R 2 es vertical en la figura 2.126. Al presionar etrl y R de manera simultnea, puede girar la resistencia 90 0 , permitiendo su colocacin en la fonna vertical adecuada. Puesto que no hay ms resistencias en el diagrama, slo se hace "click" al botn derecho del mouse y el proceso se completa. Las etiquetas Rl y R2 estn de manera correcta~ pero los valores son incorrectos. 2.13 Anlisis por computadora 101
Para cambiar un valor, se hace doble "click" en el valor sobre la pantalla (primer R 1) Y aparecer una caja de dilogo Set Attribute Value (establecer valor del atributo). Se escribe el valor correcto y aparecer en la pantalla al dar OK. Aparecer el 4.7k dentro de la caja, que puede moverse slo haciendo "click" en la pequea caja y mientras se mantenga oprimido el botn, se mueve el 4.7k a la posicin que se desee. Se libera el botn y la etiqueta de 4.7k permanecer donde se coloc. Una vez ah, un "click" adicional en cualquier lugar de la pantalla eliminar las cajas y terminar el proceso. Si se desea mover e14.7k posteriormente, se da un "click" sobre el valor y las cajas reaparecern. Se repite lo anterior para el valor de la resistencia R 2
E
Las fuentes de voltaje se encuentran en la biblioteca source.slb de Get Part y eligiendo VSRC. Dando OK da por resultado el smbolo de la fuente en el esquema, que puede colocarse como sea necesario. Despus de darle "click" para colocarlo donde se requiere, aparecer una etiqueta VI. Para cambiar la etiqueta a El, se hace "click" al VI un par de veces y aparecer una caja de dilogo de Edit Reference Designator (editar el designador de referencia). Se cambia la etiqueta a El y se la da "click" a OK y aparecer E 1 sobre la pantalla dentro de una caja. La caja puede moverse de la misma manera que las etiquetas para las resistencias. Cuando se tengan en la posicin correcta, slo se oprime el mouse una vez ms y El estar en posicin. Para establecer el valor de El se oprime el smbolo dos veces y aparecer una caja de dilogo. El Part Name:VSRC (nombre de la parte El: VSRC). Se seleccionaDC= y se establece el valor de 10 V. Antes de dejar la caja de dilogo se debe estar seguro de dar Save Attr (guardar atributos). Se hace "click" en OK y El ha sido fijado con un valor de 10 V aunque no aparezca en la red. Para aadir la etiqueta de 10 V al diagrama, se selecciona Draw en la barra de men seguido por Text (texto). Se escribe 10 V Y se hace "click" en OK; aparecer una caja en blanco que puede moverse a la posicin deseada. Cuando se hace "click" para colocarla, los 10 V aparecern en la pantalla. Se oprime el lado derecho del mouse para terminar el proceso y luego se oprime el lado izquierdo para eliminar la caja. El proceso ser el mismo para Ez' pero se debe estar seguro de incluir el signo negativo.
DIODO
El diodo est en la biblioteca eval.slb de la caja de dilogo Get Parto Oprimiendo el diodo DIN4l48 y el OK colocar el smbolo del diodo en la pantalla. Se mueve el diodo a la posicin correcta, y se oprime una vez. Las etiquetas DI y D1N4l48 aparecern cerca del diodo. Se oprime el lado derecho del mouse para terminar las series de colocacin de los diodos. En la figura 2.126 la etiqueta Si aparece en lugar del Dl' Al dar doble "click" el DI traer el Edit Reference Designator para cambiarlo a Si. Si la etiqueta DI no desaparece por completo, se utiliza la instruccin Ctrl L para dibujar de nuevo la red y sta eliminar cualquier lnea que persista. Si se desean ver las especificaciones de los diodos, se oprime una vez el smbolo del diodo y se utiliza la secuencia Edit (editar) - Model (modelo) - EditInslance Model (editar modelo ejemplo). El Model Editor aparecer y mediante un "click" puede cambiarse una parte. Para este anlisis se cambi Is a 2E-15 en lugar del valor implcito de 1 pA.
IPROBE
Puede desplegarse la corriente de la red al insertar un IPROBE (ensayo) en serie con los elementos de la red. IPROBE est en la librera special.slb y aparece como una cartula de medidor en la pantalla. El IPROBE responder con una respuesta positiva si la corriente entra al smbolo al final con un arco que representa la escala. Debido a que se est buscando una respuesta positiva en esta investigacin, el IPROBE debe ser instalado como se indica en la figura 2.130. Donde aparece el smbolo primero, ste est 180' fuera de fase con la corriente deseada. Por tanto, es necesario oprimir la secuencia Ctrl R dos veces para rotar el smbolo antes de colocarlo en posicin. Una vez en posicin, un "c1ick" completar el proceso. Un "click" en el botn derecho del mouse terminar la caracterstica de insercin del IPROBE.
102
LNEA
Los elementos ahora necesitan ser conectados al elegir Draw y luego Wire (cable). Aparecer entonces un lpiz que puede dibujar las lneas deseadas de la siguiente manera. Se mue ve el lpiz al principio de la lnea y se oprime el botn izquierdo del mouse. Luego se dibuja la lnea y se hace "click" una vez ms al botn izquierdo al final de la lnea. Si slo se debe dibujar una lnea. el proceso puede terminarse al oprimir el botn derecho del mouse. Si deben dibujarse lneas adicionales, slo se presiona la barra espaciadora despus de terminar una lnea y se dibuja la siguiente lnea.
v
EGND
El sistema debe tener tierra para actuar como punto de referencia para los voltajes de los nodos. La tierra (EGND, por las palabras en ingls de: Earth GrouND) es parte de la biblioteca port.slb y puede colocarse de la misma manera que los otros elementos de la red.
VIEWPOINT
Los voltajes de los nodos pueden desplegarse sobre el diagrama despus de la simulacin utilizando VIEWPOINTS (puntos de vista) que estn en la biblioteca special.slb de la caja de dilogo Get Parto Slo se coloca la flecha del smbolo VIEWPOINT en el punto donde se desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si es necesario. Ahora. la red est completa como lo indica la figura 2.130.
RI
DI
DIN4148
-.4542
El
~
:
4.7k
R2
2.2 k
2.066E-3
-'---==1-
-TL-____~.------~~
+
-==-- lV
E2
5V
Figura 2.130 Respuesta de Windows para la red de la figura 2.126.
ASIGNACIN DE NODOS
Cuando los elementos son capturados como en la parte anterior. la probabilidad es que los nodos asociados con cada elemento no concuerden con las referencias de los nodos asignadas de la figura 2.126. Sin embargo, esto puede cambiarse al oprimir el Examine Netlist (examinar la lista neta) bajo el encabezado Analysis (anlisis). El resultado es un listado de los elementos de la red y el valor numrico asignado a cada nodo. Esta lista puede cambiarse para igualar la de la figura 2.126 con una simple secuencia de insercinlborrado para cada referencia de los nodos. Para este anlisis las referencias de los nodos se cambiaron para igualarlas a la figura 2.126.
ANLISIS
Ahora. la red est lista para el anlisis. Para acelerar el proceso, se oprime Analysis (anlisis) y se elige Probe Setup (irticializacin de la prueba). Se elige Do Not Auto-Run Probe (no autoejecutar la prueba) debido a que Probe no es apropiada para este anlisis. Es una opcin que se presentar en un captulo posterior cuando se manejen las cantidades que cambian con el tiempo, la frecuencia o cualquier otra variable importante. Despus se procede con OK-Analysis-Simulate (Ok,anlisis, simulacin) para llevar a cabo el anlisis. Si se desarrolla correctamente, una caja de dilogo de PSpice aparecer indicando que el anlisis en de se termin. Se sale de la caja y el diagrama tendr la corriente y el voltaje de los nodos como en la figura 2.130. La corriente del circuito de 2.07 mA concuerda con la solucin en DOS, y el voltaje de los nodos en -{).46 Ves muy cercano a la solucin DOS de -{).45 V. 2.13 Anlisis por computadora
103
El archivo de salida puede observarse con la secuencia Analysis--Examine Output (anlisis, examinar salida), Varias de las partes importantes del archivo de salida aparecen en la figura 2,131, Obsrvese que las asignaciones de los nodos del Schematics Netlist (lista esquemtica neta) concuerda con las referencias de los nodos de la figura 2.126. Los parmetros de
................................................................... -.......
CIRCUIT DESCRIPTlON
.. Scbemati<:;s Ncdist ..
R RI
SN_OOO2 SN_OOOl 4.1lc.
a:R2
V_El
V El D:DI
SN_OOO4 SN_OOO3 2.2k

SNJ)OOSODC lOV
$N OOG40DC-SV SN-OOOI $N 0003 DIN4148-X
v_V6
......
SN:0005 SN:0002 e
Diode MODEL pARAMETERS
........_ .................................................................
IS
D1N414J.X 2.000000E-J S
BV JOO lBV l00.000000E~15

RS 16
TI 12.()()O()C)Ot...()9 CJO 2.000000E-12
............ -.........................................................
SMAU.-SlGNAL BIAS SOLtmON NOnE VOLTAGE NQDE VOLTAGE :NODE
(SN-"002) 10.0000 (SN_OOO4) '0000
TEMPERATURE = 27.000 DEG e
NODE VOLTAOE VOLTAGE

(SN_0001) .2925 (SN_OO<l3) ,4561 (SN_oooS) 10.0000
VOLTAGE SOUIlCE CUIUtENTS NAME CIllUU!NT

V_El V_P2 -2,065E-03 2.06SE-03
v_w~
2.06SE-03
TOTALPOWEIlDlSSlPAnON 3.10&<>2 WATTS
OPEltA~GPOINTJNFOlJ.MAnON
TEMPBRAnJRE- 27.000DEGC
.....
VD
........................................."' ! ..
DIODES
NAME O_DI MODEL D1N4I4&-X ID 2.01E-03
7.49E-Ol
REQ CAP
1.2SE+Ol 9,62&10
Figura 2.131
Archivo de salida para el anlisis PSpice (Windows) del circuito de la figura 2.126.
los diodos se repiten bajo el listado Diode MODEL PARAMETERS (parmetros de modelos de diodOS). La SMALL SIGNAL BIAS SOLUTION (solucin de pequea seal de polarizacin) incluye todos los voltajes de los nodos con la corriente listada a continuacin como las VOLTAGE SOURCE CURRENTS (corrientes de las fuentes de voltaje). La OPERATING POlNT INFORMATION (informacin del punto de operacin) revela que ID es de 2.07 mA Y que el voltaje a travs del diodo es de 0.749 V en lugar del 0.7 V utilizado en la solucin manual, una posihle razn para la ligera diferencia en el voltaje de los nodos listado arriba.
104
Ahora, se complet el anlisis utilizando la versin para Windows de PSpice.Al principio, puede parecer que se hace mucho ms trabajo antes de llegar a la solucin para Windows en comparacin con la solucin para DOS. Sin embargo, se debe dar al sistema de Windows una oportunidad para demostrar su versatilidad mientras se empiezan a examinar sus otras caractersticas. Con el tiempo, desde luego uno se vuelve ms adepto a la construccin de la red: y tambin, el resultado es una red dibujada con todos los voltajes de los nodos importantes y las corrientes deseadas impresas en el diagrama.
1. a)
2.2
Anlisis mediante la recta de carga
PROBLEMAS
Utilizando las caractersticas de la figura 2; 132b. determine ID' VD Y VR, para el circuito de la figura 2.132a. b) Repita el inciso a usando el modelo aproximado para el dodo y compare los resultados. e) Repita el inciso a utilizando el modelo ideal para el diodo y compare los resultados.
I 1
I
1
I
D(mA)
i
,
1 : 1
I ,
i
\
I 1 1
1 ,
i!
I ,
,
I
,
,
i
!
,
+
R
O.33kQ
1-30
I
I
,
!
!
,
I
,
,
I
,
\ ,
I
1 1
,
"R
~25
,
!
! ,
~20
1_, _
!
1
1
I i
\
I
!
I
1
,
1
ro)
Figura 2.132
Problemas 1.2.
i5
!
,
.
i
,
f-- 1O
I
I
,
!
i
i
,
I
,
I
I ,
,
1 1
I ,
I
I
1 ,
,
, ,
I
A
O
i ,
1 1 ,
,
I
5
6
!
I
O.7V
I
!
,
I
3 I
!
4
I
7
1
1 i
"
9
1
10
,
V~(V)
I
,
I~
rb)
5v
L______-'
Figura 2.133 Problemas 2. 3.
2. a) Usando las caractersticas de la fIgura 2.132b, detennine JD Y VD para el circuito de la figura 2.133. b) Repita el inciso a con R == 0.47 kQ. c) Repita el inciso a con R == 0.18 ka. 3. Determine el valor de R para el circuito de la figura 2.133 que resultar para una corriente del diodo de 10 mA si E:; 7 V. Utilice las caractersticas de la figura 2.132b para el diodo.
VD
s,
R
2.2 ka
+
v'"
4. a) Usando las caractersticas aproximadas para el diodo de Si. detennine el valor de V0.10 YV R, para el circuito de la figura 2.134. b) Desarrolle el mismo anlisis del inciso lA utilizando el modelo ideal para el diodo. e) Sugieren los resultados que se obtuvieron en los incisos a y b que el modelo ideal
puede ofrecer una buena aproximacin para la respuesta real bajo algunas condiciones?
Problemas
105

5. Determine la corriente / para cada una de las configuraciones de la figura 2.135 utilizando el modelo equivalente aproximado para el diodo.
SI
12 V
-10Q
1
20 V
,1
+ +
'1
*SI
10Q
tI
~~
IOV
SI
"ro-
>
tI
~ Ion
>20n
~~
SI
lb)
(o)
Figura 2.135
Problema 5.
6. Determine Vo e ID para las redes de la figura 2.136.
SI
2.2 kQ
1.2 kQ
4.7 kQ
Si
s,
lb)
Figura 2.136
Problemas 6, 52.
*
o
7. Determine el nivel de Vo para cada una de las redes de la figura 2.137.

SI
20 v
G,
2 kQ
'VV'v
1"'
2 kn
"
...
la)
(b)
Figura 2.137
Problema 7. 51.
8. Determine Vo e ID para las redes de la figura 2.138.
SI
/t
lOmA
2.2 kQ
1.2 kD:
1
"='
+20 V
5V
6.8 kn
lb)
':'
"='
SI
106
,
*
9. Detennine V0, y V0, para las redes de la figura 2.139.
Ge Si
3.3 kQ
(a)
(b)
F1gura 2.139
Problema 9.
2.5 Configuraciones en paralelo y en serie-paralelo
10. Detennine V o e JD para las redes de la figura 2.140.

15 V
+;ov
-+
Vo
ID
SI
~ ID
i --...~,
SI
SI~
~
Vo
SI
4.7 kQ
}>
>2.2 kQ
-5 V
(b)
_L
(a)
Figura 2.140
Problemas 10, 53.
* 11.
Detennine V o e 1 para las redes de la figura 2.141.

+lOV
+16V
t---~V,
>4.7kn
12 V
(b)
(a)
>
Figura 2.141
Problema 11.
Problemas
107
~I
12. Determine Vo] , Vo", e 1 para la red de la figura 2.142.
* 13.
Determine Vo e ID para la red de la figura 2.143.
10/'
1 kD
+10 V
~. 20 V
2kD
Si
Si
2 kQ
2 kQ
Figura 2.142
Problema 12.
Figura 2.143
Problemas 13, 54.
Si
2,6 Compuertas AND{OR
14. Determine Va para la red de la figura 2.38 con O V en ambas entradas. 15. Determine Vo para la red de la figura 2.38 con 10 V en ambas entradas.
16. Determine Va para la red de la flgura 2.41 con O V en ambas entradas.

Si
!
kn
17. Detenmne Va para la red de la figura 2.41 con 10 V en ambas entradas. 18. Determine Va para la compuerta lgica OR de la figura 2.144.
19. Detennine Va para la compuerta lgicaAND de la figura 2.145.

20. Determine el nivel de Vo para la compuerta de la figura 2..146.
Figura 2.144
-5
Problema 18.
21. Determine el nivel de Vo para configuracin de la figura 2.147 .

IOV
.5 V
Si
Si
5V
av
Si
2.2 kQ
IOV
Vo Si Ge
Vo
2.2 kD.
IkD
10V
-5 V
...
figura 2.147 Problema 21.
Figura 2.145
Problema 19.
flgura 2.146
Problema 20.
2.7 Entradas senoidales; rectificacin de media onda
22. Suponiendo un diodo ideal, dibuje vi' Vd e id para el rectificador de media onda de la figura 2.148. La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz.
; +.....
"
~_-I"'W--.llld~e'i!!I~_
oVd,=2V
* 23.
Repita el problema 22 con un diodo de silicio (VT = 0.7 V). Dibuje v L e i L
1 ...
~ T
~
* 24. Repita el problema 22 con una carga aplicada de 6.8 kQ como 10 indica la figura 2.149.
25. Para la red de la figura 2.150, dibuje Vo y determine V dc .
2.2 kD
figura 2.148 Problemas 22. 23. 24.
,,
i,
Ideal
"
V(\c= 2V
~1,
R,
2.2 kO
+
V;= 110 Y (rros) Ideal
2.2 kO
6.8 k.Q vL
Hgura 2.149
Problema 24.
Hgura 2.150 Problema 25.
108
,i
* 26. Para la red de la figura 2.151, dibuje va e iR'
I ka
-10 V
Figura 2.151
Problema 26.
* 27.
a)
b) e)
d) e)
Dado Pm;l:' == 14 rnW para cada diodo de la figura 2.152, determine el valor mximo de corriente de cada diodo (utilizando el modelo equivalente aproximado). Determine 1m:\ para Vi m~,::;: 160 V, Determine la comente a travs de cada diodo para V. utilizando los resultados del inciso b. Es la corriente detenninadaenel inciso e menorque~r~alor mximo determinado enel inciso a? Si slo estuviera presente un diodo, detennine la corriente del diodo y comprela con el valor
m,,-imo.
~:
o---
1""
....
>
~
47 kQ
+
v
.... -,;
<
> 56
kn
Figura 2.152
Problema 27.
28. Un puente rectificador de onda compieta con una entrada senoidal de 120- V nns tiene una resistencia de carga de 1 ill. a) Si se utilizan diodos de silicio, cul es el voltaje dc disponible en la carga? b) Determine el valor PIV que se requiere de cada diodo. e) Encuentre la corriente mxima a travs de cada diodo durante la conduccin. d) Cul es el valor de potencia que ser requiere de cada diodo? 29. Determine va y el valorPIV que se requiere para cada diodo de la configuracin de la figura 2.153.
Diodos ideales
+
2.2 kQ
-100 V
Figura 2.153
Problema 29.
Problemas
109
---
~---~
.,
* 30. Dibuje V o para la red de la figura 2.154 y determine el voltaje de de disponible.
+
Diodos ideales
2.2 kQ
2.2 kQ
2.2 kQ
-100 V
* 31.
Dibuje V o para la red de la figura 2.155 y determine el voltaje de de disponible.
+
Diodos ideales
2.2 kn 2.2 kn -170V
2.9 Recortadores
32. Dibuje V o para cada red de la figura 2.156 para la entrada que se indica.
"
20V
Si
5V
Ideal
+
2.2 kn
~
"
6~8
+
kfl
,
-20 V
'o
"
(b)
Figura 2.156
Problema 32.
OV
"
Si 5V ~c--I~M----1II--_____- - - <
-lOV
r
(a)
1.2 ldl
4.7 kQ
(b)
llO
* 34.
Dibuje
para cada red de la figura 2.158 para la entrada que se indica.
2() V
:--JT
2V
Ideal
Ideal
"
O---IM----.-~ ro
\',
I kQ
v,
2.2 kQ
o
-5 V
~o-----<j~o
(a)
+5 y
(b)
Figura 2.158
Problema 34.
* 35.
Dibuje
para cada red de la figura 2.159 para la entrada que se indica.
4Y
2_2 k.Q
S(
"0
,~vvv---
, ~AA. 2.2 kQ ~T
S(
(a)
(b)
FIgura 2.159
Problema 35.
36. Dibuje
iR
Vo
para la red de la figura 2.160 para la entrada que se indica.
10 kQ
o--JVV\;
+
"
-+
'R
S3Y
o
i1
s '
e
20 V
+ o
-20 V
0--.1' "
",
Id,al
. ~
j
~ >R "
o
" 0--.1
Ideal
R
"
5Y
.".
...
(b)
(a)
Figura 2.161
Problema 37.
Problemas
III
_.~
38. Dibuje V o para cada red de la figura 2.162 para la entrada que se indica. Sera una buena macin considerar que se trata de un diodo ideal para ambas configuraciones? Por qu?
aproxi~
e
120 v
o-------j'
1\
o-------j
sr ~
fR <
+
l',
,,
sr
R
T
(b)
20 V
"
Figura 2.162
Problema 38.
* 39.
Para la red de la figura 2.163: a) Calcular 5 T. b) Comparar 5rcon la mitad del periodo de la seal aplicada. c) Dibujar vo.
e
+\0
o--KI~---.---~-~
0.\)lF
,,
~
sr
R ~56kn
L------I _ lO f = 1 kHz
-'1=- 2 v
* 40.
Disear un circuito cambiador de nivel para llevar a cabo la funcin que se seala en la figura 2.164.
+30 V Diodos ideales
20V
+
Diseo
+ o
-lOV
-20 V
Figura 2.164
Problema 40.
* 41.
Disear un circuito cambiador de nivel para llevar a cabo la funcin que se indica en la figura 2.165.
Diodos de silido IOV
+
Diseo
2.7 V
o
-10 V
-17.3 V
112
Captulo 2
Aplicaciones de diodos
2. Il
Diodos Zener
* 42.
Determinar VL,IL e IR para la red de la figura 2.166 siR L = ISOn. b) RepitaelincisoasiRL =4700. e) Determine el valor de R L que establecer las condiciones mximas de potencia para el diodo
a)
Zener.
d) Detennine el valor mnimo de RL para asegurar que el diodo Zener est en estado 'encendido".
R,
+ - IR
Vi'::::
220 Q
10 V
P2m" = 400 mW
V f.
Figura 2.166
Problema 42.
* 43. * 44.
a)
Disee la red de la figura 2.167 para mantener V[ en 12 V para una variacin en la carga (lL) desde O hasta 200 mA. Esto es, determine Rs y Vz.
b) Determine P 2m", para el diodo Zener del inciso a.

Para la red de la figura 2.168, determine el rango de Vi que mantendr VL en 8 V Y no exceder el valor mximo de potencia del diodo Zener.
45. Disear un regulador de voltaje que mantendr un voltaje de salida de 20 V a travs de una carga de 1 kQ con una entrada que tendr una variacn entre 30 y 50 V. Esto es. determine el valor adecuado de Rs y la corriente mxima IZM ' 46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para una onda cuadrada de S-v.
1
....
91 Q
2.12 Circuitos multiplicadores de voltaje

P Zm "
Vz = 8 V =400rn'W'
0.22 kQ
47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secundario del transfonnador es de 120 V (rrns).
48. Detennine los valores PIV que se requieren por los diodos de la figura 2.121 en tI1Ilinos del
voltaje pico del secundario Vm .
,Figura 2.168
Problemas 44, 55.

49. Escriba el archivo de entrada para PSpice (DOS) para detenninar las corrientes 1).12 e 1m de la figura 2.36 (ejemplo 2.15). 50. Utilizando PSpice (DOS), escriba el archivo de entrada para determinar Vo para la red de la figura 2.38. 51. Escriba el archivo de entrada PSpice (DOS), para determinar Vo para la red de la figura 2.137b. 52. Desarrolle un anlisis para la red de la figura 2.l36b utilizando P$pice (Windows). 53. Desarrolle un anlisis para la red de la figura 2.140b usando PSpice (Windows). 54. Desarrolle un anlisis para la red de la figura 2.143 utilizando PSpice (Windows). 55. Desarrolle un anlisis general de la red Zener de la figura 2.168 usando PSpice (Windows). 56. Repita el problema 49 utilizando BASIC. 57. Repita el problema 50 usando BASIC.
,. Los asteriscos indican problemas ms difciles.
Problemas
113
CAPTULO
Transistores bipolares de unin

f3
3.1 INTRODUCCIN
Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electrnico ms interesante y tambin el que ms se desarroll. El diodo de bulbo fue introducido por J. A. Fleming en 1904. Poco tiempo despus, en 1906, Lee De Forest le aadi un tercer elemento al diodo al vaco, denominado rejilla de control, lo cual dio por resultado el triodo, primer amplificador de su gnero. En los aos subsecuentes, la radio y la televisin ofrecieron un gran estmulo a la industria de los bulbos. La produccin se increment,de cerca de un milln de bulbos en 1922 a .cien millones aproximadamente en 1937. A principio de los aos treinta el tubo de vaco de cuatro y cinco elementos cobr gran importancia en la industria de los tubos electrnicos al vaCo. En los aos siguientes la industria se convirti en una de las ms importantes y se lograron rpidos avances en el diseo. tcnicas de manufactura. aplicaciones de alta potencia y alta frecuencia y la miniaturizacin. Sin embargo, el 23 de diciembre de 1947, la industria de la electrnica registr la aparicin de un nuevo campo de inters y desarrollo. Fue esa tarde cuando Walter H. Brattain y Joseph Bardeen demostraron la accin amplificadora del primer transistor en la compaa Bell Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra en la figura 3.1. Las ventajas de este dispositivo de estado slido de tres terminales respecto al bulbo se manifestaron de inmediato: era ms pequeo y ligero, no tena requerimientos de
Los inventores del primer transistor en los BeU Laboratories: doctor WiIliam Shockley (sentado); doctor John Bardeen (izquierda); doctor Walter H. Brattain. (Cortesa de los archivos
AT&T.)
Dr. Shockley Naci en: Londres.

Inglaterra, 1910
PhD Harvard, 1936 Dr. Bardeen Naci en: Madison.

Wisconsin, 1908
PhD Princeton. 1936 Dr. Brattain Naci en: Amoy, China,

1902 PhD Universidad de
Minnesota. 1928
Todos compartieron el Premio Nobel en
1956 por esta contribucin.
Figura 3.1
El primer transistor. (Cortesa BeU Telephone Laboratories.)
114
calentamiento o disipacin de calor, su construccin era resistente y era ms eficiente debido a que el mismo dispositivo consuma menos potencia, estaba disponible para utilizarse de inmediato, no requera de un periodo de calentamiento y era posible utilizar voltajes de operacin ms bajos. Ntese que, a partir del anlisis anterior, en este captulo se aborda por primera vez el anlisis de dispositvos con tres o ms terminales_ El lector encontrar que todos los amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de potencia) tendrn por lo menos tres terminales, donde una controla de flujo de las otras dos terminales.
p
O,150l"l
0.001 itl. ~I
r-p
B
3.2
CONSTRUCCIN DE TRANSISTORES
(a)
El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de material tipo n y una capa tipo p, o bien, de dos capas de material tipo p y una tipo n. Al primero se le llama transistor npn, en tanto que al segundo transistor pnp.Ambos se muestran en la figura 3.2 con la polarizacin de de adecuada. En el captulo 4 encontrar que la polarizacin de de es necesaria para establecer la regin de operacin adecuada para la amplificacin de ac. La capa del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector slo muy poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipo pon al que circundan. Para los transistores que se muestran en la fIgura 3.2, la proporcin del espesor total respecto al de la capa central es de 0.150/0.001 = 150: 1. El dopado de la capa central es tambin mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este material al limitar el nmero de portadores "libres". Para la polarizacin que se muestra en la figura 3.2 las terminales se indican mediante las literales E para el emisor, e para el colector y B para la base. Se desarrollar una apreciacin de la eleccin de esta notacin cuando se analice la operacin bsica del transistor. La abreviatura BJT, de transistor bipolar de unin (del ingls, Bipolar Junction Transistor), suele aplicarse a este dispositivo de tres terminales. El trmino bipolar refleja el hecho de que los huecos y los electrones participan en el proceso de inyeccin hacia el material polaIlzado de forma opuesta. Si slo se utiliza un portador (electrn o hueco), entonces se considera un dispositivo unipolar. El diodo Schottky, que se considera en el captulo 20, es uno de estos dispositivos.
0.001 in. ~II-
0.150I"l
n
(b)
Figura 3.2 Tipos de transstores: a) pnp; b) npn.
3.3 OPERACIN DEL TRANSISTOR

Ahora se describir la operacin bsica del transistor utilizando el transistor pnp de la figura 3.2a. La operacin del transistor npn es exactamente la. misma que s se intercambiaran las funciones que cumplen el electrn y el hueco. En la figura 3.3 se dibuj de nuevo el transistor pnp sin la polarizacin base-colector. Obsrvense las similitudes entre esta situacin y aquella del diodo con polarizacin directa del captulo l. El espesor de la regin de agotamiento se redujo debido a la polarizacin aplicada, lo que da por resultado un flujo muy considerable de portadores mayoritarios desde el material tipo p hacia el tipo n.
+Portadores mayoritarios
+- + + +-++ p-+ -:++-+- + ++/ _B
....
+ 1, l'
FIgura 3.3 Unin con polarizacin d.irecta de un transistor pnp.
3.3 Operacin del transistor
115
f3
Ahora se eliminar la polarizacin base-colector del transistor pnp de la figura 3 .2a, segn se muestra en la figura 3.4. Es pertinente considerar las similitudes entre esta situacin y la del diodo con polarizacin inversa de la seccin 1.6. Recuerde que el flujo de los portadores mayoritarios es cero, y da por resultado slo un flujo de portadores minoritarios. corno indica la figura 3.4. Por consiguiente. en resumen:
Una unin p-n de un transistor tiene polarizacin inversa, mientras que la otra tiene polarizacin directa.
En la figura 3,5 ambos potenciales de polarizacin se aplicaron a un transistor pnp, con el flujo resultante indicado de portadores mayoritarios y minoritarios. Obsrvense, en la figura 3.5, los espesores de las regiones de agotamiento, que indican con claridad cul unin tiene polarizacin directa y cul polarizacin inversa. Como se indica en la figura 3.5, habr una gran difusin de portadores mayoritarios a travs de la unin p~n con polarizacin directa hacia el material tipo n. As, la pregunta sera si acaso estos portadores contribuirn de forma directa a la corriente de base lB o si pasarn directamente al material tipo p. Debido a que el material tipo n del centro es muy delgado y tiene baja conductividad. un nmero muy pequeo de estos portadores tomar esta trayectoria de alta resistencia hacia la tenninal de la base. La magnitud de la corriente de base casi siempre se encuentra en el orden de los microamperes. comparado con miliamperes para las corrientes del emisor y del colector. La mayor cantidad '"de estos portadores mayoritarios se difundir a travs de la unin con polarizacin inversa, hacia el material tipo p conectado a la terminal del colector, segn se muestra en la figura 3.5. La razn de esta relativa facilidad con la cual los portadores mayoritarios pueden atravesar la unin con polarizacin inversa se comprender con facilidad si se considera que para el diodo con polarizacin inversa, los portadores mayoritarios inyectados aparecern como portadores minoritarios en el material tipo n. En otras palabras, tuvo lugar una inyeccin de portadores minoritarios al material de la regin de la base tipo n.A la combinacin de esto con el hecho de que todos los portadores minoritarios en la regin de agotamiento atravesarn la unin con polarizacin inversa de un diodo puede atribursele el flujo que se indica en la figura 3.5.
+Portadores mayoritarios +Ponadores minoritarios +Portadores minoritarios
Figura 3.4 Unin con polarizacin inversa de un transistor pnp.
Figura 3.5 Flujo de portadores mayoritarios y minoritarios de un transistor pnp.
Al aplicar la ley de corriente de Kirchhoff al transistor de la figura 3.5, como si fuera un solo nodo, se obtiene
(3.1)
y se observa que la corriente del emisor es la suma de las corrientes del colector y de la base. Sin embargo, la corriente del colector est fonnada por dos componentes: los portadores mayoritarios y minoritarios, segn se indica en la figura 3.5. Al componente de corriente minoritaria se le denomina corriente de fuga y se le asigna el smbolo leo (corriente le con la tenninal del emisor abierta). Por tanto, la corriente total del colector se detennina mediante la ecuacin (3.2).
(3.2)
116
Capitulo 3 Transistores bipolares de unin
(3
Para los transistores de propsto general, le se mide en miliamperes, mientras que leo se mide en microamperes o nanoamperes. leo' al igual que Is para un diodo con polarizacin inversa, es sensible a la temperatura y debe analizarse con cuidado cuando se consideren rangos amplios de temperatura. S lo anterior no se considera de manera adecuada, es susceptible de afectar de manera severa la estabilidad de un sistema a una temperatura alta. Las mejoras en las tcnicas de construccin han generado niveles significativamente ms bajos de leo' a tal grado que casi siempre es posible omitir sus efectos.
VI./"
vcc
3.4
CONFIGURACIN DE BASE COMN

Ea
1,
--.
La notacin y los smbolos que se utilizan junto Con el transistor en casi todos los textos y manuales que se publican hoy en dia, se indican en la figura 3.6, para la configuracin de base comn con transistores pnp y npn. La tenninologia de la base comn se deriva del hecho de que la base es comn tanto a la entrada como a la salida de la configuracin. A su vez, por lo re~ guIar la base es la terminal ms cercana a, o que se encuentra en, el potencial de tierra. A lo largo de este libro todas las direcciones de corriente harn referencia al flujo convencional (huecos) en lugar de hacerlo respecto al flujo de electrones. Esta eleccin se bas, sobre todo. en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e industriales se utiliza el flujo convencional. y las flechas en todos los simbolos electrnicos tienen una direccin definida por esta convencin. Recuerde que la flecha en el simbolo del diodo define la direccin de la conduccin para la corriente convencional. Para el transistor: La flecha en el smbolo grfico define la direccin de la corriente del emisor (flujo convencional) a travs del dispositivo.
Todas las direcciones de corriente que aparecen en la figura 3.6 son las direcciones reales. definidas por medio de la eleccin del flujo convencional. Ntese. en cada caso. que I E = le + IR' Obsrvese tambin que las polaridades aplicadas (fuentes de alimentacin) son tales que permiten establecer una corriente en la direccin que se indica en cada rama. Es decir, se compara la direccin de lE con la polaridad de VEE para cada configuracin y la direccin de le con la polaridad de Vce Para describir en su totalidad el comportamiento de un dispositivo de tres tenninales. como los amplificadores de base comn de la figura 3.6. se requiere de dos conjuntos de caractersticas, uno para el punto de excitacin o parmetros de entrada y el otro para el lado de la salida. Corno se muestra en la figura 3.7, el conjunto de entrada para el amplificador de base comn relacionar la corriente de entrada (lE) con un voltaje de entrada (VBE) para varios nIveles de voltaje de salida (VeB)' El conjunto de salida relacionar la corriente de salida (le) con un voltaje de salida (VeB) para varios niveles de corriente de entrada (lE)' segn se muestra en la figura 3.8. E1 conjunto de caractersticas de la salida o colector tiene tres regiones bsicas de inters, como se indica
r'
I,~
6
B lo)
le
.~
L
E
+
,
I/ cc
Vu
1,
...
0---"--,.
B
(b)
Figur,l 3.6 Notacin y smbolos utilizados con la configuracin de base comn: a) transistor pnp; b) transistor npn.
7
6
Ir I "
=1\'
Il
O.!.
OA
0.6
0.8
1.0
Val-: (V)
figura 3.7 Caractersticas del punto de entrada o manejo para un amplficador a transistor de silicio de base comn.
3.4 Configuracin de base comn
117
f3
Ir (mA)
,
7
Regin activa (rea sin sombra)

7mA
1-
f-
6mA
5
4
1-
'o Ti
~
"
5mA
~
" " Oi '"
."
3
2
'" 'o " .0;,

<>::
4mA
3mA 2mA
11-
IE= 1 mA
IE=O mA I
Figura 3.8 Caractersticas de salida o colector para un amplificador a transistor de base com:1.
L.L
-1
10
15
20
V es (V)
Regin de corte
en la figura 3.8: las regiones activa, de corte y de saturacin. La regin activa es la que suele utilizarse para los amplificadores lineales (sin distorsin). En particular:
En la regin activa la unin base-colector se polariza inversamente, mientras que la unin emisor-base se polariza directamente.
La regin activa se define mediante los arreglos de polarizacin de la figura 3.6. En el extremo ms bajo de la regin activa, la corriente del emisor (IE) es cero; esa es la verdadera corriente del colector, y se debe a la corriente de saturacin inversa leo' como lo seala la figura 3.8. La corriente leo real es tan pequea (microamperes) en magnitud si se compara con la escala vertical de le (miliamperes) que aparece virtualmente sobre la misma lnea horizontal en donde le =O. Las condiciones de circuito que existen cuando lE =O para la configuracin de base comn se muestran en la figura 3.9. La notacin que con ms frecuencia se utiliza para lco en los datos y las hojas de especificaciones es, como se indica en la figura 3.9,lCBO. Debido a las mejoras en las tcnicas de fabricacin, el nivel de leBo para los transistores de propsito general (en especial los de silicio) en los rangos de potencia baja y mediana, por lo regular es tan bajo que puede ignorarse su efecto. Sin embargo, para las unidades de mayor potencia/cBo aparecer todava en el rango de los microamperes. Adems, recuerde que I CBO ' as como ls' para el diodo (ambas corrientes de fuga inversas) son sensibles a la temperatura. A mayores temperaturas, el efecto de leBo puede convertirse en un factor importante debido a que aumenta muy rpidamente con la temperatura. Obsrvese en la figura 3.8 que cuando la corriente del emisor se incrementa por arriba de cero, la corriente del colector aumenta a una magnitud en esencia igual a aquella de la corriente del emisor, segn se detennina por las relaciones bsicas de corriente en el transistor. Ntese asimismo el efecto casi nulo de V eB sobre la corriente del.colector para la regin activa. Las curvas indican con claridad que una primera aproximacin a la relacin entre lEe Icen la regin activa est especificada por
(3.3)
Figura 3.9 Corriente de saturacin inversa.
Como se infiere por su propio nombre, la regin de corte se define como la regin en la que la corriente del colector es OA, segn indica la figura 3.8. As tambin:
En la regin de corte, tanto la unin base-colector como la unin emisor-base de un transistor tienen polarizacin inversa.
lIS
Captulo 3
Transistores bipolares de unin
f3
La regin de saturacin se define como la regin a la izquierda de las' caractersticas de VCE = OV. La escala horizontal en esta regin se expandi para mostrar con claridad el cambio radical que sufren las caractersticas en esta regin. Obsrvese el incremento exponencial en la corriente del colector cuando el voltaje VeB se incrementa hacia los O V. En la regin de saturacin, tanto la unin base-colector como la emisor-base estn en polarizacin directa. Las caractersticas de entrada de la figura 3.7 revelan que para valores fijos del voltaje del colector (VeR)' conforme se incrementa el voltaje base-emisoLla corriente del emisor aumenta de tal manera que es muy similar a las caractersticas del diodo. De hecho, los niveles crecientes de V eB tienen un efecto tan bajo sobre las caractersticas que, como una primera aproximacin, se pueden ignorar los cambios ocasionados por VCB y sus caractersticas pueden dibujarse corno se ilustra en la figura 3.10a. Si se aplica la aproximacin de segmentos lineales, dar por resultado las caractersticas que se presentan en la figura 3.l0b. Al avanzar un paso ms e ignorando la pendiente de la curva, y, por tanto, la resistencia asociada con la unin con polarizacin directa, se obtendrn las caractersticas que denota la figura 3.10c. Para los propsitos de anlisis de este texto, el modelo equivalente de la figura 3,lOc se utilizar para todos los anlisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre en estado "encendido", se supondr que el voltaje base-emisor es el siguiente:
V8E = 0.7 V
(3.4)
En otras palabras, el efecto de las variaciones debidas a VeB y <:lla pendiente de las caractersticas de entrada se omitirn en tanto sea posible analizar las redes de transistores de tal manera que ofrezcan una buena aproximacin a la respuesta reaL sin involucrarse demasiado en las variaciones de los parmetros de menor importancia.
t
8
7
6 5
4
ir (mAl
11, (mAl
\ J, ,mAI
8 -
Cualquier Vr;
..
,
6
5
4
I I
"
5 4
3
2
3
2
0.2
0.4
06
0.8
VIIE(V)
0.2
0.4
0.6
L"
0.8
0.7 V
!
VBf,(V)
O,
0.2
0.4
06 'e)
0.8
VSE(V)
1')
lb)
Figura 3.10 Desarrollo del modelo equivalente para ser utilizado para la regin base-emisor de un amplificador en modo de de.
Es importante apreciar en su totalidad el enunciado que establece las caractersticas de la figura 3.10c. stas especifican que con el transistor en estado "encendido" o activo, el voltaje base-emisor ser de 0.7 V a cualquier nivel de corriente del emisor controlada mediante una red extema. Desde la primera vez que se encuentra cualquier configuracin de transistor en el modo de dc. es posible especificar de inmediato que el voltaje base-emisor es de 0.7 V si el dispositivo se encuentra en la regin activa, una conclusin muy importante para el anlisis de dc que se explica a continuacin.
119
,~
f3
EJEMPLO 3.1
a) b)
e)
d)
Utilizando las caractersticas de la figura 3.8. determine la corriente resultante del colector cuando lE = 3 mAy VeB = 10 V. Empleando las caractersticas de la figura 3.8, determine la corriente resultante del colector si lE pennanece en 3 mA pero V CS se reduce a 2 V. Usando las caractersticas de la figuras 3.7 y 3.8, determine VBE cuando le = 4 mA y VeB =20V. Repita el inciso e utilizando las caractersticas de las figuras 3.8 y 3.lOc.
Solucin a) b) c) d) Las caractersticas indican con claridad que le'= IE= 3 mA. El efecto de cambio de VeB puede omitirse e le contina siendo 3 mA. A partir de la figura 3.8, IE'= le = 4 mA. En la figura 3.7 el nivel resultante de V BE es de aproximadamente 0.74 V. Una vez ms, a partir de la figura 3.8,1,," le= 4 mA. Sin embargo, en la figura 3.lOc VBE es de 0.7 V para cualquier nivel de corriente del emisor.
Alfa (a)
En el modo de dc los niveles de le e lE debidos a los portadores mayoritarios se encuentran relacionados por una cantidad llamada alfa y definida por la siguiente ecuacin:
(3.5)
donde le elE son los niveles de corriente en el punto de operacin. Si bien las caractersticas de la figura 3.8 podran sugerir que a =1 para los dispositivos prcticos, el nivel de alfa suele extenderse de 0.90 a 0.998, donde la mayora se aproxima al extremo alto del rango. Debido a que alfa slo puede definirse para los portadores mayoritarios, la ecuacin (3.2) se convierte en
le
= alE
+ leBO
(3.6)
Para las caractersticas de la figura 3.8 cuando lE::::: O mA, le es por consiguiente igual a
ICBO ; no obstante, como se mencion antes, el nivel de Icso es con frecuencia tan pequeo que
prcticamente no es posible detectarlo en la grfica de la figura 3.8. En otras palabras, cuando
lE=' O mA, en la figura 3.8, le tambin parece ser de O mA para el rango de valores de VCB'
Para las situaciones de ac donde el punto de operacin se desplaza sobre la curva de caracterstica, un alfa en ac se define mediante
a "
= (He - -I AlE V CB :: constante
(3.7)
En tnninos fonnales, alfa de ac se denomina como de base comn, corto circuito o factor de amplificacin por razones que resultarn ms obvias cuando se analicen los circuitos equivalentes para transistores en el captulo 7. Por el momento, se debe reconocer que la ecuacin (3.7) especifica que un cambio relativamente bajo en la corriente del colector se divide entre el cambio correspondiente en lE cuando se mantiene constante el voltaje del colector a la base. En la mayor parte de las situaciones, las magnitudes de aac y adc son muy cercanas, lo cual pennite utilizar la magnitud de una para la otra. El uso de una ecuacin como la (3.7) se demostrar en la seccin 3.6.
Polarizacin
La polarizacin correcta de la configuracin de base comn en la regin activa se puede determinar con rapidez, si se utiliza la aproximacin Ic : IE,y suponiendo, por el momento, que lB
120
Captulo 3 Transistores bipolares de unin
f3
figura 3.11 Establecimiento de la polarizacin correcta para un transistor pnp en base comn en
la regin activa.
'" O IlA. El resultado es la configuracin de la figura 3.11 para el transistor pnp. La flecha del smbolo define la direccin del flujo convencional para lE == le Luego se insertan las fuentes de con una polaridad tal, que soportarn la direccin resultante de la corriente. Para el transistor npn se in vertiro las polaridades.
Algunos estudiantes sienten que pueden recordar si la flecha del smbolo del dispositivo
se encuentra apuntando hacia adentro o haca afuera. comparando las literales del tipo de tran-
sistor con las literales adecuadas de las frases "apuntando hacia adentro" o "no apuntando
hacia adentro". Por ejemplo, existe una similitud entre las literales npn y las literales itlicas de no apuntando hacia adentro y las literales pnp con apuntando hacia adentro.
3.5
ACCIN AMPLIFICADORA DEL TRANSISTOR
Ahora que se ha establecido la relacin entre le e lE en la seccin 3.4, se puede explicar la accin bsica de amplificacin del transistor sobre un nivel superficial utilizando la red de la figura 3.12. La polaridad de no aparece en la figura debido a que nuestro inters se limita a la
respuesta en ac. Para la configuracin de base 'comn, la resistencia ac de entrada determinada

por las caractersticas de la figura 3.7 es muy pequea y casi siempre vara entre 10 y 100 Q. La resistencia de salida, segn se detennin en las curvas de la figura 3.8, es muy alta (mientras ms horizontales sean las curvas, mayor ser la resistencia) y suele varar entre 50 kQ Y 1 MQ (100 kQ para el transistor de la figura 3.12). La diferencia en cuanto a resistencia se debe a la unin con polarizacin directa en la entrada (base-emisor) y a la unin con polarizacin inversa en la salida (base-colector). Utilizando un valor comn de 20 Q para la resistencia de entrada, se encuentra que
V.,
1, =
200mY 20Q
= lOmA
Ri
Si se asume por un momento que
aac ;;;
1 (le;;; le)'
IL = li = 10 mA
y
v.L =
ILR
= (10 mA)(5 ill)
= 50Y
+
Vi::
I
I\
1,
pnp
E
e
B
1,
---+-
200 mV
---'--+
20Xu
- I
+
R
5 k!l
R,
V,
lOQkQ
Figura 3.12 Accin bsica de a.mplificacin de voltaje de la configuracin de base comn.
3.5 Accin amplificadora del transistor
121
f3
La amplificacin de voltaje es
--= =200mV
50 V
250
Vi
Los valores tpicos de la amplificacin de voltaje para la configuracin de base comn varan entre 50 y 300. La amplificacin de corriente (le/lE) es siempre menor que 1 para la configuracin de la base comn. Esta ltima caracterstica debe ser obvia debido a que le = alE Y a es siempre menor que 1. La accin bsica de amplificacin se produjo mediante la transferencia de una comente 1 desde un circuito de baja resistencia a uno de alta. La combinacin de las partes de las dos palabras en itlicas, en la siguiente frmula, da como resultado el trmino transistor; esto es,
transferencia + resistor
---7
transistor
3.6
CONFIGURACIN DE EMISOR COMN
La configuracin de transistor que se encuentra ms a menudo aparece en la figura 3.13 para los transistores pnp y npn. Se le denomina configuracin de emisor comn debido a que el emisor es comn o hace referencia a las terminales tanto de entrada como de salida (en este caso, es comn tanto a la tenninal de base como a la de colector). Una vez ms, se necesitan dos conjuntos de caractersticas para describir por completo el comportamiento de la configuracin de emisor comn: uno para el circuito de entrada o base-emisor y otro para el circuito de salida o colector-emisor. Ambos se muestran en la figura 3.l4.
v"
- ~
lB
le
V ee
v"
e
P
le
lB
1
E
(b)
V cc
,---0
e
Bo--'----I
-+-
lB
Figura 3.13 Notacin y smbolos utilizados con la configuracin de emisor comn: a) transistor npn; b) transistor pnp.
E (,)
Las corrientes del emisor, colector y base se muestran en su direccin convencional para la corriente. Si bien cambi la configuracin del transistor, an se puede aplicar las relaciones de corriente que se desarrollaron antes para la configuracin de base comn. Es decir, lE = le +
IBele=aIE
Para la configuracin de emisor comn, las caractersticas de salida son una grfica de la corriente de salida (le) en funcin del voltaje de salida (VCE) para un rango de valores de corriente de entrada (lB). Las caractersticas de entrada son una grfica de la corriente de entrada (lB) en funcin del voltaje de entrada (VBE) para un rango de valores de voltaje de salida (VCE)'
122
f3
/c(mA) .Vn,=!V
6
100
.va=JOv
(Regin de saturacin)
90
80
70
31!~_"",~--:::--.--~_=--=_30-,~A _____
60
2~~=:~::::::::::::::::::::~2~0~~~A~___
10 .LA
(R:gln activa)
50
40
30
20
10
10
\5
0.2
0.4
0.6
0.8
l.0
V 8E (V)
lao
=f3/ C80
(al
(Regin de corte)
(b)
Figura 3.14 Caractersticas de un transistor de silicio en la configuracin de emisor comn: a) caractersticas del colector; b) caractersticas de la base.
Obsrvese que en las caractersticas de la figura 3 J 4 la magnitud de lB se indica en microamperes, comparado con los miliamperes de le- Considere tambin que las curvas de lB no son tan horizontales como las que se obtuvieron para lEen la configuracin de base comn, 10 cual indica que el voltaje del colector al emisor tendr influencia sobre la magnitud de la corriente del colector. La regin activa para la configuracin del emisor comn es la parte del cuadrante superior derecho que tiene mayor linealidad, es decir. la regin en la que las curvas para lB son casi rectas e igualmente espaciadas. En la figura 3.l4a, esta regin existe a la derecha de la lnea punteada en VCt.; y por arriba de la curva para lB igual a cero. La regin a la izquierda de VCE,,,, se denomi~a regin de saturacin.
En la regin activa de un amplificador de base comn la unin del colector-base se encuentra polarizada inversamente, mientras que la unin base-emisor se encuentra polarizada directamente.
Recuerde que estas son las mismas condiciones que existieron en la regin activa de la configuracin de base comn. La regin activa de la configuracin de emisor comn se puede emplear tambin para la amplificacin de volt~ie. corriente o potencia. La regin de corte para la configuracin de emisor comn no est tan bien definida como para la configuracin de base comn. Obsrvese en las caractersticas del colector de la figura 3.14 que le no es igual a cero cuando lB es cero. Para la configuracin de base comn, cuando la corriente de entrada lE fue igual a cero, la corriente del colector fue igual slo a la corriente de saturacin inversa leo' de tal forma que en la curva lE = O Y el eje de los voltajes fue uno para todos los propsitos prcticos. La razn de esta diferencia en las caractersticas del colector puede obtenerse a travs del manejo adecuado de las ecuaciones (3.3) y (3.6). Es decir, Ecuacin (3.6): le = al La sustitucin da Volviendo a arreglar da: Ecuacin (3.3): le =
~leBo
m.lc
+
+ lB) + leBo
I CBO
(3.8)
I -
a
123
3.6 Configuracin de emisor comn
f3
Si se considera el caso que recin se analiz, donde lB;;;; O A, Y se sustituye un valor tpico
como de 0.996, la corriente resultante del colector es la siguiente:

le
a(OA)
l-a
leBo
le80
- 0.996
0.004
= 2501eBo
Si leso fuera 1 ,uA.la corriente resultante del colector con lB
=OA sera 250(1 ,uA) =0.25 mA,
segn se refleja en las caractersticas de la figura 3.14.

Como referencia futura, a la corriente del colector definida con la condicin lB = O /lA se
le asignar la notacin que indica la ecuacin (3.9).

=
leBo
(3.9)
I -
a1/,=0""
En la figura 3.15 se demuestran las condiciones para esta corriente recin definida con su
direccin asignada de referencia.
Para propsitos de amplificacin lineal (la menor distorsin), el corte para la configuracin de emisor comn se definir mediante le = ICEO'
En otras palabras, la regin por abajo de lB = O J1A debe evitarse si se requiere una seal de salida sin distorsin. Cuando se utiliza como interruptor en el circuito lgico de una computadora, un transistor tc;nd.r dos puntos de operacin interesantes: uno en la regin de corte y otro en la regin de saturacin. La condicin ideal de corte debe ser le = O mA para el voltaje elegido VeE . Debido a que lCEO suele ser bajo en magnitud para los materiales de silicio, el corte existir para fines de conmutacin cuando lB = O J1A o lc = ICEO,pero slo para los transistores de silicio. Sin
embargo, para los transistores de germanio, el corte para fines de conmutacin se definir mediante las condiciones que existan cuando lc = ICBO. Dicha condicin se puede obtener, por
10 regular, para los transistores de germanio mediante la polarizacin inversa de la unin baseemisor, con unas cuantas dcimas de volt. Recuerde que para la configuracin de base comn se hizo una aproximacin al conjunto de caractersticas de entrada mediante un equivalente de segmentos lineales, que dio como resultado V BE = 0.7 V para cualquier nivel de lE mayor que O mA. Para la configuracin de emisor comn se puede recurrir al mismo mtodo, lo cual da por resultado el equivalente aproximado de la figura 3.16. El resultado da sustento a la conclusin anterior respecto a que para un transistor "encendido" o activo, el voltaje de la base-emisor es de 0.7 V. En este caso, el voltaje est fijo para cualquier nivel de corriente de base.
/B (pA)
100 90 80 70 60 50 40 30 20 10
Figura 3.15 Condiciones de cir<:uito relativos a CEO.
0.2
0.4
0.6
0.8
0.7 V
Figura 3.16 Equivalente de segmentos lineales para las caractersticas del diodo de la figura 3.14b.
124
a) b)
Utilizando las caractersticas de la figura 3.14, determine le cuando lB

~lOV.
30 /lA Y VeE
~
EJEMPLO 32
Empleando las caractersticas de la figura 3.14, determine le cuando V" VeE~ 15 V.
0.7 V Y
Solucin a) b) En la interseccin delB = 30 /lA Y V CE = 10 V.lc =3.4 mA. Usando la figura 3.14b.IB ~ 20 /lA cuando VBE ~ 0.7 V. A partir de la figura 3.14a. se encuentra que I C = 2.5 mA. en la interseccin de lB = 20 /lA Y VCE = 1S V.
Beta (JJ)
En el modo de de, los niveles de le e lB se relacionan mediante una cantidad a la que llamaremos beta y se defmen mediante la ecuacin siguiente:
(3.10)
donde le e lB son determinadas en un punto de operacin en particular de las caractersticas. Para los dispositivos prcticos, el nivel de f3 suele tener un rango entre cerca de 50 y ms de 400, con la mayora dentro del rango medio. Como para a, f3 revela ciertamente la magnitud relativa de una corriente respecto a la otra. Para un dispositivo con una f3 de 200, la corriente del colector equivale a 200 veces ia magnitud de la corriente de base. En las hojas de especificaciones, f3dc se incluye, por lo regular, como h FE , donde la h se obtiene de un circuito equivalente hbrido que se presentar en el captulo 7. Los subndices FE se derivan de una amplificacin de corriente directa (por las siglas en ingls de,jorward) y la configuracin de emisor comn, respectivamente. Para las situaciones de ac, una beta ac. se define en los trminos siguentes:
(3.11) El nombre formal para f3ac es factor de amplificacin de corriente directa de emisor comn. Debido a que, por lo general, la corriente del colector es la comente de salida para una configuracin de emisor comn, y la corriente de base es la corriente de entrada, el trmino amplificacin se incluye en la nomenclatura anterior. La ecuacin (3.11) es similar en cuanto a formato a la ecuacin para aC en la seccin 3.4. El procedimiento para obtener lXac a partir de las curvas de caractersticas no se explic debido a la dificultad para medir realmente los cambios de le elE sobre las caractersticas. Sin embargo, la ecuacin (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede utilizar para encontrar aac empleando una ecuacin que se obtendr ms adelante. Por lo regular, en las hojas de especificaciones f3ac se indica como he' Obsrvese que la nica diferencia entre la notacin que se utiliza para la beta de, especficamente J3dc = hFE , radica en el tipo de literal que se emplea para cada cantidad sealada como subndice. La literal h contina haciendo referencia al circuito equivalente hbrido que se describir en el captulo 7 y lafe a la ganancia de corriente directa (por las siglas en ingls de,jorward) en la configuracin de emisor comn. El uso de la ecuacin (3.11) se describe mejor mediante un ejemplo numrico utilizando un conjunto real de caractersticas, como las que aparecen en la figura 3.14a y se repiten en la 3.17. Detennine f3ac para una regin de las caractersticas definidas por un punto de operacin de IB = 25 /lA YV eE 7.5 V,como se indica en la figura 3.17. La restriccin de VeE constante requiere que se dibuje una lnea vertical a travs del punto de operacin en VCE = 7.5 V. En cualquier lugar de esta lnea vertical el voltaje VCE es 7.5 V, una constante. El cambio en lB
125
1e ( mA )
9
1
I I
~V
vt:-,...
V
_ J)lA
I
I
I
I I
!
)
I
I
!
.
I 8Ol1A
! I
!
I
I I
i
!
! ,
I
70 )lA
I
I
I
I
60 )lA
!
I
!
I
4
,
V
VI
~ VI
I
lB:
1
5+
I !
1Punto Q
140 pA
I 1 1
I
1
I
1
I
!
j
25 IJA
30 pA
i
1
i
I
I
<
,
2
1
1 e, /
f{_ -i
-- .... -lB I
I
I
!
i
i
20)1A
I
I I
10 pA
i
!
I
;
I
I
20
I
25
1
I
1,-O)lA
5/
VcE =7.5 V
10
15
VU(V)
Figura 3.17 Determinacin de f3ac y
Pdc a partir de las caractersticas del colector.
(!J.I B) como aparece en la ecuacin (3.11) se define entonces al elegir dos puntos en cada lado del punto Q a lo largo del eje vertical, y a distancias aproximadamente similares a cada lado del punto Q. Para esta situacin, las curvas de lB = 20 }.lA Y de 30 }.lA cumplen el requisito sin extenderse muy lejos del punto Q. Tambin definen los niveles de lB que se definen con facilidad en lugar de tener que interpolar el nivel de lB entre las curvas. Es pertinente mencionar que la mejor determinacin suele hacerse manteniendo la .1 18 que se seleccion tan pequea como sea posible. En las dos intersecciones de lB Y el eje vertical, los dos niveles de le pueden determinarse trazando una lnea horizontal sobre el eje vertical y leyendo los valores resultantes de le' El f3ac resultante para la regin se puede determinar mediante
f3"
Me
le, - le,
IBc - lB I
LlIB vCE = constante

3.2 mA - 2.2 mA
30}.lA - 20}.lA
1 mA
1O}.iA
= 100
La solucin anterior revela que para una entrada de ac en la base, la corriente del colector ser de aproximadamente 100 veces la magnitud de la corriente base. Si se determina la beta de dc en el punto Q:
126
p
Aunque no son exactamente iguales, los niveles de f3ac y de f3dc se encuentran razonablemente cercanos y a menudo se pueden utilizar indistintamente. Esto es, si se conoce el nivel de f3ac ' se supone que es de la misma magnitud aproximadamente que f3dc ' y viceversa. Tome tambin en cuenta que dentro del mismo lote, el valor de f3ac variar en alguna medida entre un transistor y el siguente, aunque cada uno tenga el mismo nmero de cdigo. Es probable que la variacin no sea significativa para la mayor parte de las aplicaciones; por consiguiente, es suficiente validar el sistema aproximado anterior. Casi siempre, mientras ms bajo sea el nivel de ICEo' ms cercanas sern las magnitudes de las dos betas. Debido a que la tendencia se dirige hacia niveles ms y ms bajos de lCEO' la validacin de la aproxmacin anterior se sustenta an ms. Si las caractersticas tuvieran la apariencia de aquellas que se encuentran en la figura 3.18, el nivel de f3ac sera el mismo en todas las regiones de las caractersticas. Obsrvese que el paso o incremento en lB se ha fijado en 10 pA, Y el espaciamiento vertical entre las curvas es el mismo en cada punto de las caractersticas. es decir. 2 mA. El clculo de {3" en el punto Q indicado dar por resultado
=----45 !lA
9mA
7mA
2mA
= 200
35 !lA
10 !lA
Detenninar beta de dc en el mismo punto Q dar por resultado 8mA

40 !lA
= 200
lo cual revela que si las caractersticas tienen la apariencia de la figura 3.18, la magnitud de f3 ac y de f3dc ser la misma en cada punto de las caractersticas. Es importante observar que I CEO = O!lA. Aunque un conjunto de caractersticas de un transistor real nunca tendr la apariencia de la figura 3.18. ofrecemos un conjunto de caractersticas con el objeto de compararlas con las que se obtienen con un trazador de curvas (que se describir enseguida).
le (mA)"
12 11 10 9
8
IB==60,uA
r'------------------------1 1 1 1 1 1 1 1
IB=50)JA
Punto Q
lB == 40)JA
JB=)O,UA
6
5 -4
IB=20,uA
rfI 5
2
1
lB = 10 ,uA lB = O j1.A (lCEO == O IJA) /
JO
I 15
20
Figura 3.18 Caractersticas en la cual f3 ac es igual en cualquier lado y
f3 ac '" f3 dc-
Para el anlisis subsecuente, el subndice correspondiente a dc o ac no se incluir con la f3 para evitar la confusin a que dan lugar las expresiones con etiquetas innecesarias. Para las situaciones de dc bastar con reconocerla como f3dc ' y para cualquier anlisis en ac ser {3ac" Si se especifica un valor de {3 para una configuracin de transistor en particular, por 10 regular se utilizar tanto para los clculos de dc como para10s de ac.
127
f3
Es posible establecer una relacin entre 13 y a utilizando las relaciones bsicas que se han presentado hasta ahora. Al utilizar 13 = lellB se tiene que lB = lelJ3, y a partir de a = lellE se tiene que lE = lela. Al sustituir en
lE = le + lB
se tiene
le
= le + f3
le
y al dividir ambos miembros de la ecuacin entre le se obtiene
-:;;;;
a
o bien
1 +f3
a
f3 = af3 +
= (f3
+ l)a
en consecuencia
I a=f3:1 I
f3=-1 - a
(3.12a)
o bien A su vez, recuerde que
(3.12b)
=---
1- a
pero al utilizar una equivalencia de
--=13+1
1 -
derivado de lo anterior, se encuentra que
leEO = (f3 + 1)leBo
o bien
(3.13)
segn se indica en la figura 3.14a. Beta es un parmetro en particular importante porque ofrece un vinculo directo entre los niveles de corriente de los circuitos de entrada y los de salida para una configuracin de emisor comn. Es decir, (3.14)
y dado que
lE = le + lB
=
f3 IB +
lB
(3.15)
se tiene
Las dos ecuaciones anteriores desempean un papel muy importante en el anlisis que se realiza en el captulo 4.
Polarizacin
La polarizacin adecuada de un amplificador de emisor comn puede determinarse de una manera similar a la presentada para la configuracin de base comn. Suponga que se le presenta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad correcta para colocar al dispositivo en la regin activa. El primer paso consiste en indicar la direccin de lE segn lo establece la flecha en el smbolo del transistor como se muestra en la figura 3.19b. Despus, se presentan las otras
128
f3
?
?
r
1')
lb)
1
('1
Figura 3.19
Determinacin del arreglo polarizacin apropiada para una configuracin
de transistor npn en emisor comn.
corrientes como se indica, tomando en cuenta la relacin de la ley de corriente de Kirchhoff: le
+ lB = lE' Por ltimo, se introducen las fuentes con las polaridades que soportarn las direcciones resultantes de lB e le' segn se muestra en la figura 3.19c, para completar el concepto. El mismo sistema puede aplicarse a los transistores pnp. Si el transistor de la figura 3.19 tiene un transistor pnp, se invertirn todas las corrientes y polaridades de la figura 3.19c.
3.7
CONFIGURACIN DE COLECTOR COMN
La tercera y ltima configuracin de transistor es la configuracin de colector comn, que se ilustra en la figura 3.20 con las direcciones adecuadas de corriente y notacin de voltaje. La configuracin de colector comn se utiliza sobre todo para propsitos de acoplamiento de impedancia, debido a que tiene una alta impedancia de entrada y una baja impedancia de salida, contrariamente a las de las configuraciones de base comn y de un emisor COmn.
80----1
e
la)
e
lb)
Figura 3.20 Notacin y smbolos utilizados con la configuracin de colector comn: a) transistor pnp; b) transistor npn.
3.7 Configuracin de colector comn
129
80------1
E R
Figura 3.21 Configuracin de colector comn utilizado para propsitos de acoplamiento de

impedancia.
En la figura 3.21 se muestra una configuracin de circuito de colector comn con la resistencia de carga conectada del emisor a la tierra. Obsrvese que el colector se encuentra conectado a la tierra aunque el transistor est conectado de manera similar a la configuracin del emisor comn. Desde un punto de vista de diseo. no se requiere de un conjunto de caractersticas de colector comn para elegir los parmetros del circuito de la figura 3.21. Puede disearse utilizando las caractersticas de emisor comn de la seccin 3.6. Para todos los propsitos prcticos, las caractersticas de salida para la configuracin de colector comn son las mismas que para la configuracin de emisor comn. Para la configuracin de colector comn, las caractersticas de salida son una grfica de lEen funcin de V EC para un rango de valores de lB Por tanto. la corriente de entrada es la misma tanto para las caractersticas del emisor comn como para las del colector comn. El eje horizontal del voltaje para la configuracin del colector comn se obtiene con slo cambiar el signo del voltaje del colector al emisor de las caractersticas del emisor comn. Por ltimo, existe un cambio casi imperceptible en la escala vertical de lc de las caractersticas de emisor comn, si le se reemplaza por lE para las caractersticas de colector comn (debido a que a" 1). Para el circuito de entrada de la configuracin de colector comn las caractersticas bsicas de emisor comn son suficientes para obtener la infonnacin que se requiere.
3.8 LMITFS DE OPERACIN

Para cada transistor hay una regin de operacin sobre las caractersticas, las cuales asegurarn que no se rebasen los valores mximos y que la seal de salida exhiba una distorsin mnima. Esta regin se defini para las caractersticas del transistor de la figura 3 .22. Todos los lmites de operacn para un transistor se definen en la hoja de especificaciones que se describir en la seccin 3.9. Algunos de los lmites de operacin se explican por s .solos, tales como la corriente mxima: del colector (a la que por lo regular se hace mencin normalmente en la hoja de especificaciones como corriente continua del colector) y voltaje mximo del colector al emisor (que a menudo se ~breva como V CEO o V(BRlCEO en la hoja de especificaciones). Para el transistor de la figura 3.22, ICm', se especific como 50 mA Y VCEO como 20 V. La lnea vertical relativa a
50 )lA
40
Regin e saturacin
40 )lA
30
20
_________________________________,~,-.~20~)lA~~ lE ... ... ...

1~
101~
______________________
5
Regin de corte
~~~
1O)lA
~--
Figura 3.22 Definicin de la

regin lineal (sin distorsin) de
~ __ O.3V I V
CE ,al
10
15
20
operacin para un transistor.
130
las caractersticas que se define como VCE,", especifica el VCE mnimo que puede aplicarse sin caer en la regin no lineal denominada como regin de saturacin. El nivel de VCE, .., suele encontrarse en las proximidades de los 0.3 V que se especifican para este transistor. El nivel mximo de disipacin se define mediante la ecuacin siguiente:
(3.16)
Para el dispositivo de la figura 3.22, la disipacin de potencia del colector se especific como 300 mW. As surge la pregunta respecto a cmo graficar la curva de disipacin de potencia del colector especificada por el hecho de que
Pe "', = VCEle. = 300 mW

o bien
VCEle = 300 mW
En cualquier punto de las caractersticas el producto de V eE e le debe ser igual a 300 ID W. Si se elige que le tenga un valor mximo de 50 mA y se sustituye en la relacin anterior, se obtiene VCEle VCE(50 mA) VeE
= 300mW = 300mW =
300mW 50mW
= 6V
Como resultado, se encuentra que si le = 50 mA, entonces VCE == 6 V sobre la curva de disipacin de potencia, como se indic en la figura 3.22. Si ahora se elige que V eE tenga un valor mximo de 20 V, el nivel de le es el siguiente:
(20 V)/c = 300 mW 300mW l e = - - - = 1SmA 20V
definiendo un segundo punto sobre la curva de potencia. Si ahora se elige un nivel de le a la mitad del rango medio tal como 25 mA, y se despeja Con objeto de obtener el nivel resultante de VCE' se obtiene
300mW
y
300mW 25mA
= 12V
Como tambin se indica en la figura 3 .22. Por lo regular, se puede dibujar un estimado general de la curva real utilizando los tres puntos que se defmieron antes. Desde luego, mientras ms puntos se tengan, ms exacta ser la curva: sin embargo, casi siempre lo nico que se necesita es un estimado general. La regin de corte se define como la regin por abajo de lc = ICEO' Esta regin debe evitarse tambin si la seal de salida debe tener una distorsin mnima. En algunas hojas de especificaciones slo se incluye ICBO' Entonces, se debe utilizar la ecuacin lCEO = f3/ CBO para darse una idea del nivel de corte si no se dispone de las curvas caractersticas. La operacin en la regin resultante de la figura 3.22 asegurar una distorsin mnima de la seal de salida, y los niveles de corriente y de voltaje que no daarn al dispositivo, En caso de que no se disponga de las curvas caractersticas, o que stas no aparezcan en la hoja de especificaciones (cosa que suele ocurrir), slo habr que asegurar que le' V CE' Y su producto Vc~c caigan dentro del rango que aparece en la ecuacin (3.17).
3.8 limites de operacin
131
f3
lCEO VCE ""1
:> lc :> lc m" :> V CE :> VCE
(3.17)
m:1x
Para las caractersticas de base comn, la curva de potencia mxima se define mediante el siguiente producto de cantidades de salida:
(3.18)
3.9 HOJA DE ESPECIFICACIONES DE TRANSISTORES

Debido a que la hoja de especificaciones es el enlace de comunicacin entre el fabricante y el usuario, es muy importante que la informacin que incluye se reconozca y se entienda con claridad. Aunque no hemos presentado todos los parmetros, ahora conoceremos casi todos. Los parmetros restantes se presentarn en los captulos siguientes. Entonces, se har men-
cin a esta hoja de especificaciones con objeto de repasar la forma como se presenta el
parmetro. La infonnacin que se proporciona como figura 3.23 se tom directamente de la publicacin Small-Signal Transistors, FETs, and Diodes (Transistores de pequea seal. FET y diodos) que prepar la compaa Motorola Inc. EI2N4123 es un transistor npn de uso cuya identificacin de encapsulado y tenninales aparecen en la esquina superior derecha de la figura 3.23a. Casi todas las hojas de especificaciones se desglosan en valores nominales mximos, caractersticas trmicas y caractersticas elctricas. Las caractersticas elctricas se desglosan despus en "encendido", "apagado" y en caractersticas de pequea seal. Las caractersticas de "encendido" y "apagado" se refieren a los lmites de de, en tanto que las de pequea seal incluyen los parmetros importantes para la operacin en ac. Obsrvese en la lista de valores nominales mximos que VCEm" =V CEO =30 V con lc m" = 200 mA. La disipacin mxima del colector Pc.' = PD = 625 mW. El factor de prdida de disipacin bajo el valor mximo especifica que er~alor mximo disminuye en 5 mW por el aumento de cada 1 de temperatura por arriba de los 25 oC. En las caractersticas "apagado" leBo se especifica como 50 nA y en las de "encendido" VCE . = 0.3 V. El nivel de hFE tiene un rango entre 50 y 150 en lc =2 mA Y VCE = 1 V. y un valor .;';nimo de 25 a la mayor corriente de 50 mA al mismo voltaje. Ahora definimos los lmites de operacin para el dispositivo y se repiten a continuacin en el fonnato de la ecuacin (3.17) utilizando h FE = 150 (el lmite superior) e ICEO '" {3ICBO = (150)(50 nA) 7.5 ,uA. Es cierto que para muchas aplicaciones el 7.5 ,uA 0.0075 mA puede considerarse como O mA sobre una base aproximada.
Q
Lmites de operacin
7.5,uA
:> le :> 200 mA
0.3V:>VcE :>30V
VcElc :> 650mW
En las caractersticas de pequea seal se proporciona el nivel de h, ({3,,) junto con una grfica de la forma en que vara con la corriente del colector en la figura 3.23f. En la figura 3.23j se demuestra el efecto de la temperatura y la corriente del colector en el nivel de h FE ({3,,).A temperatura ambiente (25 oC) obsrvese que h FE ({3do) tiene un valor mximo de l en el rea cercana a 8 mA aproximadamente. Confonne lc se incrementa por arriba de este nivel, hFEdisminuye a la mitad del valor cuando Ices igual a 50 mA. Tambin puede disminuir a este nivel si lc disminuye al nivel bajo de 0.15 mA. Como se trata de una curva normalizada. si se tiene un transistor con f3dc h FE 50 a temperatura ambiente, el valor mximo a 8 rnA es 50. Cuando [c 50 mA ha disminuido a 50/2 25. En otras palabras, la nonnalizacin revela que
132
f3
el nivel real de h FE a cualquier nivel de le se dividi entre el valor mximo de h FE a esa temperatura y con le;; 8 mA. Obsrvese asmismo que la escala horizontal de la figura 3.23j es una escala logartmica. Las escalas logartmicas se analizan con todo detalle en el captulo 11. Es probable que el lector, cuando disponga de tiempo para revisar las primeras secciones del captulo 11, quiera hacer un nuevo repaso de las grficas que se incluyen en esta seccin.
nLORES :'IOOMI:'\ALES MXIMOS Valor Voltaje coleCIOf-eTmsor Smbolo VCEO VCBU VojJje emisor-base Corriente del colector continua
Di<";'l;J.(in tol"l del di~po~ilivo @T,\=25C
Prdjd~ R~ngll
2N4123
Unidad Vd, Vdc Vdc mAdc
2N4123
ENCAPSULADO 29-04, ESTILO \ TO-92 (TO-226AA)
30
YEBO
5.0
'"
'e
Pe
d~
200
625 5,0
3 Colc<:tor
mW
m'W"C
de
di~lpJC1{m
arriba
25 "C
TJ.T"
de
temperJ!Ur~
de umn en
(}per~cin
-55~+15()
'c
J ~lmaccnam'~n1o
"2
e .l,.R.\CTERisTICAS TRMICAS
Caracterstica
R~~isteneia
R;'~
3
1 Em"or
Smbolo
Rme
Mximo
Lnidad CW CW
tcrmiea. unin a enc:p,;ul:J.do
833
TRANSISTOR DE PROPSITO GENERAL

NPl'i SILICIO
ReSistencia trmie<l. unin a ambiente
R~JA
200
CARACTERisTICAS ELCfRICAS (T JI ~ 25 T
m~nos qu.:;e .:specifiquc lo contr.lrio)
Caracterstica
CARACTERiSTlCAS DE APAGADO Voltaje de ruptura {1} colector-emisor {le - 1.0 mAde.I E -O} Voltaje de ruptura colector-b<lse {l =oIOflAdc.lr"'O} Voltaje de ruptuw emisor-base
{l~=IOflAde.le"'O}
Mximo
Lnidad
VIBRICEO V'BRICBO V"'BR1E.!lO leBo I EBO
30
Vd<: Vdc Vdc
40
5.0
Comente de corte del colector (Ves'" 20 Vde. lE = O) Corriente de corte del emIsor {V OE =o 3.0 Vdc.l e '" O}
50
nAde
50
nAde
c ARA c TERISTICAS DE ENe ENDIDO

Ganancia de corriente OC 1) (le'" 2.0 mAdc. VCE "" 1.0 Vdc) = 1.0 Vdc) Voltaje de saturacin (l) colector-emisor (le 50 mAde.l e = 5.0 mAdc)
(! =50mAdc.V
h~
50
25
150
Vd'
VCE 'Ul
V BE,~,
0,3
0,95
VolwJe de satUr.lcin base-emisor (le'" 50 mAdc.I B = 5.0 mAdc)
Vdc
-, CARACTERISTICAS DE PEQt;ENA SENAL

Producto ganancia en corriente-ancho de band3 (le'" 10 mAdc. VCE '" 20 Vde. f= 100 MHz) CapaCItancia de sahdu (V CB = 5.0 Vdc. lE =-0. f '" 100 MHz) Capacitanc,a de entrada ("'BE == 0.5 Vdc.l c = Q. f == 100 KHz) CapacitancIa colector-base (Ir",O,V cs =-5.0V.f= 100kHz) Ganan<:ia en corriente en ~quei\a seial (le = 2.0 mAdc. VCE "" 10 Vde. f= 1.0 kHz) GananCia en comente-alta frecuencia (Ic = 10 mAdc. V = 20 Vdc. f== 100 MHz) CE (le 2.0 mAde. V CE"" 10 V, f= 1.0 kHz)
50
-,
f,
250
4.0
MHz
pF pF pF
'O
4.0
200
2.5
50
200
6.0
dE
Figura de ruido {le = 100 flAdc. VCE"" 5.0 Vde. Rs '" 1.0 k ohm. f= 1.0 KHz} (I) Pru.:ba de pulso: ancho del pulso _ 300 .s. Ciclo de trabaJo'" 2.0 <k
Figura 3_23
Hoja de especificaciones de transistores.
3.9 Hoja de especificaciones de transistores
133
f3
Antes de concluir esta descripcin de las caractersticas, obsrvese el hecho de que no se proporcionan las caractersticas reales del colector. De hecho, casi todas las hojas de especificaciones que presentan la mayora de los fabricantes omiten proporcionar las caractersticas completas. Es de esperarse que los datos que se proporcionan sean suficientes para utilizar de manera eficaz el dispositivo en el proceso de diseo. Como se observ en la introduccin de esta seccin, no todos los parmetros que se incluyen en la hoja de especificaciones se definieron en las secciones o captulos anteriores. Sin embargo, la hoja de especificaciones que se proporciona en la figura 3.23 se mencionar con frecuencia en los captulos que siguen, a medida que se presenten los parmetros. La hoja de especificaciones puede ser una herramienta muy valiosa en el diseo o al utilizarla en el anlisis, pero debe hacerse cualquier esfuerzo que sea necesario para conocer la importancia de cada parmetro. y la forma en que puede variar con los niveles cambiantes de comente, temperatura y dems.
Figura 1 - Capacitancia Figura 2 - Tiempos de conmutacin
10
7.0
,
, ,
,i
,
200
,
i
!
i
,
100
70
""', ,
~
" "
";:
5.0
" '-'
3.0
2.0 _,COb~
:::::::<.... -........... ........... /

.........
i
.
e .bo T-
~ ! I : , , i l'
E.
, .
....
8= ,~
~
50
30
20
........
, ,."'<'
.~
O.sy+-c-I
3.0
I I
. i / ,,/
:/
.~.
20 30 40
10.0
7.0
V cc = 3 V
le/lB-lO
VEB (abieno)
"y: .Y. ............... / ...... Ir ~ ! '........ ......... /~ . i
1.0
I
0.1
0.2 0.3 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 Voltaje de polarizacin inversa (V)
Ib1
5.0 1.0
2.0
20 30 5.0 10 le- Corriente de colector (mA)
50
100
200
('1
CARACTERSTICAS DE PEQUEA SEJ\;AL PARA AUDIO
FIGURA DE RUIDO
(V CE = 5 Vdc. T A = 25"C)
Ancho de banda = 1.0 Hz
Figura 3 - Variaciones de frecuencia. 12 10

,
Figura 4 - Resistencia de la fuente 14
f= 1 kHz
12 10
,
Resistencia de la fuente =' :WO.Q V l e = 1 mA
:s "
~
u
;::
W
i\..X
'\.
~
Resistencia de la fuente = '200.0:
.JI
V/
//
1/
/
/
/
'//
1mAJ"/
le = 0.5 mA
Resistencia de la fuente = 1 kD.
:s
~
8 -----le =0.5mA
6
4
"-
l;
:;:
;
2
O 0.1
'x:" .......... ::-~

:
,
v---
Ic= 5O I1 A
.... ~
v/ .
I
.J /
I
I
.g
;::
,
/V "I'-~! / .
~X
.'i
I
5, 4
2
/ / !/'J /!/'"
!
/~
Ic= .5O I1 A
--
Resist~ncia de la fuente = 500 n
:;: "'
:
,
1;
iooJ.I.A , .
-------... le = 100 J.LA

0.2
0.4
"(kHz.) r Frecuencia
(dI
10
20
40
100
0.1
0.2
0.4
1.0
2.0
4.0
10
20
40
100
(,)
Figura 3.23 Continuacin.
134
f3
PARMETROS h VCE = 10V,j= 1 kHz. T\=25C
Figura 5 - Ganancia de corriente Figura 6 - Admitancia de entrada
100
----I I I I
e_
--
~
o
'6
50
'~"
~
20
10
5.0
~~
" 'g
:g
.~
-j
___________
0.5 1.0
'-~_L-
,
30 0.1
I
.:::./
5.0 10
1.0
__
0.2
1.0
2.0
1.0 0.1
0.2
2.0
5.0
10
JC' Corriente de colector (mAl
le- Corriente de colector (mA!

(g)
(O
Figura 7 - Impedancia de entrada
Figura 8 . Relacin de retroalimentacin de voltaje
1.0
0.5
0.2 ' -_ _ _ . _ _ _ _ _ _ _ _ _---'
=:_-.====:=====~=. ~-;;;,-j._-_ ..
-------------0.5 1.0
2.0
0.1
0.2
5.0
10
0.2
le' Corriente de colector (mA)

(h)
0.5 2.0 1.0 1(". Corriente de colector (mAl

(i)
5.0
10
CARACTERSTICAS EST TICAS Figura 9 '" Ganancia de corriente en DC

1.0
I
~
2
, TJ
+\25C
" = " -g " .~ ,

~
1.0
0.7
+25OC 5SOC
VCE=lV _
i
o o
o
.<:;
O ,
.:::,"'-
" ~
e
0.5
0.3 0.2
..!
I
1
--1
'............
I
"'70 100
,
1.0
'\. '\. '- ,,~
0.1 0.1
0.2 0.3
0.5
0.7
2.0
3.0
5.0 7.0
10
20
30
50
le Corriente de colector (mA)
"""
200
Ftgura 3.23
Continuacin.
135
"
f3
3.10 PRUEBA DE TRANSISTORES
De manera semejante como ocurre con los diodos, existen tres "rutas" que pueden tomarse para verificar un transistor: trazador de curvas, medidor digital y hmerro.
Trazador de curvas
El trazador de curvas de la figura 1.45 generar una imagen igual a la pantalla de la figura 3.24 una vez que todos los controles se ajusten de manera adecuada. Las pantallas ms pequeas a la derecha indican la escala que debe aplicarse a las caractersticas. La sensibilidad vertical es de 2 mA /div, 10 que da por resultado la escala que se ilustra a la izquierda del monitor. La sensibilidad horizontal es de 1 V /div, 10 que da por resultado la escala que se muestra abajo de las caractersticas. La funcin de paso indica que las curvas estn separadas por una diferencia de 10 pA, empezando en Of.1A para la curva de la parte inferior. El ltimo factor de escala que se proporciona se puede utilizar para detenninar con rapidez la f3ac para cualquier regin de las caractersticas. Slo multiplique el factor que aparece en pantalla por el nmero de divisiones entre las curvas lB en la regin de inters. Por ejemplo, determine f3" para un punto Q de le = 7 mAy V CE = 5 V. En esta regin de la pantalla, la distancia entre las curvas lB es de' de una divisin, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que
=
10
div
(200) = 180
div
2.0"",(
,
!
I
1:
,
16mA:
SO ,(lA
Venieal por divisin 2mA

,
,
14mAi, 12mAi
r
/:
e
.
r-
,70 !lA
,
i,
i
I
i
60 flA 50,(lA 40,uA
Horizontal por divisin
r'
IV
i !
I
4mAi
i
30 llA 20 llA
Por paso 10,(lA
2mAI
:
"
!OllA
/3 o gm por
divisin 200
Figura 3.24 Respuesta del trazador de curvas al transistor npn 2N3904.
I
i
! OmA"
OV
.
-~,_.
- 7V SV
OllA
9V lOV
lV
2V
3V
4V
5V
6V
lc, = 8.2 mA
r.;:-: : --:::-:::::2->=::=-C=+f=--~-ti========1 -8mA IB,=40pA
=-ro div
Flgura 3.25 Determinacin de la
f3ac para las caractersticas del

transistor de la figura 3.24 a le =
7mAyVCE =:SY.
Ic,=6.4mA
-1 J
+/ ..
Punto Q (lc =7mA.VcE =5V)
IB=30~A
136
f3
Al utilizar la ecuacin (3.11) se obtiene
le, - le, = B.2mA - 6.4mA lB, - lB,

1.8mA 10llA lo cual verifica la determinacin anterior.
= 180
40llA - 30llA
Medidores digitales avanzados

Hoy en da, en el mercado se dispone de medidores digitales avanzados, como el que se muestra en la figura 3.26, que son capaces de proporcionar el nivel de h FE , si se utilizan los conectores que estn en la parte inferior a la izquierda del disco selector de funcin. Obsrvese la opcin de pnp o npn y la disponibilidad de dos bornes para el emisor para manejar la secuencia de contactos, segn sea el encapsulado. El nivel de h FE se determina a una corriente del colector de 2 mA para el Testmate l75A, que tambin aparece en la pantalla digital. Obsrvese que este verstil instrumento tambin puede verificar un diodo. Puede medir la capacitancia y la frecuencia adems de las funciones nonnales de medicin de voltaje, corriente y resistencia. De hecho, en el modo de verificacin de diodo se puede usar para verificar las uniones p-n de un transistor. Con el colector abierto, la unin base~emisor debe dar por resultado un voltaje bajo de aproximadamente 0.7 V, con la punta de prueba roja (positivo) conectada a la base y la punta de prueba negra (negativo) conectada al emisor. Una inversin de las tenninales debe dar por resultado una indicacin G.L. para representar la unin con polarizacin inversa. De manera anloga, con el emisor abierto. es posible verificar los estados de polarizacin directa e invers de la unin base-colector.
Ftgura 3.26 Probador de transistores. (Cortesa de Computronics Teehnology, lne.)
3,1 () Prueba de transistores
137
f3
hmetro
Un hmetro o las escalas de resistencia de un DMM pueden utilizarse para verificar el estado de un transistor. Recuerde que para un transistor en la regin activa, la unin base-emisor tiene polarizacin directa y la unin base-colector polarizacin inversa. Por tanto, en esencia. la unin con polarizacin directa debe registrar una resistencia relativamente baja, mientras que la unin con polarizacin inversa muestra una resistencia mucho mayor. Para un transistor npn, la unin con polarizacin directa (palarizada por la fuente interna en el modo de resistencia) base-emisor debe verificarse como se indica en la figura 3.27, y da por resultado una lectura que, por lo regular, caer en el rango de 100 Q a unos cuantos kilohms. La unin con polarizacin inversa base-colector (una vez ms polarizada inversamente por la fuente interna) debe verificarse segn se muestra en la figura 3.28 con una lectura que suele exceder los 100 kil. Para un transistor pnp las terminales se invierten para cada unin. Es obvio que una resistencia grande o pequea en ambas direcciones (invirtiendo los contactos) para cada unin de un transistor npn o pnp indica un dispositivo daado. Si ambas uniones de un transistor dan por resultado las lecturas esperadas, el tipo de transistor tambin puede determinarse con slo observar la polaridad de las puntas de prueba cuando se aplican a la unin base-emisor. Si la punta de prueba positiva (+) se conecta a la base y la negativa (-) al emisor, una lectura de baja resistencia indicaria un transistor npn. A su vez, una lectura de alta resistencia indicara un transistor pnp. Aunque tambin puede utilizarse un hmetro para detenninar las tenninales (base, colector y emisor) de un transistor, se supone que esta determinacin puede hacerse con slo observar la orientacin de los contactos en el encapsulado.
Figura 3.27 Verificacin de la

unin base-emisor con polarizacin directa de un transistor npn.
Ralta
Figura 3.28
Verificacin de la
unin base-colector con

polarizacin inversa de un transistor npn.
3.11
ENCAPSULADO DE TRANSISTORES E IDENTIFICACIN DE TERMINALES
Una vez que se ha fabricado el transistor utilizando una de las tcnicas que se describen en el captulo 12, se unen las tenninales mediante pequeos alambres, que casi siempre son de oro, aluminio o nquel. y toda la estructura se encapsula en un "contenedor" como el que se muestra en la figura 3.29. Los que se construyen para trabajo pesado son dispositivos de alta potencia, en tanto que otros cuyo encapsulado es pequeo (tipo sombrero) o cuyo cuerpo es de plstico son dispositivos de baja o mediana potencia. Siempre que sea posible, el encapsulado del transistor tendr algn tipo de marca para indicar qu terminales se encuentran conectadas al emisor, colector o base de un transistor. Algunos de los mtodos que se utilizan con mayor frecuencia se indican en la figura 3.30.
(al
(b)
Co)
(d)
FlgUra 3.29 Varios tipos de transistores. a) Cortesa de General Electric Company; b) y c) cortesa de Motorola, lnc.; d) cortesa de International Rectifier Corporation.
138
f3
figura 3.30
Identificacin de terminales del transistor.
En la figura 3.31 aparece la construccin interna de un encapsulado TO-92 de la lnea Fairchild. Obsrvese el tamao en extremo pequeo del dispositivo semiconductor real. Existen pequeos alambres de oro para conectar las terminales, una estructura de cobre y un encapsulado de resina epxica.
Dado con proceso de pasivacin Estructura de cobre
lnyeccin de compuesto de moldeo axial
,/" Encapsulado de epxico
Ir I"i\-f.-,. Lenguet3s de cierre
(b)
(,)
(e)
Figura 3.31 Construccin interna de un transistor Fairchild en un encapsulado TO-92. (Cortesa de Fairchild Camera and Instrument Corporation.)
En el encapsulado de terminales en doble lnea, que aparece en la figura 3.32a, es posible encapsular cuatro transistores pnp individuales de silicio; las conexiones internas de las terminales se ilustran en la figura 3.32b. De igual manera como ocurre con el encapsulado de diodos en le, la identificacin en la superficie superior indica el nmero 1 de las 14 terminales.
3.11
Encapsulado de transistores e identificacin de terminales
139
f3
(Vista superior)
NC
Figura 3.32
Transistores pnp de
C
silicio Q2T2905 de Texas

Instruments: a) apariencia; b) diagrama de base. (Cortesa de Texas Instruments Incorporated.)
(a)
NC
NC - Sin conexin inte~a

(b)
3.12
ANLISIS POR COMPUTADORA
En el captulo 4 se estudiar una red de transistores utilizando BASIC y PSpice (versiones DOS y Windows). Si se utiliza BASIC, el mtodo ser anlogo a un anlisis realizado a mano, ntientras que en un anlisis mediante PSpice (versin DOS) se utilizar un modelo de transistor que se introduce en los prrafos siguientes. El PSpice (versin Windows) utilizar'un transistor que se incluye en la biblioteca interna.
PSpice (versin DOS)

El enunciado de PSpice para la introduccin de los elementos de un transistor tiene el formato siguiente:
QI 3
C
nombre
nombre del modelo
La Q se requiere para identificar el dispositivo como un transistor. El nmero 1 es el nombre elegido para el transistor, aunque puede incluir hasta siete caracteres (nmeros y letras). Despus, se capturan las terntinales en el orden que aparece arriba. El ltimo registro es el nombre del modelo, para dirigir al paquete de programacin (programa) hacia la localizacin de los parmetros que definen al transistor. El enunciado del modelo tiene el siguiente formato:
.MODEL
~
QN
NPN (BF = 140 IS = 2E - 15)

'------' ......
nombre tipo del modelo
parmetros que sern especificados
Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del modelo del transistor como se especific en el enunciado anterior. Despus, se indica el tipo de transistor y los valores de los parmetros que se especificarn que se incluyen dentro del parntesis. La lista de parmetros, como aparece en el manual PSpice, es muy extensa y de hecho incluye 40 trntinos. Para las necesidades actuales slo es necesario especificar dos parmetros. Entre stos se incluyen el valor de beta, que se seala como BF, y la corriente de saturacin inversa IS a un nivel que d por resultado un voltaje base-entisor de aproximadamente 0.7 V cuando el dispositivo est "encendido". Los dos enunciados que se mencionaron antes aparecern en la seccin de anlisis por computadora que se incluye en el captulo 4. Sern los nicos enunciados diferentes de los que aparecen en el anlisis de diodos del captulo 2. En otras palabras, los elementos nuevos pueden
140
Capitnlo 3 Transistores bipolares de unin
f3
presentarSe en la biblioteca PSpice sin modificar los procedimientos ya descritos. En este sentido, el uso del paquete PSpice es una "experiencia de construccin" real con la posibilidad de analizar algunas redes muy complicadas que se encuentran a slo unos cuantos enunciados de distancia.

La eleccin de transistor bajo PSpice para Windows se encuentra al seleccionar Draw en la barra de men de la ventana de 5chematics (esquemas). Despus se elige Get New Par! (busca nuevo componente) seguido por Browse (hojear) para ver la lista disponible. Se encuentra eval.slb en la lista de Iibrary (biblioteca) y despus de seleccionar la entrada se debe mover a travs de la lista de dispositivos disponibles. Conforme oprima el botn de un dispositivo al siguiente, una caja de Description aparecer arriba de la entrada describiendo el tipo de dispositivo. Una vez que se elige la opcin del transistor deseado, slo se selecciona en el dispositivo y OK, y aparecer en la pantalla para su colocacin. El captulo 4 describir la forma de modificar los parmetros del transistor seleccionado y la forma de llevar a cabo un anlisis de la red de transistores.
3.2
Construccin de transistores
PROBLEMAS
1. Qu nombres se asignan a los dos tipos de transistores BJT? Dibuje la construccin bsica de cada uno e identifique los diversos portadores minoritarios y mayoritarios en cada uno. Dibuje el smbolo grfico junto a cada uno. Se altera algn elemento de esta informacin al cambiar de una base de silicio a una de gennanio?
2. Cul es la diferencia ms importante entre un dispositivo bipolar y uno unipolar?
3.3 Operacin del transistor

3. Cmo se deben polarizar las dos uniones del transistor para una operacin de amplificacin correcta del transistor?
4. Cul es la fuente de la corriente de fuga en un transistor?
5. Dibuje una figura similar a la figura 3.3 para la unin con polarizacin directa de un transistor npn. Describa el movimiento resultante del ponador.
6. Dibuje una figura similar a la figura 3.4 para la unin con polarizacin inversa de un transistor npn. Seale el movimiento resultante del portador.
7. Dibuje una figura similar a la figura 3.5 para el flujo de portadores mayoritarios y minoritarios de un transistor npn. Describa el movimiento resultante del ponador. 8. Cul de las comentes del transistor es siempre la mayor? Cul es siempre la menor? Cules de las dos corrientes son relativamente cercanas en magnitud?
9. Si la comente del emisor de un transistor es de 8 mA e lB es de 1/100 de le determine los niveles de le e lB

10. De memoria, dibuje el smbolo del transistor para un transistor pnp y npn. e insene la direccin
convencional del flujo para cada corriente.
11. Utilizando las caractersticas de la flgura 3.7, especifique V BE alE = 5 mA para V eB ;:::: 1 V, 10 V Y 20 V. Es razonable suponer. con base en una aproximacin, que VeB tiene slo un pequeo efecto en la relacin entre VBE elE? 12. a) Determine la resistencia promedio en ac para las caractersticas de la figura 3.10b. b) Para las redes en las cuales la magnitud de los elementos resistivos se encuentra en kilohms, es vlida la aproximacin de la figura 3.10c (basndose en los resultados del inciso a)?
13. a) Usando las caractersticas de la figura 3.8, detennine la corriente resultante del colector si lE = 4.5 rnA VcB =4 V. b) Repitaelincisoaparal[=4.SmA Ves = 16 V. e) Cmo han afectado los cambios de VeB el nivel resultante de le? d) Respecto a una base aproximada. cmo se relacionan lE e le basndose en los resultados anteriores?
Problemas
141
f3
14. a) Empleando las caractersticas de las figuras 3.7 y 3.8, determine le si Ves = 10 V VSE ::; 800 rnV.
b)
e) d) e)
Determine VSE si le::; 5 mA Y Vcs::; 10 V. Repita el inciso b utilizando las caractersticas de la figura 3.10b. Repita el inciso b utilizando las caractersticas de la figura 3.lOc. Compare las soluciones para V BE para los incisos b, c. y d. Se puede ignorar la diferencia si
normalmente se encuentran niveles de voltaje mayores a unos cuantos volts?
15. a)
b)
e)
Dada una a dc de 0.998. detennine le si lE::; 4 mA. Determine cxdc si lE = 2.8 mA e lB = 20 p.A. Encuentre lE si lB::; 40 jiA Y u dc es 0.98.
16. Dibuje de memoria la configuracin del transistor en base comn (para npn y pnp) e indique la polaridad de la polarizacin aplicada y las direcciones de corriente resultantes.
3.5 Accin amplificadora del transistor
17. Calcule la ganancia de voltaje (Av = V L/V) para la red de la figura 3.12 si Vi =500 mV y R (Los otros valores del circuito permanecen iguaJes.)
=1 k,Q.
18. Calcule la ganancia de voltaje (A" = V L/V) para la red de la figura 3.12 si la fuente tiene una resistencia interna de 100 Q en serie con Vi"

19. DefinalcBo
e ICEO' En qu son diferentes? Cmo estn relacionados? Por lo regular sus magnitudes son cercanas?
20. Utilizando las caractersticas de la figura 3.14: a) Encuentre el valor de lc correspondiente a V BE = +750 mV y VCE = +5 V. b) Encuentre el valor de V CE Y V BE correspondiente a le =- 3 mA e lB = 30 .lA.
~21.
a)
Para las caractersticas de emisor comn de la figura 3.14, determine la beta en dc en un punto de operacin de VCE = +8 Ve = 2 mA. b) Encuentre e! valor de a correspondiente a este punto de operacin. e) A VCE = +8 V, encuentre el valor correspondiente de ICEO' d) Calcule el valor aproximado de lCBO utilizando el valor de beta dc que se obtuvo en el inciso a.
'c
* 22.
a) Usando las caractersticas de la figura 3.14a. determine 1CEO a V CE = 10 V. b) Determine f3dc en lB = 10 j.iA Y V CE = 10 V.
e)
Utilizando la f3dc determinada en el inciso b. calcule I CBO '
23. a) Utilizando las caractersticas de la figura 3.14a, determine f3dc en lB = 80 J1.A Y VCE = 5 V. b) Repita el inciso a en lB::: 5 p;Ay VCE ::: 15 V. e) Vuelva a utilizar el inciso a en lB = 30 f1A Y VCE = 10 V. d) Revisando los resultados de los incisos a a e, cambia el valor de f3dc entre punto y punto en las caractersticas? Dnde se encuentran los valores ms altos? Puede desarrollar algunas conclusiones generales acerca del valor de /3dc con base en un conjunto de caractersticas como las que se presentan en la figura 3.14a:
* 24.
a) b) c) d)
Utilizando las caractersticas de la figura 3.l4a. determine fJ" en lB =80 LA Y V eE =5 V. Repita el inciso a en lB = 5 J1A y VCE = 15 V. Vuelva a hacer el inciso a en lB =30 Ji.A Y V CE =10 V. Al revisar los resultados de los incisos a a e, cambia el valor de f3ac entre punto y punto en las caractersticas? Dnde se encuentran los valores ms altos? Puede determinar algunas conclusiones generales acerca del valor de f3 ac con base en un conjunto de caractersticas de colector? e) Los puntos seleccionados en este ejercicio son los mismos que los que se utilizaron en el problema 23. Si se llevara a cabo el problema 23, compare los niveles de f3dc y f3ac para cada punto y comente acerca de la tendencia en magnitud para cada cantidad.
25. Utilizando las caractersticas de la figura 3.14a, determine f3dc en lB = 25 J1A y VCE = 10 V. Despus calcule a dc y el nivel resultante de lE' (Utilice el nivel de Ic determinado por I c ::: f3 diB') 26. a) Dado que ade = 0.987, especifique el valor correspondiente de f3de . b) Una vez especificado f3dc ::: 120, determine el valor correspondiente de a. c) Sif3dc::: 180e I c = 2.0 mA, encuentre lEe lB'
142
f3
27. Dibuje de memoria la configuracn de transistor en emisor comn (para npn y pnp) e inserte el arreglo correcto de la polarizacin con las direcciones de corriente resultantes para lB' le elE"
3.7
Configuracin de colector comn
28. Se aplica un voltaje de 2 V nns (medidos de la base a tierra) al circuito de la figura 321. Suponiendo que el voltaje del emisor siga exactamente el vohaje de base y que Vbe (rms) = 0.1 V, calcule la amplificacin de voltaje del circuito (A" = V o I Vi) Y la corriente del emisor para RE = 1 kG. 29. Para un transistor que tenga las caractensticas de la figura 3.14, dibuje las caractersticas de entrada y de salida de la configuracin de colector comn.
3.8 limites de operacin
30. Determine la regin de operacin para un transistor que tenga las caractersticas de la figura 3.14 si/c m.x=7mA, VCEm~x=17V,yPcm:<=40mW. 31. Especifique la regin de operacin para un transistor que tenga las caractersticas de la figura 3.8 si lcm:< = 6 mA, VCBm:< = 15 V, Y PCm:X =30mW.
32. Refirindose a la figura 3.23. determine el rango de temperaturas para el dispositivo en grados
Farenheit. 33. Utilizando la informacin que se proporciona en la figura 3.23 con respecto a PDmx' VCEmx,ICm:;,:' y VCEm:....' dibuje los lmites de operacin para el dispositivo. 34. Con base en los datos de la figura 3.23, cul es el valor esperado de promedio de J3dC ?
lCEO
utilizando el valor
35. Cmo se compara el rango de h FE (figura 3.23j, normalizada a partir de h FE := 100) con el rango de hlc (fIgura 3.23f) para el rango de le desde 0.1 mA a 10 mA? 36. Utilizando las caractersticas de la fIgura 3.23b, determine si la capacitancia de entrada en la configuracin de base comn se incrementa o disminuye con los crecientes niveles de potencial de polarizacin inversa. Explique por qu.
* 37.
Utilizando las caractersticas de la figura 3.23f. determine cunto ha cambiado el nivel de h(e desde su valor en 1 mA a su valor en 10 mA. Obsrvese que la escala vertical es una escala logritrnica que puede referirse a la seccin 11.2. Es este cambio tal que deba considerarse en una situacin de diseo? Utilizando las caractersticas de la figura 3.23j, detenmne el nivel de fidc en le= 10 mA en los tres niveles de temperatura que aparecen en la figura. Es significativo el cambio para el rango de temperatura especificado? Se trata de un elemento que deba considerarse en el proceso de diseo?
* 38.
3.10 Prueba de transistores

39. a) b) e) d) e) f) Utilizando las caractersticas de la figura 3.24, determine f3ac en le == 14 mA y VCE = 3 V. Determine f3ac en lc = 1 mA Y VCE = 8 v, Especifique Jl" en le = 14 mA Y VCE = 3 V. Detennine (3.e en le = 1 mA Y VeE =8 V. Cmo se comparan los niveles de f3ac y de f3dc en cada regin? Es vlida la aproximacin {3dc == {Jac para este conjunto de caractersticas?
* Los asteriscos indican problemas ms difciles.
Problemas
143
CAPTULO
Polarizacin en dc-BJT
4.1 INTRODUCCIN
El anlisis o diseo de un amplificador a transistor requiere de un conocimiento tanto para la respuesta en de como para la respuesta en ac del sistema. Muy a menudo se asume que un transistor es un dispositivo mgico que puede elevar el nivel de una seal de entrada de ac, sin la asistencia de una fuente externa de energa. En realidad, el nivel de potencia de salida de ac mejorado es el resultado de una transferencia de energa desde las fuentes de dc aplicadas. Por tanto, el anlisis o diseo de cualquier amplificador electrnico tiene dos componentes: la porcin de dc y la porcin de ac. Por fortuna, el teorema de la superposicin puede aplicarse y la investigacin de las condiciones de de puede separarse por completo de la respuesta de ac. Sin embargo, se debe tener en cuenta que durante el estado de diseo o sntesis, la eleccin de los parmetros para los niveles requeridos de dc afectarn la respuesta en ac, y viceversa. El nivel de de de un transistor en operacin es controlado por diversos factores, incluyendo el rango de puntos de operacin posibles sobre las caractersticas del dispositivo. En la seccin 4.2 se especifica el rango para el amplificador a BIT. Una vez definidos los niveles de voltaje y de corriente de dc, se debe construir una red que establecer el punto de operacin deseado; en este captulo se analizan varias de estas redes. Cada diseo tambin determinar la estabilidad del sistema, es decir, qu tan sensible es el sistema a las variaciones de temperatura. Este aspecto tambin se investigar en una seccin posterior del presente captulo. Aunque en este captulo se analiza cierta cantidad de redes, existe una similitud fundamental entre el anlisis de cada configuracin debido al uso recurrente de las siguientes relaciones bsicas, que son importantes para un transistor:
VBE = O.7V
(4.1)
(4.2)
(4.3) Una vez que estn analizadas las primeras redes, la solucin de las siguientes se tornar ms clara. En la mayora de los casos la corriente base lB es la primera cantidad que debe determinarse. Una vez que lB se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden aplicarse para encontrar las cantidades de inters restantes. Las similitudes en el anlisis sern inmediatamente obvias segn vaya avanzando en este captulo. Las ecuaciones para JB son tan familiares para una cantidad de configuraciones que una ecuacin puede derivarse de otra slo
144
Captulo 4
Polarizacin en dc-B.IT
con eliminar o aadir uno o dos trminos. La principal funcin de este captulo es desarrollar un nivel de familiaridad con el transistor BJT, el cual podra permitir un anlisis en dc de cualquier sistema que pueda utilizar el amplificador a BJT
4.2 PUNTO DE OPERACIN

El trmino polarizacin que aparece en el ttulo de este captulo es un trmino que comprende todo lo relacionado para la aplicacin de voltajes de de, que ayudan a establecer un nivel fijo de comente y voltaje. Para los amplificadores a transistores el voltaje y comente de dc resultantes establecen un punto de operacin sobre las caractersticas que definen una regin que se utilizar para la amplificacin de la seal aplicada. Debido a que el punto de operacin es un punto fijo sobre las caractersticas, tambin se le !lama punto de reposo (abreviado punto Q, por la sigla en ingls de, quiescent point). La figura 4.1 muestra una caracterstica general de salida de un dispositivo con cuatro puntos de operacin indicados. El circuito de polarizacin puede disearse para establecer la operacin del dispositivo en cualquiera de estos puntos o de otros dentro de la regin activa. Los valores mximos estn indicados en las caractersticas de la figura 4.1 mediante una lnea horizontal para la corriente mxima del colector le ' y una lnea vertical cuando sea el voltaje mximo del colector-emisor VCE . La restriccin de mxima potencia se m" define por la curva Pe en la misma figura. En el extremo inferior de las escalas se encuentra m" la regin de corte, definida por ls'; OJiA, Y la regin de saturacin, definida por VCE '; VCEm ' El dispositivo BJT puede estar en polarizacin para operar fuera de estos lmites mximos, pero el resultado de tal operacin podra ser un recorte considerable de la vida del dispositivo, o bien la destruccin del dispositivo. Cuando se confina la regin activa pueden seleccionarse muchas reas o puntos de operacin diferentes. El punto Q que se elige a menudo depende del empleo del circuito. De cualquier manera, se pueden considerar algunas diferen- .
~,
lc(mA)
80l1A
/
Cmx
25
20
50 IJ-A
15
Saturacin
10
,- C
20 pA
OpA
10 Corte
15
20
Hgura 4.1
Varios puntos de operacin dentro de los lmites de operacin de un transistor.
4,2 Punlo de operacin
145
cias entre los diversos puntos mostrados en la figura 4.1 para presentar algunas ideas bsicas acerca del punto de operacin y, por tanto, del circuito de polarizacin. Si no se utilizara la polarizacin, el dispositivo estara al principio completamente apagado,dando por resultado un punto Q enA, es decir, cero corriente a travs del dispositivo (y cero voltaje a travs de l), Debido a que es necesario polarizar un dispositivo de forma que pueda responder al rango completo de la seal de entrada, el punto A no sera precisamente el adecuado. Para el punto B, si la seal se aplica al circuito, el dispositivo tendr una variacin en corriente y voltaje desde el punto de operacin, permitiendo al dispositivo reaccionar (y posiblemente amplificar) tanto ante las excursiones positivas como negativas de la seal de entrada. Si la seal de entrada se elige correctamente, el voltaje y la corriente del dispositivo tendrn variacin, pero no la suficiente como para llevar al dispositivo hacia el corte o a la saturacin. El punto e pennitira cierta variacin positiva y negativa de la seal de salida, pero el valor pico a pico estara limitado por la proximidad de VCE =OVIIe =OrnA, La operacin en el punto e tambin acarrea inquietud acerca de las no linealidades presentadas por el hecho de que hay un cambio rpido en las curvas de lB en esta regin. En general, es preferible operar donde la ganancia del dispositivo es muy constante (o lineal) para asegurar que la aruplificacin a travs de la excursin completa de la seal de entrada es la misma, El punto B es una regin de espaciamiento ms lineal y, por tanto, de operacin ms lineal, segn se muestra en la figura 4.1, El punto D establece el sitio de operacin del dispositivo cerca del nivel de voltaje y potencia mxima. La excursin del voltaje de salida en la direccin positiva se encuentra entonces limitada para no exceder el voltaje mximo. Por tanto, el punto B parece ser el mejor punto de operacin en trminos de ganancia lineal y la excursin ms grande posible de voltaje y corriente. sta es por lo general la condicin deseada para los aruplificadores de pequea seal (captulo 8), pero no necesariaruente es el caso para los amplificadores de potencia, los cuales sern considerados en el captulo 16. En este anlisis, nos concentramos bsicamente en la polarizacin del transistor para la operacin de amplificacin en pequea seal. Existe otro factor para la polarizacin muy importante que todava debemos considerar. Una vez que seleccionamos y polarizamos el BJT en un punto de operacin, tambin debe tomarse en cuenta el efecto de la temperatura. Este factor ocasiona que cambien los parmetros, como la ganancia en corriente del transistor (/3,,) y la corriente de fuga del transistor (lew)' Las mayores temperaturas dan como resultado mayores corrientes de fuga en el dispositivo, causando un cambio en la condicin de operacin establecida por la red de polarizacin. El resultado es que el diseo de la red debe ofrecer tambin un grado de estabilidad en temperatura, de tal forma que dichos carubios ocasionen la menor cantidad de modificaciones en el punto de operacin. La estabilidad del punto de operacin puede especificarse mediante un factor de estabilidad S,el cual indica el grado de cambio en el punto de operacin debido a una variacin en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabilidad de varios circuitos polarizados. Para que el BJT est polarizado en su regin lineal o de operacin activa, los siguientes puntos deben resultar exactos:
1. La unin base-entisor debe tener una polarizacin directa (voltaje de la regin p ms positivo) con un voltaje de polarizacin directa resultante de aproximadaruente 0.6 a 0.7 V.
2.
La unin base-colector debe tener una polarizacin inversa (voltaje de la regin n ms positivo) con un voltaje de polarizacin inversa resultante de cualquier valor dentro de los lmites mximos del dispositivo.
[Obsrvese que para la polarizacin directa el voltaje a travs de la unin p-n es p-positiva, ntientras que para la polarizacin inversa es opuesto (inverso) con n-positiva. Este nfasis sobre la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.] La operacin en las regiones de corte, saturacin y lineal de las caractersticas del BJT se ofrecen de la siguiente manera:
l.
Operacin en la regin lineal: Unin base-emisor con polarizacin directa Unin base-colector con polarizacin inversa
146
Captulo 4 Polarizacin en dc-BJT
2. 3.
Operacin en la regin de corte: Unin base-emisor con polarizacin inversa Operacin en la regin de saturacin: Unin base-emisor con polarizacin directa Unin base-colector con polarizacin directa
4.3 CIRCUITO DE POLARIZACIN FIJA

El circuito de polarizacin fija de la figura 4.2 ofrece una introduccin relativamente directa y simple al anlisis de la polarizacin en de de transistores. Aunque la red utilice un transistor npn, las ecuaciones y los clculos se pueden aplicar con facilidad a la configuracin con transistor pnp, con el solo hecho de cambiar todas las direcciones de corriente y los voltajes de polarizacin. Las direcciones de corriente de la figura 4.2 son las reales, y los voltajes estn definidos por la notacin estndar de doble subndice. Para el anlisis en dc, la red debe aislarse de los niveles de ac, reemplazando los capacitares por un equivalente de circuito abierto. Ms adelante, la fuente Vee de dc puede separarse en dos fuentes (para propsitos de anlisis solamente), como se muestra en la figura 4.3, para permitir una separacin de los circuitos de entrada y de salida. Tambin reduce la unin de las dos corriente que fluyen hacia la base lB' Como se observa, la separacin es vlida, como lo muestra la figura 4.3, donde V ce est conectada directamente a R8 y Re' justo como en la figura 4.2.
Vee
Re RB
sena! de enrrada o en ac
C,
h
seal de
v cc
Re RB
V ee
~salida
e
+
VCE
V -B
c,
en ac
8+
E
h
C
+
V eE
B+
VBE E
...
Polarizacin directa base-emisor
Figura 4.2
Circuito de polarizacin fija .
..iFlgura 4.3 Equivalente de de de lla figura 4.2.
Considere primero la malla del circuito base-emisor de la figura 4.4. Cuando escriba la ecuacin de voltaje de Kirchhoff en la direccin de las manecillas del reloj, se obtendr
+Vec - lsRB - V BE
=O
+
Ntese la polaridad de la cada de voltaje a travs de RB establecida por la direccin indicada de lB' Cuando se resuelve la ecuacin para la corriente lB da por resultado lo signiente:
lB -
V cc - VBE
(4.4)
RB
~"
1
+
R,
lB
~
V BE
Es verdad que la ecuacin (4.4) no es difcil de recordar si se toma en cuenta que la corriente de base es la corriente a travs de R B ' Yde acuerdo con la ley de Ohm dicha corriente es el voltaje a travs de RB dividido entre la resistenciaRB , El voltaje a travs de RE es el voltaje Vcc aplicado en un extremo menos la cada a travs de la unin base-emisor (VBE). Debido a
4.3 Circuito de polarizacin fija
...
Figura 4.4
'\\
...
147
Malla base-emisor.
que el voltaje Vee y el voltaje base-emisor son constantes RB , fija el nivel de la corriente de base para el punto de operacin,
Malla colector~misor
+
La seccin colector-emisor de la red aparece en la figura 4.5 con la direccin de la corriente le indicada y la polaridad resultante a travs de Re La magnitud de la corriente del colector est directamente relacionada a lB mediante
(45)
...
Figura 4.5 Malla colector-emisor.
Es interesante observar que debido a que la corriente de base est controlada por el nivel de R B y que le est relacionada a lB por la constante {3, la magnitud de le no es una funcin de la resistencia Re El cambio de Re hacia cualquier nivel no afectar el nivel de lB o de le
mientras se permanezca en la regin activa del dispositivo. Sin embargo, como se ver ms
adelante, el nivel de Re detenninar la magnitud de VCE ' el cual es un parmetro importante. La aplicacin de la ley de voltaje de Kirchhoff en la direccin del sentido de las manecillas del reloj alrededor de la malla cerrada indicada en la figura 45 dar por resultado lo siguiente:
(4.6)
la cual establece que el voltaje a travs de la regin colector-emisor de un transistor en la

configuracin de polarizacin fija es el voltaje de alimentacin menos la cada a travs de Re
Como un breve repaso de la notacin de subndice sencillo y doble, recuerde que (4.7) donde VCE es el voltaje colector-emisor y Ve y VE son los voltajes del colector y del emisor a tierra, respectivamente. Pero en este caso, debido a que VE O Y, se tiene que
(4.8)
Adems, ya que
(4.9)
...
Hgura 4.6
1. ...
y que VE = O Y, entonces
(4.10)
Medicin de VCE Y VC'
Tenga presente que los niveles de voltaje como VCE son determinados mediante la colocacin de la punta de prueba roja (positiva) del voltmetro en la terminal del colector y la punta de prueba negra (negativa), a la terminal del emisor segn se muestra en la figura 4.6. Ve es el voltaje del colector a la tierra y se mide segn la misma figura. En este caso las dos lecturas son idnticas, pero en las redes que siguen las dos pueden ser muy diferentes. Comprender la diferencia entre ambas medidas puede ser muy importante para la localizacin de fallas en las redes de transistores .
. EJEMPLO 4,1
a)
Determinar lo siguiente para la configuracin de polarizacin fija de la figura 4.7. lB Q e leQ . b) VeEQ .
c) d)
VByVe VBC'
148
VCc =+12V
R,
240 ka
e,
entrada \ en ac --,1--0------\
10 .uF
salida +-:-+--;~--- en ac 10 .uF
Va
fi= 50
Ftgura 4.7 Circuito de de polarizacin
fija para el ejemplo 4.1.
Solucin
a)
Ecuacin (4.4): Ecuacin (4.5):
12 V - 0.7 V
= 47.08 !lA
240kQ
le
= {HB Q = (50)(47.08,uA) = 2.35 mA

= 12 V - (2.35 mAl (2.2 kQ) = 6.83 V
b)
Ecuacin (4.6):
VCE = Vee - eRe Q
c)
VB
Ve
= V8E = 0.7 V = VCE = 6.83 V

V BC = VB
-
d)
La utilizacin de la notacin del subndice doble da por resultado

Vc = 0.7V - 6.83 V
= -6.13 V
y el signo negativo revela que la unin tiene polarizacin inversa, como debe Ser para la
amplificacin lineal.
Saturacin del transistor

El trmino saturacin se aplica a cualquier sistema donde los ni veles han alcanzado sus mximos valores. Una esponja saturada es aquella que no puede contener otra gota de lquido. Para un transistor que opera en la regin de saturacin la corriente es un valor mximo para el diseo en particular. El cambio en el diseo puede ocasionar que el nivel de saturacin correspondiente pueda llegar a incrementarse O descender. Desde luego, el nivel ms alto de saturacin est definido por la corriente mxima del colector, y se proporciona en la hoja de especificaciones. Las condiciones de saturacin se evitan normalmente porque la unin base-colector ya no se encuentra con polarizacin inversa y la seal de salida amplificada se dstorsionar. Un punto de operacin en la regin de saturacin se describe en la figura 4.8a. Ntese que se trata de una regin donde las curvas caractersticas se juntan y el voltaje colector-emisor se encuentra en o por debajo de VCE ,,,' Adems, la corriente del colector es relativamente alta en las caractersticas. Si se aproximan las curvas de la figura 4.8a a las que aparecen en la figura 4.8b, el mtodo directo para detenninar el nivel de saturacin se toma aparente. En la figura 4.8b la corriente es ms o menos alta y el voltaje VCE se asume de O volts. Al aplicar la ley de Ohm, puede calcularse la resistencia entre las tenninales- del colector y las del emisor de la siguiente manera:
4,3 Circuito de polarizacin fija
149
o
(al
(bl
Figura 4.8
Regin de saturacin a) real b) aproximada.
La aplicacin de los resultados al esquema de la red resultara en la configuracin de la

figura 4.9. . Por tanto, y para el futuro, si existiera una necesidad inmediata de conocer la comente mxima del colector (nivel de saturacin) para un diseo en particular, slo se inserta un equivalente de corto circuito entre el colector y el emisor del transistor y se calcula la corriente resultante del colector. En resumen. slo haga VeE = OV. Para la configuracin de polarizacin fija de la figura 4.10 el corto circuito se aplic. causando que el voltaje a travs de Re se convierta en el voltaje aplicado Vce La corriente de saturacin resultante para la configuracin
RCE=OQ
(Va = OV.l e = l e '"l)
Figura 4.9
Determinacin de 1C",,'
de poiarizacin fija es
(4.11)
Figura 4.10 Determinacin de le para la configuracin de polarizacin fir~.
Una vez que le se conoce puede tenerse idea de la corriente mxima posible del colector para el diseo escogid~, y el nivel bajo el cual debe permanecer si se espera una amplificacin lineal.
EJEMPLO 4.2
Determine el nivel de saturacin para la red de la figura 4.7. Solucin

l
e,,, -
Vee
Re
12 V 2.2 kQ
= 5.45mA
150
Capitulo 4
El diseo del ejemplo 4.1 dio por resultado lco = 2.35 mA, el cual se localiza lejos del punto de saturacin y aproximadamente a la mitad del valor mximo del diseo.
Anlisis de recta de carga

El anlisis hasta el momento se hizo utilizando el nivel de f3 correspondiente con el punto Q resultante. Ahora, se investigar la forma en que los parmetros de la red definen el rango posible de puntos Q y la manera en que se determina el punto Q real. La red de la figura 4.11a establece una ecuacin de salida que relaciona las variables le y VCE de la siguiente manera:
VCE = Vce - leRe
(4.12)
Las caractersticas de salida del transistor tambin relacionan las dos variables le y V CE como se muestra en la figura 4.11b. En esencia, se tiene una ecuacin de redes y un conjunto de caractersticas que utilizan las mismas variables. La solucin comn de las dos sucede donde se satisfacen las restricciones establecidas por cada una de manera simultnea. Esto es similar a encontrar la solucin para dos ecuaciones simultneas: una establecida por la red y la otra por las caractersticas del dispositivo. Las caractersticas del dispositivo de le en funcin de VCE se ofrecen en la figura 4.Jlb. Ahora, se debe superponer la lnea recta definida por la ecuacin (4.12) sobre las caractersticas. El mtodo ms directo para graficar la ecuacin (4.12) sobre las caractersticas de salida es mediante el hecho de que una lnea recta se encuentra definida por dos puntos. Si se elige que le sea O mA, entonces se especifica el eje horizontal como la lnea sobre la cual est localizado un punto. Al sustituir le = O mA en la ecuacin (4.12), se encuentra que
(4.13)
definiendo un punto para la lnea recta de acuerdo con la figura 4.12.
le (mA)
sf7
6
50 )1A
4Ol1A
f/'"
30)1A
5
4
20 )1A
3
!O)1A
1"
t
I I
lB = 0}.lA
t
lceo
10
15
V CE (V)
(a)
(bl
Figura 4.11
Anlisis de la recta de carga a) la red b) las caractersticas el dispositivO.
151
V eE
=~II~_____~ __~....
o
p:-u_nt_O..:Q:...._ _ _ I'Q
\I,-----""'~~:;:---
Reotade oru-g'
V ee
Figura 4.12
Recta de carga
para polarizacin fija.
Ahora, si se elige que V eE sea O V, lo que establece al eje vertical como la lnea sobre la cual estar definido el segundo punto, se tiene que le est determinado por la siguiente ecuacin:
O = Vee - leRe
e (4.14)
segn aparece en la figura 4.12. Al unir los dos puntos definidos por las ecuaciones (4.13) y (4.14), se puede dibujar la lnea recta establecida por la ecuacin (4.l2).A la lnea resultante sobre la grfica de la figura 4.12 se le llama recta de carga debido a que es definida por el resistor de carga Re Mediante la solucin para el nivel resultante de lB puede establecerse el punto Q real que se muestra en la figura 4.12. Si el nivel de lB cambia al variar el valor de R B ' el punto Q se desplaza hacia arriba o hacia abajo sobre la recta de carga como se indica en la figura 4.13. Si Vcc se conserva fijo y se cambia Re' la recta de carga se mover de acuerdo con la figura 4.14. Si lB se mantiene fijo, el punto Q se desplaza como se indica en la misma figura. Si Re se mantiene fijo y Vcc vara, la recta de carga se mueve igual que en la figura 4.15.
le le
Vcc
Re
1,;
punto Q
Vee R,
Vee R,
Vee RJ
1
"
FIgUra 4.14
Efecto de los niveles crecientes de Re sobre la
Figura 4.13 Movimiento del punto Q con niveles crecientes de lB'
recta de carga y el punto
Q.
152
Capitulo 4
Figura 4.15 Efecto de valores pequeos de Vec sobre la recta de carga y el punto Q.
Dada la recia de carga de la figura 4.16 y el punto Q definido, calcule los valores requeridos de Vcc ' Re y RB para la configuracin de polarizacin fija.
EJEMPLO 43
60pA
12 10
8 6
4
Figura 4.16 Ejemplo 4.3.
10
15
20
Solucin A partir de la figura 4.16
Va
= Vcc = 20V
Re
e le
= O mA
Vcc le = - - y VeE = OV
y
Re
= -ee -=
le
20 V
lOmA
= 2kf.!
20V - 0.7 V 25 pA
= 772kQ
153
4.4 CIRCUITO DE POLARIZACIN ESTABILIZADO EN EMISOR

La red de polarizacin de de de la figura 4.17 contiene un resistor en el emisor para mejorar el nivel de estabilidad respecto al de la configuracin de polarizacin fija. La mejor estabilidad se demostrar a travs de un ejemplo numrico que veremos posterionnente en esta seccin. El anlisis se llevar a cabo cuando examinemos en primer lugar la malla base-emisor, y posterionnente utilizando los resultados para investigar la malla colector-emisor.
" o~--1)II---+--'----I
L.
e,
Figura 4.17 Circuito de polarizacin para BlT con resistor de emisor.
Malla emisor-base
La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica en la figura 4.18. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de las manecillas del reloj dar por resultado la siguiente ecuacin: (4.15) Recuerde del captulo 3 que
lE = (f3 + I)IB Sustituyendo por lEen la ecuacin (4.15) resultar V cc - laRB - VBE - (f3 + I)laRE = O La agrupacin de los trminos ofrecer lo siguiente:
-IB(RB + ({3 + I)RE) + Vcc - VBE = O
(4.16)
Multiplicando por (-1) se tiene

IB(RB + ({3 + I)R E) - Vcc + VBE = O IB(R B + (f3 + I)R E) = Vee - V BE
con y resolviendo para lB da
(4.17)
...
Figura 4.18 Malla base-emisor.
Ntese que la nica diferencia entre esta ecuacin para lB Yla que se obtuvo para la configuracin de polarizacin fija es el trmino (f3 + I)RE. Existe un resultado interesante que puede derivarse a partir de la ecuacin (4.17), si la
ecuacin se utiliza para dibujar una red en serie que pudiera resultar en la misma ecuacin, que
Capitulo 4 Polarizacin en dc-8JT
154
R,
figura 4.19 Red derivada de la ecuacin (4.17).
es el caso de la red de la figura 4.19. La solucin para la corriente lB dar por resultado la misma ecuacin obtenida. Obsrvese que adems del voltaje de la base al emisor VBE , el resistor RE se refleja de regreso al circuito de entrada de la base por un factor ({3 + 1). En
otras palabras, el resistor del emisor, que fanna parte de la malla colector-emisor, "'aparece
figura 4.20 Nivel reflejado de impedancia de RE'
como" ({3 + I)REen la malla de la base al emisor. Debido a que {3 es normalmente 50 o ms,
el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la configuracin de la figura 4.20,
(4.18)
La ecuacin 4.18 puede ser de utilidad en el anlisis que seguir a continuacin. Ofrece
una forma relativamente sencilla para recordar la ecuacin (4.17). Utilizando la ley de Ohm, se sabe que la corriente a travs de un sistema es el voltaje dividido entre la resistencia del circuito. Para el circuito de la base al emisor, el voltaje neto es Vcc - VBE " Los niveles de resistencia son RB ms RE reflejado por ([3 + 1). El resultado es la ecuacin (4.17).
Malla colector-emisor
La malla colector-emisor est dibujada de nuevo en la figura 4.21. La ley de voltaje de Kirchhoff para la maHa indicada en la direccin de las manecillas del reloj dar por resultado
Sustituyendo IE= le y agrupando trminos da Va - Vee + leCRe + RE) = O
1.
h
(4.19)
Hgura 4.21 Malla colector-
V CE ' = V ee - le(Re + RE)
El voltaje de un nico subndice VE es el voltaje del emisor a la tierra y se determina por

(4.20)
emisor.
mientras que el voltaje del colector a la tierra puede determinarse
(4.21)
o
El voltaje en la base respecto a tierra puede determinarse a partir de
(4.22)
(4.23)
(4.24) 4.4 Circuito de poIarlzacin estabilizado en emisor
155
~<
'------------------------------------------------------------EJEMPLO 4.4
Para la red de polarizacin en emisor de la figura 4.22, calcule:
lB'
a) b) e)
le'
VCE ' Ve VE' VB' VBC
+20 V
d)
e)
f) g)
2 kQ
430 k.Q
10,uF
v, o~--':)II-_'--
_ _-I
P=50
1 ka
I4o,uF
":'"
Figura 4.22 Circuito de polarizacin con estabilizacin en emisor para el ejemplo 4.4.
"="
Solucin
a) Ecuacin (4.17):
Vee - VBE 20V - 0.7 V lB = _----="----.!?OC.-_ = - - - - - - RB + (f3 + I)R E 430 kO + (51)(1 kQ)
=
19.3 V 481 kO
= 40.1)lA
b)
le = f3IB = (50)(40.1 !lA) ;: 2.01 mA

Ecuacin (4.19): VCE = Vee - le(Re + RE) = 20 V - (2.01 mA)(2 kO + 1 kQ) = 20 V - 6.03 V
e)
= 13.97 V
d) Ve = Vec - leRe
= 20 V - (2.01 mA)(2 kO) = 20 V - 4.02 V

= 15.98 V
e) VE = Ve - VCE
= 15.98 V - 13.97 V
= 2.01 V
VE = IpRE ;: leRE
= (2.01 mA)(1 kO)
= 2.01 V
f) VB = VBE + VE
=0.7V + 2.01 V
= 2.71 V
g)
VBC = VB - Ve
= 2.71 V - 15.98 V
= -13.27 V
(con polarizacin inversa como se requiere)
156
Capitulo 4
Estabilidad de la polarizacin mejorada

La adicin del resistor del emisor a la polarizacin en de del BJT ofrece una mejor estabilidad; esto es, los voltajes y conientes de polarizacin de de permanecen ms cerca de donde los fij el circuito cuando cambian las condiciones externas, como la temperatura y la beta del transistOfo Mientras que un anlisis matemtico se ofrece en la seccin 4.12, puede obtenerse una comparacin de la mejora como lo demuestra el ejemplo 4.5.
Prepare una tabla y compare las corrientes y voltajes de polarizacin de los circuitos de la figura 4.7 y la figura 4.22, para el valor dado de f3 = 50 Y para un nuevo valor de f3 = 100. Compare tambin los cambios en /c y VCE para el mismo incremento en f3. Solucin Si se utilizan los resultados calculados en el ejemplo 4.1 y se repiten para un valor de f3 = 100, se genera.Jo siguiente:
EJEMPLO 4.5
f3
so
100
47.08 47.08
2.35
4.71
6.83
1.64
Se aprecia un cambio del 100% en la coniente del colector de BJT debido al cambio del 100% en el valor de f3. /B es el mismo y VCE disminuye 76%. Utilizando los resultados del ejemplo 4.4 y despus repitindolos para un valor de f3 = 100, tia lo siguiente:
50
100
40.1 36.3
2.l 3.63
1l.97
9.11
Ahora, la coniente del colector del BIT se incrementa aproximadamente 81% debido al 100% de incremento en f3. Ntese cmo lB disminuye, y ayuda a mantener el valor de le o por lo menos reduce el cambio total en /e debido al cambio en f3. El cambio en VCE ha cado cerca del 35%. La red de la figura 4.22 es, por tanto, ms estable que la de la figura 4.7 para el mismo cambio en f3.
Nivel de saturacin
El nivel de saturacin del colector o la coniente mxima del colector para un diseo de polarizacin en emisor puede determinarse si se utiliza el mismo mtodo aplicado para la configuracin de polarizacin fija: se aplica un corto circuito entre las terminales del colectoremisor como se muestra en la figura 4.23, y luego se calcula la coniente del colector resultante. Para la figura 4.23:
(4.25)
Flgura 4.23 Determinacin de re para el circuito de polarizacin co~ establidad en ~miSQr.
La adicin del resistor de emisor reduce el nivel de saturacin del colector, abajo del que se obtuvo con una configuracin de polarizacin fija utilizando el mismo resistor del colector.
4.4 Circuito de polarizacin estabilizado en emisor
157
--< ---------------------------------------------------EJEMPLO 4.6

Determine la comente de saturacin para la red del ejemplo 4.4.
V ee Re
Solucin
1C'~l
+ RE
20V
= 2 kQ
Q
+ 1 kQ
20V 3kQ
= 6.67mA
que es ms o menos el doble del nivel de IC para el ejemplo 4.4.
Anlisis por recta de carga

El anlisis por recta de carga para la red de polarizacin en emisor es poco diferente de la que se encontr para la configuracin de polarizacin fija. El nivel de lB como lo determin la ecuacin (4.17) define el nivel de lB sobre las caractersticas de la figura 4.24 (denotado lBQ)'
Flgura 4.24 Recta de carga para la configuracin de polarizacin en

emisor.
La ecuacin de la malla colector-emisor que define la recta de carga es la siguiente:
L~
seleccin de le = O mA da
(4.26)
segn se obtiene para la configuracin de polarizacin fija. La eleccin de VCE = O V da
(4.27)
como se muestra en la figura 4.24. Los diferentes niveles de lB desplazarn, desde luego, el
punto Q hacia arriba o hacia abajo de la recta de carga.
Q
4.5
POLARIZACIN POR DMSOR DE VOLTAJE
En las configuraciones de polarizacin previas a la corriente de polarizacin le y el voltaje
VCEQ de polarizacin eran una funcin de la ganancia en corriente ({3) del transisto~. Sin embargo. debido a que f3 es sensible a la temperatura, especialmente para los transistores de silicio, y de que el valor real de beta por lo general, no est bien definido, lo mejor sera desarrollar un
capitulo 4 Polarizacin en dc-BJT
158
R,
,
- ..
v,
o~-~"lt-,---+------Ik
c,
o
Figura 4.25 Configuracin de polarizacin por divisor de voltaje. Figura 4.26 Definicin del punto Q para la configuracin de polarizacin por divi,sor de voltaje.
circuito que fuera menos dependiente o, de hecho, independiente de la beta del transistor. La red a la que nos referimos es configuracin de polarizacin por divisor de voltaje de la figura 4.25. Si se analiza sobre una base exacta la sensibilidad a los cambios en beta, resulta ser muy pequea. Si los parmetros del circuito se eligen adecuadamente, los niveles resultantes de 1CQ y de V CEQ pueden ser casi totalmente independientes de beta. Recuerde que en anlisis anteriores el punto Q estaba definido por un nivel fijo de leo y de VCEQ ' como se muestra en la figura 4.26. El nivel de ISQ cambiar con el cambio en beta, pero el nunto de operacin definido sobre las caractersticas por leQ y VCEQ puede permanecer fijo si se utilizan los parmetros adecuados del circuito. Como antes se observ, existen dos mtodos que pueden aplicarse para analizar la configuracin del divisor de voltaje. El motivo principal para elegir los nombres en esta configuracin ser ms obvio en el anlisis que sigue. El primero que vamos a demostrar es el mtodo exacto que puede aplicarse en cualquier configuracin de divisor de voltaje. Al segundo se le llama mtodo aproximado y puede introducirse slo si son satisfechas las condiciones especficas. El mtodo aproximado permite un anlisis ms directo con un mayor ahorro en tiempo y en energa. Tambin es ms til en el modo de diseo que ser descrito en una seccin posterior. En conjunto, el mtodo aproximado puede aplicarse a la mayora de las siruaciones y, por tanto, debe ser examinado con el mismo inters que el mtodo exacto.
Anlisis exacto
El lado de entrada de la red de la figura 4.25 puede volver a dibujarse segn se muestra en la figura 4.27 para el anlisis en de. La red equivalente Thvenin a la izquierda de la terminal de la base puede encontrarse de la siguiente manera:
Thvenin
Figura 4.27 Redibujo de la malla de entrada de la red de la figura 4.25.
4,5 Polarizacin por divisor de voltaje
159
R,
La fuente de voltaje se .reemplaza por un corto circuito equivalente como se indica en la figura 4.28. (4.28)
ETh! La fuente de voltaje V ce regresa al circuito y el voltaje de circuito abierto Thvenin de la figura 4.29 se calcula de la siguiente manera: La aplicacin de la regla del divisor de voltaje:
R Th :
Figura 4.28 Determinacin de RTh "
(4.29)
Despus se vuelve a dibujar la red Thvenin como se muestra en la figura 4.30 e lB Q puede calcularse al aplicar primero la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj para la malla que se indica:
Figura 4.29 Determinacin deETh .
Sustituyendo lE =
(/3 + I)lB Y resolviendo para lB

lB
--~~--~---
ETh
VBE
(4.30)
RTh +
(/3 +
I)RE
Aunque la ecuacin (4.30) aparece al principio diferente de las que se desarrollaron antes, obsrvese que el numerador es, una vez ms, una diferencia de dos niveles de voltaje y que el denominador es la resistencia de la base ms el resistor de emisor reflejado por (/3 + 1), ciertamente muy similar a la ecuacin (4.17). Una vez que lB se conoce, las cantidades restantes de la red pueden establecerse de la misma manera como fueron desarrolladas para la configuracin de polarizacin en emisor. Esto es, (4.31)
Figura 4.30 Insercin del circuto equivalente de Thvenin.
que es exactamente la misma que la ecuacin (4.19). Las ecuaciones restantes para VE' Ve y VB son las mismas que se obtuvieron para la configuracin de polarizacin en emisor.
EJEMPLO 4.7
Determine el voltaje de polarizacin de de V eE y la corriente le para la siguiente configuracin de divisor de voltaje de la figura 4.31.
+22 V
10 kQ
39 kQ
IOpF
" ----nI--+-------'--1
3.9 k.Q
FIgura 4.31 Circuito para beta estabilizada para el ejemplo 4.7.
160
Captulo 4
Solucin
La ecuacin (4.28):
RTh = R,IIR,
(39 kQ)(3.9 kQ) = 39ka + 3.9ka
= 3.55 ka
La ecuacin (4.29): ETh =

(3.9 ka)(22 V) =2V 39 Ka + 3.9 Ka
---"'----"=---
=
La ecuacin (4.30) : lB
ETh - VBE
RTh + ([3 + l)R E
2V-0.7V
3.55 ka + (141)(1.5 kQ)
=------3.55 ka + 211.5 kQ
1.3 V
= 6.05)lA le = [3lB = (140)(6.05 )lA)

= O.8SmA
La ecuacin (4.31): VCE
= Vcc
-lc(Rc + RE)
= 22 V - (0.85 mA)(10 kQ. + 1.5 kQ) = 22 V - 9.78 V = 12.22 V
Anlisis aproximado
La seccin de entrada de la configuracin del divisor de voltaje se representa por la red de la figura 4.32. La resstenciaR es la resistencia equivalente entre la base y tierra para el transistor con un resistor de emisor RE' Recuerde que, como se vio en la seccin 4.4 [ecuacin (4.18)], la resistencia reflejada entre la base y el emisor est definida por R = ([3 + I)R E . Si R es mucho mayor que la resistencia R2 , la comente lB ser mucho menor que 12 (la comente siempre busca la trayectoria de menor resistencia), e 12 ser aproximadamente igual a 1]. Si se acepta la aproximacin de que lB es esencialmente cero comparada con II o /2' entonces 1] :;;:: 12 YR] YR2 pueden considerarse elementos en serie. El voltaje a travs de R" que en realidad es el voltaje
1,
R,
1
....
1,
r
....
-1,
R,
t
~
: ,
I
I
I
R, R R2
v,
I I
I
.'....
(11 ~:d2)
Figura 4.32 Circuito de polarizacin parcial para calcular el voltaje de base aproximado VB "
4.5 Polarizacin por divisor de voltaje
161
base, puede calcularse mediante el uso de la regla del divisor de voltaje (de ab el nombre para la configuracin). Esto es, (4.32)
Debido a que R, = ({3 + I)R E", {3R E, la condicin que definir, en caso que pueda aplicarse a la aproximacin, ser la siguiente: (4.33) En otras palabras, si beta a veces es el valor de RE es por lo menos 10 veces el valor de R 2, la
aproximacin podr aplicarse con un alto grado de precisin. Una vez determinado VB' el nivel de VE puede calcularse a partir de
VE = V B - V BE
(4.34)
y la corriente del emisor podr calcularse a partir de
I
e
lE = VE
RE
(4.35)
lc o '" lE
(4.36)
. El voltaje del colector-emisor se encuentra determinado por
(4.37) Ntese en la secuencia de clculos desde la ecuacin (4.33) a la ecuacin (4.37) que beta no aparece y que lB no fue calculada. El punto Q (segn se determin mediante lco y V CE ) es por tanto independiente del valor de beta. Q
EJEMPLO 4.8
Repita el anlisis de la figura 4.31 utilizando la tcnica aproximada y compare las soluciones para lc y para VCE .
Q
Solucin
Probando: {3RE ;:, IOR, (140)(1.5 ka) ;:, 10(3.9 ka) 210 ka ;:, 39 ka (satisfecha)
La ecuacin (4.32):
(3.9 ka)(22 V)
=
39 ka + 3.9 ka
= 2V
162
Capitulo 4
Po1arizacin en dc-B.IT
Obsrvese que el nivel de VB es el mismo que para ETh calculado en el ejemplo 4.7. Por tanto, esencialmente la"principal diferencia entre las tcnicas aproximada y exacta es el efecto de RTh en el anlisis exacto que separa ETh y V B' La ecuacin (4.34):
VE
= VB
V BE
= 2 V - 0.7 V
== 1.3 V
1.3
= 0.867 mA
\.5kQ comparada con 0.85 mA con el anlisis exacto. Finalmente.

VeEQ Vee - le(Re + RE)
= 22 V - (0.867 mA)(1O kQ + \.5 kQ) = 22 V - 9.97 V
= 12.03V
contra 12.22 V obtenido en el ejemplo 4.7. Sin duda, los resultados paraJe y para VCEQ se encuentran cercanos, y si se toma en cuenta la variacin real en los valores de Is parmetros, puede considerarse tanto a unO Como al otro. Mientras ms grande es el nivel de R comparado con R2 , ms cercana ser la solucin aproximada sobre la exacta. El ejemplo 4.10 hace una comparacin sobre las soluciones a un nivel muy por debajo de la condicin establecida por la ecuacin (4.33).
Repita el anlisis exacto del ejemplo 4.7 si f3 se reduce a 70 y compare las soluciones para leQ y para V CEQ '
EJEMPLO 4.9
Solucin
Este ejemplo no trata de la comparacin de los mtodos exactos en funcin de uno aproximado. sino de probar cunto se mover el punto Q si el nivel de f3 se corta por la mitad. RTh y ETh son los mismos: RTh = 3.55 kQ, ETh = 2 V
lB =
--~_-"."--
ETh -
V BE
RTh + (f3 + I)R E
2 V - 0.7 V
;;;;
1.3 V
;;;;
3.55 kQ + (71)(1.5 kQ)

= 11.81 JA
le Q = f3I B
3.55 kQ + 106.5 kQ
= (70)(11.81 JA) = 0.83 mA

Ve, = Vee - le(Re + RE)
= 22 V - (O .83 mA)(lO kQ + 1.5 kQ) = 12.46 V
163
Al tabular los resultados se obtiene:
f3
140 70
0.85 mA 0.83 mA
12.22 v
12.46 V
Los resultados muestran claramente la relativa insensibilidad del circuito hacia el cambio en f3. Aunque f3 se corte drsticamente a la mitad, de 140 a 70, los niveles de ICQ y de V CE son en esencia los mismos. Q
EJEMPLO 4.10
Determine los niveles de IC Q y de VCE para la configuracin del divisor de voltaje de la figura 4.33, utilizando las tcnicas exacta y ~proximada para comparar las soluciones. En este caso las condiciones de la ecuacin (4.33) no sern satisfechas, pero los resultados revelarn la diferencia de la solucin si se ignora el criterio de la ecuacin (4.33).
18 V
?
5.6 k,Q
>82 k!2
"
o~~--Il'l--~-+~~~-I
10
t 1C 10:1.tF +
Q
"o
~F
"..
V CEQ
f3 = 50
22kQ 1.2 ka
Figura 4.33 Configuracin de divisor de voltaje para el ejemplo 4.10.
Solucin Anlisis exacto: La ecuacin (4.33):

f3R E ~ IOR 2
~
(50)(1.2 kQ)
10(22 kQ)
60 kn 'f. 220 kQ (no satisfeciUl) RTh
= R, IIR2 = 82
knl122 kn
= 17.35
kQ
= - - - - - - = 3.81 V 82 kQ + 22 kQ
22 kQ(l8 V)
lB
BE = --=--""-=-------- =
ETh - V
3.81 V - 0.7 V
3.11 V
RTh + (f3 + I)RE
17.35 kQ + (51)(1.2 kn)
78.55 kQ
= 39.6 }lA
ICQ
= f3IB = (50)(39.6
}lA)
= 1.98 mA
Vct;, = Vcc - Ic(Rc + RE)
= 18 V - (1.98 mA)(5.6 kQ + 1.2 kn) = 4.54 V 164

Capitulo 4 Polarizacin en dc-B.IT
Anlisis aproximado:
VE = VB - VBE =3.81 V - 0.7 V = 3.11 V
3.11 V
1.2 ill
= 2.59 mA
= 18 V - (2.59 mA)(S.6 kQ + 1.2 kQ) = 3.88 V
Tabulando los resultados, se tiene:
Exacta Aproximada
1.98mA 2.59 mA
4.54 V
3.88 V
Los resultados revelan la diferencia entre las soluciones exacta y aproximada. le es aproximadamente 30% ms grande con la solucin aproximada; mientras que VCE es msQo menos 10% menor. Los resultados son notablemente diferentes en cuanto a magnitu~, pero aunque [3R E es slo tres veces ms grande que R 2 , los resultados son todava cercanos uno del otro. Sin embargo, para el futuro el anlisis ser dictado por la ecuacin (4.33) para asegurar una similitud entre las soluciones exacta y aproximada.
Saturacin del transistor

El circuito de salida del colector-emisor para la configuracin del divisor de voltaje tiene la misma apariencia que el circuito de polarizacin en emisor, que fue analizado en la seccin 4.4. La ecuacin resultante para la corriente de saturacin (cuando VCE se hace cero volts) es, por tanto, la misma que se obtuvo para la configuracin de polarizacin en emisor. Esto es,
(4.38)

Las similitudes con el circuito de salida de la configuracin de polarizacin en emisor dan como resultado las mismas intersecciones para la recta de carga de la configuracin del divisor de voltaje. Por tanto, la recta de carga tendr la misma apariencia que la de la figura 4.24, con
(4.39)
(4.40)
El nivel de lB desde luego se determina mediante una ecuacin diferente para las configuraciones de polarizacin por divisor de voltaje y de polarizacin en emisor. 4.5 Polarizacin por divisor de voltaje
165
4.6
POLARIZACIN DE DC POR RETROALIMENTACIN DE VOLTAJE
Un nivel mejorado de estabilidad tambin se obtiene mediante la introduccin de una trayectoria de retroalimentacin desde el colector a la base, como se muestra en la figura 4.34. Aunque el punto Q no es totalmente independiente de beta (aun bajo condiciones aproximadas), la
sensibilidad a los cambios en beta o a las variaciones en temperatura son normalmente menores que las encontradas en la configuracin de polarizacin fija o de polarizacin en emisor. De nuevo, el anlisis se har examinando en primer lugar la malla emisor-base y aplicando los resultados a la malla colector-emisor.
Malla base-emisor
La figura 435 muestra la malla base-emisor para la configuracin de retroalimentacin de voltaje, La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las manecillas del reloj dar por resultado
Vee - I~Re - IsRB - VBE - I~E = O

Vee Re
J+
-
Re
-tl~
',o---Ue,
RB
-tIc
( e,
VO
Vee
+
VeE
"F
ct ;!: ti;
lB
+ V
SE _
-t
RE
lE
)
"-
+
-
>
...
Figura 4.34 Circuito de polarizacin de de con retroalimentacin de voltaje.
",,.
Figura 4.35 Malla bas~misor para la red de la figura 4.34.
Es importante observar que la corriente a travs deR e no es le sino l~ (donde l~ = le + lB)' Sin embargo, el nivel de le e l~ supera por mucho el nivel normal de lB y la aproximacin l' e "le por lo general se utiliza, Sustituyendo l~" le = f3IB e lE" le resultar
Vee - f3l sRc - IsRB - VBE - f3lsRB = O
Si se arreglan los trminos, se tiene
Vee - VBE - f31S<Re + RE) - IsRB = O
y resolviendo para lB dar

(4.41)
El resultado es muy interesante en cuanto a que el formato es muy similar a las ecuaciones para lB obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia entre los niveles disponibles de voltaje, mientras que el denominador es la resistencia de la base ms los resistores del colector y del emisor reflejados por beta, Por tanto, la trayectoria de retroalimentacin da por resultado un reflejo de la resistencia Re de regreso al circuito de entrada, muy similar al reflejo de RE' En general, la ecuacin para lB ha tenido el siguiente formato:
1 =----
V'
R B + f3R'
166
con la ausencia de R' para la configuracin de polarizacin fija, R' = RE para la configuracin de polarizacin en emisor (con (13 + 1) " /3), y R' = Re + RE para la configuracin de retroalimentacin del colector. El voltaje V' es la diferencia entre los dos niveles de voltaje. Ya que le = f3IB ,
En general, mientras ms grande sea f3R' comparado con RB , menor ser la sensibilidad de le a las variaciones en beta. Obviamente, si f3R' "" RB Y RB + f3R'" f3R', entonces Q
------=
f3R'
f3V'
f3V'
V' R'
e lCQ es independiente al valor de beta. Debido a que R' normalmente es mayor para la configuracin de retroalimentacin de voltaje que para la configuracin de polarizacin en emisor, la sensibilidad a las variaciones en beta ser menor. Desde luego, R' es cero ohms para la configuracin de polarizacin fija y por tanto bastante sensible a las variaciones en beta.
Malla colector-emisor
La malla colector-emisor para la red de la figura 4.34 se presenta en la figura 4.36. La aplicacin de la ley de voltaje de Kirchhoff para la malla indicada en la direccin de las manecillas del reloj dar por resultado IERE + VCE + I~Re - Vee = O Debido a que I~" le y que lE" le' se tiene
Ic(Re + RE) + VCE

y
VCC = O
(4.42)
figura 4.36 Malla colector-emlsor para la red de la figura 4.34.
VCE = Vcc
- Ic(Re + RE)
la cual es exactamente la obtenida para las configuraciones de polarizacin en emisor y de polarizacin por divisor de voltaje.
Determinar los niveles de reposo de le Q y de V CE Q para la red de la figura 4.37.
EJEMPLO 4,11
Solucin
Ecuacin (4.41):
= --------250 k.Q + (90) (4.7 ka + 1.2 ka)

=------= 781 k.Q 250 ka + 531 ka
= 11.91 p.A
ICQ
9.3 V 9.3 V
\O V - 0.7 V
IOV
4.7kn
= f3IB = (90) (11.91

= 1.07mA
J.A)
10 .uF
VeEQ = Vcc - le(Re + RE)

= 10V - (1.07 mA)(4.7 ka + 1.2 ka)
1.2kQ
= 10V - 6.31 V = 3,69 V

Ftgura 4.37 Red para el ejemplo 4.11.
4.6 Polarizacin de de por retroalimentacin de voltaje
167
- - - - - - - - - - ------- - -
EJEMPLO 4.12
Repetir el ejemplo 4.11 utilizando una beta de 135 (50% ms que en el ejemplo 4.11). Solucin Es importante observar en la solucin para lB en el ejemplo 4.11, que el segundo trmino en el denominador de la ecuacin es mayor que el primero. Recuerde que en uno de los anlisis anteriores, mientras mayor es este segundo trmino comparado con el primero, menor ser la sensibilidad a los cambios en beta. En este ejemplo, el nivel de beta se incrementa en 50%, lo cual har que aumente la magnitud de este segundo trmino an ms comparado con el primero. Sin embargo, es ms importante observar en estos ejemplos que una vez que el segundo trmino es relativamente ms grande comparado con el primero, la sensibilidad a los cambios en beta resulta ser significativamente menor. Resolviendo para lB da
lB = Vcc - VBE RB + (3(Re + RE)
= 250 =
10 V - 0.7 V
k.! + (135)(4.7 kQ + 1.2 ka)

9.3 V
9.3V 250 ka + 796.5 kQ
1046.5 ka
8.89 J1.A
e
leQ
= f3IB
= (135)(8.89 J1.A)
= 1.2mA
con
VaQ
= Vce - Ic(Rc + RE) = 10 V - (1.2 mA)(4.7

= 10 V = 2.92 V
7.08 V
ka + 1.2 ka)
Aunque el nivel de {3 se increment 50%. el nivel de leQ nicamente se elev al 12.1 %, mientras que el nivel de VeEQ decay aproximadamente 20.9%. Si la red fuera un diseo de polarizacin fija, un incremento del 50% en {3 hubiera causado un aumento del 50% en le y un cambio drstico en la localizacin del punto Q. Q
EJEMPLO 4.13
Determine el nivel de lB y de Ve para la red de la figura 4.38.

18 V
91 kO
llOkO
3.3 kU lO tF
r-"-.........,....-4V\I\,-+--I{-c---o "
R,
R,
1OtF
1OtF'
.,..
" <>---}II---+.--------I
P=75
51OkO
I
":"
50 tF
Figura 4.38
Red para el ejemplo 4.13.
168
Captulo 4 Polarizacin en dc-8.IT
Solucin
En este caso la resistencia de la base para el anlisis en de est compuesto de dos resistores con un capacitar conectado a partir de la unin con tierra. Para el modo de de, el capacitar es equivalente a un circuito abierto y RB = R 1 + R2 . Resolviendo para lB se obtiene
lB ;
Vcc - VBE
RB + 3(.Re + RE)
=------------------------(91 kQ + 110 kQ) + (75)(3.3 kQ + 0.51 kQ)

;
17.3 V 201 kQ + 285.75 kQ
18 V - 0.7 V
=---486.75 kQ
17.3 V
; 35.5 !lA
le = j3IB
= (75)(35.5
; 2.66mA
!lA)
Ve ; Vcc - I~Re ;: Vce - leRe = 18 V - (2.66 mA)(3.3 kQ)

; 18 V - 8.78 V
= 9.22
Condiciones de saturacin
Utilice la aproximacin de 1~ = le que es una ecuacin para la corriente de saturacin, y resulta ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarizacin en
emisor. Esto es
(4.43)

Proseguimos con la aproximacin l~; le y da por resultado la misma recta de carga definida para las configuraciones del divisor de voltaje y de polarizacin en emisor. El nivel de lB ser Q definido por la configuracin de polarizacin elegida.
4.7 DIVERSAS CONFlGURACIONES DE POLARIZACIN

Existen ciertas configuraciones de polarizacin para BJT que no se asemejan al molde bsico de las analizadas en las secciones previas. De hecho. existen variaciones en el diseo que hubieran requerido ms pginas de las que son posibles de ofrecer en un libro de este tipo. Sin embargo, el principal propsito en esta edicin es el de hacer nfasis en las caractersticas del dispositivo que permiten un anlisis en de de la configuracin, para establecer Un procedimiento general hacia la solucin deseada. Para cada configuracin que hasta ahora se ha analizado, el primer paso es la derivacin de una expresin para la comente de la base. Una vez que se conoce la corriente de la base, la corriente del colector y los niveles de voltaje del 4.7 Diversas configuraciones de polarizacin
169
circuito de salida pueden elegirse prcticamente en forma directa. Pero esto no implica que todas las soluciones tomarn la misma trayectoria, pero s sugiere una ruta a seguir si se encuentra una nueva configuracin. El primer ejemplo explica cmo el resistor de emisor se elimina de la configuracin de retroalimentacin de voltaje de la figura 4.34. El anlisis es muy similar, pero requiere de la eliminacin de RE de la ecuacin aplicada.
EJEMPLO 4.14
Para la red de la figura 4.39: a) Determinar Iq, y VcE . b) Encontrar VB Vc, VE y V. e
Re
4.7 kQ
J= 120
e,
Figura 4.39 Retroalimentacin en colector con RE'" On.
Solucin
a) La ausencia de RE reduce la reflexin de los niveles resistivos slo al de Re y la ecuacin para l. se reduce a
lB
= =
V cc - V' E RB + f3Rc
20 V - 0.7 V 680 kQ + (120)(4.7 kQ)
19.3 V 1.244 MQ
b)
= 15.51 }lA ICQ = f31. = (120)(15.51}lA) = 1.86 mA VCEQ = Vcc - leRe = 20 V - (1.86 mA)(4.7 = 11.26 V VB = VBE = 0.7 V Vc = VCE = 11.26 V VE = O V
V. C
kQ)
= VB
VC
= 0.7
V - 11.26 V
= -10.56 V
En el siguiente ejemplo el voltaje aplicado est conectado a la terminal del emisor y Rc est directamente conectada a la tierra. Al principio. parece ser algo no ortodoxo y muy diferente a los que se encontraron hasta ahora. pero una aplicacin de la ley de voltaje de Kirchhoff al circuito base dar por resultado la corriente de base deseada.
170
Captulo 4 Polarizacin en dc-BJf
Determinar Ve y VE para la red de la figura 4.40.
EJEMPLO 4.15
1.2 kQ
c, ......---l{---o '"
c,
1OLF
/Jo 45
Figura 4.40
Ejemplo 4.15.
Solucin
La aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj para la malla base-emisor dar por resultado
La sustitucin genera
lB
= =
9 V - 0.7 V 100kQ 8.3 V 100 kQ
= 83 .lA
le =
f31B
= (45)(83 .lA) = 3.735 mA

Ve = -leRe
= -(3.735 mA)( 1.2 kQ)
= -4A8 V
VB = -lsRB
= -(83 .lA)(100 kQ)
= -8.3 V
El siguiente ejemplo utiliza una red denominada configuracin emisor-seguidor. Cuando la misma red se analiza en ac, se encontrar que tanto las seales de salida como la de entrada estn en fase (una siguiendo a la otra) y que el voltaje de salida es ligeramente menor que la seal aplicada. Para el anlisis en de el colector se conecta a tierra y el voltaje se aplica en la terminal del emisor.
4.7 Diversas configuraciones de polarizacin
171
-(
---------------------------------------------------EJEMPLO 4.16
Detenninar VCEQ elE para la red de la figura 4 Al.
C,
" 0---1)1---.----1
IOpF
C, ~-I\-(- - ' o v,
IOpF
VEE
-20V
Figura 4.41
(emisor:"seguidor).
Solucin La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada dar por resultado
-IBRB - V BE - lE
+ V EE = O
pero
y
lE
= (f3 + l)IB
VEE - VBE - (f3 + 1)lsRE. - lsRB = O
con Sustituyendo los valores queda

lB
= -------240 kQ + (91)(2 kQ)
20 V - 0.7 V
19.3 V
240 kQ + 182 kQ
=---422 kQ
19.3 V
= 45.73 )lA
le = f3l s
= (90)(45.73 )lA) = 4.12 mA

La aplicacin de la ley de voltaje de Kirchhoff al circuito de salida resultar
-VEE
+ IE + V CE = O
pero
y
lE V CE
Q
= (f3 + l)ls
= V EE - (f3 + l)lsRE
= 20 V - (91)(45.73 )lA)(2 kQ) = 11.68 V

lE
= 4.16 mA
172
Hasta ahora todos los ejemplos usan una configuracin de emisor comn o de colector comn. En el siguiente ejemplo se investiga la configuracin de base comn. En dicha situacin el circuito de entrada se utilizar para deternlnar lEen lugar de 1S' Despus la corriente del colector queda disponible para realizar un anlisis del circuito de salida.
Determine el voltaje V eB y la corriente 'B para la configuracin de base comn de la figura 4.42.
EJEMPLO 4.17
"~~
"R,
Vu
r~~~
4V
Vec
lOV
...
Figura 4.42 Configuracin de base comn.
Solucin La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada da
Sustituyendo los valores, se obtiene

4 V - 0.7 V
= 2.75 mA
1.2 ka
La aplicacin de la ley de voltaje de Kirchhoff al circuito de salida da
-VCB + leRc - V ee Y V CB
=O
= Vec
- lcR-c con le ~ lE
= 10 V - (2.75 mA)(2.4 ka) = 3.4 V lB =
f3
2.75 mA 60
= = 45.8
!lA
El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicacin del teorema de Thvenin para detenninar las incgnitas deseadas. 4.7 Diversas configuraciones de polarizacin
173
EJEMPLO 4.18
Especifique Ve y VB para la red de la figura 4.43.

Vcc =+20V
Re R,
8.2kQ
2.7Hl
e
B
e,
,;
,{
o v"
e,
v, o
10 ..LF
10 IlF
1:
~
E
.Jl=12ij
1.8kn
R,
2.2kn
RE
VEE =-20V
Figura 4.43
Ejemplo 4.18.
Solucin La resistencia y voltaje Thvenin se calculan para la red a la izquierda de la terminal de la base. como se muestra en las figuras 4.44 y 4.45.
8.2kil
>~~~~~~----~--~--QB
JI1
8.2 k.!l
Figura 4.44
Determinacin de RTh ,
figura 4.45
Determinacin de ETh'
RTh = 8.2 kQ
112.2 kQ
= 1.73 kQ
1=
Vec + VEE
20 V + 20 V 8.2 ka + 2.2 ka
=--10.4 kQ
40 V
R + Rz
= 3.85 mA
= (3.85 mA)(2.2 ka) - 20 V = -11.53 V

Luego la red puede ser redibujada segn se muestra en la figura 4.46, donde la aplicacin de la ley de voltaje de Kirchhoff da por resultado
-ETh
174 Captulo 4
leRTh -
V BE -
I~E
V EE
= O
p= 120
E
11..53 V
VEE =-20V
Figura 4.46 Sustitucin del circuito equivalente de Thvenin.
Sustituyendo lE = (J + 1)18 da
Va - ETh - VBE -
(J + I)IBRE - IBRTh = O
VBE
I)R E
VEE RTh +
ETh -
(J +
20 V - 11.53 V - 0.7 V 1.73 ka + (121)(1.8 kQ)
=---219.53 ka
7.77 V
= 35.39
le = JIB
j.iA
= (120)(35.39 lA)
= 4.25
mA
Ve = Vcc - eRe = 20 V - (4.25 mA)(2.7 ka)

= 8.53 V
VB = -ETh - IsRTh = -(11.53 V) (35.39 LA)(1.73 ka)

= -11.59 V
4.8 OPERACIONES DE DISEO

Hasta ahora los anlisis se enfocan al estudio de la~ redes existentes. Todos los elementos estn en su lugar, y slo es cuestin de resolver para determinar los niveles de corriente y de voltaje de la configuracin. El proceso de diseo es donde se especifican la corriente y/o e! voltaje, y deben detenninarse los elementos requeridos para fijar los niveles de! diseo. Este proceso de
sntesis requiere de una muy clara comprensin de las caractersticas del dispositivo, las ecuaciones bsicas para la red y un gran conocimiento de las leyes bsicas del anlisis de
circuitos, como la ley de Ohm, la ley de voltaje de Kirchhoff, y as sucesivamente. En la mayora de las situaciones se reta al proceso de pensamiento en un grado alto durante el proceso de diseo, mucho ms que durante la secuencia de anlisis. La trayectoria hacia la solucin est menos definida, y puede requerir de cierta cantidad de suposiciones bsicas que no se tienen que hacer cuando simplemente se analiza una red.
4.8 Operaciones de diseo
175
Es obvio que la secuencia de diseo es sensible a los componentes que ya se han especificado ya los elementos que deben determinarse. Si se han especificado tanto el transistor como las fuentes, el proceso de diseo simplemente determinar los resistores que se requieren para un diseo en particular. Una vez que se han decidido los valores tericos de los resistores, normalmente se escogen los valores estndares comerciales ms cercanos, y se aceptan cualesquiera de las variaciones debidas a la no utilizacin de los resistores de los valores exactos. Es cierto que se trata de una aproximacin vlida,considerando las tolerancias que con frecuencia se asocian a los elementos resistivos y a los parmetros de los transistores. Si se deben determinar valores resistivos, un~ de las ecuaciones ms poderosas es simplemente la ley de Ohm, de la siguiente manera:
Ru"" =
IR
(4.44)
En un diseo particular, el voltaje a travs de un resistor a menudo puede detenninarse a partir de los niveles que se especificaron. Si existen especificaciones adicionales que definan el nivel de corriente, la ecuacin (4.44) puede utilizarse para calcular la resistencia requerida. Los primeros ejemplos demostrarn la forma en que los elementos particulares pueden determinar,e a partir de los nivel"" ""peciflcados. M, adelante ,e presentar un procedimiento completo de diseo para dos configuraciones comunes.
EJEMPLO 4.19
Dadas las caractersticas del dispositivo de la figura 4.47a, determinar Vce RB y Rc para la configuracin de polarizacin fija de la figura 4.47b.
lB = 4O).IA
~~~~-
o
(a)
(b)
figura 4.47 Ejemplo 4.19.
Solucin De la recta de carga

V cc = 20 V
20 V 8 mA
= 2.5 ka
lB
con
Vcc - VBE RB Vcc - VBE lB

21l V - 1l.7 V 4OJA
RB =
=
176
captulo 4 Polarizacin en dc-B.IT
19.3 V 40 JA
= 482.5
ka
Los resistores de valores estndar:

Rc = 2.4 kQ
R B = 470 kQ El uso de resistores de valores estndar dan lB = 41.1 !lA
la cual se encuentra dentro del 5% del valor especificado.
Dado ICQ = 2 mA y VCEQ = 10 V, determinar R y Rc para la red de la figura 4.48.

v
EJEMPLO 420
!OF
',o-----~r----+-------~
8 kil
1.2kQ
Solucin
VE = I~E '" leRE
= (2
VB
mA)(1.2 kQ)
= 2.4
V
V B = V BE + VE = 0.7 V + 2.4 V = 3.l V

2 CC = --~.== 3.l
RV
R + R2
(18 kQ)(18 V)
R + 18 kQ
= 3.1
324 kQ = 3.l R + 55.8 kQ 3.l R = 268.2 kQ

R = - - - - = 86.52 kQ
268.2 kQ 3.l
La ecuacin (4.44): con
RC = VR , le
= Vec - Ve
le
Ve = V CE + VE = 10 V + 2.4 V = 12.4 V
18 V - 12.4 V
2 mA
= 2.8 kQ
Los valores estndar comerciales ms cercanos a R son 82 kQ Y 91 kQ. Sin embargo, el empleo de la combinacin en serie de los valores estndar de 82 kQ Y 4.7 kQ. = 86.7 kQ resultara en un valor muy cercano al nivel de diseo.
177
EJEMPLO 4.21
La configuracin de polarizacin en emisor de la figura 4.49 tiene las siguientes especificaciones: leo = Ve"Je",= 8 mA, Ve = 18 V Y f3 =110. Detenninar Re' RE y RB
r-------~--~28V
FIgUra 4.49
Ejemplo 4.21.
Solucin
28 V - 18 V
= 2.5 ka
4 mA
RE
Vee le",
28 V
8 mA
3.5 ka
RE = 3.5 ka - Re
= 3.5 kQ - 2.5 kQ
= 1 ka
lB
Q
le
-Q-
f3
= - - = 36.36 J1A
110
4 mA
con
= - - - - - (lll)(l ka)
36.36 J1A
=---36.36 J1A
= 639.8 ka
178
Capitulo 4 Polarizacin en dc-BJT
27.3 V
111 ka
Para los valores estndar:

Re = 2.4 ka RE = 1 ka
RB = 620 ka
El anlisis que sigue presenta una tcnica para el diseo de un circuito completo, pensado para operar en un punto de polarizacin especfico. A menudo, las hojas de especificaciones del fabricante ofrecen infonnacin sobre un punto de operacin sugerido (o regin de operacin) para un transistor en particular. Adems, los otros componentes del sistema conectados a una etapa de amplificacin dada pueden definr tambin la excursin de la corriente, la excursin del voltaje, el valor del voltaje de la fuente comn, y as sucesivamente para el diseo. En la prctica real, muchos otros factores deben considerarse, porque pueden afectar la seleccin del punto de operacin que se desea obtener. Sin embargo, por el momento nos concentraremos en la determinacin de los valores de los componentes para encontrar un punto de operacin especfico. El anlisis estar limitado a las configuraciones de polarizacin en emisor y a la de polarizacin por divisor de voltaje. aunque el mismo procedimiento puede aplicarse a una variedad de otros circuitos de transistores.
Diseo de un circuito de polarizacin con retroalimentacin en el resistor de emisor

Considere primero el diseo de los componentes de polarizacin de de de un circuito amplificador, que posee la estabilizacin mediante el resistor de emisor, igual que en la figura 4.50. El voltaje de la fuente y el punto de operacin se seleccionaron a partir de la informacin que ofreci el fabricante sobre el transistor utilizado en el amplificador.
R,
c,
C,
entrada \ de ac ----,I----+-----t VB 2N4401 10 iF (p. 150)
'"---tI-salida + deac
T
1OtF
Figura 4.50
Circuito de polarizacin
con estabilizacin en emisor para consideracin de disefio.
La seleccin de los resistores de colector y emisor 00 pueden proceder directamente de la informacin recin especificada. La ecuacin que relaciona los voltajes alrededor de la malla colector-emisor tiene dos incgnitas, los resistores Re y RE. En este momento se debe hacer un juicio de ingeniera, como comparar el nivel del voltaje del emisor con el voltaje de la fuente. Recuerde la necesidad de incluir un resistor del emisor a tierra para ofrecer un medio de estabilizacin de la polarizacin de de, de tal forma que el cambio de la corriente del colector debido a corrientes de fuga del transistor y la beta del transistor no ocasionen un gran cambio en el punto de operacin. Por lgica, el resistor de emisor no puede ser demasiado grande, porque su voltaje limita el rango de la excursin de voltaje colector-emisor (que debe observarse cuando la respuesta en ac se analice). Los ejemplos examinados en este captulo revelan
179
que el voltaje del emisor hacia tierra es por lo general de un cuarto a un dcimo del voltaje de la fuente. Elegir un caso conservador de un dcimo pennitir calcular el resistor de emisor RE y el resistor Re de una manera parecida a los ejemplos recin completados. En el siguiente ejemplo se desarrolla un diseo completo de la red de la figura 4.49 utilizando el criterio que presentamos antes para el voltaje de emisor.
EJEMPLO 422
Determine los valores de los resistores para la red de la figura 4.50 para el punto de operacin y el voltaje de la fuente de alimentacin.
Solucin
VE =",Vec =",(20 V)= 2 V
RE = lE
Re = V Re
VE
VE 2 V '" - - = - - = 1 kQ lc 2mA
= Vcc - VCE - VE = 20 V-lO V - 2 V = ~
le
= 4 kQ
le
2 mA
2 mA
le 1 = -- =
B
2 mA
150
f3
= 13.33 }lA 20 V - 0.7 V - 2 V
RB = -R' - = lB
",1.3MQ
--~--~~---=-
Vec-VBE-VE
lB
13.33 }lA
Diseo de un circuito de ganancia de corriente estabilizada (independiente de beta)

El circuito de la figura 4.51 ofrece estabilizacin tanto para los cambios por la corriente de fuga como por la ganancia de corriente (beta). Los cuatro valores de los resistores que mostramos deben obtenerse para el punto de operacin especificado. El criterio de ingeniena para la seleccin de un valor del voltaje del emisor VE se utiliza de la misma forma que las consideraciones previas de diseo, porque guan hacia una solucin directa para todos los valores de los resistores. Estos pasos del diseo se muestran en el siguiente ejemplo.
Vcc = 20 V
le, = !O rnA
I 't
C,
C, entrada ___ \ de ac ~f---1~----I
" - - - J L - - salida + ,deac 1O'

V CEQ
1O'
=8V
(3(mn) = 80
...
180
Captulo 4
...
FIgUra 4.51 Circuito con ganancia en corriente estabilizada para consideraciones

de diseo .
Polarizacin en dc-BJf
------------------------------------------------------------EJEMPLO 423
Determine los niveles de Re' RE' R] YRo para la red de la figura 4.51 para el punto de operacin indicado.
RE
-<;
=- - lE
VE
VE le
2 V lO mA
= 200Q =
20 V - 8 V - 2 V
Re
=~ =
le
VCC - VeE - VE le
10 mA
lOV
lO mA
= lkQ
VB
= VBE
+ VE
= 0.7
V + 2 V = 2.7 V
Las ecuaciones para el clculo de los resistores de base R 1 Y R2 necesitarn de ciertos anlisis. Usar el valor del voltaje de la base calculado arriba y el valor del voltaje de la fuente proporcionar una ecuacin, pero existen dos incgnitas, R y R2 , Se puede obtener una ecuacin adicional entendiendo la operacin de estos dos resistores, al fijar el voltaje de base necesario. Para que el circuito opere de manera eficiente se asume que la corriente a travs de R 1 Y R2 debe ser aproximadamente igual y mucho mayor que la corriente de la base (por lo menos 1O:1). Este hecho y la ecuacin del divisor de voltaje para el voltaje de base ofrecen las dos relaciones necesarias para determinar los resistores de la base. Esto es,
La sustitucin da
Ro $,),(80)(0.2 kQ)
1.6 kQ
Vs = 2.7 V
y
0.6
kQ)(20 V)
R] + 1.6 ka
2.7R] + 4.32 ka
= 32
ka
2.7R] = 27.68 ka
R] = 10.25 kQ (use 10 ka)
4.9 REDES DE CONMUTACIN DE TRANSISTORES

Aplicar los transistores no se limita nicamente a la amplificacin de seales. A travs de un diseo adecuado pueden utilizarse como un interruptor para computadora y para aplicaciones de control. La red de la figura 4.52a puede emplearse como un inversor en los circuitos lgicos de las computadoras. Obsrvese que el voltaje de salida Ve es opuesto al que se aplic sobre la base o a la terminal de entrada. Tambin obsrvese la ausencia de una fuente de dc conectada al circuito de la base. La nica fuente de dc est conectada al colector o lado de la salida, y para las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la seal aplicada, en este caso 5 V.
4,9 Redes de conmutacin de transistores
181
5V
5V
.....
OV
Ic(mA)
68 k,Q
hFE = 125
1 ...
OV
le"" == 6.1
mA,l-__________________ 50 !lA
6~
71-
r----------------------------~~A
4~~--~~~--------3
5~~--~~-----------------------40~
,r--------=::""'::::~:-------- 20~A
__------------------------~~-----
~
1 t
30 I-lA
~ I,=O~
5
Vcc = 5 V
lO~A
ICEO=OmA
(b)
Flgura 4.52 Transistor inversor.
El diseo ideal para el proceso de inversin requiere que el punto de operacin conmute de corte a la saturacin, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para estos propsitos se asumir que 1C = 1CEO = OmA cuando lB = O pA (una excelente aproximacin de acuerdo con las mejoras de las tcnicas de fabricacin), como se muestra en la figura 4.52b. Adems, se asumir que VCE = VCE,,, OV en lugar del nivel tpico de 0.1 a 0.3 V. Cuando Vi;;: 5 V, el transistor se encontrar "encendido" y el diseo debe asegurar que la red est saturada totalmente por un nivel de lB mayor asociado con la curva lB' que aparece cerca del nivel de saturacin. La figura 4.52b requiere que lB > 50 pA. El nivel de saturacin para la corriente del colector y para el circuito de la figura 4.52a est definido por
C sa,
CC =----
(4.45)
182
Los resultados del nivel de lB en la regin activa justo antes de la saturacin pueden aproximarse mediante la siguiente ecuacin:
Por 10 mismo, para el nivel de saturacin se debe asegurar que la siguiente condicin se satisfaga:
(4.46) Para la red de la figura 4.52b cuando Vi =5 V, el nivel resultante de lB es el siguiente:

Vi - 0.7 V
lB =
5 V - 0.7 V
= = 63 J.1A
RB
V ee
68 kQ 5 V
'" 6.1 mA
c,~,
=-~
0.82 kQ
Comprobando la ecuacin (4.46) da

- - - - = 48.8 .tA
6.1 mA 125
la cual es satisfecha. Es cierto que cualquier nivel de lB mayor que 60 .tA pasar a travs del punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical. Para Vi = OV'/B = O.tA, y dado que se est suponiendo que le = ICEO = OmA,el voltaje cae a travs de Rc como 10 determin VRc = eRe = O V, dando por resultado Ve = +5 V para la
respuesta indicada en la figura 4.52a. Adems de su contribucin en los circuitos lgicos de las computadoras, el transistor se puede utilizar como un interruptor, si se emplean los extremos de la recta de carga. En la saturacin la corriente lc es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de resistencia entre las dos tenninales detenninado por
y descrito en la figura 4.53.
E E
Figura 4.53 Condiciones de saturacin y la resistencia resultante de la tenninal.

VCE~
Si se utiliza un tpico valor promedio de
como 0.15 V da como resultado
'"
- - - = 24.60.
0.15 V
6.1 mA
el cual es un valor relativamente bajo y ::: O Q cuando se coloca en serie con resistores en el
rango de los kilohms.

4.9 Redes de conmutacin de transistores
183
Figura 4.54 Condiciones de corte y la resistencia resultante de la terminal.
Para Vi = OV como lo vemos en la figura 4.54, la condicin de corte ocasionar un nivel de resistencia de la siguiente magnitud:
ee R con, = -= l CEO O mA V
5 V
=~Q
resultando en la equivalencia de circuito abierto. Para un valor tpico de leEO = 10 LA, la
magnitud de la resistencia de corte es
que se aproxima a la equivalencia de circuito abierto para muchas situaciones.
EJEMPLO 4.24
Determine R B Y Re para el transistor inversor de la figura 4.55 si le

Vcc=lOV
"'
= 10 mA.
v,
IOV IOV
hFE = 250
Flgura 4.55
Inversor para el ejemplo 4.24.
Solucin En la saturacin:
e'al
10 mA
as que En la saturacin:
lB '"
Re
l
IOV
10 mA
= 1 kQ = 40
LA
f3""
10 mA
250
Elija lB = 60 LA para asegurar la saturacin, y utilizando

lB = Vi - 0.7 V
RB
184
se obtiene
v, -
0.7 V
;
10 V - 0.7 V
155 kQ
60 !lA
Seleccione R B = 150 kQ. el cual es el valor estndar. Luego
v, -
0.7 V
;
- - - - - - ; 62 !lA
150 kQ
10 V - 0.7 V
RB
e
lB ; 62 )lA >
; 40 )lA
Por tanto. use RB
150 kQ YRe; 1 kQ.
Existen transistores que se les denomina transistores de conmutacin debido a la velocidad con que cambian de un nivel de voltaje a otro. En la figura 3.23c los periodos de tiempo definidos como t s ' td' tI" Y tI se proporcionan en funcin de la comente de colector. Su impacto sobre la velocidad de respuesta de la salida del colector se define por la respuesta de la comente de colector de la figura 4.56. El tiempo total necesario para que el transistor cambie del estado "apagado" al "encenciido" est designado como tencendido y definido por
I
Transistor "encendido"
tencendido
= t r + td
(4.47)
siendo t d el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una respuesta en la salida. El elemento de tiempo t, es el tiempo de subida del 10 al 90% del valor final.
Transistor "apagado"
1009,
909',
- -
_1- _ _ I
lOge
,- I - - - - - - - - - -1- - - -1- , , , ,
- -' o
1,
,
--+<
,
1,
' ,--+<,
I[
1,
,tencendido
,
~,
tapagado
,,_
Figura 4.56 Definicin de los intervalos de tiempo de una forma de onda de pulso.
El tiempo total que requiere un tra.'1sistor para cambiar del estado "encendido" al "apagado" se le conoce como tapagado y se define as (4.48) donde t, es el tiempo de almacenamiemo y tr es el tiempo de bajada del 90 al 10% del valor inicial. 4.9 Redes de conmutacin de transistores 185
Para el transistor de propsito general de la figura 3.23c a le;;;: 10 mA, se encuentra que
t.l" Id
= 120 ns = 25 ns = 13 ns
1,
y
as que
f =
12 ns
I,
I
tencendido tl.l.?agadQ
Id I
= 13 ns + 25ns=38ns
, +
= 120 ns + 12 ns 132 nS
Al comparar los valores anteriores con los siguientes parmetros de un transistor de conmutaCin BSV52L, se observa una de las razones para elegir un transistor de conmutacin cuando surge la necesidad de ste.
t encendido
= 12 ns
t apagado ==
18 os
4.10
TCNICAS PARA LA LOCAUZACIN DE FALLAS
El arte de la localizacin de fallas es un tema tan amplio. que no puede ser cubierto un rango tan lleno de posibilidades y de tcnicas en unas cuantas secciones de un libro. Sin embargo, un practicante debe estar enterado de unas cuantas maniobras y medidas que pueden aislar el rea de problema, y posiblemente encontrar una solucin. Es muy obvio que el primer paso para poder resolver un problema en una red es entender el comportamiento de la misma y tener alguna idea de los niveles de voltaje y corriente esperados. Para el transistor que est en la regin activa el nivel dc mesurable ms importante es el voltaje emisor-base.
Para un transistor "encendido" el voltaje V BE debe estar en la vecindad de 0.7 V.
Las conexiones adecuadas para medir VaE aparecen en la figura 4.57. Obsrvese que la punta de prueba roja (positiva) se encuentra conectada a la base para un transistor npn y la negra (negativa) al emisor. Cualquier lectura totalmente diferente del nivel esperado de ms o menos 0.7 Y, como O Y, 4 Y O 12 Y, o si es negativo el valor se debe sospechar de l; por lo mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistor pnp pueden usarse las mismas conexiones, pero debe esperarse una lectura negativa. Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las caractersticas generales de un BJT,con los niveles de VCEen la vecindad de 0.3 V que sugieren un dispositivo saturado, una condicin que no debe existir a menos que se est usando como interruptor. Sin embargo:
.:::0.7 V Si
o::O.3VGe
Para el amplificador tpico a transistor que est en la regin activa, V CE est por lo general entre el 25 y el 75% de V cc"
Figura 4.57 Verificacin del nivel
de de VBE"
Para V ce = 20 Y una lectura de V CE entre 1 y 2 Y o entre 18 y 20 Y como se mide en la figura 4.58, es cieno que es un resultado fuera de lo comn, y a menos que se conozca otro diseo para esta respuesta, deben investigarse tanto e1 diseo como la operacin. Si VCE = 20 V (con Vcc = 20 Y) existen por lo menos dos posibilidades: O bien el dispositivo (BJT) est
~
E
~ \
~
------- Va) ~
~
O (J)
+ -
0.3 V = satu"cin O v = estado de corto circuito o de conexin pobre Normalmente unos cuantos volts
o ms
Figura 4.58 de de Ver"
Verificacin del nivel
186
Captulo 4
daado y tiene las carf!1ctersticas de un circuito abierto entre las terminales del colector y del emisor. o bien una conexin en la mal1a del circuito del colector-emisor o base-emisor est abierta como en la figura 4.59. haciendo le O mA y VRe = O V. En la figura 4.59 la punta de prueba negra del vlmetro est conectada a la tierra comn de la fuente y la roja a la terminal inferior del resistor. La ausencia de una corriente del colector y de la cada de voltaje resultante a travs de Re darn por resultado una lectura de 20 V. Si el medidor est conectado a la terminal del colector del BJT. la lectura ser de O V. porque V ee est bloqueado del dispositivo activo por un circuito abierto. Uno de los errores ms comunes en la experiencia de laboratorio es el uso del valor errneo de la resistencia para un diseo dado. Imagine el impacto del uso de un resistor de 680 Q para Ra en lugar del valor de diseo de 680 ka. Para V cc;;:;: 20 V Y una configuracin de polarizacin fija, la corriente . de base resultante seria
20 V - 0.7 V
VCc =20V
lc=OmA
+~
Re
conexin ___ ~ abierta
----/
I
20
= 28.4 mA
Figura 4.59 Efecto de una conexin pobre o un dispositivo daado.
680
en lugar del valor deseado de 28.4 pA, una diferencia significativa! Una corriente base de 28.4 mA es cierto que colocara al diseo en una regin de saturacin y es posible que se dae el dispositivo. Ya que los valores reales de los resistores a menudo son diferentes de los valores de los cdigos de color nominales (recuerde que los valores de tolerancia de los resistores), es una buena inversin de tiempo hacer la medicin de un resistor antes de insertarlo en la red. El resultado ser tener valores reales ms cercanos a los niveles tericos y cierta seguridad de que el valor correcto de la resistencia se utiliza. Habr momentos en que surgir la frustracin. Se habr verificado el dispositivo en un trazador de curvas u otro instrumento para probar BJT y parecer correcto. Todos los niveles de los resistores parecen adecuados, las conexiones se ven slidas y se ha aplicado la fuente adecuada de voltaje, qu sigue? Ahora, la persona encargada de resolver el problema debe esforzarse para lograr un mayor nivel de sofisticacin. Podra ser que la conexin interna entre el cable y la conexin final de una punta est daada? Cuntas veces el simple hecho de tocar una punta crea una situacin "'correcta o incorrecta" entre las conexiones? Quiz la fuente fue encendida y ajustada en el voltaje correcto. pero el control de limitacin de corriente se dej en cero, evitando el nivel adecuado de corriente segn lo demanda el diseo de la red. Obviamente, mientras ms sofisticado es el sistema, ms extenso el rango de posibilidades. En cualquier caso. uno de los mtodos ms efectivos para verificar la operacin de una red es probando varios niveles de voltaje respecto a la tierra y al conectar la punta de prueba negra (negativa) de un vlmetro a tierra y "tocando" las terminales importantes con la punta de prueba roja (positiva). En la figura 4.60, si la punta roja se conecta directamente a Vcc , se deben leer V cc volts, porque la red tiene una tierra comn para la fuente y los componentes de la red. En Ve la lectura debe ser menor por la cada a travs de Re y V E debe ser menor que Ve por el voltaje colector emisor V eE . La falla en cualquiera de estos dos puntos sirve para registrar lo que podra parecer un nivel razonable y ser autosuficiente para definir la falla o el elemento defectuoso. Si VR , Y VR e son valores razonables pero VCE = O V. existe la posibilidad de que el BIT est daado y presente un equivalente de corto circuito entre las terminales del colector y del emisor. Antes dijimos que si VCE registra un nivel de aproximadamente 0.3 V, como seala VCE;;;:; V C - V E (la diferencia entre los dos niveles como se midi arriba), la red puede estar saturada con un dispositivo que est o no defectuoso. Parecera obvio, a partir del anlisis anterior, que la seccin de vlmetro de un VOM o DMM es muy importante en el proceso de localizacin de fallas. Por 10 general. los niveles de corriente se calculan a partir de los niveles de voltaje a travs de los resistores, en lugar de "romper" la red para insertar la seccin de miliampermetro de un multmetro. En los diagramas grandes se ofrecen los niveles especficos de voltaje respecto a la tierra, para facilitar la verificacin e identificacin de las posibles reas de problemas. Para las redes cubiertas en este capitulo se deben considerar los niveles tpicos dentro del sistema, como 10 defini el potencial aplicado y la operacin general de la red.
4.10 Tcnicas para la localizacin de fallas
Figura 4.60 Verificacin de los niveles de voltaje respecto a tierra.
187
El proceso de localizacin de fallas es una verdadera prueba para comprender claramente el comportamiento adecuado de una red y su habilidad para aislar las reas problemticas -utilizando unas cuantas medidas bsicas con los instrumentos apropiados. La experiencia es la clave, y sta vendr nicamente con la exposicin continua a los circuitos prcticos.
EJEMPLO 425
Es importante basarse en las lecturas ofrecidas en la figura 4.61 para determinar si la red est operando adecuadamente, y si no 10 est, encontrar la posible causa.
::!ov
3.3 kQ
211 Y
p= lOO
2kQ
...
Solucin
Figura 4.61 Red para el ejemplo 4.25 .
Los 20 V en el colector revelan inmediatamente que le = O mA, debido a un circuito abierto o a un transistor que no est operando. El nivel de VR , = 19.85 V tambin revela que el transistor est en "apagado" porque la diferencia de Vec - VR ; == 0.15 V es menor que la necesaria para encender el transistor y proporcionar algn voltaje para VE' Si se asume una condicin de corto circuito desde la base al emisor, se obtiene la siguiente corriente a travs de R B' 20 V 252 kil la cual asemeja a la obtenida de 19.85 V 250 kil Si la red se encontrara operando de manera adecuada, la corriente de base debera ser
lB
= 79.4 }lA
= 79.4 }lA
cc BE = ----"''------''''-=--------- =
RB +
- V
20 V - 0.7 V
19.3 V 452 kil
(/3
+ l)R E
250 kQ + (101)(2 kil)
= 42.7
}lA
Por tanto, el resultado es que el transistor est daado en una condicin de corto circuito entre la base y el emisor.
EJEMPLO 426
188
Basndose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuentra "encendido" y si la red est operando de manera correcta. Capitulo 4 Polarizacin en dc-BJT
Solucin Si nos basamos en los valores de los resistores RI y R 2 Yla magnitud de Vcc ' el voltaje Vs :::;: 4 V parece adecuado (y de hecho lo es). Los 3.3 Ven el emisor son el resultado de una cada de 0.7 V a travs de la unin base-emisor del transistor lo que sugiere un transistor "encendido", Sin embargo. los 20 Ven el colector revelan que le:;;;; O mA. aunque la conexin a la fuente debe ser "slida" o los 20 V no apareceran en el colector del dispositivo. Existen dos posibilidades: o bien puede existir una conexin pobre entre Re y la terminal del colector del transistor. o el transistor tiene abierta la unin base-colector. Primero se verifica la continuidad en la unin del colector utilizando un hmetro. y si est bien. debe verificarse el transistor usando uno de los mtodos descritos en el captulo 3.
20 V
4.7 kQ
80 kQ
20\"
4v
3.3 y
20 kQ 1 kn
4.11
TRANSISTORES PNP
Hasta ahora. el anlisis se ha limitado totalmente a los transistores npn para asegurar que el anlisis inicial de las configuraciones bsicas sean 10 ms claras posible y simplificadas para no intercambiar entre los tipos de transistores. Por fortuna. el anlisis de los transistores pnp sigue el mismo patrn que se estableci para los transistores npn. Primero se calcula el nivel de lB' seguido por la aplicacin de las relaciones adecuadas de los transistores para determinar la lista de las cantidades que se ignoran. La nica diferencia entre las ecuaciones resultantes para una red en la que se reemplaz un transistor npn por un transistor pnp es la seal asociada con las cantidades en particular. Como se observa en la figura 4.63, la notacn de doble subndice contina de manera normal. como ya se mencion. Sin embargo. las direcciones de las corrientes se invirtieron para reflejar las direcciones reales de coriduccin. En caso de que se utilicen las polaridades definidas de la figura 4.63, tanto VSE como V CE sern cantidades negativas. La aplicacin de la ley de voltaje de Kirchhoffa la malla base-emisor dar por resultado la siguiente ecuacin para la red de la figura 4.63:
+ +
La sustitucin de lE = (3 + 1)1B Y solucin para lB da por resultado (4.49)
R,
La ecuacin resultante es la misma que la ecuacin (4.17) excepto por el signo para VBE . Sin embargo. en este caso VBE = -0.7 V Yla sustitucin de los valores resultar el mismo signo para cada trmino de la ecuacin (4.49) y la ecuacin (4.17), Considere que la direccin de lB ahora se defin como opuesta para un transistor npn, segn la figura 4.63. Para V CE la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por resultado la siguiente ecuacin:
Figura 4.63 Transistor pnp en una configuracin de estabilizacin en emisor.
(4.50)
La ecuacin resultante tiene el mismo formato que la ecuacin (4.19), pero el signo antes de cada trmino en el miembro de la derecha ha cambiado. Debido a que Vcc ser mayor que la magnitud del trmino subsiguiente, el voltaje VCE tendr un signo negativo. como se pudo observar anteriormente. 4.11 Transistores pnp
189
EJEMPLO 4.27
Calcule VCE para la configuracin de polarizacin por divisor de voltaje de la figura 4.64.
r---------~)-18V
2.4 k.Q
47 ka
10 iF
t-c--~:~I(f-----<o '"
10 IlF
", o>-
-----1-1",,111----+--0------1 t-,. V eE p= 120 1"E lOkQ

1.1 kQ
Figura 4.64 Transistor pnp en una configuracin de polarizacin por divisor de voltaje.
Solucin Probando la condicin

f3R E
'"
IOR 2
da por resultado
(120)(1.1 kf.l) '" 10(10 kQ)
132 kQ '" lOO kQ (satisfecha)

Si se resuelve para VE' se tiene
VB
R, V ec
R, + R,
(10 kf.l)(-18 V)
47 kQ + 10 kQ
= -3.16
Obsrvese la similitud en el fonnato de la ecuacin con el voltaje resultante negativo para VB " La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera
+VB - VBE - VE = O
y
VE = V B - VBE
Sustituyendo los valores, se obtiene

VE = -3.16 V - (-D.7 V)
= -3.16 V + 0.7 V = -2.46 V
Ntese cmo en la ecuacin anterior se utiliza la notacin de subndice sencillo y doble. Para un transistor npn la ecuacin VE = V B - V BE sera exactamente la misma; la nica diferencia aparece cuando se sustituyen los valores. La corriente
lE
VE
RE
2.46 V
1.1 kQ
= 2.24
mA
Para la malla colector-emisor:
Sustituyendo lE == le y acomodando los trminos, se tiene

VeE = -Vee + leCRe + RE)
190
Capitulo 4 Polarizacin en dc-B.IT
Sustituyendo los valores, da

Ve
~
-18 V + (2.24 mA)(2.4 kQ + l.l kQ)
= -18 V + 7.84 V
= -10.16
4.12
ESTABILIZACIN DE lA POlARIZACIN
La estabilidad de un sistema es una medida de la sensibilidad de una red hacia las variaciones en sus parmetros. En cualquier amplificador que utiliza un transistor, la corriente del colector le es sensible a cada uno de los siguientes parmetros:
[3: se incrementa con el aumento en la temperatura

VBE decrece aproximadamente 7.5 mV por incremento en grado Celsius (oC) en la temperatura leo (corriente de saturacin inversa): duplica su valor por cada 10 oC de incremento en la temperatura
Cualquiera o todos estos factores pueden causar que el punto de polarizacin cambie del punto de operacin diseado. La tabla 4.1 describe la forma en que leo y V BE camhiaron con el incremento en la temperatura para un transistor en particular. A temperatura ambiente (cerca de 25 OC) leo 0.1 nA, mientras que a lOO oC (punto de ebullicin del agua) leo es aproximadamente 200 veces mayor a 20 nA. Para la misma variacin en temperatura, (3 se increment de 50 a 80 y VBE cay de 0.65 a 0.48 V. Recuerde que lB es muy sensible al nivel de V8E especialmente para los niveles ms all del valor del umbral.
1:
TABLA 4.1 Variacin de los parmetros de un transistor de silicio con la temperatura

T
ce)
-65
25
100
175
leo
(nA)
0.2
b
20 50 80 120
VSE (V)
0.85 0.65 0.48 0.3
x 10-'
0.1 20
3.3
x 10 3
El efecto de los cambios en la comente de fuga (1col y la ganancia de comente (ff sobre el punto de polarizacin de dc se demuestra por las caractersticas de colector para emisor-comn de las figuras 4.65a y 4.65b. La figura 4.65 muestra la forma como cambian las caractensticas de colector del transistor desde una temperarura de 25 OC a una temperarura de 100 oC. Obsrvese que el incremento significativo en la corriente de fuga no solamente causa que las curvas se eleven sino que tambin existe un incremento en la beta, segn se observa a travs del mayor espaciamiento entre las curvas. Se puede especificar un punto de operacin mediante el dibujo de la recta de carga de dc del circuito sobre la grfica de las caractersticas de colector, y notando la interseccin de la recta de carga y la corriente de base de dc establecida por el circuito de entrada. Se marca un punto de forma arbitraria en la figura 4.65a en lB = 30 lA. Debido a que el circuito de polarizacin fija proporciona una corriente de base cuyo valor depende aproximadamente del voltaje de la fuente de alimentacin y el resistor de la base, ninguno se ve afectado por la temperatura o el cambio en la corriente de fuga o en la beta, pero existir la misma magnitud de la corriente de base a altas temperaturas, segn se indica en la grfica de la figura 4.65b. Como lo muestra la figura, dar por resultado el cambio del punto de polarizacin de de a una mayor comente de colector y a un menor voltaje colector-emisor en el punto de operacin. En el extremo, el transistor no podra llevarse a saturacin. En cualquier caso, el nuevo punto de operacin puede no ser satisfactorio y ocasionar una distorsin considerable debido al cambio del punto de polarizacin. Un mejor circuito de polarizacin es el que estabilizar o mantendr la polari-
4.12 Estabilizacin de la polarizacin
191
IC (mA)
le (mAl
I
670 lA
6O~A
I
50 lA
6- __- - - - - - - - - - - - - 40 lA
5
30 lA
i
4
J
50 lA
4
punto Q
40 lA
"""
3
pUnloQ
20 lA
30 lA
~
I
20
~A
1 -
~
15
10 lA
I 01
(a)
~
20
IB=OlA
10
t
(b)
15
20
ICEO=f3lcBO
Figura 4.65 Cambio en el punto de polarizacin de dc (punto Q) debido al cambio en la temperatura: a) 25C; b) 1O()0C.
dad de dc establecida inicialmente, de forma que el amplificador puede utilizarse en un ambiente de temperatura variable.
Factores de estabilidad, S(IcO>, S(VB) y S(ft)

Se defini un factor de estabilidad S para cada uno de los parmetros que afectan la estabilidad de la polaridad. segn se lista a continuacin:
S(lco) =
Me
Meo
(4.51)
S(VBE ) =
Me
'" VBE
(4_52)
SCfJJ = - -
Me
(4.53)
"'/3
En cada caso el smbolo delta ("') significa un cambio en dicha cantidad_ El numerador de cada ecuacin es el cambio en la corriente del colector, segn se estableci mediante el cambio de la cantidad en el denominador. Para una configuracin en particular, si un cambio en leo no puede producir un cambio significativo en le' el factor de estabilidad definido por S(leo) = Me /Meo ser muy pequeo_ En otras palabras:
Las redes que son muy estables y relativamente insensibles a las variaciones en la temperatura tienen bajos factores de estabilidad.
Parecera ms apropiado en algunas ocasiones considerar las cantidades definidas por las ecuaciones (4.5 1 a 4_53) como los factores de sensibilidad porque:
192
Captulo 4
Polarizacin en dc-BJ'f
Mientras ms alto es el factor de estabilidad, mayor sensibilidad tendr la red a las variaciones de dicho parmetro.
El estudio de los factores de estabilidad requiere del conocimiento del clculo diferencial. Sin embargo, el propsito aqu es revisar los resultados del anlisis matemtico y realizar una evaluacin total de los factores de estabilidad para las configuraciones de polarizacin ms comunes. Gran cantidad de literatura referente a este tema est disponible. y si el tiempo lo permite se le propone leer ms acerca del tema.
S(IcO>:
CONFIGURACIN DE POLARIZACIN EN EMISOR
Un anlisis de la red para la configuracin de polarizacin en emisor dar por resultado
(4.54)
Para R si RE'"
(13 + 1), la ecuacin (4.54) se reducir a la siguiente:

S(/co) =
13
+ 1
(4.55)
segn se indica en la grfica de SUco) en funcin de R B / RE en la figura 4.66.

5(1co),
Factor de estabilidad
~+l
Figura 4.66 Variacin del factor de establidad S(JcJ con el cociente de resistor Rs/RE para la configuracin de polarizacin en
emisor.
2
~~~
________~~______________~ RB ~+1 RE
Para RB/R E 4; 1, la ecuacin (4.54) se aproximar al siguiente nivel (segn se muestra en la figura 4.66):
S(Ico) =
(13
+ 1) -------- = --> 1 (13 + 1)
(4.56)
revelando que el factor de estabilidad se acercar a su nivel ms bajo mientras RE se vuelve lo suficientemente grande. Sin embargo, considere que un buen control de la polarizacin normalmente requiere que RB sea mayor que RE" Por tanto, el resultado es una situacin donde los mejores niveles de estabilidad estn asociados con un criterio pobre de diseo. Obviamente, debe existir un compromiso que satisfaga tanto a la estabilidad como a las especificaciones de polarizacin. Es importante observar en la figura 4.66 que el valor ms bajo de SUco) es 1, revelando que le siempre se incrementar a un ritmo igualo mayor que lco. Para el rango donde RB IR E flucta entre 1 y (13 + 1), el factor de estabilidad se encontrar determinado por (4.57)
4,12 Estabilizacin de la polarizacin
193
..-(
segn se muestra en la figura 4.66. Los resultados revelan que la configuracin de polarizacin en emisor es muy estable cuando la relacin de RB f RE es tan pequea como sea posible, y es "--menos estable cuando dicha relacin se acerca a (f3 + 1).
EJEMPLO 428
Calcular el factor de estabilidad y el cambio en le desde 25 oC hasta 100 oC para el transistor definido por la tabla 4.1 para los siguientes arreglos de polarizacin en emisor. a) RB / RE 250 (R B 250R E) b) RB / RE 10 (R B 10RE) e) RB / RE = 0.01 (RE = 100RB)
= =
= =
Solucin
a)
I + RB/RE S(leo) = ([3 + 1) - - - " - - " - 1 + [3 + RelRE
_5/ 1+ 250 1 _ 51(251)

\51 + 2501
301
:= 42.53
la cual empieza a acercarse al nivel definido por [3 + 1 = 51.
Mc
= [S(leo)](Meo) = (42.53)(19.9 nA)

" 0.85
}lA
b)
1 + RB/RE SUco) = ([3 + 1) - - - " - - " - 1 + [3 + RB/RE

=
51( 51 1++ 10) = 51 (~) 10 61
" 9.2
Mc ~ [S(Ico)](,vco) = (9.2)(19.9 nA)
:= 0.18}lA
e)
1 + Re/RE S(lco) = ([3 + 1) --~'----''----1 + [3 + RB/RE
= 51 (
1 + 0.01 ) 51 + 0.01
1.01 ) = 5(1 -51.01

~
:= 1.01
la cual se encuentra muy cercana al nivel de 1 del pronstico si Re/ RE
Me = [S(Ico)](,veo) ~ 1.01(19.9 nA)
~
l.
20.1 nA
El ejemplo 4.28 revela cmo los niveles ms bajos de leo para el transistor BIT moderno mejoraron el nivel de estabilidad de las configuraciones de polarizacin bsicas. Aun cuando el cambio en lees considerablemente diferente en un circuito con una estabilidad ideal (S ~ 1). de uno con un factor de estabilidad de 42.53,el cambio en le de una corriente en de que se fij, por ejemplo, en 2 mA, sera de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente pequeo como para que lo ignoren la mayora de las aplicaciones. Algunos transistores de potencia exhiben mayores corrientes de fuga, pero para la mayor pane de los circuitos amplificadores los niveles ms bajos de leo han tenido un impacto muy positivo sobre la cuestin de la estabilidad.
CONFIGURACIN DE POLARIZACIN FIJA

Para la configuracin de polarizacin fija, si se multiplican el numerador y el denominador de la ecuacin (4.54) por RE y se hace a RE ~ O Q. resultar la siguiente ecuacin:
I
194
S(lco)
[3 + I
(4.58)
Obsrvese que la ecuacin resultante asemeja el valor mximo para la configuracin de polarizacin en emisor. El resultado es una configuracin con un factor de estabilidad pobre y una alta sensibilidad a las variaciones de leo'
Configuracin de polarizacin por divisor de voltaje

Recuerde de la seccin 4.5 el desarrollo de la red equivalente de Thvenin que aparece en la figura 4.67, para la configuracin de polarizacin por divisor de voltaje. Para la red de la figura 4.67 la ecuacin para S(lco) es la siguiente:
(4.59)
Ntense las similitudes con la ecuacin (4.54), donde se determin que S(lco) tena su nivel ms bajo y la red tena su mayor estabilidad cuando RE > R8' Para la ecuacin (4.59), la condicin correspondiente es RE > RTh o bien, RTh/R E debe ser tan pequeo como sea posible. Para la configuracin de polarizacin por divisor de voltaje, RTh puede ser mucho menor que la correspondiente R B en la configuracin de polarizacin en emisor y aun as tener un diseo efectivo.
Figura 4.67 Circuito equivalente

para la configuracin de divisor de voltaje.
Configuracin de polarizacin por retroalimentacin (RE = O Q)

En este caso,
(4.60.)
Debido a que la ecuacin es similar en formato a la que se obtuvo para las configuraciones de polarizacin en emisor y de polarizacin por divisor de voltaje, tambin aqu pueden aplicarse las mismas conclusiones respecto a la relacin de R B /R e
Impacto fsico
El tipo de ecuaciones que se desarrollaron arriba, a menudo fallan en cuanto a proporcionar un sentido fsico para el motivo, por el cual las redes se comportan de la forma en que lo hacen. Ahora se sabe de los niveles relativos de estabilidad y cmo la eleccin de los parmetros puede afectar la sensibilidad de la red, pero sin estas ecuaciones quiz resulte difcil explicar con palabras por qu una red es ms estable que otra. Los prrafos siguientes intentan llenar e~te vacio a tIa'V~ del uso de algunas de las relaciDnes bsicas asociadas con cada conflguracin. Para la configuracin de polarizacin fija de la figura 4.68a, la ecuacin para la corriente de base es la siguiente:
con la corriente del colector determinada por

(4.61)
Si le como se indica en la ecuacin 4.61 debe incrementarse debido a un incremento en 1co' no existe nada en la ecuacin para lB que intente compensar este incremento que no se desea en el nivel de corriente (suponiendo que V BE permanezca constante). En otras palabras, el nivel de le continuara elevndose con la temperatura con lB' manteniendo un valor prcticamente constante; por 10 mismo, sera una situacin muy inestable. Sin embargo, para la configuracin de polarizacin en emisor de la figura 4.68b, un aumento en le debido a un incremento en leo causar que el voltaje VE :::lt!<E:sI~E se incremente. El resultado sera una cada en el nivel de lB' segn se detennina en la siguiente ecuacin:
4.12
Estabilizacin de la polarizacin
195
Vcc
Vee
+
VB,
R,
v" +
Re
Re
~
lB
BE
+ +
V,
."
+ +
VE
BE
VB
Figura 4.68
Revsin de las redes c.e polarizacin y del factor de estabilidad S(lcOJ.
."
." (e)
(a)
(b)
(d)
1B 1- -
VCC
V Bo
VE
(4.62)
RB
Una cada en lB tendr el efecto de reducir el nivel de le a travs de la accin del transistor. y por lo mismo compensa la tendencia de le a incrementarse por un aumento en la temperatura. En total, la configuracin es tal que existe una reaccin hacia un incremento en le' que tender a oponerse al cambio en las condiciones de polarizacin. La configuracin de retroalimentacin de la figura 4.68c opera de la misma forma que la configuracin de polarizacin en emisor cuando llega a los niveles de estabIlidad. Si le se incrementa debido al aumento en la temperatura, el nivel de VRe se elevar en la siguiente ecuacin:
Vcc - VBE
VR
(4.63)
y el nivel de lB se reducir. El resultado es un efecto estabilizador como el descrito para la configuracin de polarizacin en emisor. El lector debe estar enterado de que la accin descrita arriba no sucede en una secuencia paso por paso. En su lugar. se trata de una accin simultnea para mantener las condiciones de polarizacin establecidas. En otras palabras, en el mismo instante en que le empiece a incrementarse, la red captar el cambio y tendr lugar el efecto de balanceo que se describi antes. La ms estable de las configuraciones es la red de polarizacin por divisor de voltaje de la figura 4.68d. Si se satisface la condicin j3R E :l> IOR" el voltaje VB pennanecer razonablemente constante para los niveles cambiantes de /e- El voltaje base-emisor de la configuracin est deternlinado por V BE ::: VB - VE' Si / e se incrementa, VE aumentar como se menciona arriba, y para un VB constante el voltaje VBE caer. Una cada en V BE establecer un nivel bajo de lB' que tratar a su vez de compensar el nivel de aumento de le
El factor de estabilidad definido por
~~
Ll. VBE
resultar en la siguiente ecuacin para la configuracin de polarizacin en emisor:
(4.64)
Sustituyendo resultado
RE;;;;;
0.0:, como ocurre con la configuracin de polarizacin fija, dar por
(4.65)
196
Captulo 4
La ecuacin (4.64) puede escribirse de la siguiente fonna: (4.66) Sustituyendo la condicin (/3 + 1)
S(V ) " BE
j>
RB IR E resultar la siguiente ecuacin para S(VBf): E" _ _ e
-f3!R
-f3/R
= __
RE
(4.67)
13
+ 1
13
revela que mientras ms grande sea la resistencia RE' menor ser el factor de estabilidad y ms estable el sistema.
Detennine el factor de estabilidad S(VBE) y el cambio en le desde 25 oC hasta 100 oC para el transistor sealado en la tabla 4.1 para les siguientes arreglos de polarizacin. a) Polarizacin fija con RB =240 ka y 13 = 100. b) Polarizacin en emisor con RB =240 ka, RE = 1 ka y 13= 100. e) Polarizacin en emisor con Re = 47 ka, RE = 4.7 ka y 13= 100. Solucin a) La ecuacin (4.65):
EJEMPLO 429
f3
100
= --'--'-240 ka = - 0,417
y
X
10-'
Me = [S(VBEl](Ll.VBE)
= (-DA17
= 70,9 pA
b)
x 10,3)(0.48 V - 0.65 V)
= (-D.4l7 x lO,3)(-D.17 V)
En este caso, (/3 + 1) = 101 Y RB I RE = 240. La condicin (/3 + 1) j> RBIR E no est satisfecha, y no pennite el uso de la ecuacin (4.67) Y requiere del uso de la ecuacin (4.64).
La ecuacin (4.64): -100 240 ka + (101)1 ka

x 10-3
= ---341 ka
100
= -0.293
la cual es aproximadamente 30% menor que el valor de polarizacin fija debido al tnnino adicional (13 + I)RE en el denominador de la ecuacin S(VBE)'
Me = [S(VBE)](Ll. VBE )
= (-D.293 x lQ-3)(-D.17 V)
_ SOpA
e) En este caso, (/3+1)= 101
RB j> - -
47 ka
= - - - = 10 (satisfecha) 4.7 ka RE
197
La ecuacin (4.67):
S(VBE )
= =
RE
4.7 ka
/!,le
= -0.212 x 10-3 = [S(VBE)](L'< VBE ) = (-0.212 x 10-3)(-0.17 = 36.04 pA
V)
En el ejemplo 4.29 el incremento de 70.9 pA tendr un impacto en el nivel de le . Para una situacin donde le ;;:: 2 mA, la corriente resultante del colector aumentar a Q
Q
le
Q
= 2 mA + 70.9 = 2.0709 mA
pA
un incremento de 3.5%. Para la configuracin por divisor de voltaje el nivel de Rs se cambiar aRTh en la ecuacin (4.64) (segn se defini en la figura 4.67). En el ejemplo 4.29. al utilizar una de R B = 47 ka resulta ser un diseo cuestionable. Sin embargo, ser RTh para la configuracin del divisor de voltaje; sin embargo, puede ser de este nivelo uno menor y todava mantener buenas caractersticas de diseo. La ecuacin resultante para S(VSE) para la red de retroalimentacin ser similar a la de la ecuacin (4.64) con RE reemplaz~da por Re
S(f3):
El ltimo factor de estabilidad que se investigar es el de S(fJ. El desarrollo matemtico es ms complejo que el que se encontr para SUco) y para S(VBE)' como lo da a entender la siguiente ecuacin para la configuracin de polarizacin en emisor:
S(fJ
= __ l,,-e,,-e_1_+_R.::.B_I R--,E:...)__
/3,(1 + /3, + RBIRE)
(4.68)
La notacin le, y /3, se utiliza para definir sus valores bajo un conjunto de condiciones de red, mientras que la notacin f32 se usa para describir un nuevo valor de beta como lo establecen causas como un cambio en temperatura, la variacin de f3 del mismo transistor o un cambio de transistores.
EJEMPLO 4.30
Calcule le a una temperatura de 100 oC e le =2 mA a 25 oc. Utilice el transistor descrito en la tabla4.1. donde /3, =50 Y /3, =80 Y un ociente de resistencia RB I RE de 20.
Solucin
La ecuacin (4.68):
S(fJ
= =
le,(I + RBIRE)
/3,(1 + /3, + RBIRE) (2 x 10-3 )(1 + 20) (50)(1 + 80 + 20)
42
10-3
5050
/!,le
= 8.32 x 1~ = [S(fJl[L'<f3J = (8.32 x 1()-<i)(30)

- 0.25 mA
198
Captulo 4
En conclusin, la co~ente del colector cambi de 2 mA a una temperatura ambiente a 2.25 mA a 100 oC, representando un cambio de 12.5%.
La configuracin de polarizacin fija est definida por S(fJJ = le, 1{3, y la RB de la ecuacin (4.68) puede reemplazarse por RTh para la configuracin del divisor de voltaje. Para la configuracin de retroalimentacin en colector con RE:;;: O n,
S(fJJ
(4.69)
Resumen
Ahora que se presentaron tres factores de estabilidad importantes, el efecto total sobre la corriente del colector puede calcularse utilizando la siguiente ecuacin: (4.70) Al principio, la ecuacin puede parecer muy compleja, pero tome en cuenta que cada componente slo es un factor de estabilidad para la configuracin multiplicado por el cambio resultante en un parmetro entre los lmites de inters de temperatura. Adems, la Me que debe determinarse simplemente es el cambio en le a partir del nivel a una temperatura ambiente. Por ejemplo. si se examina la configuracin de polarizacin fija, la ecuacin (4.70) se convierte en la siguiente:
(4.71)
despus de sustituir los factores de estabilidad como se deriv en esta seccin. Ahora, se usar la tabla 4.1 para encontrar el cambio en la corriente del colector para un cambio de temperatura desde 25 oC (temperatura ambiente) a lOO oC (el punto de ebullicin del agua). Para este rango la tabla revela que
Meo = 20 nA - 0.1 nA = 19.9 nA l;VBE = 0.48 V - 0.65 V = -0.17 V

y
(obsrvese el signo)
l;{3
= 80
- 50
= 30
Empezando con una corriente de colector de 2 mA con una RB de 240 ka, el cambio resultante en le debido a un incremento en la temperatura de 7S oC es el siguiente:
50 2 mA Me = (50 + 1)(19.9 nA) - ---(-0.17 V) + - - (30) 240 ka 50
= 1.01 p.A. + 35.42 p.A + 1200 p.A.

= 1.236 mA
el cual es un cambio significativo debido principalmente al cambio en {3. La corriente de colector aument desde 2 mA a 3.236 mA, pero esto era esperado, en el sentido que se reconoce en el contenido de esta seccin, que la configuracin de polarizacin fija es la de menor estabilidad. Si se hubiera utilizado la configuracin ms estable del divisor de voltaje, con un cociente de RTh/R E : 2 y RE = 4.7 n, entonces
S(/co) = 2.89, S(VBE) = -D.2
X
10-3 ,
S({3) = 1.445
X
10-6
Me
= (2.89)(19.9
: 0.077 mA
nA) - 0.2
10-3(-D.17 V) + 1.445
1Q-6(30)
= 57.51 nA + 34 p.A + 43.4 p.A
199
La corriente de colector resultante es de 2.077 mA o esencialmente 2.1 mA, comparada con los 2.0 roA a 25 oC. La red es obviamente mucho ms estable que la con~guracin de polarizacin fija, como se seal en anlisis anteriores. En este caso SCf3) no paso por encima de los otros dos factores, y los efectos de S(VBE) y de S(lco) fueron por igual muy importantes. A temperaturas mayores los efectos de S(leo) y de S(VBE) sern mayores que para SCiJ! para el dispositivo de la tabla 4.1. Para temperaturas abajo de los 25 oC le disminuir con niveles crecientes de temperaturas negativas. El efecto de SUco) en el proceso de diseo se convierte en una preocupacin menor, debido a las mejores tcnicas de manufactura que continan disminuyendo el nivel de leo = 1CBO' Tambin debe mencionarse que para un transistor en particular la variacin en los niveles de leBo y VBE de un transistor a otro en un lote es casi despreciable, comparada con la variacin en beta. Adems. los resultados del anlisis anterior sustentan el hecho de que para un buen diseo estable: El cociente R B I RE o RTh I RE debe ser lo ms pequeo posible con las debidas consideraciones en todos los aspectos del diseo, incluyendo la respuesta en ac. Aunque el anlisis anterior puede resultar confuso porque las ecuaciones son muy com~ plejas para algunas de las sensibilidades, el propsito es desarrollar un alto grado de precau~ cin sobre los factores que se involucran en un buen diseo y para estar ms cerca de los parmetros de los transistores y el impacto que ejercen sobre el funcionamiento de la red. El anlisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables de parmetros. Ahora, se debe estar consciente de cmo puede variar la respuesta en de del diseo con las variaciones de los parmetros de un transistor.

22 V
?
10 kQ
Esta seccin contiene un anlisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita recurrir tanto a BASIC como a PSpice. Adems, proporciona una excelente oportunidad para comparar las ventajas relativas de cada uno.
=39kn
~[l]
PSpice (versin DOS)

La red del ejemplo 4.7 se ha redibujado en la figura 4.69 con los nodos escogidos para el anlisis PSpice. El archivo de entrada aparece en la figura4.70. Ntese que todos los parmetros se definieron entre los nodos indicados, asumiendo al primer nodo como el de mayor potencial. El formato del enunciado del transistor es su entrada .MODEL como lo sealarnos en el captulo 3. Si las cantidades especficas como I(RC) =IR, =lc YV(3.4) = VCE se requieren en lugar de un simple listado de todos los voltajes nodales, debe aadirse un enunciado de control .DC como se indica. En el enunciado .De se especifica la fuente al nivel necesario. Si se repiten los 22 V como en este caso, el anlisis nicamente se har en este nivel. Si el segundo nivel es distinto, el paquete desarrollar el anlisis a cada nivel en y entre los dos niveles utilizando un incremento definido como la entrada siguiente, en este caso 1 V. Sin embargo, debido a que los 22 V se repiten en este enunciado de control .DC, se requiere el l V para completar el formato
[]
3.9 Hl
1.5 kQ
=r: 50
~F
..J..
FgUra 4.69 Red para ser analizada utilizando PSpice.
OC Biasinq of BJT - Fig. 4.69 VCC 2 o 22V

Rl 2 1 39K R2 1 O 3.9](
Re 2 3 lOR RE 4 o l.SK
Figura 4.70 Archivo de entrada para el anlisis con PSpice de la red de la figura 4.69.
CE 4 o SOUF Q1314QH .MODEL QN NPN(BF-140 IS-2E-15) .oc VCC 22 22 1 .PRINT OC I(RC) V(3,4) .OPTIONS NOPAGE
.END
200
Captulo 4
Polarizacn en dc-BJT
oc Biasinq of BJT - Fi9. 4;69

,
'.:,
ClRCUIT DBSClUPTrON
**........~ ....*** .......*""..*'** ***'*.*It **** ..*....*: .......~~...;~;~:.'*'~~~~" ...

"
','
VCC 2 O 22V I 2 1 39r: R2 1 O 3.911;

RC 2. 3
lOr:
RE 4 O 1.5lt CE 4 O SOUY 01 3 1 4 oN .IIODI!L QIf_IBF>o140 :[11-2"15)'

OC VCC 22,22 1
.l'ItUIT De 1.(Re) Ve3,4) .0P1'1011S IIORoGE
.*..
.DD
BJ'l' MODBL PARIIMBTERS

QIf 1fPIf
.....
IS Bl'
2.000000B-15 140
,De TRAIISFER .CURVES
YCC
2.200E+Ol
FIgUra 4.7I
I(ac)
8.512E-04
V(l,.)
1.220E+Ol
Archivo de salida para el anlisis con PSpice de la red de la figura 4.69.
de la instruccin, pero se omite en la secuencia operacional. La instruccin .PRINT puede escribirse despus para especificar las c:antidades deseadas en el listado del archivo de salida, El archivo de salida aparece en la fIgura 4.71 con la lista de parmetros especifIcados del modelo y los niveles que se desean de salida. Tanto para lc() como para VCE los resultados obtenidos, utilizando PSpice, son una rplica exacta con las soluciones del ejmplo 4,7, Esto es, lec = 8,5l2E-D4 = 0,8512 mAy Ve", = L220E+Ol = 12.2 V.
Anlisis con el centro de diseo PSpice para Windows

Con la misma tcnica descrita en el captulo 2, la red de la figura 4,69 puede crearse sobre la pgina esquemtica como se muestra en la figura 4.72. El transistor y el capacitar no aparecen en redes anteriores, pero son parte de la biblioteca Get New Par!. El capacitar se encuentra listado en la biblioteca analog.slb y el transistor Q2N2222 en la biblioteca eval.slb, Obsrvese en eval.slb que cuando se selecciona una parte, con el dispositivo apuntador (mouse), sobre el Q2N2222, aparece una descripcin (Description) arriba de la seleccin en la caja de dilogo Get ParL Recuerde que los VIEWPOINT (puntos de vista) se establecen al elegir la opcin
8,242E-04
Vcc , - - - - - " , . , - - - { " ) - - - - ,
R1 39k 1,9 59
Re
10k 1 3,7580
1.2588
R2
3.9k
+----<0>----'1/ CE
-'- 50uF
Figura 4.72 Presentacin esq uemtica de PSpice (Windows) de la figura 4.69.
4,13 Anlisis por computadora
201
desde la biblioteca special.slb. Cada VIEWPOINT se coloca con slo ,Pprimir el botn izquierdo del dispositivo apuntador. Para terminar el proceso oprima el bot'n derecho del apuntador. La corriente del colector ser recogida por la opcin IPROBE de la biblioteca special.slb. como se muestra en la rama del colector de la red. Tome en cuenta que la corriente que debe captarse se site en el crculo ms cercano a la curva interna, porque sta significa la escala de medicin. En la figura 4.69 la beta del transistor es 140 y la corriente de saturacin se ha inicializado en 2E-15A. Una vez en el esquema, al oprimir el smbolo del transistor (slo una vez) y tecleando Edit, en la barra de men, aparecer una lista de opciones donde Model es una de ellas. Se elige Model y aparecer una caja de dilogo Edit Model. Como nicamente estamos interesados en cambiar la beta y establecer 15 para esta red, se escoge Edit Instance Model (elegir modelo ejemplo). Entonces se proporciona una Jista para el transistor Q2N2222 y pueden cambiarse Is(e Ise) a2E-15 y Bra 140. Una vez cambiados. se oprime OK y los parmetros de la red han sido modificados. Es muy probable que la mayora de los usuarios de Windows coloquen primero los resistores. seguidos por el capacitar, transistor y la fuente de voltaje dc. Las lneas se capturan por lo general al final para completar la red. Sin embargo, el resultado de dicha secuencia es que los nodos tengan asignados valores numricos de acuerdo con la secuencia en que los elementos fueron capturados, y las probabilidades sern que no concuerden con el valor numrico asignado a cada nodo en la figura 4.69. Sin embargo, las referencias de los nodos pueden cambiarse si se elige Analysis y luego Examine Netlist (examinar lista). Lo mejor sera prever que la introduccin de un IPROBE requerir de la introduccin de un nodo adicional entre Vce y la terminal del colector del transistor. En este caso el nodo adicional (5) fue asignado para asegurar que las referencias de los nodos sean las mismas que la figura 4.69. Los nmeros asignados podrn cambiarse con una secuencia insertldeJete (insertarlborrar) y registrar cuando se abandone la caja de dilogo. Antes de simular el programa. debe estar seguro de que Probe Setup (inicializacin de la prueba) bajo Analysis no est inicializada para ejecutar automticamente Probe despus de la simulacin. Esto le ahorrar tener que involucrarse con la respuesta de Probe antes de ver el archivo de salida. La respuesta de Probe se examinar eI1 el captulo 8 cuando se analice un sistema eu ac. Lasimulaciu de la red dar I'orresultado el archivo de salida de la figura 4 .73 . El archivo de la figura 4.73 es una versin cortada y pegada para pennitir una concentracin de los elementos ms importantes del archivo. Obsrvese que la lista neta esquemtica (Schematics Netlist) tiene las mismas referencias de nodos que la figura 4.69 para cada elemento, y que el transistor se encuentra listado en la secuencia 3-1-4 (colector, base, emisor) como lo requiere la versin DOS. Los parmetros del modelo BIT (BJT MODELPARAMETERS) es un listado de los parmetros ms importantes que definen al transistor Q2N2222. Ntese que IS es 2615 y BF (beta) es 140. Se puede encontrar una descripcin de todos los parmetros listados en THE DESIGN CENTER Circuit Analysis Reference Manual (manual de referencia del anlisis de circuitos del Centro de Diseo) de MicroSim Corporation. Los niveles dc para los diferentes nodos (respecto a la tierra) son parte de la solucin de polarizacin en pequea seal (Sman Signal Bias Solution). El voltaje VeE del transistor es de 13,7580 V - 1.2588 V 12.5 V, que es casi igual a la solucin DOS. El siguiente listado incluye los distintos niveles de corriente y voltaje de la red y sus parmetros como se definieron mediante el punto de operacin resultante. Obsrvese que Ices 0.824 mA comparado con 0.851 mA para el anlisis en DOS y que VBEes 0.688 V o aproximadamente 0.7 V como se desea. La beta de es ahora 55 en lugar del 140 capturado y la beta de ac es 65. la cual ser utilizada para la respuesta en ac. El cambio no sucedi en la versin DOS porque se pudo seleccionar un transistor npn sin tener que escoger un modelo en particular. que tuviera todos sus parmetros de definicin. En la versin de evaluacin de PSpice para Windows uno debe elegir un transistor de la lista proporcionada y simplemente modificar los parmetros de definicin lo mejor posible. Los cambios adicionales se pudieron haber hecho para crear una similitud ms cercana, pero el detalle que se requiere va ms an de las necesidades de este texto. Obsrvese en el esquema de la figura 4.72 como los VIEWPORT e IPROBE reflejan los mismos resultados impresos en el archivo de salida. El uso adecuado de VIEWPORT e IPROBE eliminan la necesidad de estar preocupados acerca de las referencias nodales, porque los voltajes y las corrientes pueden observarse directamente sobre el esquema despus de la simulacin.
202
Captulo 4
..................................................................................... .....
Schcmatic:s Nctlist
RR2 R-RJ R-Re
.,.
CIRcurr DESCRIPTION
oSN
0001 3.9k
$N 0001 $N ooo239k
R-RE
C=CE V_Ycc <LQl
SN-=,OOO3 SN-:'OOOS 1010: OSN_OOO4 1.5k 0$);_0004 SOuF SN_OOO3 SN_OOOI SN_OOO4 Q2N2222~X SN _0002 SN_0005 O
BJT MODEL PARAMETERS
S"-,'002 OOC nv
................................................................................
Q2N22Z2~X
v_v: .....
NPN
(S 2.000000E- t 5
BF 140 NF 1 VAF 74.03
IKF .2841 ISE \4.34ooooE\5

NE 1301 BR 6,091 NR , RB 10
RBM 10
RC 1
eJE n.01OOOOE-12 MJE m CJC 7.306OOOE-\2

MJC .3416 TF 411.l1XlOOQE..12 XTF 3 VTF 1.7
ITF .6 TR 46.91 0000E-09

XTB 1.5
............................................................................ .....
..... SMAll SlGNAL BIAS soumON TEMPERATURE" 27.000 DEG e
NODE VOLTAGE
VOLTAGE
(St-.tOOO1)
($N3JO()S)
NODE VOLTAGE NaDE VOLTAGE

(SN_OOO2) 22.0000
NODE
19469
(SN_OOO3) 13.7580
($N _0004)
1.258$
0000
VOLTAGESOURCECURRENTS
NA,,\1E. CURRENT
-1.338E-OJ 8.242E..04
TOTALPOWERDlSSlPATION 2.94E..Ql WATrS
BIPOLAR JUNCTfON TRANSISTO.RS

NAME Q_QI
MODEL
lB
Q2N=-X
l.SO&OS
le VSE
8.Z4E-04 68SB-61
-1.I8E+Ol
L2SE+Ol BETADC 5.50E+Ol GM 3.JIE..02
va
VBC
RPl RX RO CBE
2.04E"'l3 I.OOE+OI I.04E"'lS 5.06&11
CBC
CBX ClS
2.'95-12
O.OOE"'lO O00E"'lO
SETMe
FT
6.SQE"'l'
9,47E+07
Figura 4.73
Archivo de salida para la red de la figura 4.72.
4_13 Anlisis por computadora
203
BASIC
El programa que se desarrollar con BASIC llevar a cabo el mismo anld,is que el otro listado, ir un paso adelante y permitir cambiar la configuracin mediante la especificacin de un circuito abierto o un corto circuito para los parmetros. Por ejemplo, si R2 se hace igual a 1E30 ohms, se trata en esencia de un circuito abierto y que da por resultado una configuracin de polarizacin en emisor. Si RE se queda en cero ohms con R2 en lE30 ohms, dar por resultado una configuracin de polarizacin fija. De esta manera. el rango de aplicaciones se expande y limita la biblioteca de programas necesarios para hacer el anlisis en un rea en particular. En la tabla 4.2 aparece un resumen de las ecuaciones utilizadas junto con un resumen de las variables en la tabla 4.3. Un mdulo de programa que empieza en la lnea 10000 est escrito en BASIC para realizar los clculos necesarios para el anlisis en de de la red de la figura 4.69. La lnea 10010 calcula la resistencia de base equivalente de Thveriin de R, en paralelo con R 2 . La lnea 10020 calcula el voltaje equivalente de Thvenin en la base. Luego se determinals en la lnea 10030 utilizando un voltaje base-emisor de 0.7 V. La lnea 10040 prueba para una condicin de corte, la que ocurre si el valor de Vr es menor que V SE ;;:: 0.7 V, en cuyo caso lB toma el valor de cero; de otra forma, 18 permanece como se calcul en la lnea 10030. Las lneas 10060 y 10070 calculan le e lE' respectivamente.
TABLA 4.2 Ecuaciones y enunciados del programa para el mdulo de clculos de polarizacin de dc
Ecuacin
R1R~
RTh
TABLA 4.3 Variables para ecuacin y el programa para el mdulo de clculos de polarizacin de dc
Variable en la ecuacin
Variable en el programa
RI R2 RT CC
Enunciados para el programa
RT ;:::.(Rl
R2)(Rl + R2)
R, + R 2 R, R, + R,
ETh -
R,
R,
V cc
ETh ;:::
VT = (R2 ' Cel/(R' + R2)
0.7
lB = (VT - O.7)I(RT + (BETA + 1) , RE) IC = BETA' lB lE = (BETA + 1) , lB
RTh +
(13
+ I)R E
VT lB BE
le =
f3l s
BETA RE IC lE VE VB VC CE
VE = IERE V s = VE + 0.7 Ve Vcc - leRe
VE = lE ' RE VB = VE + 0.7 vC = CC - IC ' RC CE = VC - VE
La lnea 10090 prueba la condicin de saturacin de un circuito, y establece le (e lE) con el valor de saturacin. De otra manera, los valores de le e lE permanecen como se calcularon previamente. Por tanto las lneas 10100 a 10120 calculan VE' VE Y Veo respectivamente. La lnea 10130 calcula VCE Y luego el mdulo de programa regresa al programa principal. El programa principal solicita la entrada de todos los datos adecuados del circuito, como el mdulo 10000 para hacer los clculos de polarizacin de de. Los pasos del programa principal para imprimir los resultados se proporcionan en la figura 4.74. Una vez ms, obsrvese la correspondencia que est cerca de los resultados obtenidos antes para lc y para VCE .
(1 (1
204
10 REM
20 REH
1t
**" **'* '* .. '" 11 .,,"'** *." *** *** '* **** *." *********,********11:****
OC
B~AS
30 REM 40 REM
60 REM
CALCULATIONS OF STANDARD CIRCUIT
50 REM ***************************************'*************
100 PRHI'l' "This pl:'ogram calculates the de bias"
110 PRINT "for a standard cLrcuLt as shown in figure 4.69." 120 PRINT
130 PRIN1' "First, en ter the following crcut data:" 140 INPUT "RB1="Rl 150 INPUT "RB2(Use lE30 if to pe n'}o::";R2
160 INPUT "RE=";RE 170 InpUT "RC:" Re
190 PRIN'I'
190 INPUT "VCC=";CC 200 PRIN'I' 210 INPUT "Transistor beta=" ; BETA 220 PRINT 230 REM Now do circuit calculations 240 GOSU6 10000 250 PRINT uThe results of de bias caleulations are:" 260 PRIN'l 270 PRIN'l' "Circui t curnmts: 11 :zso PRINT "18=II;IB"'1000000J ;"UA" 290 PRIN'f "Ie=" ;IC*1000;"lllA" 300 PRINT "IE=";IE*1000;"mA" 310 PRINT 320 PRIN~ "Circuit voltages:" 330 PRINT "VB=";VB;"vOlts" 340 PRIN'I' "VE=" ;VE;"vQlts" 350 PRIN'l' "VC=fl ;VC;"volts" 360 PRIN~ "VCE=" CE; "vol ts"
370 PRINT :PRINT 380 ERD

10000 REM Module to calculate de bias of BJT circuit 10010 RT-Rl*(R2/(Rl+R2)) 10020 VT==CC*(R2! (Rl''R2) 10030 IB~(VT-.7)/(RT+(BETA+l)'RE) 10040 REM Test for cutoff condition 10050 IF VT<=.7 TnEN lB=O
10060 IC=BETA*IB 10070IE==(BETA+l)*IB 10080 REM Test /for saturation condition 10090 IF IC*(RC+RE)-CC TREN lC=CC/(RE+RC) :IE=lC
10120 VC~CC-IC*RC 10130 CE"'"VC-VE 10140 RE'tURN

RUN
10100 VE""IE"'RE 10110 VB""VE+.7
This program calculates the de bias for a standard circuit as shown in Figure 4.69. First, enter the following circuit data:
RBl""? 39:E3
RB2(use lEJO if
RE=? l. s:E:3 RC=? lOE3
'open')~?
3.9E3
VCC=? 22
Transistor
beta~?
140
The results of de bias calculations are:

Circuit currents: lB= 6.04~233 uA
re=:
.846:3327 mA
lE: .8523779 roA
Circuit qoltaqes!
V8= 1.978567 valts VE= 1.278567 volts
VC= 13.53667 volts VCE"" 12.25811 volts
Figura 4.74 Programa BASle para el anlisis de la red de la figura 4.69.
205
PROBLEMAS

1. Para la configuracin de polarizacin fija de la figura 4.75. determine:
a) lB . b) le' . Q e) V CE . d) Ve'
e) VE'
16V
D VE'
470 kQ
2.7kQ
figura4.75 Problemas 1,4,11, 47,51,52,53,56.61.
2. Dada la informacin que aparece en la figura 4.76. calcule: a) le b) Re e) R .. d) V eE .
3. Dada la infornlacin que aparece en la figura 4.77, determine: a) le

b) V ee
e) d)
[3. RB .
2.2 kQ

4. Encuentre la corriente de saturacin (le",,) para la configuracin de polarizacin fija de la figura 4.75.
* 5. Dadas las caractersticas del transistor BJT de la figura 4.78:

a) b) Dibuje una recta de carga sobre las caractersticas determinada por E = 21 V Y Re = 3 kQ para una configuracin de polarizacin fija. Escoja un punto de operacin a la mitad entre el corte y la saturacin. Determine el valor de RE para establecer el punto de operacin resultante. Cules son los valores resultantes de le () y de VCE Q? Cul es el valor de f3 en el punto de operacin? Cul es el valor de a definido para el punto de operacin? Cul es la corriente de saturacin (le,,) para el diseo? Dibuje la configuracin resultante de polarizacin fija. Cul es la potencia dc disipada por el dispositivo en el punto de operacin?
c) d) e)
f)
g) h) i) Cul es la potencia proporcionada por Vee ? j) Detennine la potencia que los elementos resistivos disiparon al tomar la diferencia entre los resultados de los incisos h e i.
206
Captulo 4
le (mA)
. , 1;--;- :~~tr
20 V
f 110A.
](Xl
: 90';~
510 kQ
.leQ
2AkQ
" 80~A
:70~A:
~+-:---.<JVc
f3= 100
7
6
5
::::;c
:60~A .
,,:-, i ,c::
:50uA '
re-:
,,;
i<-Ij-k-Q--.<J
~
VE
Figura 4.79 Problemas 6, 9, ~ 1,

3
2
20.24,48,51,54,58.62. 10,A '=ti:
~ t"l/~=o~A
Figura 4.78
10
15
25
30
12V
Problemas 5.10,19,35,36.
=i).2mA
Re
RB
7.6 V
VB
+
VCl:"
p=.W
2.4 V
a)
4.4 Circuito de polarizacin estabilizado en emisor

lB
6. Para el circuito de polarizacin con emisor estabilizado de la figura 4.79, determine:

b)
e) d)
1/, ,
VCE(J'
~
RE
Ve e) VE' f) VE' 7. Con la informacin que proporciona ia figura 4.80, calcule:

a)
Re
RE' RB'
VeE'
b)
e)
VE' 8. Con la informacin que ofrece la figura 4.81, determine:

a) b)
e)
d) e)
20 .llA
t
2.7 kn
f3.
V ee RE'
'* 10.
9. Calcule la corriente de saturacin para la red de la figura 4.79.
Usando las caractersticas de la figura 4.78, determine lo siguiente para una configuracin de polarizacin en emisor si se define un punto Q en le = 4 mA y V CE = 10 V. Q Q al Re SI Vcc = 24 Vy RE = 1.2 kQ.
b)
t----o 2.1 V
0.68 k,Q
f3 en el punto de operacin.
el RE'
d) La potencia disipada por el transistor. e) La potencia disipada por el resistor Re Figura 4.81 Problema 8.
Problemas
207
* 11.
a) DeterminelcY VCEpara la red de la figura 4.75. b) Cambie f3 a 135 y calcule el nuevo valor de le y VCE para la red de la figura 4.75. c) Determine la magnitud del porcentaje de cambio en le y VCf; utilizando las siguientes ecuaciones:
%tl.I
:=
/ Cr"",,~ - / C'p.",<,' I x 100%, I

c,"'"""
d) Determine le y V CE para la red de la figura 4.79. e) Cambie Ja 150 y determine el nuevo valor de leY VeEpara Ja red de la figura 4.79. f) Determine la magnitud del porcentaje de cambio en le y VCE usando las siguientes ecuaciones:
%tl.I
/e,p",,,~ - /C'p,neo' I x
e,p,"',J)
100%,
g) En cada una de las ecuaciones anteriores, la magnitud de f3 se increment en un 50%. Compare el porcentaje de cambio en leY VCE para cada configuracin Ycomente sobre cul parece ser menos sensible a los cambios en /3.

12. Para la configuracin de polarizacin por divisor de voltaje de la figura 4.82. determine:
a) b) c) /.
/e .
VCE '
, ,
d) e) f)
Ve-
VE' V.
13. Con la informacin que ofrece la figura 4.83. determine:

a) /eb) VE' e) V. d) R.
14. Con la informacin proporcionada en la figura 4.84, determine:

/e b) VE' e) Vee d) VeE . e) V. f) R.
16V
a)
lV
3.9 Hl
,-------~~--~18V
CC
2.7 kQ
62kU
R
Ve
tICQ
t
20
le
lBe
VB
+
V CEQ
10.6 V
~=80
-+
VB
~A
+
V eE
~= 100
VE
0.68 U"l
8.2 kQ
V,
5.6kU 1.2 kD. l.2kD.
9.1 kQ
~
..gura 4.82 Problemas 12. 15, 18, 20,24,49,51,52,55,59,63.
Figura 4.83
Problema 13.
..gura 4.84 Problema 14.
208
Captulo 4
15. Determine la corriente de saturacin (Ie", ) para la red de la figura 4.82.
18
16. Determine para la siguiente configuracin de divisor de voltaje de la figura 4 .85 utilizando la aproximacin. si se satisface la condicin establecida por la ecuacin (4.33). a) le b) Ver
e)
d) e)
3.3 kQ
39 kf2
lB'
VE' VB ,
* 17.
Repita el problema 16 empleando el sistema exacto (Thvenin) y compare las soluciones. Basndose en los resultados. es el sistema aproximado una tcnica vlida de anlisis si la ecuacin (4.33) est satsfecha? aunque la condicin establecida por la ecuacin (4.33) no est satisfecha. Determine Ic". V CE r , e lB, utilizando el mtodo ex.acto. Compare las soluciones y' comente sobre si la diferencia es lo suficientemente grande como para requerir el respaldo de la ecuacin (4.33) cuando se determine qu mtodo debe utilizarse.
+--=--ov,
8.2 kQ ka
18. a) Determine lc" ' VCE" e lB , para la red del problema 12 (figura 4.82) con el mtodo aproximado
b)
e)
Figura 4.85
Problemas 16, 17,21.
* 19.
a) Con las caractertsticas de la figura 4.78, detennine Rc y RE para la red del divisor de voltaje que tiene un punto Q de le := 5 mAy Ver: = 8 V. Utilice Vcc = 24 V y Rc = 3R E o '-0 b) Encuentre Vt.,. e) Determine V B' d) Encuentre R]. si R = 24 kQ suponiendo que {3R E > ORz. e) Calcule f3 en el punto Q, f) Pruebe la ecuacin (4.33) y obsrvese si la suposicin del inciso d es correcta.
b) Cambie f3 a 120 (50% de incremento) y detennine los nuevoS valores de le y VCE para la red de
e)
20. a) Determine le y VeE para la red de la figura 4.82.
la figura 4.82. Determine la magnitud del porcentaje de cambio en le y VCE utilizando las siguientes ecuaciones:
%M c ~ I
1
c.P.'' ;'
- I Cr?-l"'.' 1 X 1ooo/c.
%t:.V
eE
=
I
veEIP"~'; -
VCE,p"",, 1 X 100%
c.]W1< .,
CE'p,n, "
d) Compare la solucin del inciso e con las soluciones que se obtuvieron para e y problema 11. Si no se llev a cabo, obsrvense las soluciones proporcionadas en el apndice E. e) Basndose en los resultados del inciso d, cul configuracin es menos sensible a las variaciones en f3'?
+16
v
3,6kQ
del
470kO:
* 21.
1 II
Repita los incisos a a e del problema 20 para la red de la figura 4.85. Cambie {) a 180 en el inciso b. Qu conclusiones generales se pueden hacer respecto a las redes en las cuales se satisface la condicin f3RE > IOR2 Y las cantidades le y VCE deben resolverse en respuesta a un cambio en f3?
4.6 Polarizacin de de por retroaliinentacin de voltaje

~, ~v
0.51 ka
22. Para la configuracin de retroalimentacin del colector de la figura 4.86, determine:

b) le e) Ve
Figura 4.86 60.64,

6.2kU
Problemas 22. 50. 56,
23. Para la configuracin de retroalimentacin de voltaje de la figura 4.87 , calcule:

a) b)
d)
le
Ve
VeE ,
470kn
220 kn
el VE'
'. o--JI--~----I
1.5 kQ
1
...
5~F
Problemas
209
* 24.
a) Determine le y VCE para la" red de la figura 4.88. b) Cambie f3a 135 (50% de incremento) y calcule los nuevos niveles de le y VCE ' c) Resuelva la magnitud del porcentaje de cambio en le y VeE usando las siguientes ecuaciones:
%!::J
==
11c.P.ll"I<;' - 1 elo""o,
e,p.,",",
x 100o/c.
%!>V
CE
Vcc ,,,,,,",
VCE """,,,
x 100%
VeE,p"rt, "
d) Compare los resultados del inciso e con las soluciones de los problemas 11 c. 11 f y 20 c. Cmo se compara la red de retroalimentacin del colector en funcin de las otras configuraciones respecto a la sensibilidad a los cambios en j3? 25. Determine el rango de posibles valores para Ve para la red de la figura 4.89 empleando el potencimetro de l-MQ.
* 26.
Dado VB ::; 4 V para la red de la figura 4.90. resuelva:

a) b) e) d)
e)
VE'
le Vc , VCE ' lB'
f)
+22V
13
+12Y
18
9.1 kQ 470 kQ ISO kQ
4.7 kQ
2.2 kQ
~NV\.-N~~""" Ve
1MQ P=180 P=90 9.1 kQ
330 kQ
Ve
+
VeE VE
3.3 kQ
\.lkQ
fi
...
FIgura 4.88 Problema 24.
Figura 4.89
Problema 25.
Figura 4.90
Problema 26.
4.7 Diversas configuraciones de polarizacin

27. Con Ve = 8 V para la red de la figura 4.91, determine: a) lB' b) le
e)
13,
VeE ,
d)
* 28.
18 V
Para la red de la figura 4.92, calcule: a) lB' b) le

e)
Vcc '
Ve
f6V
ve
d)
12kQ
3.9 kQ
560 k.Q
t le
+
V e1=:
r---"oIV",",-h-.o Ve =
le
8V
+
9.1 kQ
j3 = 120
...
...
Captulo 4 Polarizacin en dc-B.IT
15kQ
-12 V
210
* 29.
Para la red de la figura 4.93, especifique:

a) lB' b) le e) VE' d) Vet.
* 30.
* 31.
Determine el nivel de VE e lE para la red de la figura 4.94.

a)
Para la red de la figura 4.95. determine: 1" b) Ve

c)
V cr
+18V
6Y
330 kQ
5JkQ
"Ie ~
9.1 kQ
Ve
P=130
~= 120
510 kQ
1.5 kQ
].2 kD
1.8 kD
'-----+----0 -18 v
Figura 4.93 Problema 29. Figura 4.94
-6\/
10Y
Problema 30.
Figura 4.95
Problema 31.
32. Calcule Rc y R B para una configuracin de polarizacin fija si Vcc = 12 V. f3 = 80 e le = 2.5 roA con V CE = 6 V. Utlice valores estndar. Q
(1
33. Disee una red con estabilizacin en emisor a lc~ = flc, y V ccQ lc = 10 mA. f3= 120 Y Rc = 4RE Utilice los valores estndar.
= +VcC' Utilice
V cc
= 20 V.
34. Disee una red de polarizacin por divisor de voltaje utilizando una fuente de 24 V, un transistor con una beta de 110, y un punto de operacin de lc(. =4 mAy VCE (. = 8 V. Elija VE = +Vcc Utilice valores estndar. * 35. Con las caractersticas de la figura 4.78. disee una configuracin de divisor de voltaje que tenga un nivel de saturacin de 10 mA. Y un punto Q a la mitad entre el corte y la saturacin. La fuente que est disponible es de 28 V Y VE Y debe ser un quinto de VCC' La condicin establecida por la ecuacin (433) tambin debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los valores estndar.
4.9
Redes de conmutacin de transistores
* 36. * 37.
Con las caractersticas de la figura 4.78, determine la apariencia de la forma de onda de salida para la red de la figura 4.96. Incluya los efectos de V CE", Y determine lB' lB~,,, e le,,, cuando Vi = 10 V. Detennine la resistencia colector a emisor en saturacin y en corte. Disee el inversor a transistor de la figura 4.97 para operar con una corriente de saturacin de 8 mA empleando un transistor con una beta de 100. Utilice un nivel de lB igual a1120% de lB y valores es.tndar de resis.tores. """
10 V
5Y
v,
IOV
2.4kQ
180 ka
v,
OY
5Y
p= lOO
ov
F'lgura 4.97 Problema 37.
FIgUra 4.96
Problema 36.
Problemas
211
38.
Con las caractersticas de la figura 3 .23c, determine teTlcendido y tapagado para una corriente de 2 mA. Obsrvese cmo se utilizan las escalas logartmicas y la posible necesidad de referirse a la seccin 11.2. b) Repita el inciso a para una corriente de 10 mA. Cmo han cambiado tencendido y {apagado con el incremento de corriente del colector? e) Dibuje para los incisos a y b la forma de onda del pulso de la figura 4.56 y compare los resultados.
a)
~
4.10 Tcnicas para la localizacin de fallas
* 39. Todas las mediciones de la figura 4.98 revelan que la red no est funcionando de manera adecuada.
Enliste las posibles razones para las mediciones que se obtuvieron.
20V 20V 20V
4.7kn 470kn 470kn
4.7kn 470kn
20V
4.7kn
+
20V
OV
0.05 V
1.2kf!
1.2kf!
1.2kf!
C,)
Cb)
Co)
* 40.
Las mediciones que aparecen en la figura 4.99 revelan que las redes no estn operando adecuadamente. Sea especfico al describir por qu los niveles reflejan un problema en el comportamiento esperado de la red. En otras palabras, los niveles obtenidos sealan un problema muy especfico en cada caso.
16V 16V
91 kn VB =9.4V
3.6 kn
91 kn
3.6 kn
fi= 100
2.64 v
9------1
fi=IOO
4V
18kn
1.2 kl
~---_-<O
18 kl
+Vee = 16 V
1.2 kn
Re 3.6kn
C,)
Cb)
Figura 4.99 Problema 40. 41. Para el circuito de la figura 4.100: a) (,Se incrementa o disminuye Ve si R B aument? b) Se incrementa o disminuye le si f3 se incrementa? c) Qu sucede con la corriente de saturacin si f3 aumenta? d) Se incrementa o disminuye la corriente del colector si Vce se disminuye? e) Qu sucede a VCE si el transistor se reemplaza con uno con una {3 ms pequea?
'.
212
Captulo 4
42. Conteste las siguientes preguntas acerca del circuito de la figura 4,101.
a) Qu le sucede al voltaje Vc si el transistor se reemplaza con uno que tenga un mayor valor de {3? b) Qu le pasa al voltaje VCE si la terminal de tierra del reslstor Rs se abre (no se conecta a la tierra)? ' c) Qu le sucede a le si el voltaje de la fuente es bajo? d) Qu voltaje VCE debe ocurrir si la unin del transistor base-emisor falla al convertirse en abiera? e) Qu voltaje V CE debe resultar si la unin del transistor base-emisor falla al convertirse en corto circuito?
+Vcc = 20 V
Re
IOkQ
V CC =+18V
/3= 80
Re
R,
10 kQ
2.2 kQ
...
* 43.
...
Figura 4.101
Problema 42 .
/3=90
Conteste las siguientes preguntas acerca del circuito de la figura 4.102. a) Qu le sucede al voltaje Vc si el resistor Rs se abre? b) Qu le pasa al voltaje VCE si f3 se incrementa debido a la temperatura? c) Cmo se ver afectado VE cuando se reemplace el resistor de colector con uno cuya resistencia est en el extremo inferior del rango de tolerancia? d) Si la conexin del colector del transistor se abre, qu le pasar a VE? e) Qu puede motivar que VCE tome el valor de cerca de 18 V?
...
Figura 4.102
Problema 43.
4.11
Transistores pnp
44. Calcule Vc' VCE e lc para la red de la figura 4.103.

45. Detennine Ve e 1s para la red de la figura 4.104. 46. Determne lEY V C para la red de la figura 4.1 05.
-22 V
-12 V
2.2 kQ
510 kQ
Ve
lB
82kQ
~c
/3=2W
+
VCE
16kQ
/3= 100
0.75 kQ
...
Figura 4.103 Problema 44. FIgura 4.104 Problema 45. FIgura 4.105 Problema 46.
Problemas
213

a)
4.12
Estabilizacin de la polarizacin
47. Determine lo siguiente para la red de la figura 4.75.

S(lco). ~~~. . e) S({J) utilizando T1 como la temperatura en la que los valores de los parmetros 6stn especificados y f3(T,) como el 25% mayor que f3(T,l. d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un incremento de 'ca de 02 j.iAa 10 J1..A, una cada de V BE de 0.7 V a 0.5 V Y un incremento de j3del25o/c.
* 48.
Para la red de la figura 4.79, determine:

a) S(lco). b) S(VBE ). e) S({J) utilizando T) como la temperatura en la cual las valores de los parmetros estn especifi-
cados y {3(T2 ) como e125% mayor que {3(T 1). d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un incremento de 1ca de 0.2 J1A a 10 J1A, una cada de VBE de 0.7 V a 0.5 V Y un incremento de f3 del 25%.
* 49.
Para la red de la figura 4.82. detennine:

a)
S(lco). b) S(VBE).
c) S(fJJ utilizando T) como la temperatura en la que los valores de los parmetros estn especificados y f3(T,) como el 25% mayor que f3(T]). d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un incremento de leo de 0.2 ~A a 10 j1A, una cada de VBE de 0.7 Va 0.5 V Y un incremento de f3 del 25%.
* 50.
Para la red de la figura 4.91, detennine:

a) b)
S(lco).
S(VBE).
c) S(fJJ utilizando T) como la temperatura en la cual Jos valores de los parmetros estn especificados y j3(T,) como el 25% mayor que f3(T]). d) Detennine el cambio neto en le si resulta un cambio en las condiciones de operacin con un incremento de lea de 0.2 ~A a 10 f..1.A, una cada de VBE de 0.7 V a 0.5 V Y un incremento de f3 del 25%.
* 51. Compare los valores relativos de la estabilidad para los problemas 47 a150, Lc~. resultados para los
ejercicios 47 y 49 pueden encontrarse en el apndice E. Se pueden derivar algunas conclusiones generales a partir de los resultados?
* 52. a) Compare los niveles de estabilidad para la configuracin de polarizacin fija del problema 47 .
b) Compare los niveles de estabilidad para la configuracin de divisor de voltaje del problema 49. c) Cules factores de los inciso a y b parecen tener mayor influencia sobre la estabilidad del sistema, o no existe un patrn general sobre los resultados?
53. Lleve a cabo un anlisis PSpice (versin OOS) de la red de la figura 4.75. Esto es ,determine IC' VCE e lB. 54. Repita el problema 53 para la red de la figura 4.79, 55. Repita el problema 53 para la red de la figura 4.82. 56. Repita el problema 53 para la red de la figura 4.86, 57. Repita un anlisis PSpice (versin Windows) para la red de la figura 4.75. 58. Repita el problema 57 para la red de la figura 4.79. 59. Repita el problema 57 para la red de la figura 4.82. 60. Repita el problema 57 para la red de la figura 4.86. 61. Desarrolle un anlisis de la red de la figura 4.75 utilizando BASIC. Es decir, detenrune lC' VCE e lB' 62. Repita el problema 61 para la red de la flgura 4.79.
63. Repita el problema 61 para la red de la figura 4.82.
64. Repita el problema 61 para la red de la figura 4.86.

214
Capitulo 4
CAPTULO
Transistores de efecto de campo
-----------------------IDDivp--5.1 INTRODUCCIN
El transistor de efecto de campo (FET) (por las siglas en ingls de Field Effect Transistor) es un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en una gran proporcin, a las del transistor BJT descrito en los captulos 3 y 4. Aunque existen importantes diferencias entre los dos tipos de dispositivos, tambin es cierto que tienen muchas similitudes que se presentarn a continuacin. La diferencia bsica entre los dos tipos de transistores es el hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la figura 5.1 a. mientras que el transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5 .lb. En otras palabras. la corriente le de la figura 5.1a es una funcin directa del nivel de lB' Para el FET la corriente ID ser una funcin del voltaje VGS aplicado al circuito de entrada como se muestra en la figura 5.lb. En cada caso, la corriente del circuito de salida est controlado por un parmetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro de un voltaje aplicado.
(Corriente de controi) 18 BJT FET
.....
+
(Voltaje de control) V GS
FIgura 5.1
(a) (b)
Amplificadores
controlados por a) corriente y

b) voltaje.
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccin es una funcin de dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que depende nicamente de la conduccin o bien, de electrones (canal-n) o de huecos (canal-p). El tnnino "efecto de campo" en el nombre seleccionado merece cierta explicacin. Toda la gente conoce la capacidad de un imn permanente para atraer limaduras de metal hacia el imn sin la necesidad de un contacto real. El campo magntico del imn permanente envuelve las limaduras y las atrae al imn por medio de un esfuerzo por parte de las lneas de flujo magntico con objeto de que sean lo ms cortas posibles. Para el FET un campo elctrico se
215
Los doctores Jan Munro Ross y G. C. Dacey desarrollaron juntos en 1955 un procedimiento experimental para medir las caractersticas de un transistor de efecto de campo. (Cortesa de AT&T Archives.)
Jan Munro Ross
El doctor Ross naci en Southport, Inglaterra PhD Gonville and Caius College, Cambridge University Presidente emrito de AT &T BeU Labs Socio de IEEE, Miembro de la National Science Board Presidente del National Advisory Committee on Semiconductors G. C.Dacey El doctor Dacey naci en Chicago, lllinois PhD California Institute of Technology Director de Solid State Electronics Research de Bell Labs Vicepresidente de Investigacin en Sandia Corporation Miembro de fRE, Tau Beta Pi, Eta Kappa Nu
establece mediante las cargas presentes que controlarn la trayectoria de conduccin del circuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y controladas. Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas de las caractersticas generales de cada uno. Uno de los rasgos ms importantes del FET es una gran impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms excede por mucho los niveles tpicos de resistencia de entrada de las configuraciones con transistor BJT, un punto muy importante en el diseo de amplificadores lineales de ac. Por otro lado, el transistor BJT tiene una sensibilidad mucho ms alta a los cambios en la seal aplicada; es decir, la variacin en la corriente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET para el mismo cambio de voltaje aplicado. Por esta razn,las ganancia,s normales de voltaje en ac para los amplificadores a BJT son mucho mayores que para los FET. En general, los FET son ms estables a la temperatura que los BJT, y los primeros son por lo general ms pequeos en construccin que los BJT, lo cual los hace mucho ms tiles en los circuitos integrados (le) (por las siglas en ingls de, Integrated Circuits). Sin embargo, las caractersticas de construccin de algunos FET los pueden hacer ms sensibles al manejo que los BIT. En este captulo se presentarn dos tipos de FET: el transistor de efecto de campo de unin (JFET) (por las siglas en ingls de, Junction Field Elfect Transistor) y el transistor de efecto de campo metal-xido-semiconductor (MOSFET) (por las siglas en ingls de Metal-OxideSemiconductor Field Elfect Transistor). La categora MOSFET se desglosa despus en los tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha convertido en uno de los dispositivos ms importantes en el diseo y construccin de los circuitos integrados para las computadoras digitales. Su estabilidad trmica y otras caractersticas generales lo hacen muy popular en el diseo de circuitos para computadoras. Sin embargo, como elemento discreto en un encapsulado tpico de sombrero alto, se debe manipular con cuidado (tema que se analizar en una seccin posterior)~ Una vez que se hayan presentado la construccin y las caractersticas del FET, los arreglos de polarizacin se cubrirn en el captulo 6. El anlisis que se desarroll en el captulo 4 utilizando' transistores BJT ser muy til para derivar las ecuaciones importantes y para el entendimiento de los resultados obtenidos para los circuitos a FET.
5.2
CONSTRUCCIN Y CARACTERSTICAS DE LOS JFET
Como se indic anterionnente, el JFET es un dispositivo de treS terminales, con una tenninal capaz de controlar la corriente de las otras dos. En el anlisis del transistor BIT se utiliz el transistor npn a travs de la mayor parte de las secciones de anlisis y diseo; tambin se dedic slo una seccin al impacto del uso del transistor pnp. Para el transistor JFET, el dispositivo de canal-n aparecer como el dispositivo importante y se dedican prrafos y secciones al impacto del uso de un JFET de canal-p. La construccin bsica del JFET de canal-n se muestra en la figura 5.2. Obsrvese que la mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interiores del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por medio de un contacto hmico a la terminal referida como el drenaje (D), mientras que el extremo inferior del mismo material se conecta por medio de un contacto hmico a una terminal referida como lafuente (S) (por su sigla en ingls, Source). Los dos materiales de tipo p se encuentran conectados entre s y tambin a una terminal de compuerta (G) (por la sigla en ingls de, Gale). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de cualesquiera potenciales aplicados el JFET tiene dos uniones pon bajo condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin, como se muestra en la figura 5.2,la cual se asemeja a la regin de un diodo sin polarizacin. Recuerde tambin que la regin de agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la conduccin a travs de la regin.
216
Captulo 5
Drenaj;: Contactos
hmico~
Canal-11
Cumpuerta(G)
0--'----1--1
Regin de
agotamiento ruentc. (5)
Regin de a!,'otamienlo
Hgura 5.2 Transistor de efecto de campo de unin OFET).
En raras ocasiones son perfectas las analogas y a veces pueden causar confusiones; sin embargo. la analoga del agua de la figura 5.3 proporciona cierto sentido sobre el control del JFET a tI ~.vs de la terminal de compuerta y acerca de lo adecuado de la terminologa aplicada a las terminales del dispositivo. La fuente de la presin del agua se parece al voltaje aplicado desde el drenaje a la fuente que establecer un flujo de agua (electrones). a travs de la llave (fuente). La "compuerta", mediante una seal aplicada (potencial), controla el flujo de agua (carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extremos opuestos del canal~n como en la figura 5.2 porque la terminologa est definida para el flujo de electrones.
VGS
Fuente
Compuerta
ofFr
LDrenaje
figul1l 5.3 Analoga hdrulica para el mecanismo de control del

FET.
= O V,
VDS
algn valor positivo
En la figura 5 A se ha aplicado un voltaje positivo VDS a travs del canal, y la entrada se conect directamente a la fuente con objeto de establecer la condicin VGS = O V. El resultado es que la compuerta y la fuente tienen el mismo potencial y una regin de agotamiento en el extremo inferior de cada material-p similar a la distribucin de la condicin de sin polarizacin de la figura 5.2. En el instante en que se aplica el voltaje V DD (= VDS)' los electrones sern atrados a ia tenninal del drenaje, establecindose la corriente convencional ID con la direccin detlnida de la figura 5A. La trayectoria del flujo de carga revela con claridad que las corrientes de drenaje y fuente son equivalentes (lD 15), Bajo las condiciones que aparecen en la fIgura 5.4, el flujo de carga se encuentra relativamente sin ninguna restriccin y slo lo limita la resisten~ cia del canal-n entre el drenaje y la fuente.
Po
CanaJ-n
Regin de agotamiento 'N---~'-t'----,
SG.
figura 5.4 JFET en Ves'" OV Y
VDS>Ov.
5.2 Construccin y caracteristicas de los JFET
217
J.
ov
Figura 5.5 Potenciales variables de polarizacin inversa a travs de la unin pon de un JFET de canaln.
Es importante observar que la regin de agotamiento es ms amplia cerca de la parte superior de ambos materiales de tipo p. La razn por el cambio de tamao de la regin se describe mejor por medio de la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la figura 5.5. La corriente ID establecer los niveles de voltaje a travs del canal que se indican en la misma figura. El resultado es que la regin superior del material de tipo p estar polarizada de manera inversa con cerca de 1.5 V, con la regin inferior polarizada en forma inversa nicamente con 0.5 V. Recuerde a partir de la discusin de la operacin del diodo. que mientras mayor es la polarizacin inversa aplicada, ms ancha es la regin de agotamiento. de ah que la distribucin de la regin de agotamiento es como se muestra en la figura 5.5. El OOffio de que la unin pon est polarizada de forma inversa a travs de toda la longitud del canal ocasiona una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de que le = O A es una caracterstica importante del JFET. En cuanto el voltaje VDS se incrementa desde O a unos cuantos volts, la corriente aumenta como lo determina la ley de Ohm y la grfica de ID en funcin de VDS aparece de acuerdo con la figura 5.6. La relativa rectitud de la grfica indica que para la regin de valores pequeos de VDS' la resistencia es en esencia constante. Cuando VDS se eleva y se acerca al nivel referido como V p en la figura 5.6, las regiones de agotamiento de la figura 5.4 se harn ms amplias, ocasionando una reduccin notable en el ancho del canal. La trayectoria de conduccin reducida causa que se incremente la resistencia, lo que ocasiona la curva en la grfica 5.6. Mientras ms horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia est alcanzando un nmero "infinito" de ohms en la regin horizontal. Si VDS se eleva a un nivel donde parece que las dos regiones de agotamiento se "tocan", como se muestra en la figura 5.7, resultar una condicin referida como estrechamiento. Al nivel de VDS que establece esta condicin se le conoce como voltaje de estrechamiento y se denomina como Vp (por su sigla en ingls. Pinch-off). como se muestra en la figura 5.6. En realidad. el trmino 'estrechamiento es un nombre inapropiado que sugiere que la corriente ID se detiene y que cae a O A. Sin embargo, como 10 muestra la figura 5.6, este difcilmente es el caso, porque ID mantiene un nivel de saturacin definido como lDSS en la figura 5.6. En realidad. an existe un pequeo canal con una corriente de densidad muy alta. El hecho de que ID no caiga con el estrechamiento y mantenga el nivel de saturacin indicado en la figura 5.6 se verifica con el siguiente hecho: la ausencia de una corriente de drenaje eliminara la posibilidad de niveles de potencial diferentes a travs del canal del material-n con objeto de establecer los niveles variantes de polarizacin inversa a lo largo de la unin pon. El resultado sera una prdida de la distribucin de la regin de agotamiento que motiv el estrechamiento inicial.
+
Estrechamiento
JI)
I
1
xivel de saturacin Vc,=OV
-(~
1 [
Aumento de
I~ resistencia debido al
del canal
estrechamH~nt\)
[
[ [
Re~lst<:ncia
dd c,)l'.al-/1
o
Figura 5.6
v,
ID en funcin VDS para Ves'" O V.
Figura 5.7
Estrechamiento (Ves" OV, VDS'" Vp).
218
Captulo 5
IDDIVp
Mientras VDS se incremente ms all de V p' la regin del encuentro cercano entre las dos regiones de agotamiento incrementa su longitud a 10 largo del canal, pero el nivel de ID pennanece esencialmente constante. Por tanto. una vez que VDS> VP' ellFET tiene las caractersticas de una fuente de corriente. Como se muestra en la figura 5.8, la corriente est fija en ID = 1DSS' pero el voltaje VDS (para aquellos niveles> Vpl est determinado por la carga aplicada. La eleccin de la notacin IDSS se deriva del hecho de que es la corriente del Drenaje a la fuente (por la sigla en ingls de. Source) con una conexin de corto circuito (por la sigla en ingls de, Short) de la entnida a la fuente. Mientras contina la investigacin de las caractersticas del dispositivo. tenemos que:
f o ::; foss
t
I
+
VDS
---+Carga
I DSS es la corriente mxima de drenaje para un JFET y est definida mediante las condiciones V GS = O V Y VDS> l. V p l.
Obsrvese en la figura 5.6 que Ves = O V para toda la curva. Los siguientes prrafos describen la manera en que las caractersticas de la figura 5.6 resultan afectadas por los cambios en el nivel de Ves'
Figura 5.8 Fuente de corriente equivalente para VGS = OV, VDS> V po
VGS<OV
El voltaje de la compuerta a la fuente denotado por V GS es el voltaje que controla al JFET. As como se establecieron varias curvas para JC en funcin de VCE para diferentes niveles de lB Y para el transistor BJT. se pueden desarrollar curvas de ID en funcin de VDS para varios niveles de Ves para el JFET. Para el dispositivo de canal-n el voltaje de control Ves se hace ms y ms negativo a partir de su nivel Ves::: O V. Es decir, la terminal de la compuerta se hace a niveles de potencial ms y ms bajos en comparacin con la fuente. En la figura 5.9 se aplica un voltaje negativo de -1 V entre las tenninales de la compuerta y la fuente para un nivel bajo de VDS. El efecto del Ves aplicado de polaridad negativa es el de establecer regiones de agotamiento similares a las que se obtuvieron con V GS = O V, pero a ' niveles menores de VDS' Por tanto, el resultado de aplicar una polarizacin negativa en la compuerta es alcanzar un nivel de saturacin a un nivel menor de VOS como se muestra en la figura 5.10 para VGS -1 V. El nivel resultante de saturacin para ID se ha reducido y de hecho continuar reducindose mientras Ves se hace todava ms negativo. Obsrvese tambin en la figura 5.10 la manera en que el voltaje de estrechamiento contina cayendo en una trayectoria parablica confomle VGS se hace ms negativo. Eventualmente, cuando VGS= -Vp , Vas ser lo suficientemente negativo como para establecer un nivel de saturacin que ser en esencia OmA, por otro lado. para todos los propsitos prcticos el dispositivo ha sido "apagado". En resumen:
Vos>V
+ +
S~
Agura 5.9 Aplicacin de un voltaje negativo a la entrada de un JFET.
5.2 Construccin y caracteristicas de los JFET
219
ID (mA) 1 / Ubicacin de los valore~ de estrechamiento

~
/.
I Regin de saturacin f-$~~~;.a. ;I~-:"..,.....,..,...___-:-_.,.....__

Regin
~
7 6 5
4
3
;,'
:,-~-,IJ-~. '. "-t,' "T

j
Lti L
0' :, __ "
:, -_::,.~,"I: ~,:
;
,-~','-"
..
1- -
11
~+-. I-i-J, '
- t-~~ _'
=I\'
, 5
10
15
'0
15
FIgUra 5.10 Caractersticas del JFET de canal-n con loss '" 8 mAy Vp '" -4 V.
El nivel de V GS que da por resultado ID = O mA se encuentra definido por V GS = V p' siendo Vp un voltaje negativo para los dispositivos de canal-n y un voltaje positivo para los ]FET de canal-p.
En la mayor parte de las hojas de especificaciones, el voltaje de estrechamiento se encuentra especificado como VGS(apagado) en vez de Vp' Ms adelante, en este captulo se revisar una hoja de especificaciones cuando hayan sido presentados los elementos bsicos ms importantes. La regin a la derecha del estrechamiento en la figura 5.l0 es la regin empleada normalmente en los amplificadores lineales (amplificadores con una mnima distorsin de la seal aplicada). y se le refiere como la regin de corriente constante, saturacin o regin de amplificacin lineal.
Resistor controlado por voltaje

La regin a la izquierda del estrechamiento en la figura 5.10 es conocida como la regin hmica o de resistencia controlada por voltaje. En esta regin al JFET se le usa en realidad como un resistor variable (posiblemente para un sistema de control de ganancia automtica) cuya resistencia se encuentra controlada por medio del voltaje de la compuerta a la fuente. Obsrvese en la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre el drenaje y la fuente para VDS < Vp , es una funcin del voltaje aplicado VGs ' Mientras lIGS se convierte en ms negativo, la pendiente de cada curva se hace ms horizontal, correspondiendo a un nivel creciente de resistencia. La siguiente ecuacin ofrecer una buena y primera aproximacin del nivel de resistencia en trminos del voltaje aplicado V GS' (5.1 )
donde roes la resistencia con Ves;:: O V Y rd es la resistencia en un nivel particular de VGS' Para un JFET de canal-n con r, igual a 10 kQ (VGs=OV, Vp =-6 V), la ecuacin (5.1) dar por resultado 40 kQ en VGS = -3 V
Dispositivos de canal-p
El JFET de canal-p est construido exactamente de la misma manera que el dispositivo de canal-n de la figura 5.2 con una inversin de los materiales tipo p y tipo n, como se muestra en la figura 5.11.
220
Captulo 5 Transistores de efecto de campo
~ I 'n
ts
f
Figura 5.11. JFET de canal-p.
Las direcciones de corriente definidas estn invertidas, como las polaridades reales para los voltajes Ves y VDS' Para el dispositivo de canal-p, ste ser estrechado mediante voltajes crecientes positivos de la compuerta a la fuente, y la notacin de doble subndice para Vos' por tanto, dar como resultado voltajes negativos para VDS sobre las caractersticas de la figura 5.12.la cual tiene una 1DSS de 6 mA y un voltaje de estrechamiento de Ves = +6 V. No se debe confundir por el signo de menos para VD;' ste simplemente indica que la fuente se encuentra a un potencial mayor que el drenaje.
Ves =+2V
Regin
de ruptura
~5
~1O
~lS
-20
-25
Figura 5.12 Caractersticas del JFET de canal-p con IDSS '" 6 mAy Vp
'"
+6 V.
Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que parecen ilimitados. El crecimiento vertical es una indicacin de que ha sucedido una ruptura y que la corriente a travs del canal (en la misma direccin en que normalmente se encuentra) ahora est limitada nicamente por el circuito externo. Aunque no aparece en la figura 5.10 para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta regin puede evitarse si el nivel de VDS m ." de las hojas de especificaciones, y el diseo es tal, que en nivel real de VDS es menor que el valor mximo para todos los valores de V cs'
5.2 Construccin Y caractersticas de los JFET
221
Smbolos
Los smbolos grficos para los JFET de canal-n y de canal-p se presentan en la figura 5.13. Obsrvese que la flecha se encuentra apuntando hacia adentro para el dispo~vo de canal-n de la figura 5.13a, con objeto de representar la direccin en la cual fluira IG si la unin p-n tuviera polarizacin directa. La nica diferencia en el smbolo es la direccin de la flecha para el dispositivo de canal-p (figura 5.l3b).
D D
h
G
+
G
L
+
+
vc,
S
VDS
s
(b)
Figura 5.13
,)
Smbolos del JFET: a) de canal-n; b) de canal-p.
Resumen
Una cantidad importante de parmetros y relaciones se presentaron en esta seccin. Otros, cuya referencia ser frecuente en el anlisis de este captulo, as como en el siguiente para los JFET de canal-n, se describen a continuacin:
La corriente mxima se encuentra dejinida como 1DSS y ocurre c:lando Ves = O V Y
V DS ~ IV p I como se muestra en la jigura 5.14a ..
Para los voltajes de la compuerta a lafuente Ves menores que (ms negativos que) el nivel de estrechamiento, la corriente de drenaje es igual a OA (ID = OA), como aparece en lajigura 5.14b. Para todos los niveles de Ves entre O V Y el nivel de estrechamiento, la corriente ID se encontrar en el rango entre IDSSY OA, respectivamente, como se encuentra en la jigura 5.l4c. Se puede desarrollar una lista similar para los jFET de canal-p.
ves =- V ee
G
+
V ee
Vc,
1
S
b)
I[)=O A
VD!)
IVGGI~I
(a)
vpl
D
G
OmA_ln</DSS
<
Figura 5.14 a) Vcs " OV.lD " IDSS ; b) corte (ID" O A) VGS es
+
S
menor que el nivel de estrechamiento; e) D se encuentra entre OA ef.DSS

cuando
VGS
es menor o igual a O
V Y mayor que el nivel de estrechamiento.

Ce)
222
5.3
CARACTERSTICAS DE TRANSFERENCIA
Derivacin
Para el transistor BJT la corriente de salida fe y la corriente de control!B fueron relacionadas
por beta. considerada como constante para el anlisis que fue desarrollado. En fanna de ecuacin .
.--_ _ _ _ _ _.,r=~.,variable de control
le ~ f( 8 ) ~ /PB
i
(5.2)
constante
En la ecuacin (5.2) existe una relacin lineal entre le e B" Si se duplica el nivel de 1H e le' se incrementar tambin por un factor de 2. Desafortunadamente. esta relacin Ilneal no existe entre las cantidades de salida y de entrada de un JFET. La relacin entre ID Y Ves se encuentra definida por la ecuacin de Shock/e)':
ID
IDSS
.. 0
I
? es
Vp
)2
variable de control
(5.3)
con stantes
T
William Bradford Shockley (19101989) coinvent el primer transistor y formul la teora de "efecto de campo" que se utiliz en el desarrollo de los transistores y el FET. (Cortesa de AT&T Archives). Shockley naci en Londres. Inglaterra PhD Harvard. 1936 Director del Transistor Physics Department - BeU Laboratories Presidente de Shockley Transistor Corp. Profesor Poniatoff de Enginnering Science en Stanforc University Premio Nobel en fsica en 1956 junto con los doctores Brattain y Bardeen
El tnnino cuadrtico de la ecuacin dar por resultado una relacin no lineal entre ID Y Vcs' produciendo una curva que crece exponencialmente con las magnitudes decrecientes de V cs' Para el anlisis en dc que ser desarrollado en el captulo 6. un sistema grfico ms que matemtico ser, en general, ms directo y fci1 de aplicarse. Sin embargo. la aproximacin grfica requerir de una grfica de la ecuacin (5.3) con objeto de representar el dispositivo, y una grfica de la ecuacin de red que relacione las mismas variables. La solucin est definida por el punto de interseccin de las dos curvas. Es importante considerar al aplicar la aproximacin grfica que las caractersticas del dispositivo no sern afectadas por la red en la cual se utilice el dispositivo. La ecuacin de la red puede cambiar con la interseccin de las dos curvas, pero la curva de transferencia definida por la ecuacin (5.3) permanece sin resu\tar afectada. Por tanto:
Las caractersticas de transferencia definidas por la ecuacin de Shockley no resultan afectadas por la red en la cual se utiliza el dispositivo.
Se puede obtener la curva de transferencia utilizando la ecuacin de Shockley o a partir de las caractersticas de salida de la figura 5.lO. En la figura 5.l5 se proporcionan dos grficas
lv(mAl 1010 9 9
//) (mA)
-8
IDs~
__ -
Ves=OV
11
Ves =-3
v
Figura 5.15
VU _\=---4 V
10
15
20
25
Obtencin de la curva de transferencia para las caractersticas de drenaje.
5.3 Caractersticas de transferencia
223
con la escala vertical en miliamperes para cada grfica. Una es una grfica de ID en funcn VDS' mientras que la otra es de ID en funcin Ves- Con las caractersticas de drenaje a la derecha del eje "'y" es posible dibujar una lnea horizontal desde la regin de saturacin de la curva denotada Ves == O Val eje ID' El nivel resultante de corriente para ambas g!'ficas es lDss' El punto de interseccin en la curva ID en funcin Ves ser el que se mostr antes. ya que el eje --vertical est definido como VGS == O V. En resumen:
Cuando VGS = O V, ID = loss'

Cuando Ves == Vp == -4V, la corriente de drenaje es de cero miliamperes, definiendo otro punto sobre la curva de transferencia. Esto es:
Cuando VGS = Vp, ID = O mA.

Antes de continuar, es importante comprender que las caractersticas de drenaje relacionan una cantidad de salida (o drenaje) a otra cantidad de salida (o drenaje); ambos ejes estn definidos por variables en la misma regin de las caractersticas del dispositivo. Las caractersticas de transferencia son una grfica de una corriente de salida (o drenaje) en funcin una cantidad controladora de entrada. Por tanto, existe una "transferencia" directa de las variables de entrada a las de salida, utilizando la curva a la izquierda de la figura 5.15. Si la relacin fuera lineal, la grfica de ID en funcin V GS sera una lnea recta entre 1DSS y Vp ' Sin embargo, la curva que resulta es parablica, porque el espaciamiento vertical entre los pasos de Ves sobre las caractersticas del drenaje de la figura 5.15 decrece notoriamente mientras Ves se hace ms y ms negativo. Compare el espaciamiento entre Ves == O V Y Ves = -1 V con aquel entt=e Ves = -3 V Yel estrechamiento. El cambio en Ves es el mismo, pero el cambio resultante en ID es bastante diferente. Si se dibuja una lnea horizontal desde Ves = -1 V hacia el eje ID Yluego se extiende hacia el otro eje, se puede localizar otro punto sobre la curva de transferencia. Obsrvese que en VGS = -1 V la curva de transferencia tiene un valor de ID = 4.5 mA. Ntese que en la definicin de ID cuando Ves == O V Y -1 V que se utiliza los niveles de saturacin de iD Y la regin hmica se ignora. Seguimos con VGS;::: -2 V Y-3 V se puede completar la curva de transferencia. Precisamente es la curva de ID en funcin Ves la que recibir un amplio uso en el anlisis del captulo 6, y no precisamente las caractersticas de drenaje de la figura 5.15. Los siguientes prrafos presentan un mtodo rpido y eficiente para graficar ID en funcin Ves' usando nicamente los niveles de IDss y V p y la ecuacin de Shockley.
Aplicacin de la ecuacin de Shockley

La curva de transferencia de la figura 5.15 tambin puede obtenerse directamente a partir de la ecuacin de Shockley (5.3), simplemente dando los valores de loss y VP' Los niveles de loss y V p definen los lmites de la curva sobre ambos ejes y dejan la necesidad de encontrar slo unos cuantos punts intennedios. La validacin de la ecuacin (5.3) como una fuente de la curva de transferencia de la figura 5.l5 se demuestra mejor al examinar unos cuantos niveles especficos de una variable y encontrando el nivel resultante del otro de la siguiente manera: Sustituyendo VGS = O V da
VGS~' Ecuacin (5.3): ID = IDss (, ~ - -Vp - 0)2
(5.4)
224
(5.5) Para las caractersticas de drenaje de la figura 5.15, si se sustituye Ves;:

~1
V,
Ves) ID = loss ( 1 - - -
Vp
=8mAI--= 8 mA(0.5625) = 4.5 mA
-l Y)' ( -4Y
8mA(1 -
~)'
=8mA(0.75)2
como se muestra en la figura 5.15. Obsrvese el cuidado que se necesita tomar con los signos negativos de Ves 'J Vp en los clculos anteriores. La prdida de un signo dara un resultado totalmente errneo. Debe resultar obvio a partir de lo anterior que dados Vos s y Vp (como normalmente se proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier nivel de Vcs' Recprocamente, utilizando lgebra bsica se puede obtener [a partir de la ecuacin (5.3)] una ecuacin para el nivel resultante de Ves para un nivel dado de ID. La derivacin es bastante directa y dar como re,:s.::ul:..:t"ad::.o=--_ _ _ _
----:===----,
Ves = Vp(l -
ID
I Dss
(5.6)
Puede probarse la ecuacin (5.6) si se localiza el nivel de Ves que dar por resultado una corriente de drenaje de 4.5 mA para el dispositivo con las caractersticas de la figura 5.15.
= - 4 Y(l - -) 0.5625) = -4 Y(l - 0.75)
= -4 Y(0.25)
= -1 V
como se sustituy en el clculo anterior y siendo verificado por la figura 5.15.
Mtodo manual rpido

Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podra resultar muy ventajoso tener un mtodo manual rpido, con objeto de graficar la curva de la manera ms eficiente mientras se mantenga un grado aceptable de precisin. El formato de la ecuacin (5.3) es tal, que los niveles especficos de Ves darn niveles de ID que podrn ser memorizados para proporcionar los puntos necesarios con objeto de graficar la curva de transferencia. Si se especifica que Ves sea la mitad del valor de estrechamiento V p' el nivel resultante de ID ser el siguiente, de acuerdo con la determinacin de la ecuacin de Shockley:
_ 12)2 __ 1DSsC0.5)2
5.3 Caractersticas de Transferencia
225
(5.7)
Ahora es importante estar consciente de que la ecuacin (5.7) no es para un wel de V p en particular, sino es una ecuacin general para cualquier nivel de Vp mientras que Ves = V p12. El resultado especifica que la corriente de drenaje siempre ser de una cuarta parte del valor de saturacin 1DSS' mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obsrvese el nivel de ID para Ves = Ve 12 = -4 V/2 = -2 V en la figura 5.15. Si se elige ID = I DSS /2 y se sustituye en la ecuacin (5.6), se encuentra que
Ves
=V
= Vp
0 ~) 0- ~ - I DSS
IDSS
IDSsI2)
= Vp(l
- -{65) = Vp(0.293)
(5.8)
VGS == o.3vp lo,=IDss /2
Pueden determinarse puntos adicionales, pero la curva de transferencia puede trazarse con un nivel satisfactorio de precisin utilizando simplemente los cuatro puntos definidos arriba y revisados en la tabla 5 .1. De hecho, en el anlisis del captulo 6 se utiliza un mximo de cuatro puntos con objeto de trazar las curvas de transferencia. En la mayora de las ocasiones, utilizando slo el punto de la grfica definido por Ves == V p /2 y las intersecciones de los ejes en 1DSS y Vp' se obtiene una Curva lo suficientemente precisa para la mayora de los clculos.
TABLA 5.1 VGS en funcin ID utilizando

la ecuacin de Sbockley
Ves
O
O.3Vp O.5Vp
ID
lDSS 1DSS/2
Ve
l/Jss/4 DmA
EJEMPLOS.l
Trazar la curva definida por I DSS = 12 mA y Vp = ..{j v.
Solucin
Los dos puntos de la grfica estn definidos por
I DSS = 12 mA
y
y
ID
= OmA
En Ves = V p l2 =..{j V/2 =-3 V la corriente de drenaje est dada por ID =IDSs /4 = 12 mA/4= 3 mA. En ID I Dss /2 12 rnA/2 6 mA el voltaje de la compuerta a la fuente se encuentra determinado por Ves'" 0.3 Vp 0.3 (-6 V) -1.8 V. Los cuatro puntos estn bien definidos sobre la figura 5.1 f- ::on la curva de transferencia completa.
226
ID (mA)
12ID =/DSS=12mA
11
9
S
7
5
4
3
2
\lGS = Vp =-6 V
"'"
Figura 5.16 Curva de transferencia

O
VGS
-6 -5 -4 -3 -2 -1
para el ejemplo 5.1.
Para los dispositivos de canal-p, la ecuacin (5.3) de Shockley puede todava aplicarse exactamente como aparece. En este caso, tanto Vp como VGS sern positivos, y la curva tendr la imagen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n y los mismos valores limitantes.
Trazar la curva de transferencia para un dispositivo de canal-p con 1DSS;;;; 4 mA y V p = 3 V.
EJEMPLO 52
Solucin
En Ves = Vp l2 = 3 VI2 = 1.5 V,lD= I Dss l4 = 4mA14= l mA. En ID = IDssl2 = 4 mAI2 = 2 mA, Ves = 0.3 Vp = 0.3 (3 V) = 0.9 V. Los dos puntos de la grfica aparecen en la figura 5.17 junto con los puntos definidos por medio de loss y Vp '
losS = 4 mA Vp =3 V
3 Vp
Figura 5.17 Curva de transferencia para el dispositivo de canaI~p del

ejemplo 5.2.
5.4
HOJAS DE ESPECIFICACIONES (JFE1)
Aunque el contenido general de las hojas de especificaciones puede variar desde el mnimo absoluto hasta una gran cantidad de grficas y tablas, existen unos cuantos parmetros fundamentales que proporcionan todos los fabricantes. Los ms importantes se analizan en los siguientes prrafos. La hoja de especificaciones para el JFET de cana1-n 2N5457 proporcionado por Motorola se ofrece en la figura 5. l 8.
5.4 Hojas de especificaciones (JFEl)
227
2N5457
VALORES !\'OMINALES MXIMOS
Clasificacin Voltaje drenaje-fuente Voltaje drenaje-compuerta Voltaje inverso ,:ompuerta-fuente Corriente de la I:ompuerta Disipacion total del dispositivo @T A = 25 oC Prdida de dlsipacin arriba de 25 oC Rango de temperatura de la unin Rango de almacenamiento de temperatura del canal T,
T,,~
E?\CAPSULADO 29-04. ESTILO 5 TO-92 (TO-226AAl Smbolo

VD' VDO
Valor
Lnidad
Vd,
Vd,
25
25
VOSR lo
PD
-25
Vdc mAdc
mW
JO
JlO
2.82
mW/oC oC oC Refirase al 21'04220 para

~rficas.
125 -65a+150
CARACTERSTICAS ELCTRICAS (T" = 25 oC a menos que se especifique lo contrario) Caracterstica
CARACTERSTICAS "APAGADO" Voltaje de ruptura compuerta-fuente (iG=-IOtlAdc. VDS=O) Corriente inver'ia de la compuerta (Ves = -15 Vdc. Vos =0) (V GS = :"15 Vdc. Vos =0. T A = 100C) Voltaje de corte: compuerta fuente (VDS = 15Vdc,lo= lOnAdc) Voltaje compuerta fuente (Vos = 15Vdc.l o = 100,uAdc) 2N5457 VIBRIGSS
I GSS
-
-25
Vd,
nAde
VGS(~p.l~ado)
-2.5
-1.0 -200 Vdc
-0.5
Ves
--6.0
Vd,
L-...::'.
2N5457
CARACTERSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la entrada" (VDS = 15 Vde, Vos = O) 2N5457
CARACTERSTICAS ES PEQUEA SEAL

Admitaneia de transferencia directa para fuente comn' (Vos'" 15 'Vde.V GS =O,f= LOkHz) Admitancia dI: salida para fuente comn' (VDS = 15 Vde, VGs=O,f= 1.0kHz) Capacitancia de entrada (Vos = 15 Vdc, VGS =0, f= 1.0 MHz) Capacitancia ele transferencia inversa (Vos = 15 Vde, VGS = O.f= 1.0 MHz)
l'T1Jeb, de pul",: ",oho del pul'oO 5630 m" ciclo dc
t,~bajo:;;
I Yh
i
1000
pmho~
2N5457
I
10
5000
pmho~
y,,,:
50
e",
C,,,
pF
4.5
7.0
pF
1
I
1.5
3.0
10%
Figura 5.18 JFET de canal-n 2N5457 de Motorola.
Valores nominales mximos

La lista de valores nominales mximos por 10 general aparece al principio de la hoja de especificaciones,junto con los voltajes mximos entre las terminales especficas, los niveles mximos de las corrientes y el nivel mximo de disipacin de potencia del dispositivo. Los niveles mximos especificados para VDS y VDG no deben excederse en ningn punto del diseo de la operacin de] dispositivo, La fuente aplicada VDD puede exceder estos niveles, pero el nivel real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen
228
Captulo 5
diseo intentar evitar estos niveles COn un buen margen de seguridad. El trmino inverso en V esR define el voltaje mximo con la fuente positiva respecto a la compuerta (como si estuviera polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En algunas hojas de especificaciones es referido BV[)SS' el voltaje de ruptura con el drenaje y la fuente en corto circuito (VDS == O V) se encuentran referidas como BVDSS' Normalmente est diseado con objeto de operar con le = O A. pero si se fuerza a aceptar una corriente de la entrada podra soportar 10 mA antes de que suceda cualquier dao. La disipacin total del dispositivo a 25 oC (temperatura ambiente) es la mxima potencia que el dispositivo puede disipar bajo condiciones normales de operacin y est definida por
(5.9)
Ntese la similitud en formato con la ecuacin de disipacin mxima de potencia para el transistor BJT. El factor de prdida de disipacin se analiza con detalle en el captulo 3, pero por el momento reconocemos que el valor de 2.82 m W/oC revela que el valor de disipacin decrece en 2.82 mW por cada incremento en la temperatura de 1 oC arriba de 25 oC.
Caractersticas elctrcas
Las caractersticas elctricas incluyen el nivel de Vp en las CARACTERSTICAS DE APAGADO e lDSS en las CARACTERSTICAS DE ENCENDIDO. En este caso V p = VCs<,p"'do) tiene un rango entre -0.5 a -6.0 e lDSS entre 1 y 5 roA. El hecho de que ambos tengan -una variacin de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricacin. Las otras cantidades estn definidas bajo las condiciones que aparecen entre parntesis. Las caractersticas de pequea seal se discuten en el captulo 9.
2N2844
CPSULA 22-03. ESTILO 1::: To-n; (TQ-206AA)
Construccin del encapsulado e identificacin de terminales

Este JFET en particular tiene la misma apariencia que proporciona la hoja de especificaciones de la figura S .18. La identificacin de las terminales tambin se proporciona directamente debajo de la figura. Adems los JFET se encuentran disponibles en encapsulado de "sombrero alto", como se muestra en la figura 5.19 con su identificacin de tenninales.
3 Drenaje (encapsulado)
com~o,:S
l Fuente
Regin de operacin
La hoja de especificaciones y la curva definida por los niveles d$oestrechamient a cada nivel de Ves definen la regin de operacin para la amplificacin lineal sobre las caractersticas de drenaje como Se muestra en la figura 5.20. La regin hmica define los valores mximos permisibles de VDS en cada nivel de V CS' y VDS mh especifica el valor mximo para este parmetro.
JFET DE USO GENERAL

CANAL-P
Hgura 5.19 Encapsulado de ~sombrero alto" e identificacin de las terminales para un JFET de canal-p.
ID
Ubicaci~ los nive~es de estrechamiento
1/
1
\
\
FIgUra 5.20
Regin de operacin normal para el diseo de amplificacin lneal.
5.4 Hojas de especificaciones (JFE1)
229
La corriente de saturacin loss es la corriente mxima de drenaje, y el nivel mximo de disipacin de potencia define la curva dibujada de la misma manera que para los transistores BJT. La regin sombreada resultante es la regin de operacin normal para el diseo de amplificadores.
5.5
INSTRUMENTACiN
Recuerde que, como se vio en el captulo 3, hay instrumentos disponibles para medir el nivel de f3dc para el transistor BJT. Una instrumentacin similar no est disponible con objeto de medir los niveles de I DSS y Vp . Sin embargo, el trazador de curvas presentado para el transistor BJT puede tambin mostrar las caractersticas de drenaje del transistor JFET a travs del ajuste adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal (en volts) se han ajustado para mostrar las caractersticas completas, como se muestra en la figura 5.21. Para el JFET de la figura 5 .21. cada divisin vertical (en centmetros) refleja un cambio de -mA en le' mientras que cada divisin horizontal tiene un valor de V. El paso del voltaje es de 500 mV/paso (0.5 V/paso), lo que revela que la curva superior se encuentra definida por VGS == OV, Yque la siguiente curva hacia abajo -0.5 V para el dispositivo de canal-no Con el uso del mismo paso de voltaje la siguiente curva es -1 V, luego -1.5 V, Y finalmente -2 V. Al dibujar una lnea a partir de la curva superior sobre el eje ID se puede estimar el nivel de I DSS de cerca de 9 mA. El nivel de Vp se puede estimar si se observa el valor de Ves de la ltima curva hacia abajo, pero tomando en cuenta la distancia ms pequea entre las curvas mientras VGS se hace todava ms negativo. En este caso, V p es cierto que es ms negativo que -2 V Yquiz Vp se encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen muy rpidamente cuando se acercan a la condicin de corte, por lo que quiz Vp == -3 V es una
/
I
i
ves= ov
IDSS=9mA
lI
lDSS = 4.5 mI..
.2
(VGS
= -0.9 V)
1(,
ImA{ di"
. ~ /7 '1.
i
!
Yt i".
1
j
,
i
,
\
! !
f
!
-~
Sensibildad vertical
i
,
,
ImA
por divisin
!
!
!
!
! ! !
\
!
""
:
Sensibilidad horizontal
IV
por divisin
j
!
,
I
,
/
.._--_.- ---_..
500 rnV-
por paso
I
I
i
I 1---- L ____ ~--- .. f-I "

I
,-gm 2m
por divisin
~.. V
'-,--'
IV t.1iv
_._.-..~_.-
i
i
I
1 i
,
,
I i
I
i
-
,
I ,
"
iV p =-3
VGS =-2V
Figura 5.21
Caractersticas de drenaje para el transistor JFET 2N4416 como se presenta en un trazador de curvas.
230
Captulo 5
mejor eleccin. Tambin es importante revsar que el control del paso se ajusta para una pantalla de cinco pasos limitando las curvas mostradas a VGS = O V, -0.5 V, -1 V, -1.5 V Y -2 V. Si el control del paso se incrementa a 10, el voltaje por paso se puede reducir a 250 mV = 0.25 V, Y la curva para Ves = -2.25 V se hubiera podido incluir, as como una curva adicional entre cada paso de la figura 5.21. La curva Ves = -2.25 V hubiera indicado la rapidez con que las curvas se estn cerrando una sobre la otra para el mismo paso de voltaje. Por fortuna, el nivel de Vp se puede estimar con un grado razonable de exactitud simplemente aplicando la condicin que aparece en la tabla 5.1. Esto es. cuando ID == 1 DSS /2, luego VGS;;::: O.3Vp ' Para las caractersticas de la figura 5.21. ID =I DSS/2 = 9 mA/2 =4.5 mA, y es tan visible en la figura 5.21 que el nivel correspondiente de Ves es de aproximadamente -0.9 V. Con esta informacin se encuentra que Vp Ves /O.3 -0.9 V/O.3 -3 V, el cual ser nuestra seleccin para este dispositivo. Con este valor encontramos. que en VGS:;;; -2 y,
ID = IDSS 1
= 9 mA
V)' ~ V
-
GS
p
f _ -2 vV
~
-3 V!
_ 1 mA como se fundamenta en la figura 5.21. En Ves = -2.5 V la ecuacin de Shockley dar por resultadoI D =0.25 mA, con Vp = -3 V, lo cual revela con claridad cuan rpido las curvas se contraen cerca de Vp ' La importancia del parmetro gm y la forma en que se determina a partir de las caractersticas de la figura 5.21 se describen en el captulo 8 cuando se examinen las condiciones de ac en pequea seal.
5.6 RELACIONES IMPORTANTES

Una cantidad de ecuaciones importantes y de caractersticas de operacin se presentaron en las ltimas secciones. particulannente importantes para el anlisis que sigue para las configuraciones de dc yac. En un esfuerzo por aislar y enfatizar su importancia, se repiten a continuacin en seguida de su ecuacin correspondiente para el transistor BJT. Las ecuaciones JFET estn definidas para la configuracin de la figura 5.22a, mientras que las ecuaciones para el B1T se relacionan a la figura 5.22b.
1')
lb)
figura 5,22 a) JFET contra b) BJT.
JFET
BJT
(5.10)
{::} le" lE
{::} VSE
"
0.7 V
5,6 Relaciones importantes
231
Entender bien el impacto de cada una de las ecuaciones anteriores es suficiente antecedente para atacar las configuraciones de de ms complejas. Recuerde que VBE = 0.7 V a menudo se tom como clave para inicializar un anlisis de una configuracin a BIT. De forma parecida, la condicin le = OA es a menudo el punto de inicio para el anlisis de una configuracin a JFET. Para la configuracin BJT, lB por lo general es el primer parmetro que debe determinarse. Para el JFET normalmente es V cs' La cantidad de similitudes entre las configuraciones de dc para BIT y JFET se podr apreciar mejor en el captulo 6.
5.7
MOSFET DE TIPO DECREMENTAL
Como se observ en la introduccin del captulo. existen dos tipos de FET: los JFET y los MOSFET. Los MOSFETse desglosan ms adelante en tipo decremental y en tipo incremental. Los trminos agotamiento e incremental definen su modo bsico de operacin, mientras que la etiqueta MOSFET significa transistor de efecto de campo metal-xido-semiconductor. Debido a que existen diferencias en las caractersticas y en la operacin de cada tipo de MOSFET, se han cubierto en secciones por separado. En esta seccin se examinar el MOSFET de tipo decremental, el cual tiene las caractersticas similares a aquel1as de un JFET entre el corte y la saturacin en l DSS' pero luego tiene el rasgo adicional de caractersticas que se extienden hacia la regin de polaridad opuesta para Ves'
Construccin bsica
La construccin bsica del MOSFET de tipo decremental de canal-n se proporciona en la figura 5.23. Una placa de material tipo p est formada a partir de una base de silicio y se le conoce como substrato, que es la base sobre la que se construye el dispositivo. En algunos casos el substrato se encuentra conectado interiormente con la teoninal de la fuente. Sin embargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las terminales de fuente y compuerta estn conectadas por medio de contactos m~tlicos a las regiones dopadas-n unidas por un canal-n como se muestra en la figura. La compuerta se encuentra conectada tambin a una superficie de contacto metlico, pero permanece aislada del canal-n por medio de una capa muy delgada de dixido de silicio (Si0 2). El SiO, es un tipo particular
(Drenaje) D Canal-n
Substrato Substrato
,P
S
(Fuente)
Regiones dopadas-n
Figura 5.23
MOSFET de tipo decrementa! de canal-n.
232
de aislante conocido como dielctrico que ocasiona campos elctricos opuestos (como se indica por el prefijo di) dentro del dielctrico cuando se expone a un campo externamente aplicado. El hecho de que la capa SiO::! es una capa aislante revela el siguiente hecho:
No existe conexin elctrica directa entre la terminal de la compuerta y el canal de un MOSFET.

Adicionalmente:
Se debe a la capa aislante de SiOl del MOSFET explica la alta impedancia, muy deseable, de entrada del dispositivo.
De hecho. la resistencia de entrada de un MOSFET es a menudo igual a la del JFET nonnal, aun cuando la impedancia de entrada de la mayora de Jos JFET es lo suficientemente alta para la mayora de las aplicaciones. La muy alta impedancia de entrada contina soportando totalmente el hecho de que la corriente de la entrada (le) es en esencia de cero amperes para las configuraciones de polarizacin de dc. El motivo de la etiqueta FET de metal-xido-semiconductor es ahora mucho ms obvia: metal por las conexiones del drenaje, fuente y compuerta a las superficies adecuadas en particular.la tenninal de la compuerta y el control que ofrece el rea de la superficie de contacto~el xido por la capa aislante de dixido de silicio y el semiconductor por la estructura bsica sobre la cual las regiones de tpo n y p se difunden. La capa aislante entre la compuerta y el canal ha dado por resultado otro nombre para el dispositivo: FET de compuerta aislada o IGFET (por las siglas en ingls de, lnsulated Gate), aunque este nombre es cada vez menos utilizado en la literatura actual.
Operacin bsica y caractersticas

En la figura 5.24 el voltaje compuerta-fuente se hace cero volts mediante la conexin directa de una tenninal a la otra, y se aplica un voltaje Vos a travs de las terminales del drenaje y fuente. El resultado es una atraccin. por el potencial positivo del drenaje, para los electrones libres del canal-no y una corriente similar a aquella establecida a travs del canal del JFET. De hecho. la corriente resultante con Ves =:: O V se le sigue denominando Ioss' como se muestra en la figura 5.25.
..
-----
ss
Figura 5.24 MOSFET de tipo decremental de canal-n con VG.'l '" OV Y un voltaje aplicado Vnn.
5.7 MOSFET de tipo decrementa!
233
-----.,.---agotamIento Modo incremental

-----I ms
~_------- Ves = O \'
_ - - - - - - - - - - Ve.;, = -1 \"
_ - - - - - - - - - - - Ves =-2-V
I'-_____________ \/c;s= V,.. =-3 V

-4V
T
VD.'
-6 -5 --4 -3 -1
Vp Vp
\1
0.3 V p
-5 V
Ves =Vp =-6V
Figura 5.25 Caractersticas de drenaje y de transferencia para un MOSFET de tipo decrementa! de canal-n.
En la figura 5.26, VGS tiene un voltaje negativo tal como -1 V. El potencial negativo en la entrada tender a presionar a los electrones hacia el substrato de tipo p (cargas similares se repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en la figura 5.26. Dependiendo de la magnitud de la polarizacin negativa que aplica V cs' suceder un nivel de recombinacin entre los electrones y los huecos que reducir el nmero de electrones libres disponibles para la conduccin en el canal-n. Mientras ms negativa sea la polarizacin, ms alta ser la tasa de recombinacin. El nivel resultante de corriente de drenaje es, por tanto, reducida con la polarizacin negativa creciente de VGS como se muestra en la figura 5.25 para VGS = -1 V, -2 V, Y as sucesivamente, hasta el nivel de estrechamiento de -6 V. Los niveles resultantes de corriente de drenaje y la grfica de la curva de transferencia se conduce exactamente igual a la descrita para el JFET.
Capa de
SiO~
Canal-n
Proceso de recombinaci6n
G~---i
Substrato de material-p
+)
Contacto metlico
Huecos atrados a! potencia! negativo en la compuerta
+
Electrones repelidos por el potencial negativo en la compuerta
FIgUra 5_26 Reduccin de portadores libres en el canal debido a un potencial negativo en la terminal de la compuerta.
Para los valores positivos de VGS la entrada positiva atraer electrones adicionales (portadores libres) desde el substrato de tipo p debido a la corriente de fuga inversa, y crear nuevos portadores mediante la colisin resultante entre las partculas en aceleracin. Mientras el voltaje compuerta-fuente sigue aumentando en la direccin positiva, la figura 5.25 indica que la corriente de drenaje se incrementar de manera acelerada debido a las razones listadas arriba.
234
Captulo 5
El espaciamiento vertical entre las curvas de Ves O V Y Ves + 1 V de la figura 5.25 es una clara indicacin de cunto ha aumentado la corriente por el cambio en 1 volt en Ves' Debido al rpido incremento, el usuario debe estar alerta del valor mximo de corriente de drenaje porque puede excederse con un voltaje positivo en la entrada. Esto es, para el dispositivo de la figura 5.25, la aplicacin de un voltaje VGS ~ +4 V podra dar por resultado una corriente de drenaje de 22.2 mA, la cual posiblemente podra exceder el valor mximo (corriente o potencia) para el dispositivo. Como se dijo antes, la aplicacin de un voltaje positivo de la compuerta a la fuente ha "incrementado" el nivel de portadores libres en el canal comparado con aquel encontrado con Ves = O V. Por esta razn la regin de voltajes positivos de la entrada sobre el drenaje o las caractersticas de transferencia es a menudo conocida como la regin incremental, con la regin entre el nivel de corte y de saturacin de 1DSS denominada como la regin de agotamiento. Es particularmente interesante y til que la ecuacin de Shockley siga aplicndose para las caractersticas del MOSFET de tipo decremental tanto en la regin de agotamiento como en la incremental. Para ambas regiones simplemente es necesario que se incluya el signo adecuado de Ves en la ecuacin. y que el signo sea seguido con cuidado en las operaciones matemticas.
Trace las caractersticas de transferencia para un MOSFET de tipo decremental de canal-n con IDss ~ !O mAy Vp = -4 V.
EJEMPLO 53
Solucin
En VGS
VGS
= OV. ID = = V =-4 V.
p
IDSS ID
= lOmA
~
OmA
VGS =
Vp
~
-4V
2
IDSS
2
VGS
= -2 V,
~
ID =
IDSS
~
lOmA
4
= -1.2 V
= 2.5 mA
17 16
yen ID =
O.3Vp
= 0.3(-4 V)
15
14
todas las cuales aparecen en la figura 5.27. Antes de graficar la regin positiva de V Gs ' se debe tener en cuenta que ID aumenta con mucha rapidez con los valores mayores de V cs' En otras palabras, se tiene que ser conservador con la seleccin de los valores que deben sustituirse en la ecuacin de Shockley. En este caso se intentar + 1 V de la siguiente manera:
(, +IV\' ~ !O mA~ - -4 V) = 10 mA(l + 0.25)'

'" 15.63 mA
,
~
!O mA(1.5625)
4
3
2
I DSS :
1 1 1 1
IDSS :
la cual es lo suficientemente alta como para terminar la grfica.
-1 4 1 1 1
MOSFET de tipo decremental de canal-p

La construccin de un MOSFET de tipo decremental de canal-p es exactamente el inverso del que aparece en la fIgura 5.23. Esto es. ahora existe un substrato de tipo n y un canal de tipo p, como lo muestra la figura 5.28a. Las teITfnales permanecen como se encuentran identificadas, pero todas las polaridades de los voltajes y las direcciones de las comentes estn invertidas, como 10 ilustra la misma figura. Las caractersticas de drenaje podrian aparecer iguales que en la figura 5.25, pero
-3
-2
-1
v,
11:
2
LO.3V,
+1
Yc;s
figura 5.27 Caractersticas de transferencia para un MOSFET de tipo decremental de canaJ~n con
~)SS:. 10 mAy V p =
-4 V.
5,7 MOSfET de tipo decrementa!
235
ID
(mA)
D(mA)
9
D
8
7
6
____-----------~S=-l V
~----------.,--- Ves;::: O V
5
4
G 0--_1,
ss
'f~--------------_VGS = +3 V
Ves = Vp = +6 y
(e)
. . .----------------ves
__------------------ves =+\ V
= +2 V
V es =+4 V
V es =+5 V
-1 O
-6
3 4 5 6 Vp
(b)
Ves
(,)
Figura 5.28 MOSFET de tipo decreme,ntal de canal-p con IDSS := 6 roA Y Vp = +6 v.
con valores negativos de VDS' ID positiva como se indica (debido a que la direccin definida ahora est invertida) y V GS con las polaridades opuestas como se muestra en la figura 5.28c. La inversin en Ves traer como resultado una imagen de espejo (con respecto al eje ID) para las caractersticas de transferencia como lo muestra la figura 5.28b. En otras palabras, la corriente de drenaje aumenta desde el corte en VGS Vp en la regin positiva de Ves a 1DSS' y despus c~mt.ina su crecimiento para valores negativos mayores de V GS. La ecuacin de Shockley todava se aplica. pero necesita slo colocar el signo correcto tanto para V GS como para V p en la ecuacin.
Smbolos, hojas de especificaciones y construccin del encapsulado

Los smbolos grficos para un MOSFET de tipo decremental de canal-n y p se proporcionan ~n la figura 5.29. Obsrvese cmo los smbolos seleccionados intentan reflejar la construccin real del dispositivo. La falta de una conexin directa (debido al aislamiento de la entrada) entre la compuerta y el canal est representado por un espacio entre la compuerta y las otras tenninales del smbolo. La lnea vertical que representa el canal est conectada entre el drenaje y la fuente y est "soportada" por el substrato. Para cada tipo de canal se ofrecen dos smbolos para reflejar el hecho de que en algunos casos el substrato se encuentra disponible en forma externa; mientras que en otros no 10 est. Para la mayora de los anlisis que siguen en el captulo 6, el substrato y la fuente estarn conectados y se utilizarn los smbolos inferiores.
canal-n
canal-p
(a)
(b)
Figura 5.29 Smbolos grficos para a) MOSFET de tipo decremental de canal-n, y b) MOSFET de tipo decremental de canal-p.
236
El dispositivo de la figura 5.30 tiene tres tenninales identificadas en la misma figura. La hoja de especificaciones para un MOSFET de tipo decremental es similar a la hoja de un JFET. Los niveles de Vpe 1DSS se dan junto con una lista de los valores mximos y de las caracters2N3797
ENCAPSCLADO 22-03, ESTILO 2
TO-18 (TO-206AA)
VALORES NOMISALES MXIMOS

Clasificacin
Voltaje drenajefuente 2N3797 Vahaje comput'rta-fucme Corriente del drenaje Disipacin total del dispositivo @ TA = 25 "C Prdida de disipacin arriba de 25 oc Rango de temperatura de la unin
V GS
Smbolo Vos
Valor
t;nidad
Vd,
20
JO
Vdc
/t~~."
2 I
1,
20
200 1.14
mAdc
mW mWOC
,,"'"OC
P,
T;
T,t~
MOSFET DE AUDIO DE BAJA POTENCIA- - - - -
I ! I
+175
-6S a +200
oC oC
Rango de almacenamiento de temperatura dd Lanal
CANAL-~-AGOTAM~
I I
CARACTERSTICAS ELCTRICAS (T.. = 25 uc a meno~ que se especifique lo contrario)

Caracterstica
Mximo
Unidad
CARACTERSTICAS "APAGADO"
Voltaje de ruptura drenaje-fuente (Vos = -7.0 V. ID = 5.0 .lA) Corriente inversa de la compuerta (1 J (VGs=-lOV,Vos=O) (VGs-=~lOV,Vos=O.TA -= 150C) Voltaje de corte compuerta fuente (ID=2.0.uA,Vos= 10V) Voltaje inverso drenaje compuerta (1) (.... OG= 11,) .... ,ls-=.'0;. 2N3797 100O V{BRIOSX 2i'\3797 lGSS Vcc
20
25
pAdc
V GS(,pog1<!o)
-5.0
1.0 200 Vd,

-7.0 1.0 pAdc
I
Ioss 2N3797
CARACTERSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la entrada (Vos'" 10 V'V os ""0) Corriente de drenaje en el estado encendido
mAdc
2.0
ID(cllCendido)
2.9
6.0
mAdc
I
I
(VDS = 10 V, Ves = +35 V) 2N3797
9.0
14
18
- SliNAL CARACTERSTICAS EN PEQUENA

Admitancia de transferencia directa (VDS = 10 V. V GS == O, f = 1.0 kH,Z) 2N3797 (VDS = 10 V. VOS == 0, f = 1.0 kHz) 2N3797 Admilancia de salida (Los = 10 V, Ves = O, f = 1.0 MH,Z)
2~3797
1",1
1500 1500 2300 3000
-
jlmhos
27
1Y" 1
C", 2N3797 60
,umhos
Capacitancia de entrada (\'os = 10v. \los =0, t == 1.0MH,Z) Capacitancia de transferencia inversa (VDS = 10 V. VGS => O. f = 1,0 MH,Z)
pF
C",
6.0
8.0 0.8
0.5
pF
CARACTERISTICAS FUNCIONALES
Datos 'del ruido

(Vos = 10 V. Vos
dB
=0, f = 1.0 kHz. Rs = 3 megohms)
(1) Es[e valor en I~ corriente incluye tallto Ja COlTiente de fuga del FET como la corriente de fuga a,ociada con el contacto de prueba y sus conexiones cuando se mide bajo la, mejores condIcione, alcanzildas.
Figura 5.30 MOSFET de tipo decrementa! de canal-n 2N3797 de Motorola.
5.7 MOSFET de tipo decrementaI
237
ticas normales de "encendido" y "apagado". Adems, ya que l D se puede extender ms all del nivel de 1DSS' normalmente se proporciona otro punto que refleja un valor tpico de ID para algn voltaje positivo (para un dispositivo de canal-n). Para la unidad de la figura 5.30, l D est especificado como I D(oo",d(do) = 9 mA dc con VDS = 10 V Y VGS = 3.5 V.
5.8
MOSFET DE TIPO INCREMENTAL
Aunque existen muchas similitudes en la construccin y modo de operacin entre los MOSFET de tipo decrementa} y de tipo incremental, las caractersticas del MOSFET de tipo incremental son bastante diferentes de cualquier otro que hasta ahora obtuvimos. La curva de transferencia no est definida por la ecuacin de Shockley, y la corriente de drenaje ahora est en corte hasta que el voltaje compuerta-fuente alcance Una magnitud especfica. Entonces, el control de corriente en un dispositivo de canal-n ahora resulta afectado por un voltaje compuerta-fuente positivo en lugar del rango de voltajes negativos encontrados para los JFET de canal-n y los MOSFET de tipo decremental de canal-no
Construccin bsica
La construccin bsica del MOSFET de tipo incremental de canal-n se ofrece en la figura 5.31. Una placa de material tipo p se fonna a partir de una base de silicio y una vez ms se le Conoce como substrato. De la misma forma que con el MOSFET de tipo decremental, el substrato algunas veces se conecta a la tenninal de la fuente, mientras que en otros casos hay disponible una cuarta tenninal para el control externo de su nivel de potencial. Las terminales de la fuente y drenaje se conectan una vez ms por medio de contactos metlicos a regiones dopadas n, pero se observa en la figura 5.31 la ausencia de un canal entre las dos regiones dopadas n. Esta es la diferencia primaria entre la construccin de los MOSFET de tipo decremental y los de tipo incremental: la ausencia de un canal como un componente construido del dispositivo. La capa de SiO, an est presente para aislar la plataforma metlica de la compuerta de la regin entre el drenaje y la fuente, pero ahora est simplemente separada de una seccin de material de tipo p. Por tanto, la construccin de Un MOSFET de tipo incremental es bastante similar a la de un MOSFET de tipo decremental, excepto por la ausencia de un canal entre las terminales del drenaje y la fuente.
Regin dopada-n Sin canal
Contactos metlicos Substrato
SS
Regin dopada-n
Fgura 5.31
MOSFET de tipo incremental de canal-no
238
Operacin bsica y caractersticas

Si Ves se hace O V Y se aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura 5.31, la ausencia de un canal-n (con su generoso nmero de portadores libres) dar por resultado una corriente de cero amperes efectivos, una diferencia grande con el MOSFET y JFET de tipo decremental donde ID = IDss' No es suficiente tener acumulados una gran cantidad de portadores (electrones) en el drenaje y la fuente (debido a las regiones dopadas n) si no existe una trayectoria entre las dos. Si VDS es cierto voltaje positivo, Ves es O V, Y la tenninaJ SS se conecta directamente a la fuente, existen de hecho dos uniones p-n con polarizacin inversa entre las regiones dopadas n y el substrato p para oponer cualquier flujo significativo entre el drenaje y la fuente. En la figura 5.32 tanto VDS como Ves estn en algn voltaje positivo mayor de cero volts, estableciendo al drenaje y la compuerta a un potencial positivo respecto a la fuente. El potencial positivo en la compuerta presionar los huecos (porque las cargas iguales se repelen) del substrato p a lo largo del filo de la capa de Sial con objeto de dejar esa rea y entrar a regiones ms profundas del substrato p. como se muestra en la figura. El resultado es una regin de agotarrriento cerca de la capa aislante de SiO z sin huecos. Sin embargo, los electrones en el substrato p (los portadores minoritarios del material) sern atrados a la entrada positiva y se acumularn en la regin cercana a la superficie de la capa de Si0 2 . La capa de Si0 2 y sus cualidades aislantes evita que los portadores negativos sean absorbidos en la teOllinal de la compuerta. Mientras Ves aumente en magnitud. la concentracin de electrones cerca de la superficie de Si0 2 se incrementar hasta que una regin inducida de tipo n pueda eventualmente soportar un flujo mesurable entre el drenaje y la fuente. El nivel de Ves que resulta en un incremento significativo de la corriente de drenaje se le llama voltaje de umbral, y se le da el smbolo de VT (parla sigla en ingls de, Threshold). En las hojas de especificaciones se le conoce como VGS(Th)' aunque VT es ms corto y ser utilizado en el siguiente anlisis. Debido a que el canal no existe con Ves::: O V y.se fanna al "incrementar" la conduct.vidad mediante la aplicacin de un voltaje compuerta-fuente, este tipo de MOSFET se le llama MOSFET de tipo incremental, Tanto los MOSFET de tipo decrementa! como incremental tienen regiones de tipo incremental, pero el nombre se aplic al ltimo debido a que ese es su nico modo" de operacin.
Electrones atrados por la compuerta positiva (canaln inducido) Regin agotada de portadores de tipo p (huecos)
ss
Capa aislante
HueCOS repelidos por la entrada positiva
Figura 5.32 Formacin del canal en el MOSFET de tipo incremental de canal-no
5.8 MOSFET de tipo incremental
239
Cuando VGS se incrementa ms all del nivel de umbral, la densidad de los portadores libre en el canal inducido se incrementan, dando por resultado un nivel mayor de corriente de drenaje. Sin embargo, si se mantiene Ves constante y slo se aumenta el nivel de VDS' la corriente de drenaje eventualmente alcanzar un nivel de saturacin as corno ocurri al JFET y al MOSFET de tipo decrementa\. La saturacin de ID se debe a un proceso de estrechamiento descrito por un canal ms angosto al final del drenaje del canal inducido. como se muestra en la figura 5.33. Al aplicar la ley de voltaje de Kirchhoff a los voltajes de las terminales del MOSFET de la figura 5.33, se encuentra que
(5.11)
Estrechamiento (principio)
Reg.in de ag.otamiento
Substrato tipop
Figura 5.33
Cambio en la regin de agotamiento y el canal con aumento en el nivel de Vos para un valor fijo
de VGS -
Si V GS se mantiene fijo en un valor tal como 8 Y Y VDS se aumenta de 2 Y a 5 y, el voltaje [debido a la ecuacin (5.111] caer de -6 Y a -3 Y Y la entrada ser cada vez menos positiva respecto al drenaje. Esta reduccin en el voltaje de la compuerta al drenaje reducir a su vez la fuerza de atraccin para los portadores libres (electrones) en esta regin del canal inducido, causando una reduccin en el ancho efectivo del canal. Eventualmente, el canal se reducir al punto del estrechamiento y se establecer una condicin de saturacin como se describi antes para el JFET y el MOSFET de tipo decremental. En otras palabras, cualquier crecilIento posterior en VDS y en el valor fijo de V GS no afectar el nivel de saturacin de ID hasta que se encuentren las condiciones de ruptura. Las caractersticas de drenaje de la figura 5.34 revelan que para el dispositivo de la figura 5.33 con VGS = 8 y, la saturacin ocurri en un nivel de VDS ~ 6 Y. De hecho, el nivel de saturacin para VDS est relacionado con el nivel de VGS aplicado por
V DG
(5.12)
Por tanto. es obvio que para un valor fijo de VT' mientras mayor sea el nivel de V cs' mayor ser el nivel de saturacin para Vos' como se muestra en la figura 5.33 por la localizacin de los niveles de saturacin.
240
ID (mA)
II
10
9 8
7f6
5 4
3
~__---------------------------- Vos=+6V
j.. ___________________________
VGS:: +5 V
5 V,
6V
10 V
15 V
~ov
25V~
Figura 5.34 Caractersticas del drenaje de un MOSFET de tipo incremental decanal~n con V ", 2 Vyk" 0.278 x 10-3 AjV2. T
Como se indic para las caractersticas de la figura 5.33, el nivel de V T es de 2 Y, por el hecho de que la corriente de drenaje ha cado a O mA. Por tanto:
Para los valores de V GS menores que el nivel de umbral, la corriente de drenaje de un MOSFET de tipo incremental es de O mA.
La figura 5.34 indica que cuando el nivel de VGS se incrementa de VT a 8 Y, el nivel de saturacin resultante para ID tambin aumenta desde un nivel de O mA a 10 mA. Adems, es bastante notorio que el espaciamiento entre los niveles de VGS aumentaron cuando subi la magnitud de Vcs' dando por resultado aumentos siempre crecientes en la corriente del drenaje. Para los niveles de VGs > Vr la corriente de drenaje est relacionada al voltaje compuertafuente aplicado mediante la siguiente relacin no lineal: (5.13) Una vez ms, es el trmino cuadrtico que resulta de la relacin no lineal (curva) entre ID y VGs ' El trmino k es una constante que, a su vez, es una funcin de la fabricacin del dispositivo. El valor de k se puede calcular a partir de la siguiente ecuacin [derivada de la ecuacin (5.13)] donde ID(encendido) y Ves(f':nccn(itr:U) son los valores de cada uno en un punto en particular sobre las caractersticas del dispositivo.
k = ____~ID~(~'"~C~en~d~id~O~)____
(VGS(encendido)
Sustituyendo 1D(encendido) de la figura 5.34 da
=:
(5.14)
VT)2
10 mA donde VGS(encendido)
=8 V a partir de las caractersticas
k = ----=--=
(8 Y - 2 Y)'
(6 Y)2
lOmA
10 mA
10 mA
36 y,
= 0.278
1()-3 AN2
y una ecuacin general para ID para las caractersticas de la figura 5.34 da por resultado:
241
Sustituyendo VGS = 4
V,
se encuentra que
X
ID = 0.278 x 10-3 (4 V - 2 V)' = 0.278
10- 3(2)2
= 0.278
x 10- 3 (4)
= 1.B mA
como se verifica en la figura 5.34. En Ves == VTel trmino al cuadrado es O e ID == O mA. Para el anlisis en de del MOSFET de tipo incremental que aparece en el captulo 6, las caractersticas de transferencia otra vez sern las que se utilizarn en la solucin grfica. En la figura 5.35 el drenaje y las caractersticas de drenaje y de transferencia se han colocado lado a lado para describir el proceso de transferencia tanto de una como de la otra. En esencia, procede igual que en el ejemplo que antes presentamos para el JFET y el MOFET de tipo decrementa\. Sin embargo, en este caso se debe recordar que la corriente de drenaje es de O mA para Ves ~ VT" En este momento una corriente que se puede medir ser el resultado para ID Y crecer como se defini en la ecuacin (5.13). Obsrvese que al definir los puntos de la caracterstica de transferencia a partir de las caractersticas de drenaje. slo se utilizan los niveles de saturacin, limitando de tal modo la regin de operacin a niveles de VDS mayores que los niveles de saturacin como se defini en la ecuacin (5.12).
1[)(mA)
ID (mA)
'10
9
10
9
8
7
--------7
6
5
4
3
2
5
4
5
10
\les=+7V
---- _._--_._-
3
2
Ves =+4V
--------
Ves = +3 V
15
2
VT
VG;
20
25\
v es =VT =2V
vC,\,
Figura 5.35
Trazo de las caracterfsticas de transferencia de un MOSFET de tipo incremental de canal-n a partir de las caractersticas de drenaje.
La curva de transferencia de la figura 5.35 es bastante diferente de aquellas otras obtenidas. Ahora, el dispositivo de canal-n (inducido) est totalmente en la regin de VGS positiva y no aumenta hasta que Ves = VT' Surge entonces la pregunta sobre cmo graficar las caractersticas de transferencia dados los niveles de k y de Vp as como se incluye abajo para un MOSFET en particular:
Primero se dibuja una lnea horzontal en ID = O mA desde V GS = O mA a V GS = 4 V como se muestra en la figura 5.36a. Luego, se elige un nivel de VGS mayor que VT' tal como 5 V, Y se sustituye en la ecuacin (5.13) para detenninar el nivel resultante de ID de la siguiente manera: 4 V)2 = 0.5 x 10-3(5 V = O.5mA
4 V)' = 0.5 X 10-3(1)2
242
8 7 6 5
4
8 7 6 5
4
4
\/T
(a)
Ve;
5
(b)
Ves
V,
l{)=(mAl
7
6
3
4
"
2
O
4 V,
5
(e)
Ves
I-igura 5.36 Grfica de las caractersticas de transferencia de un MOSFET de tipo incremental de canal-n con k = 0.5 X 10-3 AjV2 Y VT = 4 V.
y se obtiene un punto en el plano, como se muestra en la figura 5 .36b. Por ltimo se eligen niveles adicionales de V GS y se obtienen los niveles resultantes de ID' En particular, para Ves 6 V, 7 V Y 8 Vel nivel de ID es 2 mA, 4.5 mA y 8 mA respectivamente, como se
muestra en el diagrama resultante de la figura 5.36 c.
MOSFET de tipo incremental de canal-p

La constnlccin de un MOSFET de tipo incremental de canal-p es exacto al inverso que aparece en la figura 5.31, como se muestra en la figura 5.37a. Esto es, ahora existe un substrato de tipo n y regiones dopadas-p bajo las conexiones del drenaje y de la fuente. Las terminales permanecen tal como se indicaron, pero estn invertidas todas las polarizaciones del voltaje y las direcciones de corriente. Las caractersticas del drenaje aparecern igual que en la figura 537c, con niveles de corriente crecientes que resultan del incremento negativo de los valores de VGs . Las caractersticas de transferencia sern una imagen de espejo (respecto al eje ID) de la curva de transferencia de la figura 5.35, pero con ID creciendo con los valores cada vez ms negativos de V GS despus de Vp como se muestra en la figura 5.37b. Pueden aplicarse igual que las ecuaciones (5.11) a la (5.14) a los dispositivos de canal-p.
5,8 MOSFET de tipo incremental
243
lD= (mA)
I{)=(mA)
8
7
8
7
6
5
4
6
5
4
___- - - - - - - - - - Ves = -5 V
-o SS
-5
-4
+
D
(a)
-3
-2 -1 VT
(b)
O Vas
(e)
Figura 5.37 MOSFET de tipo incremental de canal-p con VT : 2 Vy k = 0.5 x 10--3 AjV2.
Smbolos, hojas de especificaciones y construccin del encapsulado

En la figura 5.38 se proporcionan los smbolos grficos para los MOSFET de tipo increl _,tal para el canal-n y p. Una vez ms podemos ver la manera en que los smbolos intentan reflejar la construccin real del dispositivo. Se eligi la lnea punteada entre el drenaje y la fuente para reflejar el hecho de que no existe un canal entre los dos bajo condiciones de no polarizacin. De hecho, esta es la nica diferencia entre los smbolos para los MOSFET de tipo decremental y de tipo incremental.
canal-n
canal-p
G~1
JD
ss
G~9s
JD
s
(,)
G~1
JD
G~9s
(b)
JD
s
Figura 5.38 Smbolos para a) MOSFET de tipo incremental
de canal-n, y b) MOSFET de tipo incremental de canal-p.
En la figura 5.39 se proporciona la hoja de especificaciones para un MOSFET de tipo incremental de canal-n de Motorola_ Se proporcionan la construccin del encapsulado y la identificacin de las tenninales junto a los valores nominales mximos, los cuales incluyen ahora una corriente de drenaje mxima de 30 mA de. La hoja de especificaciones ofrece el nivel de 1DSS bajo condiciones de "apagado", el cual es ahora de slo 10 nA dc (cuando VDS = 10 V Y VGS = OV) comparado con el rango de miliamperes para el JFETy el MOSFET de tipo
244
2N4351
VALORES ~OMINALES MXIMOS
Clasificacin Voltaje
drenaje-fu~nte
EI\CAPSULADO 20-03. ESTILO 2 TO-72 (TO-206A:;')

Smbolo Vos V DG V(;, ID PD Valor
25
t:nidad Vdc
Voltaje drenaje-compuerta Voltaje compuerta-fuentc' Corriente del drenaje Disipacin total del dispositivo @ T,\ = 25 OC Prdida de disipacin arriba de 25 'C Rango dc temperatura de la unin Rango de temperatura de almacenamiento
30
30 30
Vd, Vd, mAdc

,m\\' mW/oC
oC oC
300 1.7
175
-65a+175
T,
CONMUTACIN DEL MOSFET

CANALN- INCREMENTAL
T'l~
CARACTERSTICAS ELCTRICAS (T A = 25 oC a menos que se especifique lo contrario) Caracterstica CARACTERSTICAS "APAGADO" Voltaje de ruptura drenaje-fuente
(ID = 10 IlA. Ves == Ol
Smbolo
I Mnimo
25
:\11ximo
Unidad
VBRlDSX loss
Vdc
Corriente de drenaje con voltaje de cero en la compuerta (VDS = ro v. VGS == O) T .. = 25C T",= 150C Corriente inversa de la compuerta (V Gs = 15Vdc.V DS =0) CARACTERISTICAS "ENCENDIDO" Voltaje de umbral de la compuerta (Vos = 10 V. ID = 1O,uA) Voltaje en encendido drenaje-compuerta (ID = 2.0 mA. VGS = IOV) Corriente de drenaje en encendido (V Gs = lOV,V DS = 10 V)
" CARACTERISTICAS EN PEQUENA SENAL
10 10
:t 10
nAdc IlAdc pAdc
less
VeS(Thl
V OS(cnccnd,J",
1.0
Vdc
V
mAd,
3.0
1.0
ID(clICcnd,d,'1
,
Admitancia de transferencia directa (Vos = 10 V.l o = 2.0 mA, f == 1.0 kHz) Capacitancia de entrada (Vos = 10 V. VGS =0, f= 140 kHz) Capacitancia de transferencia inversa (VDs=O.VGs=O.f= 140kHz) Capacitancia drenaje-substrato
(V DISl;BI = 10 V. f = 140 kHz)
k'
C
1000
,umho
5.0
'"
pF pF pF
ohm~
C,,,
Cdl,ubl
1.3
5.0
300
Resistencia drenaje-fuente
(V GS '" 10V'!o=0.f", 1.OkHz)
fd,ccnnddo'
CARACTERSTICAS DE CONMUTACIN Retardo de encendido (figura 5) Tiempo de subida (figura 6) Retardo de apagado (figura 7) Tiempo de bajada (figura 8)
1"
45
6S
60
I n = 2.0 mAdc. VDS = 10 Vdc.

(V Gs = lOVdc)
"
I
1,
ns ns
t d:,
1,
(Ver figura 9: veces que se detennin el circuito)
100
"'
Figura 5.39 MOSFET de tipo incremental de canal-n 2N4351 de Motorola.
decremental. El voltaje de umbral est especificado ~omo V GS{Th) y tiene un rango de 1 a 5 V de, dependiendo de la unidad que se utlice. En lugar de proporcionar un rango de k en la ecuacin (5.13), se especifica un nivel normal de 1D(encendido) (3 mA en este caso) en un nivel de VGS1"OOndidO) en particular (lO V para el nivel especificado de lo), En otras palabras, cuando Ves = 10 V. ID 3 mA. Los niveles que se dieron de VGS(Th), 1D(encendido)' y VeS(enccndido) permiten determinar k a partir de la ecuacin (5.14) y escribir la ecuacin general para las caractersticas de transferencia. En la seccin 5,9 se revisan los requerimientos de manejo de los MOSFET.
5.8
MOSFET de tipo incremental
245
EJEMPLO 5.4
Determine a partir de los datos proporcionados en la hoja de especificaciones de la figura 5.39 un voltaje promedio de umbral de VGS(Th) = 3 V: a) El valor de k que resulte para el MOSFET. b) Las caractersticas de transferencia. Solucin a) La ecuacin (5.14):
k = ______I~D~(,~"~,,~"d~id~O~)______
(VGS(encendido) -
3mA = -----= (JO Y - 3 Y)'
= - - - AN2 (7 y)2 49
3X
1{}"
= 0.061 x 10-3
b) La ecuacin (5.13):
lo = k(Ves - Vr )2
AJV2
= 0.061 X 10-3(Ves - 3 Y)'
Para Ves = 5 Y,
ID
= 0.061 x 10-3(5 Y - 3 Y)' = 0.061 X 10-3(2)2
= 0.061 x 10-3(4) = 0.244 mA

Para Ves = 8 Y, 10 Y, 12 Y Y 14 Y,ID ser de 1.525 mA, 3 mA (como se defini), 4.94 mA y 7.38 mA, respectivamente. En la figura 5.40 estn trazadas las caractersticas de transferencia.
D(mA)
7
6
5
4
3
2
10 11
12
13 J4 15
Ves
Figura 5.40 Solucin al ejemplo 5.4.
5.9
MANEJO DEL MOSFET
La delgada capa de SiO, que se encuentra situada entre la compuerta y el canal de los MOSFET tiene el efecto positivo de ofrecer una caracterstica de alta impedancia de entrada para el dispositivo, pero por esta capa extremadamente delgada se deben tener precauciones para su manejo, que no eran necesarias en los transistores BJT o JFET. A menudo existe suficiente acumulacin de carga esttica (la cual se capta de los alrededores) que establece una diferencia de potencial a travs de la delgada capa, de tal forma que puede romper la capa y establecer la
246
conduccin a travs de ella. Por tanto, es muy importante que se deje el papel de embarque (o anillo) de corto circuito (o conduccin) porque interconecta las terminales hasta que el dispositivo se va a insertar en el sistema. El anillo para corto circuito evita la posibilidad de aplicar un potencial a travs de dos terminales cualquiera de) dispositivo. Con el anillo la diferencia de potencial se mantiene en O V entre dos terminales cualquiera. Por lo menos, siempre se debe hacer tierra para permitir la descarga de la esttica acumulada antes de manejar el dispositivo, y siempre levantar el transistor por el encapsulado. A menudo existen ciertos transitorios (cambios bruscos en el voltaje o la corriente) en una red cuando los elementos son retirados o insertados cuando se encuentra encendido. Los niveles de transitorios con frecuencia pueden ser mayores de los que puede soportar el dispositivo; por tanto, siempre se debe mantener apagado el sistema cuando se haga cualquier cambio en la red. Normalmente se proporciona el voltaje compuerta-fuente mximo en la lista de valores nominales mximos del dispositivo. Un mtodo para asegurar que no se exceda este voltaje (debido quiz a efectos transitorios) para cualquier polarizacin es mediante la introduccin de dos diodos Zener, como se muestra en la figura 5.41. Los diodos Zener estn situados uno junto al otro para asegurar proteccin para cualquier polarizacin. Si ambos diodos Zener son
de 30 V Y aparece un transitorio positivo de 40 V. el Zener inferior se "disparar"" a 30 V Y el
---
superior se encender con una cada de cero volts (de fonna ideal, para la regin de "encendido" positiva de un diodo semiconductor) a travs del otro diodo. El resultado es un voltaje mximo de 30 V de la compuerta a la fuente. U na desventaja que se presenta con la proteccin Zener consiste en que la resistencia de "apagado" de un diodo Zener es menor que la impedancia de entrada'que se estableci por medio de la capa de Si0 2 . El resultado es una reduccin de la resistencia de entrada, pero aun as es lo suficientemente alta para la mayora de las aplicaciones. La mayor parte de los dispositivos discretos tienen en la actualidad la proteccin Zener de tal fonna que los cuidados anteriores no resultan tan problemticos. Sin embargo, todava es
mejor manejar con cautela los dispositivos MOSFET discretos.
-1 1 1 1 1 1 1
J
S
L...
___
Figura 5.41 MOSFET protegido por un Zener,
5.10
VMOS
Una de las desventajas del MOSFET tpico consiste en los reducidos niveles de manejo de potencia (por lo general, menos de 1 W) comparado con los transistores BJT. Se puede superar
esta carencia de un dispostivo con tantas caractersticas positivas mediante un cambio en la forma de construirlo de una naturaleza planar como la que se muestra en la figura 5.23, a una con una estructura vertical como la que se seala en la figura 5.42. Todos los elementos del
MOSFET planar estn presentes en el FET vertical de metal-xido-silicio (VMOS) (por las ini-
ciales en ingls de Vertical Metal~Oxide-Silicon), la conexin de la superficie metlica a las terminales del dispositivo, la capa de Si0 2 entre la compuerta y la regin de tipo p que se encuentra entre el drenaje y la fuente con el objeto de crear el canal-n inducido (operacin en
Terminales de la fuente conectadas de forma externa
Longitud efectiva del canal n+(substrato)
n+
Canal ms ancho
D
Figura 5.42 deunVMOS.
Construccin
5.10
VMOS
247
modo incremental). El trmino vertical se debe bsicamente al hecho de que el canal se encuentra ahora formado en la direccin vertical, en vez de la direccin horizontal para el dispositivo planar. Sin embargo, el canal de la figura 5.42 tambin tiene la apariencia de un corte en V en la base del semiconductor, que se destaca como caracterstica para la memorizacin mental del nombre del dispositivo. La construccin de la figura 5.42 es muy simple en naturaleza al eliminar algunos de los niveles de transicin de dopado. pero a su vez permite una descripcin de las facetas ms importantes de su operacin. . La aplicacin de un voltaje positivo sobre el drenaje y de un voltaje negativo sobre la fuente con la compuerta en O V o en algn nivel positivo de "encendido" tpico ,como el que se muestra en la figura 5.42. dar por resultado el canal-n inducido en la regin angosta de tipo p del dispositivo. Por tanto, se define la longitud del canal mediante la altura vertical de la regin p, que puede ser mucho menor que el de un canal de construccin plano. Sobre un plano horizontal, la longitud del canal est limitada de 1 a 2 micrmetros (pm) (1 pm = 10-6 m). Se pueden controlar las capas de difusin (de la misma forma que la regin p de la figura 5.42) en pequeas fracciones de un micrmetro. Dado que las longitudes decrecientes de canal dan como resultado niveles reducidos de resistencia, el nivel de disipacin de potencia del dispositivo (potencia disipada en fonna de calor) se reducir en los niveles de operacin de corriente. Adems, el rea de contacto entre la regin n+ se incrementa mucho debido a la construccin vertical, 10 que contribuye a una reduccin mayor en el nivel de resistencia y a una rea mayor para corriente entre las capas dopadas. Tambin existen dos trayectorias de conduccin entre el drenaje y la fuente para contribuir a un mayor valor de corriente, como 10 muestra la figura 5.42. El resultado neto es un dispositivo con corrientes de drenaje que pueden alcanzar niveles de amperes con niveles de potencia que exceden los 10 W. Por lo general:
Comparados con los MOSFET planares disponibles en el mercado, los FET VMOS tienen niveles reducidos de resistencia en el canal y mayores valores nominales, de corriente y de potencia.
Adems, una caracterstica importante de la construccin vertical es:
Los FET VMOS tienen un coeficiente positivo de temperatura que atacar la posibilUlad de avalancha trmica.
Los niveles de resistencia se incrementarn si la temperatura del dispositivo aumenta debido al medio que lo rodea o a sus corrientes. causando con esto una reduccin de la corriente de drenaje en vez de un incremento, como sucede con un dispositivo convencional. Los coeficientes negativos de temperatura dan por resultado menores niveles de resistencia con Un incremento en la temperatura que aumenta los niveles de corriente y genera mayor inestabilidad de temperatura y avalancha tnnica. Otra caracterstica positiva de la configuracin VMOS es:
Los niveles reducidos de almacenamiento de carga dan por resultado tiempos de conmutacin ms rpidos en la construccin VMOS comparados con los tiempos de la construccin planar convencional.
De hecho, los dispositivos VMOS tienen tiempos de conmutacin menores de la mitad de los tiempos que se encuentran en el transistor BJT normal.
5.11
CMOS
Puede establecerse un circuito lgico muy efectivo al construir un MOSFET de canal-p y de canal-n sobre el mismo substrato, como se muestra en la figura 5.43. Se observa a la izquierda el canal-p inducido y a la derecha el canal-n inducido, para los dispositivos de canal-p y de canal-n, respectivamente. La configuracin que se conoce como un arreglo complementario de MOSFET, y se abrevia CMOS, tiene extensas aplicaciones en el diseo de lgica de computacin. La impedancia de entrada relativamente alta, las rpidas velocidades de conmutacin, y los bajos niveles de potencia de operacin de la configuracin CMOS dan por resultado una disciplina totalmente nueva que se le llama diseo lgico CMOS.
248
v,
v,
\.. "encendido" '----v MOSFET de canal-p Substrato de tpo n
'-.. _-v
,. encendido"
p
MOSFET de canal-n
Figura 5.43 CMOS con las conexiones indicadas en la figura 5.44.
Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efectivo. De l~ misma mai.1era que se present para los transistores de conmutacin, un inversor es un elemento lgico que "invierte" la seal aplicada. Esto es, si los niveles lgicos de operacin son O V (estado O) y 5 V (estado 1), un nivel de entrada de O V dar por resultado un nivel de 5 V Y viceversa. Se absenta en la figura 5.44 que ambas entradas estn conectadas a la seal de entrada y los dos drenajes a la salida VO ' La fuente del MOSFET de canal-p (Q,) est conectada directamente al voltaje aplicado Vss ' mientras que la fuente del MOSFET de canal-n (Q,) est conectada a tierra. Para los niveles lgicos definidos arriba, la aplicacin de 5 V en la entrada deben dar por resultado una salida aproximada de O V. Con 5 Ven Vi (respecto a la tierra). V GS, = Vi Y Q, est "encendido", dando por resultado una resistencia muy baja entre el drenaje y la fuente, como se muestra en la figura 5.45. Ya que Vi y Vss estn en 5 Y, Ves, = O V, lo cual es menor que el VT necesario para el dispositivo y da por resultado un estado "apagado". El nivel de resistencia resultante entre el drenaje y la fuente es muy alto para Q2' como se muestra en la figura 5 AS. Una aplicacin simple de la regla del divisor de voltaje indicar que V u se encuentra muy cerca de O V o en el estado O. estableciendo el proceso de inversin deseado. Para un voltaje aplicado Vi de O V (estado O). Ves. O V Y Q, estar apagado con Vss , -5 V. encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentar un 'pequeo nivel de resistencia y Q una gran resistencia y Vo == Vss = 5 V (el estado 1). Debido a que la corriente de drenaje que fluye en cada caso est limitada por el transistor "apagado" en el valor de fuga, la potencia que disipa el dispositivo en cada caso es muy bajo. En el captulo 17 se presentan ms comentarios sobre la aplicacin de lgica eMOS.
V GS
,_t
~
V ;s=5V
MOSFET de canal-p
Q,
oVu=OV (estado O)
Q} apagado
R]VSS
+
5V (estado 1)
V" = - - == O V (estado O) R] + R~
L-~"""1
+
Ves, -
Q] encendido
MOSFET
Q,
de cana!-n
...
Figura 5.45 Niveles relativos de resistencia para VI'" 5 V (estado 1).
Figura 5.44 Inversor CMOS.
S.l!
CMOS
249
5.12 TABLA RESUMEN

La tabla 5.2 se desarroll para presentar de manera clara las diferencias entre un dispositivo y otro debido a que las curvas de transferencia y algunas caractersticas importantes varan de un tipo de FET a otro. Entender bien todas las curvas y parmetros de la tabla ofrecer una formacin suficiente para los anlisis en de y ac que siguen en los captulos 6 y 8. Tome un momento para asegurar que se reconoce cada curva y que est clara su derivacin, y despus establezca una base de comparacin para cada dispositivo, de los niveles de los parmetros importantes deR i y ei
TABLA 5.2 Transistores de efecto de campo

Tipo
JFET
(canal-n)
ID
1DSS
-SmboloRelaciones bsicas
I
Curoa de transferencia
Resistencia y capacitancia de entrada
IG=OA,ID=ls
~:
(
MOSFET tipo decremental
(canal-n)
I Dss .
I
I I
--2
loss 4
'oss
vp
R> 100 Mil C;, (1 - 10) pF
-f--
:
vp
O
V 2 lo=IDSS 1-~ eJ
vp
V, 0.3
Ves
lo=OA.ID =ls
rD
~~:
(
MOSFET tipo incremental
(canaln)
)
f
DSS
I DSS
Vp
ID=IDSsl-Vp eJ
'
V,
/
ID
,
I I I I I I I
Ri> lOlOQ C,: (1 - 10) pF
O Ves
Ves
Ic=OA./D=Is
u
k=
9
S
JDVT
I
VGS(=ndido)
D(~~"dido)
(n?
,._--}:
-------I
R, > 10 1O .Q C,: (1 - 10) pF
ID = k(Ves - Ves
/ D(cncend,do)
:
O
V GS(Th)
V GSlcnccndldo)
Ves
(VGS(.ncendido) - VGS(Th?
250
Capitulo 5 Transistores de efecto de campo

El anlisis por computadora de un amplificador a FET en el modo dc utilizando BASIC necesita que se utilice la ecuacin caracterstica para el dispositivo que se utilizar, junto con las ecuaciones de la red con el objeto de obtener una solucin matemtica. Como se mencion para la configuracin a BJT, el anlisis proceder de la misma forma que el sistema manual. En el captulo 6, el BASIC se utiliza para investigar una de las configuraciones del amplificador JFET ms comunes.
PSpice (versin DOS)

Para PSpice se debe utilizar un formato especfico para introducir los parmetros JFET de manera adecuada. El formato para un dispositivo de canal-p o n es el siguiente:
JI
3 D G
JN nombre del modelo
nombre
El formato es muy similar al que se usa para el transistor BJT. El nombre consiste de la literal J, que es un designador para JFET, junto con el nmero l. Los nodos a los cuales se conectan las terminales estn listados en el orden en que aparecen en el ejemplo anterior. Por ltimo, se debe introducir el nombre del modelo con objeto de proporcionar una ubicacin que definir los parmetros del JFET. El siguiente es el formato para la descripcin del. modelo: .MODEL JN NJF(VTO =-4V, BETA = .SE - 3) especificaciones de parmetros
nombre del modelo
El .MODEL requerido es seguido por el nombre del modelo como se list en la instruccin anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicara un JFET de canal-p. Se puede especificar una seleccin de hasta 14 parmetros. Sin embargo, para estos propsitos ser suficiente especificar VTO y BETA. VTO es el voltaje de umbral que se especifica normalmente como Vp- BETA no es la f3 definida para los transistores BJT sino la que se determina en la siguiente ecuacin:
(5.15)
Por ejemplo, si Vp = -4 V e 1DSS = 8 mA, se generarn los valores ')ue aparecen en la instruccin anterior del modelo. Esto es. VTO =-4 Vy BETA =IDss/1 Vp l' = 8 mAl (4V)' =8 mAl 16 V' = 0.5 X 10-3 AN'. Ambas instrucciones aparecern en un anlisis de PSpice que se desarrollar en el captulo 6 en una configuracin de divisor de voltaje. Se debe empezar a reconocer la similitud de las instrucciones utilizadas para tener acceso a los parmetros a la red. Continan las similitudes para una amplia variedad de dispositivos, lo cual permite un ajuste relativamente fcil al anlisis de las redes que contienen una gran variedad de elementos.

Para la versin de PSpice para Windows, los JFET estn listados en la biblioteca eval.slb en el listado de Partes (Get New Part). Se utiliza el mismo procedimiento para colocar un JFET sobre la pantalla esquemtica que el descrito para los transistores en los captulos 3 y 4. En el captulo 6 se explicar la especificacin de VTO y de BETA para el JFET seleccionado.
251
PROBLEMAS
5.2 Construccin y caractersticas de los JFET
1. a) Dibuje la construccin bsica de un JFET de canal-p. b) Aplique la polarizacin correcta entre el drenaje y la fuente y dibuje la regin de agotamiento para VGs=OV.
2. Con 'las caractersticas de la figura 5.10, determine ID para los siguientes niveles de Ves (con VDS> V p ). a) VGs=OV. b) VGs=-IV. e) VGs =-I.SY.
d) e) f)
V GS VGS
=-1.8 V. = -4 V.
3. a) b)
e) d)
e) D g) h) i)
VGs =-6Y. Calcule VDS para Ves = O V e ID::; 6 mA utilizando las caractersticas de la figura 5.10. Con los resultados del inciso a, calcule la resistencia del JFET para la regin ID = O mA a 6 mApara Ves=Ov. Determine VDS para Ves = -1 Ve ID::; 3 mA. Con los resultados del inciso e, calcule la resistencia del JFET para la regin ID::; O rnA a 3 mApara Ves =-l V. Detennine VDS para V GS::;: -2 Velo = 1.5 mA. Usando los resultados del inciso e, calcule la resistencia del JFET para la regin JD = O mA a 1.5 mApara VGs =-2 y. Despus de definir el resultado del inciso b como T o ' precise la resistencia para VGS ;;: -1 V utilizando la ecuacin (5.1) y comprela con los resultados del inciso d. Repita el inciso g para V GS= -2 V utilizando la misma ecuacin, y compare los resultados con el inciso f. Basndose en los resultados de los incisos g y h, aparenta la ecuacin (5.1) ser una aproximacin vlida?
4. Utilizando las caractersticas de la figura 5.10: a) Precise la diferencia de comente de drenaje (para VDS> V p ) entre V GS = O V Y V GS = -1 V. b) Repita el inciso a entre V GS = -1 V Y-2 V. c) Haga otra vez el inciso a entre VGS = -2 V Y-3 V. d) Repita el inciso a entre VGS = -3 V Y -4 V. e) Existe un cambio marcado en la diferencia en los niveles de corriente cuando VGS se aumenta en fonna negativa? f) Es lineal o no lineal la relacin entre el cambio en VGS Yel cambio que resulta en ID? Explique. 5. Cules son las diferencias principales entre las caractersticas del colect;)r de un transistor BJT y las de drenaje de un transistor JFET? Compare las unidades de cada eje y la variable de control. Cmo reacciona le ante los niveles crecientes de lB contra los cambios en ID respecto a jos aumentos negativos en los valores de V GS? Cmo se comparan los espaciamientos entre los pasos de lB con los espaciamientos entre los pasos de VGS? Compare Ve ,a, con Vp al definir la regin no lineal en los niveles bajos del voltaje de salida. 6. a) Describa con sus propias palabras por qu, para un transistor JFET, l G es efectivamente igual a cero amperes. b) Por qu es tan alta la impedancia de entrada a un JFET? c) Por qu es adecuado el tnnino efecto de campo para este importante dispositivo de tres tenninales? 7. Dados 1DSS = 12 roA YIVpi = 6 V, trace una distribucin probable de las curvas caractersticas para el JFET (similar a la figura 5.10). 8. En general, comente acerca de la polarizacin de los varios voltajes y la direccin de las corrientes para un JFET de canal-n contra un JFET de canal-p.
5.3 Caractersticas de transferencia
9. Dadas las caractersticas de la figura 5.46: a) Trace las caractersticas de transferencia directamente a partir de las caractersticas de drenaje. b) Utilizando la figura 5.46 para establecer los valores de 'DSS y Vp , dibuje las caractersticas de transferencia utilizando la ecuacin de Shockley. c) Compare las caractersticas de los incisos a y b. Existen algunas diferencias importantes?
252
ID (mA)
VGS=V
I
9
8'
1/ 1
-IV
6
5
4
1/
I I
2V
f--
3
2
,
I
_1
-3V
,
4V
SV
5
10
;;6 v
VDS (V)
15
20
25
Figura 5.46 Problemas 9, 17.
10. a) Dados 1DSS = 12 mA y V p = -4 V. dibuje las caractersticas de transferencia para el transistor JFET. b) trace las caractersticas de drenaje para el dispositivo del inciso Q. 11. Dados Ioss=9 mAy Vp =-3.5 V.detennine ID cuando: a) VGs=OV b) VGs =-2V el VGs =-3.5V,
d)
VGs=-S V
12. Dados loss = 16 mA y V p =-5 V. dibuje las caractersticas de transferencia utilizando los datos de los puntos de la tabla 5 .1. Precise e1 va10r de 1D a partir de la curva. cuando VGS -= -3 V Y comprelo con el valor determinado al utilizar la ecuacin de Shockley. Repita lo anterior para Ves:;::: -1 V.
13. Un JFET de canal-p tiene parmetros del dispositivo de loss = 7.5 mA y V p = 4 V. Trace las caractersticas de transferencia.
14. Dados I DSS = 6 mAy Vp = -4.5 V: a) Calcule ID cuando Ves =-2 Vy -3.6 V. b) Determine Ves cuando ID = 3 mA y 5.5 mA.
15. Dado un punto Q en IDQ = 3 mA Y Ves = -3 V. determine loss si V p = -6 V.
5.4 Hojas de especificaciones (JFE1)
16. Defina la regin de operacin del JFET 2N5457 de la figura 5.18 utilizando el rango proporcionado de I DSS y Vp- Esto es, dibuje la curva de transferencia definida por elloss y Vp mximos y la curva de transferencia definida por ellDSS y V p mnimos. Seale despus el rea resultante entre las dos curvas. 17. Defina la regin de operacin del JFET de la figura 5.46 si Vos max
;::
25 V YP Om.i. = 120 mW.
5.5 Instrumentacin
18. Con el uso de las caractersticas de la figura 5.21, determine ID cuando Ves = --0.7 V Y VDS = 10 V. 19. Al referirse a la figura 5.21, se encuentran los valores de estrechamiento definidos por la regin VDS < IVpl =3V?
20. Determine V p para las caractersticas de la figura 5.21 utilizando loss e ID en algn valor de VGS' Esto es. slo sustituya en la ecuacin de Shockley y resuelva para Vp- Compare el resultado con el valor supuesto de -3 V de las caractersticas.
Problemas
253
21. Utilizando IDSS = 9 rnAy Vp =-3 V para las caractersticas de la figura5.21, calcule lo cuando Ves = -1 V usando la ecuacin de Shockley y comprela con el nivel que aparece en la figura 5.21. 22. a) Calcule la resistencia asociada con el JFET de la figura 5.21a para V GS = O V desde ID = O rnA hasta 4 mA. b) Repita el inciso a para Ves = -0.5 V desde lo = O mA hasta 3 mA. c) Al asignar el nombre ru al resultado del inciso a y rd al resultado del inciso b, utilice la ecuacin (5.1) para determinar r d y comprelo con el resultado del inciso b.
5.7 MOSFET de tipo decremental
23. a) Dibuje la construccin bsica de un MOSFET de tipo decremental de canal-p. b) Aplique el voltaje adecuado del drenaje a la fuente y trace el flujo de electrones para Ves = O V. 24. En qu formas es similar la construccin de un MOSFET de tipo decremental y un JFET? En qu fonnas es diferente? 25. Explique con sus propias palabras por qu la aplicacin de un voltaje positivo a la entrada de un MOSFET de tipo decremental de canal-n dar por resultado que una corriente de drenaje exceda I DSS' 26. Dado un MOSFET de tipo decremental con IDSS =6 mA Y Vp =~3 V, precise la corriente de drenaje en Ves = -1 V, OV, 1 V Y 2 V. Compare la diferencia con los niveles de corriente entre -1 y OV con la diferencia entre 1 y 2 V. En la regin positiva, se incrementa la corriente de drenaje en una proporcin significativamente mayor que para los valores negativos? Se hace la curva lo ms y ms vertical al aumentar los valores positivos de Ves? Existe una relacin lineal o no lineal entre ID Y Ves? Explquela. 27. Trace las caractersticas de transferencia y de drenaje de un MOSFET de tipo decremental de canal-n con I Dss = 12 mAy V p = -8 V para un rango de Ves = -Vp a l/es::: 1 V. 28. Dado ID:;:: 14 mAy Ves = 1 V, determine Vpsi I DSS= 9.5 mApara un MOSFET de tipo decremental. 29. Dado ID = 4 mAy Ves = -2 V, detennine 1DSS si Vp = -5 V. 30. Utilizando un valor promedio de 2.9 mA para el I DSS del MOSFET 2N3797 de la figura 5.30, precise el nivel de VGS que dar por resultado una corriente mxima de drenaje de 20 mA si V p
~-5
V.
31. Si la corriente de drenaje para el MOSFET 2N3797 de la figura 5.30 es de 8 mA, cul es el valor mximo permisible de VDS si se utiliza el valor nominal mximo de potencia?
32. a) Cul es la diferencia principal entre la construccin de un MOSFET de tipo incremental y un

b)
MOSFET de tipo decremental? Dibuje un MOSFET de tipo incremental de canal-p con la polarizacin adecuada aplicada (VDS> O V, Ves> V r ) e indique el canal, la direccin del flujo de electrones y la regin de agotamiento que resulte. e) Con sus propias palabras, describa brevemente la operacin bsica de un MOSFET de tipo incremental.
eanal-n con VT~ 3.5 Vy k ~ 0.4 X 10-3 AJV'.
33. a) Trace las caractersticas de transferencia y de drenaje de un MOSFET de tipo incremental de

b)
Repita el inciso a para la caracterstica de transferencia si se mantiene V T en 3,5 pero k se incrementa el 100% a 0.8 x 10- 3 AN2. expresin general para ID en el formato de la ecuacin (5.13). Dibuje las caractersticas de transferencia para el dispositivo del inciso a. Determine ID para el dispositivo del inciso a cuando V GS == 2 V, 5 V Y 10 V.
34. a) Dado V GS(Th) = 4 Ve lD(encendido) == 4 mA cuando Ves(encendidO) = 6 V, determine k y escriba la

b)
e)
35. Dadas las caractersticas de transferencia de la figura 5.47, determine VT y k Y escriba la ecuacin general para lo' 36. Dados k == 0.4 X 10-3 A/V 2 e ID(enCendidO) = 3 mA con Ves{enCendido) = 4 V, determine V r 37. Para el MOSFET de tipo incremental de canal-n, la corriente mxima de drenaje es de 30 mA. Determine VGS en este nivel de corriente cuando k::: 0,06 X 10-3 A/V2 Y VTes el valor mximo.
254
D(mA)
25
20
,1
O
o
10
38. Aumenta la corriente de un MOSFET de tipo incremental en la misma proporcin que un MOSFET de tipo decremental en la regin de conduccin? Revise con cuidado el fonnato general de las ecuaciones, y si sus conocimientos en matemticas abarcan el clculo diferencial, calcule dIDI dVesY compare sus magnitudes.
39. Trace las caractersticas de transferencia de un MOSFET de tipo incremental de canal-p si Vr = -5 V Y k = 0.45 X 10-3 AN2 40. Dibuje la curva de ID = 0.5 X 10-3 (\12 es) elD = 0.5 x 10- 3 (Ves -4)2 para Ves desde O a 10 V. Tiene un impacto significativo VT = 4 V sobre el nivel de ID en esta regin?
5.10 VMOS
41. a) Describa con sus propias palabras por qu el FET VMOS resiste unos valores mayores de corriente y potencia que la tcnica estndar de constrUccin. b) Por qu los FET VMOS tienen niveles reducidos de resistencia del canal? c) Por qu se desea un coeficiente positivo de temperatura?
5.n
CMOS
* 42.
a) Describa con sus propias palabras la operacin de la red de la figura 5.44 con Vi::; OV. b) Si el MOSFET "encendido" de la figura 5.44 (con Vi::; O V) tiene una corriente de drenaje de 4 mA con VDS::; 0.1 V, cul es el nivel aprox.imado de resistencia del dispositivo? Si lo::; 0.5 pA para el transistor "apagado", cul es la resistencia aproximada del dispositivo? Sugieren los niveles de resistencia que suceder el nivel deseado de voltaje de salida? 43. Investigue en su biblioteca escolar la lgica eMOS y describa el rango de operaciones y de ventajas bsicas de esta tecnologa.
"'Los asteriscos indican problemas ms difciles.
Problemas
255
CAPTULO
Polarizacin del FET
6.1
INTRODUCCIN
En el captulo 5 se estudi que para una configuracin de transistor de silicio se pueden obtener los niveles de polarizacin al utilizar las ecuaciones caractersticas VBE = 0.7 V, le = f3'B e le ::= lEo La relacin entre las variables de entrada y de salida la proporciona /3. la cual asumi una magnitud fija para el anlisis que se llev a cabo. El hecho de que beta sea una constante establece una relacin lineal entre le e lB. El duplicar el valor de lB duplicar el nivel de le y as sucesivamente. Para el transistor de efecto de campo la relacin entre las cantidades de entrada y de salida es no lineal, debido al trmino cuadrtico en la ecuacin de Shockley. Las relaciones lineales resultan en lneas rectas cuando se dibujan en una grfica de una variable en funcin de la otra, mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron para las caractersticas de transferencia de un JFET. La relacin no lineal entre ID Y VGS puede complicar el mtodo matemtico del anlisis de dc de las configuraciones a FET. Una solucin grfica limita las soluciones a una precisin de dcimas, pero resulta un mtodo ms rpido para la mayora de los amplificadores. Debido a que el sistema grfico es por lo general el ms comn, el anlisis de este captulo tendr una orientacin ms grfica en vez de tcnicas matemticas directas. Otra diferencia distintiva entre el anlisis de los transistores BIT y FET es que la variable de entrada que controla un transistor BJT es el nivel de la corriente, mientras que para el FET la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida controlada es un nivel de corriente que tambin define los niveles importantes de voltaje del circuito de salida. Las relaciones generales que pueden aplicarse al anlisis en dc de todos los amplificadores a FET son
(6.1)
e
(6.2)
La ecuacin de Shockley se aplica con objeto de relacionar las cantidades de entrada y de salida para los JFET y los MOSFET de tipo decremental:
(6.3)
256
Para los MOSFET de tipo incremental puede aplicarse la siguiente ecuacin:

(6.4)
Es particularmente importante observar que todas las ecuaciones anteriores son slo para el dispositivo.' stas no cambian con cada configuracin de red. siempre y cuando el dispositivo se encuentre en la regin activa. La red slo define el nivel de corriente y el voltaje asociado
con el punto de operacin por medio de su propio conjunto de ecuaciones. En realidad, la solucin de las redes de BJT y de FET es la solucin de ecuaciones simultneas establecidas por el dispositivo y la red. La solucin puede determinarse con el uso de un mtodo matemtico o grfico, hecho que se demostrar en las primeras redes a analizar. Como se mencion anteriormente, el mtodo grfico es el ms popular para las redes FET y es el que utilizamos en este libro. Las primeras secciones de este capitulo estn limitadas a los JFET y al sistema grfico con objeto de analizarlos. El MOSFET de tipo decremental se examinar despus con su rango aumentado de puntos de operacin seguido por el MOSFET de tipo incremental. Finalmente, se investigarn los problemas de diseo para probar los conceptos y procedimientos presentados en el captulo.
6.2 CONFlGURACIN DE POLARIZACIN FIJA

En la fIgura 6.1 aparece el arreglo de polarizacin ms simple para el JFET de canal-no Conocido como la configuracin de polarizacin fija, la cual es una de las pocas configuraciones a FET que pueden resolverse directamente tanto con un mtodo matemtico como con uno grfico. Ambos mtodos estn incluidos en esta seccin con dos objetivos: para demostrar la diferencia entre ambas filosofas y para establecer el hecho de que puede obtenerse la misma solucin utilizando cualquier mtodo. La configuracin de la figura 6.1 incluye los niveles de ac Vi y Vo y los capacitores de acoplamiento (C 1 y C2 ) Recuerde que los capacitares de acoplamiento son "circuitos abiertos" para el anlisis en dc e impedancias bajas (esencialmente cortos circuitos) para el anlisis en ac. El resistor Re est presente para asegurar que Vi aparezca en la entrada del amplificador a FET. para el anlisis en ac (captulo 9). Para el anlisis en de.
le ;o OA
VR ,
leRe
(OA)R e
= OV
La cada de cero volts a travs de Re permite reemplazar VG por un corto circuito equivalente, como el que aparece en la red de la figura 6.2 redibujado de manera especfica para el anlisis en de.
V DD
RD
D I;"-----lf----o v;,
D+
G
v,
o------l
C,
C,
l'
+
cc
-.L
+
V GS -
s -
--~ ~,
i
'='
ee
1
'='
Figura 6.1
Configuracin de polarizacin fija.
figura 6.2 en de.
Red para el anlisis
6.2 Configuracin de polarizacin fija
257
El hecho de que la tenninal negativa de la batera est conectada en fonna directa al potencial positivo definido VGS refleja bien que la polarizacin de VGS est colocada de manera opuesta y directamente a la de VGG' Al aplicar la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj en la malla indicada en la figura 6.2 se tiene
- VGG
-
VGS = O
(6.5)
Debido a que VGG es una fuente fija de de, el voltaje VGS es de una magnitud fija, lo que da por resultado la notacin "configuracin de polarizacin fija". Ahora, el nivel resultante de corriente de drenaje ID lo controla la ecuacin de Shockley:
Ya que VGS resulta una cantidad fija para esta configuracin, su magnitud y signo pueden sustituirse con facilidad en la ecuacin de Shockley, adems de calcular el nivel resultante de
VD' Este es uno de los pocos casos en que una solucin matemtica es muy directa para una configuracin a FET. En la figura 6.3 se muestra un anlisis grfico que hubiera requerido una grfica de la ecuacin de Shockley. Es importante recordar que la eleccin de VGS = Vp /2 dar por resultado una corriente de drenaje de 1DSS /4 cuando se grafique la ecuacin. Para el anlisis de este captulo sern suficientes los tres puntos definidos por 1DSS' VP Yla interseccin recin descrita con objeto de graficar la curva.
Figura 6.3 Grfica de la ecuacin de Shockley.
-VGG'
En la figura 6.4 se ha sobrepuesto el nivel fijo de V GS como una lnea vertical en V GS = En cualquier punto de la lnea vertical el nivel de V GS es de -VGG ; el nivel de ID simplemente debe estar detenmnado en esta lnea vertical. El punto donde se intersecan ambas curvas
Red ...........
Punto Q -............. (solucin)
Figura 6.4
Bsqueda de la solucin para
la configuracin de polarizacin fija.
258
Captulo 6 Polarizacin del FET
es la solucin comn para la configuracin, y se conoce como el punto de operacin estable. La literal Q ser aplicada a la corriente de drenaje, y el voltaje de la compuerta a la fuente con objeto de identificar sus niveles en el punto Q. Se observa en la figura 6.4 que el nivel estable de ID puede determinarse al dibujar una lnea horizontal desde el punto Q al eje vertical ID igual que en la figura 6.4. Es necesario mencionar que una vez que la red de la figura 6.1 est construida y operando, los niveles de dc de ID Y de Ves que sern medidos por los instrumentos de la figura 6.5 son los valores estables que se definen en la figura 6.4.
Miliampermetro
ID
\'CSQ
f~ I
Punta de prueb,~a,"r~oj",a+_ _.-"
Voltmetm
+ -
~'"
S
de prueba negm
Figura 6.5 Medicin de los valores del

punto de operacin estable ID y Ves
El voltaje del drenaje a la fuente de la seccin de salida puede calcularse si se aplica la ley de voltaje de Kirchhoff de la siguiente manera:
(6,6)
Recuerde que los voltajes de un sOlO subndice se refieren al voltaje en un punto respecto a la tierra. Para la configuracin de la figura 6.2.
(6,7)
Con una notacin de doble subndice:

VDS
= VD
VDS
Vs
+ Vs = VDS +OY
VD =
Y
Adems, o
VD Ves = Ve Ve
= VDS
Vs Ves + O Y
(6,8)
= VGS
+ Vs
Ve
= Ves
(6,9)
El hecho de que VD = VDS Yque Ve = Ves parece obvio a partir del hecho de que Vs = O Y, pero tambin se incluyeron las derivaciones anteriores con objeto de enfatizar la relacin que existe' entre la notacin de doble subndice y de un solo subndice. Ya que la configuracin necesit~,,\e dos fuentes de dc, su empleo est limitado, y no podr incluirse en la siguiente lista de configuI:~ciones FET ms comunes.
259
~--------------------------------------------EJEMPLO 6.1
Calcular lo siguiente para la red de la figura 6.6. a) V GSo '
b) e) d) e) f)
ID' Q VDS' VD' Vc.
16V
21&
Vs'
D
+
IMn
Ves
Ios s = lOmA
Vp =-8V S
2V
.".
FIgura 6.6 Ejemplo 6.1.
Solucin Mtodo matemtico:

a)
Vcs
Q
-VGG
-2V
-2 10 mA 1 - - -8 V
~
~
v),
~
10 mA(l - 0.25)' 5.625mA

16 V - 11.25 V
~
10 mA(0.75)'
10 mA(0.5625)
e) d)
e)
VDS ~ VDD - IrJl.D ~ 16 V - (5.625 mA)(2 kQ)

~
4.75 V
VD ~ VDS ~ 4.75V VG ~ VGS ~ -2 V Vs ~ OV
f)
Mtodo grfico: La curva de Shoekley resultante y la lnea vertical en VGS ~ -2 V se proporcionan en la figura 6.7. Es verdad que es difcil leer ms all del segundo decimal sin aumentar
lo(mA)
[DSS=
lOmA
9 8
7
6 - 5
4
~
ID
Q
=5.6mA
------"2 4
lDss=2.5mA
-8 -7 -6 -5 -4 -3 -2 -1
-
o
Figura 6.7 Solucin grfica para la red de la figura 6.6.
Vp
2
=-4V
260
Captulo 6
Polarizacin del F'ET
significativamente el tamao de la figura. pero a partir de la grfica de la figura 6.7 es bastante aceptable una solucin de 5.6 mA: Por tanto, para el inciso a,
b) c)
d)
e) f)
ID = 5.6mA
Vo~ = VOIJ
VD
-
IdlD
16 V - (5.6 mA)(2 kQ)
= 16 V - 11.2 V = 4.8 V VDS = 4.8 V Ve = Ves = -2 V

Vs
OV
Los resultados confinnan con claridad el hecho de que los sistemas matemtico y grfico generan sol~cjgl}~S_ muy cercanas.
6.3
CONFlGURACIN DE AUTOPOLARIZACIN
La configuracin de autopolarizacin elimina la necesidad de dos fuentes de dc. El voltaje de control de la compuerta a la fuente ahora lo detennina el voltaje a travs del resistor Rs' que se conecta en la tenninal de la fuente de la configuracin como se muestra en la figura 6.8.
v, o----}r--~--o---.. c,
FIgUra 6.8 Configuracin de autopolarizacin para lFET.
Para el anlisis en de los capacitares pueden reemplazarse una vez ms por "circuitos abiertos", y el resistor Re puede cambiarse por un corto circuito equivalente dado que le = OA. El resultado es la red de la figura 6.9 para el anlisis en dc. La corriente a travs de Rs es la corriente de la fuente Is' pero Is = ID Y
e +
Para el lazo cerrado que se indic en la figura 6.9 se tiene que
-Ves - VR ; =0
y
Ves = -VRs
n
(6.10)
vc,
s
+ v,;
Rs
En este caso podemos ver que Ves es una funcin de la corriente de salida ID' Y no fija en magnitud, como ocurri para la configuracin de polarizacin fija.
Agura 6.9 Anlisis en de de la configura.cin de a.utopo\ari2.acin.
6.3 Configuracin de autopolarizacin
261
La ecuacin (6.10) est definida por la configuracin de la red. y la ecuacin de Shockley relaciona las cantidades de entrada y de salida del dispositivo. Ambas ecuaciones relacionan las mismas dos variables, y penniten tanto una solucin matemtica como una grfica. Puede conseguirse una solucin matemtica mediante la simple sustitucin de la ecuacin (6.10) en la ecuacin de Shockley como mostramos a continuacin:
ID
= IDss(1
= 1DSS~
~sj
-Irfis)2 ----v;:-
o Al desarrollar el tnnino cuadrtico que se indica y al reorganizar los trminos. puede lograrse una ecuacin de la siguiente fanna:
IJ)
+ K/ D + K 2 = O
Puede resolverse la ecuacin cuadrtica para la solucin adecuada de ID' La secuencia anterior define el mtodo matemtico. El mtodo grfico requiere que primero se establezcan las caractersticas de transferencia del dispositivo como se muestra en la figura 6.10. Debido a que la ecuacin (6.10) define una lnea recta en la misma grfica, primero se identifican dos puntos sobre la grfica que se localizan sobre la lnea y simplemente se dibuja una lnea recta entre ambos puntos. La condicin ms obvia de aplicacin es ID = O A, yaque da por resultado VGS = -Irfis = (O A)Rs = O V. Por tanto. para la ecuacin (6.10) se define un punto sobre la lnea recta mediante ID = OAy VGS= O V, tal como aparece en la figura 6.10.
loss
__
/
~~-L~L-~~
_ __
VGS=OV,ID=OA(VGs=-lrfis)
\lGS
Vp
Vp
f"lgura 6.10
Definicin de un punto sobre la recta de autopolarizacin.
ID y calcular el valor correspondiente de la otra cantidad con la ayuda de la ecuacin (6.10). Los niveles resultantes de ID y de VGS despus definirn otro punto sobre la lnea recta y
permitirn un dibujo real de dicha lnea. Se supone. por ejemplo, que se selecciona un nivel de ID igual a la mitad del nivel de saturacin. esto es,
El segundo punto para la ecuacin (6.10) requiere de la seleccin de un nivel de VGS o de
ID =
luego
I DSS
2 2
-1 R = _ IDs!?s
/Y'S
El resultado es un segundo punto con el objeto de dibujar la lnea recta como se muestra en la figura 6.11. Luego se dibuja la lnea recta por medio de la ecuacin (6.10) y se obtiene el punto
262
Captulo 6
Polarizacin del FET
loss
loss 2
o
Figura 6.11 Trazo de la recta de autopolarizacin.
estable en la interseccin de la lnea recta y la curva caracterstica del dispositivo. Los valores estables de ID Y de V GS pueden determinarse y utilizarse para encontrar las otras cantidades de inters. Puede calcularse el valor de VDS si aplicamos la ley de voltaje de Kirchhoff al circuito de salida, lo que da por resultado
pero
y (6.11)
Adems: (6.12) (6.13)

y
(6.14)
Calcular lo siguiente para la red de la figura 6.12.

a)
EJEMPLO 62
b)
e)
VGs ' Q ID' Q

VDS'
d)
e) f)
Vs. VG
VD'
20V
3.3 kD
+
1M!>
Figura 6.12
Ejemplo 6.2.
6,3 Configuracin de autopolarizacin
263
Solucin
a) El voltaje compuerta-fuente se determina por
Si se elige ID = 4 mA, se obtiene

VGS
= -(4 mA)(l
km
= -4 V
El resultado es la grfica de la figura 6.13 como se defini mediante la red.

/ I D =8 mA, Ves =-8 V
~--"----
ID (mA)
8
7
ID"" 4 mA,Ves :::-4 V
Red-
:
4
3
2
Ves=OV'/o=OmA
Figura 6.13
-8 -7 -6 -5 -4 -3 -2 -1
Ves(V)
Trazo de la recta de auto polarizacin para la red de la figura 6.12.
En caso de elegir ID := 8 roA, el valor de VGS resultante sea de -8 V. como se muestra en la misma grfica. En cualquier caso se obtendr la misma lnea recta, demostrando que puede seleccionarse cualquier valor adecuado de ID' siempre y cuando se utilice el valor determinado por la ecuacin (6.10) para VGs' Adems, debe tenerse en cuenta que puede seleccionarse el valor de V GS' y calcular el valor de ID' para obtener el mismo resultado. Si se selecciona VGS = Vp / 2 = -3 V para la ecuacin de Shockley, se tiene que ID = 1DSS / 4 = 8 mA / 4 = 2 mA, y resultar la grfica de la figura 6.14, la cual representa las caractersticas del dispositivo. La solucin se encuentra al sobreponer las caractersticas de la red defmidas mediante la figura 6.13 sobre las caractersticas del dispositivo de la figura 6.14, y encontrando el punto de interseccin de ambas como se indica en la figura 6.15. El punto de operacin resultante est en un valor del voltaje compuerta-fuente estable de
VGS = -2,6V
Q
ID
8
7
(mA)
5
4
I DQ = 2.6mA
-6
-s
-4 -3 -2 -1
VGs(V)
-6 -5 -4
VCSQ =
-1
Ves (V)
(Vp )
(Vp )
2
-2.6 V
figura 6.14 Trazo de las caractersticas del

dispositivo para el lFET de la figura 6.12.
Figura 6.15 Clculo del punto Q para la red de la figura 6.12.
264
Captulo 6
Polarizacin del FET
b)
En el punto estable:
ID = 2.6 mA
o
111
l'
e)
La ecuacin (6.11):
VDS = VDD - ID(R s + RD)
= 20 V
20 V
(2.6 mA)( 1 kQ + 3.3 kQ) 11.18 V
= 8.82 V
d)
La ecuacin (6.12):
Vs = Irfls
(2.6 mA)(l kQ)
= 2.6V
e)
La ecuacin (6.13): La ecuacin (6.14):
Ve = OV
f)
VD = VDS + Vs = 8.82V + 2.6V = 11.42V VD VDD - IDR D = 20 V - (2.6 mA)(3.3 kQ)
11.42 V
a) b)
Encontrar el punto de operacin para la red de la figura 6.12 si: R s = 100 Q. R s = 10kQ. Solucin Obsrvese la figura 6.16.
EJEMPLO 63
t 'n
Rs =100Q
J D = 4 mA. Ves == -0.4 V
(mA)
Punto Q
5
4
3
Punto Q
-6 -5 -4 -3 -2 -1
Ves(J=-4.6 V
Ves (V)
Figura 6.16
Ejemplo 6.3.
a)
En el eje de ID.
IDQ
=6.4mA
De la ecuacin (6.10).
b)
En el eje de Ves.
VesQ
=-4.6V
De la ecuacin (6.10).
ID
Q
=0.46 mA
Podemos observar cmo los niveles ms bajos de Rs acercan la recta de carga de la red hacia el eje JD' mientras que los niveles ms altos de Rs acercan la recta de carga de la red hacia el eje Ves'
265
-.:;
---------------------------------------------------EJEMPLO 6.4
Determine lo siguiente para la configuracin de entrada comn de la figura 6.17. a) VGSo" b) 1DQ' e) VD' 12V
d) e) f)
V G. Vs.
VDS'
1.5 k<1
\>-----1(,---0 v,

12V
t
D
S<lluciu
ID
1.5kQ
+
V GS
La terminal de la compuerta conectada a tierra y la ubicacin de la entrada establecen fuertes similitudes con el amplificador a BJT de base comn. Aunque es diferente en apariencia, en relacin con la estructura bsica de la figura 6.8. la red de de que result de la figura 6.18 posee )~ misma estructura bsica que la figura 6.9. Por tanto, puede proceder el anlisis en de de la misma forma que en los ejemplos recientes. a) Las caractersticas de transferencia y la recta de carga aparecen en la figura 6.19. En este caso se determin el segundo punto para el trazo de la recta de carga seleccionando (en forma arbitraria) ID ~ 6 mA y resolviendo VGS' Esto es.
VGS ~ Irfis ~ -(6 mA)(680 Q) ~ -4.08 V como se muestra en la figura 6.19. La curva de transferencia de dispositivo se traz usando: ID ~ I DSS l2mA
~
+
V Rs
680<1
3mA
4
figura 6.18 Trazo del equivale?te de de de la red
de la ligt.ra 6.17.
ID
(mA) lDSS
12
II
10
4../ D "3.8mA
3
2
Q
-6
Vp
-5
-4
-3
-2
-1
Ves, " - 2.6 V
Figura 6.19 Determinacin del punto Q de la red de la figura 6.17.
266
Captulo 6
Polarizacin del FET
y el valor asociado de Ves: 6V 2 como se muestra en la figura 6.19. Al utilizar el punto de operacin de la figura 6.19 se obtiene
= - 3V
vGS
b)
'" -2.6V
De la figura 6.19.
ID Q '" 3.8mA
c)
VD = VDD - IrJiD = 12 V - (3.8 mA)(1.5 kQ)

= 6.3V
= 12V
- 5.7V
d) e)
f)
Ve = OV Vs = Irl's = (3.8 mA)(680 Q)

= 2.58 V
VDS = VD - Vs = 6.3 V - 2.58 V

= 3.72 V
6.4
POLARIZACIN MEDIANTE DIVISOR DE VOLTAJE
El arreglo de polarizacin mediante divisor de voltaje que se aplic a los amplificadores a transistor BIT tambin puede aplicarse a los amplificadores a FET, como lo muestra la figura 6.20. La construccin bsica es exactamente la misma, pero el anlisis en dc de cada una es muy diferente. Para los amplificadores FET le = O A. pero la magnitud de lB para los amplificadores de emisor comn puede afectar los niveles de corriente y voltaje de dc, tanto en los circuitos de entrada como en los de salida. Recuerde que lB proporcion la relacin entre los circuitos de entrada y de salida para la configuracin de divisor de voltaje para el BIT, mientras que Ves har lo mismo en la configuracin a FET. Para el anlisis en dc se redibuja la red de la figura 6.20 como se muestra en la figura 6.21. Vemos que todos los capacitares, incluyendo el capacitar de desvo es' han sido reemplazados por un "circuito abierto" equivalente. Adems, se separ la fuente VDD en dos fuentes equivaVDO
Ro R,
ro
(
oVo
VDD
VDl)
RD
v,
)
c,
R,
R,
C,
Ve
.. +
R,
R,
R,
lCi,=.OA
1
.,..
R,
+ t0+
Ve;
... +
lo
I,
Ve;
VR ,
R,
C,
.,..
""
.,..
Figura 6.21
.,..
.,..
Figura 6.20 Arreglo de polarizacin mediante divisor de voltaje.
Redibujo de la red de la figura 6.20 para el anlisis en dc.
6.4 Polarizacin mediante divisor de voltaje
267
lentes con objeto de pennitir una separacin mayor de las regiones de entrada y salida de la red. Debido a que f G = O A, la ley de corriente de Kirchhoffrequiere que fR, = fR, Yque el circuito equivalente en serie que aparece a la izquierda de la figura pueda utilizarse para encontrar el nivel de Ve' El voltaje Ve' igual que el voltaje a travs de R2 , puede encontrarse si se utiliza la regla del divisor de voltaje de la siguiente manera:
(6.15)
Si aplicamos la ley de voltaje de Kirchhoff en el sentido de las maneciHas del reloj en el lazo indic,,10 en la figura 6.21, se obtiene
Sustituyendo VR , = fsRs = f}?s' se tiene

(6.16)
El resultado es una ecuacin que todava incluye las mismas dos variables que aparecen en la ecuacin de Shockley: V GS e f D' Las cantidades V G YRs estn fijas por la construccin de la red. La ecuacin (6.16) es an la ecuacin para una lnea recta, pero el origen ya no es un punto de la recta. No es difcil el procedimiento para dibujar la ecuacin (6.16) si se procede como se indica a continuacin. Debido a que cualquier lnea recta requiere la definicin de dos puntos, primero est el hecho de que en cualquier punto a lo largo del eje horizontal de la figura 6.22 la corriente ID = O mA. Entonces, si se selecciona JD para ser igual a. O mA, en esencia se est estableciendo en algn lugar sobre el eje horizontal. Puede calcularse la localizacin exacta mediante la simple sustitucin de ID = OroA en la ecuacin (6.16) y encontrando el valor resultante de Ves de la siguiente manera:
VGS = VG - f}?s
= Ve - (O mA)Rs
y
(6.17)
El resultado especifica que siempre que se grafique la ecuacin (6.16), en caso de haber seleccionado f D = O mA, el valor de VGS para el dibujo ser de VG volts. El punto que se acaba de determinar aparece en la figura 6.22.
I DSS
ID=OmA,
/' -------4~---------+----------__~~---~
vp
O
vGs = vG
vos
+vo
Figura 6.22
Trazo de la ecuacin de la red para la configuracin mediante divisor de voltaje.
268
Capitulo 6
Polarizacin del FET
Para el otro punto se utiliza el hecho de que en cualquier punto sobre el eje vertical VGS = O V, Y se resuelve para el valor calculado de ID:
VGS =
Ve - [Jis
OV = Ve - [Jis
e
Ve [D = -1 Rs vc;s=ov
(6.18)
El resultado especifica que las veces que se grafique la ecuacin (6.16), siempre que VGS = O, el nivel de [D est determinado por la ecuacin (6.18). Esta interseccin aparece tambin en la figura 6.22. Los dos puntos definidos arriba permiten dibujar una lnea recta con objeto de representar la ecuacin (6.16). La interseccin de la lnea recta con la cunra de transferencia en la regin a la izquierda del eje vertical definir el punto de operacin y los niveles correspondientes de ID y de Ves' Debido a que la interseccin sobre el eje vertical se calcula mediante ID = VG I Rs y VG est fijo debido a la red de entrada, los valores mayores de Rs reducirn el nivel de la interseccin ID como se muestra en la figura 6.23. Parece muy obvio a partir de la figura 6.23 que:
Cuando aumentan los valores de R s dan por resullado valores menores eswbles de 1D' as como valores ms negativos de Vcs'
figura 6.23 Efecto de Rs sobre el punto Q obtenido.
Una vez que se han calculado los valores estables de [D, Y de VGS Q ' el anlisis restante de la red puede desarrollarse de la manera usual. Esto es,
VDS = VDD - [D(R D + Rs) VD = VDD - [JiD
(6.19) (6.20) (6.21)
"'s : : [Jis
IR
,=
[R
,=
VDD R + Rz
(6.22)
269
------------------------------------------------------------EJEMPLO 6.5
Determinar lo siguiente para la red de la figura 6.24.
a)
ID
b)
V;.
V S'
vGS
Q
+16V
el dl
e)
VDS'
VDG "
2.4 kQ
>2.1 MQ
I~~F
,(
o V;,
v, e
)'
5 ~F
l270 k.Q
t-
I DSs =8mA\\ Vp =--4V
>1.5 kn
_L
r: 20
~F
Figura 6.24
Ejemplo 6.5.
Solucin
al
Para las caractersticas de transferencia. si [D = [DSS / 4 = 8 mA / 4 = 2 mA. entonces VGS = Vp / 2 = -4 V/2 = -2 V. La curva resultante que representa la ecuacin de Shock1ey aparece en la figura 6.25. La ecuacin de la red est definida por
(270 kQ)(l6 V) 2.1 MQ + 0.27 MQ 1.82 V

y
VGS = VG
Irfls
= 1.82 V - [D(1.5 kQ)

ID=OmA:
VGS = +1.82 V
lo (mA)
8 (lDSS)
7
5
4
3
2
ID =2.4mA
Q
~ 10 = 1.21 mA(VGs = O V)
-4 (Vp )
-3
-2
-1
12
3
Figura 6.25
V GsQ =-1.8 V
ve =1.82 V
(lo=OmA)
Clculo del punto Q para la red de la figura 6.24.
270
Capitulo 6
Polarizacin del FET
1.82 V
ID =
= 1.21 mA
1.5 kQ
La recta de polarizacin que se obtuvo aparece en la figura 6.25 con los valores del punto de operacin
in'J
= 2.4mA
y
b)
Ves" = -1.8 V
VD = VDD - IfiD = 16 V - (2A mA)(2. 4 kQ)
= 10.24 V
e)
Vs = IDRs = (2A mA)(1.5 kQ) 3.6V VDS VDD - ID(R D + Rs) = 16 V - (2A mA)(2A kQ + 1.5 kQ)
d)
6.64 V
VDS
VD - Vs = 6.64 V
10.24 V - 3.6 V
e)
Aunque raras veces se solicita, el
voIta~e
VDC puede determinarse as
VDe = VD - Ve
10.24 V - 1.82 V
= 8.42 V
Independientemente de que la constrUccin bsica de la red en el siguiente ejemplo es muy diferente del arreglo de polarizacin mediante divisor de voltaje, las ecuaciones obtenidas requieren de una solucin muy similar a la que se describi. Se observa que la red utiliza una fuente en el drenaje y en la fuente.
Determinar 10 siguiente para la red de la figura 6.26. a) IDQ yVesQ ' b) VDS'
e) d)
EJEMPLO 6.6
VD' Vs.
VDD = 20V
~,lD
lvss=-lOV
figura 6.26
Ejemplo 6.6.
271
...
Vos
.
/,
1.5 kQ
Solucin
al Se obtiene una ecuacin para Ves en trminos de ID al aplicar la ley de voltaje de Kirchhoff a la seccin de entrada de la red como est redibujada en la figura 6.27 .
-Ves - [sRs + V ss =
()
Figura 6.27
+
R,~
o pero
y
Ves = Vss - [sRs

[s
= 11) (6.23)
Clculo de la ecuacin de la red para la configuracin de la figura 6.26.
El resultado es una eCtlacin muy similar en su formato a la ecuacin (6.16) que puede sobreponerse a las caractersticas de transferencia, empleando el mismo procedimiento de la ecuacin (6.16). Para este ejemplo.
Para 11) = amA.
Para Ves = a v,
a = lav
e
- ID (1.5kQ)
lOV
= 6.67mA
1.5kQ
Los puntos que se obtienen para la grfica estn identificados en la figura 6.28.
ID (mAl
9 (IDSS)
3
2
Figura 6.28 Determinacin del punto Q para la red de la figura

6.26.
-1
I
I
O 1
10
Ves = -0.35 V
Se graficaron las caractersticas de transferencia utilizando el punto de la grfica establecido por Ves = V/2 = -3 V/2 =-1.5 Ve [D = I Ds!4 = 9 mA/4= 2.25 mA, que tambin aparece en la figura 6.28. El punto de operacin establece los siguientes niveles de estabilidad:
ID = 6,9mA
Q
VesQ =-O.35V
b)
Al aplicar la ley de voltaje de Kirchhoff aliado de la salida de la figura 6.26 se obtiene

-Vss + [sRs + Vos + }ID - V DD
=O
272
Sustituyendo 15 = ID Y reorganizando se obtiene
I
VDS ~
VDS
VDD + VSS - lD(R D + Rsl
(6.24)
el cual para este ejemplo resulta

20 V + 10 V - (6.9 mA)(1.8 kQ + 1.5 kQ)
= 30 V - 22.77 V
7.23 V
e)
VD = VDD - loRD = 20 V - (6.9 mA)(1.8 kQ) = 20 V - 12.42 V
= 7.58 V
d)
VDS = VD - Vs Vs = VD - VDS
= 7.58 V - 7.23 V = 035 V
6.5
Las similitudes que hay en la apariencia entre las curvas de transferencia de Jos JFET y de los MOSFET de tipo decremental permiten un anlisis similar de cada uno en el dominio de de. La diferencia ms importante entre los dos es el hecho de que el MOSFET de tipo decremental permite puntos de operacin con valores positivos de V GS y niveles de ID que excedan I Dss . De hecho, para todas las configuraciones realizadas hasta ahora, el anlisis es el mismo si el JFET se reemplaza por un MOSFET de tipo decrementa!. La nica parte sin definir en el anlisis consiste en la fonna de graficar la ecuacin de Shockley para los valores positivos de VGS . Qu tan lejos debe extenderse la curva de transferencia en la regin de valores positivos de VGS y valores de ID mayores que 1DSS? Para la mayora de las situaciones este rango necesario estar bien definido por los parmetros del MOSFET y por la recta de polarizacin que se obtuvo de la red. Unos cuantos ejemplos indicarn el impacto del cambio de dispositivo en el anlisis obtenido.
Para el MOSFET de tipo decremental de canal-n de la figura 6.29. determinar:

a) b)
EJEMPLO 6.7
lDQ y VGS,. VDS'
18 V
FIgura 6.29 Ejemplo 6.7.
>1.81d1
110MO
OMU
750 O
273
Solucin
a) Para las caractersticas de transferencia se define un punto de la grfica de ID:;; 1DSS /4 = 6 mA/4 = 1.5 mAy VGs = V/4 =-3 V/2 =-1.5 V. Al considerar el nivel de Vp y el hecho de que la ecuacin de Shockley define una curva que se eleva con mayor rapidez a medida que VGS se hace ms positivo, se detalla un punto de la grfica en VGS = + I V. Sustituyendo la ecuacin de Shockley
=6mAl---3 V
= 10.67 mA
+1 V)'
6 mA
~ + ~)'
= 6 mA(l.778)
La curva de transferencia que result aparece en la figura 6.30. Si seguimos de acuerdo con la manera que se describi para los JFET, se tiene: Ecuacin (6.15): Ecuacin (6.16): 10 MO(l8 VJ = 1.5 V
lOMO + 1l0MO
VGS
VG
l"Rs
1.5 V - I D (750 O)
lo (mAl
-2
-1 :
VGS
Figura 6.30 Clculo del punto Q

vGsQ =-O.8 V
Haciendo ID = O mA, se obtiene
Haciendo VGS = O V, se obtiene

V 1.5 V -G = - - - = 2mA Rs 750 O
En la figura 6.30 aparecen tanto los puntos de la grfica como la recta de polarizacin obtenida. El punto de operacin resultante:
I DQ
'"
3.1 mA
VGS Q = -O.S V
274
Captulo 6
Polarizacin del FET
b)
La ecuacin (6.19):
VDS
VDD - ID(R D + Rs)
= 18 V - (3.1 mA)(1.8 kQ + 750 Q)
_ 10.1 V
Repetir el ejemplo 6.7 con Rs = 150 Q. Solucin a) Los puntos de la grfica son los mismos para la curva de transferencia como se muestra en la figura 6.31. Para la recta de polarizacin,
EJEMPLO 6.8
Iv (mA)
---- JD =7.6mA
Q
-3
Vp
-2
-1
, ,
V GS
2
=+0.35
Ves
Figura 6.31
Ejemplo 6.8.
Haciendo ID = O mA. se obtiene

VGS
1.5 V
Haciendo VGS = O V. se obtiene

VG 1.5 V ID = - = - - - = lOmA 150 Q Rs
La recta de polarizacin est incluida en la figura 6.31. Notamos en este caso que el punto de operacin estable da por resultado una comente de drenaje que excede 1DSS con un valor positivo para VGS. El resultado:
I DQ = 7.6 IDA
V GSQ = +0.35 V
b)
La ecuacin (6.19):
VDS ~ VDD - ID(R D + Rs)

~
~
18 V - (7.6 mA)(1.8 kQ + 150 Q)
3.18 V
275
~--------------------------------------EJEMPLO 6.9
Determinar lo siguiente para la red de la figura 6.32.
b)
a)
IDQ y VGsQ ' VD'
20V
6.2kQ
o t~,
v,
0>---)11-----.-------'1---4
1MQ
2.4 kQ
--------
Figura 6.32
Ejemplo 6.9.
Solucin a) La configuracin de autopolarizacin da por resultado
como la que se obtuvo para la configuracin JFET. estableciendo el hecho que VGS debe ser menor que cero volts. Por tanto, no existe la necesidad de graficar la curva de transferencia para los valores positivos de VGs ' aunque en esta ocasin se hizo para completar las caractersticas de transferencia. Un punto de la grfica para las caractersticas de transferencia de VGS < OV es
ID
~--
I DSS
8mA
~
2mA
4
Y
4
-8 y
~ ~
VGS ~
Vp
2
-4Y
y dado Vp ~ -8 Y, para VGS > O Y se seleccionar
VGS ~ +2 Y
e
ID~ IDSS~ _ ~:S)2

= 12.5 mA
= 8mA
1---8 Y
+2
Y)2
En la figura 6.33 aparece la curva de transferencia que se obtuvo. Para la recta de polarizacin, en VGS ~ O Y, ID ~ O mA. Al elegir V Gs = -6 V se obtiene I El punto Q resultante: I DQ = 1.7 mA
VGsQ
~---=
VGS
--6 Y
2.4kU
2.5 mA
-4.3 V
b)
VD = VDD - loRD = 20 Y - (1.7 mA)(6.2 kU)

9.46 V
276
ID
(mA)
5
4
3
_2_--ID =1.7mA 1 Q
-5 -f4 -3 -2 -1
Ves
YasQ = -4.3 V
El siguiente ejemplo utiliza un diseo que tambin puede aplicarse a los transistores JFET. A primera vista aparece algo simple, pero a menudo causa cierta confusin cuando se analiza por primera vez debido al punto de operacin especial.
Determinar VDS para la red de la figura 6.34. Solucin La conexin directa entre las terminales de la compuerta y la fuente requiere que
EJEMPLO 6.10
20V
Debido a que Ves est fija en OV, la comente de drenaje debe ser I DSS (por definicin). En otras palabras.
1.5 kQ
V = OV GS Q
e
ID Q = lOmA
~
+
Por tanto, no existe la necesidad de dibujar la curva de transferencia y VD V DD - IrIID = 20 V - (10 mA)(1.5 kQ)
20 V - 15 V = 5V
6.6
Las caractersticas de transferencia del MOSFET de tipo incremental son muy diferentes de las encontradas para el JFET y los MOSFET de tipo decremental. pero se obtiene una solucin grfica muy diferente a las encontradas en secciones precedentes. Lo primero y quiz ms imponante es recordar que para el MOSFET de tipo incremental de canal-n, la corriente de drenaje es cero para aquellos niveles de voltaje compuerta-fuente, menores que el nivel del umbral VGS(Th)' como lo muestra la figura 6.35. Para los niveles de VGS mayores que VGS(Th)' la corriente de drenaje se define mediante
277
-t:
I~
___________________________ _
ID(cncendidol
----------,"-- ---------.
, I
/
lD=OmA
VGS(~ncendido)
V GS., "YGS
"
F'tgura 6.35 de canal-n.
Caractersticas de transferencia de un MOSFET de tipo incremental
(6.25) Ya que las hojas de especificaciones por lo general proporcionan el voltaje del umbral y un nivel de corriente de drenaje (1 D(enCendido), as{ como su nivel correspondiente de VG5(encendido)' pueden definirse dos puntos de inmediato como lo muestra la figura 6.35. Para completar la curva, primero tiene que determinar la constante k de la ecuacin (6.25) a partir de los datos de las hojas de especificaciones mediante la sustitucin en la ecuacin (6.25) y resolviendo para k de la siguiente manera:
ID(encendido)
= k(VGS(encendido) -
VGS(Th2
k =
1D(encendido) ---==='---(VGS(encendido)
-
(6.26)
VGS(Thj)2
Una vez que k est definida, pueden calcularse otros niveles de ID para los valores seleccionados de V cs. Por lo general, un punto entre V GS(Th) y VGS(encendido) y uno un poco mayor que Ves(encendido) ofrecern una cantidad suficiente de puntos para graficar la ecuacin (6.25) (obsrvense IDI e IDzen la figura 6.35).
Arreglo de polarizacin por retroalimentacin

En la figura 6.36 se proporciona un arreglo comn de polarizacin para los MOSFET de tipo incremental. El resistor RG proporciona un voltaje suficientemente grande a la compuerta para "encender" el MOSFET. Debido a que 1G = OmA y VRe = OV, la red equivalente de de aparece como se muestra en la figura 6.37. Existe ahora una conexin directa entre el drenaje y la compuerta, y tenemos
(6.27)
278
Capitulo 6
Polarizacin del FET
Ii I ,
I
,-------<r-------H(-----o~,
,--------<1 D
D
'1,
O-----)I---______----o--t~l
G
-:;:
Figura 6.36 Arreglo de polarizacin por retroalimentacin.
Figura 6.37
Equivalente de de de
la red de la figura 6.36.
Para el circuito de salida,
la cual se convierte en la siguiente ecuacin despus de sustituir la ecuacin (6.27):
(6.28)
Se obtiene una ecuacin que relaciona las mismas dos variables como la ecuacin (6.25),
permitiendo graficar cada una en el mismo conjunto de ejes. Debido a que la ecuacin (6.28) es la de una lnea recta, puede emplearse el mismo procedimiento que se describi con anterioridad, para calcular los dos puntos que defnirn el trazo sobre la grfica. Sustituyendo ID = O mA en la ecuacin (6.28) se obtiene
(6.29) Sustituyendo Ves = O V en la ecuacin (6.28), se tiene
(6.30) Las grficas definidas por las ecuaciones (6.25) y (6.28) aparecen en la figura 6.38 con el punto de operacin resultante.
Ves
6,6 MOSFET de tipo incremental
279
-r:;
-----------------------------------------------------EJEMPLO 6.11
Determinar IDQ Y VDSQ para el MOSFET de tipo incremental de la figura 6.39.
12V
2ill
~---+---I~(---o ~,
I
10 Mn.
~F
v, O>--U)--
I~F
-+----19 1
...
"'''',
Figu'ra.6.39
Ejemplo 6.11.
Solucin
Grfica de la curva de transferencia: en la figura 6.40. Resolviendo para k:

Ecuacin (6.26):
Se definen de inmediato dos puntos como se muestra
k = _ _ _I",D","",OC",,,Od,,;d,,,o,,-l_ __
(VGS(encendidO)
-
VGS(Th))2
; -----;
('<l V - 3 V)2
6mA
6x 10--3
25
Nv 2
; 0.24 x 10-3 AJV2 Para Ves; 6 V (entre 3 y 8 V):

ID ;
0.24 x 10-3(6 V - 3 V)2 ; 0.24 x 10-3(9) 2.16 mA
12
11
10
8
7
1D(coccndido)
- -
6 5
4
2 Figura 6.40 Grfica de la curva de transferencia para el MOSFET de la figura 6.39.
012345678910
I I
VGS(Th)
VGSlcncend,o
280
Captulo 6
Polarizacin del FET
como se muestra en la figura 6.40. Para VGS ~ 10 V (ligeramente mayor que

10
~
~
VeS(Th):
11
0.24
j(J-J(lO V - 3 V)'
0.24 x 10-3(49)
11.76mA
como aparece tambin en la figura 6.40. Los cuatro puntos son suficientes para grafiear la curva total para el rango de inters como se muestra en la figura 6.40.
Para la red de la recta de polarizacin:

Ves ~ V DD - Id'D
= 12 V - 1D(2 kQ)
La ecuacin (6.29): La ecuacin (6.30):
Ves
V DD = 12VI'D=OmA
La recta de polarizacin que result aparece en la figura 6.41. El punto de operacin: ID = 2.75 mA
Q
VGS = 6.4 V
Q
con
VDS
~ Ves = 6.4 V
Q
IO=mA
12
1\
\0
9
8
7
Voo 6 RD
5
4
ID =-2.7SmA-3
Q
2 3 4 5
9 10 11 12
(VDD )
Flgura 6.41 Clculo del punto Q para la red de la figura 6.39.

G
Arreglo de polarizacin mediante divisor de voltaje

En la figura 6.42 aparece un segundo arreglo de polarizacin comn para el MOSFET de tipo incremental. El hecho de que IG ~ OmA da por resultado la siguiente ecuacin para Vee como se deriva a partir de una aplicacin de la regla del divisor de voltaje:
+ vGS
Figura 6.42 Arreglo de
(6.31)
polarizacin mediante divisor de voltaje para un MOSFET de tipo incremental de canal-no
6.6
MOSFET de tipo incremental
281
Cuando se aplica la ley de voltaje de Kirchhoff alrededor de la malla indicada en la figura 6.42 resulta
+VG - V GS - V R, = O
y
VGS = VG
VR ,
(6.32)
o Para la seccin de salida:

VRs + VDS + VRD
y
-
VDD = O
-
VDS = V DD - V R s
VR D
(6.33)
Debido a que las caractersticas son una grfica de''ID en funcin VcS' y que la ecuacin (6.32) relaciona las mismas dos variables, pueden graficarselas dos curvas en la misma grfica y hacer el clculo de la solucin en la interseccin de ambas. U~ vez que se conocen 1DQ Y Veso' pueden entonces calcularse todas las cantidades restantes de la'red, tales como VDS' VD Y VS.
\
EJEMPLO 6.12
Determinar ID" VGsQ ' as como VDS para la red de la figura 6.43.
4QV
3 k!l 22k!l
2N4351 VGs(Th) = 5 V ID (encendido) = 3 mA Y Vos (encendido) = 10 V
+
18 M.o.
0.82 ill
f"lgura 6.43 Ejemplo 6.12.
Soluciu
Red: (18 MQ)(40 V) 22MQ + 18MQ
La ecuacin (6.31): La ecuacin (6.32): Cuando ID = O mA,
= 18 V
VGS
= VG
Irfis
= 18 V
- ID(O.82 kQ)
V GS = 18 V - (O mA)(O.82 kQ) = 18 V
tal como aparece en la figura 6.44. Cuando VGS
=O V,
VGS
= 18 V
- ID(O.82 kQ)
O = 18 V -ID (O.82 kQ)
In
= - - - = 21.95 mA
O.82kQ
18 V
tal como aparece en la figura 6.44.
282
ID (mA)
30
= 21.95 Rs 20
VG
o
Figura 6.44 Determinacin del punto Q para la red del ejemplo 6.12.
Dspositivo:
VGS(Th)
= 5 Y,
1Dlenccndido)
:::;:
3 mA con VGS(encendido) = 10 V
La ecuacin (6.26):
1D(encendido)
3mA - - - - - - = 0.12 X IQ-3 NV2 (lOY - 5 Y)'

e
ID = k(V GS - V GS(Th2
0.12 x lQ-3(VGS - 5)2

la cual se traza sobre la misma grfica (figura 6.44). De la figura 6.44,
ID=6.7mA Q
VGsQ = 12.5 V
La ecuacin (6.33):
VDS
V DD - ID(R s + RD )
= 40 Y - (6.7 mA)(0.82 kQ + 3.0 kQ)
40Y-25.6Y
= 14.4 V
6.7 TABLA RESUMEN

Ahora que se han presentado los arreglos de polarizacin ms comunes para los diferentes FET, se desarroll la tabla 6.1 para revisar los resultados bsicos, y para demostrar la similitud del mtodo para una cierta cantidad de configuraciones. Tambin indica que el anlisis general de las configuraciones de de para los FET no es demasiado complejo. Una vez que se han establecido las caractersticas de transferencia, entonces puede determinarse la recta de autopolarizacin de la red y el punto Q en la interseccin de la caracterstica de transferencia del dispositivo, y la curva de la red de polarizacin. El anlisis restante slo consiste en la aplicacin de las leyes bsicas del anlisis de circuitos.
6,7 Tabla resumen
283
TABLA 6 l Configuraciones polarizacin de FET

Tipo Configuracin
Ecuaciones pertinentes
Solucin grfica
In
ID,\)
JFET
con polarizacin fija

V CG
_i
+
{'f
RIJ RG Ro
Rs
VDS
VCSQ::O -VCiG
VDS
Voo - JoRs
Punto
aj
o
Iv
1055
V p VGC
Ves
JFET con autopolarizacin
d""
Re
Ves = -lrfis
=
Voo -IARo - RsJ
P"UIO~
Vp:v-G.I'
pumud
- - 1'0
O
ID
Ve;
JFET con polarizacin mediante divisor de voltaje
Compuena comn JFET
83:'" .{
RI RD
V _ = R~VDD (, RI + R:!
'DSS
ve
+ Rs)
R~
Ves = Ye - loRs
VDS = VOD - Iv(Ro
~
O
v,
Ve vr.s
In
Ro
Vos = Y ss - loRs
VDS
= V:){)
+ Vs.\. -
lo(Ro
+ Rs)
PuulO
R,
rJ- ~
lD'\S
Vss
-Vss
V,
O lo f>S~
V5_\ Ves
JFET (Ves OV)
,,=
JFET
(Ro = O a)
d'" d"
Ro
Re Rs
Punto Q
"""
Yc;sQ= O V ID(i == Ivss
)
~
/VesQ ::;; O V
O lo loss
Ves
V(;S = -l,/?\ VD = V DO Vs = loRs
Vos = VOD
IsRs
PunIOQ':J)
VplV'GS
-ro
MOSFET de tipo decremental

-(Todas las configu.raciones arriba de los caso, positivos donde VGS " + voltaje)
POlarizagin fija
Voo
d'"
Ro
RD R s
Voso = -VCG
VOS = VOD -loRs
,
R'
o
ID
Ve;
Punto Q
V,
01 V""
Va' ID
Ve;
MOSFET de tipo
decrementa! Polarizacin mediante divisor de voltaje
tf
R] R2
RI - R 2 Ves = Vo -lsRs Vos = Vuo - lo(R D + Rsl

VOD
Ve
=---
R~VDD
V,
'7
~OQ
O
Ve Ve~
MOSFET de tipo
incremental Configuracin por retroalimentacin
Ro
MOSFET de tipo
incremental Polarizacin mediante divisor de voltaje
CC S
Ro R Ro R: Rs
Ves = VDS VGS = VDD -loRD
Ro
D(encc
~
Vesnl
lo
GSfcncend,dol
VDD Ves
_
G -
RT
R;:YDD + R2
ve
R.
Ves = Ve; - 10ft!>

O
~
VesiTl'ti
ID
Ve Ves
284
Captulo 6
Polarizacin del FET
.--t.
6.8
REDES COMBINADAS
Ahora que se estableci el anlisis en de para una variedad de configuraciones a BJT y FET, se presenta por s misma la oportunidad de analizar las redes con ambos tipos de dispositivos. Es fundamental entender que el anlisis slo requiere que primero se estudie el dispositivo que proporcionar un voltaje o un nivel de corriente en la terminal. Luego, la puerta se encuentra abierta para calcular otras cantidades y concentrarse en las incgnitas restantes. Estos son, por lo general, problemas que resultan interesantes, debido al reto que implica encontrar la entrada, y luego utilizar los resultados de las ltimas secciones y el captulo 5 para hallar las cantidades importantes de cada dispositivo. Las ecuaciones y relaciones que se necesitan slo son las que hasta ahora se han utilizado en ms de una ocasin, as que no existe la necesidad de desarrollar nuevos mtodos de anlisis.
Determinar los niveles de VD y Ve para la red de la figura 6.45.

r-----------------~r-016V
EJEMPLO 6,]3
2.7 ka
82kn
1Mn
p= 180
24kQ
1.6kn
Figura 6045
Ejemplo 6.13.
Solucin A partir de la experiencia pasada, ahora se sabe que VGS es, por lo general, una cantidad importante para determinar o escribir una ecuacin con objeto de analizar las redes con JFET. Debido a que Ves es un valor para el cual no es obvia una solucin inmediata, se dar nfasis a la configuracin del transistor bipolar. La configuracin mediante divisor de voltaje es una donde puede aplicarse la tcnica aproximada (/3RE =(180 x 1.6 kQ) =288 H.l > IOR, =240 kQ), lo cual permite un clculo de VB utilizando la regla del divisor de voltaje en el circuito de entrada. Para VB: 24 kQ(l6 V) 82kQ + 24kQ Con el hecho que VBE = 0.7 V se obtiene
VE
= 3.62 V
= VB -
V BE
= 3.62 V
- 0.7 V
= 2.92 V
6,8 Redes combinadas
285
lE
_R _ E
VE RE
2.92 V
:
:
1.825 mA
RE
1.6kQ
con
le '" lE : 1.825 mA
A continuacin, se encuentra que para esta configuracin
/D:/s:/e
y
VD : 16 V - /D(2.7 kQ)
: 16 V - (1.825 mA)(2.7 kQ)
16V - 4.93 V
: 11.07 V
La pregunta sobre cmo calcular Ve no es tan obvia. Tanto VCE como VDS son cantidades desconocidas que evitan que se establezca una relacin entre VD Y VeO de VE y VD' Un examen ms cuidadoso de la figura 6.45 indica que Ve est relacionado a Vs mediante Ves (suponiendo que VRc : O V). Si puede encontrarse VGS' se podr conocer VB , y calcularse Vea partir de
Luego surge la pregunta acerca de cmo encontrar el valor de ~sQ a partir del valor estable de ID' Los dos valores se encuentran relacionados mediante la ec~cin de Shockley:
y Vese puede detenninarse bajo un esquema matemtico al resolver VesQ y sustituir los valores
numricos. Sin embargo, se regresa al mtodo grfIco para trabajar slo en el orden inverso que se utiliz en las secciones precedentes. Primero se trazan las caractesticas de transferencia del JFET como se muestra en la figura 6.46. Luego se establece el nivel de 1DQ por medo de una lnea horizontal como se muestra en la misma figura. Luego se determina VGSQ al dibujar una lnea desde el punto de operacin hacia el eje horizontal, dando por resultado
El nivel de Ve:
Ve VB - VGsQ : 3.62 V - (-3.7 V)
: 7.32 V
ID (mA)
12 'DSS 10
--~~~~~~~~ -6 -5 O
Vp
ID =1.825 mA Q
286
Calcular VD para la red de la figura 6.47.

,---------~-o16V
EJEMPLO 6.14
3.6kf1
470 k.Q
fi= 80
2.4 kQ
.,..
Solucin
Fqura 6.47 Ejemplo 6.14 .
En este caso no existe una trayectoria obvia para determinar un valor de vohaje o de corriente para la configuracin a transistores. Sin embargo, al revisar el JFET con autopolarizacin, puede derivarse una ecuacin para VGS y as calcular el punto de operacin estable resultante con la ayuda de tcnicas grficas. Esto es,
con la cual se logra la recta de autopolarizacin que aparece en la figura 6.48 en

VGS
= -2.6 V
Para el transistor bipolar,

ID (mA)
lB = -
le
f3
1 mA = - - = 12.5 80
lDSS
J1A
6
5
4
VB = 16 V - lB(470 kQ) = 16 V - (12.5 ,uA)(470 kQ) = 16 V - 5.875 V = 10.125 V
1. 1.61 mA
l--I D =lmA
Q
VE ~ VD
VB - VBE
-4 -31-2 -1
Vp
10.125 V - 0.7 V 9.425 V
!
VGS
Q
=-2.6 V
Figura 6.48
Clculo del punto Q
6.8 Redes combinadas
287
6.9
DISEO
El proceso de diseo no est limitado slo a las condiciones de de. En el proceso del diseo total entran el rea de aplicacin, el nivel de amplificacin deseado, la potencia de la seal y
Figura 6.49 Configuracin de auto polarizacin que se disear.
las condiciones de operacin como unas cuantas de las condiciones existentes. Sin embargo, primero tiene que concentrarse en el establecimiento de las condiciones de de que se eligieron. Por ejemplo, si estn especificados los niveles de VD e ID para la red de la figura 6.49, puede detenninarse el nivel de VGSQ mediante una curva de transferencia y tambin se puede calcular Rs a partir de V GS ; -1nRs' Si est especificado V DD , puede calcularse el valor de RD a partir de RD ; (VDD - VD)IlD' Desde luego, es posible que los valores de Rs y de RD no sean valores estndar disponibles en el mercado, y que requieran del 'USo del valor comercial ms cercano. Sin embargo, junto con las tolerancias (rangos de valores) que normalmente se especifican para los parmetros de una red, rara vez causar un problema real'en el proceso de diseo la pequea variacin debida a la seleccin de valores estndares. La anterior es slo una posibilidad durante la fase de diseo que involucra la red"deJa figura 6.49. Es posible que slo se hayan especificado V DD y R D junto con el valor de VDS' Pero debe especificarse el dispositivo que se va a utilizar junto con el nivel de Rs' Parece lgico que el dispositivo deba tener un valor mximo de VDS mayor que el valor de diseo especificado con cierto margen de seguridad. Por lo general, para los amplificadores lineales es una buena prctica elegir los puntos de operacin que no alcancen los valores de saturacin (lDSS)' o las regiones de corte (Vp )' Es verdad que durante el diseo son razonables unos puntos iniciales, para VGSQ los valores cercanos a Vp /2 o de IDss /2 paralDQ Desde luego, en cualquier proceso de diseo no deben excederse los valores mximos de ID ni de VDS que aparecen en las hojas de especificaciones. Los ejemplos que siguen a continuacin tienen un diseo u orientacin hacia la sntesis, de tal forma que se proporcionan los valores especficos, y deben calcularse los parmetros de la red como RD , Rs' V DD , y as sucesivamente. En cualquier caso, el enfoque es en muchos casos opuesto al descrito en secciones anteriores. En algunos ejemplos. se trata slo de aplicar la ley de Ohm de una forma adecuada. En particular, si se solicitan valores de resistencias, el resultado se logra mediante la simple aplicacin de la ley de Ohm de la siguiente manera:
Rdesconocida =
1R
R
(6.34)
donde VR e IR a menudo son parmetros que se localizan en forma directa a partir de los valores de voltaje y corriente especificados.
EJEMPLO 6.15
Para la red de la figura 6.50 estn especificados los niveles de VDQ Y de 1DQ' Calcular los valores necesarios de RD y de Rs' Cules son los valores estndar ms cercanos disponibles en el
mercado?
20V
IDQ
= 2.5 mA
RD
F'Igura 6.50
Ejemplo 6.15.
288
Captulo 6
Polarizacin del FET
Solucin Por la definicin de la ecuacin (6.34),
20V - l2V
=
= - - = 3.2ka
8V
2.5mA
2.5mA
Al graficar la curva de transferencia de la figura 6.51 y dibujar la lnea horizontal en IDQ = 2.5 mA se obtiene VGsQ =-1 V, Y la aplicacin de VGS =-/rfis establecer el nivel de Rs'
Rs = _ -_(V-"G""SQ,--)
- - - = 0.4ka
2.5 mA
ID (mA)
6lDSS
-(- 1 V)
5
4
.... ---ID
3 2
=2.5mA
-3
Vp
-2
-1,
o
= -1 V
GSQ
Los valores ms cercanos disponibles en el mercado son

RD = 3.2 ka => 3.3 ka
Rs
= 0.4 ka
=> 0.39 ka
Para la configuracin de polarizacin mediante divisor de voltaje de la figura 6.52, calcular el valor de Rs si VD = 12 V Y VGsQ = -2 V. Solucin Ei nivel de VG se determina de la siguiente forma:
VG =
EJEMPLO 6.16
r-------------.-~16V
1.8kO:
91 ill
47 kQ(l6 V) 47 ka + 91 ka
= 5.44 V
0------0 12 V
~ _ _ _.... t--
con
ID
VDD - VD RD
47kQ
16V - 12V
=
= 2.22mA
~
1.8 kQ
Luego se escribe la ecuacin para VGS y se sustituyen los valores conocidos: VGS = VG
-
-~
Irfis
-2 V = 5.44 V - (2.22 mA)Rs -7.44 V = -(2.22 mA)Rs

y
Rs =
7.44 V 2.22mA
= 3.35 ka
El valor ms cercano que est disponible en el mercado es de 3.3 kQ.

6.9 Diseo
289
._------
---------------------------------------------EJEMPLO 6.17
Para la red de la figura 6.53 estn especificados los niveles de 1D{encendido}" Determine los valores de VDD Y de Rv'
VDS
e ID como VDS = iVDD e ID =
10 M.o.
Solucin
VDS
VGS(eN:rodido) = 6 V JD(enco:lldido) ::: 4 mA

VOS(rh)
=3v
Figura 6.53 EjeIlll'lo 6.17.
Con ID == 1D(encendido) :;;; 4 mA Y VGS;;::: VGS(encendido)
:;;;
6 V, para esta configuracin,
= V GS = +VDD 6V = iVDD
VDD = 12 V
de tal forma que
Con la aplicacin de la ecuacin (6.34) se obtiene
R
D
V RD
V DD -
VDS
V DD -
iVDD
DD ----'=--
+V
ID
y
1 D(encendido)
1D(encencido)
1D{encendido)
= -- =
4mA
6V
1.5kQ
que es un valor estndar disponible en el mercado.
6.10
LOCAUZACIN DE FALLAS
Cuntas veces se ha construido una red con cuidado slo para encontrar que cuando se aplica la potencia, la respuesta es totalmente inesperada y no cumple con los clculos teri-
cos? Cul es el siguente paso? Se trata de una mala conexin? Se trata de una mala lectura en el cdigo de color de un elemento resistivo o simplemente de un error en el proceso constructivo? Parece muy vasto y a menudo es frustrante el rango de posibilidades. El proceso de localizacin de fallas que se describi al principio del anlisis de las configuraciones a BIT debe cerrar la lista de posibilidades y aislar el rea del problema siguiendo un plan de ataque preciso. Por lo general, el proceso se inicia mediante una verificacin de la construccin de la red y de las conexiones de las terminales. Luego, se sigue con la verificacin de los niveles de voltaje entre las terminales especficas y la tierra, o entre las terminales de la red. Rara vez se miden los niveles de corriente porque estos manejos obligan a modificar la estructura de la red con objeto de insertar el medidor de corriente. Desde luego, una vez obtenidos los niveles de voltaje, pueden calcularse los niveles de la corriente empleando la ley de Ohm. En cualquier caso, debe tenerse una idea del nivel esperado del voltaje o la comente para que la medicin tenga cierta importancia. Por tanto, el proceso de localizacin de fallas puede iniciar con cierta esperanza de xito si se entiende la operacin
290
Capitulo 6
Polarizacin del FET
bsica de la red junto con algunos valores esperados del voltaje o la corriente. Para el amplificador a JFET de canal-n est entendido con claridad que el valor estable de VGSQ est limitado a O V o a un voltaje negativo. Para la red de la figura 6.54, VGSQ est restringido a los valores negativos en el rango desde O V hasta Vp" Si se Conecta un voltmetro como lo muestra la figura 6,54, con la punta de prueba positiva (normalmente roja) a la entrada y la punta de prueba negativa (normalmente negra) a la fuente, la lectura debe tener un signo negativo y una magnitud de unos cuantos volts. Cualquier otra respuesta tiene que considerarse como sospechosa y debe investigarse. El nivel de VDS normalmente se encuentra entre el 25 y el 75% de V DD , Una lectura de OV para VDS indica que o bien el circuito est "abierto" o el JFET tiene un corto circuito interno entre el drenaje y la fuente. Si VD tiene VDD volts, resulta obvio que no existe una cada a travs de RD debido a la falta de corriente a travs de RD y deben verificarse las conexiones para revisar su continuidad. Si el nivel de VDS parece inadecuado, puede verificarse sin problemas la continuidad de] circuito de salida al conectar a tierra la punta de prueba negativa del voltmetro, y tomando la medicin de los niveles de voltaje desde VDO a tierra con la ayuda de la terminal positiva, Si VD ~ VDD' puede que la corriente a travs de RD sea cero, pero existe continuidad entre VD Y VDD' Si Vs = VDD' el dispositivo no est abierto entre el drenaje y la fuente, pero tampoco "encendido". Sin embargo, se confirma la continuidad de Vs' En este caso es posible que exista una conexin pobre entre Rs y la tierra que puede no Ser muy obvia. Tambin es posible que la conexin interna entre el cable de la punta de prueba y el conector de la terminal se encuentren separados. Tambin existen otras posibilidades como un dispositivo en corto del drenaje a la fuente, pero la persona que se encuentre localizando la falla simplemente tendr que concentrar las causas posibles del funcionamiento errneo. Puede verificarse la continuidad de una red midiendo slo el voltaje a travs de cualquier resistencia de la red (excepto para Re en la configuracin JFET). La indicacin de una de O V revela de inmediato la falta de corriente a travs del elemento debido a un circuito abierto en la red. El elemento ms sensible en las configuraciones a BJT y JFET es el amplificador en s mismo. La aplicacin de un voltaje excesivo durante las fases constructiva o de prueba, o el uso indebido de valores incorrectos de resistores que ocasionan altos niveles de corriente, pueden destruir el dispositivo. Si se cuestiona la situacin del amplificador, la mejor prueba para el FET es el trazador de curvas, ya que no slo revela si el dispositivo es operable, sino tambin sus rangos de valores de corriente y voltaje. Algunos probadores pueden indicar que el dispositivo an se encuentra bsicamente en buen estado, pero no indican que su rango de operacin se ha reducido de manera severa. El desarrollo de buenas tcnicas de localizacin de fallas proviene en gran medida de la experiencia y el nivel de confianza en cuanto a qu esperar y por qu. Desde luego, existen ciertas ocasiones en que parecen desaparecer misteriosamente las razones de las causas de una respuesta extraa cuando se verifica una red. En estos casos, lo mejor es no confiarse y continuar Con la construccin. Debe encontrarse la causa de tal situacin "'buena o mala" muy sensible o de lo contrario puede volver a ocurrir en el momento ms inoportuno.
s
rojo negro
Vcs ..:
Rs
Figura 6,54
Verificacin de la
operacin en de de la
configuracin del JFET con autopo!arizacin.
6.11
FET DE CANAL-P
Hasta ahora el anlisis se ha limitado slo a los FET de canal-n, Para los FET de canal-p se necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones definidas de comente, como se muestra en la figura 6.55 para los diversos tipos de FET. Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente de alimentacin es un voltaje negativo que consume corriente en la direccin indicada. En particular, se observa que contina la notacin de doble subndice para los voltajes tal como se defini para el dispositivo de canal-n: V GS' VDS' y as sucesivamente. Sin embargo, en este caso VGS es positivo (positivo o negativo para el MOSFET de tipo decrementa!) y VDS negati va.
6.11 FET de canal-p
291
-r:;
-V DD
ID
IDSS
RD
h+
+
VGS tls Rs
O
VDS
Vp
VGS
V DD tlD RD
ID
lDss
=R
+
R,
Rs
I~
VGS _
+
VDS
., ,.
tls
VG
Vp
VGS
-VDD
RD
RG
tlD
+
VDS
+
VGS
VGS
Figura 6.55
Configuraciones de cana.l-p.
Debido a las similitudes entre el anlisis de los dispositivos de canal-n y de canal-p, en realidad puede asumirse como un dispositivo de canal-n con una fuente inversa de voltaje y desarrollar el anlisis completo. Cuando se obtienen los resultados, estar correcta la magnitud de cada cantidad, aunque la direccin de la corriente y la polarizacin del voltaje tendrn que nvertirse. Sin embargo, el siguiente ejemplo demostrar que con la experiencia que se ha logrado a travs de los dispositivos de canal-n es bastante directo el anlisis de los dispsitivos de canal-p.
292
Captulo 6
Polarizacin del FET
~ ------------------------------------------------------------EJEMPLO 6.18 y
Calcular 1DQ' V esQ
VDS
para el JFET de canal-p de la figura 6.56.
1.8k!l
'-_____ +-+t/s
~F
Figura 6.56
Ejemplo 6.18.
Solucin
- - - - - = -4.55 V
20kQ(- 20 V)
20 kQ + 68 kQ
Con la aplicacin de la ley de voltaje de Kirchhoff se obtiene

Ve - Ves + Irfis = O
y
Ves = Ve + Irfis
Seleccionando ID = O mA se tiene
tal como aparece en la figura 6.57.

Cuando se elige V GS = O V, se obtiene
ID = - - = Rs
Ve
-4.55 V 1.8 kQ
= 2.53mA
que tambin aparece en la ligura 6.57. El punto de operacin estable que se obtiene a partir de la figura 6.57:
ID, = 3.4 mA
Ves, = 1.4 V
/D (mAl
ID=3.4mA.-Q
-5 -4 -3 -2 -1
o1I
I
4 Vp
Figura 6.57 Clculo del punto Q para la coniguracin de JFET de la figura 6.56.
6.11
FET de canaJ-p
293
Para Vos' con la ley de voltaje de Kirchhoff se obtiene
-loRs + Vos - loRo + Voo = O

y
Vos = -Voo + lo(Ro + Rs)

= -20 V + (3.4 mA)(2.7 kQ + 1.8 kQ) = -20 V + 15.3 V = -4.7 V
6.12
CURVA UNIVERSAL DE POLARIZACIN PARA JFET
Debido a que la solucin de una configuracin a FET necesita que se dibuje la curva de transferencia en cada anlisis, se desarroll una curva universal til para cualquier nivel de I DSS y de Vp. En la figura 6.58 se proporciona la curva universal de un JFET de canal-n o el MOSFET de tipo decremental (para los valores negativos de VesQ )' Se observa que el eje horizontal no es el de VGS' sino el de un nivel nonnalizado definido por V GS/ IV p 1, con la indicacin IV p 1, lo que significa que slo debe tomarse en cuenta su magnitud, mas no su signo. Para el eje verticalla escala tambin es un valor normalizado de loilo~s' El resultado es tal que cuando lo = lossel cociente es 1, y cuando VGS = Vpel cociente VG / I V p I es de-!. Se observa tambin que la escala para ID/IDSS se encuentra a la izquierda en lugar de la derecha como se encontr para ID en los ejercicios anteriores, Las dos escalas adicionales a la derecha necesitan presentarse. La escala vertical llamada m puede utilizarse por s misma para encontrar la solucin a las configuraciones de polarizacin fija. La otra escala, llamada M, se utiliza junto con la escala m
!.L
I DSS
m=--
IVpl
M=m x
Rs IDss
IVpl
vGO
-"-'Figura 6.58
H- -.:-.. -h- C-e~i-+:.

-0.6
---~
-! t----,
+-,
'--+-"
Curva universal de polarizacin para el JFET.
-0.8
-0.4
-0.2
294
Captulo 6
Polarizacin del FET
para encontrar la solucin para la configuracin mediante divisor de voltaje. Las escalas para m y M provienen de un desarrollo matemtico que involucra las ecuaciones de la red y la escala normalizada recin presentada. La siguiente descripcin no se concentra sobre el motivo por el cual la escala m se extiende desde O a 5 cuando VGsil Vp I = -0.2, Y la escala M desde O a 1 cuando \/GS ~ Vp = 0, sino en la fonna de usar las escalas resultantes para obtener una solucin para las configuraciones. Las ecuaciones de m y de M son las siguientes, con \/G tal como se defini por medio de la ecuacin (6.15).
J
m=--IDssRs
IVpl
(6.35)
(6.36)
con
VG =
R2 VDD
R + R 2
Es importante tener en cuenta que la belleza de este mtodo se debe a que ya no es necesario trazar la curva de transferencia para cada anlisis, a que la sobreposicin de la recta de polarizacin resulta mucho ms sencilla y a que son menos los clculos. El uso de los ejes m y M se explica mejor mediante unos ejemplos que utilicen dichas escalas. Una vez que ha quedado claro el procedimiento, es mucho ms rpido el anlisis y ms preciso tambin.
Calcular los valores del punto de operacin estable tanto de ID como de VGS para la red de la fIgura 6.59.
16V
EJEMPLO 6.19
3.9Hl
0.05 ll'
o V,
V;
0-0
--...,)11----,----..
0.05
~F
lMO
1.6kO
40 ll'
...
Solucin
Hgura 6.59
Ejemplo 6.19 .
Calculando el valor de m, se obtiene
m = - - = - - - - - - = 0.31 IDssRs (6 mA)(1.6 kQ)

La recta de autopolarizacin definida por Rs se grafica al dibujar una lnea recta desde el origen y a travs del punto definido por m = 0.31, as como se muestra en la figura 6.60. El punto Q obtenido: 0.18
y
IVpl
1-3VI
-0.575
6.12 Curva universal de polarizacin para JFET
295
ID
I Dss
m=-5
-1
IV,I
[DssRs
GG M=m x IVpl
H--,--
.. +--1
..J __ _
_.~
~ ,,-,-~
H0.2
j,
t
,
'
PuntOQ:_'J'~~I016~9):_ T ~~t :1:-;:

+
-++
: -0.2
O.3f~'~
o
_1.0
-0.8
-0.6,
-0.4
VGS =-0.575 IV,I

Figura 6.60 Curva universal para los ejemplos 6.19 y 6.20.
VGS =-0.26 IV,I
Los valores del punto de operacin estable de ID Y de V GS pueden calcularse despus de la
siguiente manera:
l DQ = 0.181DSS = 0.18(6 mAl = 1.08 mA
y
VGsQ = -0.5751 Vp 1
= -0.575(3 V) = -1.73 V
EJEMPLO 6.20
Calcule los valores en el punto de operacin de ID Y VGS para la red de la figura 6.61.
~--------~~--~18V
2.2kO 91OkO
1.uF
......---1:'(1------<0 V,
Vi 0-0-_~:):~---+---11-
1.uF
220kO
1: 1.2 kO
296
FIgura 6.61
Ejemplo 6.20.
Solucin
El clculo de m da
m
~
1Vp 1 --
1--6 V 1 ----(8 mA)( 1.2 kQ)
0.625
La determinacin de VG
(220 kQ)(l8 V)
~
= 3.5
910 kQ + 220 kQ
Al encontrar M se tiene
M
m x
VG
I
vpl
0.625 (3.5 6V
V) ~ 0.365
Ahora que se conocen m y M, puede dibujarse la recta de polarizacin sobre la figura 6.60. Entonces, se observa que aunque los valores de IDSS y Vp son diferentes para las dos redes, puede utilizarse la misma curva universal. Primero se encuentra M sobre el eje M como se indica en la figura 6.60. Despus se dibuja una lnea horizontal hacia el eje m, yen el punto de interseccin con el eje se aade entonces la magnitud de m, como lo muestra la figura. Con el punto que se obtuvo sobre el eje m y la interseccin sobre M, se dibuja una lnea recta para intersecar la curva de transferencia y as definir el punto Q.
Esto es,
y
IDQ
~
e con
0.531DSS
0.53(8 mAl ~ 4.24 mA
VGsQ ~ -0.261 V p 1 ~ -0.26(6 V) ~ -1.56 V

En esta seccin se desarrolla el anlisis por computadora de una configuracin a JFET mediante un divisor de voltaje usando los programas tanto BASIC como PSpice. El enfoque de PSpice es muy sinlar cuando empleamos la configuracin a BIT del captulo 4. Si se elige BASIe se necesitar de un mtodo matemtico que incluir encontrar la solucin de una ecuacin cuadrtica.
PSpice (versin DOS)

En la figura 6.62 se redibuja la configuracin mediante divisor de voltaje de la figura 6.61 usando los nodos y parmetros del dispositivo que se definieron de acuerdo al captulo 5. Los
W 8V
2.2kQ 9!OkQ
VTO_V
__ 6V
BETA = IDSS =0.222 x 1O-3AN 2 220kQ
m
1.2kQ
IV p l2
figura 6.62
Red de la figura 6.61
IIJ.
con nodos definidos para un anlsis
mediante PSpice.
297
oc Bias of JFET confiquration in Fig. 6.61

CIRCUlT DESCRIPTION
********.************************.*******.***************************.
VDD 2 O 18V
Rl 2 1 910K
R2 1 O 220K RD 2 3 2.2K
RS 4 O 1.2" J1 3 143M
.MODEL JK KJF(VTO--6V BETA-.222E-3) .oc VOD 18 18 1

.PRINT OC V(l,4} I(RO) .OPTIONS NOPAGE EllO
\'TO
Junction FET NOOEL PARAMETERS

JK
NJF
-6
BETA
222.000000E-06
****
DC TRANSFER CURVES
V(l,4) -1.565E+OO i(RD) '.225E-Ol
TEMPERATURE.
27.000 DEG
VDD 1.800E+Ol
Figura 6.63 Anlisis mediante PSpice de la configuracin de la figura 6.61.
I?ar~metros
son capturados, segn aparecen en la figura 6.63, de igual fonna que en los captulos previos con el JFET introducido, usando los formatos descritos tambin en el captulo 5. El voltaje que se solicita como V(l,4) es VGS y la corriente I(RD) es ID . Se observa cmo son similares los resultados con los del ejempl6 6.20 con ID = 4.24 rnA (ejmplo 6.20) e ID = 4.23 mA (PSpice), y VGS = -1.56 V (ejemplo 6.20) y VGS Q = -1.57 V (PSpice). Q
Q Q

La red de la figura 6.62 aparecer como se muestra en la figura 6.64 cuando se aplique la versin para Windows de PSpice. Excepto por el JFET, se ha descrito en captulos anteriores el
Figura 6.64 Representacin esquemtica de la red de la figura 6.62.
procedimiento para inicializar la red con los enunciados VIEWPOINTS e IPROBE. El JFET J2N3819 aparece dentro de la biblioteca eval.slb de la caja de dilogo Gel Part, la cual se seleccion mediante la secuencia Draw - Get New Part - Browse. Cuando se elige en la biblioteca, la Descripcin (Descriplion) que aparece sobre la lista en la caja de dilogo, se
298
Captulo 6
Polarizacin del FET
indica como un JFET de. tipo decremental de canal-n (n-channel jfet-depletion). Si se selecciona OK, aparecer el smbolo JFET para su ubicacin en la pantalla. Se coloca el JFET sobre la localizacin deseada y se oprime el botn derecho del apuntador (mouse) para terminar el proceso. Para los valores iniciales de VTO y BETA, slo se selecciona el smbolo JFET que est sobre el dibujo una vez (pero slo una vez) y se opta por la seleccin Edit en la barra de mens. Siguiendo la secuencia Edit - Model - Edit Instance Model, el Editor de Modelo (Model Editor) aparecer y se podr inicializar VTO en -{iV y BETA en 0.222E-3. Una vez
inicializados, se elige OK para asignar estos valores en la aplicacin. En este ejemplo, VIEWPOINTS e IPROBE tendrn toda la informacin necesaria. Para
acelerar la ejecucin, se selecciona Analysis seguido por Probe Setup y se elige Do Not Auto-Run Probe. Una vez que se termina. la secuencia OK - Analysis - Simulation proporcionar los resultados que aparecen en la figura 6.64. La corriente de drenaje igual a 4.23 mA es una rplica exacta de la solucin con DOS as como el voltaje VGS = V(l,4) =3.5044 V -5.076 V =-1.57 V.
BASIC
Si se utiliza un lenguaje como BASIC, entonces es necesario encontrar una solucin comn
mediante el empleo de tcnicas matemticas para las ecuaciones que se definieron por la red y el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo est descrito por la ecuacin de Shockley (6.65b): (6.37)
mientras que la red est definida por (figura 6.65b)
VGS = VG
con
Irfis
(6.38) (6.39)
VG =
R2 VDD
R + R2
Si se inserta la ecuacin para ID [ecuacin (6.37)] en la ecuacin (6.38), se obtiene
R
Ipss
V,
--)1--+--'"
R,
v,
VGG
(a)
vGS
(b)
Ftgura 6.65 Configuracin mediante divisor de voltaje Que se analizar mediante el empleo de BASIC.
299
la cual, cuando se expande, genera la siguiente ecuacin cuadrtica
IDssRs ---V2 + V2 GS
p
'-~
(1 -
2IDS sRs) Ves + (lDSSRS - VG) = O Vp

~
'--.-----"
Las soluciones a la ecuacin cuadrtica estn determinadas por
-b -lb' - 4ac
2a
siendo la solucin real aquel valor de VGS que caiga dentro del rango entre Oy Vr El programa probar desde luego, el valor de b2 - 4ac, indicando que no existe solucin en caso de tener un valor negativo. Luego, los voltajes del drenaje y la fuente son
(6.40)
Vs = IvRs
y
(6.41) (6.42)
VDS = VD - Vs
En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se utilizan en el mdulo 11000. En la figura 6.66 aparece el listado del programa junto Con una ejecucin con los mismos valores utilizados en el anlisis PSpice. Una vez ms es importante notar la correspondencia tan cercana entre los resultados.
TABLA 6.2 Ecuaciones y enunciados para el mdulo 11 000

Ecuacin Enunciado para computadora
GG = (R2/(Rl + R2)) , DD VS=ID'RS GS=VG-VS ID = SS'
(1 -
TABLA 6.3 Ecuaciones y variables del programa para el mdulo 11000

Variable de la ecuacin Variable del programa
VG VS VD GG DD GS DS VP ID SS Rl
R2
vG=--VDD
R2
R +Rz
Vs = l"Rs vGs=vG-VS
lD=IDS{ v::]
A = IDssRs
GSNP) ; 2
Vi
2lDssRs 8=1---Vp
A=SS'RSNP;2
B= 1-2' SS' RSNP C=SS' RS-GG D=B ;2-4'A'C VI = (-B + SQR(D))/(2' A)
RS RD
C=IDssRs-VG
D = B2 -4AC
-B +
'iD
2A
Vz=
-B-W
2A
V2 = (-B - SQR(D))/(2' A) VD=DD-ID' RD VS=ID'RS DS=VD-VS
VD= VDD-1aRD
300
2. REM
10 REM .**.***.*************.*********.************* 30 REM Module tar FET de Bias Calculations

40 REM 60 REM
50 REM ********************************************* PRINT "This program provides tbe de bias calculations" PRINT "for a JFET or depletion MOSFET" PRINT "voltage-divider confiquratlon." PRINT PRINT "Enter the fOllowing cireuit data:~
PRINT
100 110 120 130 140 150 160 170 180 190 200 210 220 230 240 250 260 270 280 290 300 310 320 310 340
INPUT "Rl (use lE30 if open)-";R1 ..... ;R2 INPUT "R2
rHPUT "RS-"';RS
INPUT "RO-" RO PRINT INPUT "Supply voltage, VOD="DD PRIIIT PRINT "En~er the followin9 device data:"
INPUT "Oratn-aouree saturation current, IDSS~"SS INPUT "Gate-aouree pinoho!f voltaqe, VP-"VP
PRINT :PRINT REH Nov do bias caleulations GOSUB 11000 PRINT "Bia~ current ls, IP-";ID*1000;"mA" PRINT MBias voltages are=~ PRINT "VGS-";GS"volts" PRINT Vo--;VD;"volts" PRINT VS";VS"volts
PRINT "VDS="DS"volts"
350 END
11000 REK Module for FET dc bias calculationd 11010 GG-(R2(Rl+R2))*DD 11020 A-SS*RS/VP~2
11030
11040 o-SS*RS-GG l1Q50 D-B~2-4*A*C 11060 IF 0<0 THEN PRINT -No solution!!!" :STOP 11070 Vl=(-S+SQR(D))(2*A) 11080 V2-(-S-SQR(D))(2'A) 11090 IV ABS(VlABS(VP) THEN GS=V-2 11100 IF ABS(V2ABS(VP) TREN GS=Vl 11110 ID-SS*(1-GS/VP)A2 11120 VS=XD*'RS 11130 VG-GG 11140 VD-OD-IO.RD 11150 OS=VD-vS 11160 RBTURN
RUN This program provides the de bias calculations for a JFET or depletion MOSFET yoltage-divider eonfiquration.
B-l-Z*SS*RS/VP
tnter tha following circuit data: Rl (use lEJO if open)=? 910E3 R2 =? 220E3 RS-? 1.2E3 RD-? 2.2El supply voltage, VDD=? 18
Entar the followinq de~ee data: Drain-souree saturation current, 10S8-? BE-J Gate-souree pinchoff voltage, VP=? -6 aias current i_, IO~ 4.26821 aias voltaqes are: VGS--l.617427 volts VD- 8.~09939 volts
~
vs-
VDS=
5.121852 volts 3.488087 volts
Figura 6.66 Programa en BASIC para el anlisis de la red de la figura 6.65.
301
.-r;
------PROBLEMAS
1. Para la configuracin de polarizacin fija de la figura 6.67: a) Trazar las caractensticas de transferencia del dispositivo. b) Sobreponer la ecuacin de la red en la misma grfica. e) Calcular IDQ y VDSQ ' d) Con la ecuacin de Shock.ley, resuelva IDQ y luego localice VDSQ ' Comprela con las soluciones del inciso c.
12 V
IMn
...
Figura6.67
Problemas 1,35,38,41. .
2. Para la configuracin de polarizacin fija de la figura 6.68, determine: a) ID Y Ves utilizando un mtodo puramente matemtico. b) Rpita el fnciso a con un mtodo grfico y compare los resultados. e) Encuentre VDS' VD' VG Y Vs utilizando los resultados del inciso a.
16 V
2.2kl
lvss = 10 rnA
+
IMl
Vp =-4.5 V
3V

3. Dado el valor de VD medido en la figura 6.69, calcule:
a) b) e)
[D.
VDS.
...
14 V
VcC.
1.6 kl
VD =9 V
+
VDS IDSs=8mA Vp =-4 V
302
4. Determine VD para la configuracin de polarizacin fija de la figura 6.70.
5. Determine VD para la configuracin de polarizacin fija de la figura 6.71.

20V
18 V
2.2kil
2kil
VD
1 Mil
2 Mil
4V-
Figura 6.70
Problema 4.
Figura 6.71
Problema 5.

6. Para la configuracin de autopolarizacin de la figura 6.72: a) Trace la curva de transferencia para el dispositivo. b) Sobreponga la ecuacin de la red en la misma grfica. c) Calcule IOQ y V GSQ' d) Encuentre VDS' VD' Ve y Vs'
18 V
1.5 kil
I pss = lOmA Vp =-4 V
I Mil 750il
FIgura 6.72 Problemas 6. 7. 36. 39, 42.
* 7. Determine IOQ para la red de la figura 6.72 utilizando un mtodo puramente matemtico. Esto es,
establezca una ecuacin cuadrtica para ID Y seleccione la solucin compatible con las caractersticas de la red. Comprela con la solucin que se obtuvo en el problema 6. 8. Para la red de la figura 6.73, calcule: a) VesQelo ' b) VDS' VD' G y Vs' 9. Dada la medcin Vs = 1.7 V para la red de la figura 6.74, calcule: a) I DQ
b) VGsQ' c) I Dss' d) VD' e) VDS'
Problemas
303
* 10.
Encuentre para la red de la figura 6.75:

a)
ID' VDS'
b)
C)
VD"
d)
12V
VS'
18 V
20V
2.2kil
2kil
I[)SS
= 6 mA
Vp =-<:' v
IDSS =4.5 roA Vp =-5 V
I Mil
v, = 1.7 V
1.6kil
I Mil
0.51 kil
0.68 kn
Figura 6.73
Problema 8.
Figura 6.74
Problema 9.
FIgura 6.75
Problema lO.
* 11.
Encuentre V s para la red de la figura 6.76.

IDSS=6mA vp =-6 v
14 V
2.2kil
0.39 kil
6.4
Polarizacin mediante divisor de voltaje
12. Determine para la red de la figura 6.77:

a)
VD'
b) ID Q Y VDS' Q
e)
VD
y Vs'
20 V
d) V DS Q '
910kil
IDSS= lOmA
Vp =-3.5 V
LIHl
FIgura 6.77 Problemas 12. 13. 43.

13. a) Repita el problema 12 con Rs = 0.51 ka (aproximadamente e150% del valor de 12). Cul es el efecto de un Rs menor sobre ID Y VGS ? . Q Q b) Cual es el menor valor posible de Rs para la red de la figura 6.77?
304
Capitulo 6 Polarizacin del FET
14. Para la red de la figura 6.78, VD := 9 V. Calcular:

a) b)
ID' Vs, VDS'

VG' VGs'
c) d) a) b)
VI"
I
* 15. Especifique para la red de la figura 6.79:

Y V GsQ ' DQ VDSyVS'
18 V
f
750 kQ
16 V
+
Vo
+
VOS
.t-
1Vs
VDS
91 kQ
0.68 kQ
Figura 6.78
Problema 14.
Figura 6.79 Problemas 15,37,40.
* 16.
Dado V DS := 4 V para la red de la figura 6.80, encuentre:

a) ID' b) VDY Vs.
c)
VGS'
12V
a)
6.5
I
MOSFET de tipo decremental

3kQ
17. Calcular para la configuracin de autopolarizacin de la figura 6.81:

DQ
GsQ
'
b)
VDS Y VD'
* 18. Calcule para la configuracin de la figura 6.82:

a)
ID Q y Ves' Q
VDS Y Vs.
b)
l
18 V
2.2 kQ
4V
2kQ
14 V
-3V

1.2 kQ
1 MQ
0.43 kQ
0.39 kQ
-4V
...
Figura 6.81
Problema 17.
Problemas
305

19. Para la configuracin de la figura 6.83 calcule: a) IDa
b) VeSQyVDSQ' e) VD y Vs d) VDS-
20. Calcular para la configuracin mediante divisor de voltaje de la figura 6.84:

a)
[Da
b)
y V GSQ ' VDyVs.

24 V
22 V
1.2 kQ
lOMQ 2.2 kQ
*lDQ
VGS(Th) = 3 V
VaS(Th)
ID(meendido)==
~IDQ
1MQ
+
VDSQ
=4 V
VGS(=udid<l) == 7 V
1f)(cncendidQ) = 5 mA
6.8MQ
5 mA VG5(cncendido) == 6 V
+
VGSQ
VesQ
0.51 kQ
0.75kQ
...
figura 6.83
Problema 19.
6.8 Redes combinadas
* 21.
Calcular para la red de la figura 6.85:

a)
VG . b) VGS elD e) lE' Q Q
d) e)
lB. VD.
f)
Ve
r-------~--------~--~20V
$
>
91kQ >330kQ
J.J kQ
L::
lB
r ....
FE
.1-
~= 160
VD
IDss=6mA Vp =-6V
flDQ
+
VasQ
1~
>
18kQ
>I.2kQ
306
Captulo 6
Polarizacin del FET
Figura 6.85
Problema 21.
* 22.
Detennine para la red combinada de la fgura 6.86:

a) b)
e)
VB' Vc' VE' lE' le ID'
d) e) f)
g)
lB' Ve> Vs VD'

VCE'
VDS'
: 40 kQ
2.2 kQ
>
v,
Vc
+
VCE
r
~ 10 kQ
....
p= lOO
~ lE
1.2 kQ
6.9 Diseo
* 23. * 24.
Disee una red de autopolarizacin empleando un transistor JFET con lvss = 8 rnA Y Vp = -6 V para obtener un punto Q en 1D = 4 mA utilizando una fuente de 14 V. Asuma que J.. D = 3RS Y use los valores estndar. Q
= 10 mA y Vp
Disee una red mediante divisor de voltaje empleando un MOSFET de tipo decremental con 1DSS = -4 V para obtener un punto Q en 1DQ = 2.5 mA utilizando una fuente de 24 V. Adems. fije Ve = 4 Vy utilice RD = 2.5R s con R = 22 MQ. Utilice los valores estndar.
25. Disee una red como la que aparece en la figura 6.39 empleando un MOSFET de tipo incremental con VGS(Th) = 4 V, k =0.5 x 10--3 AJV2 para obtener un punto Q en 1DQ = 6 mA. Utilice una fuente de 16 V Y valores estndar.
6.10
Localizacin de fallas
* 26.
Qu sugieren las lecturas de cada configuracin de la figura 6.87 acerca de la operacin de la red?
12 V 12 V
12V
2kQ
2kQ
2kQ
4V
1MQ 1kQ
!--oOV
1 Mil
+
12 V 1 Mil
...
Col
...
...
Problemas
Flgura 6.87 Problema 26.
307
'" 27. Aunque las lecturas de la figura 6.88 por principio sugieren que la red/st comportndose de forma adecuada. deterrnine una causa probable del estado indeseable d\a red. '" 28. La red de la figura 6.89 no est operando de manera adecuada. Cul es la causa especfica de su falla?
20V
20V
330kQ
2.2kQ 330kQ
2kQ
14.4 V
3.7V-r---......
75kQ
l ill
6.25 V 75 kQ
1 ill
...
F"lgura 6.88 Problema 27. F"lgura 6.89 Problema 28.
6.11
FET de canal-p
29. Para la red de la figura 6.90, calcule: a) IDQ y VGsQ ' b) VDS.
e)
VD.
30. Para la red de la figura 6.91, determine: a) I y VGsQ . DQ b) VDS.

e)
VD.
-IBV
-16V
2.2kQ
2kQ
IMn
VGSml)
=-3 V
1D(tllCeDdido) = 4 mA
IMn
VGS(eocendido) = -7 V
0.51 ill
F"lgura 6.91
Problema 30.
6.12 Curva universal de polarizacin para JFET

31. Repita el problema 1 utilizando la curva universal de polarizacin para JFET. 32. Repita el problema 6 usando la curva universal de polarizacin para JFET. 33. Vuelva a hacer el problema 12 utilizando la curva universal de polarizacin para JFET. 34. Repita el problema 15 ayudado con la curva universal de polarizacin para JFET.
308
Captulo 6
Polarizacin del FET

ID
Q
Q
35. Desarrolle un anlisis con PSpice (DOS) de la red del problema 1. Calcule
Y V GS .
Q
Q
36. Desarrolle un anlisis con PSpice (DOS) de la red del problema 6. Calcule ID Y VGS 38. Desarrolle un anlisis con PSpice (Windows) de la red del problema 1. 39. Desarrolle un anlisis con PSpice (Windows) de la red del problema 6.
40. Desarrolle un anlisis con PSpice (Windows) de la red del problema 15.
37. Desarrolle un anlisis con PSpice (DOS) de la red del problema 15. Calcule I DQ , VesQ y VDS
41. Utilizando BASIC, calcule 1DQ Y V esQ para la red del problema 1. 42. Utilizando BASIC, calcule IDQ y VGsQ para la red del problema 6.
~,.
Utilizando BASIC. calcue ID Ves y VDS p"'a >red del problema 12.
Problemas
309
CAPTULO
Modelaje de transistores bipolares

7.1 INTRODUCCIN
En el captulo 3 se presentaron aspectos como la construccin bsica, la apariencia y las caractersticas del transistor. En el captulo 4 se examin con detalle la polarizacin de de. En este apartado se examinar la respuesta de ac en pequea seal del amplificador a BJT mediante la revisin de los modelos que se utilizan con ms frecuencia para representar al transistor en el dominio senoidal en ac. Uno de los primeros intereses en el anlisis senoidal en ac de las redes de transistores es la magnitud de la seal de entrada, porque sta detenninar si deben aplicarse las tcnicas de pequea sealo de gran seal. No existe una lnea divisoria entre ambas, pero la aplicacin y la magnitud de las variables de inters relacionadas con las escalas de las caractersticas del dispositivo, por lo general, establecen con claridad cul mtodo es el adecuado, La tcnica de
pequea seal se presenta en este captulo y las aplicaciones de gran seal se examinan en el captulo 16.
Existen dos modelos que se utilizan con frecuencia en el anlisis en ac de pequea seal ~ de redes de transistores: el modelo re y el equivalente hlbrido, Este captulo presenta no slo ambos modelos, sino que define el papel de cada uno y la relacin que hay entre ambos.
7.2
AMPUFlCACIN EN EL DOMINIO DE AC
En el captulo 3 se demostr que se puede utilizar el transistor como un dispositivo amplificador. Esto es, la seal senoidal de salida es mayor que la seal de entrada o, dicho de otra manera, la potencia en ac de la salida es mayor que la potencia en ac de entrada. Luego surge la pregunta sobre la manera en que la potencia en ac de salida puede ser mayor que la potencia en ac de entrada. La conservacin de la energa establece que a travs del tiempo la potencia total de salida, Po' de un sistema no puede ser mayor que su potencia de entrada, P;, y que la eficiencia definida como r = PJP; no puede ser mayor que 1. El factor que falta en la presentacin anterior que permite que la potencia en ac de salida sea mayor que la potencia en ac de entrada es la potencia aplicada de dc. sta es una contribucin a la potencia total de salida, aunque parte de ella se disipe por medio del dispositivo y los elementos resistivos. En otraS palabras, existe un "intercambio" de potencia de dc al dominio de ac que permite el establecimiento de una mayor potencia de ac de salida. De hecho, se define una eficiencia de conversin por medio de 7J = P o(ac/Pi(dc)' donde po(ac) es la potencia en ac de la carga, y Pi(dc) es la potencia de de suministrada. Quiz el papel de la fuente de dc pueda describirse mejor si se considera primero la red de de simple de la figura 7.1. La direccin de flujo resultante est indicada en la figura junto con una grfica de la corriente i en funcin del tiempo. Ahora se insertar un mecanismo de control como el que se muestra en la figura 7.2. El mecanismo de control es tal, que la aplicacin de
L-
1.1
1 (constante)
o
Figura 7.1 Corriente estable
fija.da mediante una fuente de.
311
~ I~
de control
M"anismo Itr v:" ~1 . ,

i
i~JE
una seal relativamente pequea al mecanismo de control puede ocasionar una oscilacin mucho mayor en el circuito de salida. Para el sistema de la figura 7.2 el valor pico de la oscilacin est controlado por el nivel de de establecido. Cualquier intento de exceder el lmite establecido por el nivel de dc dar por resultado un "recorte" (aplanado) de la regin pico de la seal de salida. Por tanto, y en general, el diseo adecuado del amplificador requiere que los componentes de y en ac sean sensitivos a los requerimientos y limitaciones del otro.
Sin embargo, en realidad es una fortuna que los amplificadores de pequea seal a transistores puedan considerarse lineales para la mayora de las aplicaciones, permitindose el uso del teorema de la superposicin para aislar el anlisis dc del anlisis ac.
7.3
o
Figura 7.2 Efecto de un elemento de control sobre el flujo de estado estable del sistema elctrico de la figura 7.1.
MODELAJE DE TRANSISTORES BJT
La clave para el anlisis en pequea seal de los transistores es el uso de circuitos equivalentes (modelos} que se presentarn en este captulo.
Un modelo es la combinacin de elementos del circuito, seleccionados de forma adecuada, que mejor se aproximan al comportamiento real de un dispositivo semiconductor que est bajo condiciones especificas de operacin.
Una vez que se determina el circuito equivalente en ac, se puede reemplazar en el esquema el smbolo grfico del dispositivo por este circuito y pueden, entonces, aplicarse los mtodos bsicos del anlisis de circuitos ac (anlisis de mallas, anlisis por nodos y el teorema de Thvenin) para determinar la respuesta del circuito. Hoy en da, ~xisten dos importantes corrientes de pensamiento respecto al circuito equivalente que sustituir al transistor. Durante muchos aos tanto las instituciones industriales como las educativas se apoyaban mucho sobre los parmetros h'bridos (los cuales sern presentados en breve). El circuito equivalente de parmetros hbridos sigue siendo muy popular, aunque ahora debe compartir su utilizacin con un circuito equivalente que se deriv directamente a partir de las condiciones de operacin del transistor: el modelo r,. Los fabricantes continan especificando los parmetros luaridos para una regin de operacin en particular en sus hojas de especificaciones. Los parmetros (o componentes) del modelo r, pueden derivarse de manera directa a partir de los parmetros hbridos. Sin embargo, el circuito luarido equivalente se condiciona por estar limitado a un conjunto en particular de condiciones de operacin si se debe considerar como preciso. Los parmetros del otro circuito equivalente pueden determinarse para cualquier regin de operacin dentro de la regin activa y no estn limitados por el conjunto nico de parmetros proporcionados en las hojas de especificaciones. En contraste, el modelo r, fracasa por no considerar el nivel de impedancia de salida del dispositivo, ni en el efecto de retroalimentacin de la salida a la entrada. Debido a que ambos modelos se emplean en forma extensiva en la actualidad, los dos se examinan con detalle en este texto. En algunos anlisis y ejemplos se requerir el modelo hbrido, mientras que en otros se utilizar el modelo r, de manera exclusiva. Sin embargo, en el texto se harn todos los esfuerzos para mostrar cun relacionados estn los dos modelos, y cmo el aprovechamiento de uno conduce al aprovechamiento natural del otro. En un esfuerzo para demostrar el efecto que tendr el circuito equivalente en ac sobre el siguiente anlisis, se debe considerar el circuito de la figura 7.3. Es importante asumir por el momento que ya est determinado el circuito equivalente de ac en pequea seal. Debido a que slo se est interesado en la respuesta en ac del circuito, todas las fuentes de de se pueden reemplazar por un potencial equivalente de cero (corto circuito) debido a que slo aproximan el nivel de de (estable) del voltaje de salida y no la magnitud de la excursin de la salida en ac; esto est claramente expuesto en la figura 7.4. Los niveles de dc fueron importantes slo para determinar el punto de operacin Q adecuado. Una vez que stos se fijaron, se pueden eliminar los niveles de de del anlisis en ac de la red. Adems, se seleccionaron el par de capacitores de acoplamiento el y e 2 y el capacitar de desvo e 3 para tener una pequea reactancia a fa frecuencia de la aplicacin. Por tanto, para cualquier propsito prctico, pueden sustituirse mediante una trayectoria de baja resistencia o por un corto circuito de polarizacin; pero es
312
Captulo 7
Vee
Re R
B
Vo
e e,I
E
R,
+
V,
'\
r
~
+
Vi
R, RE
-.L
le
3
Figura 7.3
Circuito de transistor
bajo examen en esta discusin introductoria.
Re R
e
B
R,
V,
+
V,
Vi
R,
'\
-.,,.
Figura 7.4 La red de la figura 7.3 despus de la eliminacin de la fuente de de y la insercin del corto circuito equivalente para los capadtores.
evidente que esto ocasionar un "corto" del resistor de polarizacin RE" Recuerde que los capacitores asumen un equivalente de "circuito abierto" bajo condiciones de estado de de estable, lo que permite un aislamiento entre los estados de los niveles de de y las condiciones estables. Si se establece una tierra comn y se reorganizan los elementos de la figura 7.4, R I Y R 2 estarn en paralelo, y Re aparecer de colector a emisor como lo muestra la figura 7.5. Debido a que los componentes del circuito equivalente del transistor que aparecen en la figura 7.5
+
R,
+
V,
Vi
li Zi
Circuito equivalente de ac en pequea seal para el tran~istor
RII R,
'\
-....
..
Z,
lo
+
Re
VD
..
313
Figura 7.5 Redibujo de la figura 7.4 para el anlisis en ac y pequea seal.
7.3 Modelaje de transistores B.IT
utilizan componentes familiares como resistores y fuentes controladas independientes, se pueden aplicar las tcnicas de anlisis como la superposicin, el teorema de Thvenin, y as sucesivamente, para determinar las cantidades deseadas. Si se examina con mayor detalle la figura 7.5, se pueden identificar las cantidades importantes que se elegirn para el sistema. Debido a que el transistor es un dispositivo amplificador, se podra esperar alguna indicacin acerca de cmo se relaciona el voltaje de salida Vo con el voltaje de entrada Vi' la ganancia en voltaje, En la figura 7.5 se observa para esta configuracin que Ji == lb Y que Jo;;:: le' las cuales definen la ganancia en corriente A;;:: J/Ji" La impedancia de entrada 2, y la impedancia de salida 20 son particularmente importantes en el prximo anlisis. En las siguientes secciones se hablar mucho ms acerca de estos parmetros. En resumen, el equivalente de ac de una red se obtiene:
1. Haciendo todas las fuentes de dc cero y reemplazndolas por un corlo circuito equivalente 2. Reemplazando todos los capacitores por un corto circuito equivalente 3. Eliminando todos los elementos en paralelo con un elemento de desvo mediante los equivalentes de corlo orcuito que fueron presentados en los pasos 1 y 2 4. Redibujando la red de manera ms conveniente y ms lgica
En las siguientes secciones los circuitos re y el hbrido equivalente se presentarn para completar el anlisis en ac de la red de la figura 7.5.
7.4
LOS PARMETROS IMPORTANTES: Z, Zo' Av' A
Antes de investigar los circuitos equivalentes para los amplificadores a BIT con mayor detalle, primero se estudiarn aquellos parmetros de un sistema de dos puertos que son de vital importancia desde los puntos de vista de anlisis y de diseo. Para el sistema de dos puertos (dos pares de terminales) de la figura 7.6, el lado de la entrada (el lado en el cual se aplica normalmente la seal) est situado a la izquierda y el lado de la salida (donde est conectada la carga) se localiza a la derecha. De hecho, para la mayora de los sistemas elctricos y electrnicos el flujo general nonnalmente es de izquierda a derecha. Para ambos conjuntos de terminales, la impedancia entre cada par de terminales bajo condiciones normales de operacin es muy importante.
+
V;
1,
1,
Sistema de dos
puertos
Z,
+
V,
F'tgura 7.6 Sistema de dos puertos.
Impedancia de entrada, Z
Para el lado de la entrada, la impedancia de entrada 2 est definida por la ley de Ohm de la siguiente forma: (7.1)
Si la seal de entrada Vi es cambiada, se puede calcular la corriente I utilizando el mismo nivel de impedancia de entrada. En otras palabras:
314
Captulo 7 Modelaje de transistores bipolares
Para el anlisis en pequea seal, una vez que se ha determinado la impedancia de entrada, se puede emplear el mismo valor numrico para los niveles cambiantes de la seal aplicada.
De hecho. Se encontrar en las prximas secciones que la impedancia de entrada de un transistor puede calcularse de forma aproximada mediante las condiciones de polarizacin de de, las cuales son condiciones que no cambian slo porque vara la magnitud de la seal de ac aplicada. Es muy notable que para las frecuencias dentro del rango bajo a medio-bajo (normalmente $ 100 kHz):
La impedancia de entrada para un amplificador a transistor a BiT es puramente resistiva en naturaleza, y dependiendo de la manera en que se utilice el transistor, puede variar desde unos cuantos ohms hasta los megaohms.
Adems:
No se puede emplear un hmetro para medir impedancia de entrada en pequea seal debido a que ste opera en el modo de dc.
La ecuacin (7.1) es particularmente til porque proporciona un mtodo para medir la resistencia de entrada en el dominio de ac. Por ejemplo, en la figura 7.7 se aadi un resistor sensor en el lado de la entrada para permitir una determinacin de Ji mediante el empleo de la ley de Ohm. Se puede utilizar un osciloscopio o un multmetro digital sensible (DMM) para medir tanto el voltaje V" como el Vi- Ambos voltajes pueden ser de pico a pico, ovalares nns, siempre y cuando ambos valores utilicen el mismo estndar. Luego se determina la impedancia de entrada de la siguiente manera:
v-v.
S
(7.2)
(7.3)
-Zi
+
V
Sistema de dos puertos
Figura 7.7 Determinacin de Z,"
La importancia de la impedancia de entrada de un sistema se puede demostrar mejor por medio de la red de la figura 7.8. La fuente de la seal tiene una resistencia interna de 600 Q Yel sistema (posiblemente un amplificador a transistor) tiene una resistencia de entrada de 1.2 kQ. Si la fuente fuera ideal (R, = OQ).los 10 mV completos seran aplicados al sistema, pero por la
Rfueotc
..,.
+
Vs
600 Q
..
Zi = 1.2 ka
lOmV
+
V, Amplificador
figura 7.8 Demostracin del

impacto de Z en la respuesta del amplificador_
7.4
Los parmetros importantes: Zi' ZfI' Av' Ai
315
impedancia de la fuente, se debe calcular el voltaje de entrada utilizando la regla del divisor de voltaje de la siguiente malnera: V. :;::
,
2V
I S
(1.2 kQ)(lO mV)
"ti
-J.
; 6.67 mV
+ Rfuente
1.2 kn + 0.6 kn
De este modo slo el 66.70/0 de toda la seal de entrada est disponible en la entrada. Si 2i fuera slo de 600 n, entonces 11'. ;-~(l0 rnV); 5 mV o el 50% de la seal disponible. Desde luego. si 2; 8.2 kn, v. ser del '93.2% de la seal aplicada. Por tanto, el nivel de la impedancia de , " entrada puede tener un i~pacto significativo sobre el nivel de la seal que alcance el sistema (o amplificador). En las sigulentes secciones y captulos se demostrar que la resistencia de entrada en ac es dependiente en eH caso de que el transistor est en la configuracin de base comn, emisor comn, o de cole4tor comn y la colocacin de los elementos resistivos.
EJEMPLO 7.1
Para el sistema de la figu a 7.9, calcule el valor de la impedancia de entrada.
R,cmor
+1
V,
IkU
2mV
'\,
vi = J.2m~
l'
Zi
t
I
-1
Solucin'

v, - V,
2 mV - 1.2 mV
0.8 mV ; ; 0.8 !lA
Ikn
Ikn
1.2 mV V, = 1.5 kQ Z= - = 0.8 !lA li
Impedancia de salida, Zo
La impedancia de salida;naturalmente se define en el conjunto de terminales de salida, pero esta definicin es un pocp diferente cuando se trata de la impedancia de entrada. Esto es:
La impedancia de s~lida se determina en las terminales de salida viendo hacia atrs al sistema con la seial aplicada igual a cero.
Por ejemplo, en la tlgura 7.10 la seal aplicada se hace cero volts. Para determinar 2 0 , se aplica una seal, Vs' a las:tenninales de salida y se mide el nivel de Vo con un osciloscopio o un DMM sensible. Luego s<t calcula la impedancia de salida de la siguiente manera:
1 = V-V ___ o
0
(7.4)
Rsensor
8J
o
=Vo 1
o
(7.5)
316
Rfucnlc
-"AA
VD
Figura 7.10 Determinacin deZo.
--lo
'C,":'
Z"
'VV
I
_1 +
En particular, para las frecuencias en el rango bajo a medio (normalmente::; 100 kHz):
La impedancia de salida de un amplificador a transistor BJT es resistiva por naturaleza y, dependiendo de la configuracin y la colocacin de los elementos resistivos, Zo puede variar desde unos cuantos ohms a un valor que puede exceder los
2MQ.
Adems:
No se puede utilizar un hmetro para medir la impedancia de salida en pequea seal debido a que el hmetro trabaja en el modo de de.
Para las configuraciones de amplificador donde se desea una ganancia significativa en corriente, el nivel de 20 debe ser tan grande como sea posible. Como se demostr en la figura 7.1 L si 20 ~ RL' la mayor parte de la comente de salida pasar a la carga. En las siguientes secciones y captulos se demostrar que con frecuencia 20 es tan grande respecto a RL que se puede reemplazar por un equivalente de circuito abierto.
R
L
P:'\r3
Ro R L
ILIR o
Figura 7.11 EfectodeZn " Roen la corriente JL de carga o salida.
Calcular el nivel de impedancia de salida para el sistema de la figura 7.12.
EJEMPLO 7.2
+
Vo = 680 mV
-z,
Vo
20kil
Figura 7.12
Ejemplo 7.2.
Solucin
1o
= =
vVo
1o
1 V - 680 rnV 20 kQ
320 mV 20 kQ
= 16
)lA
Rsensor
20
680 rnV
16 )lA
= 42.5
kQ
Ganancia en voltaje, Av
Una de las caractersticas ms importantes de un amplificador es la ganancia en voltaje en pequea seal, como se detennina mediante
I =:, I
Av
(7.6)
7.4
los parmetros importantes: Zj' Zo' A", A
317
Para el sistema de la figura 7.13, no se ha conectado una carga a las terminales de salida y el nivel de ganancia determinado por la ecuacin (7.6) se refiere como la ganancia de voltaje de sin carga. Esto es:
Vo
!
;-1
(7.7)
RL
'"
00
Vi
Q (circuito abierto)
-Z
+
Vi
Figura 7.13 Determinacin del voltaje de no carga.
En el captulo 9 se demostrar que: Para los amplificadores a transistores, la ganancia de voltaje sin carga es mayor que la ganancia de voltaje con carga.
Para el sistema de la figura 7.13 que tiene una resistencia de fuente Rs' el nivel de Vi debera determinarse primero utilizando la regla del divisor de voltaje antes de calcular la ganancia V/Vs. Esto es,
v.,
con
ZV , ,
Z, + Rs Z, Z + R ,
v.,
V., Vo
Al',
V, V,
Vo V,
V, Vo V,
de tal forma que
A,.
Z Z + R,
A. \- :-"L
(7.8)
De manera experimental. la ganancia de voltaje Al" o AV:>:L se puede calcular simplemente al medir los niveles de voltaje adecuados por medio de un osciloscopio o un DMM sensible, y sustituyendo en la ecuacin correspondiente.
Dependiendo de la configuracin, la magnitud de la ganancia en voltaje para un amplificador a transistor de una etapa normalmente est en el rango de menos de 1 a unos cuantos cientos. Sin embargo, un sistema multietapas (multiunidades) puede tener una ganancia en voltaje de varios miles.
EJEMPLO 7.3
Para el amplificador a BJT de la figura 7.14, detenninar:

a) b)
e)
Vi' li'
Z.
A",
d)
318
Captulo 7
R,
r----4~
1.2kU
+
-Zi
Vi
---o
Amplificador
V, =40mV '\"
BIT
AI>,;L
-IL--_--<>-~
= 320
V,=7.68V
Solucin
v, V,
b)
Y Vi =
V,
A \} t"L
7.68 V 320
24 rnV
1,
V, - Vi
40 rnV - 24 rnV 1.2 kQ 24 rnV 13.33 LA = 1.8 kQ
= 13.33 j1A
R,
e)
Zi =
V,
1,
d)
"
= =
Zi Z. , + R,
AV
NL
1.8 kQ 1.8 kQ + 1.2 kQ
(320)
= 192
Ganancia en corriente, A
La ltima caracterstica numrica que ser tratada es la ganancia en corriente definida mediante
(7.9)
Aunque por lo general sta recibe menor atencin que la ganancia en voltaje, es, sin embargo,
una cantidad importante que puede tener un impacto significativo en la efIciencia total de un diseo. En general:
Para los amplificadores a BJT, la ganancia en comente normalmente vara desde un nivel apenas inferior a 1 hasta un nivel que puede exceder los 100.
Para la situacin con carga de la figura 7.15,
l, =
Vi
lo =
V,
li
Zi
l,
Amplificador BIT
+
Figura 7.15 Determinacin
Vi ....... Z,
e>------
de la ganancia de corriente cargada.
7.4
Los parmetros importantes: Zi' Zo' Av' A;
319
re
con
A,
lo
~ ~
Vo/R L
V/Z
VoZ
~
li
V,RL
Ai
-A ,
Zi
(7.10)
RL
La ecuacin (7,10) permite determinar la ganancia en corriente a partir de la ganancia en voltaje de los niveles de impedancia.
Relacin de la fase
La relacin de la fase entre las seales senoidales de entrada y de salida es importante por una variedad de razones prcticas. Afortunadamente:
Para el transistor amplificador tipico a frecuencias que permiten ignorar los efectos de los elementos reactivos, lS seales de entrada y de salida estn o bien lS(f' fuera de fase o en fase.
La razn de la situacin anterior se aclarar en los siguientes captulos.
Resumen
Hasta aqu se han presentado los parmetros de importancia primaria de un amplificador: la impedancia de entrada 21' la impedancia de salida Zf)' la ganancia de voltaje Av> la ganancia de corriente A i Y la relacin de la fase resultante. Otros factores. tales como la frecuencia aplicada en los extremos bajo y alto del espectro de frecuencias. afectarn algunos de estos parmetros. pero esto se discutir en el captulo 11. En las siguientes secciones y captulos. todos los parmetros se determinarn para una variedad de redes de transistores para pennitir una comparacin de las ventajas y de las desventajas de cada configuracin.
7.5
EL MODELO DE TRANSISTOR
re~
El modelo r l requiere un diodo y una fuente de corriente controlada para duplicar el comportamiento de un transistor en la regin de inters. Recuerde que una fuente controlada de corriente es aquella donde los parmetros de la fuente de corriente estn controlados por medio de una corriente situada en cualquier otro lugar de la red. De hecho: Los amplificadores a transistor BiT son conocidos como dispositivos de corriente controlada.
Configuracin de base comn

En la figura 7.16a se ha insertado un transistor pnp dentro de la estructura de dos puertos, y es necesario para la discusin de las ltimas secciones. En la figura 7.16b el modelo re para el transistor se ha colocado entre las mismas cuatro tenninales. Como se observ en la seccin 7.3. el modelo (circuito equivalente) se selecciona de tal forma que se aproxime al comportamiento del dispositivo que est reemplazando en la regin de operacin de inters. En otras palabras, los resultados obtenidos con el modelo en su lugar deben ser relativamente cercanos a aquellos que se consiguen con el transistor real. En el captulo 3 se estudi que una unin de un transistor en operacin est polarizada de manera directa, mientras que la otra est polarizada inversamente. La unin en polarizacin directa se comportar de fonna similar a un diodo (ignorando los efectos de los cambios de valores de VCE) como lo veritlcan las curvas de la figura 3.7. Para la unin de la base al emisor del transistor de la figura 7.16a, la equivalencia del diodo de la figura 7.16b entre las mismas dos terminales parece ser muy apropiada. Tngase presente que para el lado de la salida las curvas horizontales de la figura 3.8 revelaron que le == l, (como se calcul a partir de l,. = al) para el rango de valores de VCE" La fuente de corriente
320
Capitulo 7
1,
Eo--~~----------~
1,
e
0----":----,
r-I
-----=--..0 e
le = al,.
t
B~------------~--------------~B
(b)
-1,
b~------~----~------------~b
Figura 7.16 a) Transistor BJT en base comn: b) modelo re para la c:onfiguracin de la figura 7.16a.
de la figura 7 .16b establece el hecho de que le = ale' apareciendo la corriente de control!e del lado de la entrada del circuito equivalente como se detennin en la figura 7 .16a. Por tanto. se ha establecido una equivalencia en las tenninales de entrada y de salida con la fuente controlada de corriente, proporcionando as un vnculo entre las dos; una revisin inicial hubiera sugerido que el modelo de la figura 7 .l6b es un modelo vlido del dispositivo real. En el captulo 1 se analiz cmo la resistencia en ac de un diodo puede detenninarse por medio de la ecuacin r" = 26 mVI1D , donde ID es la corriente de dc a travs del diodo en el punto Q (estable). Esta misma ecuacin se puede utilizar para encontrar la resistencia en ac del diodo de la figura 7 .16b si slo se sustituye la corriente del emisor de la siguiente manera:
r,'= .----1E~
26 mV
(7.11 )
El subndice e de re se seleccion para enfatizar que es el nivel dc de la coniente del emisor la que determina el nivel de la resistencia en ac del diodo de la figura 7.16b. Sustituyendo el valor obtenido de r, en la figura 7.16b dar por resultado el muy til modelo de la figura 7.17.
.-1------00
t
b~----~~
-1,
le =
al~
~b
____4-__________
Figura 7.17 Circuito equivalente re de base comn.
Debido al aislamiento que existe entre los circuitos de entrada y de salida de la figura 7.17, es obvio que la impedancia de entrada Z para la configuracin de base comn de un transistor es simplemente re' Esto es, (7.12) z. = r
L--.-'-'_::....'-' CH
Para la configuracin de base comn, los valores tpicos de Z varan desde unos cuantos ohms hasta un mximo de aproximadamente 50 .0..
Para la impedancia de salida, si se hace cero la seal, entonces 1, O A e 1, al, a (O Al = O A, obtenindose una equivalencia de circuito abierto en las terminales de la salida. El resultado es que para el modelo de la figura 7.17, (7.13)
7.5
E( modelo de transistor r,
321
En realidad: Para la configuracin de base comn, los valores tpicos de Zo estn en el rango de los megaohms.
La resistencia de salida de la configuracin de base comn est detenninada por la pendiente de las lneas que fonnan las caractersticas de salida como se muestra en la figura 7.18. Suponiendo que las lneas estn perfectamente horizontales (una aproximacin excelente), dara por resultado la conclusin de la ecuacin (7.13). Si se tuviera cuidado para medir 20 de forma grfica o experimental, se obtendran niveles ubicados normalmente en el rango de 1 a 2 MQ.
/e (mA)
/ r" I=4mA 4~ __----------~--------~

3~
Pendiente :: .!....
________________~ lE = 3 mA
IE= 2 mA
2b-----------------o
VeB
figura 7.18 Definicin de 20'
En general, para la configuracin de base comn, la impedancia de entrada es relativamente pequea y la impedancia de salida es muy grande. Ahora se determina la ganancia en voltaje para la red de la figura 7.19.
vu
y
= -loRL = - (-l,)R L = al,R L

IZ , , = IeTe
Vo
aIeRL
V,
as que
A, =
V,
1,r,
A,
aRL
r,
RL
(7.14)
r,
ICB
al
Para la ganancia en comente,
A,
1o
-1, 1,
(7.15)
li
1,
A, = -a '" -1
ICB
+
Vi
/,
+
Amplificador BIT de base
Z,
comn
FIgUra 7.19 Definicin deAv =VO IV, para la configuracin de base comn.
322
Captulo 7
El hecho de que la polaridad del voltaje Vo como lo detennin la corriente 1, sea el mismo que el definido por la figura 7.19 (~s decir. el lado negativo est en potencial de tierra) indica que tanto Vo como Vi estn en fase para la configuracin de base comn. Para el transistor npn en la configuracin de base comn la equivalencia podra parecerse a la mostrada en la figura 7.20.
E 0---'-----_ _-"
1,
,------="--0 e
le
0---_--,
1,
1,
Ir---------~~~DC
f
8-------------~
1 e = al ,
______________OB
bo------~
_____
____________
~Db
Figura 7.20
Modelo aproximado para la configuracin de base comn para un transistor npn.
Para una configuracin de base comn de la figura 7.17 con lE = 4 roA. ex:= 0.98, y se aplica una seal en ac de 2 m V entre las tenninales de la base y el emisor: a) Calcular la impedancia de entrada. b) Determinar la ganancia en voltaje si se conecta una carga de 0.56 kQ a las terminales de salida. e) Encontrar la impedancia de salida y la ganancia en corriente. Solucin
a)
EJEMPLO 7.4
26 mV 26 mV re ~ - - - ~ - - - ~ 6.5 Q lE 4 mA
2 mV -6.5 Q
Vo
~
~
307.69 !lA
I,R L
o:I,R L
(0.98)(307.69 !lA)(0.56 kQ)
168.86 mV
y
O
A ,.
vo
V;
----~
168.86 mV
2 mV
84.43
a partir de la ecuacin (7.14).
(0.98)(0.56 kQ)
A,
~
84.43
r,
6.5 Q
el 2
"
00
lo A; ~ - - ~
1,
-o:
-0.98
como se defini por medio de la ecuacin (7.15)
Configuracin de emisor comn

Para la configuracin de emisor comn de la figura 7.21 a, las terminales de entrada son las terminales de la base y el emisor, pero en este caso la salida se establece entre las terminales del colector y del emisor. Adems. la terminal del emisor ahora es comn a los puertos de entrada y de salida del amplificador. Sustituyendo el circuito equivalente re para el transistor npn se obtiene la configuracin de la figura 7.21 b. Obsrvese que la fuente controlada de corriente an est conectada entre las terminales del colector y de la base, y el diodo entre las
7.5 F.I. modelo de transistor r,
323
,------oc
1,
Oc
E
1')
Figura 7.21
figura 7.21a.
eo-----------~------------------_oe
lb)
a) Transistor BJT en emisor comn; b) modelo aproximado para la configuracin de la
terminales de la base y el emisor. En esta configuracin, la corriente de la base es la corriente de entrada, mientras que la comente de salida an es le' Segn lo estudiado en el captulo 3, las comentes de base y del colector estn relacionadas por medio de la siguiente ecuacin:
(7.16)
~or. tanto,
la corriente a travs del diodo est determinada por

1, = 1, + lh = f3lb + lb
1, =
(13
+ l)lb
(7.17)
Sin embargo, debido a que la beta en ac por lo general es mucho mayor que 1, se emplear la siguiente aproximacin en el anlisis: r---------,
(7.18)
La impedancia de entrada est determinada por el siguiente cociente:

VI
Z:;;;
;;:
Vbe
lb
El voltaje Vbe est a travs de la resistencia del diodo como se muestra en la figura 7.22. El nivel de r, an est detenninado por la corriente dc lE. Al aplicar la ley de Ohm da
Vi ;::: Vbe ;::: Iere == /3lb re

oc
1=l"
+
V
~
+
V..
I
le =
f3Jb
V
r.
eo-------~~~----------------~e
Figura 7.22 Determinacin de Zi utilizando el modelo aproximado.
324
Captulo 7
La sustitucin genera
2
1
:::
Vbe =: {3Ib r e
lb lb
:----_~o,
,------, _v/
Z, '" (3r,
ICE -' ,
(7.19)
En esencia, la ecuacin (7.19) establece que la impedancia de entrada para una situacin como la que se muestra en la figura 7.23 es beta veces el valor de re" En otras palabras, un elemento resistivo en la terminal de emisor se refleja en el circuito de entrada mediante un factor de multiplicacin {3. Por ejemplo, si re = 6.5 Q como en el ejemplo 7.4 y {3 = 160 (muy normal), la impedancia de entrada se ha incrementado a un nivel de Z '" {3r, = (160)(6.5 a) = 1,04 kQ
~-----t
Para la configuracin de emisor comn, los valores tpicos de Z definidos mediante j3re estn en el rango desde unos cuantos cientos de ohms al rango de los kilohms con valores mximos de aproximadamente 6 a 7 kilohms.
Para la impedanca de salida, las caractesticas de inters son el conjunto de salida de la figura 7.24. Se observa que la pendiente de las curvas se incrementa en la corriente del colector; mientras mayor es la pendiente, menores el nivel de impedancia de salida (Z). El modelo re de laflgura 7.21 no incluye una impedancia de salida, pero si sta se encuentra disponible de un anlisis grfico o de las hojas de especificaciones, se puede incluir como lo muestra la figura 7.25.
e o---------+---~e
tlgura 7.23 Impacto de re sobre la impedancia de entrada.
t le
10
_ _---,,--_ _-0
(mA)
~endiente = ...!-.
'01"-....
8
_ _ _L-_ _--o e
6
____
20IJ.A
figura 7.25 Inclusin de ro en el circ.uito equivalente de transistor.

-IO~A
- _ - - - - : : : : : : - - - - - 1, = O ~A
'--
Pendiente:::: -
r'2
!O
20
FI.gura 7.24 Definicin de ro para la configuracin de emisor comn.
Para la configuracin de emisor comn, los valores tpicos de Za estn en el rango de los 40 a los 50 kQ,
Para el modelo de la figura 7.25, si la seal aplicada se hace cero, la corriente le es de O A Y la impedancia de salida es
' - -_ _ 0 __ 0_--'
Z = r
CE
(7.20)
Desde luego, si se ignora la contribucin debida a ro como en el modelo re' la impedancia de salida se define mediante Zo := 00 Q, Ahora se determinar la ganancia de voltaje para la configuracin de emisor comn de la figura 7.26 utilizando la suposicin de Zo::: 00 Q. El efecto de incluir se considerar en el captulo 8. Para la direccin definida de lo y la polaridad de Vo'
'0
7,5 El modelo de transistor re
325
0....- - -
+
Amplificador
BJT de emisor
comn
Figura 7.26
Determinacin de
la ganancia de voltaje y corriente para el amplificador

o~--
de emisor comn.
El signo negativo simplemente refleja el hecho de que la direccin de Iu en la figura 7.26 establecera un voltaje Vo con la polaridad opuesta. Continuando se obtiene
VD = -loRL = -1,R L = - [31,R L

y
de tal fonua que
(7.21 )
El signo negativo resultante para la ganancia de voltaje revela que los voltaje de salida y de entrada estn fuera de fase por 1800 La ganancia de corriente para la configuracin de la figura 7.26:
=
(7.22)
Empleando los hechos de que la impedancia de entrada es [3r" la corriente del colector es [3lh' y la impedancia de salida es ro' el modelo equivalente de la figura 7.27 puede ser una herramienta til en el siguiente anlisis. Para los valores nonnales de los parmetros, la configuracin de emisor comn puede considerarse con un valor moderado de impedancia de entrada, una alta ganancia de voltaje y de corriente, y una impedancia de salida capaz de incluirse en el anlisis de la red.
lb
I
~ P'.
f31, 4
4 4
"
Figura 7.27 Modelo re para la
configuracin de emisor comn.
EJEMPLO 7.5
Dados [3 120 e lE = 3.2 mA, para una configuracin de emisor comn con ro = ~ Q, calcular: a) Z,. b) A, si se aplica una carga de 2 kQ. c) A, con la carga de 2 kQ. Captulo 7 Modelaje de transistores bipolares
326
re
Solucin al
r
26 mV
= =
26 mV 3.2 mA
= 8.125 Q
lE
Y Z, =
b)
f3r,
= (120)(8.125 Q) = 975 Q
= -246.15
RL 2 kQ La ecuacin (7.21): A" = - - - =r"
8,125 Q
c)
A, =
ID
1,
f3
= 120

Para la configuracin de colector comn normalmente se aplica el modelo definido para la configuracin de emisor comn de la figura 7.21, en lugar de definir un modelo para la configuracin de colector comn. En los captulos subsecuentes se investigarn una cantidad de conftguraciones de colector comn y ser muy claro el impacto del mismo modelo.
7.6
EL MODELO HBRIDO EQUIVALENTE
En la seccin 7.5 se seal que el modelo r, es sensible al nivel de operacin de dc del amplificador. Para que se describa el modelo hbrido equivalente en esta seccin, se definieron los parmetros en un punto de operacin que puede o no reflejar las condiciones de operacin reales del amplificador. Esto se debe a que las hojas de las especificaciones no proporcionan parmetros para un circuito equivalente en cada punto de operacin posible. Debern seleccionarse aquellas condiciones de operacin que reflejan las caractersticas generales del dispositivo. Como se muestran en la figura 7.28, los parmetros hbridos se redibujan a partir de la hoja de especificaciones para el transistor 2N4400 descrito en el captulo 3. Se proporcionan los valores a una corriente de colector de dc de 1 mA y con un voltaje colector-emisor de 10 V. Adems, se da un rango e valOTes paTa cada parmetro con el objeto de guiar el diseo o anlisis inicial de un sistema. Una ventaja obvia de la hoja de especificaciones consiste en el conocimiento inmediato de los valores tpicos de los parmetros del dispositivo comparado contra otros transistores. Las cantidades he' h re hfe y hoe de la figura 7.28 se conocen como los parmetros hbridos y consisten en los componentes de pequea seal del circuito equivalente que se describir en . breve. Durante aos. el modelo hbrido junto con todos sus parmetros fue el modelo seleccionado por las comunidades educativas e industriales. Sin embargo, ho)' en da se aplica el modelo re con ms frecuencia, pero a menudo el parmetro hoe del modelo hbrido equivalente
M' . mImo
Impedancia de entrada (lc = 1 mA de, VCE = lOV de,
Mximo
e::
1 kHz) 2N4400
h" h"
liJe
0.5
75
8.0
kQ
Relacin de retroatimentaci6n de voltaje (lc = 1 mA de, Va = lOv de, fe:: 1 kHz) Ganancia de corriente en pequea seal = 1 mA de, Va = IOV de, e:: 1 kHz) 2N4400 Admitancia de salida = 1 mA de, Va - = 10 V de,
0,1
xl()-'
(le
20
250
1 ~S
{le
e::
1 kHz)
he,
LO
30
F"J.gUra 7.28
Parmetros hbridos para el transistor 2N4400.
7.6 El modelo hbrido equivalente
327
---~--_.~
se emplea para proporcionar cierta medida de la impedancia de salida. Debido a que las hojas de especificaciones proporcionan los parmetros hbridos y que el modelo hbrido contina recibiendo mayor atencin, es muy importante que el modelo hbrido se cubra con cierto detalle en este libro. Una vez desarrollado, sern muy aparentes las similitudes entre los modelos re e hbrido. De hecho, una vez que se hayan definido los componentes de uno para un punto de operacin en particular, estarn disponibles de forma inmediata los parmetros del otro. La descripcin del modelo equivalente hbrido dar principio con el sistema general de dos puertos de la figura 7.29. El siguiente conjunto de ecuaciones (7.23) es slo una de las muchas fannas en que se pueden relacionar las cuatro variables de la figura 7.29. Sin embargo, es el que ms se utiliza en el anlisis de circuitos de transistores, por lo que se tratar en fonna detallada en este captulo.
1 00---'-- -
1,
1, <> - - --'----<>0 2
t'oo----
-.------.-------------02'
Figura 7.29 Sistema de dos puertos.
(7.23a)
[o
= h2 !i + h22 Vo
(7.23b)
Los parmetros que relacionan las cuatro variables son llamados parmetros h, por la palabra "hbrido". Se eligi este trmino debido a que la mezcla de variables (Ve l) en cada ecuacin ocasionan un conjunto "hbrido" de unidades de medicin para los parmetros h. Se puede entender mejor 10 que representan los diversos parmetros h y cmo puede determinarse su magnitud mediante el aislamiento de cada uno examinando la relacin resultante. Si de forma arbitraria se hace V, = O(poniendo en corto circuito las terminales de salida), al resolver h ll en la ecuacin (7.23a), se obtendr lo siguiente:
~i
Ji ivo=O
ohms
(7.24)
Esta relacin indica que el parmetro h ll es un parmetro de impedancia con las unidades de ohms. Debido a que se trata del cociente del voltaje de entrada entre la corriente de entrada estando en cono circuito las tenninales de salida, se llama parmetro de impedancia de entrada a corto circuito. El subndice 11 en h II indica el hecho de que el parmetro se calcul mediante un cociente de cantidades medido en las terminales de entrada. Si se hace Ji igual a cero abriendo las terminales de entrada, se obtendr 10 siguiente para h 12 : sin unidad (7.25)
Por tanto, el parmetro h 12 es el cociente entre el voltaje de entrada y el voltaje de salida con la corriente de entrada igual a cero. No tiene unidades, ya que se trata de un cociente entre los valores de los voltajes, y se llama parmetro de la relacin de voltaje de transferencia inversa a circuito abierto. El subndice 12 de h 12 revela que el parmetro es una cantidad de transferencia calculada mediante un cociente entre mediciones de entrada y de salida. El primer dgito del
328
subndice indica la cantidad medida que aparece en el numerador; el segundo dgito define la fuente de la cantidad que aparece en el denominador. Se incluye el trmino inverso porque el cociente es un voltaje de entrada sobre un voltaje de salida en vez del cociente inverso que por lo general es interesante. Si en la ecuacin (7.23b). V() se hace cerO una vez ms mediante el corto circuito de las tenninales de salida, se obtendr lo siguiente para h21 :
h 21 =
1
"
' ti" =0
sin unidad
(7.26)
1,
Obsrvese que ahora se cuenta con el cocient~ de una cantidad de salida a una cantidad de entrada. Ahora se utilizar el trmino directo en lugar de inverso como se aplic para h l '2: El parmetro h 21 es la relacin de la corriente de salida a la corriente de entrada con las terminales de salida en corto circuito. Este parmetro. as como h 12 no tiene unidades debido a que se trata del cociente entre valores de comente. De manera formal se llama parmetro de la relacin de transferencia directa de corriente a corto circuito. El subndice 21 indica una vez ms que se trata de un parmetro de transferencia estando la cantidad de salida en el numerador y la cantidad de entrada en el denominador. El ltimo parmetro. h 22 . se puede encontrar una vez ms al abrir las terminales de entrada para hacer 11 = O Y resolviendo h22 en la ecuacin (7.23b):
h 22
1"
V,
J, '"
siemens
(7.27)
Debido a que se trata de la relacin de la corriente de salida al voltaje de salida. el parmetro de conductancia de salida se mide en siemens (S). Se llama parmetro de admitanda de salida a circuito abierto. El subndice 22 indica que se calcul mediante el cociente de cantidades de salida. Ya que cada trmino de la ecuacin (7.23a) tiene la unidad volt. se aplicar la ley de voltaje de Kirchhoff"hacia atrs" para encontrar un circuito que se "acomode" en la ecuacin. Llevando a cabo esta operacin se obtiene en circuito de la figura 7 .30. Debido a que el parmetro h ll tiene la unidad ohm, ste se representa mediante un resistor en la figura 7.30. La cantidad h2 es adimensional y por tanto aparece simplemente como un factor de multiplicacin del trmino de '"retroalimentacin" en el circuito de entrada. Debido a que cada trmino de la ecuacin (7 .23b) tiene las unidades de corriente. se aplicar la iey de corriente de Kirchhoff "hacia atrs" para lograr el circuito de la figura 7.31. Debido a que h 22 tiene las unidades de admitancia. las cuales representan la conductancia en el modelo del transistor, se representa mediante un smbolo del resistor. Sin embargo, se debe considerar que la resistencia en ohms de este resistor es igual al recproco de la conductancia (l/h..,..,). El circuito equivalente en "ac" completo para el dispositivo lineal bsico de tres tennin-aIes se indica en la figura 7 .32junto con un nuevo conjunto de subndices para los parmetros h. La notacin de la figura 7.32 es de una naturaleza ms prctica porque relaciona los parmetros h con el cociente resultante que se obtuvo en los ltimos prrafos. La eleccin de las literales es obvia a partir del siguiente listado: h ll ~ resistencia de entrada (input) ~ h h l2 -t relacin de voltaje de transferencia inversa (reverse)
'.
o
1t:Vo
'\.,
Figura 7.30 Circuito equivalente hbrido de entrada.
1,
v,
--7
hr
+
v,
o
Ii
h,
'\IV'>I
h,Vo
+1
'\,
h,
1,
Figura 7.31 Circuito equivalente hbrido de salida.
h,
-1
Figura 7.32 Circuito equivalente hbrido completo.
329
---~~--_.~
h 21 ..... relacin de corriente de transferencia directa (forward) ..... h h22 ..... conductancia de salida (output) ..... ho El circuito de la figura 7.32 se puede aplicar en cualquier dispositivo o sistema electrnico lineal de tres tenninales sin fuentes independientes internas. Por tanto, para el transistor, aun cuando tiene tres configuraciones bsicas, todas son configuraciones de tres terminales, as que el circuito equivalente resultante tendr el mismo formato que el que se muestra en la fIgura 7 .32. En cada caso, la parte inferior de las secciones de entrada y de salida de la red de la figura 7.32 pueden conectarse como se indica en la figura 7.33, debido a que el nivel de potencial es el mismo. Por tanto, el modelo de transistor es un sistema de dos puertos y tres terminales; sin embargo, los parmetros h cambiarn en cada configuracin. Para distinguir cul parmetro se ha utilizado o cul est disponible, se aadi un segundo subndice a la notacin de parmetros h. Se agreg la literal b para la configuracin de base comn, mientras que para las configuraciones de emisor comn y de colector comn se incorporaron las literales e y e, respectivamente. En la figura 7.33 aparece la red hbrida equivalente, con la notacin estndar, para la configuracin de emisor comn. Obsrvese que li = lb' lo = le' y por medio de una aplicacin de la ley de corriente de Kirchhoff, l,; lb + l,. El voltaje de entrada ser ahora Vbe con el voltaje de salida Vee . Para la configuracin de base comn de la figura 7.34, li = le' lo ; l" con V,,; V; Y V,,; Vo' Se pueden aplicar las redes de las figuras 7.33 y 7.34 para los transistores pnp o npn. El hecho de que en la figura 7.32 aparezcan en el circuito tanto un circuito Thvenin como un Norton dio origen para llamar al circuito resultartte un circuito equivalente h[brido. Adems, dos circuitos equivalentes de transistores, los cuales no sern tratados en este texto, llamados
lb
-- 1, lb
hi~
~
h", VC~
hf~ lb
1,
'\
V",
l,~
E
V"
+
V", 1,
*
~
e
(h)
h"
+
~,
(a)
Figura 7.33 Configuracin de emisor comn: a) smbolo grfico; b) circuito equivalente hbrido.
1,
-1,
+
V,b
+
-lb~
8
b
(a)
V'b
+
V", e
(h)
F'tgura 7.34 Configuracin de base comn: a) smbolo grfico; b) circuito equivalente hbrido.
330
circuitos equivalentes de parmetros-z y de parmetros-y, utilizan ya sea la fuente de voltaje o la fuente de corriente, pero nunca ambos en el mismo circuito equivalente. En la seccin 7.7 se encontrarn las magnitudes de varios parmetros a partir de las caractersticas de los transistores dentro la regin de operacin que se obtenga en la red de pequea seal equivalente deseada para el transistor. Para las configuraciones de emisor comn y de base comn, la magnitud de h r y de ho a menudo es tal que los resultados obtenidos para los parmetros importantes como Z, Zo,A~, y Al apenas se ven afectados si h,. y ho no se incluyen en el modelo. Debido a que h r por lo general es una cantidad relativamente pequea, su eliminacin se aproxima mediante h r y h,.V(}::;. 0, dando por resultado un equivalente de corto circuito para el elemento de retroalimentacin como se muestra en la figura 7.35. La resistencia detenninada mediante 1Iho a menudo es lo suficientemente grande para ser ignorada en comparacin con una carga paralela que pennita su reemplazo por medio un circuito abierto equivalente para los modelos de CE y CB, como se muestra en la figura 7.35. El equivalente que se obtiene en la figura 7.36 es muy similar a la estructura general de los circuitos equivalentes de base comn y de emisor comn obtenidos con el modelo r('. De hecho, los modelos hbrido equivalente y r(' para cada configuracin se repitieron en la figura 7.37 con fines de comparacin. La figura 7.37 esclarece que
~
lb
-1,
J
________-4________
hI,
i; ~ ~
Figura 7.36
-- -1, 1;
.~
---~
hfl,
1,
v,
o-
Figura 7.35 Efecto de la eliminacin de hre y de hoe del circuitc equivalente hbrido.
Modelo equivalente hbrido aproximado.
bO-':""---.,
r--I:~oc
-1,
bo-:'---.,
f
e~ ~
hk1b
________
~e
-(a)
lb
1,
eO-----------4-________4-______ ~e
e~
-1,
__________,
,.-------,-<>c
... hfb lb
1
-1,
1,
,.=:::P=-------.,
b>--_ _ _...J
-(b)
I~C
bo----...J
tal, 11-..--_--001,
"\. .,/ '. \:,3'
\.'
,",''':''
Figura 7,37 Comn.
Modelo hbrido contra re: a) configuracin de emisor comn; b) configuracin de base
"-
7.6
El modelo hhrido equivalente
331
h ie = [3r,
y
hj , = [3"
h ,h = r,
A partir de la figura 7.37b.

Y hjb =
I:::-'~ I
(7.28) (7.29)
(7.30) (7.31 )
-ex '" -1
En particular, se observa que el signo negativo en la ecuacin (7.31) se toma en cuenta por el hecho de que la fuente de corriente del circuito hbrido equivalente estndar apunta hacia abajo en lugar de la direccin real como se muestra en el modelo re de la figura 7.37b.
EJEMPLO 7.6
Dados lE =2.5 mA, hj , = 140, ho , = 20 J.1.S (J.1.mho) y hah =0.5 J.1.S, calcular: a) El circuito hbrido equivalente para de emisor comn. b) El modelo r, para base comn. Solucin a)
r,
h ie
26 mV
lE
=
26 mV 2.5 mA
= lOA = 1.456
= [3r,
(140)( 1004 Q)
kQ
ro =
= 50kQ
20J.1.S
Obsrvese la figura 7.38.
bo-----,
/,
r----------r--------------~c
1.456 ill h,,'
't
140/,
f ~=50kO h~
Figura 7.38 Circuito equivalente hbrido de emisor comn para los parmetros del ejemplo 7.6.
e < > - -_ _ _ _
-------+--1
->0---------0 e
b)
r, = lOA Q
ex ;: 1,
ro =
hob
= - - - = 2 MQ
0.5 J.1.S
Obsrvese la figura 7.39.
-/,
"
Figura 7.39 Modelo re de base comn para los parmetros del
ejemplo 7.6.
b
~ 10.40
/,
" 'o=2MO
332
En el apndice A se proporciona una serie de ecuaciones que relacionan los parmetros de cada configuracin para el circuito hbrido equivalente. En la seccin 7.8 se demuestra que el parmetro hbrido h fc (f3ac ) es, de los parmetros hbridos, el menos sensible a un cambio en la corriente del colector. Por tanto. la suposicin de que hfe = f3 es una constante para el rango de inters resulta ser una muy buena aproximacin. Es hc = f3r c la que tendr una variacin significativa con 1c y se tiene que calcular a niveles de operacin. porque puede tener un impacto real sobre los niveles de ganancia de un transistor amplificador.
7.7
DETERMINACIN GRFICA DE LOS PARMETROS h
Mediante el uso de derjvadas parciales (clculo), se puede mostrar que la magnitud de los parmetros h para el circuito equivalente de pequea seal del transistor en la regin de operacin para la configuracin de emisor comn puede encontrarse mediante las siguientes ecuaciones: '"
h ie =
av,
di,
=
(}v.ve _
t.v be
I
\/u=constante
oih
(ohms)
(7.32)
= llib
h,e =
; av b, _ avee =
di o di, di o
; __ ,_O
t.v b,
llv ce
I
ls=constante
(sin unidad)
(7.33)
di ==
(sin unidad)
(7.34)
ai/
hoe =
(siemens)
(7.35)
En cada caso el smbolo II se refiere a un pequeo cambio en la cantidad alrededor del punto de operacin estable. En otras palabras, los parmetros h estn determinados en la regin de operacin para la seal aplicada, de tal forma que el circuito equivalente ser el ms exacto que est disponible. Los valores constantes de \/CE e lB se refieren en cada caso a la condicin que se debe cumplir cuando se calculan varios parmetros a partir de las caractersticas del transistor. Para las configuraciones de base comn y de colector comn se pueden lograr las ecuaciones adecuadas mediante la simple sustitucin de los valores adecuados de Vi' vo' i e io' Los parmetros he Y h,c estn determinados a partir de las caractersticas de entrada o de base, mientras que los parmetros h fe y hae se obtienen desde la salida o de las caractersticas del colector. Debido a que h fe es por lo general el parmetro de mayor inters. se tratarn primero las operaciones acerca de este parmetro involucradas con las ecuaciones (7.32) a (7.35). El primer paso para calcular cualquiera de los cuatro primeros parmetros hbridos consiste en encontrar el punto de operacin estable como 10 indica la figura 7.40. En la ecuacin (7.34) la condicin V CE; constante requiere que los cambios en la corriente de la base y en la comente del colector se hagan a lo largo de una lnea recta vertical dibujada a travs del punto Q que representa un voltaje colector-emisor fijo. Despus la ecuacin (7.34) necesita que se divida un cambio pequeo en la comente del colector entre el cambio correspondiente en la comente de la base. Para lograr la mayor exactitud posible, estos cambios deben hacerse lo ms pequeos posibles.
*La derivada parcial en i,.
av/a;, proporciona una medida del cambio instantneo en Vi debido a un cambio instantneo
7.7 Determinacin grfica de los parmetros h
333
ie (mA)
H6 5 4
3
Aie 2
/ " ' Recta de carga
_+60 lA +50 1'A +40 lA 8.4 V (constante) +30 lA

IJJ~
"
~
~
'-
1----- VCE
1 / Punto Q
= +20 J..lA
lBl = +10 ..tA
'-
I B -+15...A
1
O
I
.-l 5
~
L
lB = O IlA
"'-...
15
(8.4 V) 10
20
U CE(V
Figura 7.40
Determinacin de h fe "
En la figura 7.40 se seleccion el cambio en i/) para extenderse desde I SI hasta lB: a lo largo de la lnea recta perpendicular en VCE. El cambio correspondiente en i{" se encuentra ms adelante mediante el dibujo de lneas horizontales a partir de las intersecciones de I BI e I Bl con VCE::; constante respecto al eje vertical. Todo lo que resta consiste en la sustitucin de los cambios resultantes de i h e i l " en la ecuacin (7.34); esto es.
t
,. I
vel:"
(2.7 - L7) mA =
111 h
=conMante
(20 - 10) J.1A
10-3
=
10x 10-6 = 100
En la figura 7.41 se traza una lnea recta tangente a la curva de lB a travs del punto Q para establecer una lnea en JB::; constante. como lo requiere la ecuacin (7 .35) para h oe. Se seleccion un cambio en v CE y se calcula el cambio correspondiente en ic mediante el dibujo de unas lneas horizontales al eje vertical en las intersecciones sobre la lnea en que lB =:: constante. Sustituyendo en la ecuacin (7.35). se obtiene
ie (mA)
76 5
4
+60 J..lA
+50 lA +40 lA
"
~
~
Punto
+30 IlA
Q
+20 IJA
lB - +15 ..A (constante)
,-J
2
1
O
5
"1
1
+10 I'A
lB "'-....1 1
I~
1
10 15
7V
20
"
Figura 7.41
Determinacin de h Qe
334
/li, I Ih)=-.
= (2.2 - 2.1) mA
(ID - 7) V
I
[,=+15
d v Cl! 1/B =constante

X
f'A
)1A/V = 33 X 10-6 S = 33 )1S 3 Para determinar los parmetros h ie Y h re primero debe encontrarse el punto Q sobre la entrada o las caractersticas de base como se indica en la figura 7.42. Para h ie , se dibuja una lnea tangente a la curva en VCE = 8.4 V a travs del punto Q, para establecer una lnea en VCE = constante como lo requiere la ecuacin (7.32). Luego se seleccion un pequeo cambio en vbe ' dando por resultado un cambio correspondiente en lb' Si se sustituye en la ecuacin (7.32), se obtiene (733 - 718) mV = /lv b , I = (20 - 10) )lA !:J.i b vCE =constante
- - - = 33
0.1
10-3
Ih,1
15
=
10-3
= 1.5 kQ
10x 10-6
jB(~A)
VCE=OV
V CE =lOY CE=20V
30
:-- VCE == 8.4 V (con stante)
20
PuntoQ __
1
Ai b = 10 ~
15
lO
L /
0.6
Figura 7.42 Determinacin de hieo
I
I
El ltimo parmetro, h", se puede encontrar: primero al dibujar una lnea horizontal a
travs del punto Q en lB = 15 )lA. Despus, la seleccin natural consiste en elegir un cambio en vCE y encontrar el cambio que resulta en vBE como lo muestra la figura 7.43. Sustituyendo en la ecuacin (7.33), se obtiene
Ih 1= "
/lVb'l
.. v ce
lB
(733 - 725) mV
(20 - O) V
8
=
10-3
= 4
lo-'
=constante
20
Para el transistor cuyas caractersticas aparecieron en las figuras 7.40 a la 7.43, el circuito hbrido equivalente en pequea seal es el que se muestra en la figura 7.44. 7.7 Determinacin grfica de los parmetros h
335
re
VCE=ov
VCE =lOV
VCE =20V
30
20
Punto Q ~
t.u,,"
== 20 V
15
f--------------'CIH--
18 = 15 ~ (constante)
lO
0.6
0.7
.......
11
0.8
~ .6.u".
'lJBE(V)
== 0.008 V
Figura 7.43
Determinacin de h re ,
o-----.IVV\.".---..,I +
4 X 10-4 V,.,.
1.5 kQ(h"J
1,
r-----~-----~--oc
+
VI><
'\,
(.IlnYr)
e
0 _ _ _-----'-
IL______l______oe
33 pAN (h,,,J
Figura 7.44 Circuito hbrido equivalente completo para un transistor que contiene las caractersticas que aparecen en las
figuras 7.40 a 7.43.
Como se mencion con anterioridad. pueden hallarse los parmetros hbridos para las configuraciones de base comn y de colector comn empleando las mismas ecuaciones bsicas con ias variables y caractersticas adecuadas. La tabla 7.1 lista los valores tpicos de los parmetros para cada una de las configuraciones para el amplio rango de transistores disponibles hoy en da. El signo negativo indica que en la ecuacin (7.34) cuando una cantidad creci en magnitud. dentro del cambio seleccionado, la otra disminuy en magnitud.
TABLA 7.1
Valores tpicos de los parmetros para las configuraciones de emisor comn, colector comn y base comn
Emisor comn Colector comn Base comn
Parmetro
h, h,
hj h IIh ,.
1 kn 2.5 x IO~ 50 25 I1AN 40 kQ
= 1 -50
25
1 kn
~AN
40 kn
20 n 3.0 X \0-' -0.98 0.5 ~AJV 2 :vIQ
336
Se observa en retrospectiva (seccin 3.5: Accin amplificadora del transistor) que la resistencia de entrada de la configuracin de base comn es baja. mientras que la resistencia de salida es alta. Tambin se debe tener en cuenta que la ganancia de corriente a corto circuito es muy cercana a 1. Para las configuraciones de emisor comn y de colector comn se nota que la resistencia de entrada es mucho mayor que la de la configuracin de base comn. y que la relacin de la resistencia de salida a la de entrada es de aproximadamente 40: l. Tambin hay que tomar en cuenta que para las configuraciones de emisor comn y de base comn h r es muy pequea en magnitud. En la actualidad hay transistores disponibles con valores de h(1' que vanan desde 20 hasta 600. Para cualquier transistor, la regin de operacin y las condiciones bajo las cuales se est empleando tendrn un efecto sobre varios de los parmetros h. En la seccin 7.8 se tratan los efectos de la temperatura. la corriente y el voltaje del colector sobre los parmetros h.
7.8
VARIACIONES DE LOS PARMETROS DE TRANSISTORES
Existe un gran nmero de curvas que pueden dibujarse para mostrar las variaciones de los parmetros h debido a la temperatura. la frecuencia, el voltaje y la corriente. Lo ms interesante y til en esta fase del desarrollo incluye las variaciones de los parmetros h con la temperatura de la unin y el voltaje y la corriente del colector. En la figura 7.45 se indic el efecto de la corriente del colector sobre los parmetros h. Debe tenerse cuidado acerca de la escala logartmica que se utiliza sobre los ejes vertical y horizontal. En el captulo 11 se ex~mnarn las escalas logartmicas. Todos los parmetros se han normalizado a la unidad de tal manera que un cambio relativo en magnitud respecto a la corriente del colector pueda detenninarse con facilidad. En cada conjunto de curvas, como las de la figura 7.46, siempre se ha indicado el punto de operacin en el cual se encuentran los parmetros. Por esta situacin en particular. el punto estable est en la interseccin de VCE = S.OV e lc= 1.0 mA. Debido a que la frecuencia y la temperatura de operacin tambin afectarn los parmetros h, es importante indicar estas cantidades sobre las curvas. En 0.1 mA, he es aproximadamente 0.5 o el50% de su valor a 1.0 mA, mientras que a 3 mA, es de 1.5 del 150% de dicho valor. En otras palabras, si hft.: = 50 cuando lc= LO mA. hfl: ha cambiado de un valor
20
lc
= 1 mA
5V
VCE ==
T=25C
f=tkHz
OOO~ ~ h~
0.02
0.01 O.t I 0.2
! !
~---hit'
0.5
10
20
! 50
Ic(mAl
Figura 7.45 Variaciones de los parmetros hbridos respecto a la corriente del colector.
7.8
Variaciones de los parmetros de transistores
337
(% de Va = 5 V valor de cada cantidad)
3000 2000 \000
700 500 300

lE = 1 mA
h h"
"
h"
200
cE V T=250( =5V --\00
t=
t-------------~~==~~~~~~~;;~~~ h,
l
hit!
1 kHz
70
50
30L-~~--~--L-~----L-~~~--~--~--__
0.2
0.5
10
20
50
JOO
VCE (V)
figura 7.46 Variaciones de los parmetros hbridos respecto al potencial colector-emisor.
de 0.5(50) = 25 hasta 1.5(50) = 75 con un cambio de le desde 0.1 mA hasta 3 mA. Sin embargo, debe considerarse el punto de operacin cuando le = 50 mA. Ahora la magnitud de h re es aproximadamente 11 veces, igual a cuando se defini en el punto Q, una magnitud que no pennite eliminar 'este parmetro del circuito equivalente. El parmetro hoe es aproximadamente 35 veces su valor nonnalizado. Este incremento en hoe disminuir la magnitud de la resistencia de salida del transistor a un punto donde puede acercarse a la magnitud del resistor de carga. Por tanto, no existira una justificacin para eliminar hoe del circuito equivalente sobre una base aproximada. En la figura 7.46 se)ndica la variacin en magnitud de los parmetros h sobre una base normalizada ron los cambios en el voltaje del colector. Este conjunto de curvas se normaliz en el mismo punto de operacin del transistor estudiado en la figura 7.45, de tal fcnna que / puede establecerse un comparacin entre los dos conjuntos de curvas. Se nota que h ie y h fe son relativamente estables en magnitud, mientras que hoe y h re son mucho mayores a la izquierda ya la derecha del punto de operacin seleccionado. En otras palabras, hoe y h re son mucho ms sensibles a los cambios en el voltaje del colector, de lo que son hie y hfe' Es interesante observar a partir de las figuras 7.45 Y 7.46 que el valor de he es el que tiene cambios mnimos. Por tanto, el valor especfico de la ganancia de corriente, sea h fe o [3, puede, sobre una base aproximada y relativa, considerarse constante para el rango de la comente y el voltaje del colector. f3r, vara de manera importante con la corriente del colector, como era de El valor de h" esperarse, debido a la sensibilidad de r, hacia la corriente del emisor (lE '" le)' Es por esto una cantidad que debe determinarse 10 ms cercana posible a las condiciones de operacin. Para los valores abajo del VCE especificado, hre es casi constante, pero aumenta de manera considerable para valores ms altos. Por fortuna, para la mayoria de las aplicaciones tanto la magnitud de h re como la de hoe pueden a menudo ignorarse, porque so::J. muy sensibles a la corriente del colector y al voltaje del colector al emisor. En la figura 7.47 se grafic la variacin en los parmetros h debido a los cambios en la temperatura de la unin. El valor de normalizacin se tom a temperatura ambiente: T = 25 nc. La escala horizontal es lineal y no una escala logartmica como la que se utiliz en las figuras 7.45 y 7.46. En general, todos los parmetros aumentan en magnitud con la temperatura; sin embargo, el parmetro menos afectado es hoe' mientras que la impedancia de entrada hie cambia con mayor rapidez. El hecho de que h, cambiar desde el 50% de su valor normalizado a -50 oC hasta 150% de su valor normalizado a +150 oC, indica que la temperatura de operacin debe considerarse con cuidado en el diseo de circuitos de transistores.
338
Captulo 7
:\1agniwd relativa de los parmetros
3.0
(HP congelada)
(HP en ebullicin)
h"
2.0
le = l mA
~' =
1.5
L~::::::'--- h,
5V T= 25' C "-1.0
f=lkHz
0.7
0.4
0.5
O.3."-__ h~"~I____~I__+--L____~I______LI____~I______~.
-100 -50 O 25' 50 100 150 200
T ('C)
Temperatura ambiente
Figura 7.47 Variaciones de los parmetros hbridos respecto a la temperatura.
7.9
ANLISI5g0R COMPUTADORA
Al aparecer de una fuente de comente controlada por comente (CCCS, por sus siglas en ingls, Current-Controlled Curr.ent Source) en el modelo equivalente de un transistor, requiere que se introduzca el fonnato de PSpice para tal fuente. El fonnato se inicializa mediante la literal F, como se muestra a continuacin: FBJT nombre
.~-'
3
(+N)
2
(-N)
"---'--.~
fuente controlada por corriente controladora
v~~ no'mbre de la fuente de voltaje controlada
magnitud del multiplicador para la fuente controlada
"'~
El nombre (hasta siete caracteres) asignado a la fuente controlada est seguido por los nodos positivo y negativo para la fuente. La literal V debe aparecer antes del nombre de la fuente de voltaje de dc estableciendo la direccin de la corriente de control. La fuente de voltaje debe estar en el mismo circuito en serie que la corriente de control y polarizada, de tal fonna que se establezca una corriente en la direccin opuesta de la corriente de controL Se requiere la direccin opuesta porque en PSpice la corriente de una fuente independiente de voltaje est definida para tener una direccin opuesta a la "presin" aplicada de la fuente. Su magnitud es de OV, en caso de que su nico propsito sea el de establecer la direccin de la corriente de control. El ltimo factor del formato es el factor de multiplicacin para la fuente de corriente controlada. Debido a que la definicin de la fuente de volUUe debe ser parte de la red que aparece en el archivo de entrada, una lnea por separado debe definir el nombre, la polaridad y la magnirud de la fuente de de. Se utilizar el modelo de la figura 7.48 para la configuracin del transistor de base comn. Para la configuracin del transistor de emisor comn se emplear el modelo de la figura 7.49.
V sensor
--------~------oc
1~lb
I
r-------~----~c
0::=-
('
h" ..
~----------~------~------~~----~.h
eo-------------__--------~~--------__------~e Figura 7.49 Modelo de emisor comn para PSpice.
Figura 7.48 Modelo de base comn para PSpice.
EJEMPLO 7.7
Escriba el archivo de entrada para el amplificador de emisor comn de la figura 7.50. solicitando la magnitud y el ngulo de la fase del voltaje de salida V o '
~/h
Re
4.7 ka
120l h
flgura 7.50
Ejemplo 7.7.
Solucin En la figura 7.51 aparece el archivo de entrada de la figura 7.50. Las primeras dos lneas describen las dos fuentes de lared con un ngulo de 0 que no est incluido en la descripcin de la fuente de ac, debido a que se trata del valor implcito cuando nO se especifica. Se define la impedancia de entrada f3r e en la tercera lnea y la fuente de comente controlada en la siguiente lnea. Comprese la descripcin de la fuente de comente controlada con la hecha anteriormente de las fuentes CCCS. La impedancia de salida es de 40 kQ entre las terminales 3 y O. el resistor Re es la resistencia de colector del diseo. La frecuencia seleccionada para el anlisis en ac (se debe especificar una frecuencia) es de 1 kHz y la siguiente lnea solicita la magnitud y el ngulo de fase del voltaje de salida V o ' Recurdese que el comando .OPTIONS NOPAGE elimina parte del material superfluo en el archivo de salida.
Com=on-emitter amplifier of Fig. 7.50
****
CIRCUIT DESCRIPTION
* **.*** ***** ** ** *.*** *.***.*.***

VI 1 o AC 2MV VSENSE 1 2 o
RBRE 2
FBETA 3 o VSENSE 120 RO J o 40K
1.6K
Re 3 o 4.7:K .AC LIN 1 11< lI<: .PRINT AC VM(3,O) VP(3,O) .OPTIONS NOPAGE
.ENO
****
(
NODE
1)
SMALL SIGNAL.BIAS SOLUTION

VOLTAGE IfODE
VOLTAGE
2)
0.0000
0.0000
TEllPERATUR8 NODE VOLTAGE ( 3) 0.0000
27.000 DEG
NODE
VOLTAGE
VOLTAGE
NAIIE
SOURCE CURRENTS
CURRENT
O.OOOE+OO VSENSE O.OOOE+OO TOTAL POWER DISSIPATION
VI
O.OOE+OO
WATTS
TEMPERATURE
=:
*.**
AC ANALYSIS
VM(3,O) 6.309E-Ol VP(3,O)
1.800E~02
FREQ 1.OOOE+03
27.000 DEe
Figura 7.51
Anlisis por medio de PSpice para la red de emisor comn de la figura 7.50.
340
Captulo 7
Los resultados indican que la magnitud del voltaje de salida es de 630.9 mV, lo que da por resultado una ganancia sin carga de
A,.. =
_0
"
,Vi I
VI =
1
630.9 mV
2 rnV
315.45
un nivel que caer cuando se conecte una carga. Los resultados tambin indican un cambio de fase de 1800 entre V v y Vi tal como se esperaba para la configuracin de emisor comn.
7.2 Amplificacin en el dominio de ac

L Cul es la amplificacin esperada de un amplificador a BJT si la fuente de se hace cero volts? b) Qu suceder a la seal de salida de ae si el nivel es insuficiente? Trace el efecto sobre la fonna de onda. c) Cul es el coeficiente de eficiencia de un amplificador en el cual el valor efectivo de la corriente a travs de una carga de 2.2 kn es de 5 mA y el consumo de una fuente de de de 18V es de 3.8 mA?
a)
PROBLEMAS
2. Puede desarrollarse alguna analoga para explicar la importancia del nivel de dc sobre la ganancia en ac resultante?
7.3 Modelaje de transistores BJT

3. Cul es la reactancia de un capacitor de 1O-,UF a una frecuencia de 1 kHz? Para aquellas redes en las cuales los niveles de resistencia estn por lo general en el rango de los kilohms, es una buena
suposicin el empleo del corto circuito equivalente para las condiciones recin descritas? Qu tal a 100 kHz' 4. Dada la configuracin de base comn de la figura 7.52, dibuje el equivalente de ac utilizando la notacin para el modelo de transistor que aparece en la fIgura 7.5.
c"
(
Re
Figura 7 .52 Problema 4.

5. a) Describa la diferencia entre los modelos re e hbrido para un transistor BIT. b) Liste, para cada modelo, las condiciones bajo las cuales debe aplicarse.
7.4 Los parmetros importantes: Z,. Zo' A,. A,

6.
a) Calcular 2 si Vs =40 m V, Rsensor = 0.5 kQ e 1i =20 /lA, para la configuracin de la figura 7.7. b) Utilizando los resultados del inciso a, calcular Vi si se cambia la fuente aplicada a 12 mV con una resistencia interna de 0.4 kQ.
7. a) Calcular 20 si V = 600 mV, Rsen,or = 10 ka: e 10 = 10 .lA. para la configuracin de la figura 7.10. b) Utilizando la 20 obtenida en del inciso a, calcular I L para la configuracin de la figura 7.7 si RL = 2.2 kQ, e Jamplificador = 6 pA.
Problemas
341
8. Dada la configuracin BJT de la figura 7.53, calcular: a) Vi'

b) Z e) A,,,, d) A",
li=IO~A
v,
- A
O,6kQ
+
V,
Amplificador a transistor BJT
+
~= 3.6 V
18mV
Zi
-,
Figura 7.53
Problema 8.
9. Para el amplificador a BJT de la figura 7.54, calcular:

a) J. b) Z c) Vo' d) lo' e) A usando los resultados de los incisos a y d. f) A utilizando la ecuacin (7.10).
l
12rnV
IkQ
1o
Zi
+
Amplificador a transistor BJT
+
V,
~
RL
0.51 kQ
V = 4 rnV
I
Figura 7.54
Problema 9.
7.5 El modelo de transistor r,

10. Se aplica una seal de 10 mV a la configuracin de base comn de la figura 7.17, dando por resultado una corriente del emisor de 0.5 mA. Si a = 0.980. calcular: a) Zb) V, si R L = 1.2 kQ. c) Av= VJVi" d) Zoconro=ooQ.
e) A = IJI. f) lb' 11. La corriente del emisor es de 3.2 mA y a = 0.99 en la configuracin de base comn de la figura 7.17. Calcular lo siguiente si el voltaje aplicado es de 48 m V y la carga es de 2.2 k,Q. a)
re'
b) Zi' c) le' d) V"

e)
f)
Av' lb'
12. Usando el modelo de la figura 7.27, calcular 10 siguiente para un amplificador de emisor comn si f3 =80. lidc) = 2 mA y r, =40 kn, a) Z. b) lb' e) A =IJI =l/lb si R L = 1.2 k,Q. d) A, si R L = 1.2 kn,
342
13. La impedancia de un amplificador de emisor comn es de 1.2 ill con f3 = 140, 2.7 kD.. Calcular: a) re. b) I b siV=30rnY. e) lc'
d) e)
ro:;;;;
50 kQ Y R L =
A = l/li = ILllb' Av= V/Vi'
'--
14. Dados [E (de) = 1.2 mA, (3= 120 Y r, =40 kQ. dibujar los: a) Modelo hbrido equivalente de emisor comn. b) Modelo re equivalente de emsor comn. e) Modelo hbrido equivalente de base comn. d) Modelo re equivalente de base comn. 15. Dados he = 2.4 kQ, he ~ 100. h" = 4 x l<r' y h" = 25 pS. dibujar los: a) Modelo hbrido equivalente de emisor comn. b) Modelo re equivalente de emisor comn. c) Modelo hbrido equivalente de base comn. d) Modelo re equivalente de base comn. 16. Redibujar la red de emisor comn de la figura 7.3 para la respuesta en ac con el modelo hbrido equivalente aproximado sustituido entre las terminales adecuadas.
17. Redibujar la red de la figura 7.55 para la respuesta en ac insertando el modelo re entre las terminales adecuadas. Incluir ro.
18. Redibujar.la red de la figura 7 .56 para la respuesta en ac insertando el modelo re entre las tenninales adecuadas. Incluir ro'
Re
V EE
-vcc
Re
R8
C
RE
~e
Ce
Ce
B
E
v, '\,
+
V,
1
'\,
r.
~
R,
...
FIgura 7.56 Problema 18.
19. Dados los valores tpicos de hC = 1 kQ, h rc = 2 x 1()-4 y Av = -160 para la configuracin de entrada de la figura 7.57: a) Determinar Vo en trminos de V" b) Calcular lb en trminos de Vi' c) Calcular lb si se ignora h re Vo. d) Precisar el porcentaje de diferencia en lb con la ayuda de la siguiente ecuacn:
% en diferencia en lb = lb(sin h ) - b(con h re ) re x 100% lb(sin h re )
Figura 7.57
e) Es vlido el mtodo de ignorar los efectos de h,e Vo para los valores tpicos utilizados en este ejemplo?
Problemas 19,21.
Problemas
343
20. Dados los valores tpicos de R L == 2.2 ka y ho~' = 20 pS, resulta una buena aproximacin ignorar los efectos de 1/hoe sobre la impedancia total de carga'? Cul es el porcentaje de diferencia en la carga total sobre el transistor utilizando la siguiente ecuacin?
o/e de diferencia en la carga total
21. Repetir el problema 19 empleando los valores promedio de los parmetros de la figura 7.28 con
A,.~-180.
22. Realizar otra vez el problema 20 para R L = 3.3 ka y el valor promedio de hoe en la figura 7.28.
7.7
Determinacin grfica de los parmetros h
23. a) Determinar hj " cuando fe = 6 mA y \leE = 5 V. utilizando las caractersticas de la figura 7.40. b) Repetir el inciso a cuandofc = 1 mAy \lCE= 15 V. 24. a) Calcular hoe cuando Ic = 6 mA y V CE =: 5 V. utilizando las caractesticas de la figura 7.41. b) Realizar de nuevo el inciso a cuando le::: 1 mA y V CE::: 15 V 25. a)
b)
Determinar hic cuando lB::: 20 .tA Y VCE = 20 V. utilizando las caractersticas de la figura 7.42. Repetir el inciso a cuando lB::: 5 .tAy V CE ::: 10 V.
26. a) Determinar h re cuando lB = 20 J.lA utilizando las caractersticas de la figura 7.43. b) Repetir el inciso a cuando lB = 30 J1.A. 827. Utilizando las caractersticas de las figuras 7.40 y 7.42, calcular el modelo hbrido equivalente de emisor comn aproximado cuando lB = 25 J1Ay VCE =- 12.5 V. '" 28. Calcular el modelo re de emisor comn cuando lB:: 25 J1A Y \leE::: 12.5 V utilizando las caractensticas de las figuras 7.40 Y 7.42. 29. Con el uso de los resultados de la figura 7.44, dibuje el modelo re equivalente para el transistor que tiene las caractersticas que aparecen en las figuras 7.40 a 7.43. Incluir ro'
7.8 Variaciones de los parmetros de transistores

Para los problemas 30 a 34, se utilizan las figuras 7.45 a 7.47. 30. a) Empleando la figura 7.45. calcular la magnitud del porcentaje de cambio en he cuando existe un cambio en le de 0.2 mA almA utilizando la ecuacin
% de cambio
h,(O.2 mAl - hf,(l mAl h,(O.2 mAl
x 100%
b) Repita el inciso a para un cambio en le de 1 mA a 5 mA. 31. Vuelva a hacer el problema 30 calculando hie (con los mismos cambios en le)' 32. a) Si hoe = 20 f.1S cuando le = 1 mA en la figura 7.45, cul es el valor aproximado de hoe cuando le = 0.2 rnA? b) Calcular su valor resistivo a 0.2 mA y compararlo con una carga resistiva de 6.8 H2. Es un buen sistema el ignorar en este caso los efectos de l/h oe? 33. a) Si hoe = 20 J1.S cuando le = 1 mA en la figura 7.45. cul es el valor aproximado de hoc cuando Ic=lOrnA? b) Calcular su va\.or resistivo a 10 mA Y compararlo con una carga resistiva de 6.8 \c.Q. Es un buen sistema el ignorar en este caso los efectos de 1lhoe? 34. a) Si hre = 2 X lQ-4 cuando le = 1 roA en la figura 7.45. cul es el valor aproximado de hre cuandole =O.1 mA? b) Utilizando el valor determinado de h en el inciso a, puede ignorarse h como una buena aproximacin si Av = 21 O? re re
* 35.
a)
Al revisar las caractersticas de la figura 7.45, cul parmetro cambi lo menos posible para el rango completo de corriente del colector? bl Cul fue el parmetro que observ ms cambios? e) Cules son los valores mximo y mnimo para lfhoe? Es una buena aproximacin llhoJ\ RL == R L ms adecuada con los valores altos o bajos de la corriente del colector? d) En qu regin del espectro de corriente es ms adecuada la aproximacin hreVce == O?
344
Captulo 7
* 36
a) b) c) d)
e)
Al repasar las caractersticas de la figura 7.47, cul fue el parmetro que tuvo ms cambio debido al incremento en la temperatura? Cul tuvo menos cambio? Cules son los valores mximo y mnimo de h) Es significativo el cambio en magnitud? Cmo vara re con respeclO al incremento en la temperatura? Simplemente calcule el valor en tres o cuatro puntoS y compare sus magnitudes. Dentro de qu rango de temperaturas cambian menos los parmetros?

PSpice
37. Escriba el archivo de entrada para la red de base comn de la figura 7.58 y solicite: a) La magnitud y la fase de Vi} b) La magnitud de la corriente de salida lo' e) La magnitud de la corriente Ir. (y comprela contra 1). d) La magnitud de la comente 1(:.
+
~ =4 mV llL
-J,
Jo
'\.,
'.
20n
:
O.98fc
'.
50kQ
+
RL
2.2kQ Vo
Figura 7.58 Problemas 37,39.
38. Escriba el archivo de entrada para la red de emisor comn de la figura 7.59 Y solicite: a) La magnitud y la fase de Vo ' b) La magnitud de lo' e) La magnitud de la comente Ir (y comprela contra 1). d) La magnitud de la comente de entrada lb'
+
lOrnY
I I
-lb
2kQ
'\.,
h"
:
lOOfb
1
1
'.
ti"
RL
hl.
h~
3.3 kn V"
I
I
I
Problemas 38, 40.
1 20 S
Figura 7.59
BASIC
39. Repita el problema 37 utilizando BASIC. 40. Repita el problema 38 utilizando BASIC.
* Los asteriscos indican problemas ms difciles.
Problemas
345
CAPTULO
Anlisis a pequea seal del transistor bipolar

- ] r-.........................................
L
8.1
INTRODUCCIN
Los modelos de transistores que se presentaron en el captulo 7 se utilizan ahora para llevar a cabo un anlisis en ac a pequea seal de las configuraciones estndar de redes de transistores. Las redes analizadas representan la mayora de aquellas actualmente utilizadas en la prctica. Las modificaciones a las configuraciones estndar se examinarn con relativa facilidad una vez que se revise y entienda el contenido de este captulo. Debido a que el modelo r, es sensible al punto real de operacin, ser el modelo primario para el anlisis que se desarrollar. Sin embargo, para cada configuracin, se examina el efecto de la impedancia de salida como es proporcionado por el parmetro hoe del modelo equivalente hbrido. Para demostrar las similitudes que existen entre los modelos, se dedica una seccin al anlisis a pequea seal de las redes BJT que nicamente utilizan el modelo hbrido equivalente. El anlisis de este captulo no incluye una resistencia de carga RL o la resistencia de la fuente R,. Se reserva el efecto de ambos parmetros para un mtodo para sistemas en el captulo 10. El anlisis por computadora incluye una breve descripcin del modelo de transistor empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad de los sistemas de anlisis por computadora, los cuales estn disponibles en la actualidad y lo relativamente fcil que resulta capturar una red compleja e imprimir los resultados deseados. Se incluye un programa en BASIC para permitir una comparacin entre el uso de un paquete de programas y un lenguaje de computacin.
8.2
CONFIGURACIN DE EMISOR COMN CON POLARIZACIN FIJA
La primera configuracin que se analizar con detenimiento es la red de polarizacin fija de emisor comn de la figura 8. L Se observa que la seal de entrada Vi se aplica a la base del transistor mientras que la salida VD est en el colector. Adems, la corriente de entrada Ii no es la corriente de la base sino la corriente de la fuente. mientras que la corriente de salida lo proviene del colector. El anlisis a pequea seal comienza por eliminar los efectos de de de Vce y reemplazar los capacitares de acoplamiento C l y C, mediante cortos circuitos equivalentes, lo cual origina la red de la figura 8.2. En la figura 8.2 se observa que la tierra comn de la fuente de y la terminal del emisor del transistor permite la reubicacin tanto de Rs como de Re en paralelo con las secciones de entrada y de salida del transistor, respectivamente. Ntese adems, la colocacin de los parmetros importantes de la red Zi' Zo' Ii e lo en la red que se redibuj. La sustitucin del modelo Te para la configuracin de emisor comn de la figura 8.2 dar por resultado la red de la figura 8.3.
346
JL
RB
J,
B v, o-----}t---+-<>---! e,
z,
...
Figura 8.2 Red de la figura 8.1 despus de eliminar los efectos de Vco el y e2-
Figura 8.1 Configuracin de polarizacin fija de emisor comn.
+
V,
1,
Z,
l
/3r;
figura 8.3 Sustitucin del modelo re en la red de la figura 8.2.
...
.,
"
fllb
-- h
1,
+
V,
Re
...
-z,
1...
El siguiente paso consiste en calcular /3, re y ro' La magnitud de f3 por lo general se obtiene mediante una hoja de especificaciones o por medicin directa utilizando un trazador de curvas o mediante un instrumento para probar transistores. Debe determinarse el valor de re a partir de un anlisis en de del sisterna~ por su parte, la magnitud de rose obtiene por lo general mediante la hoja de especificaciones o de las caractersticas. Suponiendo que se hayan determinado f3, r, y ro_ se obtendrn las siguientes ecuaciones para las caractersticas importantes de dos puertos del sistema. Z: La figura 8.3 revela que ohms
(8.1 )
Para la mayor parte de las situaciones, R B es mayor que f3r, ms de 10 veces (se debe recordar a partir del anlisis de los elementos en paralelo que la resistencia total de dos resistores en paralelo siempre es menor y muy cercana a la ms pequea en caso de que una sea mucho mayor que la otra), lo cual pennite la siguiente aproximacin: Zi ;:
'------'RB
f3r,
2=
lO/3r,
ohms
(8.2)
Zo: Recurdese que la impedancia de salida Zo se calcul cuando Vi ~ O. Para la figura 8.3, cuando Vi ~ O, li ~ lb ~ O, dando por resultado una equivalencia de circuito abierto para la fuente de corriente. El resultado es la config~racin de la figura 8.4.
I
Si ro
;?:
Zo
Rc11ro
ohms
(8.3)
lORD' con frecuencia se aplica la aproximacin Re \\ ro';:: Re y
...
IZ
"R c
r,,~ !ORe
(8.4)
Figura 8.4 Determinacin. de Zo para la red de la figura 8.3.
8.2 Configuracin de emisor comn con polarizacin fija
347
JLAv:
y
Los resistores ro y Re estn en paralelo,

V, = -3Ih(RcII
V
lb;;;:: - ' -
rol
pero
3r,.
de manera que
(8.5)
(8.6)
Se observa la ausencia explcita de 3 en las ecuaciones (8.5 y 8.6), aunque se reconoce que 3 debe utilizarse para determinar re' A i : La ganancia de corriente se calcula de la siguiente manera: Al aplicar la regla del divisor de corriente a los circuitos de entrada y de salida,
(r)(3lb)
1,
lo lb
o
r,3
ro + Re
ro + Re
con El resultado es
(RB)(l) lb = RB + 3r,
lb li
RB RB + 3r,
A, =
lo
1,
=eO~cb~ 4 ;- =
lo li
=
B ~ro +ro3 ~ ~RB R ) Re + 3r, 3RB ro

(8.7)
Ai =
(ro + Re)(R B + 3r,)
la cual ciertamente es una expresin compleja y difcil de manejar. Sin embargo, si ro ~ 1ORe y RB ;;::: lOj3re. lo cual sucede a menudo,
A, =
y
lo li
3RBro (r)(R B)
(8.8)
R, > IOP'.
Ai - 3
1" > IORe
La complejidad de la ecuacin (8.7) sugiere que puede desearse el retorno a una ecuacin como la ecuacin (7.10) la cual emplea Ao y Z,. Esto es,
(8.9)
Relacin de la fase: El signo negativo para Av en la ecuacin obtenida indica que ocurre un cambio de fase de 1800 entre las seales de entrada y de salida, como se muestra en la figura
8.5.
348
Captulo 8 Anlisis a pequea seal del transistor bipolar
J[
Vee Re Re
t Yo I
~,
P-tr.
t
V,
figura 8.5 Demostracin del cambio de fase de 1800 entre las formas de onda de entrada y salida.
Para la red de la figura 8.6:

a) Detenninar r('>
EJEMPLO 8.1
b) e) d) e)
f)
Encontrar Z; (cuando re = 00 Q). Calcular Z" (cuando ro = 00 Q). Determinar A, (cuando ro = 00 Q). Encontrar A; (cuando ro = 00 Q).
Repetir los incisos e a e incluyendo ro
= 50 kQ en todos los clculos y comparar los
resultados.
r----r--o 12 V
3kQ
V; o-----} 1--+-----1
1;
470 Iill
1,
(
10
~F
10
~F
o ~,
z,
...
Figura 8.6
Ejemplo 8.1 .
Solucin
a)
Anlisis en DC:
ee BE B = ---""---""V - V
--c~--
l2V - 0.7V
= 24.04}lA
470kQ
lE
= (/3+ l)lB = (101)(24.04 .LA) = 2.428 mA =-- =

lE
r
,
b)
26 mV
26mV
2.428 mA Q)
10.71 Q
{3r,
Z;
= (100)(10.71
1.071 kQ
= RB 11 {3r, = 470 kQ 111.071 kQ = 1.069

3kQ
10.71 Q
= -280.11
kQ
e)
Zo = Re '" 3 kQ
e)
Dado que RB
A; ;:
10{3r,(470 kQ> 10.71 kQ)
f3
100
349
][
f)
Zo
A~
= rJlRe = 50kQII3kQ = 2.83kQ = - ~-'---''- =- - - = -264.24

r,
10.71 Q
B _----.:~-"----
vs. 3kQ vs. -280.11
ro 11 Re
2.83 kQ
(100)(470 kQ)(50 kQ) = --.:...-.:...-_-'-.:.-.:...-_(ro + Rc)(R8 + f3r,) (50 kQ + 3 kQ)(470 kQ + 1.071 kQ)
f3R ro
= 94.13 vs. lOO
Como verificacin: A. ,
= -A
Z, ~ Rc
-(-264.24)( 1.069 kQ)
3 kQ
= 94.16
la cual difiere ligeramente debido slo a la precisin que se lleva a travs de los clculos.
8.3
POlARIZACIN MEDIANTE DIVISOR DE VOLTAJE
La siguiente configuracn que se analizar es la red de polarizacin mediante divisor de voltaje de la figura 8.7. Considrese que el nombre de la configuracin es un resultado de la polarizacin mediante divisor de voltaje en el lado de la entrada para calcular el nivel en de de VE'
Vee
V,
Re R,
V, o-----}
li Zi
e
B
{----<o v, e,
e,
E
--Z,
R, RE CE
Figura 8.7 Configuracin de
polarizacin mediante divisor de voltaje.
Al sustituir el circuito equivalente r, se obtendr la red de la figura 8.8. Se observa la ausencia de RE debido al efecto de reduccin de baja impedancia del capacitar de desvo, CE' Esto es, a la frecuenca (o frecuencias) de operacin, la reactancia del capacitar es tan pequea en comparacin con RE que se maneja como un corto circuito para la seal a travs de RE' Cuando Vcc se
+
Vi
-li
Zi
R,
R,
e
11
~
1b
Pr,
.....
~I
/JI,
'o
e
h
Re
Z,
+
V,
R'
'*'
Figura 8.8 Sustitucin del circuito equivalente re en la red equivalente de ac de la figura 8.7.
350
Captulo 8 Anlisis a pequea seal del transistor bipolar .
.J L
iguala a cero coloca una terminal de Rl y Re a potencial de tierra, como se muestra en la figura 8.8. Adems, se observa que R y R2 permanecen como parte del circuito de entrada mientras que Re forma parte del circuito de salida. La combinacin de R y R 2 est definida por medio de
(8.10)
Zi:
De la fIgura 8.8,
Zi = Zo:
R'II f3r,
(8.11 )
De la figura 8.8, cuando se hace V, a O V se obtiene lb = O ilAy f3lb = O mA,
Zo =
RJ ro
(8.12)
(8.13)
A,:
Ya que Re y ro estn en paralelo,
Va = - (f31b)(R e 11
e
r.l
lb =
V,
f3r,
de manera que
V = - f3(;: "
(Re 11 r.l
A, = - =
Vi
Va
Rellro r,
(8.14)
la cual se nota que es una rplica exacta de la ecuacin que se obtuvo para la configuracin de polarizacin fija, Para ro;" lOR e
(8.15)
A i : Debido a que la red de la figura 8.8 es tan similar a la de la figura 8.3, excepto por el hecho que R' = R, 11 Rz = RB , la ecuacin para la ganancia de corriente tendr el mismo formato que la ecuacin (8.7). Esto es,
(8.16)
Ai =
lo
1,
f3R'r o ro(R' + f3r,) f3R'

R' + f3r e
ro ~ lOR c
lo Ai = - li
(8.17)
8,3 Polarizacin mediante divisor de voltaje
351
J[
(8.18)
Como una opcin,

(8.19)
Relacin de la fase: 1800 entre V(J y Vi
El signo negativo de la ecuacin (8.14) revela un cambio de fase de
EJEMPLO 8.2
Para la red de la figura 8.9, encuntrese:

a)
rlO.
b) e) d) e)
f)
Z,. Zo (cuando ro = = O). A, (cuando ro = O). A (cuando ro = = O). Los parmetros de los incisos b a e si ro;;;; 11 h01' ;:: 50 kQ Y compare los resultados.
22 v
56Hl
10 ~F
V; o---}l~-+-----1
/,
z,
8.2 kQ
Figura 8.9
Ejemplo 8.2.
Solncin a)
De:
La prueba de ,6RE > lOR 2 (90)(1.5 kQ) > 10(8.2 kO)
135 kO > 82 kO satisfecha

Utilizando el mtodo aproximado,
Vcc
(8.2 kO)(22 V) 56 kO+ 8.2 kO - 0.7 V
= 2.81 V
VE
= VB
VBE
= 2.81 V
= 2.11 V
352
Captulo 8
Anlisis a peqnea seal del transistor bipolar
J[
V lE = ~ RE 26roV -lE b) 2.11 V
= IAlmA
1.5 ka 26roV
r, = - - = - - - = 18.44Q
1.41 roA
R' = R, 11 R, = (56 ka) 11 (8.2 ka) = 7.15 ka

Z = R' 11 [3r, = 7.15 ka 11 (90)(18.44 a) = 7.15 ka 111.66 kQ
= 1.35 ka
e)
Z" = Re = 6.8kQ
A, = - -
d)
Re
r
,.
6.8 kQ - - - = -368.76 18.44 Q
e)
La condicin R' 2 10[3r,. (7.1 S kQ 2 1O( 1.66 kQ) = 16.6 kQ no est satisfecha. Por tanto,
A
[3R' (90)(7.15 kQ) := - - - = - - - - - - = 73.04 R' +[3r, 7.15 kQ + 1.66 kQ
f)
Z, = 1.35 ka
Zo = Re 11 r" = 6.8 kQ 1150 kQ = 5.98 ka vs. 6.8 kQ
A, = -
Re 11 ro
=-
5.98 kQ 18.44 Q
= -324.3
VS.
-368.76
La condicin:
r" 2 lOR e (50 kQ;o, 10(6.8 kQ) = 68 kQ)

No est satisfecha. Por tanto,
A, = _ _...:[3_R_'r..c.,,_ _ = _ _ _ (9_0)_O_._15_k_Q_)(_5_0_kQ_)_ _ (r" + Re)(R' + [3r)

64.3
VS.
(50 kQ + 6.8 kQ)(7.15 kQ + 1.66 kQ)
73.04
Existi una diferencia considerable en los resultados de Z(). A\, y A debido a que no se satisfizo la condicin ro;;::: 1ORe-
8.4
CONFIGURACIN DE E-C CON POLARIZACIN EN EMISOR
Las redes que se examinaron en esta seccin incluyen un resistor en emisor que puede tener o no un desvo en el dominio de ac. Primero se considerar la situacin sin derivacin y luego se modificarn las ecuaciones obtenidas para la configuracin con desvo.
Sin desvo
En la figura 8.10 aparece la configuracin ms bsica de las que no poseen desvo. El modelo re equivalente se sustituy en la figura 8.11, pero se observa la ausencia de la resistencia ro' Si se considera el efecto de ro' el anlisis ser mucho ms complicado; sin embargo, en la mayora de las situaciones se puede ignorar su efecto; por tanto. no se incluir en el siguiente anlisis. y su efecto se discutir ms adelante en esta seccin. La aplicacin de la ley de voltaje de Kirchhoff alIado de la entrada de la figura 8.11 dar por resultado
o
8.4 Configuracin de E-C con polarizacin en emisor
353
+
Z,
li
- -Zb
Vi
~r : pr,
+
/5l,
t
R/
h .Z.
R.
Re
V.
~ 1,= (fl+ )lb
figura 8.10 Configuracin polarizac}n de emisor comn.
Figura 8.11
Sustitucin del circuito equivalente re en la red
equivalente de de la figura 8.10.
y la impedancia de entrada viendo hacia la red a la derecha de RB es
Zb = -:- = f3r, + (f3 + I)RE

b
v.
Z.
Fagura 8.12 Definicin de la impedancia de entrada de un transistor con un resistor de emisor sin desvo.
El resultado como se aprecia en la figura 8.12 indica que la impedancia de entrada de un transistor con un resistor RE sin desvo est determinada por
Zb
= f3re
+ (f3 + I )RE
(8.20)
Ya que f3 por lo regular es mucho mayor que 1, la ecuacin aproximada es la siguiente
Zb ;: f3r e
y
f3R E
(8.21)
Debido a que RE a menudo es mucho mayor que re' la ecuacin (8.21) puede reducirse an ms a (8.22)
Zi:
Regresando a la figura 8.11, se tiene (8.23)
Zo: Al hacer Vi cero, lb O Y f3lb puede reemplazarse mediante un equivalente de circuito abierto. El resultado es
(8.24)
V,
lb ~
y
Zb
Vo = -loRe = -f3l bR e
= -f3( ;.) Re
con
A,
= -'i... =
Vi
R f3 e
Zb
(8.25)
354
JL
La sustitucin de Zb = f3(r, + RE) da
,----------,
(8.26)
y para la aproximacin Zb;: f3RE'

(8.27)
Obsrvese una vez ms la ausencia de f3 en la ecuacin para Av' A: La magnitud de R B a menudo es muy' cercana a Zb para permitir la aproximacin lb = l. Al aplicar la regla mediante la divisin de corriente al circuito de entrada se obtiene
B - = ---"--R B + Zb li
lb
adems,
e
lo =
f3 l b
de tal forma que
(8.28)
" ElJ
A = -A-'
'R
(8.29)
Relacin de la fase: El signo negativo de la ecuacin (8.25) revela una vez ms un cambio de fase de 1800 entre Vo y Vi' Efecto de ro: Las ecuaciones que aparecen abajo revelarn con mayor detalle la complejidad adicional que resulta al incluir ro en el anlisis. Sin embargo, en cada caso se observa que cuando se cumplen ciertas condiciones, las ecuaciones regresan a la fonna recin derivada. La derivacin de cada ecuacin est ms all de las necesidades de este texto y se deja como un ejercicio para el lector. Cada ecuacin puede derivarse mediante la aplicacin cuidadosa de las leyes bsicas del anlisis de circuitos como las leyes de voltaje y de corriente de Kirchhoff, las conversiones de las fuentes, el teorema de Thvenin y otros. Se incluyeron las ecuaciones para eliminar la molesta pregunta del efecto de ro sobre los parmetros importantes de una configuracin de transistores. Z: (8.30)
355
][
Debido a que el cociente Relro es siempre mucho menor que ({3 + 1), Zb :. f3re
(f3 + l)R E + ---"---'---=-l + (Re + RE)/ro
Zb:' f3r,
+ (f3 +
I)RE
la cual puede compararse de manera directa con la ecuacin (8.20). En otras palabras, si ro ;? 1O(R c + RE)' se podrn obtener todas las ecuaciones derivadas con anterioridad. Debido a que f3 + 1 == {3, la siguiente ecuacin resulta excelente para la mayora de las aplicaciones:
(8.31 )
Z,
o'
(8.32)
Sin embargo, ro re y
Zo:' Rcl1ro['
f3 r ] f3 e
RE
la cual puede escribirse como
ZO:'Rcl1ro
['+ - + ' -]
l
f3
re RE
Normalmente tanto 1/f3 como r/RE son menores que uno y suman un total que por lo general es menor que uno. El resultado es un factor de multiplicacin para ro mayor que uno. Para {3 = lOO, r" = lO Q Y RE = l kQ:
1 1 -1--"-- = ---'---1O-:-,...~ = -
-+f3
re
RE
-+
100
0,02
= 50
1000 n
la cual, por supuesto es Re Por tanto,

L-...:._ _"'----' Cualquier nivel de r"
Zo = Re
(8.33)
la cual se obtuvo con anterioridad.
A' v'
Av =
~=
Vi
r ] Re 1+-:- +-ro o
(8,34)
356
Captulo 8 Anlisis a pequea seal del trausistor bipolar
J[
La relacin
1'/1'0
Av
Vo V,
e --+2;; _ _
(3R
Re
Z"h__-,ro,-Re
+ro
Para ro '" IOR e (8.35)

' -___ V'-, _ _ _ Z,-h--1r" 2:
JURe
as como se obtuvo con antes. A: El clculo de A i ser a la ecuacin
A,
utilizando las ecuaciones anteriores.
(8.36)
Con desvo
Si RE de la figura 8.10 est en desvo mediante un capacitor CE de emisor, el modelo re equivalente completo puede sustituirse. dando por resultado la misma red equivalente que la
figura 8.3. Por tanto. pueden aplicarse las ecuaciones (8.\) a (8.9).
Para la red de la figura 8.13, sin CE (sin desvo). calcular:

a) b)
re'
EJEMPLO 8.3
e) d)
Z. Zo'
A,. Aj'
_ 20 V
e)
470kQ
10 ..F
Vi e __
)1-4----1
el
1,
0.56kQ
1ICE
10
~F
...
Solucin
a)
F'lgura 8.13
Ejemplo 8.3.
De: lB =
Vee-VBE
RE
+ ({3 + I)R E 470kfi + (12\)0.56 kU h = (f3 + l)I. = (121)(46.5 ;.,A) = 4.34 mA

r,
=
20Y-O.7Y
= 35.89 ;.,A
26mY = 5.99.0 4.34 mA

357
-------_.
J[
b) La prueba de la condicin ro;" IO(R e + RE)' 40 k!l 2: 10(2.2 k!l
+ 0.56 ill)
40 k!l 2: 10(2.76 k!l) = 27.6 k!l satisfecha Por tanto,
Zb
y
== f3(r, + RE)
Z; =
= 67.92k!l
RBllzb
= l20(5.99!l + 560 O)
= 470 k!l1167.92 k!l
= 59.34kl
e)
Zo = Rc = 2.2kl
ro;"
d)
IOR e est satisfecha. Portanto,
o A, = _V V;
== __ f3R _c =
Zb
_-,-O_20,..:),;",(2_.2_k:-!l...:..) 67.92 k!l
= -3.89
comparado con -3.93 cuando se utiliz la ecuacin (8.27): Av '" -RR E .

e)
A = -A -Z; , 'R c = 104.92
(59.34 k!l) = -(-389) . 2.2k!l
comparado con 104.85 cuando se utiliz la ecuacin (8.28): A; '" f3R B /(R B + Zb)'
EJEMPLO 8.4
Reptase el anlisis del ejemplo 8.3 cuando CE est en su lugar. Soluciu a) b) El anlisis del dominio de es el mismo y r, = 5.99 Q. RE est "en corto" debido a CE para el anlisis ac. Por tanto, Z;
= RBllzb = R B IIf3r, =
= 470 k!lIl718.8!l
470 kOII(120)(5.99!l)
== 717.70 l
e) Zo = Rc = 2.2kl
d)
A, = _ Re r,
2.2k!l = - 5.99!l = -367.28 (un incremento significativo)
e) A
=
,
{3R B RB + Zb
(120)(470 ill) 470 k!l + 7l8.8!l

= 119.82
EJEMPLO 8.5
Para la red de la figura 8.14, encontrar (mediante las aproximaciones adecuadas):

a) b) e) d) e)
re. Z,. Zo'
A".
A;
358
Captulo 8
][
16V
tI,
2.2 kO
90kl
o
V, e
1,
z,
e,
IOkl 0.68 kQ
e,
p =210J,,= 50 kQ
...-J
'='
1.. eE
z,
Figura 8.14
Ejemplo 8.5.
Solucin
(210)(0.68 kil) > 10(10 kfi) 142.8 k!l > 100 k!l satisfecha
V8
R,
VE
+ R2 ce - 90k!l + 10k!l = V8 - V8E = 1.6 V - 0.7 V = 0.9 V

VE
R2
IOk!l
(16 V) = 1.6 V
le = -
0.9 V = 1.324 mA RE 0.68k!l 26mV 26 mV = 19.64 O r, = 1.324 mA
b)
En la figura 8.15 se proporciona el circuito equivalente. Ahora, la configuracin que se
obtiene es diferente a la de la figura 8.11 slo por el hecho que

RB
= R' = RdlR2 = 9k!l
"
+
z.
'~
+
10kQ 90kl 0.68k!l
2.2 kil
FIgUra 8.15
El circuito ac equivalente de la figura 8.14.
Las condiciones de prueba tanto de ro ;:;: IO(R e + RE) como de ro ;:;: IOR e se satisfacen. El
empleo de las aproximaciones adecuadas dan
Zb"" {3R E
142.8 k!l
Z; = RBIIZb = 9 k!l11142.8 k!l

= 8.47kO
359
][
Zo = Re = 2.2kil Re 2.2kO d) A~ = - RE = - 0.68 kO = -3.24
e)
e)
Z (8.47kO) A = -A~ Re = -( -3.24) 2.2 kO

=
12.47
EjEMPLO 8.6
Repetir el ejemplo 8.5 con Solucin a)

b)
e E en su lugar.
El anlisis en de es el mismo y r, = 19.64 n.
Zb = f3r, = (210)(19.64 O) == 4.12 kO Z = RBllzb = 9 kOIl4.12 kO = 2.83kil e) Zo = Re = 2.2 kil Re 2.2kO d) A" = - - = -,--,---=- = -112.02 (un crecimiento significativo) r, 19.64 kO
e)
A=
'~RL
-A~= _(_112.02)(2.83kO)
2.2 kO
= 144.1
En la figura 8.16 aparece otra variacin de una configuracin de polarizacin en emisor. Para el anlisis en de la resistencia del emisor es RE + REo' mientras que para el anlisis en ac el resistor RE en las ecuaciones anteriores es simplehIente- RE con RE" en desvo por CE'
J
--li
el V, o-}I---"----I
Zi
Z,
...
8.5
figura 8.16 Una configuracin polarizacin en emisor con una porcin de la resistencia de emisor en desvo en el dominio de ac .
CONFIGURACIN EMISOR-SEGUIDOR
Cuando se toma la salida a partir de la tenninal del emisor del transistor como se muestra en la figura 8.17, se conoce a la red como emisor~seguidor. El voltaje de salida siempre es ligeramej'j,te menor que la seal de entrada, debido a la cada de la base al emisor, pero la aproximacin
360
J[
_1,
V,
0--)1----+-<>--1 el'
Z,
e, E?--;---!!----o ',
RE
1,
-:;.
Figura 8.17
Configuracin
emisor~seguidor,
Ar 1 por lo general es buena. A diferencia del voltaje del colector, el voltaje est en fase con la seal VI' Esto es, tanto Vo corno VI mantendrn sus valores pico positivos y negativos al mismo tiempo. El hecho de que Vo "siga" la magnitud de Vi con una relacin dentro de fase acredita la terminologa emisor-seguidor. En la figura 8.17 aparece la configuracin emisor-seguidor ms comn. De hecho. debido a que el colector est conectado a tierra para el anlisis en ac. en realidad es una configuracin de colector-comn. En la parte final de esta seccin aparecern otras variaciones de la figura 8.17 que tienen la salida en emisor con Vo ;::: VLa configuracin de emisor-seguidor se utiliza con frecuencia para propsitos de acoplamiento de impedancia. Presenta una alta impedancia en la entrada y una impedancia baja en la salida, la cual es directamente opuesta a la configuracin de polarizacin fija estndar. El efecto que se obtiene es muy similar al que se logra con un transformador, donde se acopla una carga con la impedancia de la fuente para obtener una mxima transferencia de potencia a travs del sistema. Al sustituir el circuito equivalente rl! en la red de la figura 8.17 se obtiene la red de la figura 8.18. El efecto de ro se examinar ms adelante en la seccin.
-1,
-z,
v,
+
\
1
COn
Figura 8.18. Sustitucin del circuito equivalente re en la red ac equivalente de ac de la figura 8.17.
Z: La impedancia de entrada se encuentra determinada de la misma manera que se describi en la seccin anterior:
(8.37)
Zb = f3r, + (f3 + l)R E
(838)
8.5 Configuracin emisor-seguidor
361
] [.
o
y
(8.39) (8.40)
Zo:
La impedancia de salida se describe mejor al escribir la ecuacin para la comente lb:
lb = -
Vi
Zb
y luego multiplicando por (/3 + 1) para establecer 1". Esto es,
le = (f3
I)h = (f3
Vi 1)-
Zb
Sustituyendo por Z/) se obtiene

le = ~-,,(f3_+,--l,-)V-,-i_ f3r, + (f3 + l )RE
1 =
,
-:-:--:-::--~
Vi _____~ [f3r,/(f3 + 1)] + RE
pero
y
(f3+l)~f3
---~--=r
f3r e f3+1
f3re f3
<
de manera que
le == ----'-'--
(8.4l)
re + RE
"
+
v,
Vo
-1 ...
'V
+1.
RE
Si ahora se construye la red definida por la ecuacin (8.41). se obtiene la configuracin de la figura 8.19. Para detenninar Zo' se hace cero V:. y
(8.42)
.z"
Por lo general RE es mucho mayor que
Te'
...
y a menudo se aplica la siguiente aproximacin:
Figura 8.19 Definicin de la impedancia de salida para la configuracin emisor-seguidor.
Zo
~ r ,
(8.43)
A~,: Se puede utilizar la figura 8.19 para detenninar la ganancia de voltaje mediante la aplicacin de la regla del divisor de voltaje:
v=
"
Vo
V,
re'
REVi
RE
+ re
RE
(8.44)
A,.
:-:
RE. + re
r;::;:
Con frecuencia, RE es mucho mayor que
RE +
RE Y
(8.45)
362
Capitulo 8
Anlisis a pequea seal del transistor bipolar .
J[
A,:
De la figura 8.18,
o e o
1,
RB + Zh
lo = -, = -({3
l)h
-lo = -({3 +
lh
1)
de tal forma que
=-({3+1)
y debido a que
R B + Zb
({3 + 1) "" {3,
(8.46)
(8.47)
Relacin de la fase: Como se indic por medio de la ecuacin (8.44) y algunas discusiones anteriores de esta seccin, tanto Vo como VI se encuentran en fase para la configuracin emisor-seguidor. Efecto de ro: Z:
E {3r, + -'----"-
({3+ I)R
Z"
(8.48)
Si se satisface la condicin ro;;::: 1ORE'
Z" = {3r,. + ([3 + I)R E

la cual es similar a las conclusiones anteriores con (8.49)
Z o'
(8.50)
Utilizando
3 + I =' [3.
z,,=,REllr,
I
Cualquier r"
(8.51 )
363
][
({3 + I)RElZb A, ; -'--RnE~~ 1+r"
Si se satisface la condicin ro ~ 1ORE Y se utiliza la aproximacin {3 + 1
E Av=--
(8.52)
={J,
{3R
Zb
Pero de tal fonna que
Zb
== {3(r, +
RE)
A,
= ---"--RE
re + RE
I
~IOR,
(8.53)
' - -_ _ _ _ _--' ' .
EJEMPLO 8.7
Para la red emisor-seguidor de la figura 8.20, detenninar:

a)
re'
b)
e)
Z. Zo'
d)
e) 1)
A".
A,. Repetir los incisos b a e cuando ro; 25 kQ Ycomparar los resultados.
12 V
f
220 ill
v,~I-~--I
li
-10
~F
{3 = 100. ro
=00
-Z,
3.3 kQ
Figura 8.20
Ejemplo 8.7.
Solucin
a)
lB
= R
+ ({3 +
I)R
l2V-O.7V = 220 k!1 + (101)3.3 k!1 = 20.42pA
h=({3+ 1)/. = (101)(20.42 .tA) = 2.062 mA 26mV r, = = 2.062 roA = 12.61
364
captulo 8 Anlisis a pequea seal del transistor bipolar
J[
b)
Zh
e)
d)
{3r, + ({3 + I)R E = (100)(12.61 fl) + (101)(3.3 kfl) = 1.261 kfl + 333.3 kfl = 334.56 kfl == (3R E Z, = RBI!Zb = 220 kfili334.56 kfl = 132.72 ka Z" = REllr, = 3.3 kfi1112.61 fl = 12.56 a == r, Vo RE 3.3 kfl A, = V, = RE + r, = 3.3 kfl + 12.61 fl
=
= 0.996 ==1
e)
A, ==
contra
(100)(220 kfi) = _ 9.67 220 kfi + 334.56 kfl 3
A = -A , - = -(0.996) , , RE
f)
Z,
( 132.72 kfl) = -40.06

3.3 kfl
Al verificar la condicin ro 2 lOR E , se tiene
25 kfl ;", 10(3.3 kfl)

la cual no se satisface. Por tanto,
33 kfl
({3
I)R E = (100)(12.61 fl)

RE
+ (100 + 1)3.3 kfi

1 +--c
-=:-3.-=-3,:.::kfl:=-
= 1.261
=
ro kfi + 294.43 kfl 295.7 kfl

VS.
+-
25 kfl
con
Z, = RBllzh = 220 kfl11295.7 kfl
= 126.15 ka
A=
,
({3
132.72 kfl a la cual se lleg de la manera anterior

(lOO + 1)(3.3 kfi)/295.7 kfl =-'-----;-'-'-----'-::-::--[1 + 3.3 kfl lJ
Zo = REllre = 12.56 O como se obtuvo anteriormente
I)R E /Z b
[1
+ RE]
r" = 0.996 == 1
lo cual es igual al resultado anterior.
25 kfl
Portanto, aunque no se satisface la condicin ro ;::: 10R E, los resultados para Zo y Av son los mismos y nicamente Z es un poco menor. Los resultados sugieren que para la mayora de las aplicaciones se puede obtener una buena aproximacin de los resultados reales slo con el hecho de ignorar los efectos de ro para esta configuracin. La red de la figura 8.21 es una variacin de la red de la figura 8.17, la cual utiliza una seccin de entrada divisor de voltaje para establecer las condiciones de polarizacin. Las ecuaciones (8.37) a (8.47) se pueden cambiar con slo reemplazar RB por R'; R 1\ R2 La red de la figura 8.22 tambin proporciona las caractersticas de entrada/salida de un emisor-seguidor. pero incluye un resistor colector Re En este caso RE se reemplaza una vez ms por la combinacin en paralelo de R 1 YR2 . La impedancia de entrada Z y la impedancia de salida Z() no se afectan entre s, porque Re no se refleja en las redes equivalentes
8,5 Configuracin emisor-seguidor
365
J[
Va
9
v,
o \)
1-+~---1
r
\
-z
Figura 8.21 Configuracin emisorseguidor con un arreglo polarizacin mediante divisor de voltaje. Figura 8.22 Config'.lfacin emisor-seguidor con un resis!or ' colector Rc
de la base o el emisor. De hecho, el nico efecto de Re ser al determinar el punto de operacin Q.
8.6
CONFlGURACIN DE BASE COMN
.La configuracin de base comn se caracteriza por tener uria impedanca de entrada relativamente baja y una impedancia de salida alta y adems una ganancia de corriente menor a uno. Sin embargo, la ganancia de voltaje puede ser considerable. La configuracin estndar aparece en la figura '8.23 con el modelo equivalente r", de base comn sustituido en la figura 8.24. La impedancia de salida ro del transistor no est incluida para la configuracin de base comn debido a que por lo general se encuentra en el rango de los megaohms y puede ignorarse puesto que se encuentra en paralelo con el resistor Re
~.------~--~~.
V,
-- l'-1, 1"
~
+
l
B
Z,
RE E.
vi..f.
-- ~RL -,
1,
=Jl"
"
z,
-1,
al"
~ tI.
R,
+
~:,
Z
"
Figura 8.23
Configuracin de base comn.
Figura 8.24 Sustitucin del circuito equivalente r~ en la red equivalente de ae de la figura 8.23.
(8.54)
(8.55)
366
J[
con
I,
~-'
de tal forma que
(8.56)
A~.:
Al suponer que RE
:::p-
re se obtiene
le = I
y
lo = -ale = -al
A =
con
1"
1,
= - a", -1
(8.57)
Relacin de la fase: El hecho de que Aves un nmero positivo indica que tanto V(J como Vi se encuentran en fase para la configuracin de base comn. Efecto de ro: Para la configuracin de base comn, ro = l/h oh est por lo general en el rango de los megaohms y es ms grande que la resistencia en paralelo Re como para permitir la aproximacin ro 11 Re == Re
Para la red de la figura 8.25, calcular:

a) b) e)
EjEMPLO 8.8
re'
Z.
Zo'
A r,
d)
e)
A. ,
lO
~F
1,.
--)
1,
-+Ika
10
~F
\0;,
-Z,
a= 0.98
r o = 1 MQ
5Hl
8V
h ~
2v
\0;,
Z"
o
Figura 8.25
Ejemplo 8.8,
Solucin
a) lE
V EE
V BE
RE
2 V - 0.7 V
1 kO
1.3 V -1 kO
1.3 mA
r ~ 26mV ~ 26mV ~ 200 e lE l.3 mA

b) Z ~ REllr, ~ 1 kOl120 O
= 19.61 fi == re
e)
Zo=R e =5kfi Re 5kO d) A '" = - - = 250 , re 20 O e) A = -0.98"" -1

8,6 Configuracin de base comn
367
J[
8.7 CONFlGURACIN CON RETROALIMENTACIN EN COLECTOR
La red con retroalimentacin en colector de la figura 8.26 utiliza una trayectoria de retroalimentacin desde el colector a la base para aumentar la estabilidad del sistema como se discuti en la seccin 4.l2. Sin embargo, la simple maniobra de conectar un resistor de la base al colector en .lugar de la base a la fuente de dc tiene un impacto significativo sobre el nivel de dificultad que se encuentra al momento de analizar la red.
Re
r-'V\RFI\r-t--,-t_J"-;~ V
e
J,
el
Vi
8 o-----J f--~-<>--I
z,
e,
Zo
figura 8.26 Configuracin de

retroalimentacin en colector.
Algunos pasos que sern realizados a continuacin son el resultado de la experiencia al trabajar con tales configuraciones. No se espera que un nuevo estudiante del tema seleccione la secuencia de los pasos descritos a continuacin sin hacer uno o dos pasos de manera errnea. La sustitucn del circuito equivalente y el redibujo de la red dar por resultado la configuracin de la figura 8.27. Los efectos de una resistencia de salida roen el transistor se analizarn ms adelante en esta seccin.
+
Vi
J,
- RF
+
Jlb
h
.Br,.
l'
Z,
tc~v
':'
+
"
Figura 8.27
':'
Sustitucin del circuito equivalente Te en la red equivalente de ac de la figura 8.26.
J' = Vo - Vi RF
con e Debido a que
Vv = -loRe
lo = f3lb
+ l'
/3Ib es mucho mayor que r,

lo '" f3l&
y pero
Vv
-(f3l blRc = - f3I}1c
368
Captulo 8
J[
Por tanto,
t=
El res ultado es
=---=
Vo
Vi
RF
RF
V = If3r - - I [ I + -Re] f3r V

1 1
RF
'e
Vi [ I
Re] + -f3r, [ I + RF
'e
lif3r,
r-'-,_ _-,,= Vi = _ _ _-'-f3::-
'li
1+f3r'[I+Rel RF r, J Re = Re
pero Re es por 10 general mucho mayor que re y 1 +
de tal fOnTIa que
, z=
f3r,
I
+ f3R e
RF
r
Zi =
"
Re RF
(8,58)
-+
13
Zo: Si se hace Vi cero como se requiere para definir Zo' la red aparecer como se muestra en la figura 8.28. El efecto de f3rl' se elimina y RF aparece en paralelo con Re y
(8.59)
v,
=O
En el nodo
Figura 8.28 Definicin de Zo para la configuracin de retroalimentacin en colector.
A,:
e de la figura 8.27,
Iv = f3Ib + r
Para los valores nOnTIales, f3I b Sustituyendo lb = V/f3r, se obtiene
e Iv" f3Ib'
VD = -IoRe = -(f3Ib )R e
V,
V = -f3-Re
o
13r,
A, = -
Vo V,
Re
r
(8.60)
,
369
8.7 Configuracin con retroalimentacin en colector
JL
A i:
La aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo exterior de la red genera
Vi + VRF
e Utilizando lo '" f3lh' se tiene
Vo = O
Ih f3 r ,
(lh -
l)R F
+ (,Re = O
Ih {3r,
e
+ IbRF - liRF + (3lbRc = Ib(f3r, + RF + (3R c ) = liRF
Sustituyendo lb = 1)f3 a partir de lo '" f31" da
lo 13({3r,
+ RF + f3R c ) = IiRF
I" = -=--~{3"-R-,,F,--I,--,--c--{3r, + R, + f3R c
Ignorando f3r, y comparar con RF y f3R e

A, =
~
li
f3R F RF + f3R e
(8.61 )
lo A.=-
I,
(8.62)
Relacin de la fase: El signo negativo de la ecuacin (8.60) indica un cambio de fase de 180Q entre V o y Vi' Efecto de ro: Z: Un anlisis completo sin la aplicacin de aproximaciones dar por resultado
1+
Rell ro
RF
Zi =
1 -+-+ f3r, RF
Rell ro
RFre
(8.63)
Al reconocer que l/R F ", O Y al aplicar la condicin ro '" !ORe
pero por lo general RelRF
1y
Zi=--:----
-+-370
1 f3r,
Re RFr,
JL
o
z,
r
~
,
Re RF
(8.64)
{3
as. como se obtuvo anteriormente. Zo: Al incluir ro en paralelo con Re er. la figura 8.28 se obtiene (8.651 Para r" ;::: lOR e (8.66) igual como se consigui antes. Para la condicin comn de RF Re (8.67)
A: ,.
(8.68)
Debido a que RF
re'
(8.69)
Re 1+RF
' -_ _ _ _ _ _- ' r,o?: ORe
y dado que RelRF es por lo general, mucho menor que uno,
(8.70)
corno se obtuvo con anterioridad.
Para la red de 1a figura 8.29. detenninar:

a)
EJEMPLO 8.9
re'
b)
e)
Z.
Zo'
A,. A.
d) e) f)
Repetir los incisos b a e cuando ro = 20 k,Q Y comparar los resultados.
371
][
9V
?
1.7 kQ
V, ~
__
IO~F
-/;
~V\II""---<f-'--lf-----o V"
10 ~F
180 ill
~/"
f3 =200. r,/=ooQ
......
Z"
Z,
Figura 8.29
Ejemplo 8.9.
Solucin
a)
RF + (3R e = 11.53 LA I E = (3 + 1)IB = (201)(11.53 LA) = 2.32 mA 26mV 26mV = 11.21 n r, = 2. 32 mA re 11.21 U 11.21 U b) Z, = ---'----'---'--= --'-'-'':''::''''=-I Re I 2.7 kU 0.005 + 0.015
lB
Vce - VBE
= 180 kU +
9V - 0.7 V (200)2.7 kU
-+(3
RF
-+
200
180 kU
0.02 e) Zo = RcllRF = 2.7 kUII180 kU = 2.66 kn 27kU Re d) Al' = - - = 11.21 U -240.86 r, (200)(180 kU) e) A = (3R F , RF + (3Rc 180 kU + (200)(2.7 kU) = 50
f)
= 11.21 U = 50(11.21 U) = 560.5
2:
La condicin ro;;:: IORc no est satisfecha. Por tanto,
1+
2.7 kUI120 kU 180kU
2: o
20
1 + 1 + 2.7 kUI120 kU 180kU (l80kU)(I1.21 U) (200)(11.21) 2.38 kU 1 + 180kU 1 + 0.013 = = 1.64 X 10 3 0.45 X 10- 3 + 0.006 X 10- 3 + 1.18 X 10 3 = 617.7 U vs. 560.5 U anterionnente
=
rollRcllR F = 20 kU112.7 kUII180 kU = 2.35 kQ VS. 2.66 kQ anterionnente
372
Capitulo 8 Anlisis a pequea seal del transistor bipolar
J
A: I
lrI
L...
A"
--'---r--'c-- -
- [~I + ~ ] (roR~) RF re
1R 1+~ R,
- [5.56
X 10- 6 -
1 ] 2.38 k!1 - [ 1 + 180k!1 11.21!1 ( )

1+
X 2
'::"":-'-...,180 k!1
2.38 k!1
8.92
10- )(2.38 k1)
1 + 0.013
= -209.56 VS. -240.86 anteriores
A: ,
Z,
A, = -A" Re
= -(-209.56)-Z-.7-k-:!1= 47.94 vs. 50 anteriores
617.7 !1
Para la configuracin de la figura 8.30. las ecuaciones (8.71) a (8.74) determinarn las variables de inters. Las derivaciones se dejan como un ejercicio al final del captulo.
Re
1,
~_'VRVF'V-+t!..l_,-If----<> v,
C,
C,
v,
o---::- f---"-----I
z,
z,
Figura 8.30 Configuracin de retroalimentacin en colector con
un resistor de emisor RE:
Z '"
[-i
------=---+ _(_R=.E_;_F_R-,C':"')
RE
(8.71)
z
"
(8.72)
A'
"
(8.73)
1 A"'-----+
(8.74)
f3
373
J[
8.8 CONRGURACIN CON RETROALIMENTACIN DE DC EN COLECTOR
La red de la figura 8.31 tiene un resistor para retroalimentacin de de con objeto de una mayor estabilidad. no obstante que el capacitor C~ cambiar porciones de la resistencia de retroalimentacin a las secciones de entrada y d~ salida de la red en el dominio ac. Lu porcin de RF que se cambi al lado de entrada o de salida se caicular mediante los niveles de resistencia de ac deseados de entrada o salida.
1,
c,
Figura 8.31
v, o-:---ll
Configuracin de retroalimentacin de de en colector.
z,
A la frecuencia o frecuencias de operacin. el capacitor asumir un equivalente de corto circuito a tierra debido a su bajo nivel de impedancia respecto a los otrOS elementos de la red. El circuito equivalente de pequea seal aparecer entonces como se muestra en la figura 8.32.
+
v,
1,
:::lV'
RF ,
Z,
~',
te, t"-1 ... ...

I
fJJ,
'"
Re
I
I
',
Figura 8.32 Sustitucin del circuito equivalente Te en la red equivalente de ac de la figura 8.3!.
"F
z"
v R'
(8.75)
z o'
(8.76)
(8.77)
A'
"
R' ~
r"ll RF,I\ Re
V" = -f3I"R'
374
Captulo 8
][
pero
V =
o
-{3~
Vi R' {3rl"
de tal forma que
A,. = - " =Vi
rJRF,IIRc
r,
(8.78)
A, =o- ; V,
Ai:
RF,IIR c r,
I
RF ,
(8.79)
r" ~ JOR(
Para el lado de entrada
In
Rf/i
RF , + {3r,.
lh =
li
RF ,
+ {3r,
y para el lado de salida utilizando R' = ro 11 R F ,
R' {3lh lo = R + Re
1
= -::-:'R'{3 -'-.:::..,R' + Re
La ganancia de corriente
A.
I
= lo =
Ji
lo
Jh
Ih
R/
Ji
R' {3 RF ,
RFr
Re
f3r('
A =
~ =
li
f3R F ,R' (R F , + f3r ,)(R' + Re)

I F I'R
(8.80)
2
L-_ _ _ _ _ _ _ _ _ _ _ _--' R' == r"
Debido a que RF,es por lo general mucho mayor que f3re RF, + f3r e == RF I
y
lo i3Rt:(r"IIR,.) A,--= \ . , - li - l4';(r"IIR F , + Re)
de tal fonua que
(8.81)
(8.82)
Relacin de la fase: El signo negativo en la ecuacin revela un cambio claro de fase de 180' entre los voltajes de entrada y de salida.
8.8 Configuracin con retroalimentacin de dc en colector
375
J[
---------------------------------------------------EJEMPLO 8.10
Para la red de la figura 8.33, determinar:
a)
b) e) d) e)
re' Zi' Zu'

A,.
11 v
Ha
120 kO
A,.
68 kQ
, lo
r-"NV---r-'VV\r---+'-'-l (---<>
V"
Vi
o----}f-<--,------l
IOmF
-z,
Solucin
a)
-1,
r ...
lOmF O.OlmF
/3= 140. r,,=30kQ
Figura 8.33
Ejemplo 8.10.
oC:
lB =
Vcc - VBE RF + {3R c

12 V - 0.7 V (120 kf1
=~~~~~~--~
+ 68 kf1) +
(140)3 kf1
11.3 V = 608 kf1 = 18.6 .tA

lE I)IB = (141)(18.6 .tA) = 2.62mA
= ({3 +
re =
26mV
26mV = 9.920 2.62 mA
b) {3re = (140)(9.92 f1) = 1.39 kf1 La red equivalente aparece en la figura 8.34.
= RF ,IIf3re = 120 kf1II1.39 kf1

'" 1.37kO
+
V,
-z,
120kU
-1,
=nI,
1,
+
V,
f3r,
1.395 k.Q
...
1
~
/JI,
140 lb
30kl
r"
68 kU
lkU
...
...
z,
Figura 8.34
Sustitucin del circuito equivalente re en la red equivalente de ac de la figura 8.33.
e)
Probando la condicin ro
!ORe' se encuentra
30 kQ ~ 10(3 kQ) = 30 kQ
la cual, se satisface mediante el signo de igual en la condicin. Por tanto,
Zo '"
RclIRF , =
3 kf168 kf1
= 2.87kO
376
J[
d)
ro ~ lOR c por tanto,
A\.==:::;-
RF,\!R c
r,
2.87 kO 9.920
68 k!1113 W
9,920
'" -289.3
e) Debido a que la condicin R F , [3r" se satisface.
A '"
_---'--f3__
1 +---
140
1
Re
r"IIR F,
+ -----:c-c--::30kOl168W
3 kO
--::----= 1.14 1 + 0.14
140
140
'" 122.8
8.9
CIRCUITO EQUIVALENTE HBRIDO APROXIMADO
El anlisis de la configuracin de emisor comn de la figura 8.35 y de la base comn de la figura 8.36 mediante el empleo del circuito equivalente hbrido aproximado es muy parecido al realizado en el modelo re. Aunque el tiempo y las prioridades no permiten realizar un anlisis detallado de todas las configuraciones tratadas hasta ahora, en esta seccin se incluir un breve repaso de algunas de las ms importantes para demostrar las similitudes en los mtodos y en las ecuaciones que se obtienen.
--
l,
>h~
t
I
h"lb
h~
Figura 8.35 Circuito equivalente hbrido de emisor comn aproximado.
r------r----~c
~--4----4---~-~h
Figura 8.36 Circuito equivalente hbrido de base comn aproximado.
Varios de los parmetros del modelo hbrido estn especificados en una hoja de datos o mediante el anlisis experimental. El anlisis en de asociado con el uso del modelo re 00 es una parte integral del empleo de los parmetros hbridos. En otras palabras, cuando se presenta el problema. los parmetros tales como h ie , hfe h ib , y as sucesivamente, se especifican. Sin embargo, debe tenerse en cuenta que los parmetros hbridos y los componentes del modelo re estn relacionados mediante las siguientes ecuaciones tal como se discuti a detalle en el captulo 7: hle = f3r e ,j he = 13, hoe = llro , hfb =-a y hb = re (obsrvese el apndice A).
Configuracin de polarizacin fija

Para la configuracin de polarizacin fija de la figura 8.37 aparecer la red equivalente en pequea seal en la figura 8.38, utilizando el modelo equivalente hbrido aproximado para
8.9 Circuito equivalente hbrido aproximado
377
J~
Re
1,
~ 1"
(
h"
hje
0-)1---+----1
C,
+ v,
e,
Z"
1,
+
V"
Figura 8.37
Configuracin de
polarizacin fija.
+ z,
V,
1,
T.l
Ro:
h"
1
I
-h
hOl?
+
V
hJ,>
: Re
z,
Figura 8.38 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac de la figura 8.37.
1;:.
emisor comn. Comprense las similitudes aparentes con la figura 8.3 y el anlisis del modelo Las semejanzas sugieren que el anlisis ser muy similar y los resultados de uno pueden relacionarse directamente con el otro. Z,: A partir de la figura 8.38, (8,83)
Zo:
A partir de la figura 8.38,
Z" A,:
Utilizando R' =
(8,84)
l/h)1 Re
Vo = -loR' = -lcR'
= -he1b R'
y
Ib=~
h ie
con
Vo = -h,-' ,eh. R'
"
de tal forma que
A,. =
~
Vi
= _ h,(R c Illlho,l
(8.85)
h ie
(8.86)
378
Captulo 8
JL ---------------------------------------------------Para la red de la figura 8.39. calcule: EJEMPLO 8.11

a) b)
e)
ZZ".
Al'. A.
,----r-;---o 8 v
d)
~ /"
:l.7kQ
~ 330 k!2
_)f-I_+---_---1
+---11---
1,
(
'
h;. = 120 Z" h". = 1.175k!2 ha,'=: 20 !lA/V
V"
z,
-:F.
figura 8.39
Ejemplo 8.11.
Solucin
a)
b)
RBllh, = 330 WII1.175 kl1
r "
'" he = 1.171 k!l ! 1
=-
2a =
e)
-IIRe =
hae 1
20 JLAN
= 50k}
hie d) A '" he = 120
A, =
hae he(Rclll1hae)
50 kl1112.7 W = 2.56 k!l '" Re
",(I:.::2""0)-,,(2:.:...7:.:..k.::.l1,,,ii:=-SO:.:. k:::l1::.:. ) 1.171 kl1
= _
262.34
Configuracin de divisor de voltaje

Para la configuracin de polarizacin mediante divisor de voltaje de la figura 8.40. la red equivalente en pequea seal obtenida tendr la misma apariencia que la figura 8.38 reemplazando a R B por R' = R ]11 R2 ,
/,
v, o
i ll--+----i
el
~R
z,
Z:
2Q:
z"
figura 8.40 Configuracin de polarizacin mediante divisor
de voltaje.
=
A partir de la figura 8.38 con RB = K'.
Z
De la figura 8.38.
R'II he
(8.87)
(8.88)
379
J[
A'
"
(8.89)
hie
(8.90)
Configuracin de polarizacin en emisor sin derivacin

Para la configuracin de emisor comn con polarizacin en emisor sin derivacin de la figura 8.41. el modelo de pequea seal ser el mismo que para la figura 8.11. reemplazando /3r,. mediante hit' y {3If por ht//; El anlisis ser entonces, de la misma manera Con
V; o
)1-------1
-z,
y
1,
figura 8.41 Configuracin de

polarizacin en emisor sin desvo.
(8.91)
(8.92)
Z,:
(8.93)
(8.94)
(8.95)
380
Capitulo 8
][
o
-A ,
(8.96)
Configuracin emisor-seguidor
Para el emisor-seguidor de la figura 8.42 el modelo de pequea seal igualar la figura 8.18 con f3r" ;; h ie y f3;; h f{' Las ecuaciones obtenidas sern, por tanto. similares. l: (8.97) (8.98)
v, e
z,
1,
---.- )
Figura 8.42 Configuracin de emisor-seguidor.
lQ: Para Z() la red de salida definida por las ecuaciones obtenidas aparecer como se muestra en la fgura 8.43. Al revisar el desarrollo de las ecuaciones en la seccin 8.5 y
Z"
RE
II~ h
1<'
(8.99)
h"
1 .... he VV\
v,
I
'\,
'e
+
lt;
Z"
Figura 8.43 Definicin de Zo para la configuracin de emisor-seguidor.
A~: Para la ganancia de voltaje se puede aplicar la regla del divisor de voltaje a la figura 8.43 de la siguiente manera:
381
J[
pero ya que I +
"fe'" h1,.
A, =
Vu V,
RE
RE + h/hft
(8. I 00)
A, =
hfc R8
(8.101 )
RB + Zb
A, = -A r RE
Z,
(8. I 02)

La ltima configuracin que se examinar con el circuito equivalente hbrido aproximado ser el amplificador de base comn de la figura 8.44. Al sustituir el modelo equivalente hbrido aproximado de base comn se obtiene la red de la figura 8.45. la cual es muy similar a la figura 8.24. A partir de la figura 8.45,
+
V,
-J,
h i/ hfl,
-z,
-f,
RE
-;; ;;-
L
Re
+
Vo
VEE
Zo
cc
Figura 8.44
Configuracin de base comn.
-z,
+ -J,-
'--1
---"-'-h-:;'
v"
z,.
t
Figura 8.45 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac de la figura 8.44.
Z,
(8.103)
;8.104)
382
Capitulo 8 Aulisis a pequea seal del transistor bipolar
J[
con
1 =e h
ib
Vi
de tal forma que
(8.105)
A, =
lo
(8.106)
1,
a)
Para la red de la figura 8.46. determine: Zi' b) Zo'

e)
EJEMPLO 8.12
A,.
d)
1,
Ai'
lr--~--~.
-z,
h", = - 0.99
hin
=:
3.3 kQ
14.3.Q
h"b= 0.5 ~N .
Z"
IOV
Figura 8.46
Ejemplo 8.12.
Solucin
a)
b)
Zi
ro
= REllh ib = 2.2 kili I14.3 il = 14.21 il == hib =hob
=
l.
1
0.5 .LA/V
= 2 Mil
3.3 kO
14.21
Zo =
eA , d) Ai
-IIRe == Re =
hob
=-
hjbRe
(-0.99)(3.3 k!l)
ib
=.
22991
== hfb
= -1
Las configuraciones restantes de las secciones 8.1 a 8.8 que no se analizaron en esta seccin se dejan como un ejercicio para la seccin de problemas de este captulo. Se supone que el anlisis anterior revela las similitudes en el mtodo utilizando los modelos re O el hbrido equivalente aproximado y eliminando, por tanto, cualquier dificultad real cuando se analicen !as redes restantes de las secciones previas.
8.10
MODELO EQUIVALENTE HBRIDO COMPLETO
El anlisis de la seccin 8.9 se limit al circuito equivalente hbrido aproximado adems de alguna discusin acerca de la impedancia de salida. En esta seccin se utiliza el circuito equivalente completo para mostrar el impacto de h r y para definir en trminos ms especficos el 8.10 Modelo equivalente hbrido completo
383
J[
impacto de h{J' Es importante entender que debido a que el modelo hbrido equivalente tiene la misma apariencia para las configuraciones de base comn, de emisor comn y de colector comn, se pueden aplicar a cada configuracin las ecuaciones desarrolladas en esta seccin. Slo es necesario insertar los parmetros defmidos para cada configuracin. Esto es, para tu configuracin de base comn, se utilizan hth' hh Yas sucesivamente, se emplean para una configuracin de emisor comn h(('. hi('. Y as(sucesivamente. Se debe recordar que el apndice A permite hacer una conversin de un conjunto de parmetros al otro si se proporciona alguno y se requiere algn otro. Considrese la configuracin general de la figura 8.47 con los parmetros de dos puertos de inters particular. El modelo equivalente hbrido completo se sustituye ms adelante en la figura 8.48 empleando parmetros que no especifican el tipo de configuracin de que se trata. En otras palabras. las soluciones estarn en tnninos de h, h r h Y ho' A diferencia del anlisis de las secciones previas de este captulo. la ganancia de corriente Al se determinar en primer lugar porque las ecuaciones que se desarrollaron para precisar los otros parmetros.
R,
+
V,
I\
-
Figura 8.47
Z,
1,
+
v,
Transistor
+
v"
-Z"
-1"
RL
C>--
Sistema de dos puertos.
R,
+
V,
I\
-1
1,
Z
+
V,
=tI"
h,
~I
+
"
~;,
=;-
1"
h,.V"
"v
h,l"
l/f
Z"
RL
Figura 8.48 figura 8.47.
Sustitucin del circuito equivalente hbrido completo en el sistema de dos puertos de la
Ganancia de corriente, A = la/l

Al aplicar la ley de corriente de Kirchhoff al circuito de salida 'e obtiene
Sustituyendo V(J = -loRL se obtiene
Al escribir la ecuacin anterior, se tiene
lo
e
+ hoRLl,
= hl;
384
Captulo 8
J[
de manera que
A, =
1,
l
(8.107)
Se observa que la ganancia de corriente reducir el resultado deA i ::: hfen caso de que el factor hoRL sea suficientemente pequeo comparado con uno. .
Ganancia de voltaje, A, = Vo/V

Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada se consigue
Sustituyendo l = (l + h"RJI)hde la ecuacin (8.107) e lo = -V,/RL de arriba, se obtiene
Al resolver la relacin
~/Vi
se obtiene (8.108)
En este caso se obtendr la forma familiar de Al'::: -hrRL/h en caso de que el factor (h/l()hhr)R L sea 10 suficientemente pequeo comparado con h i.
Impedancia de entrada, Z = V;Il

Para el circuito de entrada
Vi
= hl + hrVo
=
Sustituyendo se tiene Dado que
V,
-I"R L
VI = hl - hrRLlo
A=I
lo li
lo = Al
de manera que la ecuacin anterior se convierte en
Vi = hJi - hrRLAl
Al resolver la relacin Vi/.. , , se obtiene
y sustituyendo
= -:I-+-h"-,-,R=-LV,
1,
se obtiene
(8.109)
La forma familiar de Z = h se obtendr cuando el segundo factor sea lo suficientemente menor que el primero.
8.10 Modelo equivalente hibrido completo
385
J[
Impedancia de salida, Zo = Vo/lo
La impedancia de salida de un amplificador est definida como el cociente del voltaje de salida a la comente de salida cuando la seal Vs se iguala a cero. Para el circuito de entrada, cuando V., = O,
1= -h,Vo Rs + h
I
Sustituyendo esta relacin en la siguiente ecuacin que se obtuvo a partir del circuito de salida se tiene
(8.110)
En este caso la impedancia de salida se reducir a la fonna familiar de Zo = 1/h o para el transistor cuando el segundo factor del denominador es suficientemente ms pequeo que el primero.
EJEMPLO 8.13
Para lared de la figura 8.49, calcule los siguientes parmetros empleando el modelo equivalente hbrido completo y compare los resultados obtenidos por medio del modelo aproximado.
a) b)
e) d)
Z y Z;. A, A I =1// yA'=nr o I I () I Zo (dentro de Re) y Z;, (incluido Re)'
18 v
>470Hl
4.7 kQ
R'~:
v, '\
+
v,
+f
1Hl
z' ,
-J,
Z
Q ......
-1L-______~--------~~~------~------<
1.6kQ.h" "" 2x 1O-4./1,}(. = 20v
pA
Solucin Ahora que estn derivadas las ecuaciones bsicas para cada cantidad, el orden en que se calculan es arbitrario. Sin embargo, a menudo es una cantidad til la impedancia de entrada y por tanto se celcular de manera inicial. El circuito equivalente hbrido de emisor comn completo se sustituy y se volvi a dibujar la red como se muestra en la figura 8.50. Se obtendr un circuito Thvenin equivalente para la seccin de entrada de la figura 8.50 en el equivalente de entrada de la figura 8.51 debido a que ETh" V, Y RTh" R, = I kQ (un resultado debido a que R B = 470 kQ es mucho mayor que R, = 1 kQ). En este ejemplo RL = Re e 1, est definida como la
386
R,
+
V,
"v -1
-- ~ :l
Z,:
J[
=i)l"
L6kn
.!.
Z
Iko.
~l
2xIQ-lV"
V,
470'k12
"v
110lb
50kQ
4,7ko.~
I
-Z,;
-1
Thwnin
t:i.gun. S.S(} figura 8.49.
Sus.t\tudn del drc.ui.t0 e<:'\i\valente hbdo c.offi?letQ en la red e<.'u\'lalente de ac de la
- 9 RJlkQ
(
1,
h
,
Z/
::
"
-.::...
-z,;
I
z,
I~ z"
v,
v,
"v
hr~ v"
2x 1()-4 v"
"v
-1
hIl
hQi' =50kO:
llorb
4.7 kn
h"" =20pS
-1
Reemplazo de la secci de entrada de la figura 8.50 mediante un circuito equivalente
Figura 8.51
Thvenin,
corriente Re igual que en los ejemplos anteriores de este captulo, La impedancia de salida 20 que est definida mediante la ecuacin (8.110) es slo para las terminales de salida del transistor. No incluye los efectos de Re Z~ simplemente es la combinacin en paralelo de Zo y Re La configuracin que se obtiene en la figura 8.51 es una rplica exacta de la red definida en la figura 8.48 y pueden aplicarse las ecuaciones derivadas anteriormente.
a)
La ecuacin (8,109): Z, =
tV, = h"
hfehreRL
1 + ho,R L
4
1.6 k1 _ (110)(2 X 10- )(4,7 kD.) 1 + (20 .LS)(4,7 k!1) = 1.6 k!1 - 94.52 !1 = 1.51 k!l
contra 1.6 kQ utilizando slo h ic '
z; =
b)
470 k!1IIZ, '"

-h,R
z, =
1.51 k!l
La ecuacin (8. 108): Ac
= ---"- =
L ---.,--.,--""==,.----
V,
h"
+ (h"h", - h,h,,)RL
-(lIO)(4.h!1) 1.6 kD. + [(1.6 k!1)(20 .LS) - (110)(2 -517 X 10 3 !1 1.6 k!1 + (0.032 - 0.022)4.7 k!1 -517 )( 103 !1 1.6k!1
10 4)4.7 kD.
+ 47!1
= -313.9
contra -323.125 al utilizar A,." -h{,RJh".

8.1\\
~l<> "'luiv"",ut,,
hibrld<> <:<>Ulpleto
387
] L,
110 c) La ecuacin (8.107):
+ (20 ",S)(4.7 k)
110 = _.:..:..::= 100.55
J + 0.094
contra 110 mediante el simple empleo de IzV Ya que 470 kQ Z,.I;= J" y A;= 100.55 tambin.
d)
La ecuacin (8.110): Z
Vo =~ = -~--~~-lo
ho ,
-
[h,h"J(h"
R,)]
1 =~--------~~--------20 J-S - [(110)(2 X 10 4)/( 1.6 ka + 1 k!1) J

= ------'----
J 1.54 J-S
= 86.66 kfi
el cual es mayor que el valor detenninado mediante l/ho,' = 50 kQ.
Z~ =
RcllZo = 4.7 k!11186.66 ka = 4.46 kfi
contra 4.7 kQ utilizando slo Re
A partir de los resultados anteriores se observa que las soluciones aproximadas para Al
y Z son muy cercanas a las calculadas con el modelo equivalente completo. De hecho, an
A se diferenci por menos del 10%. El valor alto de Zu slo contribuy a la conclusin anterior que Z() a menudo es tan alto que puede ignorarse comparado con la ca.rga aplicada. Sin embargo, se debe considerar que cuando existe la necesidad de determinar el impacto de hrl' y de huI" debe utilizarse el modelo equivalente como se describi arriba. La hoja de especifIcaciones de un transistor en particular proporciona los parmetros de emisor comn, tal como se observ en la figura 7.28. El siguiente ejemplo utlizar los mismos parmetros de transistor que aparecen en la figura 8.49 con una configuracin pnp de base comn para presentar e1 procedimiento de conversin de parmetros y enfatizar el hecho de que el modelo equivalente hbrido mantiene la misma distribucin.
EJEMPLO 8.14
Para el amplificador de base comn de la figura 8.52, calclese los siguientes parmetros empleando el modelo hbrido equivalente completo y comprese con los resultados obtenidos utilizando el modelo aproximado.
a)
Z, y Z;.
A,.
b)
A,yA;' Zo y Z~.
el
d)
V,
--J~ -- -+ 1;
V,
h".= 1.6kQ hr l'=2x 10-:'
h/ r == J 10 h,,,,=20).l.S
lo
1,
3kl
z;
z,
I\
6V
Zo
Figura 8.52
Ejemplo 8.14.
-1
t"~~
z;
l2V
Vo
388
J[
Solucin
Los parmetros hbridos de base comn estn derivados de los parmetros de emisor comn empleando las ecuaciones aproximadas del apndice A.
, _ = h'b '" _h:c.. 1.6 kn = 14.41 1 + h". 1 + 110
Se observa lo cercano que estn las magnitudes con los valo::-es detenninados por medio de
-'------ = 14.55
1.6kn
110
n
- 2
X
(1.6 kn)(20 ,tS)

1
+ 110
10- 4
hfb ==
-h r,
1 + hf ,
ho ,
1 + h(,
= =
-110 1 + 110
20 ,tS
= -0.991 = 0.18 p5
hob
==
1 + 110
Sustituyendo el circuito hbrido equivalente de base comn de la figura 8.52, se tendr la red equivalente de pequea seal de la figura 8.53. La red Thvenin para el circuito de entrada dar RTh = 3 kQ 111 kQ = 0.75 kQ para R, en la ecuacin para Zo'
R,
~ 1 kll
I\
i
-;
1,
h;b
z;
z,
+ 1,
V,
~ +
hrb Ve
+
V,
]kQ
0.883 x 104 VI)
"v
-0.991 le
hfb 1,.
.-:h ob =O.18IlS
-1 Zo
b
=7)/0
Z o
+
Vo
~ 2.2 kQ
Thvenin b
Figura 8.53 Equivalente a pequea seal para la red de la figura 8.52.
a)
La ecuacin (8.109): Z, ~ Vi = hib _
Ii
hfbh'bRL 1 + hobRL
= 14.41 n - -'--'-'-'-'-'-------'-'----'1 + (0.18 I'-S)(2.2 kn)
(-0.991)(0.883 x 10- 4 )(2.2 kn)
n .;- 0.19 n = 14.60 n

= 14.41
contra 14.41 Q al utilizar Z,;: h'b'
Z; = 3 Wllzi
b) La ecuacin (8.107): A
Zi
14.60 n
= lo = __h..L:/b,--_
Ii
1
1 + hobRL
-0.991 = ----,,-,-=.:..:......_-
+ (0.18 ,tS)(2.2 W)
= -0.991 = hfb
Debido a que 3 ka Zi' 1(= f y A;;;:: lo / 1;= -1 tambin.
8.10
Modelo equivalente hbrido completo
389
J[
e)
La ecuacin (S. lOS): -0 ~ ""1-:-4.-:-4-1-=0-+--""-[(:-:c-.4c-I :::--)(0c-.-=-'S:-.t-"S=-)----'-'-(--0::-.9:-9=-'1-:-)(::CO.::C8:-83=--X--=::C0::-4<:-)]:-:2--:.2--:k~0 14

~
-( -0.991 )(2.2 kO)
149.25
d)
La ecuacin (8.110): Zo = h -[h h /(h

ob fbrb
b+
R )]
s
0.18 J.S - [(-0.991)(0.883 x 10 4)/(14.410 + 0.75 kO)] 0.295 .tS 3.39 Mil
contra 5.56 MQ utilizando Z(/ == l/hobo Para

Z~ =
Z: como se defini mediante la figura 8.53:

2.199 kil
Rcllzo ~ 2.2 kn113.39 MO =
contra 2.2 kQ utilizando Z; == Re
8.11
TABLA RESUMEN
Una vez expuestas las configuraciones ms comunes de los amplificadores de pequea seal a transistor, se pueden resumir sus caractersticas generales en la tabla 8.1. Debe quedar absolutamente claro que los valores que se listan son slo valores tpicos con objeto de establecer una base de comparacin. Por lo general. los niveles que se adquieren en un anlisis real son diferentes y seguramente no son iguales entre una configuracin y otra. Poder repetir la mayora de la informacin en la tabla constituye un importante primer paso para familiarizarse con la materia tratada. Por ejemplo, el lector debe ser capaz de establecer con cierta seguridad que la configuracin emisor-seguidor casi siempre tiene una impedancia de entrada alta, baja impedancia de salida y una ganancia de voltaje ligeramente menor a uno. No debe existir una gran variedad de clculos para recordar los hechos sobresalientes como los anteriores. Para el futuro, esto permitir realizar el estudio de una red o sistema sin involucrarse en la parte matemtica. La funcin de cada componente de un diseo se har cada vez ms familiar cuando los hechos generales tales como los anteriores se conviertan en parte de la experiencia personal. Una ventaja obvia de recordar las propiedades generales como las anteriores consiste en la capacidad de verificar los resultados de un anlisis matemtico. Si la impedancia de entrada de una configuracin de base comn se encuentra en el rango de Jos kilohms, existe un buen motivo para volver a verificar el anlisis. Por otro lado. un resultado de 22 Q sugiere que el anlisis puede estar correcto.
8.12
Aunque la tenninologa de solucin de problemas sugiere que los procedimientos que se describirn estn diseados slo para aislar una funcin mal realizada. es importante observar que pueden aplicarse las mismas tcnicas para asegurar que un sistema est operando de manera apropiada. En cualquier caso, los procedimientos para probar. verificar o aislar requieren de un entendimiento de 10 que debe esperarse en varios lugares de la red tanto en los dominios de
390
Captulo 8
-------------------------------------------------------------TABLA 8.1 Niveles relativos para los parmetros importantes de los amplificadores de emisor comn, base comn
y colector comn.
Configuracin
Polarizacin fJja:
\l cc
J[
Z,
Medio (1 kQ)
Zo
Medio (2kQ)
A,.
A
\
Alto (-200)
\
Alto (lOO)
RB
,....
Re f-o
hll~"
-
~ Re ll ,,,
[E]
~~
(r,,2: 10 Re)
~ 1_ R; ',-1
11
"
3R B r"
~
(r" + Rc1(R + f3r,.l
(R"2lO,Br,l
~[}]
V,,;::: \O Re)
~0
(r" 2: 1ORe RH"2 IO/3r)
Polarizacin m\!diante divisor de voltaje
\/cc
Medio (1 kQ)
Medio (2 kQ)
A\to (-200)
Alto (50)
R,
t'"
...
Re f-o
~I
R,IIR,II~".
= Re ll "
1_ Re ll , 1
"
,
~
~~
(ro "2 lORe )
(', +
{J(R, 11 R,)'" Re)(R, 11 R, + /3,,)

(J(R, 11 R,) R, 11 R, + /3".
(r,,"210R e )
R,
RE nCE
~[}] ,
(r,,;::: 10 Re)
,..
PolarizaCIn de emisor Sin derivacin: Alto (100 kQ) Medio (2 kQ)
Bajo (-5)
RBr-Evee
I
\
Alto (50)
~ RBllz
Z, =. /3(r,.+REl
)"
+
Emisor-seguidor
= IRe ll /3RE I
(RE
(cualquier nivel de rol
~ 1- ,,:eRc-1
(RE
r)
Bajo (20 Q)
rn
R.:
~
RlJ + ZI,
10 r,. 'J
Alto (lOO kQ)
Bajo (=.1)
~
Alto (-50)
Re
....
f-o
RE
\/ec
~I RBllzb
Z) ==
I I
~~
f3(r,. + RE)
=\3]
(R lc r)
G@
RE ..- r,.
= IR B II/3R E
(RE r)
=[0
Alto (200)
[iB
Ro + Zb
+
Base comn
Bajo (20 Q)
Medio (2 k.Q)
~
Bajo (-1)
1
o
RE
Vu
U1
Io
i~ee
Re
~
=GJ
(RE
=[iJ
"
=8]
I
r,)
Retroalimentacin en colector
Medio (1 kQ)
V ec
Medio (2kQ)
Alto (-200)
Alto (50)
=
RF
,
/3
1 Re -+--
"
=hIIRF\
(ro;::: ORe)
/3RF
RF + f3Re
RE
=t=J "
(r" ~ ORe RF Re)
(r" ~ tOR e )
=[E
I
391
8.12 Solucin de problemas
J[
dc como ac. En la mayora de los casos, una red que se encuentra operando correctamente en el modo dc tambin se comportar adecuadamente en el dominio ac. Adems, una red que proporciona la respuesta de ac esperada est polarizada como se plane. En una instalacin de laboratorio se aplican tanto las fuentes de como ac y se verifica la respuesta de ac en varios puntos de la red mediante un osciloscopio como se muestra en la figura 8.54. Se observa que la punta negra (tierra) del osciloscopio est conectada directamente a tierra y la punta roja se mueve de un punto a otro dentro de la red. con lo cual se obtienen los patrones que aparecen en la figura 8.54. Los canales verticales estn en el modo ac para eliminar cualquier componente de dc asociado con el voltaje en un punto en particular. La pequea seal de ac aplicada a la base se amplifica al nivel que aparece del colector a la tierra. Se observa la diferencia en las escalas verticales para los dos voltajes. No existe una respuesta en ac en la terminal del emisor debido a las caractersticas de corto circuito del capacitar en la frecuencia establecida. El hecho que 'l/o se mida en volts y vi en milivolts sugiere una ganancia grande del amplificador. En general, aparece que la red se encuentra operando de forma adecuada. Si se desea. puede utilizarse el multmetro en el modo dc para verificar VBE y los niveles de Va- VCE Y V E con objeto de revisar si caen en el rango esperado. Desde luego, ei osciloscopio tambin puede utilizarse para comparar los niveles de de tan slo con cambiar al modo de dc para cada canal. vcc
C,
!---U(-~'
v,
C,
'\
~(mv~
O~t
...
Conexin a tierra
...
(Selector AC-GND-DC en AC)
Figura 8.54 Utilizacin del osciloscopio para medir y observar varios voltajes de un amplificador BJT.
No es necesario decir que una respuesta pobre en ac puede deberse a una variedad de motivos. De hecho, puede haber ms de un rea con problema en el mismo sistema. Sin embargo, afortunadamente con el tiempo y la experiencia puede predecirse la probabilidad de problemas en algunas reas, de modo que una persona experimentada puede aislar las reas problemticas con cierta rapidez. Por lo general, no hay nada misterioso acerca del proceso general de solucin de problemas. Si se decide seguir la respuesta en ac, resulta ser un buen procedimiento el comenzar con la seal aplicada y avanzar a travs del sistema hacia la verificacin de cargas en los puntos crticos a lo largo de la trayectoria. Una respuesta inesperada en algn punto supone que la red se encuentra bien hasta dicha rea, definiendo entonces la regin que debe investigarse ms a detalle. La forma de la onda que se obtiene en el osciloscopio ayudar con toda seguridad 1" definicin de los posibles problemas con el sistema. Si la respuesta para la red de la figura 8.54 es como aparece en la figure 8.55. la red tiene un problema y probablemente se trata del rea del emisor. No se espera respuesta a travs del
392
J[
c,
I(
+
V,
0:-0
V!
'\.,
Figura 8.55
Formas de onda obten!das a partir de un problema en el rea del emisor.
emisor y la ganancia del sistema que est definida mediante vI) es mucho menor. Se recuerda que para esta configuracin la ganancia es mucho mayor en caso de que RE se desve. La respuesta que se obtiene sugiere que REno est en desvo por el capacitor y las conexiones tennnales del capacitor y el mismo capacitor deben ser verificados. En este caso una verificacin de los niveles de de probablemente no aislarn el rea del problema debido a que el capacitor tiene un equivalente de "circuito abierto" para de. En general. un conocimiento previo sobre qu esperar. una familiaridad con la instrumentacin y. lo ms importante. la experiencia. son los factores que contribuyen al desarrollo de un mtodo efectivo en el arte de la solucin de problemas.
8.13
El anlisis a una pequea seal de un amplificador a BJT puede llevarse a cabo utilizando un paquete de programas tal como PSpice o mediante un lenguaje como el BASIC. Ambos sern necesarios en el anlisis de la misma configuracin de polarizacin mediante un divisor de voltaje para permitir una comparacin de los mtodos. PSpice (versin para DOS y Windows) est bien equipado para analizar las redes de transistores y utiliza un modelo Gummel-Poon mejorado. mismo que se describe con detalle en los manuales de PSpice. La utilizacin de un lenguaje como el BASIC requiere que las diversas ecuaciones que se desarrollaron en el libro se apliquen en un orden especfico para obtener las incgnitas deseadas. En realidad la direccin general de un programa en BASIC utilizara la misma secuencia de pasos que se necesitan para analizar la red de manera manual (con la ayuda de una calculadora). Desde luego, el empleo de BASIC ofrece al usuario la oportunidad de definir el objetivo y el tipo de salida para un anlisis. mientras que PSpice est limitado a una lista especfica de cantidades de salida. Sin embargo, en general. la lista de PSpice es lo suficientemente extensa para la mayora de las investigaciones. El anlisis primero se describir utilizando PSpice seguido despus por el lenguaje BASre.
PSpice (versin para DOS)

La lista de los parmetros que pueden especificarse para el modelo PSpice es tan extensa (40 en total) que se limitar la atencin a aquellos parmetros requeridos para llevar a cabo el tipo
393
J[
de anlisis cubierto en este captulo. Segn se necesiten ciertos parmetros adicionales en los captulos subsecuentes, stos se definirn con el mismo grado de detalle. No es necesario especificar todos los parmetros. Si se requiere un parmetro en particular para desarrollar un anlisis PSpice y no est detallado, el paquete de programas utilizar un valor implcito que es tpico para el dispositivo que se est investigando. Algunos de los parmetros necesitan especificarse slo en caso de requerir la profundidad del anlisis o del diseo. El intento bsico de esta seccin es ofrecer una introduccin lo ms clara y sencilla posible para el uso de los modelos. Segn aumente la experiencia, estn disponibles los manuales de PSpice y una larga lista de publicaciones para mayor detalle para una instruccin adicional. En general, una vez que los nodos de la red se han definido y se ha capturado la estructura bsica, (resistcres, capacitares, fuentes, etc.) en el archivo de entrada. se requiere de un mnimo_ de dos lneas para describir un transistor. La primera es la lnea del elemento, la cual tiene el siguiente formato: QXISTOR requerido
1'------' nombre
~--'
-~
nodo de la base
~--'
nodo del colector
nodo del emisor de transistor
'-=--'-"/
QMODEL
nombre del modelo que estar definido mediante la siguiente lnea
Existen otros parmetros en esta lnea, cuya explicacin rebasa las necesidades de este libro. aunque a veces se hace referencia a ellos en el manual PSpice. La siguiente lnea que se necesita para definir el transistor es la lnea del modelo. la cual tiene el siguiente fonnato bsico: ,.MODEL) requerido QMODEI., nombre del modelo especificado en la lnea de elementos anterior
Ji~ tipo de transistor (requerido)
parmetros que especifican el modelo
~--------~
(BF = 90. IS
= SE -
15)
El ltimo agrupamiento de la lnea anterior permite la especificacin de los parmetros particulares del modelo (una lista que puede incluir hasta 40 parmetros). BF representa la beta directa mxima ideal (en este caso f3 = 90). Su valor implcito es de 100, lo cual indica que si el parmetro no se especifica por arriba, el paquete de programas utilizar un valor de 100. En el modelo la corriente de saturacin inversa tiene un impacto importante sobre las caractersticas generales del modelo. Su valor implcito es de 1E-16 o 0.0001 pA. Cambiar el nivel de l, cambiar el nivel de importantes voltajes y corrientes de diseo como VBE para el anlisis de de e le para el anlisis en ac. De hecho, debido a que VBE se fija en 0.7 V para el anlisis en de de este libro, se seleccion un nivel de 5 x 10- 15 A para 105 , ya que el nivel resultante de VBE por lo general es muy cercano a 0.7 V para el rango de nive!es de corriente esperado para el anlisis a pequea seal de BJT. En otras palabras. PSpice no permite especificar el nivel de VSE para el anlisis en dc sino que simplemente necesita la corriente de saturacin y una serie de ecuaciones importantes para calcular el nivel resultante de VBE . Por esta razn VBE rara vez ser exactamente igual a 0.7 V, pero estar apenas arriba o abajo de este valor. Debe considerarse que 0.7 V sea un promedio de los niveles esperados al emplear PSpice si se especifica 1s como S x JO-15 A. Ahora se est preparado para aplicar PSpice a la red con divisor de voltaje de la figura 8.9 (ejemplo 8,2). La red se ha redibujado en la figura 8.56 con los nodos definidos para el anlisis. Debido a que las caractersticas especficas tales como Av Y A no fonnan parte de la lista de opciones de salida en PSpice, se aplicar una seal de 1 m V y se calcular la ganancia utilizando el nivel de salida.
394
J[
Vcc ==22V
Re R,
56 k!l
6.8 kll
o
+
V,:= \ mVLO a
C C
0
~=90
r~F
R,
0B
v"
'\,
0
l.5 ka
C E = 20 ~F
8.2 ka
-1
[OJ
RE
Figura 8.56 Definicin de los nodos para un anlisis por medio de PSpice de la configuracin mediante divisor de voltaje.
Hasta ahora. las primeras ocho lneas del archivo de entrada de la figura 8.57 deben resultar bastante familiares y legibles. Luego se define el transistor en las dos lneas siguientes y QMODEL es el nombre del modelo del tninsistor. Se observa en el rengln del modelo que beta se especific como de 90. Pero, no se especific un valor de IS para demostrar el impacto sobre los resultados obtenidos. La segunda corrida incluir el nivel sugerido de IS para propsitos de comparacin. El comando .PRINT solicita tanto la magnitud como el ngulo de la fase para el voltaje de salida del colector a la tierra. Como se requiri para la fuente de ac. se seleccion una frecuencia de 10kHz para la corrida. El nico impacto real de la frecuencia aplicada ser sobre los elementos capacitivos y su efectividad como corto circuitos equivalentes para el anlisis en ac. Una vez que se ha capturado el archivo de entrada, se ejecuta PSpice y se enumera una lista de parmetros del modelo BJI. Se puede ver que f3 (BF) es 90 e l, (IS) tiene el valor implcito de 1 x lO"" pA. NF (el coeficiente de emisin de corriente directa), BR (la beta inversa mxima ideal) y NR (el coeficiente de emisin de corriente inversa) toman el valor implcito de uno. Las ltimas tres cantidades definen el comportamiento del modelo de una manera que escapa a las necesidades de este libro y que tendr un impacto despreciable sobre el anlisis actual en pequea seal. Por tanto, PSpice est diseado para llevar a cabo un anlisis de automtico de la red. Los resultados son
v, = VE = 1.9285 V V1 = Ve = 2.7089 V V3 = Ve = 13.354 V V, = V aterrizado tpara o.c) = OV V, = Vee = 22 V

Luego el archivo de salida ofrece la corriente de la fuente para Vce con el nivel de dc de la fuente de ae. V" de 0.0 A. La potencia total disipada por los resistores y el transistor es de 35.6 mW. Despus se proporcionan otros niveles de de para las redes tales como lB = 14.1 p.A. le 1.27 mA(eomparado contra 1A1 mAen el ejemplo 8.2). y VBE =0.78 V (el cual excede el nivel de 0.7 V utilizado en el ejemplo 8.2). Debe tenerse en mente el nivel de V BE cuando se repasen los resultados al fijar (. en 5 x 10- 15 A en la siguiente corrida. Los valores de de VBC y VCE
395
J[
voltage-Divider Bias - Confiquration of Fig. 8.56{IS
CIRCUIT OESCRIPTION
default value)
VCC 5 O OC 22V RBl 5 2 56K

RB2 2 08.21< llE 1 O 1.5K Re 5 3 6.8K
el 4 2 lOUY
CE 1 O VS 4 o 01 3 2 .MODEL .OP
20UF AC 1MV o 1 QMOOEL QHODEL NPN(BF=90)
.AC LIN 1 lOKH lOKH

,PRINT AC \'1'1(3,0) VPC3,O)
.OPTIONS NOPAGE .END

BJT MOOEL PARAMETERS
QMODEL NPN
15
BF NF
lOO.aooaOOE-la
90 1
BR
NR
.***
NODE
SNALL SIGNAL BIAS SOLUTION

VOLTAGE
1) $)
TIlMPERATURE =
27.000 CEG
e
0.0000
NaDE
( 2)
VOLTAGE
( (
1.9285 22.00C>O
2.7089
HODE
VOLTAGE
13.3540 (
NODE
4)
VOLTAGE
VOLTAGE SOURC! CI1RRENTS

NNIE
vcc
VS
C\JRRE1IT
-1. 616E-03 O.OOOE+OO
TOTAL POWER DISSIPATIOH
3.56E-02
HATI'S
* .*.*
lB IC VBE
VlIC
OPERATING POINT INFORMATION
'!'EMPERATURE ""
27.000 DEe
BIPOLAR JOHCTIOH TRANSISTORS

Ql
QlIODEL
RAllE IIODEL
/GM
ve! IlETADC
RPI
RX
RO
1.4lE-OS 1 .. 27E-03 7.S0E-Ol -1.068:+01 1.14E+01
9.00E+01 '.92E-02
1 .. 83E+03
eBE cBe
CBX
CJS
BBTAAC
P'1'
O.OOB.... OO 1.002.... 12 O.OOE+OO O.OOE.....OO O.OOE+OO O.. OOE+ao 9.00E+01 7 .. 82E+17

AC AHALYSI S TE>!PERATtlRE
27.000 DEG
*.
FREO
VM(3,O)
VP(3,O)
1.000E+04
Figura 8.57
3.340E-01
-1.7771+02
Anlisis por medio de PSpice de la configuracin mediante divisor de voltaje de la figura
8.56 con IS '" valor implcito.
396
J[
entonces se especifican como -10.6 V Y 11.4 V, respectivamente, y la beta de de es igual a la beta en ac de 90. La transconductancia glll = llre y re;;;: 20.3 Q. Entonces, la impedancia de entrada es f3r, = (90)(20.3 a) = 1.827 ka o 1.83 ka como est especificado mediante RPI. La resistencia de salida est listada como de 1 x 10 11 a y la beta en ac es de 90 siendo FT (el tiempo ideal de trnsito directo) (por las iniciales en ingls. Forward Transit) igual a 7.82 x 10- 17 s. De nuevo, algunos de los parmetros probablemente no tengan algn significado por el momento, pero algunos Son muy reconocibles y pueden resultar tiles durante la verificacin de un diseo o anlisis. El siguiente anlisis en ac revela que la magnitud de Vo es de 334 m V para una ganancia de voltaje de 334 comparado con una ganancia de 368.76 calculada en el ejemplo 8.2. El cambio de fase es de 177.7 en lugar de 180 debido a los elementos de capacitancia de la red. La seleccn de una frecuencia mayor o el ncremento del nivel de capacitancia acercara al cambio de fase a 180. El efecto de cambiar ( a 5 x 10- 15 A se demostrar con claridad mediante la corrida de la figura 8.58. El nivel de VE ahora eS de 1.0235 V comparado con 2.11 V para el ejemplo 8.2. El nivel de le es de 1.33 mA comparado con 1.41 mA. y la ganancia de voltaje de ac ahora es de 350.4 en comparacin con 368.76 del ejemplo 8.2. Por lo general. se obtiene una mejora definitiva cuando se comparan los resultados manuales y mediante el PSpice. Sin embargo, es considerablemente mejor si se obtiene la solucin exacta en vez de la aproximada en el ejemplo
Voltage-Divider Bias - Configuration of Fiq. 8.56(specified 15)
**
CIRCUIT DESCR1PT10N
VCC 5 O OC 22V RBl 5 2 56K RB2 2 O 8.2K RE 1 O L5K Re 5 3 6.8K el 4 2 lOUF

CE 1 VS 4
o o
20UF AC lMV
Ql 3 2 1 QMODEL .MODEL QMODEL NPN(BF=90 15=5E-15)
.OP
.AC LIN 1 lOxa lOKH
.PRI~ AC VM(l,O) VP(l,Q) .OPTIONS NOPAGE
.ElID
****
IS
BF
BJT MODEL PARAMETBRS
QMODEL
NPN S.OOOOOOE-15
90
NF SR NR
1 1 1
SMALL SIGNAL BIAS SOLUTION

NODE
( ( 1) S)
TEMPERATURE-
21.000 DEG
e
0.0000
VOLTAGE
NaDE
( 2)
VOLTAGE
NaDE
( 3)
VOLTAGE
NaDE
( 4)
VOLTAGE
2.0235 22 .. 0000
2.7039
12.9280
VOLTAGE SOUllCE CURRENTS NAME CtlRRENT
VCC
VS
-1. 679E-03
O.OOOE+OO 3.69E-02 WA'l"TS
TOTAL POWER OISSIPATION
figura 8.58 Anlisis por medio de PSpice de la confguracin mediante divisor de voltaje de la figura 8.56 con 15", 5 x lD-1S A.
397
J[
.....
* *
HAllE
TEMPERATURE
27.000 OEG
BIPOLAR JUNCTION TRANSISTORS

Q1 QMODEL
1. 48E-OS
MOOEL lB
VBE
VBC
GM
le
1.)3E-OJ
6.80'f:-Ol
veE
RPl
RX RO
BETAOC
CSE CSC
CBX
CJS
BETAAC
-1.02E"Ol 1. 09E+Ol 9.00E+Ol 5.16E-02 1. 74E+03 O.OOE+OO l.OOE+12 O.OOE+OO O.OOE+OO O.OOE+OO O.OOE+OO 9.00E+Ol
8.21E+17
*
FREQ
AC ANALYSIS
111<(3,0) VP(3,O)
TEMPERATURE
'C
27.000 DEG
1.000E+04
3.504E-Ol
-1.776E+02
8.2. En especial se observa que VBE ahora es de 0.68 Y, el cual se compara de manera muy favorable con el valor fijo aproximado de 0.7 V. Por tanto, para el anlisis de pequea seal que se desarroll en este libro mediante el uso de PSpice, IS se especificar como 5 x 10- 15 A.

Ahora que se presentaron los movimientos bsicos para el desarrollo de la red sobre la malla esquemtica, la descripcin actual se concentrar en las variaciones presentadas mediante el anlisis de ac. En la figura 8.56 se desarrolla la red empleando los esquemas, como se muestra en la figura 8.59. Se observan la fuente de ac de 1 mY y el smbolo de la impresora en la terminal de salida de la red.
---l-VCC 22V
Rl 56k
Re
6.8<
'3.1090 01 02N2222
AC=ok MAG=ok PHASf=ok
2.6 79'
Figura 8.59 Red de la figura 8.56 despus de la aplicacin de PSpice para Windows.
VS~~. 'mvy ~r 8.~~ ~
RE
15k
t""-~i-c-,~p
j'20u F
.9911
La fuente senoidal es una parte (New Part) que aparece en la librera source.slb como VSIN. Al oprimir dos veces la fuente sobre el esquema aparece una lista de atributos que deben seleccionarse. Para el ejemplo,
398
VAMPL = l mV (el valor pico de la seal senoidal) FREQ VOFF AC = 10kHz (la frecuencia de inters) = O (sin desfase o desfasamiento de voltaje de para V)
= 1 mV
PHASE = O (sin ngulo inicial de fase para V)
Despus de cada entrada debe asegurarse de guardar los atributos (Save the Attribute) antes de dejar la caja de dilogo. El smbolo de la impresora se obtiene de la librera specal.slb de la caja de dilogo de Get Part como VPRINTl. Cuando se coloca sobre el esquema, especifica el voltaje en el punto que ser impreso en el archivo de salida (.out). Al oprimir dos veces el smbolo sobre el esquema. se produce una caja de dilogo PRINTl en la cual deben hacerse las siguientes selecciones con objeto de obtener la magnitud y el ngulo de la fase del voltaje de salida: AC=ok MAG=ok PHASE=ok
Las selecciones anteriores pueden listarse jumo al smbolo de la impresora sobre el esquema con slo oprimir la opcin cambiar despliegue (Change Display) y seleccionando el nombre del despliegue (Display Value) y el nombre (Name) para cada una. Se insertan los tres puntos de vista (VIEWPOINTS) mediante la siguiente secuencia: Draw - Get New Part - Browse - special.slb - VIEWPOINT. Cada uno se coloca en su lugar y luego se oprime para rntroducirlos al sistema. Cuando se han colocado los tres. el proceso se completa al oprimir el botn derecho del mouse. Antes de ejecutar el programa deben definirse los nodos que sean iguales a los representados en la figura 8.56 de forma que puedan compararse los resultados. En general, cuando se construye una red, se colocan todos los elementos similares tales como el resistor antes de cambiarse a otro elemento como el capacitar. El resultado es que puede no haber un orden lgico para los nodos en la lista neta. Para ajustar los nodos asociados con cada elemento. simplemente se selecciona anlisis (Analysis) y luego examinar lista neta (Examine Netlist). El resultado que se obtiene consiste de una lista de los elementos y los nodos asignados a cada uno. Los nodos asignados para cada elemento pueden cambiarse despus por medio de una sencilla secuencia de insertarlborrar hasta que concuerden con aquellos de la figura 8.56. Cuando se ha completado, se sale del listado. Surgir un texto que; pregunta si se desean guardar los cambios, lo cual es hora el caso. Ahora se est listo para desarrollar el anlisis mediante la seleccin de Analysis seguido por la inicializacin (Setup). Dentro de la caja de dilogo de Setup se elige (barrido de ac) (Ae Sweep) aunque la intencin sea la de trabajar con una nica frecuencia. Despus de oprimir dos veces la caja AC Sweep, deben tomarse algunas decisiones acerca de la frecuencia aplicada. Se selecciona tipo de barrido ac lineal (Linear AC Sweep Type) junto con lo siguiente:
Total Pts. End Freq.
=1 = 10 kHz
Start Freq. = 10 kHz
Despus de seleccionar OK en las entradas, se elige Probe Setup, seguido de Do not Auto-Run Probe, lo cual ahorrar tiempo en la obtencin de los datos deseados al evitar una cantidad de cajas de dilogo de pruebas. Ahora se est listo para simular bajo el encabezado Analysis para obtener los resultados deseados. Si todo se captur de forma adecuada. aparecer una caja de dilogo, la cual indicar eventualmente que se ha concluido el anlisis ac. Para revisar los resu1tados simplemente se abandona la caja de dilogo, se regresa a Analysis y se selecciona Examine output (examinar salida). El listado es algo extenso y la figura 8.60 incluye solamente aquellas partes que por el momento son de inters.
399
CIRCV1T DESCRIPTION
............................................................................... .....
R RE e-CE
R:R2 <LQI
V Vs.
oSN_OOO2 8,2k
O $N 0001 LSk OSN:OOOI2Ouf
SN_oooJ SN_OOO2 SN_OOOI Q2N=-X
$N 00040 AC huV +SlN o JmV 10kHz o o o C_C SN_OOO4SN_OOO2 lOuF R_RI SN_OOO2SN_OOOS S6i<
R Re
V=Vc:c
SN 0003 SN OOOS 6.11k

SN)OOSOOC22V
arr MODEL PAIlAMETERS

........................................................
......
Q2N=-X
NPS IS ,.. OOOOOOE-l S
BF 90 NF 1 VAF 7403 1KF .2141
ISE 14 34OOOOE-1 S
NE 1 307
.BR 6.092 NR I RB 10 R.BM 10 RC I CJE 22.010000E_12 MJE .377 CJC 7.306000E.12 MJC 3416 TF 411.1oooo0E-12
XTF 3
VTF
1.7
!TF .6 TR 46_910000E..()9
XTB
U
SIGNAL BIAS SOLLiIQN
TEMPERATI..;"R.E:- 27.000 DEG
.... s."dAl.L e .......................................................................... .....

NODE VOLTAGE vOLTAGE (SS))OOI)
1.9911
NODE VOLTAGE
:'ItQDE VOLTAGE
NODE
(S"S_0002)
($N -"004)
2.6679
(S" _0003) 13.1090

($N_OOO3) Z2 0000
00000
VOl.. TAGE SO;RCE ClJRRE!','TS
NAME
ctJ!UUNf
O.OOOE+OO -1653E"()3
TOTALPOWERDISSlPATION 364E-02 WATTS
Figura 8_60
Respuesta de salida para el anlisis en ac de la figura 8.56.
400
Captulo 8
JL
O'PEllATIN:GPOINTINfOllMATION
'I'EMPfllAnJRE= 27.000DEGC
.............................................................. .....
BIPOLAR. JUNCfION TRANSIStQR.S
NAME Q..Ql Q2N2222~X MOPEL I8 \.99E-OS le 1.31E~3 VBE 6.77E-OI VBC 1.04E+01 VCE 1.l1E+Ol 6.SBE-+o} BETAOC GM 5.03E..02 RPl 1.42E+03
R.X
I.OOE+Ol
RO 6.46E.~ CBE 5.80E~11 CBC 2.9OE~12 CBX O.OOE+OO CJS O.OOE-+OO BETAAC 7.l5E+OI Fr 1.32E+08
....
AC ANALYSlS
TEMPERATUltE '" 27.000 DEG e
...............................................................
LOOOE-+-04 3073E-Ol -L719E+Q2
Se observa que los nodos listados tienen los mismos valores numricos que los que aparecen en la figura 8.56. Luego. siguen los parmetros del modelo BJT (BJT MODEL PARAMETERS). los cuales indican el valor seleccionado de 90 para la beta dc y 5 X 10- 15 para IS. Se proporcionan los niveles para los varios nodos: luego se igualan los valores que aparecen con los puntos de observacin (VIEWPOINTS) de la figura 8.56. El siguiente listado de transistores bipolar es de unin BIPOLAR JUNCTION TRANSISTORS proporciona una variedad de niveles de de y de parmetros de la red. Se observa que ahora la beta de de es de 65.8 con la beta de ac de 71.5 en lugar del valor capturado de 90. La versin para Windows ajusta la beta segn las condiciones de operacin. Por tanto. los resultados de ac sern un poco diferentes de los obtenidos con anterioridad al emplear el modelo re' Si se requiriera una similitud exacta. no se seleccionara el smbolo del transistor sino que se insertara en la red el transistor del modelo re con una fuente de corriente controlada y los niveles de resistores adecuados. La respuesta en ac indica que la magnitud del voltaje ac de salida es de 3()7.3 mV con un ngulo de la fase de 177.9 comparado contra 334.0 mV y 177.7 de la versin para DOS de PSpice. Los capacitares presentes crearon un cambio de fase menor a 180. Si se desea una impresin del voltaje de salida. puede utilizarse la opcin Probe. El primer paso consiste en regresar a la opcn de anlisis (Analysis) seguido por la seleccin de inicializacin (Setup). Ahora se selecciona la opcin (Transient) transitorio y se desactiva el barrido (AC Sweep) recin utilizada. Al oprimir dos veces la caja Transient. pueden hacerse decisiones acerca del anlisis que debe desarrollarse. El periodo de la seal aplicada de 10kHz es de 0.1 ms o 100 ps. La opcin del intervalo de impresin Print Step se refiere al intervalo de tiempo entre la impresin o graficacin de los resultados del anlisis transitorio. Para el ejemplo. se selecciona I ps para ofrecer 100 puntos por ciclo. El tiempo final (Final Time) es el ltimo instante en que se calcular la respuesta de la red. La seleccin es de 500 fls o 0.5 ms para proporcionar cinco ciclos completos. Se eligi no imprimir el retardo (No-Print Delay) 8.13 Anlisis por computadora
401
JL
en Odebido a que todos los capacitores se encuentran esencialmente en corto circuito a 10kHz. La ltima seleccin es el intervalo mximo Step Ceiling que establece un valor mximo entre los clculos obtenidos para el sistema, que en este caso se fijaron en 1 ps. El tiempo entre los clculos ser ajustado de manera interna por el paquete de programas para asegurar informacin suficiente en los momentos en que la respuesta deseada cambie ms rpido de 10 usual. Sin embargo, nunca estar separado por un periodo mayor que el establecido en Step Ceiling. Ahora se regresar a Probe Setup y se seleccionar la opcin Automatically Run Probe After Simulation (ejecutar prueba despus de la simulacin de manera automtica). Al regresar a anlisis (Analysis) debe seleccionarse simulacin (Simulate) para establecer los datos solicitados para la respuesta de Probe. No se puede ir de manera directa a Run Probe porque an no se ha establecido el archivo de datos. Una vez que se ha completado el anlisis se activa la opcin trazar Trace seguida por la opcin Add (aadir) para "aadir" un trazo a la grfica. Ahora aparecer una lista de opciones, y ya que se desea observar al voltaje de salida en el colector del transistor, debe seleccionarse V(Ql:c). Debido a que no aparece en la lista que se proporciona, se oprime en Alias Names (nombres ficticios) y aparecer una lista mayor donde aparece V(Ql:c). Al seleccionarse aparece en el comando de rastreo (Trace Command) el cual se activar mediante OK (figura 8.61).
:3.6V
\
...
\.
! ,
(\
.~.
"3.2V-
13. av
'.
, ,
\
\ ,
:'2 .av -0'
" V(Ql:cl
. , , , \ :
\./
200...,s 40C,,!>
\;
lOOus
TlIr.e
Figura 8.61
Voltajes de salida Vo
=Ve para la red de la figura 8.59.
El rango del eje y se seleccion automticamente para mostrar con claridad la forma completa de la onda. Se muestran cinco ciclos completos de la forma de salida de la onda (con 100 puntos de datos para cada ciclo) dentro del periodo de tiempo seleccionado de cinco periodos completos de la seal aplicada. El valor entre los picos de la forma de onda es de aproximadamente 13.42 V 12.81 V =0.61 V, como resultado un valor de pico de cerca de 0.61 V / 2 =0.305 V =305 m V, el cual se encuentra muy cercano al valor impreso con anterioridad. Si debe hacerse una comparacin entre los voltajes de entrada y de salida en la misma grfica, puede utilizarse la opcin aadir eje (Add Y-Axis) Y dentro de la seleccin del men de graficacin (Plot). Despus de seleccionarse, debe regresarse al comando Trace para utilizar la opcin ADD (aadir) una vez ms. Esta vez puede procederse con la lista de Alias Names, la cual incluye V(Vs:+) como una opcin. Tomar esta opcin dar por resultado las formas de ondas de la figura 8.62, la cual incluye una escala para cada forma de onda a la izquierda de la grfica. Se aadieron los textos en los diagramas al elegir la opcin herramientas (Tools) de la lista del men seguido por la etiqueta (Label) y texto (Text). Una vez que se selecciona Text, aparece una caja de dilogo que solicita el texto que aparecer en la grfica. Despus de teclear
402
Captulo 8
.JL
1 : 3. bV
: . Cm\.'
l',\ .
? \,
/\
i\ ..
,
1).2V
:lV I
Ve (oC)
----~----~----.,_.
.,
I
-,1
lJ
JV
..
"' 8:11V
..
..
\/ .Y
100\.1s V(Vs:+:
.. ,,
--.:.---{
,
l.
,
,.
V
4001:';
"-~
['
:2
8V
".
~
\~./ ---_.\/
200",0
...
" V.
\
.. ve
\)
\ :
3CCus
?OCUS
V(Ol:c)
:::
Figura 8.62
Ve y V s para la red de la figura 8.59.
Vs (contra) y oprimir la opcin OK, aparecer Vs en la pantalla y podr colocarse donde sea necesario. De la misma manera se colocaron las etiquetas restantes en la grfica. Las lneas se aadieron al seleccionar otra vez la opcin Tools y luego la opcin lnea (Jine). Aparecer un lpiz y utilizando la misma tcnica que la que se emplea para las lneas en los trabajos de arte, pueden aadirse las lneas que se muestran. Se observa la relacin fuera de fase entre las dos fonuas de onda y el hecho de que Ve se encuentra sobre un nivel de de 13.1 V. En caso de desear dos grficas por separado, puede seleccionarse la opcin Plot y seleccionar Add Plot (aadir grfica). Al seleccionarse aparecer otra grfica esperando que se tome la siguiente seleccin por medio del regreso a la opcin Trace y Add de V(V s:+) a partir de la lista de Alias. El resultado que se obtiene es el par de grficas de la figura 8.63 que
! .OmV .
,, ,
\.
SSL:>;:-
-l.O::V V (Vs:':
l3.W~
..
\\
13 .2V '
/~\
\\ /
\
\\
\
\ . .~
40Cu"
,1
12
av
\j
/
.,
~CO\J"
..
"
3CO\J~
Y(Q1:c)
Figura 8.63
voy ve como grficas por separado.
8.13
403
JLpresenta cada fonna de onda de manera separada. Una vez ms se aaden las etiquetas Vs y Ve utilizando la opcin de herramientas (Tools). Sin embargo. debe tenerse en cuenta que las etiquetas para la primera grfica deben ser capturadas antes de seleccionar la;; etiquetaS para la segunda grfica. La ltima forma de onda que se muestra en la figura 8.64 demuestra el empleo de la opcin Cursor bajo el encabezado de herramientas (Tools). Al seleccionar Cursor y luego Display (desplegar). aparecer una lnea en el nivel de de de 13.1 V. Al oprimir el mouse. aparecern una lnea horizontal y una lnea vertical que se intersecan sobre la curva. Al oprimir sobre la lnea vertical y manteniendo oprimido el botn del mouse. puede moverse la lnea vertical sobre la forma de onda. Se observa en la caja Probe Cursor que se registra la ubicacin de la interseccin llamada Al. Si se mueve al valor pico, su valor es de 13.421 V Y el elemento del tiempo es de 75 J.1S. Al oprimir el botn derecho del mouse, aparece una segunda interseccin, Hamada A2, la cual tambin registra su ubicacin en la caja Probe Cursor. La informacin restante en la tercera lnea de la caja consiste en la diferencia entre las dos intersecciones sobre los ejes horizontal y vertical, respectivamente. Si se fija A2 al fondo de ve ser de 12.807 V a 125 .us (se debe observar la lnea del fondo de la figura 8.64). Por tanto la posicin del cursor indica la magnitud y tiempo de la localizacin de la seaL 10 cual puede ser muy conveniente para una gran cantidad de aplicaciones. Obsrvense las etiquetas sobre la grfica al emplear la opcin Tools~text. Puede obtenerse con faclidad al utilizar dos diferentes intersecciones.
13 .4V '
!
13 .<,v:
A--.
I
?'\
:\
13 .ov.
:\
\
-.
12.8V+"_._ ...
O, o V(Ql,c)
lOOu~
\)
,/
V"
\
200u,
.\J.
3COu~
4~Ou~
.v. -- '
Al, (75. OOOu, 13.421)
A2, (125. ooo~, ~2. sel7)
DlFF (111 , (-50. OOCu, 613.907:1'1
figura 8~64
Utilizacin de la opcin Cursor sobre vcpara la red de la figuraS.59.
La introduccin anterior fue relativamente breve debido a las restricciones de espacio y prioridad, pero su propsito se cumpli si ahora parece evidente la relativa simplicidad de la aplicacin de PSpice para calcular la respuesta a pequea seal. Cuando el tiempo as lo permita, deben leerse muy cuidadosamente los manuales para entender por completo el efecto de los varios parmetros y las ecuaciones involucradas con el modelo PSpice. Est disponible una versin comercial de PSpice que tiene un catlogo completo de transistores especficos en memoria listos para ser utilizados por el paquete de programas PSpice. En otras palabras. el archivo de entrada puede incluir la referencia a un transistor en particular y el paquete insertar automticamente los parmetros que describan mejor al transistor para el anlisis que se llevar a cabo. Puede obtenerse informacin adicional respecto a la versin disponible en el mercado
404
Captulo 8
Aolisis a pequea seal del transistor bipolar
J[
al escribir directamente a Microsim Corp. Ahora se comparar el anlisis anterior con el anlisis del mismo circuito utilizando ahora el lenguaje BASIC.
BASIC
El programa BASIC de la figura 8.65 analizar la configuracin de polarizacin mediante divisor de voltaje de la figura 8.56 con las caractersticas adicionales de que tambin puede proporcionar una solucin en caso que una porcin del resistor del emisor no presente desvo y pueda tambin incluir los efectos de una resistencia fuente y de carga. La resistencia del emisor se ha designado como RE: en caso de no estar en desvo y RE" en caso de tener desvo.
10 REM
*****-**********************************************
PROGRAM 8.1
20 REM
******************** ***.*** *.** ***.******* 40 REM 83T AC ANA1YSIS 50 REM USING re ANO BETA PA,AAMETERS 60 REM * * -*** * * * *
30 REH
70 REH 100 CLS
110 PRINT ftThis program performs the ac ealeulations" 120 PRINT nfor a 8JT vOltage-divider using the re and beta parameters."
130 140 150 160 170 200 210 220 230 240 250 PRINT PRINT "Enter the following eireuit data:" PRINT INPUT "RB1=";Rl INPUT "RB2:";R2
190 INPUT "Re-"iRe 190 INPUT "Unbypassed emitter resistance, RE1-dEl
INPUT "Bypassed emitter resista~ce, RE2=";E2 PRINT INPUT "Beta-"BETA INPUT "Supply voltage, VCC-";CC INPUT "Load resistance, RL=" RL INPUT "Source reslstance, RS-";~S 260 INPUT "Source voltage, VS-"VS 270 PRINT!'PRINT 280 cosue 11200:REM Perfor. ae analysis 290 PRINT "The resulta ol the ae analysis are:" 300 PRIN'I' 310 PRINT "Transistor dynamie resistanee, re-";RE;"ohms" 320 PRtNT 330 IF CC-IE*(RC+El+E2)<=O TREN PRI~ "circuit in saturation." :GOTO 420 340 PRINT "1nput impedance. Ri-~:RI~ohaa" 350 PRINT "Output impedanee, Ro-"iRO;"ohms"
360 PRINT "Voltage-qain(no-load), Aq.";AV 370 PRINT "CUrrent gain, Ai-"iAl 380 PRINT 390 PRINT output voltage(no la.d), Voe"VO"volts
400 PRINT 410 PRINT "Output voltage(under load), VL-"~VL;"volts 42.0 PRINT 430 VM~CC-IE*(BETA/(BETA+1*(RC+El+E2) :REM KaXimum signa1 swinq 440 IF ABSCVLVM THEH PRINT "but maximum undistorted output is"VM;"volts" 450 END 11200 REM ~odule to perform BJT ac analysis using re .odel 11210 RB-Rl.CR2/CRl+P2 11220 RP-RC*(RL{(RC+RL)) 11230 BB-R2*CC{(Rl+R2) 11240 IE2(BB-.7)*(BETA+l)/(RB+BETA*(El+E2 11250 REc.026{IE 11260 R3-BETA*CRB+El) ;;2,0 RI=RB*IR3/(RB+83
11280 Ro-ltC
112'0 11300 11310 11320 11330
AI-(RC{(RC+RL*BErA*(RB/(RB+83) AV--RC/(El+RE) VI-VS*(RI/(RI+RSll VO=AV*VI VL-VO*CRL/CRO+RL
113 4 O RE"l'URN
Figura 8.65
Programa BASIC para el anlisis en ac de una configuracin BJT.
405
J[
RON Thls proqram performs the ac calculations tor a BJT voltage-divider using the re and beta parameters.
Enter the followin9 circuit data:

RaI-? 56E3 R82-? 8.2E3
RC-'? 6.8E3
Unbypassed emitter resistance, RElc? O Bypassed emitter resistance, RE2=? l.5E3 Beta=? 90 Supply voltage, VeCe? 22 Load resistance. RL-? IOE3
Source resistance, RS-? 600
Source voltage, VS-? lE-3 The results of the ae analysis are: Transistor dynamic resistance, re- 19.24912 ohas Input impedanee, Ri~ 1394.631 obas output iBpedance, Ro- 6800 ohas voltage-qain(no-load), Av--353.263 CUrrent galn, Ai- 29.32569 output voltage(no load), Vo--.2469988 volts output voltage(Under load), VL=-.1470231 volts
El mdulo de las lneas 11210 a 11260 calcularn los parmetros importantes para el modelo de transistor de la figura 8.66 y llevara a cabo el anlisis requerido. Los pasos secuenciales del mdulo deben revisarse con cuidado y compararse con los clculos desarrollados de forma manual (calculadora).
-+-
1,
-+-
lb
V,
-1 '\
Z,
R~
+
Vi
"
R, R,
-- -- -1,
1,
Z,
Re
V,
RL
RE,
'='
'='
'='
..
'='
FIgura 8.66 Red analizada mediante el mdulo que se extiende desde la lnea 11210 a la lnea 11260 del programa BASIC de la figura 8.65.
Una ejecucin del programa con los valores de la figura 8.56 proporcionar los resultados que aparecen al final de la figura 8.65. En particular, debe observarse la forma en que puede escribirse el programa BASIC con objeto de proporcionar infonnacin acerca del sistema de una manera clara, concisa, tabulada. El nivel de R ; R' 11 f3r, ; 1,394.63 n, el cual es diferente a RI en la versin para DOS de PSpice debido a que RI incluye slo la impedancia de entrada de la configuracin del transistor (f3re). La ganancia sin carga es de 353.26, la cual se compara favorablemente con los 334 que se obtuvieron al emplear PSpice. La ganancia de corriente d" 4.9 x 10-25 A OA, es debida a la ausencia de una carga para definir la corriente de salida. La . ausencia de una carga tambin da por resultado que A}, = A, ~ :->L
406
J[
1. Para la red de la figura 8.67: a) Determinar Z y Z". b) Encontrar Al' y A, e) Repetir el inciso a cuando r" = 20 k.o. d) Repetir el inciso b cuando ro = 20 H2.
PROBLEMAS
12 \
220 kQ
v,
0---::-11--------1
1,
--Z,
Figura 8.67
Problemas 1,21,
2. Calcular Vce para la red de la figura 8.68 para una ganancia de voltaje de Al' ::: -200.
4.71d2
I
\m
(----<o v,.
Figura 8.68
o;:
Problema 2.
3. Para la red de la figura 8.69: a) Calcular lB" le y re" b) Detenninar Zj y Zo' e) Calcular A .. y A. d) Detenninar el efecto de ro =: 30 ka sobre Al' y A.
lOY
+lOV
Ftgura 8.69 Problema 3.
Problemas
407
Ji:::

4. Para la red de la figura 8.70: a) Determinar r,,' b) Encontrar Z y Z{). e) Encontrar Al' y A" d) Repetir los incisos b y e cuando r" = 25 kQ.
, - - - - 1 - - - - - - 0 Va
39 k!2
82
~
kQ
I
,., kn
~v,
Ce
V,
--1,
I~F
o----jl--+---I
4.7 kn
ft= 100 r" = 50 k,Q
#= lOO
f,,= "" kQ
Z,
5.6k
1.2W
1 kn
Figura 8.70
Problema 4.
FIgura 8.71
Problema 5.
5. Calcular Vce para la red de la figura 8.71 si A,. = ~ 160 Y rv == 100 ki2. 6. Para la red de la figura 8.72: a) Determinar re' b) Calcular VB y Ve e) Determinar Z y A\, = V/Vi"
Vcc ==20V
6.8 kn
220kn
Ve
f-----o V
Ce
ft=180 r o =50k,Q
Vi
-Zi
o----j
Ce
V.
----~r_-o20V
56k!2
Figura 8.72
Problema 6.
Vi

7. Para la red de la figura 8.73: a) Determinar re' b) Encontrar Z y Zv' e) Calcular A\, y A ' d) Repetir los incisos b y e cuando r(,
--li
~~.o.-----I
ft=140 r~= IOOkQ
Z,
1.2 k.Q
-Zo
':=
20 kQ.
Figura 8.73
Problemas 7, 9.
408
Captulo 8
J[
8. Calcular RE y RB para la red de la figura 8.74 si Av =- -10 Y re =- 3.8 Q. Suponga que Zb = f3R E 9. Repita el problema 7 cuando Rt encuentre desvo. Compare los resultados.
* 10.
Para la red de la figura 8.75: Detenninar re' b) Encontrar Zi y Av' e) Calcular A.

a)
r---~--<>22
5.61&
20 V
3301&
8.2 ka
Vi
v, o---)I--~--I
~= 120
-Z,
O---:-:'I---<-----I
Ce
li
~ f-----o
lo
V o
Ce
/l= 80
r,,=40kG.
1.2 kQ
T,,=OOkQ
0.47 ka
Figura 8.74
Problema 8.
Figura 8.75
Problema 10.

11. Para la red de la figura 8.76: a) Determinar re y f3r e" b) Encontrar Z y Zo. e) Calcular A, y A,.
* 12.
Para la red de la figura 8.77: Determinar Z y 20' Encontrar Av' e) Calcular Vo cuando Vi = 1 m V.
a) b)
16 V
12V
270 kQ
V,
-li
o----JI-L---I
/3= 110
ro =50kn
V,
Z,
2.7 ka
f-----o Yo
lo
-1,
o-------}t-.-----I
/l= 120
T
o =40k.O:
Zi
t
-8 V
FIgura 8.77
(-------<> Yo
lo
5.6kU
_
Zo
Zo
Figura 8.76
Problema 11.
Problema 12.
Problemas
409
J[
* 13.
Para la red de la figura 8,78: a) Calcular lB e le b) Detenninar re' c) Detenninar Z y Zo' d) Encontrar Av y A.
Vcc = 2QV
56 k!l
v, 0---1t--+_--I
/,
p= 200
T
=40kn
8.2 kQ
Figura 8.78
Problema 13.
8.6
14. Para la red de la figura 8.79: . a) Determinar re' b) Encontrar Z y ZQ' c) Calcular Al' y Al"
+6V
-IOV
6.8kQ
Z;
Figura 8.79
Problema 14,
* 15.
Para la red de la figura 8.80, determinar A .. y A.

8V
~,
-v
/,
3.9kQ
-5 V
410
][
8.7
Configuracin con retroalimentacin en colector
16. Para la configuracin de retroalimentacin en colector de la figura 8.81: a) Detenninar re' b) Encontrar ZI y Zo' e) Calcular Av y Al' 3.HU
220kU
v, o-------}'I--~---I
Figura 8.81
Problema 16.
-1,
Z
p= 120
r =40kO
Q
...
* 17.
Dados re = 10 Q. !3=200,A\.= -160 y Al = 19 para la red de la figura 8.82, determinar R c' RrY Vcc
V o---JI--~--I
P=200
r(J=80kO
...
* 18.
a)
Figura 8.82
Problema 17.
Para la red de la figura 8.30: Derivar la ecuacin aproximada para A,. b) Derivar la ecuacin aproximada para Aj' e) Derivar las ecuaciones aproximadas para Z y Zo' d) DadosR c = 2.2 kQ. R F = 120 kQ, R E = 1.2 kQ. f3~90 y Vcc = lOV. calcularlas magnitudes de Av' A, ZI y 20 utilizando las ecuaciones de los incisos (l a c.
8.8 Configuracin con retroalimentacin de dc en colector

19. Para la red de la figura 8.83: a) Detenninar Zi y Zo' b) Encontrar Al.' y Al'
9V
,.-'VV\r-,........'\N\t--+---l~ v,
39 kn
22 kn
V o--}I--~------l
~F
IO~F
I ~F
-Z,
Figura 8.83
Problema 19.
Problemas
411
][
20. a) Dados f3 = 120, re = 4.5 n y ro =40 n, trazar el circuito hbrido equivalente aproximado. b) Dados he = 1 k.o, h re =2 x 10--4, hfe = 90 Y hoe = 20 ps, trazar el modelo re 21. Para la red del problema 1: a) Detenninar re. b) Encontrar hfe y h ie . e) Encontrar Z y lo utilizando los parmetros hbridos. d) Calcular Av y A con los parmetros hbridos. e) Detenninar Z y Zo cuando hoe = 50 pS. f) Determinar Av y A cuando hoe = 50 J1S. g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones estn disponibles en el apndice E en caso de no haberse llevado a cabo el problema 1.) 22. Para la red de la figura 8.84: a) Detenninar Zj y Zo' b) Calcular Av y Aj. e) Detenninar re y comparar f3r e con h ie .
l8Y
68 kll
tI,
2.2kO
1; V; o
)
5~F
-Z;
l2kO 1.2kll
5 1F
oVo
hf~
Z,
hit 2.75 kO h~=2515
=180 =
IO~F
figura 8.84
Problemas 22. 24.
*' 23.
Para la red de base comn de la figura 8.85: a) Detenninar Z y Zo' b) Calcular A, y Ai' e) Determinar ex, f3, re y ro
hJ> =-0.992 h. = 9.45 O h" = 1 p.AN
+
V,
li
IO'~F
)'
-Z;
> >1.2 kll
\.
1/,
2.7 kll
'1
...
~4Y
-"p-
12 Y
v,
Z,
412
J[
8.10 Modelo equivaleute hlbrldo completo
* 24. Repetir los incisos a y b del problema 22 cuando h(e = 2 x 1Q-4 Y compare los resultados.
* 25.
Para la red de la figura 8.86. detenninar:

a) 2j' b) A, c) A = IJId) 20'
20V
2.2 kU 470kU
~ lo +-----n(---<>o Vo
5
~F
Zo
Z,
>i<
Vi
l.2 kQ
1
.,.
hfe := 140 h ie := 0.86 ka h := 1.5 x lQ-4 h;::= 25 fJS
lO IlF
26. Para el amplificador de base comn de la figura 8.87, determinar:

a) 2i' b) A,.
e) d)
Ar'
20'
hib = 9.45 a hJ> =0.997 hob = 0.5 pA!V k m = 1 x lQ-4
V,
'~F+ + "v
0.6
ld1
11 -
'
\.
I.2kU
~lo 1
5 '~F
'(
2.2 kU
V,
-;
r=- 4 v
~ 14V
+
o
Vo
Zo
8.12 Solucin de problemas
* 27.
Dada la red de la figura 8.88: a) Detenninar si el sistema est operando adecuadamente basndose en los niveles de polarizacin mediante divisor de voltaje y en las fonnas de onda esperadas para Vo y VE' b) Determinar el motivo de los niveles de de obtenidos y la razn por la que se obtuvo la forma de onda para v o '
Problemas
413
J[
Vcc = 14 V
v(rnV)
Re R,
150kn
2.2 kQ
vo (V)
10 IlF
(
10
~F
01'"
VB =6.22 V
C,
P=70
C,
R,
+
VBE =0.7V
O )"'
+
V,
R,
39kn
'\,
RE
l.5kn
10
~F
8.13
28.
a)
Escribir el archivo de entrada de PSpice para la red de la figura 8.6 (ejemplo 8.1) Y solicitar el nivel de Vo para Vi = 1 mY. b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para V o con los resultados obtenidos en el ejemplo 8.1.
29. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.13 (ejemplo S.3) y solicitar el nivel de Vo para Vi = 1 mV. b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para V o con los resultados obtenidos en el ejemplo S.3. 30. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.25 (ejemplo S.S) y solicitar el nivel de Vo para Vi = 1 m V. b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para Vo con los resultados obtenidos en el ejemplo 8.8. 31. a) Escribir un programa en BASIC para calcular Z, Zo' Al' y A para la red de la figura 8.9 (ejemplo 8.2). b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el ejemplo 8.2. 32.
a)
Escribir un programa en BASIC para calcular Z, Zo' Av y A para la red de la figura 8.13 (ejemplo 8.3). b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el ejemplo 8.3.
33. a) Escribir un programa en BASIC para calcular Z, Zo' Al' y A para la red de la figura S.25 (ejemplo 8.8). b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el ejemplo 8.8. 34. Mediante la utilizacin de PSpice para Windows. determinar la ganancia para la red de la figura 8.6. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida. 35. Mediante la utilizacin de PSpice para Windows, determinar la ganancia para la red de la figura 8.13. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida. 36. Mediante la utilizacin de PSpice para Windows, determinar la ganancia para la red de la figura 8.25. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
*Nota: Los asteriscos indican problemas ms difciles.
414
CAPTULO
Anlisis a pequea seal del FET

9.1 INTRODUCCIN
Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia de voltaje aunada a la caracterstica de una alta impedancia de entrada. Adems, se trata de configuraciones de bajo consumo de potencia con un buen rango de frecuencia y tamao y peso mnimos. Los dispositivos IFET y el MOSFET de decremento pueden utilizarse para disear amplificadores que tengan ganancias similares de voltaje. Sin embargo, el circuito con MOSFET decrementaI tiene una impedancia de entrada mucho mayor que una configuracin JFET similar. Mientras que un dispositivo BJT controla una gran comente de salida (colector) por medio de una corriente de entrada (base) relativamente pequea. el dispositivo FET controla una corriente de salida (drenaje) mediante un pequeo voltaje de entrada (voltaje en la compuerta). Por tanto, el BJT generalmente es un dispositivo controlado por corriente y el FET un dispositivo controlado por voltaje, pero en ambos casos se observa que la corriente de salida es la variable controlada. Debido a la caracterstica de gran impedancia de entrada de los FET, el modelo equivalente de ae es ms sencillo que el utilizado por los BIT. As que mientras el BJT tuvo un factor de amplificacin f3 (beta), el FET tiene un factor de transconductancia, gm' El FET puede utilizarse como un amplificador lineal o como un dispositivo digital en los circuitos lgicos. De hecho, el MOSFET incremental es muy popular en los circuitos digitales. especialmente en los circuitos CMOS que requieren un consumo muy bajo de potencia. Los dispositivos FET tambin se utilizan en las aplicaciones de alta frecuencia y en las aplicaciones de acoplamiento (interfases). La tabla 9. L localizada al final del captulo, muestra un resumen de los circuitos FET a pequea seal y sus frmulas asociadas. Aunque la configuracin de fuente comn es la ms popular al proporcionar una seal invertida y amplificada, tambin existen circuitos de drenaje comn (fuente-seguidor) que proporcionan ganancia unitaria sn inversin, as como circuitos de compuerta comn que proporcionan ganancia sin inversin. Al igual que con los amplificadores BJT, las caractersticas importantes del circuito que se describen en este captulo ncluyen la ganancia de voltaje, la impedancia de entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la corriente de entrada por 10 general se asume de OflA Y la ganancia de corriente es una cantidad indefinida. Mientras que la ganancia de voltaje de un amplificador FET es casi siempre menor que la obtenida al utilizar un amplificador BIT, el amplificador FET proporciona una impedancia de entrada mucho mayor que la de la configuracin de un BIT. Los valores de la impedancia de salida son comparables tanto para los circuitos BIT como para los FET. Las redes de amplificadores FET tambin pueden analizarse mediante el empleo de programas de computadora. Al utilizar PSpice puede llevarse a cabo un anlisis en de para obtener las condiciones de polarizacin del circuito y un anlisis en ac para calcular la ganancia de voltaje a pequea seal. Al utilizar los modelos de transistores de PSpice se puede analizar el
415
circuito empleando los modelos especficos de transistores. Por otro lado, es posible desarrollar un programa utilizando un lenguaje como el BASIC que puede realizar tanto el anlisis de de como el de ac y proporcionar los resultados en un formato muy especial.
9.2
MODELO DE PEQUEA SEAL DEL FET
El anlisis en ac de una configuracin FET requiere que se desarrolle un modelo de pequea seal. Un componente muy importante del modelo har evidente que un voltaje de ac aplicado a las terminales de entrada de la compuerta a la fuente controla el nivel de corriente del drenaje a la fuente.
El voltaje de la compuerta a lafuen/e controla la comen/e del drenaje a lafuen/e (canal) de un FET.
En el captulo 6, se indic que un voltaje en dc de la compuerta a la fuente controlaba el nivel de la corriente de drenaje mediante una relacin conocida como la ecuacin de Shockley: ID = IDSs(1 - VGS IVp )2 El cambio en la corriente del colector que se obtendr de un cambio en el volt~je de la compuerta a la fuente se puede determinar utilizando el factor de transconductancia gm de la siguiente manera: (9.1) El prefijo trans (o tras) que se aplica a gm en la terminologa indica que se establece una relacin entre las cantidades de salida y de entrada. Se seleccion la palabra raz conductancia debido a que gm se determina por la relacin del voltaje a la corriente, similar a la relacin que define la conductancia de un resistor G = II R = l/V. Al despejar gm en la ecuacin (9.1) se tiene:
(9.2)
Determinacin grfica de gm
Si ahora se examinan las caractersticas de transferencia de la figura 9.1, se encuentra que gm es en realidad la pendiente de las caractersticas en el punto de operacin. Esto es,
/',.y
=-=
/',.x
(9.3)
Al seguir la curvatura de las caractersticas de transferencia, resulta bastante claro que la pendiente, y por tanto gm' se incrementa cuando se pasa desde Vp a IDSS' O, dicho en otras palabras, cuando VGS se acerca a O V, se incrementa la magnitud de gm'
g", ;:; - - (= PeTldiente en el punto Q)

VGS
MD
o
416
Captulo 9 Anlisis a pequea seal del FET
Figura 9.1 Definicin de gm utilizando

la caracterstica de transferencia.
La ecuacin (9.2) indica que gm puede detenninarse en cualquier punto Q sobre las caractersticas de transferencia con slo seleccionar un incremento finito en Ves (o en ID) cercano al punto Q y luego encontrar el cambio correspondiente en ID (o Ves' respectivamente). Los cambios que se obtienen en cada cantidad se sustituyen despus en la ecuacin (9.2) para calcular gm'
Determinar la magnitud de gm para un JFET con puntos de polarizacin. a) VGS ~ -0.5 Y. b) VGS~-1.5 V. e) VGS ~ -2.5 Y. Solucin
IDSS
= 8 mA y
V p :::
-4 V en los siguientes
EJEMPL09_J
Las caractersticas de transferencia se generaron como en la figura 9.2 al utilizar el procedimiento definido en el captulo 6. Cada punto de operacin se identifica posterionnente y se dibuja una lnea tangente a travs de cada punto para reflejar mejor la pendiente de la curva de transferencia en esta regin, Luego se selecciona un incremento adecuado para VGS para reflejar una variacin a cualquier lado de cada punto Q. Entonces se aplica la ecuacin (9.2) para detenninar gm'
a)
m
o
~--
!1/D
2.1 mA
!1VGS ~
3_5mS
0.6V 1.8 mA 0.7V 1.5 mA
bl
!1/o
!1VGS !1/D
=2_57 mS
~
el
L5mS !1VGS 1.0 V Puede observarse la disminucin en gm cuando Ves se aproxima a V po
gm
~--
g", en-O.5 V
I D =8mA\- -4V
(, VGS)' ______
4
-4
-1
V,
Vos (V)
Figura 9.2
Clculo de gm en diferentes puntos de polarizacin.
Definicin matemtica de gm
El procedimiento grfco descrto est limitado por la exactitud de la grfica de transfe~ rencia y el cuidado con que pueden determinarse los cambios en cada cantidad, pero entonces puede tornarse un problema engorroso. Un mtodo alternativo para calcular gm
9_2 Modelo de pequea seal del FET
417
utiliza un enfoque empleado para encontrar la resistencia ac de un diodo en el captulo 1, donde se estableci que La derivada de una funcin en un punto es igual a la pendiente de la lnea tangente dibujada en dicho punto.
Si se toma la derivada de ID respecto a Ves (clculo diferencial) utilizando la ecuacin de Shockley, es posible derivar una ecuacin para gm de la siguiente manera:
MD 1 t.VGS PLQ dID 1 dV GS pLQ
gm
d dV GS
lDSS (1
VGS )2] Vp
= I Dss
_d_ dVGS
VGS ) Vp
= 2lDSS
VGsJ_d Vp dVGS
0_
VGs ) Vp
(9.4)
donde I Vp 1 denota la magnitud, slo con objeto de asegurar un valor positivo de gm. Ya se mencion que la pendiente de la curva de transferencia es un mximo cuando Ves = O V. Sustituyendo VGS = O V en la ecuacin (9.4) se obtiene la siguiente ecuacin del valor mximo de gm para un JFET, en el cual se han especificado 1DSS y Vp.
gm =
2IDss
Ivpl
gmo =
~ ~J
2IDss
IVpl
(9.5)
donde el subndice O que se aadi recuerda que se trata del valor de gm cuando VGS = O V. Entonces la ecuacin (9.4) se convierte en
(9.6)
EJEMPLO 9.2
Para el JFET que tiene las caractersticas de transferencia del ejemplo 9.1, a) Encontrar el valor mximo de gmo b) Encontrar el valor de gm en cada punto de operacin del ejemplo 9.1 utilizando la ecuacin (9.6) y comparar con los resultados grficos.
Solucin
a)
gmO ;::
2(8mA)
4V
= 4mS
(mximo valor posible de gm)
b)
Cuando V GS = -D.5 V,
gm
= gmo
[1 - VGS ]
Vp
= 4mS ~
5V _ -D. -4 V J
l = 3.5mS
(contra 3.5 mS de la solucin grfica)
418
Capitulo 9 Anlisis a pequea seal del FET
Cuando
VGS
= -1.5 V, =
gm = gmo
[1 - :GS] 4 [1
mS
p
-1.5 V]
-4V
= 2.5mS
Cuando
= g
V GS =
-2.5 V.
VGS
mO
[1 - J
V
p
= 4 mS 1 [
-2.5 V]
-4V
= 1.5 mS
Los resultados del ejemplo 9.2 de hecho son 10 sufIcientemente cercanos como para validar la ecuacin (9.4) a (9.6). para usos en el futuro cuando se requiera gm' En las hojas de especificaciones, gm se proporciona como Yjs donde la y indica que es parte de un circuto equivalente de admiranda. La! significa que es un parmetro de transferencia directa (jomar) y la s revela que est conectada con la tenninal de la fuente (source). En fanna de ecuacin,
(9.7)
Para el JFET de la figura 5.18, Yj' est en el rango desde 1000 a 5000 IlS o de 1 a 5 mS.
Grfica de gm en funcin de VGS

Debido a que el factor de
V'GS
(1 - ;;)
de la ecuacin (9.6) es menor que 1 para cualquier valor
cin
:5
p
diferente de O V, la magnitud de gm se reducir mientras VGS se aproxime a Vp y la relase incrementa en magnitud. Cuando VGS = Vp '
gm
=gmO(J -
J)
=O. La ecuacin (9.6)
define una lnea recta con un valor mnimo de O y un valor mximo de gm como se muestra en la grfica de la figura 9.3.
v,
V GS(V)
FIgUra 9.3
Grfica de gm en funcin de Vcs.
La figura 9.3 tambin indica que cuando VGS es igual a la mitad del valor de estrechamiento, gm tendr nicamente la mitad del valor mximo.
Graficar gm en funcin de Solucin Obsrvese la figura 9.4.
V GS
para el JFET de los ejemplos 9.1 y 9.2.
EJEMPLO 9.3
9.2 Modelo de pequea seal del FET
419
4mS
~----->
2mS
-4V
-2V
Figura 9.4 Grfica de gm en funcin de VGS para un JFET con 1DSS::: 8 mA y

VGS(V)
Vf
=-4 V.
Impacto de ID sobre gm
Puede derivarse una relacin matemtica entre gm y la corriente de polarizacin ID al observar que la ecuacin de Shock1ey puede escribirse de la siguiente manera: (9.8)
Al sustituir la ecuacin (9.8) en la ecuacin (9.6) se obtiene (9.9)
Al utilizar la ecuacin (9.9) para determinar gm para algunos valores especficos de ID' los resultados son a) Si ID
=IDSS'
gm
= gmiJ
- - = gmo ~ I DSS
b)
SilD
= IDSP'
gm IDS!2 - = O.707gmO = grnO ~ IDSS
c)
Si ID
= IDS!4,
gm
= gm
~IDS!4 _ grnO - - - - - = O.5gmo

IDSS
EJEMPLO 9.4
Graficar gm en funcin de ID para el JFET de los ejemplos 9.1 a 9.3.
Solucin
Ver figura 9.5.
420
Captulo 9 Anlisis a pequea seaJ del FET
10
JD (mA)
Figura 9.5 Grfica de gm en funcin de JDpara un JFET con IDSS =8 mAy Ves =-4 V.
Las grficas de los ejemplos 9.3 y 9.4 revelan con claridad que los valores ms altos de gm se obtienen cuando Ves se aproxima a O V e ID a su valor mximo de 1DSS'
Impedancia de entrada Z del FET

La impedancia de entrada de todos los FET disponibles en el mercado es lo suficientemente grande para suponer que las tenninales de entrada son similares a un circuito abierto. En forma de ecuacin,
Z(FET) =
~ Q
(9.10)
As como para un JFET un valor prctico de lO' Q (1000 MQ) es un valor caracterstico, un valor entre 10 12 y 10 15 Q es tpico de los MOSFET.
Impedancia de salida Zo del FET

La impedancia de salida de los FET es similar en magnitud a la de los BIT convencionales. En las hojas de especificaciones de los FET la impedancia de salida aparecer normalmente como Yos con las unidades de J1S. El parmetro Yos es un componente de un circuito equivalente de admitanda y el subndice o significa un parmetro de salida de la red (output) y s la terminal fuente (souree) a la cual est asignada en el modelo. Para el IFET de la figura 5.18,y0' tiene un rango entre 10 y 50 /1S o 20 kQ (R = 1/G = l/50 /1S) y 100 kQ (R = 1/G l/lO /1S). En forma de ecuacin,
Zo(FET)
= rd
=Yo,
(9.11)
Con base en la figura 9.6 puede definirse la impedancia de salida como la pendiente de la curva horizontal caracterstica en el punto de operacin. Mientras ms horizontal sea la curva, mayor ser la impedancia de salida. Cuando la curva es perfectamente horizontal, se tendr la situacin ideal pues ser la impedancia de salida (un circuito abierto) infinita; esta es una aproximacin que se utiliza a menudo. En forma de ecuacin,
(9.12)
421
Ves'" constante en -1 V Punto Q

v
/
-2V
o
Figura 9.6
~M
Definicin de rd utilizando las caracterfsticas de drenaje del FET.
Obsrvese que al aplicar la ecuacin (9.12) el voltaje VGS pennanece constante cuando se calcula rd. Esto se logra dibujando una lnea recta aproximada a la lnea VGS en el punto de operacin. Luego se selecciona un ~VDS o ~ID y se mide la otra cantidad para utilizarse en la ecuacin.
EjEMPLO 9.5
Determinar la impedancia de salida para el FET de la figura 9.7 para VGS = O V Y VGS = -2 V cuando Vos = 8 V. .
7
6
4
3
2
Vos=~3
vos=-4V
VDS
o
Figura 9.7
10
11
12
13
14
(V)
Caractersticas del drenaje de uso para calcular rd en el ejemplo 9.5.
Solucin Para VGS = O V se dibuja una lnea tangente y se selecciona d Vos como de 5 V Y as se obtiene un dIo de 0.2 mA. Sustituyendo en la ecuacin (9.12).
rd
~~S Ivc,=ov = 0.2 mA= 2S kQ

5
Para VGS = -2 V se dibuja una lnea tangente y se selecciona d Vos como de 8 V Yas se obtiene un dIo de 0.1 mA. Sustituyendo en la ecuacin (9.12).
422
= - - - = 80 ka.
0.1 mA
8V
lo cual muestra que rd s cambia entre una regin de operacin y la otra, y que comnmente se presentan los valores ms pequeos en los niveles bajos de Ves (ms cercanos a O V).
Circuito equivalente en ac del FET

Una vez presentados y discutido los parmetros importantes de un circuito equivalente de ac, puede construirse un modelo para el transistor FET en el dominio de ac. El control de Id mediante V:;s se eneue,ntra includo como una fuente de corriente gm Vgs conectada desde el drenaje a la fuente como se muestra en la figura 9.8. La fuente de comente tiene su flecha apuntando del drenaje hacia la fuente para establecer un cambio de fase de \80 0 entre los voltajes de salida y de entrada como suceder con la operacin real.
G
o>---~o
,---t-----'O D
v"
Figura 9.8 Circuito para equivalente
de ac del FET.
La impedancia de entrada est representada por el circuito abierto en las terminales de entrada y la impedancia de salida por medio del resistor r d desde el drenaje hacia la fuente. Obsrvese que el voltaje fuente se representa ahora mediante V" (subndices en minscula) para distinguirlo de los niveles de. Adems. la corriente es comn tanto para los circuitos de entrada como de salida. mientras que las tenmnales de la compuerta y el drenaje slo estn en "contacto" mediante la fuente de corriente controlada gm Vgs ' En las situacion-es' donde se ignora r d (se supone que es lo suficientemente grande respecto a los otros elementos de la red como para aproximarla por medio de un circuito abierto), el circuito equivalente es una fuente de corriente cuya magnitud se controla por medio de la seal Vgs y el parmetro gm' el cual claramente representa un dispositivo controlado por voltaje.
Dados YI' = 3.8 mS e YM = 20 )1S, dibujar el modelo en ac del FET. Solucin
EJEMPLO 9.6
gm
= y, = 3.8mS
= - - =50kQ 20 )1S
lo cual da por resultado el modelo equivalente en ac de la figura 9.9.

G
0 _ _ _0
r------~r-----O
so------=+-------------~s
Figura 9.9 Modelo para equivalente de ac del FET para el ejemplo 9.6.
423
9.3
CONFIGURACIN DE POLARIZACIN FIJA PARA EL JFET
Ahora que se ha definido el circuito equivalente para FET, se investigarn una serie de configuraciones de FET bsicas a pequea seal. El mtodo ser similar al anlisis en ac de los amplificadores BJT acompaados de una determinacin de los parmetros importantes de Z, Zo y Av para cada configuracin. La configuracin de polarizacin fija de la figura 9.10 incluye los capacitores de acoplamiento el y el que tienen por objeto aislar el arreglo de polarizacin de la seal y carga aplicados; se consideran como cortos circuitos equivalentes para el anlisis en ac.
RG
-+-
-+
Z
z,
I+VGG
.,..
.,..
Figura 9.10
Configuracin JFET con polarizacin fija .
Una vez calculados los niveles de gm y rd a partir del arreglo de polarizacin de la hoja de especificaciones. o de las caractersticas, el modelo equivalente en ac puede sustituirse entre las terminales adecuadas como se muestra en la figura 9.11. Ambos capacitares tienen el equivalente de corto circuito porque la reactancia Xc = 1/(21ifC) es pequea comparada con los otros niveles de impedancia de la red, y las bateras V GG Y V DD se hacen cero volts mediante un corto circuito equivalente.
-+
z,
RD
-+Z,
Batera VDD reemplazada mediante un corto circuito
Batera V GG ~ reemplazada mediante un corto circuito
---
FIgUra 9.11
Sustitucin del circuito equivalente del JFET en la red de la figura 9.10.
Luego se redibuja con cuidado la red de la figura 9.11 como se muestra en la figura 9.12. Se observa la polaridad definida mediante Vg,' la cual define la direccin de gm Vg,' Cuando Vg, es negativo, la direccin de la fuente de corriente se invierte. La seal aplicada se representa mediante V, y la seal de salida a travs de RD se representa mediante VD. Z,: La figura 9.12 revela con claridad que (9.13) debido a la equivalencia de circuito abierto en las terminales de entrada del JFET.
424
+
V
~ ~R0
1
+
V
1
- s
+
-+-
gm~~_'
'.,
~
I
RD
Z,
l.
Figura 9.12 Redibujo de la red de la figura 9.11.
Z: Al hacer V.I ~ O V como se requiere debido a la definicin de ZU V. . se har O V o tambin. El resultado es gm V~s = O mA y la fuente de corriente puede reemplazarse mediante un circuito abierto equivalente. como se muestra en la figura 9.13. La impedancia de salida es
~
Si la resistencia rj es suficientemente grande (por lo menos 10: 1) comparada contra R D' a menudo puede aplicarse la aproximacin rJ 11 R D " R D Y
Z, "RD
(9.15)
,}?:\OR D
;------.----..----oD
' - - - - - -......- - - - - + - - - - 0 5
Figura 9.13
Determinacin de Zo'
Al':
Resolviendo Vo en la figura 9.12, se encuentra
v~ =
pero
y
-gm Vgird 11 R D)
v."
~ V,
Vo ~ -gm VCrJ RD )
de tal forma que
Av =
Vi
(9.16)
A,
~ f'- ~
-gmRD
1,,> JOR
D
(9.17)
Relacin de la fase: El signo negativo en la ecuacin obtenida para Av revela con claridad un cambio de fase de 180' entre los voltajes de entrada y de salida.
9.3 Configuracin de polarizacin fija para el JFET
425
EJEMPLO 9.7
La configuracin de polarizacin fija del ejemplo 6.1 tuvo un punto de operacin definido mediante VGS =-2 V e ID = 5.625 mAcon IDss = 10 mAy Vp =-8 V. Se redibuja la red segn Q la figura 9.14 con una se~l aplicada V- El valor de Jos se proporciona como 40 /lS. a) Detenninar gm' b) Encontrar r d'
e)
d) e)
f)
Determinar Z, Calcular Zo'

Determinar la ganancia de voltaje Al" Determinar Av ignorando los efectos de r d'
20 V
2k
C,
D I vss = 10 mA vp = -8 V lMn
~
z,
v,
~
v,
-T
Z,
+-
2V
Figura 9.14
Configuracin JFET para el ejemplo 9.7.
Solucin
a)
21DSS 2(10 mAl = 2.5mS gmO = - - = IVpl 8V
gm = gmo ~ - VGsQ\ = 2.5 mS

Vp
)
f _ (-2 V) =
\
1.88 mS
(-8 V)
b)
e)
rd
Z,
- = - - = 25kQ 4O.uS Yos
RG = 1 MQ
d) e)
Zo = R D11 rd = 2 kQ 1125 kQ = 1.85 kQ A, = -gm(R D 11 rd ) = -(1.88 mS)(1.85 kQ)

= -3.48
f)
A, = -gmRD = -(1.88 mS)(2 kQ) = -3.76 Como se demostr en el inciso (f). se obtuvo una relacin de 25 kQ: 2 kQ = 12.5 : 1 entre rd y R D en una diferencia del 8% en la solucin.
9.4
CONFlGURACIN DE AUTOPOLARIZACIN PARA EL JFET
Rs con desvo
La configuracin de polarizacin fija tiene la desventaja de necesitar dos fuentes de voltaje de. La configuracin de autopolarizacin de la figura 9.15 requiere slo de una fuente para establecer el punto de operacin deseado.
426
V DD
Ro
C,
D
e V, o-------)
oVo
----..
Z,
Re
Rs
...
.,,.
r ...
cs
Z,
Figura 9.15 Configuracin JFET con autopolarizacin .
El capacitor es a travs de la resistencia de la fuente es un corto circuito equivalente para de, lo cual pennite que Rs defina el punto de operacin. Bajo condiciones de ac el capacitar asume el estado de corto circuito y hace "corto circuito" en los efectos de RS' Si se deja en ac, se reducir la ganancia segn se muestra a continuacin. El circuito equivalente a JFET se establece en la figura 9.16 y se redibuja con cuidado en la figura 9.17.
____ R s en desvo
mediante Xc,
Figura 9.16
Red de la figura 9.15 despus de la sustitucin del circuito equivalente de ac para el JFET.
v,
-Z,
+
Re
V
"
1
S
+
'd
g",Vg
Figura 9.17 Redibujo de la red de la figura 9.16.
Debido a que la configuracin que se obtiene es la misma que aparece en la figura 9 .12, las
ecuaciones resultantes para Zi' 20 y Ar sern las mismas. Z: (9.18)
9.4 Configuracin de aulopolarizacin para el JFET
427
z o'
(9.19)
Zo
A'
=R
I
rd ?10R D
(9.20)
"
(9.21)
A, = -gmRD
I
rd ? lORD
(9.22)
Relacin de la fase: El signo negativo en las soluciones para A)' de nuevo indica un cambio de fase de 18('" ,ntre V., y V.o .
Rs sin desvo
Si se elimina es de la figura 9.15, la resistencia Rs ser parte del circuito equivalente de ac, como se aprecia en la figura 9.18. En este caso.no existe una manera obvia de reducir lared con objeto de bajar su nivel de complejidad. Al determinar los niveles de Z" Zo y A" es necesario .ser muy cuidadoso con la notacin, las polaridades y la direccin definidas.
+
-+
z,
V"
l
s
R,
-,
ID '
'd
gm Vg3
v,
RG
~r
RD
1"
Z"
v"
F'"!gura 9.18
Configuracin JFET con autopolarizacin incluyendo los efectos de Rs'
Z,: Debido a la condicin de circuito abierto entre la compuerta y la red de salida, la entrada permanece de la siguiente manera:
(9.23)
Zo:
La impedancia de salida est definida mediante
Z
o
=_0
v I
lo vJ=o
Al hacer Vi = OV en la figura 9.18 se obtiene el circuito que se muestra en la figura 9.19, debido a que la terminal de la compuerta y la tierra estarn con el mismo potencial. En otras palabras, establecer el voltaje a travs de Re igual a O V es como "cortar" los efectos de Re'
428
+
ID
S~
_ _-1
RD
le
-+
Z,
V,
Vgs
R,
-'-
...
J
V o = -IDRD
figura 9.19
Determinacin de Zo para la
configuracin JFET con autopolarizacin incluyendo los efectos de Rs y rd ,
El voltaje V o est definido mediante
con
~:;s:;;; -IDR[/~
El voltaje a travs de rd puede encontrarse al aplicar la ley de voltaje de Kirchhoff de la siguiente manera:
-vgs
o
y
+ V r - V () = O
d
l' =
V ---.!:l... = _V"-u_+_"-,,~~,-, = rd
Al aplicar la ley de corriente de Kirchhoff en el nodo a.
"
= " =
lo
-lnRO
-ID
+ gmRs +
Ro + RsJ
rd
(9.24)
de manera que
Za
RD
1 + gmRs +
Ro + Rs
rd
Para rd ~ IO(R o + Rs)' pueden ignorarse los efectos de rd ; por tanto,

(9.25)
A,: Para la red de la figura 9.18, la aplicacin de la ley de voltaje de Kirchhoff sobre el circuito de entrada tendr como consecuencia:
V-V-VR=O 1 gs 5
o
Vp .
;:::
Vi - IDRs
9.4 Configuracin de aulopolarizacin para el JFET
429
El voltaje a travs de r d empleando la ley de voltaje de Kirchhoff es
vo y
V R,
de manera que una aplicacin de la ley de voltaje de Kirchhoff dar gm Vgs +
v() rd
Rs
Al sustituir la Vgo"de arriba y sustituyendo Vo y VR s se tiene
de modo que
ID =
gm V
I + 8mRs +
RD + Rs
rd
Entonces el voltaje de salida es
A,
=- o = V;
gmRo
I + gmRs +
(9.26)
Ro + Rs
rd
De nuevo, si rd " \O(Ro + Rs)' (9.27)
Relacin de la fase: El signo negativo en la ecuacin (9.26) indica que existir un cambio de fase de 180' entre V; y V"
EJEMPLO 9.8
La configuracin de autopolarizacin del ejemplo 6.2 tiene un punto de operacin definido mediante V GS = -2.6 V e ID = 2.6 mAcon I DSS = 8 mA y V p =-6 V. La red se redibuja segn Q la figura 9.20 con una seal ~plicada de V;. El valor de Yo, est dado como 20 J.S. al Determinar gm. b) Encontrar r d. e) Encontrar 2;d) Calcular 20 con y sin los efectos de rd . Comparar los resultados. e) Calcular A, con y sin los efectos de r d . Comparar los resultados.
Captulo 9
430
20V
3.3 kil
c, c. o------} 1-----.----+1
---+-
----If-----o '.
I DSS = lOmA Vp ==-6V
V.
z,
1M"
1 k!l
-Z"
Figura 9.20
Solucin
a)
g mO =
s ;';;:-I =
2Jos
2(8 mAl
= 2.67 mS
6V
= 2.67 mS
(1
(-2.6
V))
= 1.51 mS
(-6 V)
b)
e)
rd =-=--=50kQ
Ym
20l1S
= Re = 1 MQ
ri
Zo Ro
1 + gmRs +
d) Con
3.3kQ
=
Ro + Rs
rd
+ (1.51 mS)(l kQ) +
3.3 kQ + 1 kQ
50kQ
3.3 kQ 3.3 kQ =------ = = 1.27kQ 1 + 1.51 + 0.086 2.596
3.3kQ
=
1 + gmRs 1 + 1.51
2.51
= 1la1 kQ
-:: . '2, -;:"'--
Si se revisa la condicin r d ;;' IO(RD + Rs) se encontrar que ya est satisfecha. Esto es, 50 kQ ;;, 10(3.3 kQ + 1 kQ) Y 50 kQ ;;, 43 kQ se satisface, indicando que rd tendr el mnimo impacto sobreZo . Los resultados indican que as es. Tambin se observa que Zo no es igual a RD la cual es una suposicin que a menudo se aplica de manera incorrecta. En este caso, el nivel correcto es menor que la mitad del valor definido solamente por RD.
-(1.51 mS)(3.3 kQ) =----~-~~~--3.3 kQ + 1 kQ 1 + (1.51 mS)(1 kQ) + 50kQ
=
-1.92
9.4 Configuracin de autopolarizacin para el JFET
431
-(1.51 mS)(3.3 kQ)
=
1 + (1.51 mS)O kQ)
;:; : -1.98
Como antes, el efecto de rd fue mnimo debido a que la condicin rd ;:' l(RD + Rs) se cumpli. La ganancia tpica de un amplificador JFET es menor que la que normalmente se encuentra para los BJT de configuraciones similares. Sin embargo. debe tenerse en cuenta que Z es varias veces mayor que la Z tpica de un BJT. lo cual tendr un efecto muy positivo sobre la ganancIa total de un sistema.
9.5
CONF1GURACIN DE DIVISOR DE VOLTAJE PARA EL JFET
La configuracin de divisor de voltaje para los BJT tambin puede aplicarse a los lFET, como se demostr en la figura 9.21.
RD
/1,
C,
D
'\,
r
I
e,
-z"
0\.;,
-+
z,
...
figura 9.21
de voltaje.
Configuracin JFET mediante divisor
Al sustuir el modele equivalente de ac ?aIa ellFET se ebtendr la configuracin de la figura 9.22. Reemplazando la fuente VDu por UD corto circuito equivalente conectado a tierra una terminal de R 1 Y RD" Debido a que cada red tiene una tierra comn. R I queda en paralelo con R],. como se muestra en la figura 9.23. RD tambin puede conectarse a la tierra. pero en el circuito de salida a travs de r d . La red equivalente en ac que se obtiene ahora tiene el formato bsico de alguna de las redes ya analizadas.
~
V
.;-
t
R,
fR"
o
V,
~ - f 1 ...
e
I ~
~,'
R,
z,
+
R, R,
VgJ
.L
z"
-=-
..L
-=-
Figura 9.23
-l-
g",Vft"
"
Z,
...
Figura 9.22
Red de la figura 9.21 bajo condiciones de ac.
Redibujo de la red de la figura 9.22.
432
Captulo 9
Z!
R 1 Y R::!. estn en paralelo con e1 cual se obtiene el equivalente de circuito abierto
del JFET (9.28)
z
o'
Al hacer Vi == O V se fijarn
~~S y
gn V gs cero y (9.29)
Para rd
lORD'
(9.30) A: ,
\/gs : : ; v.
y
de modo que
-o V (rd On gs
~
11
RD )
V1-':,\
(9.31 )
(9.32)
Se ~bser.;a que \a's eCUaciones para Zo 'f Al - s~n \as mismas que \as obtenlas para \as configuraciones de polarizacin fija y autopolarizacin (con Rs en desvo). La nica diferencia es la ecuacin para 2 1 que ahora es sensible a la combinacin en paralelo de R 1 Y R::!..
9.6
CONFlGURACIN FlJENTE-SEGUIDOR (DRENAJE COMN) PARA EL JFET
El equivalente a JFET de la configuracin emisor-seguidor BJT es la configuracin fuenteseguidor de la figura 9.24. Obsrvese que la salida se toma de la terminal de la fuente y cuando se reemplaza la fuente dc por su corto circuito equivalente el drenaje se conecta a tierra (de ah la tenninologa de drenaje comn).
e Vi o----}I--~--=G-+I
-z
z"
.".
figura 9.24 Configuracin JFET fuente-seguidor.
9.6 Configuracin fuenle-seguidor (drenaje comn) para el JFET
433
Al sustituir el circuito equivalente del JFET se tiene la configuracin de la figura 9.25. La fuente controlada y la impedancia interna de salida del JFET se encuentran en tierra en una terminal y a Rs en la otra junto con Vo a travs de Rs' Debido a que gm Vgs ' Td y Rs estn conectados a la misma terminal y tierra, se pueden reemplazar por el circuito en paralelo que se muestra en la figura 9.26. La fuente de corriente invirti su direccin, pero Vg.l a.n est definida entre las terminales de la compuerta y la fuente.
D
"
Figura 9.25
Red de la figura 9.24 despus de la sustitucin del modelo equivalente de ac para el JFET.
-Zo
rd
Rs
+
Vo
Zo
-4:Figura 9.26 Redibujo de la red de la fgura 9.25.
...
Zi:
La figura 9.26 indica con claridad que Zi est definida por (9.33)
Zo: Al hacer Vi ~ O V da por resultado que la terminal de la compuerta se conecte direc9.27. El hecho de que tanto Vg.1 como V () se tamente a la tierra como se muestra en la figura ..., encuentren a travs de la misma red en paralelo da por resultado Vo ;;: -Vgj .
-1
V.'r
>
8 mVx_\
--1"
+
v"
Figura 9.27 Determinadn de Zo para
~ rJ
Rs
IL----+----'-----o
Al aplicar la ley de corriente de Kirchhoff en el nodo a,
El resultado es
Io~V
[_I_+_I_J_gV
rd
g'
434
v, = -------''------=-----=-----1
-+-+-rd Rs 11gm
la cual tiene el mismo fonnato que la resistencia total de las tres resistencias en paralelo. Por tanto.
(9.34)
(9.35)
Av:
El voltaje de salida Vo se encuentra determinado mediante
y al aplicar la ley de voltaje de Kirchhoff alrededor del permetro de la red de la figura 9.26 se obtiene
v,
y
Vgs
Vgs + Vo v , - vo
de manera que
o
y
Vo Vo
gm(V; - Val(r)1 Rs) gm v;Cr)1 Rs) - gm Vo(r)1 Rs)
Voll + gm(r)1 Rs)] = gm Vir) 1Rs)

A =
_o
de modo que
V,
gm(rd 11 Rs)
1 + gm(rd 11 Rs)
;;:::
(9.36)
En caso de ausencia de rd o en el caso de rd
lOR s'
(9.37)
' -_ _ _ _ _ _ _ _ _ _..J rJ"2
lOR s
Debido a que el denominador de la ecuacin (9.36) es mayor que el numerador por un factor de uno, la ganancia nunca puede ser igualo mayor a uno (como se encontr en la red BJT emisorseguidor). ' Relacin de la fase: Debido a que A, de la ecuacin (9.36) es una cantidad positiva, V, y Vj se encuentran en fase para la configuracin JFET emisor-seguidor.
Un anlisis de de la red fuente-seguidor de la figura 9.28 dar V GS = -2.86 V e ID = 4.56 mA. . Q Q a) Determmar gm' b) Encontrar r d' +9 c) Determinar Z;d) Calcular Z, con y sin rd' Comparar los resultados. e) Calcular A, con y sin r d . Comparar los resultados.
EJEMPLO 9,9
V
I vss = 16mA
vp=~v
Yos =
25 .tS
+
V; ' \ ,
-z;
Mil
--11-(--~
0.05
~F
Figura 9.28
Red para el anlisis del ejemplo 9.9.
L-_ _ _~-----+.-----~o
9,6 Configuracin fuente-seguidor (drenaje comn) para el JFET
435
Solucin
2(16 mAl
4V
= 8mS
8 mS l -
(-2.86 V) )
(-4 V)
- 2.28mS
= 40kQ
25 f.1S
e)
= Re = 1 MQ
d)
Con r d :
= 40 kQ 112.2 kQ 11112.28 mS = 40 kQ 112.2 kQ 11438.6 Q = 362.52 Q
lo cual revela que Zo a menudo es relativamente pequea y se calcula bsicamente mediante IIg m . Sin r d :
Z" = Rs
IllIg
= 2.2 kQ 11438.6 Q = 365.69 Q
e)
lo cual indica que rd por lo general tiene poco impacto sobre Zo Con r d :
g,/rd 11 Rs)
(2.28 mS)(40 kQ 112.2 kQ)
- - - - - - - - = - - - = 0.83
+ (2.28 mS)(2.09 kQ)
+ 4.77
lo cual es menor que 1 como se predijo antes. Sin ri gmRs (2.28 mS)(2.2 kQ)
(2.28 mS)(2.09 kQ)
4.77
+ gmRs
1+ (2.28 mS)(2.2 kQ)
5.02
+ 5.02
=0.83
lo cual indica que rd casi siempre tiene poco impacto en la ganancia de la configuracin.
9.7
CONFlGURACIN DE COMPUERTA COMN PARA EL JFET
La ltima configuracin JFET que se analizar con detalle es la configuracin de compuerta comn de la figura 9.29, la cual es paralela a la configuracin de base comn utilizada con los transistores BJT. Al sustituir el circuito equivalente JFET se obtendr la figura 9.30. Obsrvese la necesidad constante de que la fuente controlada gm Vgs est conectada del drenaje a la fuente con r den paralelo. La aislacn entre los circuitos de entrada y de salida obviamente se ha perddo debido a que la terminal de la compuerta ahora se encuentra conectada a la tierra comn de la red. Adems, el resistor conectado entre las tenninales de entrada ya no es Re sino el resistor Rs conectado de la fuente a la tierra. Tambin se puede ver la localizacin del voltaje controlador ~"',\ y el hecho de que aparece directamente a travs del resistor Rs'
436
Captulo 9
s --It-------o--,
v,
e,
-- z,
R,
z~
e,
Ro
e,
'J -AAA
Z,
~
v,
--I:
Vi
z,
a S
l
~~,\
......
.-
gm
gmVg,
Rs
- ('
e,
(~ +
Z,
~':,
Z'(,
RD
~------~------~r---------~----~
+G
Figura 9.29
Configuracin JFET de compuerta comn.
Figura 9.30 Red de la figura 9.29 despus de la sustitucin del modelo equivalente de ac para el JFET.
Z,: El resistor Rs est directamente a travs de las terminales que definen a ZO Por tanto, se encuentra la impedancia Z~ de la figura 9.29, la cual simplemente estar en paralelo con Rs cuando se defina Zi' La red de inters se redibuja como la figura 9.31. El voltaje V' Y". Al aplicar la ley de voltaje de Kirchhoff alrededor del permetro se salida de la red se obtiene
=-
V' - V
"
- VR = O
D
--r
;; rd
V' - V
RD
= V' - I'R D
--"'1
gm~~
V;
z',
V,
~
I
;::)
+
r" VrJ
figura 9.31
Determinacin de Z', para
Al aplicar la ley de corriente de Kirchhoff en el nodo a se obtiene
I' ;;
de modo que
2',= ,
V'
I'
(9.38)
, V' Z.= - =
I'
9,7 Configuracin de compuerta comn para el JFET
437
Zi=Rsllz;
la cual produce
(9.39)
Si rd ? lORD' la ecuacin (9.38) pennite la siguiente aproximacin porque RJrd I y a que 1Ird gm:
(9.40)
Zo: Sustituyendo Vi = O V en la figura 9.30 har corto circuito en los efectos de Rs y har Vg, a O V. El resultado es que gm Vg, = O Y que rd estar en paralelo con R D . Por tanto,
(9.41)
(9.42)
A,:
La figura 9.30 indica que

V =-V
"
El voltaje a travs de r des
V-V o ,
Al aplicar la ley de corriente de Kirchhoff al nodo b se obtiene

l,; + ID + gmVgs = O
y
1 D - Ir- g V m gs
d
de manera que
Vo
= IDRD
rd
= [Vi - Vo + gm V] R D rd
V,R D VoRD = - - - - - + gm
rd
438
con
A" =
V
_0
~mRD + ~: ]
(9.43)
V,
+ :;]
Para rd 2': lORD' el factor RO/rd de la ecuacin (9.43) se puede eliminar como una buena aproximacin y
(9,44)
Relacin de la fase: El hecho de que A . es un nmero positivo ocasionar una relacin en fase entre Vo y Vi para la configuracin de compuerta comn.
Aunque la red de la figura 9.32 puede en principio no parecer de la variedad de compuerta comn, un examen cercano indicar que posee todas las caractersticas de la figura 9.29. Si VGsQ = -2.2 V e IDQ = 2.03 mA, a) Determinar gm' b) Hallar r d' e) Calcular Z con y sin rd" Comparar los resultados. +12 V d) Encontrar 20 con y sin rd\:omparar los resultados. e) Determinar Vo con y sin r d " Comparar los resultados.
3.6 kQ
EJEMPLO 9.10
10 .uF
f---ov"
1D55 =
10 mA V p .=-4 V
Yos=50j.lS
1.1 kQ
Solucin
a)
2(10 mAl
= 5 mS
4V
5 mS 1 -
(-2.2 V)
(-4 V)
= 2.25mS
b)
cl
rd =-=--=20k2
Yo. 50,uS
Con rd :
z;=RsII[rd+RDJ=l.lkQII[ 1 + gmrd 1
1.1 kQ
201d1+3.6kQ ] + (2.25 mS)(20 kQ)
110.51 kQ
= 0.35 kQ
9.7 Configuracin de compuerta comn para el JFET
439
Zi = Rs
IllIg
= 1.1 kQ 11112.25 mS = 1.1 kQ 11 0.44 kQ
= 0.31 kQ
Aunque la condicin
rd~10RD
= >20kQ~IO(3.6kQ) =>20kQ~36kQ
d)
no est satisfecha, ambas ecuaciones obtienen en esencia el mismo nivel de impedancia. En este caso, l/gm fue el factor predominante. Con ri
Zo = R D 11 rd = 3.6 kQ !120 kQ = 3.05 kQ
e)
Una vez ms la condicin Yd ;::: lORD no est satisfecha, pero ambos resultados estn razonablemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo. Con r d :
3.6kQ] [ (2.25 mS)(3.6 kQ) + - 20kQ
8.1 + 0.18 1 + 0.18 y
7.02
A,
Vo
V,
=>
Vo = A ,Y,
= (7.02)(40 mV)
= 280.8 rnV
A, = gmRD = (2.25 mS)(3.6 ka) = 8.1
con
Vo
= A'Yi = (8.1)(40 mV)
= 324 rnV
En este caso, la diferencia es un poco ms notoria pero no de forma drstca.
El ejemplo 9.10 demuestra que aunque no se satisfizo la condicin r d ~ 10RDo los resultados para los parmetros dados no fueron significativamente diferentes utilizando las ecuaciones exactas y aproximadas. De hecho. en la mayora de los casos se pueden emplear las ecuaciones aproximadas para tener una idea razonable de los niveles particulares con poco de esfuerzo.
9.8
El hecho de que la ecuacin de Shockley tambin sea aplicable a los MOSFET de tipo decremental da por resultado la misma ecuacin para gm. Es ms. el modelo equivalente de ac para los DMOSFET es exactamente el mismo usado en los JFET como se muestra en la figura 9.33. La nica diferencia que proporcionan los DMOSFET reside en que VGSQ puede ser positivo para los dispositivos de canal-n y negativo para las unidades de canal-p. El resultado es que gm puede ser mayor que gmo como se demuestra en el siguiente ejemplo. El rango de rd es muy similar al que se encuentra para los JFET.
440
Captulo 9
ce D
OG
---W
S
Figura 9.33
Se
vF-'
3 rn Vg.,
'd
Modelo equivalente de ac para el DMOSFET.
La red de la figura 9.34 se analiz en el ejemplb 6.7 y se obtuvo Ves () = 1.5 V e ID (! = 7.6 mA. ..... a) Determinar gm y compararla con gmO ~ b) Encontrar r d" e) Dibujar la red equivalente de ae para la figura 9.34. d) Encontrar Zj' lB y e) Calcular Zo. f) Encontrar Al'
1.8kO
IIOMO
EJEMPLO 9.11
Figura 9.34
v,
o-~~--t----'
z,
e,
IDSS=6mA Vp =-3V Y"". = lO.lIS
!O ).10
1500
z,.
Solucin
a)
2(6 mAl
gm =
4mS
3V
= 4 ruS 1 -
(+1.5 V))
(-3 V)
4 mSO + 0.5) = 6 mS
y se encuentra que gm es 50% mayor que gmO'

b)
rd = )'0.1'
= - - = 100kQ 10 !,S
e)
Obsrvese la figura 9.35. Se observan las similitudes con la red de la figura 9.23. Por tanto. se pueden aplicar las ecuaciones (9.28) a la (9.32).
+
V,
c
+
: 10 \10
: IIOMD
vgs
<
--
I
6 X 10- 3 Vg,
<
~ lOOkD
1.8kO
Z,.
v,.
Figura 9.35
Circuito equivalente de ac para la figura 9.34.
9.8 MOSFET de tipo decrementa)
441
d) e)
f)
La ecuacin (9.28): La ecuacin (9.29): La ecuacin (9.32):
Z; = R 1 11 R, = 10 MQ 11110 MQ = 9.17 MQ
Z, = r)1 RD = 100 kQ 111.8 kQ = 1.77 kQ

A" = -grnRD = -(6 mS)(1.8 kQ) = 10.8
;o
RD = 1.8 kQ
r d ~ lORD ~ lOO kQ ~ 18 kQ
9.9
El MOSFET de tipo incremental puede ser o bien un dispositivo de canal-n (nMOS) o de canal-p (PMOS), como se muestra en la figura 9.36. El circuito equivalente de pequea seal de cualquiera de los dos dispositivos se muestra en la figura 9.36 y proporciona un circuito abierto entre la compuerta y el canal drenaje fuente, as como una fuente de corriente del drenaje a la fuente cuya magnitud depende del voltaje de la compuerta a la fuente. Existe una impedancia de salida del drenaje a la fuente rd , misma que se puede encontrar en las ~ojas de especificaciones como una admitanda Yos' La transconductancia del dispositivo, gm' se encuentra en las hojas de especificaciones como la admitancia de transferencia directa, Yfs'
0---0
v"
S
gmvK.'
"MOS gm
1 =f.,j, 1. rd = 1-
}o.1 I
Figura 9.36
Modelo incremental del MOSFET a pequea sena!.
En el anlisis de los JFET se deriv una ecuacin paragm a partir de la ecuacin de Shockley. Para los EMOSFET la relacin entre la corriente de salida y el voltaje controlador est definido mediante
Debido a que gm an se encuentra definido por
puede tomarse la derivada de la ecuacin de transferencia para determinar gl1l como un punto de operacin. Esto es,
d = k--(V
-
dV es
es
= 2k(lies -
(9.45)
442
Recuerde que la constante k se puede determinar a partir de un punto de operacin tpico sobre la hoja de especificaciones. En cualquier otro aspecto, el anlsis aC es el mismo que el utilizado para los JFET o los DMOSFET. Sin embargo. tome precauciones acerca de las caractersti cas de un EMOSFET porque los arreglos de polarizacin son un tanto cuanto limitados.
9.10
CONflGURACIN DE RETROALIMENTACIN EN DRENAJE PARA EL EMOSFET
La configuracin de retroalimentacin en drenaje para el EMOSFET aparece en la figura 9.37. Se recuerda a partir de los clculos en dc que Re se puede reemplazar mediante un corto circuito equivalente debido a que IG = O A Y por tanto. VRG = O V. Sin embargo, para las situaciones de ac se proporciona una impedancia alta muy importante entre Vo y VI, De otra forma. las terminales de entrada y de salida estaran conectadas directamente y Vil = Vi'
Voo
Ro
RF
C2
(--oVo
...J
Zo
.".
Figura 9.37 Configuracin de retroalimentacin en drenaje para EMOSFET.
Figura 9.38 Equivalente en ac de la red de la figura 9.37.
Al sustituir el modelo equivalente de ac para el dispositivo se obtiene la red de la figura 9.38. Obsrvese que RF no se encuentra dentro del rea sombreada que define el modelo equivalente del disposltivo. pero proporciona una conexin directa entre los circuitos de entrada y de salida. Z: Al aplicar la ley de corriente de Kirchhoff al circuito de saiida (en el nodo D) se obtiene
v" ---r)IRo
y
V" ~ V,
de manera que
o Por tanto. con e de modo que
1i - gil! Vi ;::
_.c"-_
\1"
r)iRa
Vo == (r)IRD)(l -gnY)
Vi - V" RF
VI - (r)\RD)(l - gmV)
RF
fR F = Vi VJl
+
(r tl l! RD,1 + (r)1 RD)gn,vl g",(r)1 Ro)l ~ ,iR,. + r)1 Rol

RF +
y finalmente.
v z., = ,
1,
-)I Ro
(9.46)
J + gm(r)l RD )
9.10 Configuracin de retroalimentacin en drenaje para el EMOSFET
443
Por lo general, RF rd 1I RD, de tal forma que
(9.47)
Z: Al sustituir V1 = O V se obtiene Vgs = O V Y g m Vgs = O con una trayectoria de corto o circuito desde la compuerta hacia tierra como se muestra en la figura 9.39. Rp r d y RD estn entonces en paralelo y (9.48)
r,
f"lgura 9.39
Determinacn de Zo para la red de la figura 9.37.
Con frecuencia RF es mucho mayor que r d 11 R D , de tal fonna que
Zo=r)lR D
(9.49)
A,:
Al aplicar la ley de corriente de Kirchhoff al nodo D de la figura 9.38 se obtiene
Ji = g m Vg.I , +
Va
_cc-"C-
rdllRD
pero
g.1
V.1 el,. =
V-V , o
por tanto,
v, -
Vo
de modo que
444
Captulo 9
Anlsis a pequea seal del FET
pero
de manera que
(9.50)
(9.51 )
Relacin de la fase: fuera de fase por 180

0
El signo negativo de Al' ndica que tanto Vo como Vi se localizan
El EMOSFET de la figura 9.40 se analizar en el ejemplo 6.11 con el resultado k ~ 0.24 x 10-3
AN'. VGSe ~6.4 VeI DQ =2.75mA.
EJEMPLO 9.12
a)
b)
e) d) e)
Detenninar gm' Encontrar rd . Calcular Z con y sin rd' Comparar los resultados. Encontrar Z() con y sn rd . Comparar los. resultados. Encontrar Av con y sn rd . Comparar los resultados.
12V
2kfl
IOMfl
1D(c~~c~d,do) = 6 mA V GS(C11Ccndlllo) "" 8 V
\/Gs(Th
=3 V
Yu" :; 20 f.lS
Figura 9.40 Amplificador con retroalimentacin en drenaje del ejemplo 6.11.
Solucin
a)
gm
~ 2k(VCSQ -
VCS(Th,) ~ 2(0.24 x 10-3 AN')(6.4 V - 3 V)
= 1.63 mS
~ -
b)
e)
rd
~ --
= SOkQ
Yo,
20l1S
Con r d :
RF + rdllRD
1 +gm(r)IRD )
=--------;--1 + (1.63 mS)(50 kD 112 kD)
10 MQ + 50 kQI12 kQ
10 MQ + 1.92 kQ = - - - - - - - == 2.42 Mil 1 + 3.13

445
lO YIQ
I + (1.63 mS)(2
kQ)
2.53 MQ
d)
lo cual indica que la condicin rJ:?: lORD:::: 50 kQ;:::: 40 kQ est satisfecha y Jos reslwc.os para Z() cor. o sin r, sern muy' cercanos. Con rd : Z" R,.il
r)! RD = 10 MQ 1150 kQ 1I 2 kQ = 49.75 kQ IIEQ
= 1.92 kQ
e)
ofreciendo otra vez resultados muy cercanos. Con rd :
A, = -g",(R F 1I r d 1 R D )
= -(1.63 mS)(lO MQ =
1150 kQ 112 kQ) -(l.63 mS)(l.92 kQ)
= -3.21
A,
= -g",RD = -(1.63 mS)(2 kQ)

= -3.26
la cual es muy cercana al resultado anterior.
9.11
CONFIGURACIN DE DIVISOR DE VOLTAJE PARA EL EMOSFET
La ltima configuracin EMOSFET que ser examinada a detalle es la red mediante divisor de voltaje de la figura 9.41. El formato es exactamente igual al usado en una gran cantidad de presentaciones anteriores. Al sustituir la red equivalente de ac para el EMOSFET se obtiene la configuracin de la figura 9.42, la cual es exactamente la misma que la figura 9 .23. El resultado es que las ecuaciones (9.28) a (9.32) pueden aplicarse como se lista a continuacin para el EMOSFET.
R,
VI e
-Z,
,
1
,
,
:) \1;,
~Rl
1
I
R,
V,-'
" Vg'
Figura 9.41
Configuracin EMOSFET
?
Figura 9.42
...
-! ..!J ...
t," ~
?
.Z
"
R"
-'-
...
con divisor de voltaje.
Red equivalente de ac para la configuracin de la figura 9.41.
446
Captulo 9
gm
Z:
Z, = RIIR, Z
"
Z = r)lR D
(9.52)
"
(9.53)
Para r d ~ lORD'
Z():;::;R D A: ,.
(9.54)
rJ?: lORD
A, = -'-' = -gm(rD 11 RD)

V,
(9.55)
Y si rd ? 1OR D'
A,. =
Vo V,
-gmRD
(9.56)
9.12
CMO DISEAR REDES DE AMPLIFlCADOR FET
Durante esta fase los problemas de diseo se encuentran limitados a la obtencin de las condiciones deseadas de polarizacin o de la ganancia de voltaje. En la mayora de los casos, las diversas ecuaciones desarrolladas se utilizan '''hacia atrs" para definir los parmetros necesarios y para obtener la ganancia. la impedancia de entrada o la impedancia de salida deseadas. Para evitar complejidades innecesarias durante las fases iniciales del diseo, a menudo se utilizan las ecuaciones aproximadas porque se presentarn algunas variaciones cuando los resistores calculados sean reemplazados por sus valores estndar. Una vez que el diseo inicial se ha completado. pueden probarse los resultados y llevarse a cabo los refinamientos mediante las ecuaciones completas. A lo largo del procedimiento de diseo debe estarse consciente que. aunque la superposicin permita un anlisis y diseo por separado de la red desde un punto de vista de de y de ac. a menudo un parmetro que se seieccione en el ambiente de dc jugar un papel importante en la respuesta en ac. En particular, recuerde que la resistencia Re podra reemplazarse mediante un corto circuito equivalente en la configuracin con retroalimentacin porque le == O A para las condiciones de dc. pero para el anlisis en ac presenta una trayectoria de alta impedancia muy importante entre Vo y Vi' Adems, recu.erde que gm es mayor para los puntos de operacin cercanos al eje ID (Ves = O V) donde se requiere que Rs sea relativamente pequea. En la red donde Rs no se encuentra en deSVO, una Rs pequea tambin contribuir a una mayor ganancia. pero para el amplificador fuente-seguidor la ganancia se reduce de su vaJor mximo de l. En resumen. simplemente debe tenerse en cuenta que los parmetros de la red pueden afectar los niveles de dc y ac de varias maneras. A menudo debe hacerse un balance entre un punto de operacin en particular y su impacto er. la respuesta en ac. En la mayora de los casos se conoce el voltaje de de disponible de la fuente, se ha determinado el FET que se emplear y estn definidos los capacitares que se requieren para las frecuencias seleccionadas. Es necesario determinar los elementos resistivos necesarios para establecer la ganancia o el nivel de impedancia deseados. Los siguientes tres ejemplos determinarn los parmetros requeridos para obtener una ganancia especfica.
9.12
Cmo disear re des de amplificador FET
447
---------
EJEMPLO 9.13
Disee la red de polarizacin fija de la figura 9.43 para tener una ganancia ac de 10. Esto es, calcule el valor de RD .
t------<> e,
v,
v, 0---11--.....---..
0.1
~F
lnss = 10 mA
V p =-4 V Yo, = 20 ..tS
Re
lOMO.
Figura 9.43 Circuito para la ganancia de voltaje deseada en el ejemplo 9.13.
Solucin
Debido a que VesQ ;;;: O V, el nivel nada mediante
qe gm es de gmO. Por tanto la ganancia se encuentra determi-
A, = -gm(RD 11 r) = -gmO(R D 11 rd)
con
go=--~
2IDss
1
2(10 mAl
4V
vpl
S mS
E;I resultado es
y
-10 =
-s mS(RD 11 r d )
10 RDllrd = - - = 2kQ S mS
A panir de las especificaciones de los dispositivos.

rd = - - = - - - - - = SOkQ
Y",20xlO-6S
Sustituyendo, se encuentra
RDh
y
= RDllSOkQ = 2kQ
= 2 kQ
RD (50 kO)
R D + 50kQ
50RD = 2(RD + 50 kQ) = 2RD + 100 kQ
o
con
y
48RD = 100 kO
RD
= - - - '"
48
100kQ
2.08 kO
El valor estndar ms cercano es de 2 kO (apndice E), el cual se utilizara para este diseo. El nivel obtenido de VDS se determinar ms adelante de la siguente forma: o
VDSQ ~ VDD - IDQRD = 30 V - (ID mA)(2 kO) ~ 10 V
Los niveles de Z y de 20 se fijan mediante los niveles de Re y de RD , respectivamente. Esto es,
2 = RG = lOMO
20
= R D 11 rd ~
2 kQ
1150 kQ = 1.92 kO '" RD = 2 kQ.
448
-----------------------------------------------------------Seleccione los valores para RD y Rs para la red de la figura 9.44 con objeto de obtener una ganancia de 8 utilizando un nivel relativamente alto de gm para este dispositivo definido cuandoen Ves::: +Vp .
V DD
gm
EJEMPLO 9.14
+20 Y
Ro
C,
v"
v,
OY o---}I--~----l~ 0.1 ~F
el
0.1
~F
RL
] ; lOMO :
Re
lOMO
-=-
1{)Ss::: 10 mA } gmO= 5 mS \/p=-4V
Yv., "" 20 ilS
...
Figura 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14.
Solucin El punto de operacin se encuentra definido mediante

1 Ves ; - Vp IJ 4
J
1
; -
(-4 V) ; -1 V
f _ Vese\ '
V)
p
DSS,
;IOmAf- (-IV)\'; 5.625 mA

'\ (-4 V) )
La determinacin de gm'
gm
o OmO
0(,
esQ V ) Vp
(-1
; 5 mS ~ - (-4 V)
V))
; 3.75 mS
La magnitud de la ganancia de voltaje se calcula mediante

1 A, 1 ;
gm(R D 11 rd )
Al sustituir los valores conocidos se obtiene
de manera que El nivel de rd est definido por
8 - - - ; 2.13kQ 3.75 mS
- - - ; 50kQ
20 )lS y
Con el resultado de
el cual es un valor estndar.
9.12 Cmo disear redes de amplificador FET
449
El nivel de Rs se encuentra determinado mediante las condiciones de operacin de la siguiente manera:
Ves" ; -IDRs
-1 V ; -(5.625 mA)R,
)
Rs; - - - ;177.8Q 5.625 mA
El valor estndar ms cercano es de 180 Q. En eSle ejemplo Rs no aparece en el diseo en ac debido al efecto de corto circuito de Cs'
En el siguiente ejemplo Rs no est en desvo y el diseo se vuelve un poco ms complicado.
EJEMPLO 9.15
Detenninar RD YRs para la red de la figura 9.44 para establecer una ganancia de 8 en el caso de que se elimine el capactor de desvo Cs'
Solucin
Tanto VesQ como IDQ an son -1 V Y 5.625 mA. y debido a que la ecuacin Ves; -laRs no ha cambiado. R s contina siendo el valor estndar de 180 Q que se obtuvo en el ejemplo 9.14. La ganancia de la configuracin de autopolarizacin sin desvo es
Por el momento se asume que rd ? 1O(R D + Rsl. El empleo de la ecuacin completa paraA., en esta fase del diseo slo complicara el proceso de forma innecesaria. Al sustituir (por la magnitud especificada de 8 para la ganancia),
Isi ;
i
-(3.75 mS)R D
(3.75 mS)R D
1 + 0.675
1 + (3.75 mS)(lSO Q) I
S(1 + 0.675) ; (3.75 mS)RD 13.4 3.75 mS ; 3.573 kQ
de manera que
es as el valor estndar ms cercano el de 3.6 H2. Ahora se puede probar la condicin:
rd ? lO(R D + Rsl
SO kQ ? 10(3.6 kQ + 0.18 kQ) ; 10(3.78 kQ)
y
50 kQ ? 37.8 kQ
la cual se satisface- la solucin persiste ~
9.13
TABLA RESUMEN
Se desarroll la tabla 9.1 en un esfuerzo para proporcionar una comparacin rpida entre las configuraciones y ofrecer asimismo un listado que pueda ser til para una variedad de objetos. Para cada parmetro importante se proporcionan la ecuacin exacta y aproximada con un rango tpico de valOies para cada una. Aunque no estn presentes todas las configuraciones posi-
450
Captulo 9 Anlisis a pequena senal del FET
TABLA 9 1 Zl' Zo y A v para las diferentes configuraciones FET
!
,
Configuracin
Z,
J
,
Zo
I ,
!
,
I
A,. "
l/o
v~
Po]ari!<l\:in fija JFET u D:\10SFET

d'{J/)
i
I
I
Media (1 kG.) \1edia (-10)
1,
T;~
~v(J(j
.".
b' ,
.".
I ,
,
!
Alt::!(IOMQ)
f----------o \'"
/"
1
I
"5]
"@J
=~
Ir, ~ lOR)
"r -g"/,J
", ~ IORI.,1
RD)
=~
I I
AUlOpolarizacin
des\,'o en Rs
JFET o D"IOSFET
+v{){)
Media (2 kO:)
\ledia (-10)
Alta (10 Mn)
Rr
e,
v,--i
c,
!
Z,
.r
RC
f----lj:---- "
"~
,
=@J
- z,
=5]
ir.i~
i
~;
IR
";"
t
?
cs
i
\
IOR!)!
1
!
"r -g",v)i I "1 I

RD )
-8.)1 0
lORD)
(r,,'?:!
i
I
\
I ,
i
!
I
\ledi<i (-2)
Autopoiarizacin sin desvo en Rs JFET o D"IOSFET
-voo RD c,
Alta (lO "IQ)
I I
"
Media (2 Q) RD
",0-----1,
7,
- ~R{;
....
.11-
f-----ij:---- I
=~
I
I + gmRs +
Ro + Rs
'J
gmRD
I +
g",Rs + - - - Y,
R D + Rs
Zo
.,..
Rs
I I I
i
==
~
1 + g",Rs
Ir,,2:10(R1 ) + R,J)
gmRD
I + gmRs
Ir,,;;: 101R . - R,JJ
Poiarizacin por di\lisOi de voltaje JFET o D"IOSFET +\'OD
\,~
~,j:----v
R\
t
":;:"
R'
.......
.J... Rs
-" P
..,.
I
Alta (lO MQ)
Media (2 k,Q)
I
,
Media (-10)
I
!
I
i
=~
=~
les
~
Z,
{~~
Ir",:::: IDR!
r-8",(,)1 l =I I
RD )
R -8 m O
<: lORD)
i
1
(r,.'
9.13 Tabla resumen
451
TABLA 9.1 (continuacin)

Configuracin
Z,
Zo
Aa =
VD V,
Fuente-seguidor JFET o DMOSFET

Alta (la MQ)
Baja (lOO kQ)
Baja
1)
=l,)IR,IIJIK
+VDD
e,
vo---Ji
=~
gm(,)I R,l
Ro
T
I-~I'----ovo
Rs
=~
(rd~
J+
Smv)1 Rsl
gm Rs
~
Zo
10R.,)
J+
grRs
Ud ~ 10R,,)
Compuena comn JFET o DMOSFET

+VDD
Baja (1
kQl
Media (2 kQ)
1 + gmrd
Media (+ 10)
=
e,
Vo
Rslfd +RD]
gmRo + -
Ro '"d
'1 gc
~
~
Rs
e,
Q,
RD
=5!SJ
= IR,II I
gm
1
(rd~
=5]
(r,l~
1 +-
Ro 'd
10RI>I
Zo
10R,,)
+mRo
(rJ ~
ION,,!
Polarizacin con retroalimentacin en drenaje EMOSFET

+VDD
Media(l MO)
=
RF RD
RF +
1 +
;,1
e,
V,o---i.
Z,
I~
.L
T
,,11 RD gmv,ll RD)
Media (2 kQ)
Media (-10)
= RFII,)IR o
= ~gm(R,I1 'd 11 RDl
V"
RF
~
Zo
=5]
iR,."
r,,'<:
= I~gmRD I
tORil)
1 + gmRD
(rJ;:: lORI
(R" r,:<: lORo)
Polarizacin por divisor de voltaje EMOSFET
+V~D
Media (1 ill)
Media (2 kQ)
Media (-10)
R,
e,
v,
"Z,
d~
S
RD e, Df---4~vo
=~
=~
= ~gm(,)1 Ro)
Z;
Rs
=5]
(r",;:: 10RIl )
= I~gmRD I
(r",;:: 10R,,)
R,
.,..
452
bIes, se incluyeron la mayora de las que se encuentran con ms frecuencia. De hecho, cual~ quier configuracin que no est listada probablemente ser alguna variacin de aquellas que aparecen en la tabla, as que por lo menos el listado proporcionar alguna idea de los niveles que deben esperarse y la trayectoria que probablemente darn las ecuaciones deseadas. El formato seleccionado fue diseado para pcnnitir una duplicacin de la tabla completa en las dos caras de una hoja tamao carta.
9.14
Como se mencion con anterioridad. la solucin de problemas en un circuito es una combina~ cin del conocimiento de la teora y de tener la suficiente experiencia con instrumentos de medicin y un osciloscopio para verifcar la operacin del circuito. Un buen reparador tiene un "olfato" para encontrar el problema en un circuito, la habilidad para "ver" lo que est suce~ diendo, lo cual se desarrolla en gran medida mediante la construccin, prueba y reparacin de muchos circuitos diferentes. Para un amplificador FET de pequea seal puede resolverse un circuito mediante el desarrollo de una cantidad de pasos bsicos.
1. Observar la tableta del circuito para ver si se pueden detectar algunos problemas obvios: un rea quemada debido al exceso de calor de un componente, un componente que parezca demasiado caliente como para tocarse, lo que pueda ser un punto de soldadura pobre o cualquier conexin que aparente estar suelta.
2. Utilizar un medidor dc: tomar algunas medidas como lo marca el manual de reparacin que contiene el diagrama esquemtico del circuito y un listado de los voltajes dc de prueba. 3. Aplicar una seal de prueba: medir los voltajes empezando en la entrada y trabajando a lo largo hacia la salida. 4. En caso de identificar el problema en una fase en particular, se tiene que verificar la seal en varios puntos empleando un osciloscopio para ver la fonua de la onda. su polaridad. amplitud y frecuencia, as como los "centelleos" inusuales en la forma de onda que puedan presentarse. Es importante que la seal se encuentre presente para el ciclo completo de la seal.
Sntomas y posibles acciones

Si no existe un voltaje ac de salida: l. Verificar si existe fuente de voltaje. 2. Comprobar si el voltaje de saEda en
VD
se encuentra entre O V Y VDD'
3. Verificar si existe cualquier seal ac de entrada en la terminal de la compuerta. 4. Verificar el voltaje de ac en cada extremo de las terminales de acoplamiento del capacitar. Cuando se construye y prueba un amplificador a FET en el laboratorio: 1. Verificar el cdigo de color de los valores resistivos para asegurarse que son los correctos. An ms. mida el valor de la resistencia, porque los componentes que se utilizan con fre~ cuencia pueden sobrecalentarse cuando se utilizan de fonna incorrecta y ocasiona que cambie el valor nominal. 2. Verificar que todos los voltajes de de estn presentes en las tenninales de los componentes. Debe asegurarse que todas las conexiones a tierra sean comunes. 3. Medir la seal de entrada para asegurar que proporciona al circuito el valor esperado.
9.15
Debido a que los clculos para la ganancia de voltaje, impedancia de entrada e impedancia de salida para los varios circuitos FET requieren del clculo de los valores de polarizacin para utilizarse en la detenninacin de los parmetros del dispositivo en el punto Q, puede ser muy
453
til un anlisis por computadora. El PSpice proporciona modelos de dispositivos JFET. MOSFET decremental y MOSFET incremental. Unos cuantos ejercicios demostrarn la manera en que se escribe una descripcin del programa de un circuito y cmo se pueden obtener los resultados de salida deseados para la operacin ac del circuito.
PSpice (Versin DOS):

DESCRIPCIN JFET
Lnea del elemento del JFET

La forma general para una lnea del elemento para un transistor de junta de efecto de campo es
JXXXX ND
NG
NS
MODNAME
donde JXXXX es el nombre del transistor: ND. 1\G Y NS son los nmeros de nodo para el drenaje. compuerta y fuente. respectivamente: y MODNAME es el nombre del modelo utilizado en la lnea .MODEL que se describe a continuacin.
Lnea del modelo JFET

La forma general para una lnea del modelo para un JFET es .MODEL MODNAME NJF VTO : .MODEL MODNAME PJF VTO: BETA: BETA:
donde MODNAME es el nombre del modelo dado en la lnea del elemento. NJF identifica un dispositivo de canal-n y PJF identifica un dispositivo de canal-p. De los varios parmetros del modelo JFET. dos de los ms importantes son VTO : V p: voltaje de corte de la compuerta a la fuente BETA: IDSS IV: parmetro que combina los dos parmetros importantes del dispositivo JFET
EJEMPLO 9.16
Escriba las lneas del circuito en PSpice para describir los siguientes dispositivos JFET. a) Un JFET de canal-n cuyo I DSS : 12 mA y VI': -4 V. b) Un JFET de canal-n cuyo 1DSS: 8 mA y Vp : -3 V. Suponer que cada dispositivo se encuentra conectado en los nodos: drenaje:; 5. fuente compuerta = 2. Solucin
a)
=4 Y
b)
JUP 5 24 JN .MODEL JN NJF VTO: -4 BETA 750E-6 JDOWN524JJ .MODEL JJ NJF VTO: -3 BETA: 889E-6
Programa 9.1: Circuito amplificador JFET

En la figura 9.45 se muestra un circuito amplificador JFET. La polarizacin del JFET se proporciona mediante la fuente de voltaje VCG' la fuente de voltaje VIJIJ y la resistencia del drenaje R D' Se aplica un voltaje de ac de entrada a travs dei capacitor el' mientras que la salida amplificada se obtiene mediante el capacitar C 2 , PSpice requiere que la trayectoria de salida est conectada a tierra. por lo que se especifica una resistencia de carga de muy alta impedancia. Re Con un valor de 10 Mn.la salida es esencialmente un circuito abierto. El archivo de descripcin del circuito se lista en la figura 9.46 para el circuito que est analizndose (figura 9.45) y que muestra todos los nodos marcados. as como los datos de salida obtenidos. Algunos comentarios acerca del programa PSpice son: Forma de la lnea del componente JFET:
JI
JFET
454
Captulo 9
V DD
(+20V)
~RD~2kQ ~ C~- 4
,!----i 1---.2_-----;~
\ 0,02 ,uF
el
- ~
Vp
i
O,~'
1
-4 \'
~
+ v,==!OmV'\, -1
I
Re
IOMn
5
...i...
:::
1",," 10 mA
IOMn
I , -
\,'
ce
..... ...
i
1.5 V
1
O
Figura 9.45 JFET amplificador para el anlisis PSpice .
Forma de la lineal del MODELO JFET (JFET MODEL): .MODEL JFET NJF VTO Tambin es importante observar: l. Las unidades megaohms estn marcadas como MEOOHM (MEO tambin es apropiado). 2. La polaridad de la batera. V CG' se proporciona al identificar una fuente de 1.5 V desde el nodo O (positivo) al nodo S (negativo).
3FET Amplifier - Fixed bias
= -4V
BETA
= 6.25E-4
*.*
CIRCUIT DESCRIPTION
*********.***** **********.* *.************** **.**** **
vao 6 O OC 20VOLTS VGG O 5 OC 1.5VOLTS

J1 3 2 O JFET
RG 2 5 10MEGOHM RO 6 3 2KOIIM RL 4 O lOMEGOfIH.
el 1 2 O.02UF e2 3 4 2UF
VIlO AC lOMV
.MOOEL JFET NJF VTO=-4V BETA-6.25E-4 .AC LIN 1 leRH lOKH
.PRINT Ae V(l) V(2) V(3) V(4) ,OPTIOIlS NOPAGE
,END
****
Junction FET MODEL PARAMETERS JFET NJF VTO -4 BETA 625.000000E~06

SMALL SIGNAL BIAS SOLUTION
****
(
HODE
1)
VOLTAGE
5)
NODE
( ( 2) 6)
VOLTAGE
-1.4998
TEMPERATURE NODE VOLTAGE
27,000 DEG C
0,0000 -1. 5000
3)' 12.1870
NODE
( 4)
VOLTAGE
0.0000
20.0000
VOLTAGE
Nl\IIE VDD VGG

TOTAL
SOURCE CURRENTS C\JRRENT

-3 .. 907E-03 -1. 521E-ll
POWER DISSIPATION
AC AHALYS!S
7.81E-02
WATTS
TEMPERATURE 27.000 DEG e
Figura 9.46 Salida de PSpice para. el circuito de la figura 9.45.
****
FREQ
V(l)
V(2)
1.000E-02
V(J)
V(4)
1.OOOE+04
1.000E-02
6.249E-02
6.249E-02
455
3. El .AC UN proporciona una frecuencia de 10 kHz. de tal forma que la inea .PRINT se puede utilizar para proporcionar los voltajes en ac de los nodos 1, 2, 3 Y 4. El circuito tiene una ganancia de voltaje. V(4)N(l); 6.249.
Programa 9.2: Amplificador a JFET con autopolarizacin

La figura 9.47 es un amplificador que tiene autopolarizacin. El resistor de polarizacin. Rs' est en desvo mediante el capacitar Cs. La figura 9.48 proporciona la descripcin del circuito
+Voo (+30V)
RD
4.7kfl
C,
e,
V p =-4 V I vss = iOmA
-1
?
Figura 9.48 Salida de PSpice para el circuito de la figura 9.47.
Rs
5lOfl
...
CIRCUIT OESCRIPTION
Figura 9.47 JFET amplificador con autopolarizacin .
JFET Amplifier - RS Sel! bias
*.*
VDD 6
OC 30V
Jl RG RO RS RL
3 2 4 JFET 2 O lOMEe 6 3 4.7K 4 O 510 5 O lOMEe
el 1 2 O.lUP
es
C2 3 5 lOUF 4 O 20UF VIlO AC lKV .MODEL JFET NJF VTQ=-4V SET~=6.2SE-4 .~e LXH 1 10KH 10KH .PRXHT ~e V(l) V(2) V(3) V(5) .OPTIOHS HOPAGE
.EHD
****
VTO BETA
Junction FET MODEL PARAMETERS

JFET HJF -4 625.000000E-06
1I00E
( (
SMALL SIGHAL BIAS SOLU'IIOH VOL'IAGE HaDE VOL'IAGE 1) 0.0000 ( 2) 161.0E-06 5) 0.0000 ( 6) 30.0000
HaDE
TEllPERATURE VOL'IIIGE 3) 14.3840
21.000 OEG e }tODE VOLTA.GE ( 4) 1.6945
VOLTAGE SOURCE CURREH'l'S llAME CURRENT VDD -3.323E-03

~AL
?QWER
DISSIP~TION
~.~1E-02
WATTS
TEMPERA'IURE ~ 27.000 OEe e V(3) V(5) 1.354E-02 l.354E-02
*.**
FREQ
AC ANALYSIS
V(l) l.OOOE-03 V(2) l.OOOE-Ol
1.000E+04
456
Captulo 9
en PSpice y los resultados de salida de la polarizacin y la operacin en ae. La ganancia de voltaje se observa de V(5)N(I) = 13.54. La polarizacin se obtiene en VD = V(3) = 14.384 V, mientras que el voltaje de la compuerta a la fuente, VGS = V (2) - V( 4) =- 1.69 V. La lnea del modelo JFET parece ser la misma que en el circuito anterior en las figuras 9.45 y 9.46.
Programa 9.3: JFET amplificador con polarizacin DC mediante divisor de voltaje

La figura 9.49 proporciona un voltaje de polarizacin mediante divisor de voltaje y una amplificacin de Vi a Vo ' La descripcin del circuito en la figura 9.50 incluye el mismo modelo del transistor que en los dos circuitos previos, con la resistencia de polarizacin Rs en desvo mediante el capaeitor Cs' Se observa la ganancia de voltaje de V(5)N(I) = 5.499.
+VOD (+20 V)
R, 40Ma
Rv 2.2 kO
v,
e,
e,
=10 ~F
Vp ... -4 v
IDss"" lO mA
V,
I mV
Figura 9.49 Amplificador polarizado
'\"
R,
lOMa
R. 10 Ma
Rs 2.4 ka
.".
mediante divisor de voltaje.
es
I4O~F
.".
JFET AMplifier - Voltaqe divider, self-bias

CIRCUlT DBSat.IP'l"ION
Figura 9.50 Salida de PSpice para el circuito de la figura 9.49.
.................. _***...****** ** ***.** * ***.*******

\IlID 6 O De 20V JI :J 2 .. Jn:t
al R2 RO 118
6 2: 'OIUQ 2 O lC111BG 3 6 2.D 4 o 2.41<
Cl 1 2 0.1UF es 4 O 40UF
C2 l $--_10Ur
u.
,alaDa. JPft JI.)" VI 1 AC lIlY

.JI(!
.l'RDT
.IIIID
.~IO\IS
LIJI 110m '10111 AC_ V(l) _V(2) 17(4) V(3) V(5)
o 1_ o
V'l'O--tV BBTA-6.2SS-4
**
9'rO
JUnct.1on. FI'r IIODBL PARAIIE.TItRS

l fJI' ...
--lIftA
425.000000"''''
( (
......
_
1) 5)
_InGllllL BIAS SOLUTI011 IIODB WVl'AGB 0.0000 ( 2) 4.0001

0.'0000 ( 6) 20.0000
IIODE
(
TBIIPI!RMtIRII -
VOL'l'ME 3) 14.5000
27,,000 DJIG e BODE VOUl'AGE
')
6.0001
CIIIIIUIII'1'
-2.5OOB-03
-. _
.
OtsBnA'rIOK
$.00"""2
lIAftS
V(4)
H**.< . AC:AKALYSlS
"(1)
1.0008+04
1.0008-03
V(2) 1.000&-03
TDIPDA'rURE V(3)
27.000 DBG C
V(5)
9.947B-07
5.499B-03
S.49!JiE-03
457
Programa 9.4: Amplificador MOSFET incremental

La figura 9.51 es un amplificador incremental con una entrada ac en Vi y una salida resultante Vo' La descripcin del circuito en PSpice la proporciona la figura 9.52. El listado de salida muestra la polarizacin en VD = V(3) = 9.529 V Y una ganancia de voltaje de V(5)N(l) = 3.296. Se obrerva la linea del dispositivo MOSFET, MI
3
~T
la cual identifica el elemento como un dispositivo MOSFET (MI), conectado desde el drenaje (nodo 3), compuerta (nodo 2), fuente (nodo O) y sustrato (nodo 4), con un dispositivo MOSFET
Vno (+22 V)
RD
2.2kO
lOMO
0.1 ti' RL lOMO
FIgUra 9.51 Amplificador MOSFET incremental.
Figura 9.52 Sa.lida de PSpice para el circuito de la figura 9.51.
JFJS AC AIopl1fier
.. ClRCOIT DESCRIP'l'IOII
.....*...***.............*......................................
~ 3 10 4 ~ .IIQ 2 3 1 _ '
'lIJO 6 O DC22V
RD 3 6 2.21:
:1. 2 0.1111'
<:2 3 5 O.lU1'
IIL 5
. _ RnI'I BJIOSC'V'to-2V) VI 1.0 JlC 1JIV

.ACLDI 1 1~ 10lQ1 .'PRl1ft JIC VI:1.) VIS)
l_
.IIIIP
.DI'l'XOIIS JIOPAGB
~IIODBL_
_.
( (
--
1
2
20.00000011:-0.
IIOI>I! _ ".I'IIIPBIIM'II -
- 5)
'IOLTJIG& 1) 0.0000
IIIIALL . SXGIIAL BUS 1IOImI0lI _ votIrAGB
27.000 DIIG IIOOB _
e
.1765
0.0000
2)
6)
1.'290 22.0000
'JI
'.52'0
(4)
VOI4'IIGB SOORCB c:tJIlRBRTS

VDD -5. 669B-04 1.25B-02 lIAT'l'S '1'BIIPBRAl'UJt -
'l'InAL POIIBR DISSIPM'lOll
.... AC AHALYSI8 FIIIIQ Vel) 1.oooB+04 1.000B-03
27."000 DBC:
V(5) 3. 296E-03
458
Captulo 9 Anliss a pequea seal del FET
de canal-n (NFET). La lnea del modelo del dispositivo .MODEL NFET NMOS (VTO = 2V)
proporciona la especificacin de que el MOSFET incremental tiene un voltaje de umbral de VTO = VGS(Th) = 2 V.

Ahora se aplicar la versin para Windows de PSpice para la red de la figura 9.47. de la cual se obtiene la configuracin de la figura 9.53. Se observa en este caso que se incluyen los tres smbolos de impresora para imprimir la salida de los voltajes de entrada y de salida as como el voltaje de ac a travs del resistor Rs' La inicializacin de la fuente de ac a sus niveles prescritos se describe con detalle en la seccin correspondiente del captulo 8.
+r---------, RO VOO
el
-r
30V
Ae=ok MAG=ok - PHASE=ok
4.7k
e2
AC=ok MAG=ok PHASE=ok
Ae=ok MAG=ok PHASE=ok
RL
10Meg
0.1 uF
RG
'\.., VI
lmV
lOMeg
Figura 9.53
Investigacin mediante Windows de la red de la figura 9.47.
El JFET de canal-n J2N3819 est incluido en la biblioteca eval.slb dentro de la caja de dilogo Get Par!. Para incluir el hecho de que lDSS = 10 mA y V p = -4 V debe cambiarse la descripcin del modelo proporcionado al oprimir (slo una vez) primero el dispositivo en el esquema y luego tomar la opcin Edit del listado del men. Luego se selecciona la edicin del modelo nicamente para la utilizacin momentnea (Model y Edit Instanee Model) y aparecer el Model Editor. Oprimir en Vto y cambiar a -4 V seguido por Beta que debe ser ahora de 6.25E-4. Luego OK y se est listo para el anlisis (Analysis-Simulate). El archivo de salida resultante se muestra en la figura 9.54. Ntese que VTO es -4 V Y que BETA es 625E-6 = 6.25E-4. El listado del modelo indica que la corriente de drenaje en de (ID) es de 3.36 mA, el cual corresponde de cerca con el nivel calculado de 3.32 mA. Tambin, ntese que gm est listado como 2.94 mS, el cual corresponde muy bien con los 2.88 mS calculados de la siguiente manera:
El voltaje de salida (en el nodo 5) tiene una magnitud de 13.31 mV comparado con los 13.54 mV del anlisis DOS. El ngulo de la fase es de -179.9, el cual es en esencia -180". La seal aplicada (en el nodo 1) es de 0.999 mV (= 1 mV) a 0.001 (= 0) y el voltaje a travs de la resistencia Rs es de 2.25)1V a -89.9 (= 90). El voltaje de ac a travs de Rs es en esencia de OV, como debe ser en el caso que el capacitar est desarrollando su papel de forma adecuada. Los niveles de en los puntos de observacin (VIEWPOINTS) de la figura 9.53 aparecern una vez que se haya completado la simulacin.
459
hU
Junct:ion f'ET IIOOEL PIIWG"l'BRS
....,
UIIGIDIL lB
XSIt ALPIIA
J'Z.3819-X
JI.lF
11ft"
-4 625.0000008-06
~.~500oaa-ol
VI<
as ces
RI>
COI>
V'I'O'1'C .......'1'CI! Kl'
33.570000.15 '322 000001l-15 3U.7 243.6 1 1 1.600000B-12 2.414000.-12 .. 3622 -2.5000008-03 -.5 9.1""0002-18
........ "
..o- _
.................................................................. .............
"""" V
--
27.000
0.0000 1.4.2040
.0045
0.0000 30.0000
1.71011
0.000 ...00 -3.3618-03
JPftS
.....
..... """
GIl
IIODI!L
.... QID
Dm"
AC AllU.YSIS
~.
27 .. 000
1.000&+04
2.Zs.cZ-OS
-8."1&+01
Figura 9.54
Archivo de salida para el anlisis Windows de la red de la figura 9.53.
460
Mediante el uso de Probe (como se describi en la seccin correspondiente del captulo 8) las fonnas de onda reales se pueden mostrar, pero las prioridades necesitan que se deje el ejercicio al lector.

1. Calcule
gmo
PROBLEMAS
IDSS
para un JFET que tiene los parmetros de dispositivo IDss:= 15 mA, Vp = -5 V.

= 12 mA.
2. Determine el voltaje de corte de un JFET con gmo = 10 ruS e
3. Para un JFET cuyos parmetros de dispositivo son gmo = 5 roS y V p = -3.5 V, cul es la corriente del dispositivo cuando Ves = O V'! 4. Calcule el valor de gm para un JFET
Ves =-1.
(lDSS
= 12 roA. V p = -3 V) en un punto de polarizacin de
5. Para un JFET que tieneg m = 6 mS en VesQ =-1 V, cul es el valor de IDSS si Vp ==-2.5 V? 6. Un JFET (lDSS:= 10 mA, Vp:= -5 V) est polarizado cuando 1D:= 1DS5 / 4. Cul es el valor de gm para dicho punto polarizado? 7. Determine el valor de gro para un JFET (IDSS = 8 mA, Vp := -5 V) cuando est polarizado en VesQ = Vl4. 8. Una hoja de especificaciones proporciona los siguientes datos (como una lista de corriente drenaje-fuente)
Yj' = 4.5 mS,
Y" = 25 iS
Para la comente drenaje-fuente listada, determine: a) gm' b) 'd' 9. Para un JFET que posee los valores espedficos dey/s:= 4.5 mS e Yos:= 25 ,uS, detennine la impedancia de salida del dispositivo, Zo(FET), y la ganancia de voltaje ideal del dispositivo, AJFET). 10. Si un JFET que tiene un valor especfico de Td :::: 100 ideal de A/FET):= -200, cul es el valor de gm?
ka tiene tambin una ganancia de voltaje
11, Utilizando las caractersticas de transferencia de la figura 9.55: a) Cul es el valor de gmO? b) Detennine grficamente gm cuando Ves == -1.5 V. e) Cul es el valor de gm cuando V esQ = -1.5 V utilizando la ecuacin (9.6)? Comprela con la solucin del inciso b. d) Detennine gm grficamente cuando Ves := -2.5 V. e) Cul es el valor de g", cuando VeSQ = -2.5 V utilizando la ecuacin (9.6)? Comprela con la solucin del inciso d.
ID (mA)
10
9
8 7 6
5
4
3 2
-5
-4
-3
-2
-1
VGS (V)
Figura 9.55 Caractersticas de transferencia del JFET para el problema 11.
12. Utilizando las caractersticas de drenaje de la figura 9.56: a) Cules el valor de Tdpara Ves = O V? b) .Cul es el valor de gmo cuando V DS := 10 V?
Problemas
461
gm
D (mA)
10
9
8
7
5
4
3
2
JO II
12 13 14 15 16 17 18 19 20
Figura 9.56
Caractersticas de drenaje del JFET para el problema 12.
13. Para un JFET de canaln 2N4220 (y,(nnimo) = 750 liS. y,,(mximo) = 10 liS): a) Cul es el valor de gm? b) Culeselvalorcterd ? 14. a) Grafique gm en funcin de VGS para un JFET de canal-n con 1DSS = 8 mA Y V p = --6 V. b) Grafique gm en funcin de ID para el mismo JFET de canal-n del inciso a. 15. Dibuje el modelo equivalente para un JFET si )js = 5.6 mS e Yos = 15 J.1S. 16. Dibuje el modelo equivalente de ac para un JFET si 1DSS = 10 mA, Vp = -4 V, VGSQ::: -2 V e Yos = 25 liS.
9.3
Configuracin de polarizacin fija para el JFET

y Av para la red de la figura 9.57 si 1DSS = 12 mA, Vp = --6 V YYos = 40 ;,S.
17. Detennine Z, ZQ y Av para la red de la figura 9.57 si IDSS = 10 mA, Vp = -4 V Y 'd = 40 ka. 18. Calcule Z.
20
+\8V
1.8kn
!------If---<> V,
z,
462
IMn
-"="
z,
1.5 Y
+T
"='
Figura 9.57
Amplificador con polarizacin
fija para los problemas 17 y 18.
Captulo 9
9.4 Configuracin de autopolari2'acin para el JFET
19. Detennine Zj' Zo y Av para la red de la figura 9.58 si Yfs = 3000 f1S e Y05 = 50 JiS. 20. Detennine Z, Zo y Av para la red de la figura 9.59 si 1DSS = 6 mA, Vp == --6 V e Yos = 40 /lS. 21. Calcule Z. Zo y A,o para la red de la figura 9.58 si se elimina el capacitor de 20 J1F Y los parmetros de la red son los mismos que en el problema 19. Compare los resultados con el problema 19. 22. Repita el problema 19 si Yos = 10 pS. Compare los resultados con el problema 19.
+12V 20V
3.3 kn
2kn
-Z,
JO Mil
J.l kil
20J.F
-Z,
.Z,
1 Mil
fIgUra 9.58
Problemas 19, 21 Y 46.
F"lgura 9.59 Configuracin con autopolarizacin para los problemas 20 y 47.
9.5 Configuracin de divisor de voltaje para el JfET
23. Detenrune 2i' Zo y V o para la red de la figura 9.60 si Vi = 20 mY.
+20 V
2kn
82 Mil
I DSS = 12rnA Vp =-3 V Td = lOOk,Q
Vi
-Zi
o-----}I---+---I.IIMil
Rs
6JOil
F.gura 9.60 Problemas 23, 24, 25, 26y48.
24. Calcule Z. 20 y Vo para la red de la figura 9.60 si Vi = 20 rnV y se elimina el capacitor Cs 25. Repita el problema 23 si
r
= 20 kQ Y compare los resultados.
26. Elabore nuevamente el problema 24 si r d = 20 U2 y compare los resultados.
Problemas
463
9.6
Configuracin fuente-seguidor para el JFET
27. Detennine Z, 20 y Av para la red de la figura 9.61. 28. Repita el problema 27 si rd = 20 kQ, 29. Calcule Zi' Zo y Av para la red de la figura 9.62.
20V +20 V
3.3 kO
-Z
lvss = 9 mA
Vp =-4.5V rd =40kQ
I DSS =6mA
lOMO
2.2 kO
.Z,
-Z,
ra::i
Vp :::-6V 30 kQ
lOMO
3.3 kO
...
Figura 9.61 Problemas 27 y 28.
Z,
9.7 Configuracin de compuerta comn para el JFET
30. Determine Z, ZQ y Vo para la red de la figura 9.63 si Vi = 0.1 rnY.

31. Repita el problema 30 si r d = 25 k,Q.
32. Determine Z, Zo y Av para la red de la figura 9.64 si rd = 33 ka,

+22 V
+15 V
3.3 kO
91 MO
2.2 kO
-Z
1.5 kO
I DSS
=8mA Vp =-2.8V rd =40kO
- -Z,
v, <>--tt---...---~...,
z.,
1 kl
I DSS = 7.5 mA V p :::-4 V
l ..
liMO
Figura 9.63 Problemas 30, 31 Y49.
Figura 9.64
Problema 32.
9.8 MOSFET de tipo decremental
33. Calcule Vo para la red de la figura 9.65 cuando Yos = 20 j1S.
+16 \'
1.1 kQ
F"lgura 9.65 Problema 33.
464
34. Detennine Z, 20 y Av para la red de la figura 9.66 si rd = 60 k.Q.

+22 V
1.8 k!2
+---~I---~O
v.
-Z,
lDSS
= 12 roA Vp =-35 V
lOMO
1000
Z.
35. Repita el problema 34 si r d = 25 ka. 36. Calcule V o para la red de la figura 9.67 cuando Vi = 4 mV. 37. Detennine Z, 20 y Av para la red de la figura 9.68.
+18 V
+20 V
6.8 k!2
91 Mn
t----1I(---oo
V,
91 MO
v,o----)t--+---'
15MO
v, o-----)I--+_--'
3.3 k!2
-z,
10ss = 12mA Vp =-3 V r d =45kQ
f--o V,
JOMO
J.J k!2
...
Z,
38. Determine gm para un MOSFET si VGS(Th) = 3 V Y est polarizado en VGSQ = 8 V. Suponga k = 0.3 X 10-3 39. Calcule Z, Zo y A" para el amplificador de la figura 9.69 si k = 0.3
X
10-3 .
+16V
2.2kO
,----+--1(------<>
JOMO
V,
z,
Problemas
465
40. Repita el problema 39 si k cae a 0.2 x 10-3 Compare los resultados. 41. Determine Vo para la red de la figura 9.70 si Vi = 20 mV. 42. Calcule
VGS(encenddo) =7 V con Yos
Vo
para la red de la figura 9.70 si =20 p.S.

+20 V
Vi
= 4 mV,
VGS(Th)
=4 Ve
ID(encendido)
= 4 mA con
IOkQ
Vi o----)t---+---"
VGS(Th) = 3.5 V
k=O.3 x 10-3
Yos=30,US
9.11
Configuracin de divisor de voltaje para el EMOSFET
43. Determine el voltaje de salida para la red de la figura 9.71 si Vi = 0.8 mV y r d = 40 ko..
30V
3.3 kQ 40MQ
Figura 9.71
Problema 43.
9.12 Cmo disear redes de amplificador FET

44. Disee la red de polarizacin fija de la figura 9.72 para tener una ganancia de 8.
+VDD (+22V)
f------ov,
IDSS=8mA Vp =,,-2.5 v rd = 25 pS
IOMQ
466
45. Disee la red de polarizacin fija de la figura 9.73 para tener una ganancia de 10. El dispositivo debe estar polarizado en VGsQ = +Vp .
I DSS =
12mA
Vp =-3 V
rd =401dl
la \-In
9.15
46. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.58. 47. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.59. 48. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.60. 49. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.63. 50. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.66. 51. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura 9.69.
Problemas
467
CAPTULO
Aproximacin a los sistemas: efectos de Rs y RL

_ _ R/RL
--------------------
10.1
INTRODUCCIN
En aos recientes la aparicin de una gran variedad de redes y sistemas en un solo encapsulado ha generado un creciente inters en la aproximacin a los sistemas para el diseo y el anlisis. Fundamentalmente, esta aproximacin se concentra en las caractersticas de las terminales del encapsulado y trata a cada una como un bloque constructivo en la formacin del encapsulado total. El contenido de este captulo representa un primer paso en el desarrollo para familiarizarse con esta aproximacin. Las tcnicas que se tratarn se utilizan en los captulos restantes,
pero ampliadas segn surja la necesidad. La tendencia hacia los sistemas en un solo encapsulado es muy comprensible cuando se consideran los enormes avances en el diseo y manufactura de circuitos integrados, ci (tambin le, segn las iniciales en ingls de: integrated circuits). Los pequeos encapsulados de ic contienen diseos estables, confiables, auto verificados, sofisticados, que seran algo voluminosos si se fabricaran con componentes discretos (individuales). La aproximacin a los sistemas no es difcil de aplicar una vez que las definiciones bsicas de los diferentes parmetros hayan sido entendidas correctamente y demostrado con claridad la manera en que stos se utilizan. En las siguientes secciones se desarrolla la aproximacin a los sistemas de manera deliberadamente lenta, la cual incluir gran cantidad de ejemplos para resaltar cada punto. Si el contenido de este captulo es claro y entendido correctamente, se lograr una primera parte en el entendimiento del anlisis de sistemas.
10.2 SISTEMAS DE DOS PUERTOS

La siguiente descripcin puede aplicarse a cualquier sistema de dos puertos, no slo a aquellos que contengan BIT y FET, aunque el nfasis en este captulo es en estos dispositivos activos, Ahora ser muy til para las siguientes configuraciones el nfasis de los captulos previos para la determinacin de los parmetros de dos puertos para varias configuraciones. De hecho, muchos de los resultados obtenidos en los ltimos dos captulos se utilizan en el siguiente anlisis. En la figura 10.1 se han identificado los parmetros importantes de un sistema de dos puertos. En particular se observa la ausencia de una carga y de resistencia de la fuente. En una seccin posterior se considera a detalle el impacto de estos importantes elementos. Por el momento debe reconocerse que tanto los niveles de impedancia como las ganancias de la figura 10.1 estn determinados para las condiciones sin carga (ausencia de R L ) y sin resistencia de la fuente (R,), Si se observan las terminales de salida de una "manera Thvenin", se encuentra que si Vi se hace cero
7 '"'Th
,
+
v,
-J,
z,
A"m. AiNL
1"
o
-+
z"
v"
Thvenin
F'lgura 10.1
Sistema de dos puertos.
= Zo = Ro
(10,1)
468
ETh es el voltaje del circuito abierto entre las terminales de salida identificadas como Vo ' Sin embargo,
A V';L = V, V,
Vo = A v:-.1.. VI
de manera que
ETh =A v~1... V,
(10.2)
Obsrvese el uso del subndice adicional NL para identificar una ganancia de voltaje sin carga (del ingls, No Load). Al sustituir el circuito equivalente Thvenin entre las terminales de salida se obtendr la configuracin de salida de la figura 10.2. Para el circuito de entrada los parmetros Vi e Ii se encuentran relacionados mediante Z = R, lo cual permite el empleo de R para representar el circuito de entrada. Debido a que el inters por el momento se concentra en los amplificadores BJT y FET. pueden representarse tanto Z(J como Z mediante elementos resistivos.
+
Vi
-Ii
R,
_Vo Zo
Figura 10.2 Sustitucin de los elementos internos para el sistema de dos puertos de la figura 10.1.
Antes de continuar se verificarn los resultados de la figura 10.2 al encontrar Zo y A V"L de la manera usual. Para encontrar Z , se hace V. a cero, obtenindose A V. = 0, permitiendo un corto circuito equivalente para la fue~te. El res~ltado es una impedanciri'ae'salida igual a Ro tal como se haba definido originalmente. La ausencia de una carga ocasiona que 10 = O, Yque la cada de voltaje a travs de la impedancia R, sea de OV. Por tanto, el voltaje de salida del circuito abierto es de Av:>.c. Vi' como debe ser. Antes de ver un ejemplo, se observa el hecho de queA no aparece en d modelo de dos puertos de la figura 10.2 y de hecho rara vez es parte de un anlisis de un sistema de dos puertos de dispositivos activos. Esto no significa que la cantidad se calcule rara vez, sino que se calcula con mayor frecuencia a partir de la expresin A ;: -Av (Z IR L)' donde R L es la carga defmida para el anlisis que se lleva a cabo. Dibujar el equivalente de dos puertos de la figura 10.2 para la red del transistor con polarizacin fija de la figura 10.3 (ejemplo 8.1).
EJEMPLO 10.1
r---~r--<>
12 V
Vi o------}t--.+----t
lO~F
li
470kQ
p= 100
r()=SOkO
-Zo
FIgUra 10.3
Zi
Ejemplo lO.!.
10.2 Sistemas de dos puertos
469
Solucin Del ejemplo 8.1,

2i
20
A
'NC
= 1.069 kQ = 3 kQ
= -280.11
Al utilizar la informacin anterior, puede dibujarse el equivalente de dos puertos de la figura 10.4. En particular se observa el signo negativo asociado con la fuente de voltaje controlada, el cual ,evela una polaridad opuesta para la fuente controlada que la indicada en la figura. Tambin revela un cambio de fase de 1800 entre los voltajes de entrada y de salida.
+
VI R
{~o
1.069 k:O. ,'\" -2&O.l1V
~
Vo
Figura 10.4 ejemplo 10.1.
Equivalente de dos puertos
para los parmetros especificados en el
En el ejemplo 10.1 se incluy Re = 3 kQ para definir la ganancia de voltaje sin carga. Aunque no necesita ser el caso (Re podtia definirse como el resistor de la carga en el captulo 8), el anlisis de este captulo asumir que todos los resistores de polarizacin son parte de la ganancia sin carga y que un sistema con carga requiere una carga adicional RL conectada a las terminales de salida. En la figura 10.5 aparece un segundo formato para la figura 10.2, la cual es particularmente popular con los amplificadores operacionales op-amps (por las palabras en ingls, OPerational AMPlifiers). El nico cambio consiste en la apariencia general del modelo.
;~ '1
Flgura 10.5 Notacin del amplificador
operacional (op-amp).
li
10.3 EFECTO DE LA IMPEDANCIA DE CARGA Ql.J

En esta seccin se investigar el efecto de una carga aplicada utilizando el modelo de dos puertos de la figura 10.2. El modelo puede aplicarse a cualquier amplificador de corriente o
voltaje controlado. A VNL es, de acuerdo con su definicin anterior, la ganancia del sistema sin
una carga aplicada. Ri y Ro son las impedancias de entrada y de salida del amplificador como se defini mediante la configuracin. De manera ideal, todos los parmetros del modelo perma-
470
Captulo 10 Aproximacin a los sistemas: efectos de Rs y R L
necen sin afectarse al cambiar las cargas o resistencias de la fuente (como nonnalmente se encuentra en los circuitos que se' describirn en el captulo 14). Sin embargo, para algunas configuraciones de transistores amplificadores R puede ser muy sensible a la carga aplicada, mientras que en otros Ro puede ser sensible a la resistencia de la fuente. En cualquier caso, una vez que se han definido A""" Ri Y Ro para una configuracin en particular, puede utilizarse la ecuacin que se obtendr ahora. Al aplicar una carga al sistema de dos puertos de la figura 10.2 se obtiene la configuracin de la figura 10.6. Al aplicar la regla del divisor de voltaje al circuito de salida se obtiene
vo
y
(10.3)
+
v,
li
R,
>
+\
'\
R"
AVNL
1"
+
RL v"
Figura 10.6 Aplicacin de una carga al sistema de dos puertos de la figura 10.2.
v,.
....
-1
Ya que el cociente RL/(RL + Ro) siempre ser menor que 'uno:
La ganancia de voltaje de un amplificador con carga siempre ser menor que el nivel sin carga.
Se puede ver que la frmula para la ganancia de voltaje no incluye la impedancia de entrada o la ganancia de corriente. Aunque puede variar el nivel de R con la configuracin, el voltaje aplicado y la corriente de entrada siempre estarn relacionados mediante
Ii =
Vi
V,
(10.4)
Z,
Ri
Al definir la corriente de salida como la corriente a travs de la carga se obtiene
y aparece el signo negativo debido a la direccin definida para lo en la figura 10.6.
8J
=_Vo
o
(10.5)
La ganancia de corriente se detennina entonces mediante
y
(10.6)
para la situacin sin carga. Por tanto, en general, puede obtenerse la ganancia de corriente a partir de la ganancia de voltaje y los parmetros de impedancia Z y R- El siguiente ejemplo demostrar la utilidad y validez de las ecuaciones (10.3) a (10.6).
10.3 Efecto de la impedancia de carga (RJ
471
EJEMPLO 10.2
En la figura 10.7 se ha aplicado una carga al amplificador a transistor con polarizacin fija del ejemplo 10.1 (figura 10.3). a) Determinar la ganancia de voltaje y de corriente utilizando el mtodo de los sistemas de dos puertos definido mediante el modelo de la figura 10.4. b) Calcular la ganancia de voltaje y de corriente utilizando el modelo r, y comparar los resultados.
,----,---012 v
3kU
470 ill
1;
~---~~--~--~---o+
+ o
v,
z,
1----+-----/ 1
/l= 100
----
1"
Z"
RL
2.2kn
v"
Solucin a) Recuerde del ejemplo 10.1 que
2i = 1.071 kn
20 = 3 kn
A ~'NL = -280.11
(con r, = 10.71
n y13= 100)
La aplicacin de la ecuacin (10.3) trae
= -----(-280.11)
2.2kn
2.2 kn + 3 kn
= (0.423)(-280.11) = -118.5
Para la ganancia de comente,
En este caso, la carga aplicada no afecta a Z y
A = -(-118.5) ,
1.071 kn
2.2kn
= 57.69
b)
Al sustituir el modelo r, se obtiene la red de la figura 10.8. Se observa, en particular, que la carga aplicada est en paralelo con la resistencia del colector Re- definindose as una resistencia neta en paralelo
El voltaje de salida
472
Captulo 10 Aproximacin a los sistemas: efectos de Rs y RL
+
V,
z
RB
~
470kQ
I
P',
..!..
PI.
Re
3kQ
z"
R'L
+
R L ~ 2.2 kQ V
Figura 10.8 Sustitucin del modelo r" en la red equivalente de ac de la figura 10.7.
con
V,
f3r,
y
=-13-' 13 r, R'L
:;::; __ L
de modo que
A, =
V
_0
R'
re
=
r,
(10.7)
Vi
Al sustituir los valores se tiene 1.269 kQ

Av::;: -
= -118.5
10.71 Q
como se obtuvo arriba. Para la ganancia de corriente, mediante la regla del divisor de corriente,
lb
(470 kQ)/;
470 kQ + 1.071 kQ
= 0.99771;
'= li
3 kQ(/3Ib) lo = -----''-''-3kQ + 2.2kQ
= 0,5769/3lb
de manera que
A= ,
lo
0.5769/3lb
0.5769/31;
= 0.5769(100)
como se obtuvo usando la ecuacin (10.6).
= 57.69
El ejemplo 10.2 demostr dos tcnicas para resolver el mismo problema. Aunque puede resolverse cualquier red utilizando el mtodo del modelo r" la ventaja del modelo de los sistemas es que una vez que se conocen los parmetros de los dos puenos, puede calcularse directamente el efecto de una variacin de la carga directamente por medio de la ecuacin (l0.3). No existe la necesidad de regresar al modelo equivalente de ac y analizar toda la red. Las ventajas del mtodo de los sistemas es similar a aquellas ventajas asociadas con la aplicacin del teorema de Thvenin. Ya que penniten concentrarse en los efectos de la carga sin tener que volver a examinar por completo la red. Desde luego, si la red de la figura 10.7 se presentara sin los parmetros de sin carga, sera una incgnita interesante saber cul genera los resultados deseados en la forma ms directa y eficiente. Sin embargo, considere que el mtodo del "paquete" es la tendencia de desarrollo. Cuando se adquiere un sistema se proporcionan los dos puertos, y como con cualquier tendencia, el usuario debe estar alerta sobre la fonna de utilizar los datos proporcionados.
473
La recta de carga de ac
Para un sistema como el que aparece en la figura 10.9a, se dibuj la recta de carga de ac en las caractersticas de salida como se muestra en la figura 10.9b. La resistencia de la carga no contribuy a la recta de carga en de debido a que se aisl de la red de polarizacin mediante el capacitor de acoplamiento (Ce)' Para el anlisis de ac se reemplazan los capacitares de acoplamiento mediante un equivalente de corto circuito que colocar los resistores de la carga y el colector en un arreglo en paralelo definido mediante
El efecto de la recta de carga se muestra en la figura 10.9b con los niveles para determinar las nuevas intersecciones de los ejes. Obsrvese la particular importancia que ambas rectas de ac y de pasan a travs del mismo punto Q, condicin que se debe satisfacer para asegurar una solucin comn para la red bajo las condiciones de de y/o ac. Para la situacin sin carga, la aplicacin de una seal senoidal relativamente pequea a la base del transistor podra causar que la corriente de base tuviera excursin de un nivel de lB, a uno de lB como se muestra en la figura 1O.9b. Por tanto, el voltaje de salida resultante u tendra entonces la excursin que aparecera en la misma figura. La aplicacin de la misma seal para una situacin con carga ocasionara la misma excursin en el nivel lB' como se muestra en la figura 10.9b. Sin embargo, el resultado de una pendiente ms pronunciada de la
le
Lnea de carga de ac
r----..---<> vee
Ce
(a)
(b)
Figura 10.9 Demostracin de las diferencias entre las lneas de carga dc yac.
474
Captulo 10 Aproximacin a los sistemas: efectos de Rs Y Ri
recta de carga en ac es una excursin menor del voltaje de salida (v ce) y una cada en la ganancia del sistema como se demostr en el anlisis numrico anterior. Debe resultar obvio a partir de la interseccin de la recta de carga en ac sobre el eje vertical que mientras ms pequeo sea el nivel de R 'I' ms grande ser la pendiente y menor ser la ganancia de voltaje en ac. Ya que R Les menor para los niveles reducidos de RI' debe resultar bastante claro que:
Para un diseo en particular, mientras ms pequeo sea el nivel de Rv menor ser el nivel de la ganancia de voltaje ac.
lOA
EFECTO DE LA IMPEDANCIA DE LA FUENTE (fls)
Ahora enfocaremos la atencin alIado de la entrada del sistema de dos puertos y al efecto de la resistencia de la fuente interna en la ganancia de un amplificador. En la figura 10.10 se ha aplicado una fuente con una resistencia interna al sistema de dos puertos bsico. Las definiciones de Z,. y de AV son:
NL
Los parmetros Z. y A. ,VL de un sistema de dos puertos no se afectan entre s, debido a I la resistencia interna de la fuente que se aplica.
~
+
V.
R,
'\,
Zi
-Ji
+
R,
I
'\,
Ro
A "m.
Vi
v.,
v,
Figura 10.10 Inclusin de los. efectos de la resistencia de la fuente Rs'
Sin embargo:
La impedancia de salida s puede verse afectada por la magnitud de Rs'
[Recuerde la ecuacin (8.110) para el modelo equivalente hbrido]. La fraccin de la seal aplicada que alcanza las terminales de entrada del amplificador de la figura 10.10 est determinada mediante la regla del divisor de voltaje. Esto es,
(10.8)
La ecuacin (l0.8) muestra con claridad que mientras mayor sea la magnitud de Rs' menor ser el voltaje en las terminales de entrada del amplificador. Por tanto:
Para un amplificador en particular, mientras mayor sea la resistencia interna de una fuente de seal, menor ser la ganancia total del sistema.
Para el sistema de dos puertos de la figura 10.10,
vo
y
= A V"L VI
de manera que
Av
= ~ = __ R'-.;-A,
VS Ri + R s
NL
(10.9)
10.4 Efecto de la impedancia de la fuente (Rs )
475
El resultado apoya la aseveracin anterior respecto a la reduccin en la ganancia con el incremento en R,. Por medio de la ecuacin (10.9). si R, =O a (fuente ideal de voltaje). A,., =A,,,.. el cual se trata de un valor mximo posible. La corriente de entrada tambin se altera de la siguiente manera debido a la presencia de la resistencia de la fuente:
Ji
= ---'--
V,
(10.10)
EJEMPLO 10.3
En la figura 10.11 se ha aplicado una fuente con una resistencia interna al amplificador a transistor con polarizacin fija del ejemplo 10.1 (figura 10.3). a) Calcular la ganancia de voltaje A v_, ;;;;: Vo /V~,' Qu porcentaje de la seal aplicada aparece en las terminales de entrada del amplificadoro b) Determinar la ganancia de voltaje A = V0 IV usando el modelo r e. .\
~',
12 V
3kQ
41G 1ill
+
V,
'\
~
Vi
_
Zi
Figura 10.11
Ejemplo 10.3.
Solucin
a)
El equivalente de dos puertos para la red aparece en la figura 10.12.

R,
+
V,
0.5 kl'l
+
V,
'\
Figura 10.12
Sustitucin de la red equivalente de dos puertos para el transistor amplificador con polarizacin fija de la figura 10.11.
La ecuacin (10.9):
= (0.6817)(-280.11) = -190.96
1.071 kQ ------(-280.11) 1.071 kn + 0.5 kn
La ecuacin (10.8):
-~--:.....:..-=
(1.071 kQ)V,
0.6817V,
1.071 ka + 0.5 kn
o el 68.2% de la seal disponible alcanz al amplificador y mientras el 31.8% se perdi a travs de la resistencia interna de la fuente.
476
b)
Al sustituir el modelo re se obtiene el circuito equivalente de la figura 10.13. Resolviendo Vo se obtiene
con
V,
~-!OO(
" V,
V
V,
~3kQ
\I.571 kQ)
de modo que
A
(100)(3 kQ)
~
"
~
1.57 kQ
-190.96
corno antes.
Ji
+
v,
-- -R
lb
SOOQ
'\,
RB 470kQ
fi',
1.071 kU
+
fijo
100 lb
T ...
3kQ
Vo
Figura 10.13 Sustitucin del circuito Te equivalente para el amplificador a transistor de polarizacin fija de la figura 10.11.
Se observa a travs del anlisis anterior que no se incluy R~ en la definicin de Z para el sistema de dos puertos. Desde luego, la resistencia "observada" en la fuente ahora es R,I' + Z, pero R.I' pennanece como una cantidad asociada slo con la fuente aplicada. Una vez ms en el ejemplo 10.3 podemos vergue se obtuvieron los mismos resultados con la aproximacin de los sstemas y utilizando el modelo re' Desde luego, si estn disponibles los parmetros de dos puertos, stos deben aplicarse, En caso contrario, el mtodo para la solucin es simplemente una cuestin de preferencia.
10.5 EFECTO COMBINADO DE Rs y R L

Hasta ahora slo se han demostrado los efectos de Rs y de RL sobre una base individual. La siguiente pregunta natural que surge es cmo afectar en la ganancia total la presencia de ambos factores en la misma red. En la figura 10.14 se aplicaron una fuente con una resistencia interna Rs y una carga RL a un sistema de dos puertos, para los cuales se especificaron los parmetros z., A V;>;L y Zo . Por el momento. se asumir que tanto Z.I como Zo no estn afectados I por RL y Rs' respectivamente.
+ v,
-- -l, li
R,
+
R,
Ro
'\,
V.
'\,
VSL
lo
+
RL
Vo
'
FJ.gUra 10.14
Consideracin de los efectos de Rs y de R L en la ganancia de un amplificador.
10.5 Efecto combinado de Rs y RL
477
---------
Se encuentra en el lado de la entrada Ecuacin (10.8): V,
o
y en el lado de la salida
= ---'---
(10.11)
V o
o
RA V L i
\':>1.
(10.12)
Para la ganancia total A lis = Vo IV, s pueden desarrolla:se los siguientes pasos matemticos:
A __ 0 -_"_' o,-V-VV
V V V
(10.13)
y sustituyendo las ecuaciones (10.11) y (10.12) se obtiene que
A =
"
y
RA L VNL
"
=-=
Ri
RL
v,
(10_14)
R + Rs RL + Ro
Debido a que I = VIR, como antes,
,---------,
R A = -A~,-'
(10.15)
RL
o utilizando 1, = V/(R, + R,),
A.'$ =-A v,
(10.16)
Sin embargo, 1, = 1, de tal forma que tanto las ecuaciones (10.15) como (10.16) generarn el mismo resultado. La ecuacin (10.14) indica con claridad que tanto la resistencia de la fuente y de la carga reducirn la ganancia total del sistema. De hecho:
Mientras mayor sea la resistencia de la fuente y/o menor la resistencia de la carga, menor ser la ganancia total de un amplificador.
Los dos factores de reduccin de la ecuacin (10.14) forman un producto que debe considerarse con cuidado en cualquier procedimiento de diseo. No es suficiente con asegurarse Rs es relativamente pequeo si se ignora el impacto de la magnitud de Rv Por ejemplo, en la ecuacin (10.14), si el primer factor es 0.9 y el segundo es 0.2, el producto de los dos resultados ser un factor total de reduccin igual a (0.9)(0.2) = 0.18 el cual es cercano al factor ms bajo. El efecto del excelente nivel de 0.9 se borr completamente debido al segundo multiplicando que es significativamente inferior. Si ambos fueran factores con un nivel de 0.9, el resultado neto seria de (0.9)(0.9) = 0.81, el cual sigue siendo muy alto. Incluso si el primero fuera de 0.9 y el segundo de 0.7, an seria muy respetable el nivel de 0.63. Por tanto, para una buena ganancia total, deben evaluarse en forma individual y como un producto el efecto tanto de Rs como de R L .
478
Capitulo 10 Aproximacin a los sistemas: efectos de Rs y RL
Para el amplificador de una sola etapa de la figura 10.15, con RL determinar: a) A". b) A,,'; V, IV,.
e)
4.7 kQ Y R, ; 0.3 kQ,
EJEMPLO lOA
A,.
Los parmetros de dos puertos para la configuracin de polarizacin fija son Z = 1.071 kQ, Zo ; 3 kQ. Y A V:-;L ; -280.11.
12 V
3ill 470 k!2

V,
p= 100
Z, (
20~F
RL
4.7 kQ
Figura 10.15
Ejemplo lOA.
Solucin a) La ecuacin (10.14): A"

1.071 kQ 1.071 kQ + 0.3 kQ )( 4.7kQ 4.7 kQ + 3 kQ )
(-280.11)
; (0.7812)(0.6104)(-280.11) ; (0.4768)(-280.11)
; -133,57
(4.7 kQ)(-280.11)
b)
A"
Vi
4.7 kQ + 3 kQ
; (0.6104)(-280.11) ; -170.98
e)
R' ; -(-170.98) (1.071 Ai ; -A, RL
kQ)
4.7 kQ
4.7kQ
; 38.96
A" ; -A"
; 38.96
R, + R, RL
; -(-133.57)
~1.071 kQ + 0.3 kQ)
como arriba.
10.6 REDES BJT DE CE

La configuracin de polarizacin fija se ha utilizado a lo largo del anlisis de las primeras secciones de este captulo para mostrar con ms claridad los efectos de Rs y de RL' En esta seccin ~e examinan varias configuraciones CE con una resistencia de la carga y de la fuente. No se llevar a cabo un anlisis detallado de cada configuracin porque siguen una trayectoria muy similar a la que se demostr en ltimas secciones.
10.6 Redes BJT de CE
479
Polarizacin fija
Para la polarizacin fija que se examin con detalle en las secciones recientes, aparecer el modelo del sistema con una resistencia de la carga y de la fuente como se muestra en la figura 10.16. En general,
vo
RL R L + Ro
A\"7'JLV
R,
+
V,
I\ z,
"
+
V,
R, {fr,
Re
+
'
I\
"NL
V,
Z,
R,
Ftgura 10.16 Configuracin de polarizacin fija con Rs y Re
Al sustituir la ecuacin (8.6), A, ; -Reire y R o ; Re' ~;'L
A,
;_0 ;
RLRe R L + Re RLRe Re + Re r,
V,
RJRe;
pero
A,
RLllR e r,
(10.17)
Si se sustituyera el modelo re por el transistor en la configuracin de polarizacin fija, se obtendra la red de la figura 10.17. revelando que tanto Re y R L estn en paralelo.
I I
R,
+
fi',
z, v, -
~ I
.l
r
fi1b
> z,
Re
+
V
~
RL
Figura 10.17 Configuracin de

polarizacin fija con la sustitucin del modelo re"
Para la ganancia de voltaje A de la figura 10.16,
"
Vi ; ---'--'-ZI + Rs
y Vs =
ZiVs
Zi
ZI + Rs
con
Ar ,
::::
Vo
V,
v., V,
-VD
Vi
480
de fonua que
Al'., =
Z, Z, + R,
A,
(10.18)
Debido a que la carga est conectada a la terminal del colector de la configuracin de emisor comn, (10.19)
y
(10.20)
como se obtuvo anteriormente.
Polarizacin mediante divisor de voltaje

Para la configuracin con carga y polarizacin mediante divisor de voltaje de la figura 10.18, la carga se conecta una vez ms a la terminal del colector y Z permanece como
Iz, "
R' 11 /3r,
(R' =
R,IIR2)
(10.21)
Y para la impedancia de salida del sistema
Zo
Vce
Re
(10.22)
Re
+
V,
'\,
~I
-Z,
+
V,
-lb
R,
C,
R, RE
CE
Z.
RE
V.
....
Figura 10.18
Configuracin de polarizacin mediante divisor de voltaje con Rs y RLo
En el modelo de pequea seal. Re y RL estarn de nuevo en paralelo y

RellRL
A, =
(10.23)
r,
con
A0. =
Z, Z, + R,
A,
(10.24)
Polarizacin CE con emisor sin desvo

Para la configuracin de polarizacin de emisor comn con emisor sin desvo de la figura
10.19, Z permanece independiente de la carga aplicada y (10.25)
10.6 Redes BJT de CE
481
KsI K L
Vee
Re R,
1,
e,
+
V,
'"
~,
l,
v,
RE
l,
1"
+
R,
V,
.".
Figura 10.19
Configuracin de polarizacin en el emisor de emisor comn sin desvo con R" y Re
Para la impedancia de salida, (10.26) Para la ganancia de voltaje, la resistencia Re estar una vez ms en paralelo con R L y
A, =
Vo
V,
RcllRL ---RE
( 10.27)
con
A =
"
V
_0_
~
Zi
Z+Rs
V,
A,
(10.28)
(10.29)
pero debe tenerse en cuenta que Ii
Is = V,I(R s + Z)
V/Z,.
Retroalimentacin en colector
Para mantener la conexin de la carga a la terminal del colector, la siguiente configuracin que se examinar es la configuracin de retroalimentacin en colector de la figura 10.20. En el modelo de pequea seal del sistema Re y RL estar de nuevo en paralelo y
z,
v,
v,
Figura 10.20 Configuracin de retroalimentacin en colector con Rs y RL
482
A,
(10.30)
r,
con
(10.31)
La impedancia de salida
(10.32)
Z =
J3r,11 I: , 1
(10.33)
El hecho que A, en la ecuacin (10.30) sea una funcin de RL altera el nivel de Z a partir del valor sin carga. Por lo mismo. si no est disponible un modelo sin carga, debe modificarse el nivel de Z como se demostrar en el siguiente ejemplo.
El amplificador con retroalimentacin en colector de la figura 10.21 tiene los siguientes parmetros de sistema sin carga: A", = -238.94, Zo = Re 11 RF = 2.66 kQ YZ, = 0.553 kQ, con r, = 11.3 Q Y J3 = 200. Usando el mtodo de los sistemas, determine:
EJEMPLO 10,5
al
b) e)
A,.
A,.. A:
'JV
2.7 k!2
+ v,
'\,
\
O.6kQ
/,
+
3.3 kQ
Vi
Figura 10,21
'*"
...
Ejemplo 10.5.
Solucin
al Para el sistema de dos puertos:

A,
RellRL
= -
2.7wll33w 11.3
Q
r,
l.485 kQ
= -
1l.3 Q
con Z, =
F J3r,II-
= -131,42
180 kQ = (200)(11.3 Q) 1 1 - -
lA)
13l.42
= 2.26 kQ 111.37 W = 0.853 kQ

10,6 Redes BJT de CE
483
El mtodo de los sistemas dar la configuracin de la figura 10.22 con el valor de Z como si estuviera controlado mediante RL y la ganancia de voltaje. Ahora se puede aplcar la ecuacin de ganancia de dos puertos (con una ligera diferencia en Av debido a la aproximacin f31b 3> 1RF en la seccin 8.7):
Av
(3.3 kfl)(-238.94) 3.3 kQ + 2.66 kQ
= -1323
+
Vi
~ :6ill
'\,
2.66kO
+
Vi
0.853 kQ
Figura 10.22 El circuito equivalente de ac para la red de la

figura 10.21.
'\, -238.94V I -
I+
J"
Vo
3.3kO
-1
= -77.67 = -(-132.3) (
= 34.2
b)
0.853 kfl Z A" = ---'---A, = - - - - - - (-132.3) Z, + R, 0.853 kfl + 0.6 kQ
0.853 kQ) 3.3 kQ
(132.3)(0.853 kQ) 3.3 kQ
= -(-77.67)
0.853 kQ + 0.6 kQ) ( 3.3 kQ
= 34.2
10.7
REDES EMISOR-SEGUIDOR
Los parmetros de impedancia de entrada y de salida del modelo de dos puertos para la red emisor-seguidor son sensibles a la resistencia a la carga aplicada y de la resistencia de la fuente. Para la configuracin de emisor-seguidor de la figura 10.23, el modelo de pequea seal aparecera como se muestra en la figura 10.24. Para la seccin de entrada de la figura 10.24, se desprecia la resistencia RB debido a que por lo general es mucho mayor que la resistencia de la
-Z
Vi
Figura 10.23 Configuracin de emisor-seguidor con Rs y RL.
...
484
Figura 10.24 Configuracin de emisor-seguidor de la figura 10.23 despus de la sustitucin del circuito re equivalente.
fuente de un circuito Thvenin equivalente para la configuracin de la figura 10.25 y que dara simplemente Rs y Vs como se muestra en la figura 10.24. Desde luego, si los niveles de corriente deben determinarse como Ii en el diagrama original, se incluye el efecto de R s' Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se obtiene
R,
v, y
de manera que Al establecer le se tiene que
IbR, - Ib[3r, - ([3 + 1)lbR = O
+ v, I\
RB
V, - Ib(R, + [3r, + ([3 +I)RD = O
=
Thvenin
le
([3
+ 1)lb =
([3 + 1)V,
R, + [3re + ([3 + 1)R;
Figura ){).25 Determinacin del circuito equivalente a Thvenin para el circuito de entrada de la figura 10.23.
V, _ _ _ __ le = _ _ _ _---C.
[(R, + [3re)/([3 + 1) + R
Al utilizar [3 + I :; [3 se obtiene
le = ----'-----(R/[3 + re) + R~
V,
(10.34)
Al dibujar la red para "ajustar" la ecuacin (10.34) se obtiene la configuracin de la figura 10.26a. Por otro lado, en la figura lO.26b se han separado RE y la resistencia de la carga Rv para pennitir una definicin de Zo e lo'
v, I\
R' E
+ v, I\
J,.
(a)
...
J,.
(b)
Figura 10.26 Redes resultant.es de la aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 .
Entonces se puede obtener la ganancia de voltaje de manera directa a partir de la figura 10.26a utilizando la regla del divisor de voltaje.
Vo =
o
R'V E ,
R~ + (R/[3 + re)
A}~ = - =
Va V,
R' E
+ (R/[3 + re)
10.7 Redes emisor-seguidor
485
"
(10.35)
Al hacer V, = O Y resolviendo Zo se obtiene (10.36)
Para la impedancia de entrada,
Zb
y
= (3(r, + R{l = RBllzb

(10.37)
Para las condiciones sin carga, la ecuacin de ganancia es
mientras que para las condiciones con carga,
(10.38)
EJEMPLO 10.6
Para la configuracin emisor-seguidor con carga de la figura 10.27 con la resistencia de la fuente y los siguientes parmetros de dos puertos sin carga: Z = 157.54 kO, Zo = 21.6 O Y A VNL =0.993 con re = 21.74 O y j3 =65. determinar: a) Los nuevos valores de Z y de 20 como se calculan mediante la carga y Rs' respectivamente. b) A, utilizando el mtodo de los sistemas. 15 Y e) A, por medio del mtodo de los sistemas.
d)
A'= l/Ir
560kQ
P=65
.z,
Figura 10.27
v,
C~2 v,
J,
3.~
2.2kO
T
Ejemplo 10.6.
...
Z =
Zo
Solucin La ecuacin (l0.37):
RBII{:l(r,
REllRcJ
~
= 560 kQ 1165(21.74 O + 3.3 kO 112.2 kQ) = 560k01187.21 kQ = 75.46kQ
l.32kQ
contra 157.54 kO (sin carga).
486
Captulo JO Aproximacin a Jos sistemas: efectos de Rs y RL
kO ; 3.3 kOIle,S:S
3.3 kO 1130.36 O
+ 21.740)
30.08 Q
contra 21.6 O (sin R). b) Al sustituir la red equivalente de dos puertos se obtiene la red equivalente de pequea seal de la figura 10.28. (2.2 kO)(0.993)Vi
2.2 kO + 30.08 O
'" O.98V,
Vi
li
+
V,
'\,
"
30.08 a
0.56 kQ
+
Vi
+
75.46 ka
~
2.2kn
'\,
0.993 V,
V,
Figura 10.28 Circuito equivalente de ac a pequea seal para la red de la figura 10.27.
e)
:::
ZiV, Zi + R,
(7S.46 kO)V, 75.46 kO + 0.56 kO

A ; -; " V.\ V1
0.993 V,
Vi
V.\
de manera que
Vo
Vu
; (0.98)(0.993) ;
0.973
1" ; -A Zi ,
RL
75.46 kOj (
; -(0.98)
2.2kO
; -33.61
10.8
REDES eB
En la figura 10.29 aparece un amplificador de base comn con las resistencias de la carga aplicada y de la fuente. El hecho de que la carga se encuentra conectada entre las terminales de la base y del colector la asla del circuito de entrada y Z permanece esencialmente igual para condiciones sin carga o con carga. El aislamiento que existe entre los circuitos de entrada y de salida tambin mantiene a Zo en un nivel fIjo aun cuando pueda cambiar el nivel de Rs' Ahora, la ganancia de voltaje se detenninar mediante
10.8 Redes eB
487
1,
+
V,
'" z,
1
I~-r- Rs ~: +
V,
~
\...1
R,
~ VE'
~
~2
Re
'1
F- Vec
01
RL
+
V.
Z.
Figura 10.29
Configuracin de base comn con Ro y RL"
(10.39)
y la ganancia de corriente:
A", , -1
(10.40)
EJEMPLO 10.7
Para el amplificador de base comn de la figura 10.30, los parmetros de dos puertos sin carga r = 20 Q, A V = 250 YZo = 5 ka. Con el modelo equivalente de dos son (utilizando a", 1) Z.", le NL puertos, determine:
a)
A~.
b)
e)
A,,.
A,.
1 ltO
a:;l
51tO
2V
8V
Figura 10.30
Ejemplo 10.7.
Solucin
a) En la figura 10.31 aparece la red equivalente de pequea seal.
vo
RLAVNLV
= (8.2 kQ)(250lV, 8.2 kQ + 5 kQ
R L + Ro
= 155.3V,
+
V,
~
l
0.2 kI
z,
-1,
+
V,
1 .--; ,
lkQ
20Q
-1
+1 'V
5k1
250 V,
+
Vo
>8.2 kQ
Figura 10.31
Circuito equivalente de ac a pequea seal para la red. de la figura 10.30.
488
Captulo 10
Aproximacin a los sistemas: efectos de Rs y RL
v
_0_
= 155.3
Vi
Re 11 RL
155.3
5 kQ 118.2 kQ
3.106 kQ
200.
200.
b)
'.
" = V,
" -V, V,
V,
R,
R + R 1,
( A,. =
200. ) (155.3) 200.+2000.
= 14.12
Se observa una ganancia relativamente baja debido a una impedancia de la fuente mucho mayor que la impedancia de entrada del amplificador.
e)
Ai = -A, - ' = -(1553\

=
Z RL
( 20Qi)
8.2 k
-0.379
la cual es significativamente menor a 1 debido a la divisin de la corriente entre Re y Re
10.9 REDES FET

Como se observ en el captulo 9. el aislamiento que existe entre la compuerta y el drenaje o la fuente de un amplificador a FET asegura que los cambios en RL no afecten el nivel de Z y que _ nO afecten a R o . Por tanto: los cambios en R sen
El modelo de dos puertos sin carga de lafigura 10.2 para un amplificador a FET no est afectado por la resistencia de carga aplicada y por la fuente.
Resistencia de fuente con desvo

P"ra el amplificador a FET de la figura 10.32, la carga aplicada aparecer en paralelo con RD en el modelo de pequea seal, lo cual dar por resultado la siguiente ecuacin para la ganan-
ca con carga:
(10.41)
r'VV'V-l1-o._-.-J
+
v,
1
c,
R,,"
e, +
'\
l,
t
Figura 10.32
...
Amplificador JFET con
RS<!
y Re
10.9 Redes FET
489
El nivel de impedancia permanece en (10.42) (10.43)
Resistencia de fuente sin desvo

Para el amplificador a FET de la figura 10.331a carga aparecer de nuevo en paralelo Con Ro y la ganancia con carga se convierte en
A"
= Vo =
,
(10.44)
con
y
(10.45) (10.46)
e,
figura 10.33 Amplificador JFET

con Rs sin derivacin.
....
Para el amplificador a FET de la figura 10.34, los parmetros de dos puertos sin carga son A, =-3.18,Z.=R IIR,=239kQyZ =2.4kQ.cong m =2.2mS. j '''L I _ o a)' Por medio de los parmetros de dos puertos de arriba. determinar A" y A, . b) Con la ecuacin (10.44), calcule la ganancia con carga y comprela con 'el resultado del inciso a.
EJEMPLO 10.8
~
+ v, '\,
R,
10,",
:O.uF
+
v,
Rs , 270kil
0.3 kil
--
z,
4,7 kO
Figura 10.34
Ejemplo 10.8.
....
....
490
Solucin
a) En la figura 10.35 aparece la red equivalente a pequea seal y
A, =
V,
" =
RA L \
\1
(4.7kQ)(-3.18)
RL + R
"
4.7 kQ + 2.4 kQ
= -2.105
R...ci __ A, A = V" = _V_, _V_(I :;;; _ _
V,
VI
(239 kQ)(-2.IOS)
239 H2 + I kQ
=
Ikl1
-2.096",A ,
+
v,
'\
1
+
v,
239kQ
+I
~--~r----o
2.4kQ
'\ ~3.18V
~1
e~4.7k11
+
Vo
Figura 10.35
Circuito equivalente de aC a pequea seal para la red de la figura 10.34.
b)
La ecuacin (10.44): A, =
l + gll,R s 1
-(2.2mS)(2.4 kQ 114.7 kQ) -3.498 1.66
+ (2.2 mS)(O.3 kQ)
-2.105
como arriba
Fuente-seguidor
Para la configuracin fuente-seguidor de la figura 10.36. el nivel de Z es independiente de la magnitud de R L y est determinado mediante
(10.47)
Vcc
v, '\
Z,
R,dl
r ,
,
t
Re
Rs
":"
e,
...
- }L ...
Z"
+
Ve
Figura 10.36
Configuracin de fuente-seguidor con Rse y Rr
10.9 Redes FET
491
La ganancia de voltaje con carga tene el mismo fonnato que la ganancia sin carga con Rs reemplazada por la combinacin en paralelo de Rs y Re
gm(R S 11 RL)
(10.48)
1 + gm(RsIIR L )
El nivel de la impedancia de salida est determinado segn el captulo 9:
20 = R
1 11_ gm
(10.49)
el cual revela una insensibilidad a la magnitud de la resistencia de la fuente Rscn '
Compuerta comu
Aunque la configuracin de compuerta comn de la figura 10.37 sea un tanto diferente a aquellas que se describieron anteriormente respecto a la colocacin tanto de R L como de Rscn " los circuitos de entrada y de salida permanecen aislados y
(10.50)
(10.51)
La ganancia de voltaje con carga est dada mediante

(10.52)
e,
...
Figura 10.37 Configuracin de compuerta comn con Rse y RL
10.10
TABLA RESUMEN
Ahora que ya se han examinado con cierto detalle los amplificadores a BJT y FET con carga y sin carga (captulos 8 y 9), en la tabla 10,1 se proporciona una revisin de las ecuaciones que se desarrollaron. Aunque todas las ecuaciones son para la situacin con carga, con la eliminacin de R L se obtenen las ecuaciones para la situacin sin carga. Lo mismo sucede para el efecto de R, (para los BJT) y de R" (para los JFET) sobre 2 0 , En cada caso la relacin de la fase entre los voltajes de entrada y de salida tambin se ofrecen para establecer una rpida
492
Captulo 10 Aproximacn a los sistemas: efectos de Rs y RL
referencia. Un repaso de las ecuaciones revelar que el aislamiento provisto por el JFET entre la compuerta y el canal por medio de la capa de Sial ocasiona una serie de ecuaciones menos complejas que aquellas que se encontraron para las configuraciones BJT. El vnculo proporcionado mediante lb entre los circuitos de entrada y de salida del transistor amplificador BJT aade un toque de complejidad a algunas de las ecuaciones.
TABLA 10.1 Resumen de configuraciones de transistores (A,.

Configuracin
Z,. Z,)
A = Vo/V;
1"
Zi
Zo
v ee
r
Re
Zo
-' --
-(RdlRcl r,
R.IIllr,
Re
R. R,
V,
A
+ ,1
V, ' "
-+
-Z,
1-."
..
.. Vf\
RL
Vo
-"
-h -f'-(RdIRcl
RBllh ..
Re
"
Incluyendo r,,:
I
.
.
(RdIRellro) r,
RBlIllr,
Rellr"
Vee
f\
'-
-(RdiRcl r,
R,IIR,llllr,
Re
Re
R,
Rs u Vi 1\. v "
V
1-.,
R,
-1 -+
v, '"
Zi
~le
....
Re
,
-Zo
V
RL
Vo
-h h,: (RLIIRcl
R,!lR,llh"
Re
Incluyendo r,,:
-(RdIRellro) r,
,
R,IIR,II/3r, RE'
~
R("lir"
R;
~
V ee
R,
R~
U
-- .
'
. ,
~I
RdIR,
R.IIR,IIR,
R,IIR,II/3(r, + R)
Rell(
,~
+ r,)
-1 -v, '"
Zi
V '\, s
+1
"
V, 1\ v
1-."
R2 RE
-Zo
n
~I
R,IIR,II(h" + h,R)
Rell( R;
"v
RL
v,
Incluyendo ro:
~I
h,
+ h" )
R,IIR,IIJl(r, + R)
Rellr, Rellh"
Rell(
i
Re Re
+ r,)
N-
f\
RL
~
Vo
-(RdIRcl
r,
RE
z,
VEE
VCC
-Re
20
~ ~ h (RLliRe)
"
Incluyendo r,,:
~
-(R,IIRellr.)
Rellr,
"
10.10 Tabla resumen
Rellr"
493
TABLA 10.1 Resumen de configuraciones de transistores (A", Z" Z,) (continuacin)

Configuracin
z,
+
\',
'\,
Incluyendo 1',,:
+
Incluyendo ro:
-RLIIR c RE,
-(RdIRcl r.
13r,II-1-,
A,I
R,
h"'TAJ
Incluyendo r,,:
, 1
R,
-(RdiRcllrol
r.
R, ilr,ll-I-, A,I
-,
'
.
h . R,..
r.REI'IAJ
+ , \, '\,
!
Z,
i
~
-(R,iIRcl
RE
~aR
-
1-' E.
'1lA,,!
R,
494
TABLA 10.1 Resumen de configuraciones de Iransistores 1;4,.

Configuracin
VDV
Z,. Z.) (continuacin)

z,
+rv, ' " - I

Z,
1/, ..
Incluyendo ro:
..
R,
vf\
-8mlRolIRd 1 + 8mRs
V"
Incluyendo r,,:
1 +g",Rs + - - -
1
Incluyendo ru:
RD + Rs r,
- gm(RDIIRLllr,)
R,IIR,
8ml RsIIRLl 1 + gm(R,IIRL )
8m rdiR,llRd
Td + RD
""
Re
gmT,{RsIIRL)
s 1+---
g",rrfR
rd
+ Ro
~r'-v
R,"~
v. ...
v, '"
z,
""l.f
Rs
R[J
b-
VDDt Zo
-.~
1\
",
=
gmlRDliRd
R,
1 + g",R s
\J
v"
Incluyendo r(J:
" gmlRDIIRLl
R,
1+
g",rdRs
T" + RollRL
10.10 Tabla resumen
495
10.11
SISTEMAS EN CASCADA
El mtodo de los sistemas de dos puertos resulta muy til para los sistemas en cascada tales como los que aparecen en la figura 10.38. donde Arl' AVe' Al':;' y as sucesivamente, s~n las ganancias de voltaje de cada etapa bajo condiciones de carga. Esto es, AI'I est deterrntnada con la impedancia de entrada para Al'~' que acta como la carga sobre Al']' Para Al'c' Al'! determinar la potencia de la seal y la impedancia de la fuente en la entrada para A,.; La ganancia total del sistema determina entonces el producto de las ganancias individuales de la siguiente manera:
Av~AvA.A
T
I
\'~
v,
...
(10.53)
y la ganancia total de corriente mediante
"
-A
Vr
Z -'-'
R
L
(10.54)
No importa qu tan perfecto sea el diseo del sistema. la aplicacin de una carga en un sistema de dos puertos afectar la ganancia de voltaje. Por tanto, no existe la posibilidad de una situacin donde A VI-. A V2 ,y as sucesivamente, como en la figura 10.38 sean slo los valores sin carga. Es importante considerar la carga de la etapa siguiente. Los parmetros sin carga se pueden utilizar para calcular las ganancias con carga de la figura 10.38, pero la ecuacin (10.53) requiere los valores con carga.
/ 1
v = v'2
/ ()2
=v
"
~:j
2,=2'1
Av ,
~
Z"i
Av,
2'2
W
Z"2
Av)
L-________
1 Zl~
t
Z,,:::. '
---f--~------!-----}
'-' I I __ ... _l _________ I
~
+
RL
-'
v4
v"
r-------
Figura 10.38 Sistema en cascada.
EJEMPLO 10.9
El sistema de dos etapas de la figura 10.39 utiliz una configuracin de transistor emisorseguidor antes de una configuracin de base comn para asegurar que el mximo porcentaje de la seal aplicada aparezca en las terminales de entrada del amplificador de base comn. En la figura 10.39 se proporcionan los valores sin carga de cada sistema, con excepcin de 2, y de 20 para el emisor-seguidor, los cuales son valores con carga. Determinar para la configuracin de la figura 10.39: a) La ganancia con carga para cada fase. b) La ganancia total del sistema, A\, y A~.. e) La ganancia total de corriente del sist'ema. d) La ganancia total del sistema en el caso de que se eliminara la configuracin emisorseguidor.
R,
I I
1 k!l
1
"
A"2
+
Emisor-seguidor
z= IOkO Z,,=12kQ A ;;::<1
~Sl.
~
=
11 'z, I
vo == V,
Base comn
2,=260
----."
1
8.2 kQ
+
V
2i~
I z,
I
Z,,=5.1kQ A = 240
"~L
Y,
Figura 10.39 E.jemplo 10.9.
496
Soluciu
a) Para la configuracin emisor-seguidor, la ganancia con carga es (26 Q)(1)V;,
0.684 V
z
y
12
+ Z()I
0.684
26Q + l2Q
"
= -"-'= V
"
Para la configuracin de base comn.
RA V L \'~L ic.
RL + Ro?
y
A
==
(8.2 kQ)(240)V
"
8.2 kQ + 5.1 kQ
", =
V;;,
= 147.97
V
"
b)
';
=A "lAr:, = (0.684)(147.97) = 101.20
(10 kQ)(101.20)
"
"
Z + R,
92
"
AVT =
10 kQ + 1 kQ
e)
A,;
-A -" r
V
Z R
-(101.20
= -123.41
OkQ -8.2 kQ )
(26 Q)V,
d)
VICR
Z ce Vs
I
''" V;
V,
R.,
26Q+lkQ eon
= 0.025 V,
V
= 0.025
"
V,
= 147.97
de arriba
Por tanto, la ganancia total es aproximadamente 25 veces mayor con la configuracin emisorseguidor para acoplar la seal en la entrada del amplificador. Sin embargo, considrese que la importancia de la impedancia de salida de la primera etapa fue relativamente parecida a la impedancia de entrada de la segunda etapa, o en caso contrario la seal se hubiera "perdido" una vez ms debido a la accin de divisor de voltaje.

El anlisis por computadora en esta seccin incluye una evaluacin medante PSpice de la respuesta de un amplificador BJT y FET con carga y con la resistencia de la fuente. La red BJT de la figura 10.40 utiliza la misma configuracin sin carga que se examin en el anlisis mediante PSpice en el captulo 8. donde la ganancia sin carga fue de 350.4. Los nodos estn identificados en la figura 1OAO y aparecen en la descripcin de la red en el archivo de entrada de la figura 1OA1. Se observa en la descripcin del transistor que IS es el valor seleccionado de S x 10-\5 A. como se present en el captulo 8. Adems, se observa la utilizacin de una resistencia muy grande (esencialmente un circuito abierto) del nodo 4 a la tierra con objeto de
497
2V
6.8 kO 56kQ
m
6
11
ill
GJ
VV\;
[I
I~F
~ = 90
6000
, , , ,
1
1mV
1O'~F
10'MO 8.2 kO
)1
~
, , , ,
Figura 10.40 Definicin de los nodos de una configuracin mediante divisor de voltaje con Rs y RL ,
r.:--t
1.5 kll
~ '>
20 ~F
IOk)
..L
'SJT
.. *.
VOltage-Divider Bias Conflgura':.lon .. :t.!1 Rs and RL - ric:;o

CIRCUIT DESCRIPTlotl
lC.~()
VCC 5 O OC 22V
RB1 5 2 56K RB2 2 O 8.2K RE 1 O 1..5K Re 5 3 6. SR
el 4 2 lOUF CE 1 o 20UF RS 6 4 600 RR 4 o 1t:12

e2 3 7
vs 6 o AC 1MV o
lOUF
RL 7 OlOR
Q1 3 2: 1 QMODEL .MODEL QMODEL NPN{eF~90 IS=5E-lS)
.op .AC LIN 1 10KH 10KH .PRINT AC VM(3) VM(7) VM(4)

.OPTIONS NOPAGE
.END
.... 8JT MOOEL PJ\.P.AMETERS
IS
BF NF
QMODEL NPN 5.000000E-15

90 1
BR NR
1 1 SM1\LL SIGNA!. BIAS SOLtJTION

NOOE
( ( 2) 6)
......
NODE
VOLTAGE 1) 2.0235 22.0000 5)
VOLTAGE
2.7019 0.0000
NODE
TEMPF,RATURE = VOLTAGE 3) 12.9280

7) 0.0000
27.000 nEG e
NODE
( 4)
VOLTAGE
0.0000
Figura 10.41 Anlisis mediante PSpice del amplificador BJT de la

figura 10.40,
VOLTACE SOtlRCE CURRENTS ctrnRENT NAME vcc -1.679E-03 VS O.OOOE+OO TOTAL POWER DISSIPATION
3.69E-02
WATTS
498
**** ****
NAME MODEL
1B
OPEAATING POrNT INFORMA'IION B:;:POLAR JUNCTION TRANSISTORS
TEMPERATURE
27.000 DEG
Q1 QMODEL
1. 48E-05
re
VRE
\iBC ...CE S-ETI;.DC G!-',
RX
RO eSE eBe
CBX
eJS
BETAAC ?T
1.33E-C3 6.80E-Ol -!.02E+Ol 2.09E+01 9.0CE+Ol 5.16E-02 1.74E+03 O.OOE+OO 1.00E+12 Q.OOE+OO O.OOE+OO Q.OOE+ao O.OOE+OO 9.00E+O: 8.21E+17 AC ANALYSIS
\,'M:J)
V}~(7)
****
FRQ
TEMPERATURE
V!~(4)
27.000 DEG e
1.000E+04
1.462E-Ol
1.462E-Ol
7.007E-04
Figura 10.41
Continuacin.
asegurar una trayectoria de dc a ~ierra para el capacitor (un requisito de PSpice). La instruccin PRINT incluye una solicitud para la magnitud del voltaje en los nodos 3. 7 Y4 para una seal de entrada de l m Y. Se observa en la solucin para la polarizacin que los nodos 4. 6 Y7 tienen una respuesta de O V debido al aislamiento ofrecido por los capacitores. El nodo 5 es de 22 V tal como debe ser y VE = 2.0235 V. Ve = 2.7039 V Y Ve = 12.9280 V son similares a la solucin en dc del captulo 8. El anlisis en ac indica que V~ y V7 tienen en esencia el mismo nivel porque los capacitores ofrecen un vnculo directo de impedancia mnima de un nodo al mO en la frecuencia que se aplic. Su magnitud revela una ganancia de 146.2 comparada con una ganancia sin carga de 350.4. La magnitud de V.. indica que el 309 (0.3 mV) de !a seal que se aplic se perdi a travs de la resistencia de la fuente de 0.6 kn. Por mero inters. ahora se calcular la ganancia del voltaje con carga y se har Una comparacin con la solucin de PSpice de 146.2.
r,.
= 18.44 Q
1 = R 1 11 11 R, ! f3r,
56 kQ
118.2 kQ i1(90)( 18.44 Q)

(1.35 kQ)V, !.35 kQ + 0.6 kQ
= 0.69 V,
= 1.35 kQ
V, V,
ZV , , Z, + R ,
= 0.69
V,
A,
V, V,
RLA\,:-" R L + R"
(lO kQ)(-350A)
=
IOkQ + 6.8kQ
= -208.57
con
V, V, (0.69)(-208.57) '. = V V. = , ., - -144
la cual se compara de manera muy favorable con el -146.2 que se obtuvo anteriormente al utilizar PSpice. 10.12 Anlisis por computadora
499
El amplificador a FET con carga por analizar aparece en la figura 10.42. Se trata de un sistema tratado en el captulo 9 y modificado para mostrar los efectos de Rse y de RL . La descripcin del JFET de la figura 10.43 indica que VTO = V,,(,p,g'dO) = V p = --4 V Y la beta = 6.25 x 10-4 AN2. El aislamiento proporcionado por los definida mediante IDss/1 capacitares es obvio una vez ms a partir de las soluciones para la polarizacin para VI' V, Y V,. En realidad. V3 = 67.14 X 10-6 V es casi igual a O V para cualquier propsito prctico.EI nodo 6 se encuentra a 18 V como se defini en la fuente de y VD = 5.6862 V Y VE = 1.0075 V igual como lo propone el anlisis de.
Vpr,
m
r
18
~2~k0
W
6OO!l
m
0.1 J!F 1 mV
iOt
10 M(l
\800.
III
+
V,
3.3 k!l
I\
t40~F
Figura 10.42 Definicin de los nodos de un JFET amplificador que tiene una resistencia de la fuente de Rse y una resistencia de la carga de RL.
3FET ac
~plifier
of Fiq. 10.42
clRCUIT DESCR1PTION
voo
6 O OC 18V
Jl 4 3 5 JYET
RG 3 O lOKI!G
RO 6 4 2.2](
RS 5 O 180
el 2 3 es 5 O CO 4 7 .HODEL
VSIG 1
O.ltrF
40Ut
JFEr NJF VTO=-4V
lOUF
B~A=6_25E-4
AC lMV
RSIC 1 2 600
RL 7 o 3.31<
.OP
.AC LIN 1 lOKH lOKK .PRINT AC VIl) VI)) VIO) VIS) V(7)
.OPTIONS NOPAG!
.nI"
Figura 10.43 Anlisis mediante PSpice del JFET amplificador de la figura 10.42.
500
*.**
Junction FET HODEL PARAMETERS

JFET
NJF
VTO
-4
625.000QQOE-06
...
( (
BETA
NODE
1) 5)
VOLTAGE
SMALL SIGNAL BIAS SOLUTIQN

NODE
VOLTAGE
2) 0.0000 (
TEMPERATURE ""
NODE
( ( 3) 1)
27.000 OEG
1.0075
6)
0.0000 1.8,0000
VOLTAGE 57.14E-06 0.0000
NODE
( 4)
VOLTAGE 5.6862
VOLTAGE SOURCE CURRENTS

NAME C:JRRENT
VOD VSIG
-5.597E-a3
O.OOaE+aa
1. OlE-al
TOTAL POWER DISSIPATION
WAT'l'S TEMPERATURE
27.000 DEG
JfETS
NAME MODEL
J1 JFET
ID
VGS VOS
5.60E-OJ
-l.OlE+OO 4.68E+oa
3.74E-03
GK
GOS CGS
eGO
O.OOE+OO O.OOE+OO O.OOE+OO
****
AC ANALYSIS
V(l) V(J)
V(4)
FREQ
TEMPEAATURE ""
V(')
27.000 DEG
V(7)
l.OOOE+04
1.00DE-03
9.999E-04
4.937E-OJ
1.48BE-06
4.937E-03
La solucin en ac indica que V.: ;: V7 (los capacitares se encuentran en su estado de corto circuito equivalente) con una magnitud de 4.937 mV para una ganancia de 4.937 para Av. debido a que la seal aplicada es de 1 mV. Ahora se verificarn los resultados mediante las ecuaciones desarrolladas en el captulo 9.
gmo =
2IDSS
Vp
2(10 mAl
= 5mS
-4V
V - = 5m ~S l-1 V) -V -4V
gm(en - 1 V) = g
~ 1mO
esJ
p
= 3.75 mS
pala comparar con el 3.74 mS en la descripcin del JFET de la salida en PSpice.
A, = -gm(RD 11 R L )
= -(3.75 mS)(2.2 kQ
113.3 kQ)
= -(3.75 mS)(1.32 kQ)
-4.95 que debe ser compalada con e1-4.937 arriba. 10.12 Anlisis por computadora
501
PROBLEMAS
1. Para la configuracin de polarizacin fija de la figura 10.44: al Determine A . Z v Z . 1 "L I " b) Trace el modelo de dos puertos de la figuru 10.2 con los parmetros definidos en el inciso a. el Calcule la ganancia A" utilizando el modelo del inciso b y la ecuacin (10.3 l. d) Determine la ganancia de corriente utilizando la ecuacin (10.6). el Determine Al' 2, YZ". utilizando el modelo f,. y compare con las soluciones anteriores.
r
1
Ir; V
~ 6ROHl
v, o---III---~---f
1,
I
I
3.3 "i"l
1.8~F
I-----ll---~..-~:J V"
= 100
Z,
Z,
Figura 10.44
Problemas 1.2 Y 3.
* 2. a) Dibuje las rectas de carga de ac y de para la red que est en la figura 10.44 sobre las caracters+
ticas de la figura 10.45. b) Calcule el valor de pico a pico de J, y de V". a partir de la grfica en caso de que Vi tenga un valor pico de 10 mV Determine la ganancia de \'oltaj~ A, = V,/V y compare con la solucir. que se obtuvo en el problema l.
le (mA)
9
~
.
,
....;.
7
6
F '"
Jf
. i
c::::.
3
,', :tt:.. :. '

. ,.'
ccT: .,.
.
,.,; .
-. .
~ ..~
.. ~
.. ,
.l_!
~,~-:"
" .. , 1-:
't
10
15
20
25
502
3. a) b)
Determine la ganancia de voltaje A" para la red de la figura 10.44 para RL = 4.7 k.o., 2.2 k.o. Y 0.5 kQ, Cul es el efecto de disminuir los niveles de R L en la gar.ancia de voltaje? Cmo cambiarn Z;. Z" y A,_ "I~on la disminucin de los valores de R L ?
>;<
10.4 Efecto de la impedancia de la fuente (RJ
4. Para la red de la figura 10.46: a) Determine A, "l. Z, )' Zo

b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros que se determinaron en el inciso a. e) Determine A utilizando los resultados del inciso b. d) Calcule A, e) Detenn1.ne'A, utilizando el modelo r(. y compare los resultados con los que se obtuvieron en el inciso a. ' f) Cambie R, a 1 kQ Ydetermine Al Cmo cambia A l _ con el nivel de R,? g) Cambie R, a 1 kQ Y determine Al". Cmo cambia A, ,con el nivel de R,'? h) Cambie R, a 1 kQ Y determine A, '1 . Z, y Zo' Cmo cambian con el nivel de R,?
12 V
~!-----C~'-+----1
+
0.6 Hl
I ~F
---+
z,
~ I(
fi=180
Z"
f'
ill
.uF
o ~,
>;<
Figura 10.46
Problema 4.
10.5 Efecto combinado de Rs y RL
5. Para la red de la figura 10,47: a) Detennine A'-'L . Z y Z(I. b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros que se determinaron en el inciso (l. e) Detennine Al y Al' ,. d) Calcule A. e) Cambie RE. a 5.6 kQ Y determine Al', . Cul es el efecto de cambiar los niveles de RL sobre la ganancia? f) Cambie R, a 0.5 kQ (con RL en 2.7 kQ) Y haga sus comentarios sobre el efecto de reducir R, sobre Al g) Cambie R L a 5.6 ~ Y R, a 0.5 kQ Y determine los nuevos valores de Z y Z". Cmo se ven afectados los parmetros de impedancia al cambiar los niveles tanto de RL como de R,'?
24 V
4.3 k!l
~~~'----1
+
I
1,
IO~F
Z,
V,
} 560 kn
'-----11-(--T'-r+---<o Vo
fi = 80
IO~F
lW
v'\,
RLf2.7kn
---+
i .,.,.
I ~
-=F
Figura 10.47
Problemas 5, 17y21 .
Problemas
503
10.6 Redes BJf de CE
6. Para la configuracin con divisor de voltaje de la figura IOA8: a) Determine AVI't.' Z, y Zo' b) Dibuje el modelo de dos puenos de la figura 10.2 con los parmetros que se determinaron en el inciso a. e) Precise la gananciaA. utilizando el modelo del inciso b. d) Calcule la ganancia de corriente Al' e) Detennine Av' Zj y Zo utilizando el modelo r" y compare las soluciones.
16V
2.2kO 68 k!l
6.8~F
1"
v"
1,
V, o
)
6.8~
fJ
= 100
Z,
16 k!l
0.75 In
Z"
RL
5.6 In
lO~F
Figura 10.48
Problemas 6, 7 Y 8.
...
* 7.
a)
Dibuje las rectas de carga de de y ac para la red de la figura 10.48 sobre las caractersticas de la figura 10.45. b) Calcule el valor de pico a pico de le y de Va a partir de la grfica en caso de que Vi tenga un valor pico de 10 m V. Determine la ganancia de voltaje A" = Vo IVI y compare con la solucin que se obtuvo en el problema 6. Determine la ganancia de voltaje Av para la red de la figura 10.48 cuando R L == 4.7 kn, 2.2 kQ Y 0.5 ka. Cul es el efecto de disminuir los niveles de RL sobre la ganancia de voltaje? Zo y A. con la disminucin de los valores de RL ' b) Cmo cambiarn Z., , '7'L
8. a)
9. Para la red de emisor estabilizado de la figura 10.49: a) Determine AV:-<L ' Z y 20' b) Trace el modelo de dos puertos de la figura 10.2 con los valores que se detenninaron en el inciso a. c) Detennine la ganancia A y Av' d) Cambie Rs a 1 ill. Cul es el 'efecto sobre AV:-;L' Z, y Zo? e) CambieR s a 1 kn y calcule Av y Av,' Cul es el efecto de aumentar los niveles de Rs sobre A, y Av,? 18 V
3kil
680 k!l
I~
-Z, Problema 9.
P = llO
Zo
RL
O.82kQ
4.7 kQ
Figura 10.49
504
Captulo 10 Aproximacin a los sistemas: efectos de R, y RL
10.7 Redes emisor-seguidor
* 10.
Para la red de la figura 10.50: a) Determine A" \1.' Z, y Z". b) Trace el modelo de dos puertos de la figura 10.2 con los valores que se determinaron en el inciso a. e) Determine la ganancia Al y A\." d) Cambie R, a 1 kQ Y determine Al' y A, . Cul es el efecto de aumentar los valores. de R, sobre las ganancias de voltaje? e) Cambie R, a 1 kQ Y determine A"I.' 2, ') Z,," Cul ser el efecto de aumentar los niveles de R, sobre los parmetros: f) Cambie RL a 5.6 kQ )' determine A" y A", Cul es el efecto de aumentar los valores de RL sobre las ganancias de voltaje'? Mantenga R, en su nivel original de 0.6 kQ.
20 V
6.8 kl
\ ~ sL
V,
I'\
-z,
12kQ
f:'1;
'*"
j3 ::; 120
Figura 10.50 Problemas 10. 18 Y 22.
10.8 Redes CB
* 11.
Para la red de base comn de la figura 10.51: a) Detennine 2 1 ,2(1 Y A" 'L b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros del inciso a. c) Determine la ganancia AL' y A,." d) Determine AL y A,., utilizando el modelo r" y compare los resultados con los que se obtuvieron en el inciso c. e) Cambie R, a 0.5 kQ Y RL a 2.2 kQ Y calcule A" y A"" Cul es el efecto de cambiar los niveles de R, y R L sobre las ganancias de voltaje? f) Calcule Z" si se cambia R, a 0.5 kD. cuando todos los dems parmetros pennanecen como en la figura 10.51. Cmo se afecta Zu al cambiarlos niveles de R.,: g) Detennine Z cuando se reduce R L a 2.2 kQ. Cul es el efecto de cambiar los niveles de R L sobre la impedancia de entrada?
6V -22 V
:,
~ z,':I--<>-' -~I~-~O-----l~:.
-4-1
r::
.....
4.7."F
i ~ 1
2.2 kl (1,,1
~ 4.7 kU
I
4.7F
"l,~.
Jo
,
?
Problemas 11 y 19.
Figura 10.51
Problemas
505
-----~---
* 12.
10.9
Redes FET
Para la red JFET de autopolarizacin de la figura 10.52: a) Detennine A\, :-;L' Z y Z(I' b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros del inciso a. e) Detennine Ar y A,. o"~ d) CambieR L a6.8 k,Q y R~e a 1 kQ Y calcule los nuevos niveles deA" y AI _,' Cmo se afectan las ganancias de voltaje debido a los cambios en R se Y RL? e) Para los mismos cambios del inciso d calcule Z y 20' Cul es el impacto sobre ambas impedancias?
12 V
2.7kQ
10~F
-z,
lMQ
-Z.
0.5 1 k!l
RL
4.7 kQ
I20~F
...
Figura 10.52 Problemas 12, 20 Y 23.
...
...
13. Para la red fuente-seguidor de la figura 10.53: a) Detennine A , Z. y Z . b) Trace el mod~)~ d~ do; puertos de la figura 10.2 con los parmetros del inciso a. e) DetennineA\.yA,_: d) Cambie RL a4.7 kQy calcule los nuevos niveles deA,. y Av,' Cul es el efecto de aumentar los niveles de RL en ambas ganancias de voltaje: e) Cambie R~C al k,Q (con R L en 2.2 k,Q) Y calcule Al' y Av,' Cul es el efecto de aumentar los niveles de Rse en ambas ganancias de voltaje? f) Cambie RL a4.7 k,Q y Rse al kQy calcule 2 1 y Zv' Cul es el efecto sobre ambos parmetros?
12V
R,O'\
8.2 JlF V.
+
v,
~!---o'-'~-+I
0.5 kQ
'V
1
506
-Z;
2MQ
8.2~F
3.3 ill ~
...
...
fF
...
V.
2.2 ka
* 14.
Para la red de compuerta comn de la figura 10.54: a) Detennine A,. ,L' Z, y Z,,. b) Trace el modelo de dos puertos de la. figura 10.2 con los parmetros del inciso a. e) Detennine A,. y A,.,d) Cambie R L a 2.1 kQ Y caiculel\. y A, . Cul es el efecto de cambiar el nivel deR c sobre ambas ganancias de voltaje? e) Cambie R SCfi a 0.5 kQ (con RL en 4.7 kQ) Y calcule A,. y A, . . Cul es el efecto de cambiar el nivel de RSCii en ambas ganancias de voltaje'? f) Cambie RL a 1.2 kQ Y R'Cii a 0.5 kQ Y ealculeZ, y Z(J' ,Cul es el efecto sobre ambos parmetros'?
IX V
3.3 k.O:
~I-I-O-'-+ ' 1 ka
v,
R .
5.6MF
V"
z:-
1
~
1.2k!2
+
Figura 10.54
Problema 14.
10.11 Sistemas en cascada
'" 15. Para el sistema en cascada de la figura 10.55 con dos estados idnticos. calcule: a) La ganancia del voltaje eOrl carga en cada fase. b) La ganancia total del sistema. Al' y A" " e) La ganancia de corriente con carga en cada fase. d) La ganancia toral de corriente del sistema. e) Cmo se afecta Z debido ;:J segundo estado y Re f) Cmo se afecta Z(J debido al segundo estado y R., g) La relacin de la fase entre V" y Vi'
Ampliticador de emisor comn Z,= I kQ Z()=3.3kQ

A
Amplificador de emisor comn Z= I kQ

Z,,=3.3kQ
A
2.7 ka
'"
"" -420
",1 = --420
Figura 10.55
Problema 15.
Problemas
507
* 16.
Para el sistema en cascada de la figura 10.56, detennine: a) La ganancia del voltaje con carga en cada fase. b) La ganancia total del sistema. A\. y A\.,' c) La ganancia de corriente con carga en cada fase. d) La ganancia total de corriente del sistema. e) Cmo se afecta Zj debido al segundo estado y Re f) Cmo se afecta 20 debido al segundo estado y R.,' g) La relacin de la fase entre Vo y Vj'
R, V
Emisor-seguidor Z:50kQ
20=200:
A \'~L == 1
+
V,
'\
~~F
Z,
Amplificadorde emisor comn

Zi=I.2kQ Z,,=4.6kQ
1-_-1+'
IO~F
_
Z"
2.2kQ
"q
:-640

17. a) Escriba el archivo de entrada para PSpice para la red de la figura 10.47 y solicite el nivel de Vv para V" = 1 mY. Suponga una frecuencia de I kHz para los elementos capacitivos. b) Desarrolle el anlisis y compare con el nivel de A\., para el problema 5.
18. Repita el problema 17 para la red de la figura 10.50 y compare los resultados con aquellos del problema 10. 19. Repita el problema 17 para la red de la figura 10.51 y compare los resultados con aquellos del problema 11. 20. Repita el problema 17 para la red de la figura 10.52 y compare los resultados con aquellos del problema 12. 21. Repita el problema 17 utilizando BASIC. 22. Repita el problema 18 utilizando BASIC. 23. Repita el problema 20 utilizando BASIC.
508
Respuesta en frecuencia de transistores BJT

yJFET
11.1 INTRODUCCIN
CAPTULO
f
Hasta ahora, el anlisis se ha limitado a una frecuencia particular. Para el amplificador es una frecuencia que nonnalmente pennite ignorar los efectos de los elementos capacitivos. reduciendo as el anlisis sobre aquel que incluye nicamente elementos resistivos y fuentes de las variedades independientes y controladas. Ahora, investigaremos los efectos que causan sobre la frecuencia los elementos capacitivos ms grandes del circuito en el extremo de las frecuencias bajas. y los elementos capacitivos pequeos del dispositivo activo en las frecuencias altas. Debido a que este anlisis se extender a travs de un amplio rango de frecuencias, se usar la escala logaritmica, as como sus definiciones. Debido a que la industria emplea. por lo general, una escala de decibeles en sus grficas de frecuencia, se presenta el concepto de decibeles ms detallado. Las similitudes entre los anlisis de respuesta a la frecuencia de los BJT y los FET penniten que se les trate en el mismo captulo.
11.2 LOGARITMOS
No es posible escapar a la necesidad de sentirse cmodo con la funcin logartmica. El graficado de una variable entre lmites amplios, la comparacin de niveles sin enormes cifras y la identificacin de niveles de particular importancia en el diseo, revisin y procedimientos de anlisis, son caracteristicas positivas del uso de la funcin logartmica. Como primer paso para aclarar la relacin entre las variables de una funcin logartmica. considere las siguientes ecuaciones matemticas:
= bx,
= 10gb a
(ll.l )
Las variables a, b y x son las mismas en ambas ecuaciones. Si a se determina elevando la base b a la potencia x, la misma x ser el resultado si se toma el logaritmo de a a la base b. Por ejemplo, si b = 10 Y x = 2,
a
pero
= bx = (10)2 = 100
x = log/) a = loglo 100 ;:: 2
En otras palabras, si se pidiera encontrar la potencia de un nmero que diera como resultado un nivel particular, como el que se muestra a continuacin: 10,000 = 10"
509
el nivel de x podra ser detenninado usando logaritmos. Esto es.

x
= logiO
10.000
=4
En la industria elctrica/electrnica. y para la mayor parte de la investigacin cientfica. la base en la ecuacin logartmica se limita a 10 Y al nmero e = 2.71828 ... Los logaritmos de base 10 son Hamados logaritmos comtmes y los logaritmos base e se les conoce como logaritmos naturales. Resumiendo:
Logaritmo comn:
Logaritmo natural: Los dos estn relacionados por
x=logoQ
v=
10(1 0('
( 11.2)
(11.3 )
loge a = 2.3 loglo a
(11.4)
En las actuales calculadoras cientficas, el logaritmo comn est indicado, por lo generaL por la tecla Ilog y el logaritmo natural por la tecla
[!!l.
EJEMPLO 11.1
U sando la calculadora determine el logaritmo de los siguientes nmeros en la base indicada. loglo 106 b) log, e 3 e) .loglo 10-2 . d) log,e- I .
a)
Solucin
a)
b) 3
e)
-2
d) -1
Los resultados del ejemplo 11.1 revelan con ms claridad cmo el logaritmo de un nmero elevado a una potencia es simplemente la potencia del nmero. si es que el nmero es igual a la base del logaritmo. En el siguiente ejemplo. la base y la variable x no estn relacionadas por una potencia entera de la base.
EJEMPLO 11.2
Con la calculadora determine el logaritmo de los siguientes nmeros: a) loglo 64. b) log, 64. e) loglo 1600. d) loglo 8000. Solucin
a) 1.806 b) 4.159
e) 3.204
d) 3.903
Obsrvese que en los incisos a y b del ejemplo 11.2 los logaritmos logiO a y loge a estn relacionados como lo define la ecuacin (11.4). Adems, ntese que el logaritmo de un nmero no se incrementa en la misma forma lineal que el nmero. Esto es. 8000 es 125 veces ms grande que 64. pero el logaritmo de 8000 es slo 2.16 veces ms grande que la magnitud del logaritmo de 64. revelando con esto una relacin extremadamente no lineal. La tabla 11.1 muestra con mayor claridad cmo se incrementa el logaritmo de un nmero slo como el 510 Captulo 11 Respuesta en frecuencia de transistores BJT y JFET
exponente del nmero .. Si se desea el antilogaritmo de un nmero se emplean las funciones de la calculadora 10 x o eX.
TABLA 11.1
loglo !00
logw10 loglo 100
log][) 1.000
=O
=1 =2 =3 =4 =5 =6 =7 =8
log lO loglo logl(l logj() loglo
10.000 100,000 LOOO.OOO 10.000.000 100.000.000 Y as suce!>ivamente
Usando una calculadora, determine el antilogaritmo de las siguientes expresiones: a) 1.6 = lag 10 Q. b) 0.04 = log, u.
EJEMPLO 11.3
Solucin
a)
= 10 16 Teclas de calculadora: ya = 39.81

Q
III el I]J
12ndFI 110x
b)
a::: eO. 04
Teclas de calculadora: ya = 1.0408
Debido a que el resto del anlisis de este captulo emplea el logaritmo comn, revisemos ahora unas cuantas propiedades de los logaritmos empleando solamente el logaritmo comn. Por lo general, las mismas relaciones son ciertas para los logaritmos de cualquier base.
loglO 1 = O
(11.5)
Como lo muestra mejor la tabla 11.1. debido a que 100 = l.
(11.6)
que para el caso especial de a = 1 se convierte en

(11.7)
revelando que para cualquier b mayor de 1 el logaritmo de un nmero menor que 1 siempre es negativo. (11.8)
En cada caso, las ecuaciones que empleen logaritmos naturales tendrn el mismo fonnato.
11.2 Logaritmos
511
f
EJEMPLO 11.4
Usando una calculadora determine el logaritmo de los siguientes nmeros: al log,o 0.5. 4000 bl loglO--' 250 e) loglO (0.6 x 30). Solucin al b)
--0.3
log!04000 -log,o 250 ~ 3.602 - 2.398 ~ 1.204 4000 Verificacin: log,o-- ~ logIO 16 ~ 1.204 250 loglO 0.6 + loglO 30 ~ -0.2218 + 1.477 ~ 1.255 Verificacin: log,o (0.6 x 30) ~ log,o 18 ~ 1.255
e)
El uso de escalas logaritmicas puede expandir significativamente el rango de variacin de una variable particular en una grfica. La mayora del papel para grficas disponible es de la variedad semilogartmico o logartmico (lag-lag). El trmino semi (que significa la mitad) indica que solamente una de las dos escalas es logartmica y. en cambio, logartmico indica que ambas escalas son logartmicas. En la figura 11.1 aparece una escala semi logartmica. Obsrvese que la escala vertical es lineal con divisiones iguales. El espaciado entre las lneas de la grfica logartmica se muestra en la grfica.
mE =I1lIII:
II
\:lllII:
I
l:l:IlI=
I
3
?
I
4
11
I;~
4
8 9 1
=30% 10g,o 2 ~ 0.3010 =48% loglO 3 == 0.4771 log,0 4=0.6021 (,,60%)
I ~
/
\\
\ \
\ogI0 9 =0.9543 logo8=O.9031 10g 10 7 = 0.8451
8 9 1
loglO 6 == 0.7781
10g 1O 5 ~ 0.6999
Figura 11.1
Papel para grfica semilogartmica.
512
Capitulo 11
Respuesta en frecuencia de transistores BJT y JFET
El logaritmo de 2 en base lOes aproximadamente 0.3. La distancia de l (lag 10 1 = O) a 2 es por tanto el 30% de la distancia. El logaritmo de 3 en base JO es 0.477 1, o casi el 48% de la distancia (casi la mitad de la distancia entre los incrementos de potencias de lOen la escala logartmica). Debido a que !oglO 5 := 0.7. est marcado en un punto a170% de la distancia. Ntese que entre
cualquier de los dos dgitos aparece la misma compresin de lneas confonne se avanza de
izquierda a derecha. Es importante observar el valor numrico resultante y el espaciado. ya que las grficas tendrn, por lo general. solamente las marcas indicadas en la figura 11.2 debido a la faIta de espacio. Debe notar que las barras ms largas de esta figura tienen los valores numricos 0.3. 3 Y 30 asociados a ellas, las siguientes barras ms cortas tienen valores de 0.5. S Y SO Y las barras ms cortas 0.7. 7 Y 70.
casi la mitad (03)
(3)
(5) (7)
(30)
(50)(70)
,.---A--,
I
0.1
I
10
i
lOO
0.7
~ Cl'ii tres cuanos (0..5)
log
Figura 11.2 Identificacin de los valores numricos de las marcas en una escala logartmica.
Fjese cmo la graficacin de una funcin en una escala logartmica puede cambiar la apariencia general de la forma de onda, comparada con una graficacin en una escala lineal. La grfica de una lnea recta en una escala lineal puede producir una curva en una escala logartmica, y una grfica no lineal en una escala lineal puede tomar la apariencia de una lnea recta en una grfica logartmica. El punto importante es que los resultados extrados a cada nivel deben star correctamente etiquetados. desarrollando una familiaridad con el espaciado de las figuras 11.1 y 11.2. Esto es muy cierto para algunas de las grficas lag-lag que aparecen ms adelante en el libro.
11.3
DECIBELES
El concepto de decibel (dB) y los clculos asociados sern cada vez ms importantes en las secciones restantes de este captulo. El fondo que rodea al trmino decibeZ tiene su origen en el hecho establecido de que la potencia y los niveles de sonido estn relacionados con la base logartmica. Esto es, un incremento en el nivel de potencia, digamos de 4 a 16 W, no resulta un incremento del nivel de audio por un factor de 16/4 = 4. Se incrementar por un factor de 2, que se deriva de la potencia de 4 de la siguiente manera: (4)2 = 16. Para un cambio de 4 a 64 W, el nivel de audio se incrementar por un factor de 3, debido a que (4)3 = 64. En forma logaritmica, la relacin puede escribirse como log4 64 = 3. Para efectos de estandarizacin. se defini al beZ (B) mediante la siguiente ecuacin que relaciona los niveles de potencia PI y P2: bel
(11.9)
11.3 Decibeles
513
El tnnino be! se deriv del apellido de Alexander Graham Bel!. Sin embargo. se encontr que el be1 era una unidad de medicin demasiado grande para propsitos prcticos y, se defini el decibel (dB), de fonna que 10 decibeles ~ I be!. Por tanto, dB
(11. JO)
La clasificacin nominal de los equipos de comunicaciones electrnicas (amplificadores. micrfonos, etc.) est medido con frecuencia en decibeles. Sin embargo. la ecuacin (11.10) indica que la medicin de decibeles es una medida de la diferencia en magnitud entre dos niveles de potencia, Para una potencia final (de salida) especificada (P,) debe haber un nivel de potencia de referencia (P 1)' Por lo general se acepta que el nivel de referencia sea de 1 m W. aunque en ocasiones se aplica el estndar de aos anteriores de 6 mW. La resistencia que se asocia con el nivel de potencia de 1 ro W es de 600 n, elegida porque es la impedancia caractenstica de las lneas de transmisin de audio. Cuando se emplea el nivel de l mW como nivel de referencia, el smbolo de decibel aparece con frecuencia como dBm. En fonna de ecuacin,
P, G dBm = 101og 1o - --I 1 mW 600"
dBm
(11,11)
Existe una segunda ecuacin para los decibeles que se aplica frecuentement~. Puede describirse mejor mediante el sistema de la fIgura 11.3. Siendo Vi igual a algn valor V, P I ~ V? IR, donde R es la resistencia de entrada del sistema de la figura 11.3. Si Vi debiera aumentarse (o disminuirse) a algn otro nivel, V2 , entonces P'1 = ViIR. Si sustituimos en la ecuacin (1 1,10) para detenninar la diferencia resultante en decibeles entre los niveles de potencia,
dB
(11,12)
R,
Figura 11.3 Configuracin empleada en el anlisis de la ecuacin (11.12).
Es frecuente que se ignore el efecto de diferentes impedancias (R 1 '" R 2 ) Y se aplique la ecuacin 11.12 slo para establecer una base de comparacin entre niveles, voltajes o corrientes. Para situaciones de este tipo la ganancia en decibeles se le debe nombrar ms correctamente como la ganancia de volraje o corriente en decibeles para diferenciarla del uso comn de los decibeles, como se aplica a los niveles de potencia, Una de las ventajas de la relacin logartmica es la forma en que puede aplicarse a las etapas en cascada. Por ejemplo, la magnitud de la ganancia de voltaje general de un sistema en cascada es dada por
(l Ll3)
514
Captulo 11
Respuesta en frecuencia de transistores B.IT y JFET
Aplicando la relacin logartmica adecuada. da como resultado: G,
f
TABLA 11.2
= 20 loglo lA,) = 20 loglo IA"I + 20 10glO IA"I

+
20 laglO
lA,.,! + ... + 20 loglo IA,J
(dB)
(11.14)
Ganancia en voltaje V/V,

0.5 0.707
Nivel de dB
En palabras. la ecuacin establece que la ganancia en decibeles de un sistema en cascada es slo la suma de ganancia en decibles de cada etapa. esto es. dB (11.15)
-6
-3
O 6
2
10 40
20
32
Se elabor la tabla 1l.2 como un esfuerzo para desarrollar alguna asociacin entre los niveles dB y 1;:.s ganancias de voltaje. Obsrvese primero que una ganancia de 2 resulta un nivel dB de + 6 dB. Y una cada de resulta un nivel de -6 dB. Un cambio en Vo/V de 1 a 10. lOa 100 o 100 a 1000 da como resultado el mismo cambio de 20 dB en el ni vel. Cuando V" :::: VI' V(J/V :::: 1 y el nivel de dB es O. En una ganancia muy alta de 1000. el nivel de dB es 60 y. I en cambio. en una ganancia mucho ms alta de 10,000 el nivel de dB es de 80 dB. significa que el incremento es de solamente 20 dB como resultado de la relacin logartmica. La tabla 11.2 revela que las ganancias de voltaje de 50 dB o mayores deben reconocerse inmediatamente como demasiado altas.
100
1.000 10.000 etc.
40
60
80
Encuentre la magnitud de la ganancia que corresponde a una ganancia de decibeles de 100.
EJEMPLO 11.5
Solucin
Por la ecuacin (11.10), 100 dB --- loglo = lO PI por tanto.
P2
P2
PI
= 10 10 = 10,000,000,000
Este ejemplo muestra muy bien el rango de valores que deben esperarse de los dispositivos prcticos. Es cierto que, un clculo futuro que d un resultado en decibeles cercano a 100. debe ser por tanto cuestionado de inmediato.
La potencia de entrada a un dispositivo es 10,000 W a un voltaje de 1000 V. La salida de potencia es de 500 W y la impedancia de salida es de 20 Q. a) Encuentre la ganancia de potencia en decibeles. b) Obtenga la ganancia de voltaje en decibeles. c) Explique por qu concuerdan o difieren los incisos a y b. Solucin a)
EJEMPLO 11.6
G dB
= =
Po lO loglo P,
-10(1.301)
500 W lO 10glO - - -
lO kW
1 lO logl~ = -10 loglo 20 20
= -13.01 dB
b)
G,
= 2010"10 b b
Vo
Vi
= 20 loglo - - = 2010"10 -'-------'-'--'1000" 1000 V
VPR
I
V(500 W)(20 !1)

10
= 20 1010 - = 20 10010 = -20 loglo 1000 "10 e)
lOO
= -20 dB
R =-'
I
v2
Pi
(1 kV)' ""1""O""k-:-'W""
= -10-4 = 100 n "'" Ro = 20 n

11.3 Decibeles
10 6
515
f
EJEMPLO 11.7
Un amplificador de 40 W de potencia nominal de salida se conecta a una bocina de 10 Q. a) Calcule la potencia de entrada que se requiere para una salida a potencia total si la ganancia de potencia es de 25 dB. b) Deduzca el voltaje de entrada para la salida especificada si la ganancia de voltaje del amplificador es de 40 dB. Solucin
a)
40W 40W 40W Por la ecuacin (11.10): 25 = 10 loglO - - ::} P; =1 = 3.16 x 102 P; antlog (2.5) 40W 316 == 126.5 mW
b)
Gv = 20 log,o -
Vo
::} 40 = 20 loglO VI V
Vo
Vo = antilog 2 = 100 V; Vo =
vPR = Y(40 W)(10 n) =

Vo
20 V
V; = 100 =
20 V
100 = 0.2 V = 200 mV
11.4 CONSIDERACIONES GENERALES SOBRE LA FRECUENCIA

La frecuencia de la seal aplicada puede tener un efecto pronunciado sobre la respuesta de un
circuito simple o de varias etapas. Hasta ahora, el anlisis se hizo para el espectro de frecuencias
medias. A bajas frecuencias encontraremos que los capacitores de acoplamiento y de desvo ya
no pueden reemplazarse por la aproximacin de corto circuito, debido al incremento de reactancia

de estos elementos. Los parmetros dependientes de la frecuencia de los modelos de pequea seal, y las capacitancias parsitas asociadas con el dispositivo activo del circuito. limitarn la respuesta en alta frecuencia del sistema. Un aumento en la cantidad de etapas de un sistema en cascada tambin limitar la respuesta en las altas y bajas frecuencias. La magnitud de las curvas de respuesta de ganancia de un sistema de amplificador con acoplamiento Re. directamente acoplado. y acoplado por transformador, se proporcionan en la figura 11A. Obsrvese que la escala horizontal es logartmica para pennitir una grfica que se extienda desde las regiones de baja frecuencia hasta las de alta. Para cada grfica se defini una regin de frecuencia baja, media y alta. Adems, la principal raZn de la cada en ganancia a las frecuencias baja y alta tambin se indic entre parntesis. Para el amplificador con acoplamiento Re, la cada a bajas frecuencias se debe a la reactancia cada vez mayor de ee> e, o eE' y su lmite de alta frecuencia est determinado por los elementos capacitivos parsitos del circuito. y la dependencia en frecuencia de la ganancia del dispositivo activo. Una explicacin de la cada de ganancia para el sistema acoplado por transfonnador requiere una comprensin bsica de la "accin de transformador" y del circuito del transformador equivalente. Por el momento, digamos que se debe slo al "efecto de corto (entre las terminales de entrada del transformador) de la reactancia inductiva magntica a bajas frecuencias (XL 2ifL). La ganancia debe ser obviamente en f = O, debido a que en este punto ya no hay un flujo cambiante a travs del ncleo para inducir un voltaje secundario o de salida. Como lo indica la figura 11.4, la respuesta a alta frecuencia la controla principalmente la capacitancia parsita entre las vueltas de las bobinas del primario y secundario. Para el amplificador acoplado directamente no hay capacitores de acoplamiento o de desvo que causen una cada de la ganancia a bajas frecuencias.
516
Captulo 11
t lA u
A\.-.,
0,707A l'm,
I-IV"I ,
-
f
,--------+;I Ancho de banda I
I
(Las capacitancias parsitas de

la red y los dispositivos activos y la dependencia en frecuencia de la ganancia del transistor.
"
"
(Ce
e,
---\~t--:;_............_------------;;;;;;;: ...... ~-,~-
.,
o CE)
Baja frecuencia
lO
V
J,
'RbUlbO)
Frecuencia media
,
lOO
,
1000
,
10,000 Ca)
,
100,000
I Alta frecue.!!.:,j~
1 MHz
10 MHz
f(escala logaritmica)
tIIAul;II;,'I~ _ _ _ __
r-
'v'
Ancho de
banda--------~
A
\0""
====~2::============::::==:~~':-~Transformador
-CTranSfOrmador)
I
.....
0707A ." ,
\./
\
i ~cuenCia
JO
i Baja
Frecu~ncia media
Alta fre~ncia
J,
I 01 lA I --1 -1,VI ,
1)
lOO
1000 Cb)
10,000
100,000
(escala logartmica)
IV:
..
A
'",cd
0707A,<""
'e==================::::::",. . __
,
10Cf,) lOO 1000 10,000
Ce)
'-0-_______ Ancho de banda _ _ _ _ _ _ _ _
(Las capacitancias parsitas de la red y los dispositivos activos y la dependencia en frecuencia
, 1 , ~or,FETObUlbO)
h
100,000 1 MHz
f(escala logartmica)
~/ ~r:~~~~nanCia del
Figura 11.4 Ganancia en funcin de la frecuencia para a) amplificadores con acoplamiento Re; b) amplificadores acoplados por transformador; c) amplificadores acoplados directamente.
Como lo seala la figura, es una respuesta plana hasta la alta frecuencia de corte, por las cuales se determinan las capacitancias parsitas del circuito o la dependencia en frecuencia de la ganancia del dispositivo activo. La magnitud de la ganancia es igualo muy cercana al valor de banda media. Para poner las fronteras de frecuencia a una ganancia relativamente alta, se escogi que O.707A, fuera la lmed ganancia a los niveles de corte. Las frecuencias JI y f 2 correspondientes son denominadas generalmente como las frecuencias de esquina, corte, banda, o de media potencia. Se escogi el multiplicador 0,707 debido a que en este nivel la potencia de salida es la mitad de la potencia de salida en la banda media, esto es, a las frecuencias medias,
y a las frecuencias de media potencia
11.4 Consideraciones generales sobre la frecuencia
517
f
y
H/'F
= O.S?
(11.16)
()med
El ancho de banda de cada sistema se detennina por f

ancho de banda (BW) = J,
1 Y ~.
esto es.
(11.17)
-JI
Para aplicaciones de naturaleza de comunicaciones (audio, video) es ms til una grfica en decibeles de la ganancia de voltaje en funcin de la frecuencia que aparece en la figura 11.4. Sin embargo, antes de obtener la grfica logartmica. por lo general se normaliza la curva. como se seala en la figura 11.5. En esta figura, la ganancia para cada frecuencia est dividida entre el valor de banda media. Obviamente. el valor de banda media es 1. corno se indica. A las frecuencias de media potencia el nivel resultante es de 0.707 = 1I--J 2. Ahora. puede obtenerse una grfica en decibeles aplicando la ecuacin 11.12 de la siguiente manera:
20log lo
A,
A \'med
(11.18)
0.707 f------,t-'-------------------"'~
10
JI
100
1000
lo.(m
100,000
J~
MHI.
lO ,\'lH/_ (escala )ogar1tmica)
Figura 11.5
Grfica de ganancia normalizada en funcin de la frecuencia.
A las frecuencias de banda media, 20 loglO 1 = O Y a las frecuencias de corte. 20 lag 10 1rJ2 = -3 dB. Ambos valores estn indicados con claridad en la grfica de decibeles resultante en la figura 11.6. Entre ms pequea es la relacin de la fraccin. ms negativo ser el nivel de decibeles.
10
lOO
1000
IO.()()()
100.000
OdBf-----~~~----~------~--------~~T_--~-------L----
lo
I MHz
10 MHz
-3 dB
-6dB -9dB -12dB
figura 11.6 Grfica en decibeles para la ganancia normalizada en funcin de la frecuencia de la figura 11.5.
Para la mayor parte de la exposicin que viene a continuacin, se realizar una grfica de decibeles para las regiones de frecuencias baja y alta. Recuerde la figura 11.6 para pennitir una visualizacin de la respuesta del sistema total. Debe comprenderse que la mayora de los amplificadores introducen un desplazamiento de fase de 180 0 entre las seales de entrada y salida. Ahora, este hecho debe ampliarse para indicar que slo ocurre en la regin de la banda media. A bajas frecuencias, hay un desplazamiento de fase tal que Vo se retrasa de Vi por un ngulo cada vez mayor. A altas frecuencias el desplazamiento de fase caer a menos de 1800 . La figura 11.7 es una grfica de fase estndar para un amplificador con acoplamiento RC
518
Captulo 11
<):
1
I
(fase de V n a V)
.'6() ~
2iO
I:-::()<--~
(JO
[)
--.....-
__+I_____________~
I
f, 1(lO
100n
i ()
IO.oon
I D.(lOO
f:
I \1Hl
10 :'I.lHz
(c~c~tla
logartmica
Figura 11.7 Grfica de fase para un sistema amplificador con acoplamiento RC
11.5 ANLISIS A BAJA FRECUENCIA, GRRCA DE BODE

En la regin de baja frecuencia de un amplificador con BJT o FET de una sola etapa, la combinacin R-C. se forma por los capacitares Ce CE y C s del circuito y los parmetros resistivos del circuito, y es la que determina las frecuencias de corte. Puede establecerse un circuito R-C similar al de la figura 11.8 para cada elemento capacitivo y determinar la frecuencia en que el voltaje de salida cae a 0.707 de su valor mximo. Una vez que se detenninan las frecuencias de corte debidas a cada capacitar. pueden compararse para establecer cul detenninar la frecuencia de corte en baja frecuencia del sistema. Nuestro anlisis comenzar con la serie de combinaciones R-C de la figura 11.8 y el desarrollo de un procedimiento que resultar una en grfica de la respuesta a la frecuencia con el mnimo de tiempo y esfuerzo. A frecuencias muy altas,
;--11---""---<+' e v, , R
Figura 11.8 Combinacin

R-C que definir una baja
frecuencia de corte.
<>--<>----<>--.,-----0
+
R
v,
Xc
= --=Ofl
27rfC
<>--------+----0
Figura 11.9 Circuito R-C de la figura 11.8 a frecuencias muy altas.
o----<>
o,...-~---<>
y el equivalente de corto circuito puede sustituir al capacitar. como se muestra en la figura 11.9. El resultado es V o := Vi a altas frecuencias. En!; O Hz,
X =--= =oofl C 27rfC 27r(O)C

y la aproximacin de circuito abierto puede aplicarse como se ve en la figura 11.1 O con el resultado de Vu ; O V. Entre los dos extremos, la relacin Av = Va Ni variar como lo indica la figura 11.11. Conforme aumenta la frecuencia, disminuye la reactancia capacitiva, y aumenta el voltaje de entrada. porque aparece entre las tenninales de salida.
+
v,
Figura 11.10 Circuito R-C de la figura 11.8 a f = O Hz.
on; ~----------I
o~~--------+------------------------c ~ f
r"=
v,/v,
Figura 11.11
Respuesta a baja frecuencia para el circuito R-C de la figura 11.8.
11.5 Anlisis a baja frecuencia, grfica de Bode
519
Los voltajes de salida y entrada se relacionan por la regla de divisor de voltaje de la siguiente manera: v = RV i
o
R + Xc
estando determinada la magnitud de Vo por
Para el caso especial cuando Xc = R,

Vo
VR2 + X~
RV
= -----;"~R~V=='"
VR2 + R2
= -V2fj2-2R-2 = -V2-2R- = -v2-2 Vi

(11.19)
RV
RV,
IA"I
cuyo nivel se indica en la figura 11,11. En otras palabras. a la frecuencia en la que Xc = R, la salida ser el 70.7% de la entrada para el circuito de la figura 11.8, La frecuencia a la que esto ocurre est especificada por 1
Xc = 27rf,C
y
R
( 11.20)
f =-1
27rRC
En trminos de logaritmos,
Gv = 20 IOglO Av
mientras Av == V/Vi
= 20 IOglO
1 v2
= -3
dB
=1 o Vo == Vi (el valor mximo),

Gv
= 20 IOglO 1 = 20(0) = O dB
En la figura 11.6 podemos reconocer que hay una cada de 3 dB en la ganancia desde el nivel de banda media cuando! = 11, En un momento encontraremos que un circuito Re determinar la frecuencia de corte a baja frecuencia para un transistor BJT, y JI se determinar por la ecuacin (11.20). Si la ecuacin de ganancia es escrita como
A
v
Vo
Vi
= __ R_ = ____ = __-'-__
R - jX c 1 - j(XciR) 1 - j(liwCR) 1 - j(li2-rrfCRl
y se usa la frecuencia definida antes.

1 A, = - - - - 1 - j (fIj) En la forma de magnitud y fase, (11.21)
A = _V_o =
v
Vi
VI +
I tan - \Jif) (Nj)' .

~~~
(11.22)
magnitud de A,. fase 4: de V(J a V,
520
Capitulo 11
Para la magnitud, cuando f = f"
f
, I I
lA , I =
VI +
(lf
= ;; = 0.707 ..... -3 dB v 2
En forma logartmica, la ganancia en dB es

A,(dB)
= 20 lOglO VI
+I(Nf)2
= -20 log,o I
= -m(20) lOglO[ 1 + (]
= -lO loglO[1
Para las frecuencias donde f <.g
+ ;
(f )2]'12
(]rJ
-10 log,o (
JI
o (fl !f)2 ~ 1, la ecuacin anterior puede calcularse por
A,(dB) =
f, )2 f
-
y finalmente,
f ' - _ _ _ _ _ _ _ _ _.....Jf
A"(dB'
= -20 log lO
f,
~
(11.23)
JI
Ignorando la condicin f ~ JI por un momento, una grfica de la ecuacin (11.23) en una escala logartmica de frecuencias producir un resultado de naturaleza muy til para futuras grficas en decibeles.
A f=f,:
f, f
f, f
=1
= 2
y -20 loglO I = O dB y -20 loglO 2 '" -6 dB y -20 IOglO 4 '" -12 dB -20 loglO lO = -20 dB
f, f f= -tGf,: f, f
= 4 =
lOy
Una grfica de estos puntos se muestra en la figura 11.12, desde 0.1 f, af,. Ntese que esto resulta una lnea recta cuando se grafica en una escala logartmica. En la misma figura tambin
Figura 11.12 Grfica de Bode
1A"",
1,
O
10
(escala lineal)
para la regin de baja frecuencia.
/-2010g ,o 1 =OdB
1,/4
I
//2
I
1,
1
","
21,
... __ ...
-3 -6 -9
-12
______ L ____ .L _
:
_ ,.-- \
--
3/,
51,
10/,
f(escala logaritmica)
______ ~ ____ ~~ , , '
,
\
"
Respuesta en frecuencia real
-6 dB/octava o -20 dE/dcada
\ -20 log"
NI
521
se traza una lnea recta para la condicin de OdB paraf P JI' Como se dijo antes. los segmentos de linea recta (asntotas) son solamente exactos para O dB cuandof Y JI y la lnea con pendiente cuando /1 ~ f Sin embargo. sabemos que cuando f = JI' hay una cada de 3 dB desde el ni vel de banda media. Empleando esta infonnacin junto con los segmentos rectos. permite una grfica 10 suficientemente exacta de la respuesta de frecuencia. como se indica en la misma figura. La grfica de segmentos lineales formada por las asntotas y puntos de corte asociados se le llama grfica de Bode de la magnitud en funcin de la frecuencia. Los clculos anteriores y la curva misma muestran que:
Un cambio en frecuencia por un/actor de 2, equivalente a 1 octava, resulta un cambio de 6 dB en la relacin, tal como se observa por el cambio en ganancia de
J/2 aJI
Como se indica por el cambio en ganancia def/2 aft.
Para un cambio de 10:1 enlrecuencia, equivalente a 1 dcada, hay un cambio de 20 dB en la relacin, como se seala entre las frecuencias deI/lO Y/I
Por tanto, en el futuro puede obtenerse con facilidad una grfica en decibeles para una funcin que tenga el fonnato de la ecuacin (11.23). Primero obtenga!]. slo a partir de los parmetros del circuito, y luego tr.ace dos asntotas. una a lo largo de la lnea de O dB Y la otra a partir deJ, y con una pendiente de 6 dB/octava o 20 dB/dcada. Luego encuentre el punto de 3 dB que corresponda aJ, y trace la curva.
EJEMPLO 11.8
+ v,
0--11----.---<>
O.lI'F
Para el circuito de la figura 11.13: a) Determine la frecuencia de corte. b) Trace las asntotas y localice el punto de -3 dB. c) Dibuje la curva de respuesta en frecuencia.
Solucin
1
a)
JI
= 27rRC
(6.28)(5
X 103
1 0)(0.1
10- 6 F)
'" 318.5 Hz
b) Y e) Ver la figura 11.14.
1
1,
-3
-6 -9
-12
A.(dB)
31.8? Hz)
(318.5 Hz) (637 Hz)
(3185 Hz)
2/, 3/, 51, 10/, 0r-------~--7r--~~P-~--,_------10 //2
1,
-15
-18
-21
Figura 11.14 Respuesta en frecuencia para el circuito R-e de la figura 11.13.
522
Captulo 11
La ganancia a cualquier frecuencia puede determinarse a partir de la grfica de frecuencia de la siguiente manera: .
pero
A,
(11.24)
Por ejemplo. si
A'(dBJ
= -3 dB.
10(-3120)
Av = VD = V,
10(-0.15)
~ 0.707
como se espera
La cantidad 10-0 15 se determina usando la funcin lO~ que se encuentra en la mayora de las computadoras cientficas. A partir de la figura 11.14. A,(dBI -1 dB enf = 2fl = 637 Hz. La ganancia en este punto es
A =-= v Vi
y
VD
10.20
(A",,) =
10(-1/20)
10(-0.05)
= 0.891
VD = 0.891 V,
o V" es 89.1% de VI af= 637 Hz. El ngulo de fase de e se determina de
e=
a partir de la ecuacin (11.22).
Para frecuencias f
<{
tan-I
fl f
(11.25)
JI'
Por ejemplo. sifl = lOO!,
Paraf = f l
Paraf ~ fJ'
Por ejemplo. si f = 100fl.
11.5
Anlisis a baja frecuencia, grfica de Bode
523
En la figura 11.15 se proporciona una grfIca de = tan- 1 U/J). Si aadimos el desplazamiento de fase de 180' introducido por un amplificador. se obtendr la grfica de fase de la figura 11,7. La respuesta en magnitud y fase de cada combinacin R-C se ha establecido. En la seccin 11.6 se volver a graficar la frecuencia de cada capacitor importante para la regin de baja frecuencia en una combinacin R-C y, se detenninarn las frecuencias de corte para cada uno a fin de establecer la respuesta a baja frecuencia del amplificador BJT.
90'"
~ -- -'"
d,
v,,, v,
.....- - - -
45"
----~~~-~'c-1",,_
1 '_
'1'
0.1/,
0.2/,
0.3!, 0.5/,
1,
2/,
3/,
--
t--J...
lO!,
f
5/,
Figura 11.15 Respuesta de fase del circuito R-Cde la figura 11.8.
11.6
RESPUESTA A BAJA FRECUENCIA, AMPUFICADOR BJT
El anlisis de esta seccin emplear la configuracin de polarizacin del BJT a divisor de voltaje, pero los resultados pueden aplicarse a cualquier configuracin BJT. Slo ser necesario encontrar la resistencia equivalente adecuada para la combinacin R-C. Para el circuito de la figura 11.16, los capacitares C" Ce y CE determinarn la respuesta a baja frecuencia. Ahora. examinaremos el impacto de cada uno en forma independiente y el orden listado.
Figura 1 I.16 Amplificador BJT cargado con capacitores que afectan la respuesta a baja frecuencia.
es
Debido a que C, est conectado casi siempre entre la fuente aplicada y el dispositivo activo, la forma general de la configuracin R-C se establece por el circuito de la figura 11.17. La resistencia total es ahora Rs + R Yla frecuencia de corte, como se dijo en la seccin 11.5 es
524
Captulo 11
Respuesta en frecuencia de transistores BJT y Jl'ET
fL
;-----
( 11.26)
2;r:(R, + Ri)C,
A frecuencias medias o altas. la reactancia del capacitor ser lo suficientemente pequea para permitir una aproximacin de corto circuito para el elemento. El voltaje Vi estar relacionado a Vs por ( 11.27)
+ v. '\,
I
Rr
f
+
Sistema
J ,
.......... v,
R,
Figura 11.17
A f L , el voltaje Vi ser el 70.7% del valor detenninado por la ecuacin (11.27). suponiendo que el' es el nico elemento capacitivo que controla la respuesta a baja frecuencia. Para el circuito de la figura 11.16. cuando analizamos los efectos de debemos suponer que eE y Ce estn realizando su funcin de diseo o el anlisis ser muy difcil de controlar; es decir, que la magnitud de las reactancias de eE y Ce pennite emplear un equivalente de corto
Determinacin del efecto de es en la respuesta en baja frecue~cia.
es
circuito al comparar con su magnitud con la de las otras impedancias en serie. Usando esta
hiptesis, el circuito equivalente de ac para la seccin de entrada de la figura 11.16 aparecer como se muestra en la figura 11.18.
+
h,~ = f3r,.
...
Figura 11.18
Equivalente en ac para Cs'
El valor de R; para la ecuacin (11.26) se detennina mediante (11.28) El voltaje Vi aplicado a la entrada del dispositivo activo puede calcularse si se usa la regla de divisor de voltaje: (1129)
Sistema
l R"
Thvenin
Ya que el capacitor de acoplamiento est conectado con frecuencia entre la salida del dispositivo activo y la carga aplicada, la configuracin R~C que detennina la frecuencia de corte debida a Ce aparece en la figura 11.19. A partir de la figura 11.19 la resistencia en serie total es ahora Ro + RL' Y la frecuencia de corte debida a Ce se detennina por
(11.30)
Figura 11.19 Determinacin del efecto de Ce en la respuesta en
baja frecuencia.
Si se ignora los efectos de C, y CE' el voltaje de salida Vo ser el 70.7% de su valor de banda media afLc0 Para el circuito de la figura 11.16, el circuito equivalente de ac para la seccin de salida con V;; O V aparece en la figura 11.20. El valor resultante para Ro en la ecuacin (11.30) es simplemente (11.31)
'" v,
Re.........
...
...
'1
R"
+
V"
RL
Figura 11.20 Equivalente en ac para Ce con V, " OV
11.6 Respuesta a baja frecuencia, amplificador B.IT
525
.~-l~l
Figura 11.21 Determinacin del
r------,
CE
Para determinar f L debe obtenerse el circuito "visto" por eL' como se muestra en la figura \\.2\. Una vu qul se estable<:e el nivel de Re' la frecuencia de corte debida a CE puede determinarse con la siguiente ecuacin:
(11.32) eiecto de CE en la respuesta en

baja frecuencia.
Para el circuito de la figura 11.16, el equivalente de ac que "ve" El valor de Re se determina por tanto.
eE aparece en la figura 11.22.
donde R: = R, 11 R, 11 R,. El efecto de e E sobre la ganancia se describe mejor en una forma cuantitativa, recordando que la ganancia para la configuracin de la figura 11.23 se da por
Figura 11.22 Equivalente en ac para CE"
...
f----cl'"
V,o------1
Figura 11.23 Red empleada para describir el efecto de CE en la ganancia del amplificador.
La ganancia mxima est disponible obviamente cuando R/.. es cero obms. A bajas frecuencias. con el capacitar de desvo CE en su estado equivalente a "circuito abierto", RE aparece en la ecuacin de ganancia anterior y resulta la ganancia mnima. Conforme la frecuencia aumenta, la reactancia del capacitor e E disminuye, reduciendo la impedancia en paralelo de Rf. y C t hasta que el resistor RE es efectivamente 'puesto en corto" por Ce El resultado es mximo o la ganancia de banda media determinado por Al" = -Relre , EnIL ,la ganancia ser 3 dB menor que el valor de banda media determinado con RE "en corto'. r. Antes de continuar, no olvide que C.I ., Ce y E afectarn slo la respuesta a baja frecuencIa. Al nivel de las frecuencias de la banda media pueden insertarse los equivalentes de corto circuito para los capacitares. Aunque cada uno afectar la ganancia Al' = VjV en un rango de frecuencia similar, el mayor punto de corte a baja frecuencia determinado por el' Ceo CE tendr el mayor impacto, ya que ser el ltimo localizado antes del nivel de banda media. Si las frecuencias estn relativamente distantes. la frecuencia de corte ms alta determinar en esencia la frecuencia de corte baja para el sistema completo. Si hay dos o ms frecuencias de corte altas", el efecto elevar la frecuencia de corte baja y reducir el ancho de banda resultante del sistema. En otras palabras, hay una interaccin entre los elementos capacitivos que puede afectar la frecuencia baja de corte resultante. Sin embargo, si las frecuencias de corte establecidas por cada capacitor estn lo suficientemente separadas. puede ignorarse el efecto de uno sobre el otro con un alto grado de precisin. un hecho que se demostrar en el siguiente ejemplo.
EJEMPLO 11.9
a)
Determine la frecuencia de corte inferior para el circuito de la figura 11.16, usando los siguientes parmetros:
C,: = 20!lF.
R.= . 1 kQ, R, =40kQ, R, = 10 ka, RE =2kQ. Re = 4 kQ,
RL ~ 2.2 k
f3=
b)
\00,
T()=oo
n,
Vee =20V
Grafique la respuesta de frecuencia con una grfica de Bode.
526
Captulo 11
Solucin
a) Detenninar re para las condiciones de de:
f
f3R E = (100)(2 kO) = 200 kO
~
IOR 2 = 100 kO
El resultado es:
10 kO(20 V) = 200 V = 4 V 10 kO + 40 kO 50
con
1E
_ VE _ 4 V - 0.7 V _ 3.3 V _
-
RE
2 kO
r
-- -
2 kO
1.65 mA
por tanto.
y
,=
26 mV 1.65 mA
15.76 fl
f3r, = 100(15.76 O) = 1576 O = 1.576 kfl
Ganancia en la banda media:
A = Vo = -RcIlRL = _ (4 kO)II(2.2 k!1) "" -90 'Vi r, 15.76 n

La impedancia de entrada
Zi = Ri =
RIIR211f3r,
= 40 k01l1O kOII1.576 kO
"" 1.32 kO
y de la figura
11.24.
---,-,R",Y-,:':Vi = --=
R, +R,
Vi = R, = 1.32 kO = 0.569 V, R, + R, 1.32 kO + 1 kO A, =

s
por tanto.
-E. = -E._' =
V Vs
V V Vi Vs
(-90)(0.569)
= -51.21
+
R,
v,
Figura 11.24 Determinacin del efecto de R s sobre la ganancia A,.,.
c: ,
Ri = RIIR211f3r, = 40 k01l1O kOII1.576 kO "" 1.32 kO
1 1
= (6.28)(1 kO
iL,
= 21T(R,
+ Ri)e,
+ 1.32 kO)(10
LF)
iL, "" 6.86 Hz

11.6 Respuesta a baja frecuencia, amplificador B.IT
527
Para verificar el resultado que se calcul, el circuito se analizar usando PSpice y los nodos definidos en la figura 11.25. El archivo de entrada de la figura 11.26 revela que la respuesta se debe slo a C,. con Ce y CE puestos a niveles muy altos de I Farad para asegurarse que puedan
aproximarse mediante equivalentes de corto circuito. El nivel de V.I _ fue puesto a 1 m V para
proporcionar un nivel para Vo que sea comparado con facilidad con la ganancia del sistema. La respuesta de PROBE de la figura 11.27 revela que la frecuencia de corte determinada por C, es muy cercana a 7 Hz. El nivel de corte se determin en (0.707)(51.21 m V) = 36.21 m V. Obsrvese que la respuesta PROBE usa una escala logartmica para la frecuencia y una escala lineal para el voltaje de salida Vo = V (7. O).
V cc o:o:20V
i
Re R,
C,
11
m
4Hl
40kQ
m
~ = lOO
Ce
11
I~F
10
1 kQ
[TI
"
~F
W
R,
IOkQ
R
:FCE=20~F
2,')
RF
>2Hl
d.
Figura 11.25 Determinacin de los nodos de la red de la figura 11.16 para un anlisis PSpice.
Frequency response of BJT circuit - Fig. 11.25 (Effect of es only)
****
VCC 4
CIRCUIT DESCRIPTION
o o
20V
RBl 4 J 40K RB2 J OlOR Re 4 5 4K
RE 6 RS :2
2K
1 lK
RL 7
2.21(.
es
*CE and ce made very large(so they have no effect)
:2 J lOUF CE 6 o lF ce 5 ? 1F Q1 5 3 6 QN
.HODEL QN NPN(BF:IOO IS=5E-15) VS 1 o AC 1M .AC LIN 1001HZ 100HZ .PROBE .OPTIONS NOPAGE
.ENO
Figura 11.26 Determinacin del efecto de es en la respuesta a baja frecuencia de un

amplificador BJT.
528
Captulo 11
Respuesta en frecuencia de transistores BJf y JFET
f
Frequency response of BJT circui t - Fig. 11.25 (Effect of
50mY ................... _ ...................... - ...................... _ ................... .
es
only)
40my'
'e: .,'. '- _______________/ ' /
30mY
20mY;
,
- -d'
OmV ~ -_. --. ------ _ --._- - .+- - - -- - - - ," l. -:.~ .0+--- _ , ~* ______ +- _____ ________ _~
1. Oh
O
3. Oh
Oh
Frequency
30h
lOOh
V(7,O)
Figura 11.27
!L,
= -2-?T(-=R:--'+'--=-R-c-J--=C-
c
1
=---:-:c:::--:-:-:-::-c--::-::-:-:::-c.".-= (6.28)(4 kn + 2.2 kfl)(1 LF)
== 25.68 Hz
Para investigar los efectos de e e se modifica el archivo de entrada de la fIgura 11.26 para que CC; 1 J1F con CS ; 1 F Y CE ; 1 F El resultado es el archivo de salida de la figura 11.28, que comprueba los resultados que se obtuvieron antes.
R, = REII(
=
R; = R,IIRJIIR, =
+
1 kHll40 kHlllO kH == 0.889 k}
r,)
= 2
kHll(0.8~~kn
=
+ 15.76 n)
2 knll(8.89 n + 15.76 fl)
2 k}1124.65 } == 24.35 n
LF)
(6.28)(24.35 l)(20
3058.36
327 Hz
Para CE se modifica el archivo de entrada de la figura 11.26, de manera que CE; 20 J1F con CS ; 1 F YCC ; 1 F La respuesta de PROBE de la figura 11.29 confirma el resultado terico. El hecho de quefL sea significativamente mayor quefL ofL ' sugiere que ser el factor predominante en la dethminacin de la respuesta a baja fnbcuencia para el sistema completo. Para
11.6 Respuesta a baja frecuencia, amplificador BJT
529
f
Frequency response of
B~T
cireuit - Fig. 11.25 (Effeet of Ce only)
sOmv
r--------------------~-------------------------+---------------------~----------------------1
~+
36.2ImV~----_--.----------------
30mV
20mV
I I
I
. t
I I
I I
I
I
I
, I f 26Hz : Ornv .;.----------.-----------. . . --------------_________ -+__________________ 1. .... -:: _____________________+
L ::::
1 ,
Figura 11.28 Efecto de Ce en la respuesta a baja frecuencia del amplificador BJT de la figura 11.25.
1.0h , V(7,O)
3.0h
lOh Frequency
30h
lOOh
Frequency response of BJT eircuit - Fig. 11.25 (Effect of Ce only)

SOmV
T--------------------...... -----------------------
-+_. --- - - ---- -. - - - - -- -
--"+0------ ------- ---- -- ----1
40IDV +
36.2ImV
r-.----------- -- ---- --.----------
lOmV~
Figura 11.29 Efecto de CE en la respuesta a baja frecuencia del amplificador BJT de la figura 11.25.
i 7H . If:::-3 : OtaV: +------________________ +- _______________________ --+- ________________ _____ ..... _L._':!_:~ __: ___: ________.;.
lOh
30h
lOOh Frequenc:y
300h
1 .OKh
,V(7,O)
530
Captulo 11
probar la precisn de nuestra hiptesis, se obtuvo el circuito completo y la grfica de la figura 11.30. Obsrvese la fuerte similitud con la grfica de la figura 11.29; la nica diferencia visible es la mayor ganancia a ms bajas frecuencias de la figura 11.29. b) Se mencion antes que las grficas dB se normalizan, por lo general. si se divide la ganancia de voltaje Al' entre la magnitud de la ganancia a banda media. Para la figura 11.16, la magnitud de la ganancia a banda media es 51.21 y naturalmente, la relacin lA \' lA rmJ ser 1 en la regin de banda media. El resultado es una asntota de O dB en la regin de banda media, como se muestra en la figura 11.31. Definiendo afL como lo indica la frecuencia
ro
Frequency response of BJT circuj t - Fig. 11.25 50mV ...... - -_. _.. _.. -. --.... -. -_. -. _ . -- ---" .... ..,.. ....... --' _.. _........... -_... .. ~ ~
-.~.
--. ":-
40mV
,.-.\
:---
-~---- -~- ~--
."----
------~
30mV +
20mV'
lOmV ,
OmV
l. _ ... _. ___ .__ .. _ ._._ .. _ .. ___ .... ----... -_.- -.. _. ---~_. -.. -___ --_ .......... .1 __ ~ ,__-:, _~~.'..f:!!._ .-- .--1
30h lOOh 300h
1, OKh
lOh oV(7,Ol
Frequency
Figura 11.30 Efecto neto de Cs ' Ce y CE en la respuesta a baja frecuencia del amplificador BJT de la figura 11.25.
Grfica de Bode Dcada
_~ ~o:-.:-I_._-,__ -_-_---i-l-1i-,-_----f-+--r--+--T-r-:;'1=o-()():_:
-6 -9
-12
20 dB
/ _-_-_-_-:-'":'\---:'.r i~~~~miCa)
Nivel de banda
media
-15
-\8
-21
-24 -27
-30
-i2 dBJoctav~
Figura 11.31 Grfica de baja frecuencia para la red del ejemplo

11.9.
11.6 Respuesta a baja frecuencia, amplificador BJT
531
de corte inferior fl' puede dibujarse una asntota a --{j dB/octava, como se seala en la figura 11,31, para hacer la grfica de Bode y nuestra envolvente para la respuesta reaL A f, la curva real est a -3 dB por abajo del nivel de la banda media, como lo define el nivel de O,707A Vmod , permitiendo, por tanto, el trazo de la grfica de la curva de respuesta en la frecuencia real, como se muestra en la figura 11.31. Se traz una asntota a -6 dB/octava a cada frecuencia definida en el anlisis anterior para demostrar que para ese circuito,fLEes el que determina el punto de -3 dB, No es sino hasta cerca de -24 dB que fLc comienza a afectar la forma de la envolvente. La grfica de magnitud muestra que la pendiente de la asntota resultante es la suma de las asntotas que tienen la misma direccin de pendiente en el mismo intervalo de frecuencia. Obsrvese en la figura 11.31 que la pendiente ha cada a -12 dB/octava para frecuencias menores defLc' y puede descender a -18 dB/octava, si las fres frecuencias de corte definidas en la figura 11.31 estuvieran mucho ms cerca. Usando PROBE puede lograrse una grfica de 20 loglOlAv/AVm.,,1 = A~/Avmo}dB' recordando que si V, = 1 mV, y la magnitud de IAJA~m,,1 es la misma que IVo/A~m)' ya que Vo tendr el mismo valor numrico que A~, La grfica resultante de la figura 1132 revela el cambio en pendiente de la asntota enfLc' y cmo la curva real sigue la envolvente creada por la grfica de Bode, Adems, obsrvese la cada de 3 dB enf"
Frequency response of BJT circui t - FiQ, 11,25 OS Plot)

O ! ..........-_.--- --f- --~ -..._.o_. ____ -- -....-.. ---------.-------.-... ;~~(j'.':i-::::::::::~.
r,
~~----------------------/. /
:
:
f Le
/1
:
:
/.
-10
~ 2OdBidecacl<
- 6dB/octave
-~1.
-30t
h
I./
f /
- 12dB1octave
,l
-4OdBIdocade
-40 . -0--.. --_____ ..... ,,_0"-_______ --0.-___ ... _ ..... __ -__ --__ -____ -__ --__ . . _ --__ o" ____ .. ____ ___ -+
~_
10h 30h DB(Y(7)O,051Y)
100h
Freque-ney
300h
1, OKh
Figura 11.32 Grfica dB de la respuesta a baja frecuencia del amplificador BJT de la figura 11.25.
Recuerde mientras pasamos a la siguiente seccin, que el anlisis de esta seccin no se limita al circuito de la figura 11.16. Para cualquier configuracin de transistor es necesario simplemente aislar cada combinacin R-C formada por un elemento capacitivo y detenninar las frecuencias de corte. Las frecuencias resultantes precisarn si hay una interaccin fuerte
532
Captulo 11 Respuesta en lrecuencia de transistores BJT y JFET
entre elementos capacitivos para la determinacin de la respuesta general, y cul elemento tendr el mayor impacto para establecer la frecuencia de corte inferior. El anlisis de la siguiente seccin ser muy similar al de esta seccin, cuando delimitemos las frecuencias de corte inferior para el amplificador a FET.
11.7 RESPUESTA A BAJA FRECUENCIA, AMPLIFICADOR FET

El anlisis del amplificador FET en la regin de baja frecuencia ser muy parecido al del amplificador BJT de la seccin 11.6. Tenemos otra vez tres capacitores de inters, como se muestra en el circuito de la figura 11.33: Ce' Ce y Cs' Aunque la figura 11.33 se usar para establecer las ecuaciones fundamentales, el procedimiento y conclusiones pueden aplicarse a la mayora de las configuraciones a FET.
VDn
Ro
+
V,
r~-t
"v
Vi
Ce
R.
R(I
V"
1
Figura 11.33
Rs
...
...
lC
J,
Elementos capacitivos que afectan la respuesta a baja frecuencia de un amplificador lFET.
CG
Para el capacitor de acoplamiento entre la fuente y el dIspositivo activo, el circuito equivalente de ac aparecer igual que en la figura 11.34. La frecuencia de corte determinada por CG ser
(11.34)
que es un equivalente exacto de la ecuacin (11.26). Para el circuito de la figura 11.33, (11.35)
-R,
Sistema
Figura 11.34 Determinacin del efecto de CG sobre la respuesta a baja frecuencia.
11.7 Respuesta a baja frecuencia, amplificador FET
533
Por lo general, Re ~ Rse ' y la baja frecuencia de corte se determinar principalmente por Re y Cc ' El hecho de que Re sea tan grande, pennite un nivel relativamente bajo de Cc ' mientras se mantiene un nivel de frecuencia de corte bajo parafL,.
Para el capacitor de acoplamiento entre el dispositivo activo y la carga, el circuito de la figura 11.35 dar resultado, pero tambin es una copia exacta de la figura 11.19. La frecuencia de corte resultante es
f L,
Para el circuito de la figura 11.33,
~ ------
(11.36)
27r (R" + RL )Cc
(11.37)
Sistema
R"
Determinacin del efecto
Sistema
_
R"
=;: c,
Figura 11.35
de Ce en la respuesta a baja frecuencia.
Figura 11.36 Determinacin del efecto de (<; en la respuesta a baja frecuencia.
Para el capacitor de fuente, C s' el nivel de resistencia importante se puede ver definido en la figura 11.36. La frecuencia de corte es
(11.38)
Para la figura 11.33 el valor resultante de R,,:

(11.39)
que para rd == 00 Q llega a ser

( 11.40)
EJEMPLO 11.10
a)
Determine la frecuencia de corte inferior para el circuito de la figura 11.33 con los si guientes parmetros:
CG ~ 0.01 pF, Cc ~ 0.5 J1F,
R", ~ 10 kO,
IDss~ 8 mA,
RG ~ 1 MO,
Cs ~ 2 J1F RD ~ 4.7 kO, Rs ~ 1 kO,
RL ~ 2.2 kO
b)
Grafique la respuesta en frecuencia usando una grfica de Bode.
534
Captulo 11
Solucin
a) Anlisis De. Graficando la curva de transferenc,a de ID = I DSS(] - V GJVp)2 y sobreponiendo la curva definida por Ves = -1rJ? s resultar una interseccin en Vese := -2 V e 1DQ == 2 mA.Adems.
gmO
= 21DSS = IVpl
2(8 mAl 4V
= 4 mS
g =g mO
111
-= (] - -VGS,) VI'
=4mS ] - - - =2mS -4 V
(-2 V)
Ecuacin (11.34):
f L,. =
JL,
21T(10 kD
+ ] MO)(O.OI .tF) ~ 15.8 Hz

]
~
Ecuacin (I 1.36):
21T(4.7 kO
+ 2.2 kO)(0.5 .tF)
46.13 Hz
es:
- R '1 ] Rec Sr gm
,-- ] k D l1 l- = 2 mS
-
I k0110.5 kO =' 333.33
Ecuacin (11.38):
fL
h(333.33 fi)e2 .tF)
= 238.73 Hz
Debido a que fu es la mayor d~ las tres frecuencias de corte, es entonces la que define la frecuencia de corte inferior para el circuito de la figura 11.33. b) La ganancia en la banda media del sistema est determinada por
A'm" = Vo = -gmCRDIIRd = -(2 mS)(4.7 kD1I2.2 kD) V;

= - (2 mS)( 1.499 kD)
== -3
Si se usa la ganancia de la banda media para normalizar la respuesta del circuito de la figura 11.33 resultar la grfica de frecuencia de la figura 11.37, verificada a su vez por la respuesta de PROBE de la figura 11.38.
Figura 11.37 Respuesta a baja frecuencia para la configuracin

JFET del ejemplo 11.10.
Gr:tica de Bode
o
-3
0.1
\000
J(escala logartmica)
-6
-~
,
Respuesta en frecuencia real
-12 -15 -18

-12 dE/octava
-40 dB/dcada
-21
535
f
Loio' frequency response of JFET amplifier VOO 4 O 20V
f'ig. 11.. JJ
RG 3 O lMEe
RSIG 2 1 lOR
RS 6 O 1R RO 4 5 4.71< RL 7 O 2.2K
ce
ce
:2 3 O.OlUF
5 7 Q.5UF
6
es
2UF
BETA~500E-6)
JI 5 3 6 J'N
.MODEL JN NJF(VTO=-4V CWl 3 o SPF

CW2 7 o 6PF VSIG 1 o AC lKV
.AC DEC 1010HZ 10KHZ

.OP
.PROSE
.OPTIONS NOPAGE .END
o ............. ............... .............._ ...........:. ..::.: ..'-" ...=-= ...= .. = ... ..

~ ~ ~
Lo~ frequen~y
response of JFET
~mpl 1
fier - Fig
11_33
~~~~-
-3~--------------------
-5
-30 +.- ------ --- ... -------------- ........ 0_- -_.-.

10h 30h OB(V(7l/3E-3l 100h
_o .....
_--"0-.- 0---- ___
.
o - - _. - . . . . . . . . . - -- --- - - - - - _
300h
Frequency
1.0Kh
3. OKh
lOKh
Figura 11.38 Anlisis PSpice del amplificador JFET del ejemplo 1 L 10.
11.8
CAPACITANCIA DE EFECTO MILLER
En la regin de alta frecuencia los elementos capacitivos de importancia son las capacitancias interelectrdicas (entre terminales) internas del dispositivo activo. y la capacitancia del alambrado entre las terminales del circuito. Los grandes capacitares del circuito que controlan la respuesta a baja frecuencia fueron reemplazados por sus equivalentes de corto circuito debido a sus bajos niveles de reactancia.
536
Captulo 11
Para amplificadores inversores (un desplazamiento de fase de 1800 entre la entrada y la salida. da como resultado un valor negativo para A,J, la capacitancia de entrada y salida aumenta debido a un nivel de capacitancia sensible a la capacitancia interelectrdicas que hay entre las terminales de entrada y salida del dispositivo y la ganancia del amplificador. En la figura 11.39 dicha capacitancia de "retroalimentacin" est definida por C
r=
-1+
\
\{
l.
I
I
{t
-l,
+
A,
V" =-
R,
V,
v"
..J..
Figura 11.39 Red empleada en la derivacin de una ecuacin para

la capacitancia Miller de entrada.
Aplicando las leyes de corriente de Kirchhoff se tiene que
li
U sando la ley de Ohm se obtiene
= 1, + 12
Vi 1, = Ri
(1 - A,)Vi
Vi 1=I .Z'
e
12 =
Vi - Va
XcJ
XC,
Sustituyendo. obtenemos
_V,
Z
y
= _Vi + .::.(::...l_-",A=,),-V-,-i
R Xc,
-=-+----R
I Z
Xc/O - A,)
1
pero
---'- = - - - - - = Xc.
1 - A,.
w(l - AJC!
Xc,
------CM
1 1
-=-+-Z
X CM
estableciendo el circuito equivalente de la figura lIAD. El resultado es una impedancia de entrada equivalente a la del amplificador de la figura 11.39, que incluye la misma Ri que hemos
manejado en los captulos anteriores; pero se le aadi un capacitor de retroalimentacin
+v,
/,
z,
Figura 11.40 Demostracin del impacto de la capacitancia por efecto Miller.
11.8 Capacitancia de efecto Miller
537
magnificado por la ganancia del amplificador. Cualquier capacitancia interelectrdica en las terminales de entrada del amplificador se aadir en paralelo con los elementos de la figura 11.40. Por tanto. el efecto Miller de la capacitancia de entrada se define por
(11041)
Esto nos muestra que:
Para cualquier amplificador inversor, la capacitancia de entrada ser incrementada por una capacitancia de efecto Miller sensible a la ganancia del amplificador, y la capacitancia interelectrdica estar conectada entre las terminales de entrada y salida del dispositivo activo.
El dilema de una ecuacin como la ecuacin (11.41) es que a altas frecuencias la ganancia
A ser una funcin del nivel de CM . Sin embargo. ya que la ganancia mxima es el valor de ban-
d~ media, usar el valor de banda media resultar el nivel ms alto de eM y un escenario de peor caso. Por tanto, se emplea por lo general el valor de la banda media para A, en la ecuacin (11.41). La razn ms importante sobre la restriccin de que el amplificador sea de la variedad inversora, es ahora ms aparente cuando se examina la ecuacin (11.41). Un valor positivo de A" resultaria una capacitancia negativa (para A, > 1). El efecto Miller tambin incrementar el nivel de la capacitancia de salida, el cual tambin debe considerarse cuando se determine la frecuencia de corte a alta frecuencia. En.!a figura 11041 estn en su lugar los parmetros importantes para precisar el efecto Miller. Si se aplican las leyes de corriente de Kirchhoff resultar
con
La resistencia Ro por lo general es lo suficiente grande para permitir que se ignore el primer trmino de la ecuacin, comparado con el segundo, y suponiendo que
10 Sustituyendo Vi
= Vo - Vi
Xc!
=V/A
en Av = V/Vi dar como resultado
lo =
y
Vo - VoIA, Vo(l - IIAJ = XC, Xc,
I - l/A, lo -= Vo Xc! cI
"
"
"
vi
538
v, A =, V.,
-lo Ro
t/,
+
V,
Figura 11.41 Red empleada en la

derivacin de una ecuacin para
....
la capacitancia Miller de salida.
Captulo 11 Respuesta en frecuencia de transistores B.IT y JFET
= -""'---l - l/A,
XCI
= - - - - - =- wC(l - l/A,)
y da como resultado la siguiente ecuacin para la capacitancia de salida Miller:
(l1.42a)
Para la situacin comn donde Al' 3> 1, la ecuacin 01.42a) se reduce a

(l1.42b)
En las siguientes dos secciones aparecern ejemplos delllso de la ecuacin (11.42) cuando investiguemos la respuesta en alta frecuencia de los amplificadores BJT y FET.
11.9 RESPUESTA EN ALTA FRECUENCIA, AMPLIFICADOR BJT

En el extremo de alta frecuencia, se encuentran dos factores que definirn el punto de -3 dB: la capacitancia de circuito (parsita e introducida) y la dependencia en frecuencia de h,(/J).
Parmetros de la red
En la regin de alta frecuencia el circuito Re que nos preocupa tiene la configuracin que aparece en la figura 11.42. Si las frecuencias son cada vez ms altas, la reactancia Xc disminuir en magnitud, y dar como resultado un efecto de corto a la salida; por lo mismo, disminuir la ganancia. La derivacin que neva a la frecuencia de esquina para esta configuracin Re sigue lneas similares a las que se localizan en la regin de baja frecuencia. La diferencia ms significativa est en la forma general de Av que aparece a continuacin:
1 A,=---1 + jU!f2)
(11.43)
que resultar una grfica de magnitud como lo muestra la fIgura 11.43, Yque lene una cada de 6 dE/octava con la frecuencia en aumento. Obsrvese que!, est en el denominador de la relacin de frecuencia, en lugar que en el numerador como sucede con!, en la ecuacin (11.21).
Figura 11.42 Combinacin Re que definir una alta frecuencia de corte.
(escala logartmica)
Figura 11.43
Grfica asinttica,
como lo define la ecuacin (11.43).
En la figura 11.441as diversas capacitancias parsitas (C b" Cb , y C,,) del transistor se incluyeron con las capacitancias del alambrado (C w ,C w ) introducidas durante la constrnccio. En la figura 11.45 aparece el modelo equivalente de alta frecuencia para el circuito de la figura 11.44. Ntese la ausencia de los capacitares C" Ce y CE' que se supone, estn en estado de 11.9 Respuesta en alta frecuencia, amplificador BJT
539
- - _ . - --_ __._-..
R, Ce
t-----'".,-,--1(--C,
:r~
Figura 11.44 Red de la figura 11.16 con los capacitores que afec1an la respuesta en alta
frecuencia.
+
v,
,,
e ni .. 1... "j"
I I
,,,
,,'#
/,'-_
,, :;: Ca ,,
ebe
...
C,.= C w,. + Cbe = CM 1" R,
+
Figura 11.45
v'\
Modelo equivalente
--
R,:I R2
de ac para alta frecuencia para la

red de la figura 11.44.
I
e,v '
ii0
R,
I
: 1= C,
~/"
'd
>~ Re
v"
J.. ...
>
RL :
=Fe,
corto circuito en estas frecuencias. La capacitancia C incluye la capacitancia del alambrado de entrada , la capacitancia de transicin be y la capacitancia Miller CM , . La capacitancia e o incluye la capacitancia del alambrado de salida ew,,' la capacitancia parsita Cee y la capacitancia Miller de salida CM,; En general, la capacitancia e be es la mayor de las capacitancias parsitas, y Cee la ms pequea. La mayora de las hojas de especificaciones proporcionan slo los niveles de Cb, y Cb" pero no incluyen a C", a menos que afecte la respuesta de un tipo particular de transistor en un rea especfica de aplicacin. La determinacin del circuito equivalente Thvenin para los circuitos de entrada y salida de la figura 11.45 resultarn las configuraciones de la figura 11.46. Para el circuto de entrada la frecuencia de -3 dB se define por
(11M) 21tRTh C.
, '
(a)
lb)
figura 11.46 Circuitos Thvenin para las redes de entrada y salida de la red de la figura 11.45.
540
Captulo 11
f
con (11.45)
(11.46)
A muy altas frecuencias. el efecto de e reduce la impedancia total de la combinacin en paralelo de R, K:!: R y e en la figura 11.45. El resultado es un nivel reducido de voltaje a travs de ej' una reduccin en lb y una ganancia para el sistema. Para la red de salida,
fff"
= --21CRTh ,Co
(11.47)
con
y
(H.48)
(11.49)
A muy altas frecuencias, la reactancia capacitiva de Co disminuir y, por consecuencia, se reducir la impedancia total de las ramas en paralelo de salida de la figura 11.45, El resultado neto es que Vo tambin declinar hacia cero confonne la reactanciaXc sea cada vez ms pequea. Cada una de las frecuenciasfH, y I H "defmen una asntota de -6 dB/octava, como se muestra en la figura 11.43. Si los capacitares parsitos fueran los nicos elementos que detenninaran la alta frecuencia de corte, la frecuencia ms baja podra ser el factor determinante. Sin embargo, la disminucin de hfe (o {3) con la frecuencia tambin debe considerarse para ver si su frecuencia de corte es menor que la de f H o f H '
Variacin de h'e (o fJ)

La variacin de hre (o [3) con la frecuencia se aproximar con algn grado de precisin a la siguiente relacin:
h hf' = -__~fi"'m,,'""--_ . 1 + Nlfp )
(11.50)
El uso de h, en vez de f3 en alguna parte de este material descriptivo se debe en principio al hecho de que los fabricantes emplean, por lo general, los parmetros hbridos cuando tratan este parmetro en sus hojas de especificacin o en otros lugares. La nica cantidad indefinidafp- se determina por un conjunto de parmetros empleados en el modelo 7C hbrido O Giacoletto; y se aplica con frecuencia para representar mejor al tranSIStor en la regin de alta frecuencia, y aparece en la figura 11,47. Los diversos parmetros merecen una explicacin. La resistencia r bb' incluye las resistencias de contacto, el volumen y de propagacin de la base. La primera se debe a la conexin real de la base, la segunda incluye la resistencia de una terminal externa con la regin activa de los transistores y la ltima es
B
_"VVV
b'
"V"
,,'.
f,.,
rw
1
rb't=gb'~
~ I',
:
~~,
,I'
1
re = hoc gm
V"e
!:: C",
Figura 11.47 Circuito equivalente de ac Giacoletto (o Jr hbrido) de transistor en alta frecuencia y pequea seal.
11.9 Respuesta en alta frecuencia, amplificador BJT
541
la resistencia real dentro de la regin activa de la base. Las resistencias rb'e' 'ce y rb'c son las que se encuentran entre las tenninales indicadas cuando el dispositivo est en la regin activa. Lo mismo se aplica para las capacitancias Cb,c y eh,c' aunque la primera es una capacitancia de transicin y la ltima es de difusin. Una explicacin ms detallada de la dependencia de la frecuencia sobre cada uno puede encontrarse en varios textos fcilmente disponibles. En trminos de estos parmetros,
fa (que aparece a veces como! ) =
jJ
lfe
27C( b',
e) b',
gb" e
(11.51)
o debido a que el parmetro hbrido h, se relaciona con gb' e mediante g m = h Je , mcd Je
(l1.52)
Si vamos un paso ms adelante, encontraremos que
y si usamos las aproximaciones

y
dar como resultado la siguiente forma para la ecuacin (11.50):
(U.s3)
La ecuacin (11.53) revela que debido a que r, est en funcin del diseo de la red:
fft est en funcin de las condiciones de polarizacin.

El formato bsico de la ecuacin (11.50) es exactamente el mismo al de la ecuacin (11.43);
y si extraemos el factor multiplicante h'm,/ revelamos que h, caer de su valor de la banda
media con una pendiente de 6 dB/octava, como se muestra en la figura 11.48. La misma figura tiene una grfica de hfIJ (o a) en funcin de la frecuencia. Obsrvese el pequeo cambio en hfIJ para el rango de frecuencia seleccionado, lo que descubre cmo la configuracin de base comn presenta mejores caractersticas de alta frecuencia que la configuracin de emisor comn. Ntese tambin la ausencia de la capacitancia por efecto Miller, debido a la caracterstica no inversora de la configuracin de base comn. Por esta razn, los parmetros de alta frecuencia de base comn en lugar de los parmetros de emisor comn se especifican con ms frecuencia para un transistor, en especial para aquellos diseados especficamente para operar en las regiones de alta frecuencia. La siguiente ecuacin permite una conversin directa para determinar f{3 si estn especificadas fa ya.
f~ = fa (1 - a)
(11.54)
Una cantidad llamada producto de ganancia-ancho de banda se define para el transistor por la condicin
11 + )(f%)
542
Captulo 11
h(,=,
1- 1
J
40dB
Valor en la banda media de h,.
/ 1.0 ~~;-;+;;....~--===:::::-~
0.707
~-3dB l~_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _-=~' 30 dB'
20dB
lOdB
! he I =
Valor en la banda meda de hfb
\OdB~/:::::::::::::::::1:::::::t:::::::~~ -3dB~
-IOdB -20dB
0.1 MHz
1.0 MHz
lO,OMHz
100.0 MHz
1 kMHz
10 kMHz
F'gura 11.48 h'e y hfb en {uncin de la frecuencia en la regin de alta frecuencia.
por lo que
La frecuencia a la cuallh)dB O dB se indica porfTen la figura 11.48, La magnitud de h, en el punto defindo por la condicin (fT ~ f est dada por
i>
por lo que
(produclo ganancia-ancho de banda)
(11.55)
(1156)
con
( 1157)
Sustituyendo con la ecuacin (1153) afp en la ecuacin (1155) se obtiene:
Ir '" !3m'd--------"-----21r!3m'dT,(Cbe
+ Che)
(11.58)
543
f
EJEMPLO 11.11
Para la red de la figura 11.44, con los mismos parmetros que los del ejemplo 11.9. es decir,
R.=lkQ, ., R=40kQ, R,=IOkQ, RE =2kQ, Rc =4kQ, RL =2.2kQ
C, = 10 ,uF,
Cc = I,uF
CE =20,uF
f3
= 100.
con la adicin de
Che = 36 pF.
a)
b)
Che = 4 pF.
C" (
= I pE
Cl\',
= 6 pE
C w"
= 8 pF
e)
d)
f?eterminefH y f H . Encuentrefp yf,.. " Grafique la respuesta en frecuencia para las regiones de baja y alta frecuencia con los resultados del ejemplo 11.9 y los resultados de los incisos a y b, Obtenga una respuesta PROBE para el espectro de frecuencia completo y comprelo con los resultados del inciso c.
Solucin
a)
Del ejemplo 11.9:

A. (amplificador) = -90 'm1
RTh;
R,IIRIIR,IIR i =
I kal140 klllo kllL32 k
== 0,531 ka
con
C = C w, + Che + (1 - AJC"e
= 6 pF
=
36 pF
[1 - (-90)]4 pF
406 pF
= ~--=--=-::-:--:-~--:::-:--;::21TRTh C 211(0.531 ka)(406 pF)
fH
= ,
= 738.24 kHz
RTh , = RcllRL = 4 ka112,2 k = 1.419 ka

Cn = Cw"
=
+ C" + CM"
= 8 pF
+ I pF + (1 -
_~0)4 pF
13,04 pF
-:-:=---=-= 21TR ,C
Th
o
1 ----=-------211(1.419 kO)(13,04 pF)
= 8.6 MHz
b) Aplicando la ecuacin (11.53) se obtiene
f~ = - - - - ' - - - - - -
21Tf3m'drACbe
+ C b,)
1 = ----~----:-,..--,,----:--,----:=211(100)(15,760)(36 pF
+4
pF)
= ----'------211(100)(15,76 a)(40 pF)
2.52 MHz
Ir = f3m'df~ = (100)(2.52 MHz)
= 252 MHz
544
Captulo 11 Respuesta en frecuencia de transistores BJT y JFET
e)
Vase la figura 11.49. Tanto f~ como f H " bajarn la alta frecuencia de corte por abajo del nivel determinado porf H .f~ est cercano afH y, por tanto, tendr un mayor impacto que f H . En cualquier caso, el ancho de banda ser menor que el definido slo porfH . Para los pa'rmetros de este circuito, la alta frecuencia de corte estar relativamente cercana a los 600 kHz .
IAun:cd
I
dB
100
AF.
fH,
1 kHz
ff3 / IOMHz
100 YlHz
10kHz
100kHz
~MHz
o
-)
-5
1 - - - - - BW----...
-lO
-15
. ~ + 20 dB/dcada
-12 dB/octava
-25 ;-
figura 11.49 Respuesta er:

frecuencia completa para ia red de la figura 11.44.
Por tanto, la ms baja de las frecuencias superiores de corte define el ancho de banda mximo posible de un sistema.
d) En la figura 11.50 aparece el archivo de entrada para obtener la respuesta PROBE usando PSpice. Los niveles de las capacitancias parsitas no se incluyen en el enunciado del modelo,
1u"'..i. lrequefl(;y response of BJT cucuit - Fig. 11.44 (Q cap.

VcC 4 o 20V
" wirinq cap.)
RRl 4 ] 40K RB2 3 O lOK

Re 4 5 4K
RE 6 o 2K RS .2 1 lK
es
RL i o 2. 2K 2 J lOUF
CE 6
5 7 lUF eRE 3 6 36PF ese 5 ) 4PF eeE 5 6 lPF

Ql 5 3 6 QN
ce
20UF
.MODEL QN NPN(BF=lOO IS=5E-15)
eWl J o 6PF
CW2 7
VS 1 o AC lKV
o 8PF
.AC DEC 1010HZ lOOMEGHZ

.PROBE .OPTIONS NOPAGE .END
Figura 11.50 Anlisis PSpice de la respuesta en frecuencia completa de la red de la figura 11.44.
11,9 Respuesta en alta frecuencia, amplificador BJT
545
debido a que ste pide niveles de capacitancia con polarizacin cero. Los niveles que aparecen en el ejemplo son slo en las condiciones de polarizacin establecidas para la red, y por tanto se consideran como parmetros de la red. El comando DEC en el enunciado de anlisis .AC especifica que la frecuencia se lleve de manera logartmica de 10 Hz a 100 MHz en intervalos de dcadas, para proporcionar una cantidad suficiente de puntos de datos para una buena graficacin logartmica. La respuesta de salida de la figura 11.51 no incluye los efectos de!~ , pero apoya el anlisis realizado en los incisos a a e para la regin de alta frecuencia. La baja frecuencia de corte est cerca de los 327 Hz definida por!L" y la frecuencia de corte alta est cercana a los 600 kHz. En otras palabras, aunque!H. est ms de una dcada arriba de/H ,' tendr un impacto en la frecuencia de corte de -3 dB.
Ful1 frequeney response of BJT cireuit - Fig. 11.44

OT ------------.. . -__
f 1(327H2.) fH ---:;~,;;--:.:-~--~--~--~--~-~=-~--=--~--~-~--"'+c;--"'-~. l '

o --
rI
_.: ----r-.. . -------..... --.. . _. ----_. ----;I :
;;
60CIkHz
f,~,
-3
-------
':
-5 +
-10+
"'
~t
-~1+
-25
t t
._----.. -.. . ---_ ... -----.. . ------------.. . ----.--------.. ----------.. . --------.__ ...... --- -_._-_._~
lOKh 100Kh 1.0Mh lOMh l00Mh
Frequency
-30 --
10h 100h 1.OKh OB(V(7)0.051)
Figura 11.51 Respuesta en frecuencia. completa de la red de la figura 11.44,
11.10
RFSPUFSTA EN ALTA FRECUENCIA, AMPUF1CADOR FET
El anlisis de la respuesta en alta frecuencia del amplificador FET se har en forma muy similar a la que se hizo para el amplificador BIT. Como se seala en la figura 11.52, existen capacitancias interelectrdicas y de alambrado que determinarn las caractersticas de alta frecuencia del amplificador. Los capacitares Cg, y Cgd varan de I a 10 pF, mientras que la capacitancia Cd , por lo general es bastante ms pequea con valores entre 0.1 y 1 pF.
546
Captulo 11
C,d
r------jII----r---T----o V"
,,
~---
,,
Figura 11.52 Elementos capacitivos que afectan la respuesta en alta frecuencia de un amplificador JFET.
Debido a que la red de la figura 11.52 es un amplificador inversor, aparecer una capacirancia por el efecto Miller en el circuito equivalente de ac para alta frecuencia que aparece en la figura 11.53. A altas frecuencias, C se aproximar a un equivalente de corto circuito, y Vgs caer en valor y reducir la ganancia general. En las frecuencias donde Co se acerque a uno igual que el corto circuito, el voltaje de salida paralelo Vo caer en magnitud.
R,.,\
+ +
v,
v"
'\,
R(;
C,
!h.l ...
IV"
1
fH,
=
RIII VI:'
..-
'd
RI)
RI.
-:::Th 2 1
-.::-
ICo ...
Hgura 11.53 Circuito eq uivalente de ac en alta frecuencia para la figura 11.52 .
Las frecuencias de corte definidas por los circuitos de entrada y salida pueden obtenerse encontrando primero los circuitos Thvenin equivalentes para cada seccin, como se muestra en la figura 11.54. Para el circuito de entrada,
1 21rRTh , C. ,
= 'so 11 RG
(11.60)
(11.59)
RTh
con
C = C w, + C g, + CM,
(11.61)
RTh , ~R""
1I
Ro
RTh, ~RDIIRL
II 'd
'VV'v
+
El>,
'\,
I
(al
1 T
C '
'tN\,
1
E""
'\,
I
(b)
1 T
C '
FIgunl 11.54 Los circuitos Thvenin equivalentes para a) el circuito de entrad& Y b) el circuito de salida.
11.10 Respuesta en alta frecuencia, amplificador FET
547
J
y y para el circuito de salida,
(11.62)
(11.63)
con
y
(11.64)
CM()
=~ -~)C A
~
(11.65)
gd
EJEMPLO 1l,12
a)
Determine la alta frecuencia de corte para la red de la figura 11.52 usando los mismos parmetros que los del ejemplo 11.10: CG = 0.01 J.F,
Ce = 0.5 J.F,
R,'
Cs =2J.F
10 kA RG = 1 M A RD = 4.7 kO, R"" u, u" Vp = -4 Y, I DSS = 8 mA,

con la adicin de
= 1 kO,
R.
= 2.2 kO
VDD = 20Y
Cgd = 2 pF,
Cg, = 4 pP,
Cd, = 0.5 pF,
Cw, = 5 pP, Cw" = 6 pP
b) Revise una respuesta PROBE para el rango completo de frecuencia y obsrvese si soporta las conclusiones del ejemplo 11.10 Y los clculos anteriores.
Solucin
al RTP = R" I1 RG = 10 kQ 11 1 MQ = 9.9 kQ Del ejemplo 11.10, A" = -3.
Ci = Cw, + Cg, + (1 - A,)Cgd

= 5 pP + 4 pF + (1 + 3)2 pF =9pF+8pF
= 17 pF
fH,
= 21TR";',Ci =
1 = 945.61 kHz 211'(9.9 kO)(I7 pF)
RTh , = RolIRL
= 4.7
ko112.2 kO
==
1.5 kO
C =Cw +C,+CM =6PF+O.5pF+(I-_I_)2PF=9.17PF o " ~ " -3
548
Captulo 1I
fH"
= -=-27T(-:-:-I.--=5-:-k-=O-c)(-=-9.-,el7=-p--:P=-) = 11.57 MHz
Los resultados anteriores indican que la capacitancia de entrada con su capacitancia de efecto Miller determinar la alta frecuencia de corte. Este caso es muy tpico debido al pequeo valor de Cds y los niveles de resistencia localizados en e1 circuito de salida. b) El anlisis PROBE de las figuras 11.55 y 11.56 soporta con facilidad los resultados del ejemplo Il.lO y los clculos anteriores.
Full fraquency response of JFE'l' amplificr VOO 4 O 20V
Fiq. 11.52
RG 3 O lHEG
RSIG 2 1 lOK
RS 6 O 1K
RO 0\ 5 4. iK
RL 7 O 2.2K
ce 5 7 O.5UF
es 6 o 2UF ceo 3 5 2PF
CGS 3 6 4PF
CG 2 3 O.OlUF
CDS 5 6 O.5PF JI 5 3 6 JN .MODEL JN NJF(VTO=-4V BETA=500E-6)

CWl 3
O2 7
VSIG
o 5PF o 6PF 1 o AC
lMV
.op
.AC DEe 1010HZ lOMEGHZ
Figura 11.55 Anlisis PSpice

completo en frecuencia, del
.PROBE .OPTIONS NOPAGE

.END
amplificador JFET de la figura 11.52.
Full Irequency response 01 JFET ampli fier - Fig. 11.53

O c .... _T;;,,"+~"==--~~~--......~.~""'''::.::'''':,. "l""""""""~
!
f l C38HzI
f~(945kHz)
- .XlB
-5
j--------
I I
1 : ,.
-10
+
t
-'15 +
-20
t
t
:
-25
+
,
o ---- -- - -..;- --- ----- -
-30 ~_ .. __
10h
---+---------- ----~ --.------------+-- - - --------- --.... ----.- -- - -- - --~

1. OKh
lOKh Frequency 100Kh
. .
FlgUra 11.56 Respuesta en
frecuencia de la red de la figur a 11.52.
100h
1. OMI
10Mh
OB(V(7)/3E-3)
11.10 Respuesta en alta frecnencia, amplificador FET
549
Aunque el anlisis de las secciones anteriores se limita slo a dos configuraciones, la exposicin del procedimiento general para la determinacin de las frecuencias de corte, debe soportar el anlisis de cualquier otra configuracin a transistor. No olvide que la capacitancia Miller se limita a los amplificadores inversores y queja es significativamente mayor quefp si se encuentra la configuracin de base comn. Hay mucha ms literatura sobre el anlisis de amplificadores de una sola etapa que va ms all de la cobertura de este captulo. Sin embargo, el contenido de este caJltulo debe JlroJlorcionar una base firme Qara cualquier anlisis futuro de los efectos de la frecuencia.
11.11
EFECTOS DE FRECUENCIA EN MULTIETAPAS
Para una segunda etapa de transistor conectada directamente a la salida de una primera etapa, habr un cambio significativo en la respuesta general de frecuencia. En la regin de alta frecuencia, la capacitancia de salida eo debe ahora incluir la capacitancia de alambrado (e w, ), la capacitancia parsita (eb ,) y la capacitancia Miller (CM) de la siguiente etapa. Adems, habr niveles de baja frecuencia de corte adicionales, surgidos de la segunda etapa que reducirn todava ms la ganancia general del sistema en esta regin. Para cada etapa adicional, la alta frecuencia de corte estar determinada principalmente por la etapa que tenga la menor frecuencia de corte. La baja frecuencia de corte est determinada principalmente por la etapa que tiene la mayor frecuencia de corte a baja frecuencia. Obviamente, una etapa con un diseo pobre puede echar a perder un sistema en cascada bien diseado. El efecto del aumento del nmero de etapas idnticas puede mostrarse con facilidad considerando las situaciones indicadas en la figura l1.57. En cada caso, las frecuencias superiores e inferiores de corte de cada una de las etapas en cascada son idnticas. Para una sola etapa, las frecuencias de .corte sonJI y J2 , como se indica. Para dos etapas idnticas en cascada la tasa de cada en las regiones de alta frecuencia e inferior se increment a -l2 dB/octava o -40 dB/ dcada. Por tanto, en JI y J2 la cada en decibeles es ahora de -6 dB, en vez del nivel de ganancia de la banda de frecuencia definida de -3 dB. El punto de -3 dB se ha desplazado a f; y f ;,como se indica con una cada resultante en el ancho de banda. Una cada de -l8 dB/ octava o -60 dB/dcada resultar para un sistema de tres etapas idnticas con la reduccin indicada del ancho de banda if'; y J~). Suponiendo que las etapas son idnticas, puede determinarse una ecuacin para cada banda de frecuencia en funcin del nmero de etapas (n) de la siguiente manera: para la regin de baja frecuencia
Av
O
-3dB -6dB -9dB -12dB -15 dB -18dB
t====::-';;;;;:;~~~::~::=:=:~~;;;:~;;~~~;=~jf;(e'SCala logartmica)
n=3
(n = l)(n =2)(n
n=3
f\
f\ f'\
1"1
=3)
(n
=3)(n =2)(. = 1)
f1
Figura 11.57 Efecto de incremento en el nmero de etapas sobre las frecuencias de corte y el ancho de banda.
550
Captulo 11
Respuesta en frecuencia de transistores BJT yJfET
pero debido a que cada etapa es idntica, Av

Iboj
= Av,
~boJ
etc., y
~
AVmed
(general)
(:"'""
"m,"
= _ _1 __ (1 - jJ.!j)n
Al hacer la magnitud de este resultado igual a 1/-12 (nivel de -3 dB) da como resultado
1
=
{[ 1 +
(;'
rrr
[\11
+ (J.!f)2J"
= {[ 1 + (;;
por lo que
y
[1 + (;;
rr
rrr
2
V2
= (2)'/2
con el resultado de
(11.66)
En forma parecida puede mostrarse que para la regin de alta frecuencia,
I f~ n
1
(-I2 l1n
(11.67)
Obsrvese la presencia del mismo factor ..j 2 l1n
1 en cada ecuacin. A continuacin se enumera la magnitud de este factor para diversos valores de n .
."j
211n_
2 3
4 5
0.64 0.51 0.43 0.39
Para n ~ 2, ntese que la alta frecuencia de corte esI, = 0.64f2 o 64% del valor que se obtuvo para una sola etapa, mientras quef; = (1/0.64)f, ~ 1.56f,. Para n =3,J'2 =0.51 f 2 o aproximadamente ~ del valor de una sola etapa con f; = (1/0.51 )f, = I .96 f, o ms O menos el doble del valor de una sola etapa. Para el amplificador a transistor con acoplamiento Re, si f 2 = f~ o, si son lo suficiente cercanos en magnitud para que ambos afecten la alta frecuencia de 3 dB, el nmero de etapas debe aumentarse por un factor de 2 cuando se determine1 2 , debido al nmero incrementado de factores 1/(1 + jf /f). Una disminucin en el ancho de banda no est siempre asociada con un incremento en el nmero de etapas, si la ganancia de la banda media puede permanecer fija e independiente de la cantidad de etapas. Por ejemplo, si un amplificador de una sola etapa produce una ganancia de lOO con un ancho de banda de 10,000 Hz, el producto ganancia-ancho de banda que resulta es 102 X 104 = 106 . Para un sistema de dos etapas puede obtenerse la misma ganancia teniendo dos etapas con una ganancia de 10, ya que (10 x 10 = 100). El ancho de banda de cada etapa se incrementar entonces por un factor de 10 a 100,000, debido a los requerimientos menores de ganancia y al producto ganancia-ancho de banda fijo de 106 . Por supuesto, el diseo debe ser
tal que permita aumentar el ancho de banda y establecer un nivel de ganancia.

11.11
Efectos de frecuencia en multietapas
551
11.12
PRUEBA DE ONDA CUADRADA
Se puede tener una muy buena idea acerca de la respuesta en frecuencia de un amplificador si se aplica una seal de onda cuadrada al amplificador y si se observa la respuesta en la salida. La forma de la onda de salida revelar si las frecuencias altas o bajas estn amplificndose adecuadamente. El uso de la prueba de onda cuadrada consume mucho menos tiempo que la aplicacin de una serie de seales senoidales a diferentes frecuencias y magnitudes para probar la respuesta en frecuencia de un amplificador. La razn de la seleccin de una seal de onda cuadrada para el proceso de prueba. se describe mejor cuando se examina la expansin en serie de F ourier de una onda cuadrada compuesta de una serie de componentes senoidales de diferentes magnitudes y frecuencias. La suma de los trminos de la serie resultar la forma de onda original. En otras palabras. aunque una forma de onda pueda no ser senoidal, puede reproducirse mediante una serie de trminos senoidales de diferentes frecuencias y magnitudes. La expansin en serie de Fourier de la onda cuadrada de la figura 11.58 es 4 ( l l l -;V m sen 21Tj,t + "3 sen 277\3j,)t + 5 sen 277\Sj,)t + -:sen 277\7j,)t
v=
+-
l sen 277\9f,)t + ... + -1 ) sen 277\nj,)t)

n
(11.68)
lfo--- T ---'-11 [, = T
Figura 11.58
Onda cuadrada.
El primer trmino de la serie se denomina trmino fundamental, y en este caso tiene la misma frecuencia fs de la onda cuadrada. El siguiente trmino tiene una frecuencia igual al triple de la fundamental y se le conoce como tercera armnica. Su magnitud es un tercio de la magnitud del trmino fundamental. Las frecuencias d~ los siguientes trminos son mltiplos . nones del tnnino fundamental, y la magnitud disminuye con cada armnica superior. La figura 11.59 muestra cmo la suma de trminos de una serie de Fourier puede resultar una forma de onda no senoidal. La generacin de la onda cuadrada de la figura 11.58 requiere entonces de una cantidad infinita de trminos. Sin embargo, la suma de la fundamental y la tercera annnCa en la figura 11.59a ofrece con ms detalle como resultado una forma de onda que est comenzando a tomar la apariencia de una onda cuadrada. La inclusin de la quinta y sptima annnicas. como se ve en la figura 11.59b, nos acerca ms a la forma de onda de la figura 11.58. Debido a que la novena annnica tiene una magnitud mayor que el 10% del tnnino fundamental [+000%) = 11.1 %], desde el trmino fundamental hasta la novena armnica son las contribuyentes principales a la expansin en serie de Fourier de la funcin de la onda cuadrada. Por tanto, es razonable suponer que si la aplicacin de una onda cuadrada de una frecuencia particular da como resultado una "buena y limpia" onda cuadrada a la salida, entonces
Fundamental + 3 o. 5 Y7 armnicas
Onda cuadrada
l'
\
T
\1
/
Tercera armnica
Figura 11.59
Contenido armnico de una onda cuadrada.
(a)
(b)
552
Captulo II
desde la fundamental hasta la novena armnica se amplifican sin la distorsin debido al amplificador. Por ejemplo. si se va a probar un amplificador de audio con un ancho de banda de 20 kHz (el rango de audio es de 20 Hz a 20 kHz), la frecuencia de la seal aplicada debe ser por lo menos de 20 kHz/9 = 2.22 kHz. Si la respuesta de un amplificador ante la onda cuadrada aplicada es una rplica sin distorsin de la entrada. la respuesta en frecuencia (o BW) del amplificador es obviamente suficiente para la frecuencia que se aplic. Si la respuesta es como la que se muestra en las figuras 11.60a y b. las bajas frecuencias no se amplifican adecuadamente. y se tiene que investigar la baja frecuencia de corte. Si la forma de onda tiene la apariencia de la figura 11.60c.los componentes de alta frecuencia no estn recibiendo la suficiente amplificacin y tiene, por lo mismo, que ser revisada la alta frecuencia de corte o ancho de banda.
1'
()
.,.
:'T 2
2T
()
(a)
(b)
l'
()
2T
el
Id)
Figura 11.60 a) Respuesta pobre en baja frecuenca; b) respuesta muy pobre en baja frecuencia; c) respuesta pobre en alta frecuencia; d) respuesta muy pobre en alta frecuencia.
La alta frecuencia de corte real (o BW) puede determinarse a partir de la forma de onda de salida midiendo con cuidado el tiempo de subida definido entre el 10 y 90% del valor pico, como se muestra en la figura 11.61. La sustitucin en la siguiente ecuacin proporcionar la alta frecuencia de corte, y debido a que BW = f H , - f L , '" f H, ' la ecuacin tambin dar una indicacin del amplificador.
100%
Inclinacin
-----------~ 90%
o
--1 tr
!---
Figura 11.61 Definicin del tiempo de subida e inclinacin de la respuesta a onda cuadrada.
11,12 Prueba de onda cuadrada
553
.f
BW",IR = - , t,
0.35
(l1.69)
La baja frecuencia de corte puede detertninarse a par:ir de la respuesta de salida. midiendo con precaucin la inclinacin de la figura 11.61 y sustituyndola en alguna de las siguientes ecuaciones:
% inclinacin =
P%
vV
V'
x 100%
(11.70)
inclinacin == P
V- V' V
(forma decimal)
(11.71)
La baja frecuencia de corte se determina a partir de

(\ 1.72)
EJEMPLO 11.13
50mV
i
r"
90%
1
La aplicacin de una onda cuadrada de 5 kHz y de 1 m V a un amplificador resulta la forma de onda de salida de la figura 11.62. a) Escriba la expansin en serie de Fourier para la onda cuadrada hasta la novena armnica. b) Determine el ancho de banda del amplificador. e) Calcule la baja frecuencia de corte. Solucin
a)
10%1
V;
4 mV ( =- sen 2.".(5
.".
103)1
1 + -sen 21T(15
103)1 103)1
1 + -sen 21T(25
103)1 103)1
+ -sen21T(35 x
b) 1,
= 18 .ts 0.35
.ts
= 16 .ts
40 mV 50mV
+ -sen21T(45 x
9
BW
Figura 1\.62 Ejemplo 11.13.
= -1,- = - = 21,875 Hz '" 4.4j, 16.ts

V'
0.35
e) p
=VV
".".
= 50 mV -
= 0.2
jL
p = (0.2) = -1, - 7r (5 kHz) =
318.31 Hz

El anlisis por computadora de este captulo se integr al captulo para enfatizar y demostrar el poder del paquete PSpice. La respuesta en frecuencia completa de un sistema de una sola o mltiples etapas puede fijarse en un periodo relativamente corto para verificar los clculos tericos o proporcionar una indicacin inmediata de las frecuencias superiores e inferiores de corte del sistema. Los ejercicios de este captulo darn una oportunidad para aplicar el paquete PSpice en una variedad de redes.
554
Captulo 11
l. al b)
11.2
Logaritmos
PROBLEMAS
e)
2. a) b) e)
Determine el logaritmo comn de los siguientes nmeros: 103, SO Y 0.707. Calcule el logaritmo natural de los mismos nmeros que aparecen en el inciso Q. Compare las respuestas de los incisos a y b. Determine el logaritmo comn del nmero 2.2 x 10 3 , Seale el logaritmo natural del nmero del inciso a con la ecuacin (11.4). Obtenga el logaritmo natural del nmero del inciso a usando logaritmos naturales y comprelo con la respuesta del inciso h. 20log lo
3. Especifique:
a)
10 con la ecuacin (11.6) y comprelo con 20 loglo 5.

~o
b)
e)
a) b) e)
10 loglO
empleando la ecuacin (11.7) y cotjelo con 10 loglo 0.05.
loglO (40)(0.125) usando la ecuacin (11.8) y equiprelo con loglO 5.
4. Calcule la ganancia de potencia en decibles para cada uno de los siguientes casos:
= 100 W. Pi = 5 W P,,= 100mW.Pi =5mW. P, = 100 IlW P, = 201m.

P"
5. Determine GdBm para un nivel de potencia de salida de 25 W.

6. Dos medidas de voltaje hechas a travs de la misma resistencia son VI = 25 V Y V2 = 100 V. Calcule la ganancia de potencia en decibeles para la segunda lectura respecto a la primera.
7. Se realizan las medidas de voltaje de entrada y salida V,;::: 10m V y V,,;::: 25 V. Cul es la ganancia
de voltaje en decibeles?
8, a)
b)
La ganancia total en decibeles de un sistema de tres etapas es de 120 dB. Determine la ganan ca en decibelcs de cada etapa si la segunda etapa tiene el doble de ganancia en decibeles de la primera y la tercera tiene 2,7 veces la ganancia en decibeles de la primera. Calcule la ganancia de voltaje de cada etapa.
* 9.
Si la potencia de ac aplicada a un sistema es de 511W a 100 m V y la potencia de salida es de 48 Vv'. determine: a) La ganancia de potencia en decibeles.
b) La ganancia de voltaje en declbe\es si la impedancia de salida es de 40 kQ.

c) d) La impedancia de entrada. El voltaje de salida.
11.4
Consideraciones generales sobre la frecuencia
10. Dada las caractersticas de la figura 11.63, grafique: a) La ganancia normalizada. b) La ganancia en dB normalizada y determine el ancho de banda y las frecuencias de corte.
A,.
10Hz
100Hz
1kHz
10kHz
100kHz
1 MHz f(escala
lo~,arihnic;l)
Figura 11.63
Problema 10,
Problemas
555
f
O.OX ~ F
11.5 Anlisis a baja frecuencia, grfica de Bode
<>-----II---~---<o
+
v,
11. Para la red de la figura 11.64-: a) Detennine la expresin matemtica para la magnitud de la relacin V/Vi' b) Con el resultado del inciso a, resuelva VjV , a 100 Hz, 1 kHz, 2 kHz, 5 kHz y 10 kHz. J' grafique la curva resultante para e) rango de frecuencia de ) 00 Hz a 10 kHz. Use una escaia logartmica. e) Detennine la frecuencia de corte. d) Trace las asntotas y localice el pumo a -3 dE. e) Grafique la respuesta en frecuencia para V/V, y comprela con ios resultados del inciso b.
<>-------------~~----~o
Figura 11.64 Y 32.
Problemas 11, 12
12. Para la red de la figura 11.64: . a) Detennine la expresin matemtica del ngulo por el cual V" se desfasa respecto a V" b) Obtenga el ngulo de fase af = 100 Hz, 1 kHz. 2 kHz. 5 kHz y 10 kHz y grafique la CUrva resultante para el rango de frecuencia de 100 Hz a 10kHz. e) Detennine la frecuencia de corte. d) Dibuje la respuesta en frecuencia de e para el mismo espectro de frecuencias del inciso b y compare los resultados.
13. a) b) e) d) Qu frecuencia est a 1 octava arriba de 5 kHz? Qu frecuencia est a 1 dcada abajo de 10 kHz? Qu frecuencia est a 2 octavas abajo de 20 kHz: Qu frecuencia est a 2 dcadas arriba de 1 kHz?
11,6 Respuesta a baja frecuencia, amplificador B.IT

14. Repita el anlisis del ejemplo 11.9 con ro = 40 k.Q. Cul es el efecto sobre A\'mo"' f Ls ' ft,, f L ,. y la
frecuencia de corte resultante?
15. Para la red de la figura 11.65 a) Detennine r,( b) Encuentre A,~," = V/Vr
e) d) e) f) g) h)
Calcule ZEncuentre A",m'J = ViV~.

ObtengaFLs,FLcyF LE"
Detennine la baja frecuencia de corte. Trace las asntotas de la grfica de Bode definida por las frecuencias de corte del inciso e. Dibuje la respuesta a baja frecuencia del amplificador usando los resultados del inciso f.
14 V
C w :: Spr Cw; ~ 8pF
el, =- i2 pF Cl~ == 40pF C,.~ = 8 pF
5.6 ka
68 kl
0.82 kQ
0.47.uF
1---------11---------,----0 v,
~~~~F~'~------i
+ v,
v.
Jl = 120
J.J ka
'V
1
556
Captulo 11
z,
10 ka 1.2 ka
T 20f!F
~
I
F.gura 11.65 Problemas 15, 22 Y 23.
* 16.
Repita el problema 15 para la red estabilizada en emisor de la figura 11.66.
20V
C w = 7 pF Cw~= llpF
Cf("= 6pF eh.. = 20pF Cee = lOpF
3 kO 470kn
lJlF
Vo
+
V,\
'"
r~'
Z
'
O.6kO
fi~110
4.7kn 0.91 kO 16.8
~F
...
Problemas 16 y 23.
...
...
figura 11.66
* 17. Vuelva a hacer el problema 1S para el circuito emisor-seguidor de la figura 11.67.

14V
120kO
el\' C\\,;,
= g pF
=
C'" ~ 20pF
10 pF
C"
30pF
ec<>
= 1:2 pF
fi~
100
~F
+
v, ' "
1
* 18.
C" = 18 pF
-z,
0.1
."ili
f-1"ill
C w = 8 pF w:, = lOpF
Repita el problema 15 para la configuracin de base comn de la figura 11.68. No olvide que la configuracin de base comn es un circuito no inversor cuando se considera el efecto Miller.
4V 1.2kn
V
-16V
3.3 k!l
Crn-= 24pF
C,.,.= 12pF
+
V,
'J.. " Z
~~F'
.".
0.1 kO
IOJlF
fi= 80
1'"
4.7 kO
.".
Figura 1 1.68 Problemas 18, 25 Y 34.
Problemas
557
11.7 Respuesta a baja frecuencia, amplificador FET

19. Para la red de la figura 11.69: a) Detennine VGS'J e Ov' b) Encuentre g", y g"" e) Calcule la ganancia en la banda media para A, :::: VjV" d) Resuelva Z. el CalculeA. = V IV. g) Especifique l~ baja fr~cuencia de corte. h) Trace las asntotas de la grfica de Bode definida en el inciso f i) Grafique la respuesta a baja frecuencia del amplificador usando los resultados del inciso l
f)
Detennin~ f L ' fL ; f L
18 V
el';
- :'pF CH.:,~ 5pF
C~J:::: 4pF
C~\ == 6 pF
d,
== 1 pr
:nn
4,7 !J-F
+-----jll------r--~v,
~~F
lMQ
\kQ
IDSS= 6 mA
Vp =-6V.rd =ooQ
3.9 ka
V, ' \ ,
Figura 11.69
Problemas 19, 20,
26 Y 35.
1
"" 20. Repita el anlisis del problema 19 con rd :::: 100 k.Q. Tiene algn impacto de alguna consecuencia sobre los resultados? De ser as, cules elementos?
* 21.
Repita el anlisis del problema 19 para la red de la figura 11.70. Qu efecto tuvo la configuracin de divisor de voltaje sobre la impedancia de entrada y la ganancia Al, . comparada con el arreglo de polarizacin de la figura 11.69?
2QV
C.r;, ; : 6pf
)9 kQ
e l\
:=
-1-
pF
C~.J :-= 8 pF C~,:=. t2pF
eJ.,:=' JpF
220 k
'oss= lOmA
Vp =--6V
+ v, '\,
Figura 11.70
Problemas 21 y 27.
z,
).ki2
68 k!
2.2 kO,

22. Para la red de la figura 11.65: a) Detennine H y f H . b) Suponiendo que e"'e = Che Y Ch'e = Che' encuentref.BY.t~ C) Grafique la respuesta en frecuencia de la regin de alta frecuencia usando una grfica de Bode y determine la frecuencia de corte.
558
Captulo 11
Respuesta en frecuencia de transistores B.JT y JFET
* 23. * 24.
* 25.
Repita el anlisis del problema 22 para la red de la figura 11.66. Repita el anlisis del problema 22 para la red de la figura 11.67. Vuelva a hacer el anlisis del problema 22 para la red de la figura 11.68.
11.10 Respuesta en alta frecnencia, amplificador FET

26. Para la red de la figura 11.69: a) Detennine gmO y gm' b) Encuentre Av y A\., en el rango de frecuencia ;nedia. e) DeterrninefH y j~ . d) Grafique la respue'sta en frecuencia para la regin de alta frecuencia usando una grfica de Bode y determine la frecuencia de corte.
* 27.
Repita el anlisis del problema 26 para la red de la figura 11.70.
11.11
Efectos de frecuencia en multietapas
28. Calcule la ganancia de voltaje general de cuatro etapas idnticas de un amplificador, teniendo cada una ganancia de 20. 29. Calcule la alta frecuencia de 3 dE general de un amplificador de cuatro etapas que tenga un valor de etapa individual def2 = 2.5 MHz. 30. Un amplificador de cuatro etapas tiene una baja frecuencia de 3 dE para una etapa individual de
f 1 = 40 Hz. Cul es el valor de f 1 para este amplificador completo?
11.12
Prneba de onda cnadrada
* 31.
La aplicacin de una onda cuadrada de 100 kHz y de 10 mV a un amplificador resulta la forma de onda de salida de la figura 11.71. a) Escriba la expansin en serie de Fourier para la onda cuadrada hasta la novena armnica. b) Determine el ancho de banda del amplificador a la precisin que permita la forma de onda de la fIgura 11.71. el Calcule la baja frecuencia de corte.
V,,(mV)
lOO
90 80 70 60 50 40
30
20 10
Figura 11.71
Problema 3l.
O
t(~s)

32. a) Escriba el archivo de entrada para el anlisis PSpice de la respuesta en frecuencia de V/Vi para el filtro de pasa altas de la figura 11.64. b) Ejecute el anlisis del inciso a y comprelo en funcin del valor terico de la frecuencia de corte. Escriba el archivo de entrada para el anlisis PSpice de la respuesta en frecuencia de VjV.I. para el amplificador BJT de la figura 11.65. b) Ejecute el anlisis del inciso a y comprelo con la solucin terica.
33. a)
34. Repita el problema 33 para lared de la figura 11.68. 35. Vuelva a realizar el problema 33 para la configuracin JFET de la figura 11.69.
*El asterisco indica problemas ms difciles.
Problemas
559
CAPTULO
Configuraciones compuestas
12.1
INTRODUCCIN
En el presente captulo presentaremos varias conexiones de circuito que, aunque no son los estndares de emisor comn, colector comn o base comn, son muy importantes, porque todava se usan mucho tanto en circuitos discretos como integrados. La conexin en cascada proporciona etapas en serie, pero en cambio, la conexin cascade pone un transistor sobre otro. Estas fannas de conexin se localizan en circuitos prcticos. La conexin Darlington y la q:mexin de par retroalimentado proporcionan varios transistores conectados para operar como un solo transistor para un mejor funcionamiento, por lo general con mucha mayor ganancia de corriente. Si se usa la conexin CMOS, junto con transistores MOSFET incrementales, tanto tipo p como tipo n, resulta un circuito que opera con muy poca potencia, mismos que tambin se presenta en este captulo. Muchos de los ms recientes circuitos digitales utilizan circuitos CMOS para pennitir operaciones porttiles con muy poca potencia de bateras, o para permitir una densidad muy alta en circuitos integrados con la ms baja disipacin de potencia en el pequeo espacio usado por un circuito integrado. Los circuitos discretos y los integrados utilizan la conexin de fuente de corriente. La conexin de espejo de corriente proporciona corriente constante a otros diversos circuitos. y es muy importante en circuitos integrados lineales. El amplificador diferencial es la parte bsica de los circuitos de los amplificadores operacionales (que se tratarn por completo en el captulo 14). En este apartado se presenta la conexin del circuito diferencial bsico y su operacin. Un circuito bipolar-JFET usado en los le es la conexin BiFET, y a la conexin bipolar-MOSFET se le denomina una conexin BiMOS. Ambas se utilizan en los circuitos integrados lineales.
12.2
CONEXIN EN CASCADA
Una conexin popular de etapas de amplificador es la conexin en cascada. Bsicamente una conexin en cascada es una conexin en serie con la salida de una etapa aplicada como entrada a la segunda etapa. La figura 12.1 muestra una conexin en cascada de dos etapas de amplificador a FET. La conexin en cascada proporciona una multiplicacin de la ganancia de cada etapa para una mayor ganancia general. La ganancia general del amplificador en cascada es el producto de las ganancias A, YA1', \] de las etapas. .
(12.1 )
560
~I---r---H
t------l(c,
Q,
t - - - - - j ( - --'
e,
c,
v,
R.\ I
Etapa 1
Figura 12.1 Amplificador FET en cascada.
Etapa 2
La impedancia de entrada del amplificador en cascada es la de la etapa 1,

(12.2)
y la impedancia de salida es la de la etapa 2.

(12,3)
La funcin principal de las etapas en cascada es una mayor ganancia global. Debido a que la polarizacin de de y los clculos de ac para un amplificador en cascada siguen a aquellos derivados de las etapas individuales. un ejemplo mostrar los diversos clculos para detennioar la polarizacin de de y la operacin de ac.
Calcule la polarizacin, la ganancia de voltaje. la impedancia de entrada, la impedancia de salida y el voltaje de salida resultante para el amplificador en cascada que se muestra en la figura 12.2. Calcule el voltaje de carga si se conecta una carga de 10 ka a la salida.
EJEMPLO 12.1
+20 V
2,4 k1
2.4kQ
+----~f-----<::l V"
0.05 ~F
V,
o---JI----t"-0.05 ~F
10 mV
3JM1
1
...
+ !OO~F
3.3M1
...
12.2 Conexin en cascada
Figura 12.2
Circuito de amplificador en cascada para el ejemplo 12.1.
561
Solucin
Ambas etapas de amplificacin tienen la misma polarizacin. Usando las tcnicas de polarizacin
del captulo 6, resulta que

Vas
Ambos transistores tienen
gmO
Q
= -1,9 V,
/0 Q
= 2.8 mA
5 mS
2(10 mA)
I-4VI
= (5 roS)
(,
~ -
y el punto de polarizacin en dc
gm
= gmo 1
t V:;)
-1.9V\
-4 V ) = 2,6 mS
La ganancia de voltaje de cada etapa es
La ganancia de voltaje del amplificador en cascada es
Ecuacin (12.1): El voltaje de salida es entonces

Vo =
A,o = A" A" = (-6.2)(-6.2) = 38.4
AY, = (38.4)(10 mV) = 384 mV

Z, = Re = 3.3MQ
La impedancia de entrada del amplificador en cascada es
La impedancia de salida del amplificador en cascada (suponiendo que r d = =) es

20
= RD = 2,4kQ
El voltaje de salida a travs de una carga de 10 kQ sera IOkQ -----(384mV) = 310mV 2.4 kQ + 10 kQ
Amplificador en cascada BJT

En la figura 12.3 se muestra un amplificador en cascada con acoplamiento Re usando BJT. Igual que antes. la mejor ventaja de las etapas en cascada es la mayor ganancia de voltaje. La
+Vcc
Re, R,
R,
e,
Rc ,!-
e,
(
o V"
e,
V, o
Q,
Q,
R, RE,
Figura 12.3 Amplificador BJT en cascada (con acoplamiento Re).
res,
+
R,
RE].
..,.... es].
...
...
...
...
J.-
562
Captulo 12 Configuraciones compuestas
polarizacin en de se obtiene usando los procedimientos del captulo 4. La ganancia de voltaje de cada etapa es
A, =
La impedancia de entrada del amplificador es la de la etapa l,
(12.4)
Z, = R,IIR,II,6rc
y la impedancia de salida del amplificador es la de la etapa 2,
(12.5)
Z" = Re11r"
(12.6)
El siguiente ejemp10 seala el anlisis de un amplificador BJT en cascada mostrando 1a gran ganancia de voltaje que se obtiene.
Calcule la ganancia de voltaje, voltaje de sal da, impedancia de entrada e impedancia de salida para el amplificador BlT en cascada de la figura 12.4. Calcule el voltaje de salida resultante si se conecta una carga de 10 ka a la saIda.
'"!'10 V
EJEMPLO 122
15 k!l
15 kQ
2.21.:0
I
III .uF
lO.F
v, =: 25 ~lV ----ll'~--+-----I
1{) .uF
~
I
~"7kQ
l/...O
+
Solucin
VB = 4.7 V,
1 l .,.
+
~
Ih200
VkQ
1
kIl~I
~
Figura 12.4 Amplificador BJT con acoplamiento Re para el ejemplo 12.2.
El anlisis de la polarizacin da como resultado
En el punto de polarizacin, 26
= 26
4.0
-= 6.5
La ganancia de voltaje de la etapa 1 es,
A = "
(2.2 kQ)II[15 kQ1I4.7 kQlI(200)(6.5 Q)]
6.5 Q
665.2 Q
= -102.3
6.5
12,2 Conexin en cascada
563
mientras que la ganancia de voltaje de la etapa 2 es A 2.2 k.Q Re = - - =" 6.50

= -338.46
para una ganancia de voltaje de
A,.
El voltaje de salida es,
= A"A" = (-102.3)(-338.46) = 34,624

= AYi = (34,624)(25 N)
0.866 V
Vo
La impedancia de entrada del amplificador es

Zi = R,IIR2113r, = 4.7 kOll15 kOII(200)(6.5 O)
= 953,60
y la impedancia de salida del amplificador es
Zo = Re = 2.2 kO
Si se conecta una carga de 10 kO a la salida del amplificador, el voltaje resultante a travs de la carga es
VL
= -Z-o-+=-R-L
RL
Vo
= -2-.2-k-0-+-l-0-k-0- (0.866 V) = 0.71 V
10 kO
Tambin puede usarse una combinacin de etapas con FET y BJT para proporcionar una ganancia alta de voltaje, y una alta impedancia de entrada, como se seala en el siguiente ejemplo.
EJEMPLO 123
Para el amplificador en cascada de la figura 12.5, utilice la polarizacin calculada en los ejemplos 12.1 y 12.2 para deducir la impedancia de entrada, impedancia de salida, ganancia de voltaje y el voltaje de salida resultante. +20 v
2.4 kQ
15 kQ
2.2 kQ
0.5~F
!----II(-- V"
Vi
0.5~F
'rnV
0.05 )!F
I DSS
= 10 mA Vp =-4V
p= 200
4.7kQ 1 kQ
3.3 M!
6800
Figura 12.5 Amplificador JFET-BJT en cascada para el ejemplo 12.3.
1
...
+ loo~F
Solucin Debido a que Ri (etapa 2) = 15 k01l4.7 kOI1200(6.5 O) = 953.6 O, la ganancia de la etapa 1 (cuando est cargada con la etapa 2) es
A"
= -gm[RoIIRi(etapa 2)]
= -2.6 mS(2.4 k011953.6 O) = -1.77

564
Del ejemplo 12.2, la ganancia de voltaje de la etapa 2 es A,., = -338.46. La ganancia de voltaje global es, A l' = A " 1 A = (-1.77)(-338.46) = 599.1 " ~
El voltaje de salida es por tanto

Vo
= AY, = (599.1)(1
mV) ~ 0.6 V
La impedancia de entrada del amplificador es la de la etapa 1,

Z = 33MQ
y la impedancia de salida resulta de la etapa 2.
12.3
CONEXIN CASCODE
Una conexin cascode tiene un transistor encima de (en serie con) otro. La figura 12.6 muestra una configuracin cascode con una etapa de emisor comn (CE) que alimenta a una etapa de base comn (CS). Este arreglo est diseado para proporcionar una alta impedancia de entrada con una baja ganancia de voltaje, y para asegurar que la capacitancia Miller de entrada (vase el captulo 11) est a un mnimo, en tanto la etapa CS proporciona una buena operacin a alta
frecuencia. En la figura 12.7 se proporciona una versin BJT prctica de un amplificador cascode.
Vee
1
Re R8 ,
Q,
Vo
V,
,
,
Q,
~RB2
~
f"lgura 12.6
RE
CE
...
Configuracin cascode.
F}
":" "'="
l'
...
{
C=5~F
-o V .. ,
Q,
Figura 12.7 Circuito cascode prctico

para el ejemplo 12.4.
...
12.3 Conexin cascode
565
EJEMPLO 12.4
Calcule la ganancia de voltaje para el amplificador cascade de la figura 12.7.
Solucin
El anlisis de la polarizacin usando los procedimientos del captulo 4, da como resultado VB ,=4.9V. La resistencia dinmica de cada transistor es
r, = -
26
= -
26
3.8
= 6.8 Q
lE
La ganancia de voltaje de la etapa 1 (emisor comn) es aproximadamente
La ganancia de voltaje de la etapa 2 (base comn) es

Re
1.8 kQ
= 265
r,
6.8 Q
dando como resultado una ganancia total del amplificador cascade de
Como se esperaba, la etapa CE con una ganancia de:-l proporciona la mayor impedancia de entrada de una etapa CE (superior a la de la etapa CB). Con una ganancia de voltaje de solamente -1, la capacitancia Miner de entrada se mantiene muy pequea. Luego se proporciona una ganancia de voltaje ms grande con la etapa CB, que da como resultado una ganancia total grande (A, = -265).
12.4
CONEXIN DARLINGTON
Una conexin muy popular de dos transistores de unin bipolar para que operen como un transistor con "superbeta" es la conexin Darlington, mostrada en la figura 12.8. La principal caracterstica de la conexin Darlington es que el transistor compuesto acta como una sola unidad, con una ganancia de corriente, que es el producto de las ganancias de corriente de los transistores individuales. Si la conexin se hace cuando se utilizan dos transistores separados que tengan ganancias de corriente 131 y {32' la conexin Darlington proporcionar una ganancia de corriente de
(12.7)
8---1
FIgura 12.8
Conjunto de transistor Darlington.
566
Si los dos transistores estn pareados para que ganancia de corriente de
f3 1 ::: /3...,
-
/3, la conexin Darlington da una

(12.8)
/3D= /3'
Una conexibn Darlington de transistores proporciona un transistor que tiene una ganancia de corriente muy grande, casi siempre de unos cuantos miles.
Qu ganancia de corriente proporciona una conexin Darlngton con dos transistores idnticos cada uno de los cuales tiene una ganancia de corriente de f3 :; : 200?
Solucin
EJEMPLO 12.5
Ecuacin (12.8):
/3D
/3'
= (200)' = 40,000
Transistor Darlington encapsulado

Debido a que la conexin Dar1ington es popular. puede obtenerse un solo encapsulado que contenga en su interior dos BJT conectados como transistor Darlington. La figura 12.9 facilita algunos datos de la hoja de especificaciones de un tpico par Darlington. La ganancia de corriente listada es la del transistor conectado en configuracin Darlington. El"dispositivo externo proporciona slo tres terminales (base, emisor y colector). Puede considerar la unidad como un solo transistor Darlington, la cual tiene una ganancia de corriente muy alta cuando se compara con otros transistores tpicos solos.
Tipo 2N999
N~P-N
con conexin Darlington Transistor encapsulado de silicio

Condiciones de prueba
Ic=lOOmA
Parmetro
V aE
h fE
Mn.
Mx.
1.8V
(PD)
Ic=lOmA Ic=IOOmA
4000 7000 70.000
Figura 12_9 Informacin de especificaciones sobre el transistor Darlington en un encapsulado (2N999).
Polarizacin dc de un circuito Darlington

En la figura 12.10 se muestra un circuito Darlington bsico. Se utiliza un transistor Darlington que posee una ganancia de corriente muy alta, [3D' La corriente de base puede calcularse a partir de
lB =
V ec - V BE
B
( 12.9)
RB +
/3d?E
A pesar de que esta ecuacin es la misma que para un transistor nonnat el valor de f3D es mucho mayor, pero tambin el valor de VBE es alto, como 10 indican los datos en la hoja de especificaciones de la figura 12.9. La corriente de emisor es entonces
(12.10)
Los voltajes de de son

VE = /lE V B = VE + V BE
(12.11)
(12.12)
F1gura 12.10 Circuito de polarizacin bsico Darlington.
12.4 Conexin DarJngton
567
EJEMPLO 12.6
Calcule los voltajes de polarizacin y las corrientes del circuito de la figura 12.11. Solucin
+18 Y
La corriente de base es Ecuacin (12.9):

lB
?
3.3
18 V - 1.6 V 3.3 MQ + 8000(390 Q)
2.56 JlA
"In
La corriente de emisor es entonces Ecuacin (12.10):

~D = 8000
lE ~ 8000(2.56pA) = 20.48mA
le
VBf: ==
1.6 V
El voltaje de de del emisor es Ecuacin (12.11):

y el voltaje de la base es
VE = 20.48 mA(390 Q)
8V
390 n
Ecuacin (12.12):
VB = 8 V + 1.6 V
9.6 V
...
Figura 12.11
ejemplo 12.6.
El voltaje del colector es el valor de alimentacin de
Circuito para el
Circuito equivalente en ac
En la figura 12.12 se muestra un circuito Darlington emisor-seguidor. La seal de entrada se aplica a la base del transistor Darlington a travs del capacitar el' as como con la salida Vo que se obtiene del emisor a travs del capacitar e2" En la figura 12.13 est el circuito equivalente. El transistor Darlington se reemplaz por un circuito equivalente que comprende una resistencia de entrada. ri' y una fuente de corriente de salida. {3db'
+Vec (+18 V)
3.3
"In
~D = 8000
VRF.
RE
C,
V, o~_ _)II--~--I
Vi o----'------...---'_~
Ir'
1"
U.5
~F
= 1.6 V
r,
I
I
f3D l,
"*'
V"
FIgura 12.12 Circuito Darlington emisor-seguidor.
P
0.5 . RE
390 n
C'I-l----<>0 V"
~F
RE
.l...
1"
...
Figura 12.13 Circuito ac equivalente del emisor-seguidor Darlington.
568
Captulo 12 Configuracones compuestas
IMPEDANCIA DE ENTRADA
La corriente de base a travs de r, es
I , =
v.-v , "
r,
(12.13) (12.14)
Debido a que Podemos usarla ecuacin (12.13) en la ecuacin (l2.l4) para obtener
Resolviendo para Vi'
La impedancia de entrada que se ve en la base del transistor es entonces

' =r+{3Rf' / I {Y'.
b
y vindola desde el circuito es

(12.15)
Calcule la impedancia de entrada del circ.uito de la figura 12.12 si r i = 5 kO. Solucin Ecuacin (12.15): Z, 3.3 MOII[5 kO + (8000)(390 O)] = 1.6 Mn
EJEMPLO 12.7
GANANCIA DE CORRIENTE
La corriente de salida a travs de RE es (vase la figura 12.13) 1, = lb + {3D I b = ({3D + l)Ib = {3D I b
La ganancia de corriente del transistor es entonces
La ganancia ac de corriente del circuito es

lo lo lb A=-=-1 Ji lb Ji
Podemos usar la regla del divisor de corriente para expresar l/li:
por lo que la ganancia de corriente del circuito es
(12.16)
12.4 Conexin Darlington
569
1'-1.
EJEMPLO 12.8
Calcule la ganancia en corriente del circuito de la figura 12.12. Solucin Ecuacin (12.16):
A,
4112
RH + f3DRE
3.3 MO + (8000)(390 O)
IMPEDANCIA DE SAliDA
La impedancia ac de salida puede determinarse mediante el circuito que se muestra en la figura 12.14a. La impedancia de salida vista por la carga R L se determina aplicando un voltaje, Vo y midiendo la corriente lo (con la entrada V~ igual a cero). La figura 12.14b muestra esta situacin. Cuando se resuelve para lo se obtiene
<
1"
v" + -r,
Resolviendo para ZII se tiene
Rllrll-' = - '
E 'f3 D f3 D
(12.17)
'\
v,
--V,
r,
1,
f31) lb
RE
-Z"
V,
RL
~
(a)
...
...
r,
-l'
t
...
Figura 12.14
f3n 1"
~
(b)
i~ ...
I~
-1,
+
V,
Circuito ac equivalente para determinar zo'
570
Calcule la impedancia de salida.del circuito de la figura 12.12. Solucin Ecuacin (12.17): 5kO 2" = 3900115 kOIl 8000 5kQ 8000 0.625 n
EJEMPLO 12.9
GANANCIA DE VOLTAJE
La ganancia de voltaje para el circuito de la figura 12.12 puede detenninarse usando el circuito equivalente de la figura 12.15. Dado que
a partir de las cuales obtenemos
v, =
por lo que
~, =
her + RE + f3DRE)
V,
r , + (RE + f3vRE)
V
(RE + f3vRE)
A,.
V,
"
=
r,
RE + f3vRE
(12.18)
+ (RE + f3nRE)
Figura 12.15 Circuito ac equivalente para determinar A,.
Calcule la ganancia de voltaje Ar para el circuito de la figura 12.]2. Solucin

A, = - - - - - - - - - - - = 0.998 5 kO + [390 Q + (8000)(390 Q)]
EJEMPLO 12.10
390 O + (8000)(390 O)
12.5 PAR RETROALlMENTADO

e
La conexin del par retroalimentado (vase la figura 12.16) es un circuito de dos transistores que operan en forma similar al circuito Darlington. Observe que el par retroalimentado usa un transistor pnp que excita a un transistor npn; ambos dispositivos actan de manera efectiva en forma muy parecida a un transistor pnp. Como sucede con una conexin Darlington, el par retroalimentado proporciona una ganancia en corriente muy alta (el producto de las ganancias de corriente de los transistores) .. Una aplicacin tpica (vase el captulo 16) usa una conexin Darlington y una conexin de par retroalimentado para proporcionar operacin complementaria de los transistores. En la fIgura 12.17 se ilustra un circuito prctico que utiliza un par retroalimentado. Algunas consideraciones sobre la polarizacin y la operacin en ac facilita una mejor comprensin sobre cmo trabaja la conexin.
B
Figura 12.16 Conexin del par retroalimentado.
12.5 Par retroalimentado
571
f V ee 1(+18 VI
le
t~7Hl
\,'"
I ~ Re
V,
----.----::=::--1 Q,
2MQ
'. t
""$'"
~
'
~/c,
fi , = 140
1, ,
~
le, = lB:
P. = SO
...
Polarizacin
I El
Figura 12.17
Operacin del par
retroalimentado .
Los clculos de polarizacin que vienen a continuacin utilizan cada vez que es posible simplificaciones prcticas, para proporcionar resultados ms simples. Para el lazo emisor base se obtiene
Vee - leRe - VEB ,
IB,R E
Vee - f3,f3/ B,Re - VES - IB,R B = O

La corriente de base es entonces
V cc - V
ENl
(lLI9)
RB
La corriente de colector de Q 1 es
f3,f3,R e
le,
= f3JB, = ls,
z
que es tambin la corriente de base de Q2. La corriente de colector del transistor Q]: es
le, = f3/ B ,
por lo que la corriente a travs de Re es
lEc
( 12.20)
EJEMPLO 12.11
Calcule las corrientes y voltajes de polarizacin de la figura 12.17 para que V" sea de la mitad del voltaje de alimentacin (leRe = 9 V).
Solucin
18V-0.7V 17.3 V lB = = ---, 2MQ + (140)(180)(75 Q) 3.89x 106 La corriente de base de Q]: es entonces
4.45 lA
dando como resultado una corriente de cok....:tor de Q} de
le,
572
= f3/ B, = 180(0.623 mAl = 112.1
mA
y la corriente a travs de Re es entonces
Ecuacin (12.20):
le = lE, + le = 0.623 mA + 112.1 mA
le: = 112.1 mA
El voltaje de a la salida es por tanto

V)dc) = Ve( - eRe = IBV - 1l2.1 mA(7SQ) = 9.6V
V;Cdc)
V)dcl - VIii.
= 9.6 V
- 0.7 V
= 8.9 V
Operacin en ac
El circuito equivalente en ac para el crcuito de la figura 12.17 est dibujado en la figura 12.18. El circuito est dibujado primero en )a figura 12.18a para mostrar con detalle cada transistor y la colQcacin de las resistencias de base y colector. El siguiente paso es volver a dibujarlo en la figura 12.18b para permitir el anlisis.
O~----~--~~--~
BI
RB
"l
,
E,
Re
~ I
cI
,61 In]
B,
-/h2
e,
I
/3,1",
... V"
J.,.
...
"
c~---":------' 'V\I'v
1
(a)
B,
R,
-- t
lh l
e,
(J 1/ni
lb2
'..
I
f32/h2
,J,
"
V"
E2
lb)
Figura 12.18 Equivalente ac de la figura 12.17.
IMPEDANCIA DE ENTRADA, Z;
La impedancia de entrada vista en la base del transistor Q se determina (vase la figura 12.18b) de la manera siguiente:
V, - Vu
rl
donde por lo que
12.5 Par retroalimentado
573
Incluyendo la resistencia polarizacin de base,

(12.21)
GANANCIA DE CORRIENTE, A
La ganancia de corriente puede determinarse de la manera siguiente:
I o = f3-ib~
- f3/b1 -
!JI
Z
= N/Vh,) - (1 + f3)l h ,
lo
= f3f3,
lb,
Incluyendo R B , la ganancia de corriente es

(12.22)
IMPEDANCIA DE SALIDA, Zo
Puede obtenerse Zo aplicando un voltaje, Vo' con Vi igual a O. El anlisis que resulta prueba que
R IIr 11-'-'11-" = -'-' e " f3 f3f3, f3f3 2

lo que da como resultado una baja impedancia de salida.
r.
r.
(12.23)
GANANCIA DE VOLTAJE, A,
El voltaje de salida Vo es
v
Debido a que
()
-1('"Re
f3,f3,Ih Re 1 _ I
v-v , o
r
"
v() = V (
- Ib r
I
1I
=V
- ---r
Vo
f3f3 2Rc
1 I
(12.24)
EJEMPLO ]2,12
Calcule, a partir del circuito ac, los valores de Z, Zo' A y A, para el circuito de la figura 12.17. Suponga que r = 3 kQ.
"
Solucin
Z, = RBII(r, + f3J32Rc) = 2 MQII[3 kQ + (140)(180)(75 Q)]
Z
974kQ
_ _O - -
A, = f3f3
= 3.7
RB
= (140)(180)(
R B + Z,
2 MQ '\ 2MQ + 974kQJ
x lO.
574
Captulo 12
Configuraciones compuestas
3 X 10 3 r 2" ~ -'-' ~ - - - - ~ 0.12 Q
f3, f32
y
(140)(180) (140)(180)(75 Q)
~
A,
f3 1f32Rc
f3JJ2Rc +
r ll
(140)(180)(75 Q) + 3000 Q
= 0.9984 ~ 1
El ejemplo 12.12 muestra que la conexin del par retroalimentado proporciona una operacin con ganancia de voltaje muy cercana a 1 (al igual que con un emisor seguidor Darlington). muy alta ganancia de corriente. muy baja impedancia de salida y alta impedancia de entrada.
-;"-'!,'nn
12.6 CIRCUITO CMOS

Una forma popular de crcuito en los circuitos digitales utiliza transistores MOSFET incrementales de canal n y canal p (vase la figura 12.19). Este circuito MOSFET complementario. o CMOS. usa estos transistores de tipo opuesto (o complementario). La entrada, Vi> se aplica para ambas compuertas, y la salida se toma de los drenajes conectados. Antes de pasar a la operacin del circuito CMOS. revisemos la operacin de los transistores MOSFET incrementales.
\.', --~.~ j---\

ds
G
ID
s
Q,
pMOS
i~
'9
Q "MOS
Operacin encendido/apagado de nMOS

La caracterstica del drenaje de un transistor MOSFET incremental canal n o nMOS se muestra en la figura 12.20a. Con OV aplicados a la compuerta-fuente no hay corriente de drenaje. No hay ninguna corriente hasta que VGS se eleva ms all del nivel de umbral del dispositivo Vr Con una entrada de. digamos + 5 y, el dispositivo nMOS est completamente encendido Con la corriente ID presente. Resumiendo:
CMOS.
Figura 12.19 Circuito inversor
"*"
Una entrada de O V deja al nMOS apagado, mientras que una entrada de + 5 V encende al nMOS.
ID
(mA)
t lo (mAl ,
c+---~------- Ves (V)
______
\
......:~J....
_ _......_
1 0\
Ves IV)
+VTh
-VTh
AVGS=OV JI) "= o (el dispositivo est apagado)

(a)
\ AVcs::::+SV ID"" est presente (el dispositivo est encendido)
\AVGS~-5V
ID'" estJ presente (el di:.positivo e~t encendido)
(h)
\ A VC;s::: V ID"" O (el dispositivo est apagado)
Figura ]2.20 Caractersticas del MOSFET incremental indicando las condiciones de encendido y apagado: a) nMOS; b) pMOS.
Operacin encendido/apagado del pMOS

Las caractersticas del drenaje de un transistor MOSFET canal p, o pMOS, se muestran en la figura 12.20b. Cuando se aplica O V. el dispositivo est apagado (no hay corriente de drenaje). y en cambio para una entrada de -5 V (mayor que el voltaje de umbral) el dispositivo est encendido con la corriente de drenaje presente. Resumiendo:
Ves
O V deja al pMOS apagado; Ves = -5 V enciende al pMOS.

12.6 Circuito CMOS
575
Operacin de un circuito CMOS

Considere a continuacin cmo opera el circuito real eMOS de la figura 12.21 con una entrada de OY, o una entrada de +5 V.
VDD
VGS
=-5 V;Js
G
(+5 V)
1
S
~V"=+5V
Q,lnMOS)
Apagado
Q,(pMOS) Encendido
Ves /
V, = +5 V
-----4
=ovt;J }--v,,=ov
(+5 V)
V DD
Q,lpMOS)
Apagado
VGS=OV~
"
V Gs
1
S
Q,(nMOS)
Encendido
=+5V
Figura 12.21
Operacin del circuito CMOS: a) salida +5 V: b) salida OV.
ENTRADA DE O y
Cuando se aplica OY como entrada al circuito CMOS, proporciona OY a ambas compuertas nMOS y pMOS. La figura 12.21a muestra que Para el nMOS (Q): Para elpMOS (Q2):
Ves = Vi - O Y = O Y - OY = O Y Ves = Vi - (+5 Y) = O y-s Y = -5 Y
La entrada de O V al transistor nMOS Q 1 deja a ese dispositivo apagado. Sin embargo, la misma entrada de O Y da como resultado que el voltaje compuerta-fuente del transistor pMOS Q, sea -5 Y (la compuerta a OY est a 5 Y menos que la fuente a + 5 Y). dando como resultado que ese dispositivo se encienda. La salida. V o ' es entonces +5 V.
ENTRADA DE +5 V
Cuando Vi = +5 Y proporciona +5 Y a ambas compuertas. La figura 12.21b muestra que Para el nMOS (Q): Para elpMOS (Q,l:
VGS = Vi - OY = +5 Y -OY = +5 Y VGS = Vi - (+5 Y) = +5 Y - 5 Y = O Y
Gracias a esta entrada el transistor Q1 est encendido y el transistor Q2 permanece apagado, con la salida cercana a OV aunque el que conduzca sea el transistor Q2. La conexin CMOS de la figura 12.19 proporciona una operacin con un inversor lgico con Va opuesto a Vi' como se describe en la tabla 12.!.
TABLA 12.1 Operacin del circuito CMOS

~(V)
Q,
Apagado Encendido
Q,
Encendido Apagado
v, (V)
+5
O
+5
576
12.7 CIRCUITOS DE FUENTE DE CORRIENTE

El concepto de una fuente de alimentacin proporciona un inicio en nuestra consideracin de los circuitos de fuente de corriente. Una fuente de voltaje prctica (vase la figura l2.22a) es una fuente de voltaje en serie con una resistencia. Una fuente de voltaje ideal tiene R ~ O. pero una fuente prctica incluye una resistencia pequea. Una fuente de corriente prctica (vase la figura 12.22b) es una fuente de corriente en paralelo con una resistencia. Una fuente de corriente deal tiene R = <>e, pero una fuente de corriente prctica incluye una resistencia muy grande.
Fuente de voltaje prctica

(a)
Fuente de voltaje ldeal
r-
~o
t
LI_~o
Fuente de corriente ideal
Fuente de corriente prctica
(b)
figura 12.22 Fuentes de voltaje y <::orriente.
Una fuente de corriente ideal suministra una corriente constante, sin importar la carga que est conectada a ella. Existen muchos usos en electrnica para UD circuito que proporciona una corriente constante a una impedancia muy alta. Los circuitos de corriente constante pueden construirse si se utilizan dispositivos FET, dispositivos bipolares y una combinacin de estos componentes. Hay circuitos que se usan en forma discreta y otros ms adecuados para operacin en circutos integrados. Consideraremos algunas fonnas de ambos tipos en esta seccin y en la seccin 12.8.
Fuente de corriente JFET

Una fuente de corriente JFET simple es la de la figura 12.23. Con V GS igual a O V, la corriente de drenaje est fija en
Por tanto, el dispositivo opera como una fuente de corriente con un valor de lOmA. Aunque el JFET real tiene una resistencia de salida, la fuente de corriente ideal seria una fuente de 10 mA, como se muestra en la figura 12.23.
I DSS ': lOmA
Vp =-4 V
'='
..
FIgUra 12.23 Fuente de corriente constante JFET.
12.7 Circuitos de fuente de corriente
577
EJEMPLO 12.13
Determine la corriente de carga ID Y el voltaje de salida Vo para el circuito de la figura 12.24 para: a) R D 1.2 kQ. b) RD 3.3 kQ.
RD
1.2 kO
t----\:"
los.\ = 4 mA \//-' = ~3.5 V
...
Solucin
Figura 12.24 Fuente de corriente JFET para el ejemplo 12.13 .
Debido a que Ves =O V.ID = I DSS = 4 mA. a) V" = VDD - IvRD = 18 V - (4 mA)(1.2 kQ) = 13.2 V b) V" = VDO - IDR D ~ 18 V - (4 mA)(3.3 kQ) = 4.8 V Observe que el voltaje de salida cambia con R D , pero la corriente a travs de R[) es 4 roA. debido a que el JFET opera como una fuente de corriente constante.
Fuente de corriente constante con transistor bipolar

Los transistores bipolares pueden conectarse de varias maneras en un circuito que acta como ,una fuente de corriente constante. La figura 12.25 seala un circuito que utiliza unas cuantas resistencias y un transistor npn para operar como un circuito de corriente constante. La corriente a travs de lE puede determinarse de la manera siguiente. Suponiendo que la impedancia de entrada de la base es mucho ms grande que la de R 1 o R2 ,
VB = R, (-VEE )
VH
R,
R,
VE = V B - 0.7 V lE
...
Figura 12.25 Fuente de corriente constante discreta.
con
VE - (-VE") le RE
(12.25)
donde le es la corriente constante proporcionada por el circuito de la figura 12.25.
----;---I( l' ,"'"

5. i
EJEMPLO 12.14
Calcule la corriente constante I en el circuito de la figura 12.26.
- - - ' - - (-VEE ) = - - - - - - (-20 V) = -10 V
R,
5.1 kQ
5.1 kQ + 5.1 kQ - 0.7 V
k"~
5.1 kQ 2kQ
VE
= VB lE ~
0.7V
= -10 V
= -10.7 V
2kQ
1
578
VE - (-Va') RE
-10.7 V - (-20 V)
-20 v
9.3 V 2kQ
4.6SmA
Figura 12.26 Fuente de corriente constante para el ejemplo 12.14.
Captulo 12
Configura.ciones compuestas
Fuente de corriente constante transistorjZener

S se reemplaza la resistencia R2 con un diodo Zener, como se muestra en la figura 12.27, da una fuente de corriente constante mejor que la de la figura 12.25. El diodo Zener da como resultado una corriente constante calculada. s se usa la ecuacin de la LVK en la unin baseemisor. El valor de 1 puede calcularse usando
(12.26)
Un punto principal a considerar es que la corriente constante depende del voltaje del diodo Zener. el cual permanece constante y la resistt::ncia del emisor RE" El voltaje de la alimentacin Vt.E no tiene efecto sobre el valor de l.
Figura 12.27 Circuito de corriente constante usando diodo Zener.
Calcule la corriente constante 1 en el circuito de la figura 12.28.
EJEMPLO 12.15
~I
+
6.2 v
2.2 kQ
1.8kQ
Figura 12.28
-18 V
Circuito de corriente constante para el ejemplo 12.15.
Solucin
Ecuacin (12.26): 6.2 V - 0.7 V
1.8kQ
; 3.06 mA
~
3 mA
12.8 ESPEJO DE CORRIENTE

Un circuito de espejo de corriente (vase 1a figura 12.29) proporciona una corriente constante
y se utiliza principalmente en circuitos integrados. La corriente constante se obtiene a partir de
una corriente de salida que es el reflejo o espejo de una corriente constante que se desarroll en
12.8 Espejo de corriente
579
+vcc
Q2
...
Figura 12.29 Espejo de corriente .
un lado del circuito. El circuito es en particular adecuado para la fabricacin de le. debido a que requiere que los transistores utilizados tengan idnticas cadas de voltaje base-emisor e idnticos valores de beta. Los mejores resultados se logran cuando los transistores se fonnan al mismo tiempo en la fabricacin dellC. En la figura 12.29 la corriente Ix del transistor Q yel resistor Rx se refleja en la corriente 1 a travs del transistor Q2' Las corrientes Ix e 1 pueden obtenerse utilizando las corrientes de circuito listadas en la figura 12.30. Suponemos que la corriente de emisor (lE) para ambos transistores es la misma (Q y Q2' siendo fabricados uno junto a otro en el mismo microcircuito). Las dos corrientes de base del transistor son aproximadamente
La corriente de colector de cada transistor es entonces

le ~ le
Por ltimo. la corriente a travs del resistor Rx' Ix es
Resumiendo. la corriente constante proporcionada en el colector de Q. Debido a que
"2 es un reflejo de la de
(12.27)
la corriente Ix que fijan Vce y Rx se refleja (o es un "espejo") en la corriente del colector de Q,. Se dice que el transistor es un transistor conectado como diodo, debido a que la base y el colector estn conectados juntos (en corto).
+vcc
IX~
Rx
ht
Q
t 2;E
.lE lE
lE
t ...
-~
"="
Q,
Figura 12.30 Corrientes del circuito de espejo de corriente .
580
------------------- Calcule la corriente reflejada, r en el circuito de la figura 12.31. EJEMPLO 12.16

+12 V
1.1 k!1
Figura 12.31
Circuito espejo de corriente para el ejemplo 12.16.
Solucin
Ecuacin (12.27): 12V-0.7V
= = 10.27 mA
1.1 kQ
Calcule la corriente, 1, a travs de cada uno de los transistores Q1 y 12.32.
en el circuito de la figura
EJEMPLO 12.17
Q,
Figura 12.32
Circuito espejo de corriente para el ejemplo 12.17.
Solucin
La corriente Ix es
Por tanto,
6 V - 0.7 V
Ix =
= 4.08mA
1.3 kQ
581
La figura 12.33 muestra otra forma de reflejo de corriente para proporcionar mayor impedancia de salida que la de la figura 12.29. La corriente a travs de Rx es
Ix = V cc - 2VBE lE
= lE + -
= - - - lE = lE
f3
+ 1
Rx
f3
1=IE=lx
f3
Suponiendo que Q y Q2 estn bien pareados, la corriente de salida, 1, se mantiene constante en
De nuevo, vemos que la corriente de salida 1 es un "reflejo" del valor de la corriente que se fij a travs de Rx' La figura 12.34 muestra otra forma de reflejo de corriente. El JFET proporciona una corrient constante de valor 1DSS' Esta corriente se refleja, dando como resultado una corriente a travs de Q2 del mismo valor:
+vcc
+V
Ix
Rx
lE
----
IE/~
~I
Q3
t
Ql
IDSS
~l
Q, Q,
Q,
Q,
...
Figura 12.33 Circuito reflejo de corriente con impedancia de salida ms alta. Figura 12.34 Conexin de espejo de corriente.
12.9 CIRCUITO DE AMPLIFICADOR DIFERENCIAL

El circuito de amplificador diferencial es una conexin muy popular y se utiliza en circuitos integrados. Esta conexin puede describirse considerando al amplificador diferencial bsico que se muestra en la figura 12.35. Observe que el circuito tiene dos entradas separadas, dos salidas separadas y que los emisores estn conectados juntos. Aunque la mayora de los circuitos de amplificador diferencial utilizan dos alimentaciones de voltaje separadas. el circuito tambin puede operarse con una sola alimentacin. Son posibles varias combinaciones de la seal de entrada. Si se aplica una seal a alguna entrada, estando la otra entrada conectada a tierra, a dicha operacin se le llama con una sola terminal. Si se aplican dos seales de entrada de polaridad opuesta, a la operacin se le llama de doble terminal. Si se aplica la misma entrada a ambas entradas, a la operacin se le llama de modo comn. En la operacin de una sola tenninal se aplica una sola seal de entrada. Sin embargo, debido a la conexin de emisor comn, la seal de entrada opera en ambos transistores dando como resultado una salida en ambos colectores.
582
i"'1
\ '1
--
\'10----1
Figura 12.35
Circuito de amplificador diferencial bsico.
En la operacin de doble tenninal se aplican dos seales de entrada, y la diferencia de las entradas tiene como resultado salidas en ambos colectores, que son la diferencia de las seales aplicadas en ambas entradas. En la operacin en modo comn. la seal de entrada comn da como resultado seales opuestas en cada colector, cancelndose estas seales, debido a que la seal de salida resultante es cero. Desde un punto de vista prctico. las seales opuestas no se cancelan completamente, pero dan como resultado una seal pequea. La caracterstica principal del amplifcador diferencial es la gran ganancia cuando se aplican seales opuestas a las entradas, en comparacin a la pequea ganancia resultante de las entradas comunes. La relacin de esta ganancia diferencial respecto a la ganancia en modo comn se llama rechazo en modo comn. Estos conceptos se analizarn con detalle en el captulo 14. En este momento se tratar con mayor rigor la operacn del circuito del amplificador diferencial.
Polarizacin
Consideremos primero la operacin de polarizacin del circuito de la figura 12.35, Con entradas de ac que se obtuvieron de fuentes de voltaje. el voltaje dc en cada entrada est esencialmente conectado a O V como se muestra en la figura 12.36. Con cada voltaje de base a O V, el voltaje de polarizacin del emisor comn es
\'11::= () V
Figura 12.36
Polarizacin de un circuito
de amplificador diferencial.
12.9 Circuito de amplificador diferencial
583
La corriente de polarizacin del emisor es entonces

lE = VE - (-VEE )
= -""'------
VEE - 0.7 V
(12.28)
RE
lE le = le = 1 2 2
RE
Suponiendo que los transistores estn bien pareados (como sucedera en IC), (12.29)
dando como resultado un voltaje de colector de (12.30)
EJEMPLO 12.18
Calcule los voltajes y corrientes de de del circuito de la figura 12.37.

+9v
3.9kQ
VOl
3.9kQ
V"2
Q
V'I
Q2
'E
V'2
3.3 kQ
Figura 12.37 Circuito de amplificador diferencial para el ejemplo 12.18.
-9v
Solucin
9V - 0.7 V
Ecuacin (12.28): 3.3 kQ
2.5mA
La corriente de colector es entonces

Ecuacin (12.29):
le
=-
lE
2.5 mA
= 1.25 mA
da como resultado un voltaje de colector de Ecuacin (12.30):

Ve = V ee - leRe = 9 V - (1.25 mA)(3.9 ka) = 4.1 V
El voltaje del emisor comn es entonces -0.7 V y, en cambio, el voltaje de polarizacin del colector est cerca a 4.1 V para ambas salidas.
Operacin en ac del circuito

En la figura 12.38 se indica una conexin de ac para un amplificador diferencial. Se aplican seales de entrada separadas como V] y Vi2 con salidas separadas, resultando como VOl y VOi
Para analizar en ac el circuito vuelve a dibujarse en la figura 12.39. Cada transistor se reempla za por su equivalente en ac.
584
+Vcc
I
V
'"
Q,
Figura 12.38 Conexin de ac del amplificador diferencial.
B,
\ .....
e,
v"'
VOl
e,
Re Re
le,
B,
",
V"
'... "
,
~
E,
/3Jbl
~t{e,
t ...
(l + f3z)I~
/3: lb~
E,
,
"
'V
!
V,::,
(1 + (3 1) 1"1
--
R:
..l,.
figura 12.39 Equivalente de ac del circuito de amplificador diferencial.
GANANCIA DE VOLTAJE EN UNA SOLA TERMINAL Para calcular la ganancia de voltaje de ac en una sola terminaL Ve/Vi' se aplica la seal a una entrada, en tanto la otra est conectada a tierra, como se muestra en la figura 12.40, El equivalente en ac de esta conexin est dibujado en la figura 12.41. La corriente en ac de la
+vcc
Q,
V
"
Q,
Figura 12.40 Conexin para calcular A\\ '" Vo/Vil ,
585
--1",-
Figura 12.41
Equivalente de ac del
Circuito de la hgura 12.40.
base puede calcularse utilizando la ecuacin de la LVK (ley de voltaje de Kirchhoff) en la base 1 de la entrada. Si se supone que los dos transistores estn bien pareados
lb, r.
"
~
lb, r
"
lb r,
Con RE muy grande (idealmente infinito), el circuito para obtener la ecuacin de la LVK se simplifica al de la figura 12.42, del cual podemos escribir
V1] - lbr.I - lbr I
~
por lo que
Si tambin suponemos que
lb -
V
-
" 2r,
entonces
fJ-'-'
2r,
y la magnitud del voltaje de salida en ambos colectores es

Vo ~ leRe ~
fJ-' Re
2r 1
Vi
~ -
f3R e
Vi
2fJr,
por lo que la magnitud de la ganancia de voltaje de una sola terminal en uno u otro colector es
(12.31)
+ v"
"v
1
586
-~
ri~
Ti
Figura 12.42
Circuito parcial para
calcular 'b"
Calcule el voltaje de salida en una sola tennina!, V(I l' para el circuito de la figura 12.43.
+9 V
EJEMPLO 12.19
47ka
''1 =t;2
=20 kfl
~,=~,=75
43 ka
-9 V
Figura. 12.43 Circuito para los ejemplos 12.19 y 12.20.
Solucin
Los clculos de polarizacin proporcionan 9V - 0.7V

=
193 ;.A
43kO La corriente del colector es entonces
lE
2
por lo que
= 96.5 f.JA
Ve = Vee - leRe = 9 V - (96.5 ;.A)(47 kO) = 4.5 V
El valor de re es
r ,. =
26 0.0965
" 2690
La magnitud de la ganancia de voltaje ac puede calcularse utilizando la ecuacin (12.31): (47 kQ) 2(269 O) la cual proporciona un voltaje ac de salida de magnitud
V" = AYi = (87.4)(2mV) = 174.8mV = O.175V = 87.4
GANANCIA DE VOLTAJE DE DOBLE TERMINAL

Podra usarse un anlisis similar para mostrar que para la condicin de seales aplicadas a ambas entradas, la magnitud de la ganancia de voltaje diferencial sera
(12.32)
donde Vd = V1I - V12 .
587
Operacin en modo comn del circuito

Mientras un amplificador diferencial proporciona una gran amplificacin de la seal diferencial aplicada a ambas entradas, tambin debe proporcionar una pequea amplificacin de la seal comn a ambas entradas. En la figura 12.44 se muestra una conexin ac que describe una entrada comn para ambos transistores. El circuito equivalente se dibuj en la figura 12.45, a partir del cual podemos escribir
r.,
pero puede escribirse tambin como
v,
Y;
+ 2([3 + J)R E
La magnitud del voltaje de salida es entonces
[3V;Rc Vo = / cR e = [3/"R e = ---'----'-"---r, + 2([3 + J)R E

proporcionando una ganancia de voltaje de magnitud de
(J2.33)
+vcc
Re
Q,
Q,
Figura 12.44 comn.
Conexin en modo
1,
(~+\) 1,
--
2(/3+\) I,t
Figura 12.45
Circuito en ac en modo comn.
588
Capitulo 12 Configuraciones compuestas
Calcule la ganancia en modo comn para el circuito amplificador de la figura 12.43. Solucin Ecuacin (12.33):
75(47 ka) 20 ka + 2(76)(43 ka)
EJEMPLO 12.20
0.54
Uso de una fuente de corriente constante

Un buen amplificador diferencial tiene una ganancia diferencial muy grande. AJ' que es mucho mayor que la ganancia en modo comn. La habilidad del rechazo en modo comn del circuito puede mejorarse considerablemente. si se pennite que la ganancia en modo comn sea lo ms pequea posible (idealmente a O). A partir de la ecuacin (12.33) podemos ver que entre mayor sea RE menor es Ac' Un mtodo popular para incrementar el valor en ac de RE es utilizando un circuito de fuente de corriente constante. La figura 12.46 muestra un amplificador diferencial con una fuente de corriente constante para proporcionar un gran valor de resistencia del emisor comn a la tierra de ac. La principal mejora de este circuito sobre el de la figura 12.35 es la impedancia ac mucho ms grande para RE' que se obtuvo mediante el uso de la fuente de corriente constante. La figura 12.47 muestra el circuito ac equivalente para el circuito de la figura 12.46. Una fuente de corriente constante prctica se considera como una alta impedancia en paralelo con la corriente constante.
+Vce
Figura 12.46 Amplificador diferencial con fuente de corriente constante.
Re
Re
RI
Flgura 12.47 Equivalente en ac del circuito
de la figura 12.46,
589
EJEMPLO 12.21
Calcule la ganancia en modo comn para el amplificador dferencial de la figura 12.48.

+9 V
o
Vi
'\
1
Figura 12.48
Q,
R,
8.2 kD.
r,:=200kD. fJ, = 75
5.1 kQ
-y v
Circuito para el ejemplo 12.21.
Solucin
Usando
RE;
ro ; 200 kQ da
;--~~--
A, ;
75(10 kQ)
24.7
X }()-3
ri + 2(/3 + J)R E
11 kQ + 2(76)(200 kQ)
12.10
CIRCUITOS DE AMPLIFICADOR DIFERENCIAL BiFET, BiMOS YCMOS
Aunque la seccin anterior proporcion una introduccin al amplificador diferencial utilizando dispositivos bipolares, las unidades que se encuentran disponibles en el mercado, tambin usan transistores JFET y MOSFET para construir estos tipos de circuitos. A una unidad de le que contenga un amplificador diferencial usando transistores bipolares (Bi) y de unin de efecto de campo (FET) se le llama circuito SiFET A una unidad fabricada utilizando transistores bipolares (Bi) y MOSFET (MOS) se le llama circuito SiMaS. Un circuito construido con transistores MOSFET de tipo opuesto es un circuito CMOS. Los circuitos que se van a usar a continuacin para poder mostrar los diversos circuitos de varios dispositivos son principalmente simblicos, debido a que los circuitos reales utilizados en los le son mucho ms complejos. La figura 12.49 muestra un circuito BiFET con transistores JFET en las entradas y transistores bipolares para proporcionar la fuente de corriente (utilizando un circuito espejo de corriente). El espejo de corriente asegura que cada JFET est operado a la misma corriente de polarizacin. Para la operacin en ac el JFET proporciona una alta impedancia de entrada (mucho mayor que la que se emplea cuando se usan solamente transistores bipolares). La figura 12.50 muestra un circuito que utiliza transistores de entrada MOSFET y transistores bipolares para las fuentes de comente, proporcionando con esto a la unidad BiMOS impedancias de entrada todava ms altas que la BiFET. debido al uso de transistores MOSFET.
590
-v
Figura 12.49 Circuito amplifcador diferencial BiFET.
figura 12.50 Circuito amplificador

diferencial SiMOS.
Puede construirse un circuito de amplificador diferencial utilizando transistores MOSFET complementarios, como el que se describe en la figura 12.51. Los transistores pMOS proporcionan las entradas opuestas y los transistores nMOS operan como fuente de corriente constante. Se toma una sola salida del punto comn entre los transistores nMOS y pMOS en un lado del circuito. Este tipo de amplificador diferencial CMOS est particularmente bien adecuado para la operacin por bateras, debido a la baja disipacin de potencia de un circuto CMOS.
Entrada -
~+V
Figura 12.51
Amplificador
diferencial CMOS.
12.11
El anlisis por computadora de diversos circuitos compuestos puede obtenerse con facilidad usando PSpice. Todava debe describir el circuito individual, pero unos cuantos minutos son suficientes para producir un listado del circuito y los resultados deseados. 12.11
591
Se pueden usar varias lneas de PSpice para especificar los detalles del anlisis en ac deseado. Para especificar la seal ac de entrada: VI p. ej., VI NI N2 AC VOLTAGE
AC
JOMV
Vi = JO mV (ac)
Para especificar la frecuencia de la seal de entrada:
.AC p. ej., .AC UN
UN
NS
FS
FE
JOKH
IOKH
(Ji = 10 kHz)
Para especificar la salida: Habiendo solicitado el anlisis en ac, se puede incluir una Hnea de impresin que liste los voltajes o corrientes del circuito deseados. La forma de la lnea de impresin es
.PRINT AC VOLTAGE_UST
p. ej.,
.PRINT AC V(1)
V(6)
I(RO)
V(3,4)
NEAS DE MODELO
1. Para un dispositivo BJT la lnea de modelo incluye la beta del dispositivo . .MOOEL p. ej., .MOOEL TRANI NPN (BF = 200) DEV_NAME NPN (BF = _ )
2. Para un dispositivo JFET, la lnea de modelo incluye Vp e 1DSS' .MOOEL p. ej., .MOOEL JFET canal n: VTO =
Vp
OEV_NAME
NJF
VTO =
BETA =
FET3
NJF
VTO = -4
BETA = 0.625E-3
=-4 V, BETA =IDSJV'j;, por lo que I DSS = lO mA

PMOS o NMOS (VTO = __)
3. Para un MOSFET incremental, la lnea del modelo incluye V, .MOOEL OEV_NAME
p. ej.,
.MOOEL MOSA PMOS (VTO = -2V)
pMOS con Vr = -2 V
Programa 12.1. Amplificador a JFET en cascada

En la figura 12.52 se ofrece un listado PSpice para proporcionar el anlisis del amplificador JFET en cascada de la figura 12.2. Vase la figura 12.53 para el circuito que muestra todos los puntos de nodo usados. Si observa el listado PSpice, primero se describe el voltaje de alimentacin, los elementos de resistencia y los elementos capacitivos. Se aade una carga RL = 1 MQ para completar la trayectoria desde el capacitor de salida C 3 a la tierra. Se considera que los dos JFET tienen el mismo modelo, con los valores especificados de VTO = Vp =-4 V, e IDSS = 10 mA (a partir de BETA =0.625 E-6)
592
caseade JFET Amplitior

CIRCUIT PESCRlPTIDN
VOD a o 20V RGl '2 o J.JH'EG RDl 3 8 2.0'
*
RSl 4
CS:' 4 o looCF
el 1 ;Z O.OSlJF el ) s O.05UF RG2 S o J.3MEG
R02 6
680
RS2 i
CSl 7 100Ul' C) 6 9 0.05U1" RL 9 o lMEe J1 ) :2 .; NFET J2 6 5 7 NFE'l' .JltODEL NFE'I' NJF ~-~ ..... bE"T1\--O.f>25E-'3 VI 1 o AC 10M\! ,AC UN 1 10KH 1010-1 .OP
.PRI~~ AC V(l) V{J} V(6) V(9) .OPTIOHS NOPAGE
e o o
2.4K
680
Junction FE! MOOEL

HJF
P~ERS
V"I"O
-4
BETA
Io100E
( ( (
625.000000E-06
SMA1,.L SIGNAL BIAS SOLUTION VOLTAGE NOOE VOLTAGE

0.0000 5) SO.28E-06 9) 0.0000
l}
HODE
( (
TEXPERATtJRE -
VOLTAGE
27.000 cEe e NOn! VOLTAGE
( (
2)
50.21JE-06 6) 13.3270
3) 7)
13.1~10
1.8908
( ,
4) 8)
1.6906 20.00DO
VOLTAGE: SOURCE CURRENTS ._ CURIU!NT

VDD
-
VOS
VDS
TOTAL POWER DISSIPATION

J1
-5.561E-03
l.llE-Ol
~TTS
OPERA'l'INC POINT INFORMATIOH
MOllE!.
'0
"l. 89t+OO 1.l4E+Ol

2.6.4E-03
"""
2.78E-03
2.1SE-Ol -l.89E+OO
-.....
J2
.*
JFETS
1.14E+01
2.UE-03
"" -_.*
AC ANALYSIS
V(l) V(3} V(6}
TZKPERATURE
V(')
27~OOO
FREQ
DEG e
1.OOOE+04
1.000E-02
6.323E-02
3. 992E-01
3.9921-01
Agura 12.52 Salida del PSpice para el circuito de la fgura 12.53.
VDD (+20V)
8
I DDS = 10 roA V p = -4 V
RD ,
RD,
2.4ill
2.4 ill
e,
3
e,
6
e,
O.05~F
O.05~F
O.05!1F
Q,
4
Q,
7
RL
V; lOmV
'\,
RG,
3.3 M.Q
R"
RG,
Agura 12.53 Circuito para el programa 1 de PSpice.
680Q
I~~!1F
3.3MQ
RS2
680Q
lMQ
C'2
J(Xl~F
.".
593
La seal de entrada es V; = 10 mV a f = 10 kHz. La lnea .OP pide la salida de la informacin del punto de operacin, los valores de polarizacin y los parmetros de operacin del transistor. La salida tambin proporciona el listado de los vohajes en las entradas y salidas de cada etapa. A continuacin se facilita un resumen de los resultados obtenidos.
Resultados de polarizacin de (para cada transistor):
Parmetros JFET (para cada transistor):

. I DQ = 2.78 mA,
VGSQ
= - 1.89 V,
gm
= 2.64 mS
(gm
= 2.6 mS en el
ejemplo 12.1)
Resultados ac:
Av]
= =
V(3) VO) V(6) V(3)
= =
6.323 x 10-2
I x 10-2
= 6.3 = 6.3
(--'>.2 en el ejemplo 12.1)
3.992 x 10- 1 6.323 x 10-2
A
V
"
(--'>.2 en el ejemplo 12.1)

(V" = 384 mV en el ejemplo 12.1)
"
= V(9) =3.992 x 10- 1 = 399 mV
La ganancia de voltaje ac y el voltaje ac de salida que se obtuvieron en el ejemplo 12.1, Y los clculos utilizando PSpice se comparan muy bien. Recuerde que PSpice usa un modelo ms sofisticado que el del ejemplo 12.1; Y que todos los pasos en PSpice se ejecutan con ms cifras decimales, haciendo que los resultados sean un poco diferentes.

El circuito de la figura 12.53 puede dibujarse usando el programa para Windows Schematics de MicroSim. A continuacin se presenta una breve descripcin para el dibujo del circuito que se muestra en la figura 12.54: 1. Obtenga la parte J2N3819 de la biblioteca eval.slb. Edit, Model: Edit Instance Model cambie Beta = 0.625E-3 Y cambie Vto = -4. Copie y pegue el segundo JFET en el esquema. 2. Obtenga la parte R de la biblioteca analog.slb. Ponga el valor y nombre de las diversas resistencias confonne se requiera. 3. Obtenga la parte C de la biblioteca analog.slb. Ponga el valor y nombre de los diversos capacitores conforme se requiera. 4. Obtenga la parte VSRC de la biblioteca source.slb para la fuente de alimentacin de dc (usando Ver. 6.0) o batera (usando Ver. 6.1 o posterior). Haga Name(V ss) y Value(+20 V). 5. Obtenga la parte VSIN de la biblioteca source.slb. Ponga VAMPL = 10 mV y FREQ = lO kHz. 6. Obtenga la parte VIEWPOINT de la biblioteca special.slb y pngala en las terminales de fuente y drenaje de ambos transistores. 7. Obtenga la parte VPRINTl de la biblioteca special.slb y pngala en la entrada, en ambos drenadajes y en la salida. Haga doble "click" en cada objeto y ponga TRAN = ok Y MAG = ok para que ambos conceptos queden seleccionados para ser desplegados.
594
Ejecute Una simulacin para obtener el archivo de salida FIG 12-54.0UT. En la figura 12.55 se proporciona una versin editada. Compare los valores de polarizacin usando el esquema con los de la figura 12.52 obtenidos cuando se utiliza la versin de DOS de PSpice (Ver. 6.0). Compare tambin las magnitudes de la seal localizadas mediante el uso de ambos mtodos. Los resultados se comparan bien.
VOD~ 20V
-=-
R02
~C1
Vi 10mV ~
1
RGl
~273~
RS2
680
"
.
.0
0.05uF
0165ur
3.3MEG
RS1
680
e51 20u r -'--
RG2
3.3MEG
RL
~20uF
10k
Figura 12.54 Circuito del centro de diseo para analizar un amplificador JFET de dos etapas .
_..
CIRCCIT
DESCRIPTla~
R ROl
:;-RS:
e-e:
R-RG: R-RL
o SI>
o
$~
0002 SN OCa:
2_~K
0003 680 $~-OC04 3.3MEG
:;:-es:
R-:;n2
o St'-0005 10k $N 0006 $N 0004 O.Q5uF

$N 0007 SN OOO 2.4~ o $~ ocos "680
o e
$N 0003 OUF
R-RS2
R-RG2
C-C2
e-es:: e-eo
J-';:: J-":;3 7-':DO
--'.'i
.pRrN'I'
$S-OC02 $N-OOO, $N OOOJ J2~3alS-x ss:oooa J2S~61~-X SN-ODOl :) 20\1 SN-COC6 o oc o AC 1 Oc'.' SH; o 10m\' lO].o.H:: O O O AC-\"l'!(:S~_OOO5J) '~l:$N_0006;i VM([$N_D002]) 'JM(:SN_0007:}
$!;-OC09 3.J!'IEG $:-; OC02 $N 0009 c. Q:>1.J.f" $N 0008 20U!" $~ 0007 SN 0005 ~.Q?ur
SS-OOOi $N-0009
Jo..:r.ction FE'!' '!'ton!:' ... ?Al<A."!:E'!'ERS

';2K~alSl-X
NJf
S~';':'L
SIGNA!. 51AS
so:..:.:,:,rm~ ~:0L':'>.Gt
NODE
~;~=~~;;!
('W
\'CLT;"GE 20.COCC,
~.$oc6':
:3.2730 :C'7.')E-D6
':.0000 1. 9061
OC05';
:::.CC00
(SN-OOO-";.
(SN~0009;
::>.2730
F~EQ
V~(SN_OOC5:
"M(S:-I 0')06)
VI"!(S~ . ::OC21
:.CQOE"'C';
3.2;OE-C1
:.ODOE-02
~.J:St-C2
','X($!> ::-Q07;
3.231E-Ol
Figura 12.55
Listado de salida del circuito de la figura 12.54 (editado).
Programa 12.2. Amplificador BJT en cascada

El amplificador BIT en cascada del ejemplo 12.2 se analiza por el listado PSpice de la figura 12.56 (el circuito se muestra en la figura 12.57). El modelo BIT se proporciona para transistores idnticos .MODEL BJT NPN (BF = 200 IS = 7E - 15)
12.11
595
cucaded BJ'l' AJlplitier

CIRCOXT DESCRIPTICN
vcc: 8 O 20V al 8 2 15K
** * * * *.*.* *.~.* *.*
R220 7R RCl. 8 3 2.2K ltE1 O 11:: R3851!51::
R4504.7k RC2 8 Ei 2.aR RE270lJl.: BL 9 Q l.JOlQ
Q1J24BJT Q26!57BJT
C1 1 2 10Ur C2 3 S 10l]?
C3 6 9 lOoP
CS! O SDDar CS2 7 O SOOO'F
VI 1 O .le 25UV .KOOEL 8JT tIPIl(BP-aOO IS-7E-15) .le LIIf l' 1JQJ 1101
.PRI5T AC Ve!) V(J) V(6} V(9)

.OP'l'IOKS HOPAGE
BJT MODEL PARAXE'l"ERS 83'l' IIPM
IS
BF .. lit
JQt
'ti
7.000000E-15
200 1 1
1
IIODE
1) 5) 9)
sau.u. SlGHAL B'IAS SOUI'tlOlfi VOLTACE lfODE VOLTAGB 0.0000 ( 2) 4.700' 4.7004 ( 6) 11.2430 0.0000
lI01)E;
'1'I!IIPIIRA'l'IlIlB vot.'l'AGE
27.000 'D'BG
IIODE
( 4)
VOLTAGE
4.0003
( {
3) 7)
11.2430 4.0603.
8)
20.0000
VOL'l'AGiI SOORCB CUltRIII'l'S .,... CUIIItI!IO'r vc:c "',1.0001-02
VI 0.0008+00 TO'J'AL POIf!:R D%SSIPA'l'IOIf
2. oaB-al
1fM"l"S
AC ANALYSIS
VIl)
2.~OO~5
TBMPERATURE V(3) VIO) V(')
27.000 DSG
FIlEQ 1.oooE+03
2.5582-03
8. 625S-Gl
8.625E-Ol
Figura 12.56 Salida PSpice para el circuito de la figura 12.57.
VccC+20 V)
8
I DDS 10 mA Vp -4 V
Rc ,
R,
15kO 2.2kO
R,
15kO
Rc , 2.2kO
= =
e,
3
1O~
e,
6
IO~F
e,
1O~
Q,
Q,
/3= 200
4 7
P=
R, 4.7kO
200
Vi
25
~V
'\,
R,
4.7kO
RE, lkO
Re IMO
1
596
I~~~F
.,..
o
'r
RE, IkO
I2O~F
es,
...
....
.,..
Ftgura 12.57 Circuito para el programa 2 de PSpice.
donde f3" 200 e Is" 7 x 10-' causan V8E = 0.7 Ven el modelo PSpice. La seal de entrada es V;
=25 !lV, a una frecuencia de I kHz [.AC
UN 1 lKH IKH]
A continuacn se proporciona un resumen de los resultados obtenidos.

Polarizacin de (cada transistor):
VB
= 4.7 V,
v, = '0
4.0 V,
Parmetros BJT(cada transistor): lB = 19.9 !lA le = 3.98 mA

V8E = 0.7 V
([3
= lellB = 3.98 mAlI9.9!lA
= 200)
Resultados de ac:
A = ~ = V(3)
2.558 x 102.5 x 10-5
"V
"
V(I)
= 102.3 V, A =-' " V,,
(-102.3 en el ejemplo 12.2) V(6) 8.625 x

1()-4
,,--,,---V(3) 2.558 x 10-5 (-338.46 en el ejemplo 12.2)
= 337.2
Otra comparacin de los resultados que se ohtuvieron con los dos mtodos con los que se puede hacer, involucra a r, a partir del listado PSpice
RPI " 1.3 x 103 = 1.3 kQ Esta es la impedancia de entrada viendo hacia la base del BJT. Debido a que RPI
podemos escribir
= r, = [3r,
1.3
X
re ::;: -
r,
:::;
103
;;;: 6,5
.Q
[3
200

El circuito de la figura 12.57 puede dibujarse utilizando el programa para Windows Schematics de MicroSim. A continuacin presentamos una breve descripcin para dibujar el circuito que se muestra en la figura 12.58. l. Obtenga la parte Q2N3904 de la biblioteca eval.slb. Edit, Model: Edil Instance Model cambie Beta = 200 cambie Is" lOOE-15 Copie y pegue el segundo BJT en el esquema. 2. Obtenga la parte R de la biblioteca analog.slb. Ponga el valor y nombre de los diversos resistores como se requiera. 3. Obtenga la parte C de la biblioteca analog.slb. Ponga el valor y nombre de los diversos capacitares como se requiera.
12.11
597
4. Obtenga la parte VSRC de la biblioteca source.slb para la fuente de alimentacin de de (usando la Ver. 6.0) o la batera (utilizando la Ver. 6.1 o posterior). Ponga Name(Vcc) y Value(+20 V). 5. Obtenga la parte VSIN de la biblioteca source.slb. Ponga VAMPL = 25 uV y FREQ = 1 kHz. 6. Obtenga la parte VIEWPOINT de la biblioteca special.slQ y colquela en las terminales de fuente y drenaje de ambos transistores. 7. Encuentre la parte VPRINTl de la biblioteca special.slb y colquela en la entrada. en la base del segundo BJT y en la salida. Haga doble "cJick" en cada objeto y ponga TRAN = ok YMAG = ok, para que ambos conceptos estn seleccionados para desplegarlos. Ejecute una simulacin para obtener el archivo de salida FIGI2-59.0UT. En la figura 12.59 se proporciona una versin editada. Compare los valores de polarizacin que se obtuvieron gracias al uso del esquema y a los de la figura 12.57. utilizando la versin del DOS de PSpice (Ver. 6.0). Compare tambin las magnitudes de seal que se encontraron usando ambos mtodos. Los resultados se comparan bien.
vcc
+,---------t----ooD"~--------------~------,
2DV ~
R81
1Sk
2.2k
C;
6535
RB2
4.7
RS1
1k
CS1 --r- 20u r
084 4.7k
~ ,"k'"
~ ! CS2
RL
1 Dk
20ur
Figura 12.58 Circuito del centro de diseo para analizar un amplificador BJT de dos etapas.
11.11.
CI~CUIT
DESCRlPTION
Q_Ql
R RDl
Cascadcd BJT Amplificr
R-RSl
R-RBl
$1'_0002 $N 0001 SN 0003 Q2N3904-X $N 0004 SN-0002 2.2k

$N~OOOJ
R-RB2 e-esl
e-el
c-ei
V-+20 Q::::02 R R02 R-M2 R-RB3
e-cs2
e-e2
R-RL
V-Vi +SIN
R-RB4
.PRIN'T
25uV
$N-0004 $N 0001 Sk $N-OOOl o 4.7le. $N-0003 o 20uf $N-0002 $N 0005 $N-0006 $N-OOOl lUF' $N:0004 Oc 20 SR 0007 $N 0005 Sil! 0008 Q2N390-'-X $N-0004 $N-0007 2.2k SN:0008 o 1k $N 0004 $N 0005 SN-0005 o 4.7k $N:0008 o 20uF $N 0007 $N 00P9 lUF SN-0009 o IOk $N:0006 o De o AC 25uV
o Ti(
'"F
'"
1kHz o o o
AC VK(!$N_OC091) VM( [$li_0006])
VM( [SN_OOOSJ)
11.
NOOE
VOLTAGE
4..652.0
3.9519 .; .6520 11.3790 0.0000 AC ANALVSIS
.....
Figura 12.59 El listado Hg. OUT (editado).
12~58.
($N Oa01} ($R-0003) (SN-OOOS) ($N-0007) ($N::::0009)
NODE VOLTAGE ($N 0002) l1.3790 ($N-00Q4) 20.0000 CS-N-0006) 0.0000 ($t(0008) 3.9519
TEMf>ERA'I'URt: "" 27.000 DEC e
FREO
1.000E~O)
VM($N 0009) VM($N 0006) \'MeSH 0005)
2.367[-01
2.500E-05
1.460E-03
598
Programa 12.3. Circuito Darlington

El circuito Darlington de la figura 12.12 se analiza mediante el programa PSpice de la figura 12.60. (Vase tambin la figura 12.61.) Dos dispositivos BJT idnticos estn conectados como un dispositivo Darlington. Se usa un valor de BF:::: 89.4. por lo que
f32
= (89.4)2 = 7992
8000
Darlington Acplifier
.... CIRCUIT DE:SCRIP'l'ION
*** * *.* *** - _ VCC 6 o lS\'

R:a 6 2 3.3HEG el !. 2 O.seF
RI: .; o 390 e2 .:. 5 O.SUF RL 5 o lMEG Ql 6 2 :3 BJ'T Q2634BJT
.MODEL BJT NPN(BF~89.4) VIlO AC lOOMV .AC LIN 1 lOKH lOKH

.PRINT AC V{l) V(4) VeS}
.aP'I'IONS NOPAGE
ENe
..... BJ'T MODEL PARAMETERS
15
sr
100.000000E-18
89.4 1 1
'PI<
'F SR
NR
1
TEMPERATtJRE
;;c
SHALl. SIGNAL BIAS SOLL~ION NODE VOLTAGE NaDE VOLTAGE ( 1) 0.0000 ( 2) .9.651]
(
5)
27.000 OEG
NOOE
( 3)
VOLTAGE
8.9155
NODE VOLTAGE ( 4) 8.0632
0.0000
6)
18.0000
VOLTAGE SOURCE CURRENTS CURRENT "AME vec -2.068E-02

TOTAL POWER DISSIPATION .... AC ANALYSIS FREQ V(1) 1.000E+04 1. OOOE-O!
3.72E-01
WATTS
TE."1PER,\'l't,'RE
27.000 DEG
ve.;)
9.936E-02
V{S) 9,936t-02
+Vcc (18 V)
6
RB 3.3 Mn.
e,
p, =f!, =89.4 (PD =8000)
0.5 ~F
Q,
V,
lOOrnV
40.5C~2F
o
Circuito para el programa 3 de PSpice.
'''5
RL
MQ
Figura 12.61
"*"
12.11
599
Polarizacin:
VB, = V(2) = 9.65 V
VE, = V(4) = 8.06 V
proporcionando VBE (Darlington) = 1.59 V
Parmetros del transistor:
lB,
= 2.53 !lA,
le,
= 0.23 mA
(f3 1 = 0.23 mAl2.53!lA = 90.9) (f32 = 20.4 mN229 !lA = 89.1)
lB, = 229 jiA,
le, = 20.4 mA
para una beta Darlington de
f3D = f31f3, = (90.9)(89.1)
= 8100
Es difcil forzar el modelo de transistor PSpice para que coincida exactamente con el
modelo de transistor ideal usado en la figura 12.12. Observe que los resultados de PSpice
proporcionan
V BE , = 0.736 V, V BE , = 0.852 V
mientras que el modelo utilizado en la figura 12.12 especifica VBE (D) = 1.6 V (casi lo mismo que 0.736 V + 0.852 V).
Operacin en ac; para una entrada de Vi = 100 m V, la salida en el listado del PSpice es
Vo = V(5) = 9.936E-2 = 99.36 mV
proporcionando una ganancia de amplificador de

A,.
V(5)
=
V(l)
9.936 )( 10--2
1
X
= 0.9936
10- 1
en tanto que los resultados del ejemplo 12.10 ofrecen A, = 0.998. que est bastante cerca.
Programa 12.4. Circuito inversor CMOS

En la figura 12.62 se analiza un circuito inversor CMOS en el listado (vase tambin la figura 12.63). Un MOSFET incremental de canal p, MI, Y un MOSFET incremental de canal n, M2, son operados como un circuito inversor CMOS. Con una entrada que vara desde un valor de
CNOS Invarter circuit
VD050SV 1I15125PX 1122100101 .KOOEL PM PItOS (V'l'O--2V) .MODa. 10( RIIOS (V'1"O-2V) Vl'105V .De VI o 5 5 .PlUM oc V(2)
.OP1'IORS lfOPAGE .EIII>
MOSPET MOOEL PARIB"rERS PK JO( PIlOS

VTO -2 2
_s
20.000000g-06
KP
20.00DDOOE-06
V(2) 5.000E+OO 8.3fiOE-08
VI
oc TRAHsY2R CURVES
O.OOOE+OO 5.000E+OO
600
v,----"-1
(O V o 5 V)
~----v()
Figura 12.63 de PSpice.
Circuito para el programa 4
de OVa un valor dc de +5 V. el voltaje de salida calculado se lista con el programa PSpice. Esta variacin de voltaje de entrada la proporciona la lnea
.De VI O 5 5
que vara VI desde O a 5 V con un valor final de 5 V. El listado ofrece los datos de salida
VI " O V
VI " 5 V
V(2) " 5 V V(2)

~
OV
se demuestra que el circuito opera como un inversor lgico, ya que proporciona el voltaje de salida opuesto.
12.2 Conexin en cascada
PROBLEMAS
1. Para el amplificador en cascada lfET de la figura 12.64. calcule las condiciones de polarizacin de para las dos etapas idnticas, usando JFET con IDss = 8 mAy V p = -4.5 V.
+18 V
2.2 kn
2.2 kn
0.05 lF
U.05 )lF
V 20mV
IOMn
IOMl
390n
i
390n
?
Figura 12.64 Problema.s 15, 30~31.
...
...
IDSS ==
2. Para el amplificador en cascada JFET de la figura 12.64, utilizando JFET idnticos con
8 mAy Vp = -4.5 Y, calcule la ganancia de voltaje en cada etapa, la ganancia general del amplificador y el voltaje de salida V o .
Problemas
60l
3. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan las especificaciones 1DSS = 12 mA y Vp = -3 Y, calcule la polarizacin resultante de cada etapa. 4. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan las especificaciones 1DSS = 12 mA y V p = -3 Y Y y(", ::: 25 pS, calcule la ganancia de voltaje resultante para cada etapa, la ganancia de voltaje general y el voltaje de salida V o ' 5. Para el amplificador en cascada de la figura 12.64. utilizando JFET con especificaciones I Dss = 12 mAy Vp = -3 Y YYo" = 25 pS. calcule la impedancia de entrada del circuito (Z) y la impedancia de salida (Z). 6. Para el amplificador en cascada BJT de la figura 12.65. calcule los voltajes de polarizacin dc y la corriente de colector para cada etapa.
+15 V
5.1 k!1
24kQ 0.5 F
24 kQ
5.1 kQ
t-----ll--- Ve
0.5 F
V ---1t---t---i 25 ~V
~=
150
fi= 150
6.2kQ 1.5kQ
6.2k!1
1.5kQ
Figura 12.65 Problemas 6-8, 32.
...
...
...
...
7. Calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje en ac total para el circuito amplificador en cascada BJT de la figura 12.65. 8. Para el circuito de la figura 12.65 calcule la impedancia de entrada (Z) y la mpedancia de salida
(ZJ
9. Para el amplificador en cascada de la figura 12.66 deduzca los voltajes de polarizacin y la corriente de colector de cada etapa.
+lOV
1.8kQ
24kQ
2.nn
0.05 ~F
V;. ---11--r-~'" 2mV
1D55
= 6 roA Vp =-3V
p= 150
lOM!1
330n
1
...
+ lOO~F
8.2kQ 2.2kQ
Figura 12.66 Problemas 9-11.
...
602
10. Para el circuito de amplificador de la figura 12.66. calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje general del amplificador.
11. Calcule la impedancia de entrada (2) y la impedancia de salida (2) para el circuito amplificador de la figura 12.66.
12.3 Conexin cascode
12. En el circuito amplificador cascode de la figura 12.67. calcule los voltajes de polarizacin V R
Vs:: y Ve:'
-+-20 V
1.5 kQ
7.5 kQ
.r
lO~V
V
50 >'
Q,
P=200
6.2 kQ Q,
1O>'
-----.I,I--~--I
-1
p= 200
1kQ
3.9kU
...
*' 13.
Figura 12.67
Problemas 12-14.
Para el circuito del amplificador cascode de la figura 12.67. deduzca la ganancia de voltaje. A". y el voltaje de salida. Vo .
14. Calcule el voltaje de ac a travs de una carga de 10 kQ conectada a la salida del circuito de la figura \2.67.
12.4 Conexin Darlington

+16 V
15. Para el circuito de la figura 12.68. calcule el voltaje de polarizacin de, VE.' Y la corriente de
emisor.I;:!.
2.4MQ
V,~ 120rnV
---"',,1; 1 --L----1'" Q,
0.1
~F
(~D =60(0)
VsE =1.6V
+:1
20J-lF
oV"
510 Q
Figura 12.68 Problemas 15-16.33.
* 16. Para el circuito de la figura 12.68, calcule la ganancia de voltaje del amplificador.
Problemas
603
12.5 Par relroalimentado
17. Para el circuito del par retroalimentado de la figura 12.69, calcule los valores de polarizacin de de V B , Vc~elc
+16 V
loan
___--+---1{---120rnV
~,
-----}I--r---l
l.5MO:
~, = 160 ~, = 200
Figura 12.69 Problemas 1718.
* 18.
Calcule el voltaje de salida para el circuito de la figura 12.69.
12.6 Circuito CMOS
19. Detennine cules transistores estn apagados y cules estn encendidos en el circuito de la figura 12.70 para una entrada de: a) VI = O V, V, = O V. b) VI = +5 V, V, = +5 V. e) VI = O V, V, = +5 V
v,
QI
v,
---+-~-----'
.... +5V Q,
Figura 12.70 Problemas 19-20, 34.
20. Para el circuito de la figura 12.70, complete la tabla de voltajes a continuacin.
VI
QV QV +5V +5V
V2
V,
QV
+5V
QV +5V
604
12.7 Circuitos de fuente de corriente
21. Calcule la corriente a travs de la carga de 2 kQ en el circuito de la figura 12.71. 22. Para el circuito de la ftgura 12.72, calcule la corriente 1.
* 23.
Calcule la corriente 1 del circuito de la figura 12.73.
~1
fi=
2kn
4.3 kQ
4.3 kQ
~1
100
fi = 200
+
J.8kQ J.5kQ
5.1 V
J.2kQ
-18 V -12 V
Figura 12.71
Problema 21.
Figura 12.12
Problema 22.

+12V
24. Calcule la corriente reflejada 1 en el circuito de la figura 12.74.
* 25.
Calcule las corrientes de colector para QI y Q2 en la tlgura 12.75.

+18 V
~
2kQ
2mA
2.4 kQ
fi= 250
Q,
p= 200
r---c
;
Q3
Figura 12.74
Problema 24.
Figura 12.75
Problema 25.
12.9 Circuito de
amplifi~ador
diferencial
26. Calcule los valores de polarizacin de le y Ve para los transistores pareados de la figura 12.76.
+15 V
4.7kQ
-15 V
Problemas
605
27. Haga un clculo de los valores de polarizacin dc de le y Ve para los transistores pareados de la figura 12.77.
* 28. Calcule V o en el circuito de la figura 12.78.
* 29.
Realice un clculo de V" en el circuito de la figura 12.79.

+18 V
18kQ
18 kQ
+12 V
V'I----I
I----v,::'
8.2 kQ
8.2 kil
~
-18 V
2mA
t----
v"
1
\/, '" IOmV
+12 V
36kQ
36kQ
7.5 kQ
lOkQ
+------v"
-12 V
V, = 2mV
Figura 12.79
33 kQ
Problema 29.
Figura 12.78
Problema 28.
-12 V
* 30. * 31. * 32. * 33. * 34.
Escriba un programa PSpice para calcular el voltaje de polarizacin del amplificador JFET en cascada de la figura 12.64, usando l DSS = 12 mA y V p = -3 V. Escriba un programa PSpice para calcular el voltaje de salida, Vo ' para el circuito JFET en cascada de la figura 12.64, empleando lDSS = 12 mA, Vp := -3 V YYu .\":: 25 flS. Escriba un programa PSpice para calcular el voltaje de salida de cada etapa del amplificador a BJT en cascada de la figura 12.65. Escriba un programa PSpice para calcular la infonnacin del punto de operacin del transistor y el voltaje de salida para el circuito amplificador Darlington de la figura 12.68. Escriba un programa PSpice para listar los voltajes de de para los siguientes juegos de entradas para el circuito CMOS de la figura 12.70. a) V, = O V. V, = O V.
b)
c)
V, O V Y V, +5 V. V = +5 V. V2 = +5 V.
*El asterisco indica problemas ms difciles.
606
CAPTULO
Tcnicas de fabricacin de circuitos discretos e integrados

13.1 INTRODUCCIN
Las tcnicas aplicadas a la fabricacin de dispositivos semiconductores estn siendo continuamente revisadas, modificadas y mejoradas. En aos recientes, se ha hecho nfasis principalmente en aumentar la tasa de rendimiento (cantidad de elementos buenos en un lote), expandir los niveles de automatizacin (menor necesidad de mano de obra) y aumentar los
niveles de densidad. La secuencia de pasos para la fabricacin de unidades discretas (elementos solos) o circuitos integrados (le) (microcir<:uitos de alta densidad con millones de elementos) no ha cambiado dramticamente. Sin embargo, la forma de hacer cada paso ha experimentado un cambio radical en la ltima dcada. Este captulo est diseado simplemente para desarrollar una imagen general del ciclo de produccin para los circuitos discretos e integrados (lC)~ presenta algunas de las fases ms mportantes de produccin y la tenninologa que se aplica. Un anlisis ms detallado de cualquier paso del ciclo requerira de todo un libro.
13.2 MATERIALES SEMICONDUCTORES, Si, Ge y GaAs

El primer paso en la fabricacin de algn dispositivo semiconductor es obtener materiales semiconductores del nivel de pureza deseado. como el silicio. gennanio y arseniuro de galio. En la actualidad se requieren niveles de impureza de menos de una parte por mil millones (1 en 1,000,000,000) para la fabricacin de la mayora de los dispositivos semiconductores. Las materias primas se sujetan primero a una serie de reacciones qumicas y a un proceso de refinacin por zona para formar un cristal policristalino del nivel de pureza que se desea. Los tomos de un cristal policristalino estn acomodados en forma aleatoria. mientras que en el cristal nico, los tomos estn acomodados en una red cristalina geomtrica, simtrica y uniforme. El aparato para refinacin por zona de la figura 13.1 consiste de un recipiente (bote) de grafito o cuarzo, para tener la contamnacin mnima, un tubo contenedor de cuarzo y un juego de bobinas de induccin de RF (radiofrecuencia). Las bobinas o el bote deben ser movibles a lo largo de la longitud del tubo de cuarzo. Se obtendr el mismo resultado en cualquier caso, aunque aqu se presenta el mtodo de las bobinas mviles porque parece ser el ms comn. El interior del tubo contenedor de cuarzo est lleno con un gas inerte (con poca o ninguna reaccn qumica) o al vaco, para reducir ms la posibilidad de contaminacin. En el proceso de refinacin por zona se pone en el bote una barra de silicio con las bobinas en un extremo de la barra, como se muestra en la figura 13.1. Luego se aplica la seal de radiofrecuencia a la bobina, la cual induce un flujo de carga (corrientes parsitas) en el lingote de silicio.Se aumenta la
Jac).;. Sto Clair Kilby. inventor del circuito integrado y coinventor de la calculadora electrnica de pilas. (Cortesa de Texas Instruments. lnc.) Clair Kilby naci en Jefferson. Missouri, 1923. M.S. de la Universidad de WisCDnsin. Director de Ingeniera y Tecnologa. Grupo de componentes. Texas Instruments. Miembro de la IEEE. Tiene ms de 60 patentes en Estados Unidos.
El primer circuito integrado. un oSI:ilador de corrimiento de fase inventado por Jaek S. Kilby en 1958. (Cortesa de Texas Instruments, Ine.)
607
Bobinas de calentamiemo por induccin
Tubo contenedor de cuarzo

~ ~
Gas inerte o vado
Bote de grafito
Silicio de alta pureza
MOllim\en\o de las bobinas
--
Lingote de silicio (nivel de baia pureza)
Figura 13.1
Proceso de refinacin por zona.
magnitud de estas corrientes hasta que se desarrolla suficiente calor para fundir esa regin del material semiconductor. Las impurezas del lingote entrarn en un estado ms lquido que el material semiconductor que las rodea. Si las bobinas de induccin de la figura 13.1 se mueven lentamente hacia la derecha para inducir la fusin de la regin vecina, las impurezas "ms fluidizas" "seguirn" a la regin fundida. El resultado neto es que un gran porcentaje' de las impurezas aparecern al extremo derecho del lingote cuando las bobinas de induccin hayan llegado a ese extremo. Este lado de la pieza con impurezas puede despus cortarse y se repite el proceso completo hasta que se llega al nivel de pureza deseado. El siguiente paso en la secuencia de fabricacin es la fonnacin de un solo cristal de gennanio o silicio. Esto se logra. por lo general, usando la tcnica Czochralski; la figura 13.2a muestra el aparato empleado por esta tcnica. El material policristalino primero se transfonna en un estado fundido por medio de bobinas de induccin. Luego se sumerge una "semilla" de
J
_' Llenado con argn --t1-,MOlO< despus Il.e la e"l<l.cu<\cin Barr3 de estiramiento /' rotativa /" Cua soporte Mirilla
,
SemiJla Cuello
(b)
" Crisol de sl1ice Camisa enfriada por agua Bobinas de calentamiento
Susceptor de carbn Silicio "fundido" Eje del susceplor
Figura 13.2 a) Horno Czochralski; b) "cuello" del lingote; e) lingote enfrindose enfrente de un horno Czochralski. (Cortesa de Texas Instruments, Inc.)
(a)
(e)
608
Captulo 13 Tcnicas de fabricacin de circuitos discretos e integrados
cristal nico del nivel de pureza deseado en el silicio fundido, y se retira gradualmente mientras gira despacio el eje que sostiene la semilla. Confonne se va retirando la "semlla", sobre ella crece una estructura monocristalina de silicio, como se muestra en el "cuello" del1ingote en la figura 13.2b. Los lingotes de monocristal resultantes son por lo general de 6 a 36 pulgadas de longitud, y de I a 8 pulgadas de dimetro, y se cree que tendrn para 1997 dimetros de 12 pulgadas. En la figura 13.2c aparece un lingote y un horno CzochralslO.
13.3 DIODOS DISCRETOS

Los diodos semiconductores son con frecuencia de alguno de los siguientes cuatro tipos: crecimiento de la unin, aleacin, difusin o crecimiento epitaxial. En los siguientes prrafos se proporciona una breve descripcin de cada proceso.
Crecimiento de la unin
Los diodos de este tipo se forman durante el proceso de estiramiento de cristal Czochralski. Se pueden aadir altemadarnente impurezas tipo p y n al material semiconductor fundido en el crisol, y da como resultado una unin p-n cuando el cristal se estira como se indica en la figura 13.3. Despus de rebanar, el dispositivo de rea grande puede cortarse en grandes cantidades (a veces miles) de diodos semiconductores de rea ms pequea. El rea de los diodos de unin por crecimiento es lo suficientemente grande para manejar altas corrientes (y por tanto tener valores nominales de potencia altos). Sin embargo, el rea grande introducir efectos capacitivos indeseables en la unin.
./"'"' Barra de estiramiento del cristal "Semilla"
Uninp-n
Proceso de "rebanado"
Aleacin
El proceso de aleacin dar como resultado un diodo semiconductor del tipo de unin que tambin tendr un alto valor nominal de corriente y PIV grande. Sin embargo, la capacitancia de la unin es tambin grande. porque el rea de unin tambin es grande. La unin p-n se forma poniendo primero una impureza tipo p en un sustrato tipo n y calentando ambos hasta que sucede la licuefaccin y los dos materiales se juntan (figura 13.4), El resultado es una aleacin que cuando se enfra produce una unin p-n en la frontera entre la aleacin y el sustrato. Los papeles que desempean los materiales tipo 11 y P pueden intercambiarse.
~undida
Figura 13.3 Diodo de crecimiento de unin.
Material
"po~
s, 'p",a ,,oe
Unin p-n
-----.. ~ --r
-+
'-:mato tipo n
Figura 13.4 Diodo por el proceso de aleacin.
Difusin
El proceso de difusin para fonnar diodos semiconductores de unin puede emplear difusin slida o gaseosa. Este proceso requiere ms tiempo que el proceso de aleacin, pero es relativamente barato y puede controlarse con mucha ms precisin, La difusin es un proceso por el cual una alta concentracin de partculas se "difunde" en una regin que la rodea con menor concentracin. La principal diferencia entre los procesos de difusin y aleacin es el hecho de que no se llega a la licuefaccin en el proceso de difusin. Solamente se aplica calor en el proceso de difusin para incrementar la actividad de los elementos involucrados.
13.3 Diodos discretos
609
El proceso de difusin slida comienza con el "depsito" de impurezas aceptaras en un sustrato tipo n y se calientan los dos hasta que la impureza se difunde en el sustrato hasta formar la capa tipo p (figura 13.5a). En el proceso de difusin gaseosa, un material tipo n se sumerge en una atmsfera gaseosa de impurezas aceptaras y luego se calienta (figura 13.5b). La impureza se difunde en el sustrato para fonnar la capa tipo p del diodo semiconductor. Tambin pueden intercambiarse los papeles de los materiales tipo p y n. El proceso de difusin es el que se.utiliza ms en la actualidad para la fabricacin de diodos semiconductores discretos.
Se aplica calor
Se aplica calor
~".\\
1;
Depsito de Indio
Indio '"removido"
----.", \ ~
Sustrato tipo n
1;
I
Atmsfera gaseosa con partculas de Indio
~
Proceso de corte
ProcesO de corte
Figu.n 13.5 modos ?ot e~ p:roceso

(b)
de difusin: a) difusin slida; b) difusin gaseosa.
Crecimiento epitaxial
El trmino epitaxiaf se deriva de las palabras griegas epi, que significa "sobre", y taxis, que significa "arreglo". Una oblea base de material n+ se conecta a un conductor metlico, tal como se muestra en la figura 13.6. La n+ indica un nivel de dopado muy alto para una caracterstica de resistencia reducida. Su propsito es actuar como una extensin semiconductora del conductor y no como el material tipo n de la unin p-n. La capa tipo n se depositar sobre esta capa usando un proceso de difusin, como lo indica la figura 13.6. Esta tcnica de utilizar una base n+ da al fabricante ventajas definitivas de diseno. Luego se aplica el silicio tipo p usando una tcnica de difusin y se agrega el conector metlico del nodo, tal como se muestra en la figura 13.6.
(regin aislante)
Figura 13.6 Diodo semiconductor de crecimiento epitaxiaL
610
captulo 13 Tcnicas de fabricacin de circuitos discretos e integrados
13.4
FABRICACIN DE TRANSISTORES
La mayoria de los mtodos que se usan para fabricar transistores son simplemente extensiones de
los mtodos usados para elaborar diodos semiconductores. Los mtodos que con ms frecuencia se emplean actualmente nc1uyen unin por aleacin, crecimiento de la unin y difusin. El
estudio de cada mtodo ser breve, pero se incluirn los pasos fundamentales de cada uno.
Unin por aleacin

La tcnica de unin por aleacin es una extensin del mtodo de aleacin para la fabricacin de diodos semiconductores. Sin embargo, se depositan dos puntos de la misma impureza a
~ada
lado de la oblea semiconductora que tiene la impureza opuesta. como se muestra en la
figura 13.7. Luego se calienta toda la estructura hasta que se funde y cada punto se une en aleacin a la oblea de la base, dando como resultado las uniones p-n indicadas en la figura 13,7 como se describi para los diodos semiconductores. El punto de colector y la unin resultante son ms grandes para soportar la corriente, y la disipacin de potencia ms alta en la unin colector-base. Este mtodo no se emplea tanto como la tcnica de difusin que se describir brevemente, pero todava se usa mucho en la fabricacin de diodos de alta potencia,
Figura 13.7 Transistor de unin por aleacin.
Crecimiento de la unin
Se usa la tcnica Czochralski para fonnar las dos uniones p-n en un transstor de unin por crecimiento. El proceso, COfia se muestra en la figura 13.8, requiere que el control de la impureza y la relacin de retiro sean tales que aseguren el ancho adecuado de la base y los niveles de dopado de los materiales tipo n y p. Los transistores de este tipo estn limitados por lo general a un valor nominal menor de 1- w.
Barra de estiramiento del cristal Semilla
Difusin
El mtodo de fabricacin que ms se utiliza en la actualidad es la tcnica de difusin, El proceso bsico se present en el anlisis de la fabricacin de diodos semiconductores. La tcnica de difusin se emplea en la produccin de transistores en meseta y planares, donde cada uno de ellos puede ser de tipo de difusin O epitaxial, En el transistor pnp en meseta de difusin, el primer proceso es una difusin tipo n en una oblea tipo p, como se aprecia en la figura 13.9, para fonnar la regin de la base. Luego, se difunde o se une en aleaCn el emisor tipo p a la base tipo n. Despus se hace una corrosin para reducir la capacitancia de la unin del colector. El trmino "meseta" se deriva de su similitud con la formacin geogrfica. Como se dijo anteriormente en el estudio sobre la fabricacin de diodos, la tcnica de difusin permite un control muy preciso de los niveles de dopado y el espesor de las diversas regiones.
" Fundido
Figura 13.8 Transistor de crecimiento de la unin.
Atmsfera gaseosa
con impurezas tipo n
=,
'---,.\\) J,; i~
p
#;1
/' ) / I ) \
Se aplica calor
C')
lb)
lo)
Figura 13.9 Transistor en meseta: a) proceso de dfusin; b) proceso de aleacin; c) proceso de corrosin.
13,4 Fabricacin de transistores
611
e
Figura 13.10 Transistor epitaxial en meseta.
E B
F=rF=~91if'=j Capa de xido
La principal diferencia entre el transistor de meseta epitaxial y el transistor de meseta es una capa epitaxial adicional sobre el sustrato de colector original. El sustrato tipo p original (el colector de la figura 13.10) se pone en un recipiente cerrado que contiene vapor de la misma impureza. Mediante un control adecuado de temperatura, los tomos del vapor caern y se acomodarn por s mismos sobre el sustrato tipo p original, dando como resultado la capa epitaxial indicada en la figura 13.10. Una vez que se ha establecido esta capa, contina el proceso, igual que para el transistor en meseta, para formar las regiones de base y emisor. El sustrato tipo p original tendr un nivel de dopado mayor y una resistencia menor que el de la capa epitaxial. El resultado es una conexin de baja resistencia con la terminal de colector que reducir las prdidas por disipacin del transistor. Los transistores planar y planar epitaxial son fabricados con dos procesos de difusin para formar las regiones de base y emisor. El transistor planar, como se muestra en la figura l3.ll, tiene una superficie plana y de ah el trmino planar. Se aade una capa de xido. igual que en la figura 13.11, para eliminar las uniones expuestas, lo cual reduce sustancialmente las prdidas por fugas superficiales (corrientes de fuga en la superficie, en vez de a travs de la unin).
e
FIgura 13.11 Transistor planar.
13.5 CIRCUITOS INTEGRADOS

Durante la dcada pasada el circuito integrado (IC) ha llegado a ser por su uso cada vez mayor y por los diversos medios de difusin, un producto cuya funcin y objetivo bsicos son comprendidos por cualquier persona. La caracterstica ms notable de un le es su tamao, porque es miles de veces ms pequeo que una estructura semiconductora construida de la forma ms usual con componentes discretos. Por ejemplo, el circuito integrado que se muestra en la figura 13.12 tiene 275,000 transistores, adems de muchos otros elementos, aunque solamente es de 280 x 250 mils o de cerca de -io" por El MC68030 es un microprocesador y es el corazn de las microcomputadoras fabricadas por compaas como Apple, Hewlett-Packard, Motorola y otras. Los circuitos integrados rara vez necesitan de alguna reparacin, esto es, si un solo componente del IC falla, se reemplaza la estructura completa (circuito completo); por tanto, resulta un mtodo mucho ms econmico. En la actualidad, existen tres tipos de le disponibles comercialmente a gran escala; incluyen los circuitos integrados monolticos, los de pelcula delgada (o gruesa) y los hbridos. Cada uno de ellos ser presentado en este captulo.
+".
-----;
---'"- -'
~1/4Pulg~1
"~"
Figura 13.12 El microprocesador MC68030 y sus dimens!ones
externas reales. (Cortesa de Motorola, Inc.)
612
Captulo 13 Tcnicas de fabricacin de circuitos discretos'e integrados
Desarrollos recientes
Durante la ltima dcada la cantidad de pasos en el proceso de fabricacin se ha incrementado
dos o tres veces, y cada proceso es ms sofisticado. En los primeros das el fabricante de le diseaba, construa y mantena el equipo empleado en el ciclo de produccin. Sin embargo, hoy da han aparecido nuevas industrias que han asumido la responsabilidad de introducir los ltimos avances tecnolgicos en el equipo de proceso. El resultado es que el fabricante puede concentrarse en el diseo, control de calidad, mejor funcionamiento y caractersticas
de confiabilidad y una mayor miniaturizacin. El equipo disponible de las compaas

perifricas tiene un precio muy alto (no es raro que el costo de las unidades sea mayor a 1
milln de dlares) y la operacin a 24 horas es casi una necesidad para asegurar una buena poltica econmica. En un esfuerzo para asegurar la operacin continua, los mayores fabricantes de le tienen su propio personal de servicio, en vez de apoyarse en la respuesta inmediata del fabricante del equipo. La automatizacin est llegando a ser cada vez ms importante en el ciclo de produccin.
U na gran cantidad de controles basados en microprocesador, introducidos en forma de
"direccionamiento por casete", ha reducido significativamente la posibilidad de errores debidos a transferencia incorrecta de infonnacin a la unidad de procesamiento. Tambin tiene una sensibilidad al proceso que se est desarrollando que no est disponible por medio de la curva de respuesta humana. Para un control de proceso mayor y un mejor seguimiento, la mayor parte de la fabricacin ha pasado a operaciones de computadora sin papel, con terminales junto al equipo de procesamiento o hasta con el equipo conectado directamente a la computadora anfitrin. El mayor nivel de automatizacin tambin reduce la cantidad de "manejo" y contacto con la oblea, reduciendo, por tanto, la cantidad de fuentes contaminantes y aumentando el factor de produccin. Una de las reas de preocupacin permanente es el nivel de produccin. Cada vez est mejorando la cantidad promedio de dados "buenos" que se obtienen de una oblea, pero todava permanece en un nivel del 60 al 80%. Sin embargo, uno debe darse cuenta que conforme el tamao de la "pieza" disminuye y se aumenta la densidad, el nivel de produccin no puede cambiar de manera significativa, pero la cantidad de componentes producidos en la misma rea de oblea se est incrementando a una velocidad impresionante. En otras palabras, si hubiramos utilizado los procedimientos actuales de produccin mejorados en los IC fabricados desde hace cinco aos, el nivel de rendimiento probablemente habra excedido el 95%. Los avances de la ltima dcada han dado como resultado una aceptacin general por la industria de que la densidad de los le casi se duplica cada dos aos. En un tiempo, las dimensiones se proporcionaban en mils y mils cuadrados. Ahora, es el micrn o micrmetro (un millonsimo de un metro, mm) la medida estndar, siendo 1 mil = ,c:" = 25.4 J1m. El incremento de la densidad y los mejores niveles de produccin se deben a una maquinaria ms sofisticada en el ciclo de produccin, mtodos mejorados para detectar y corregir fallas, mayores niveles de limpieza, mayores niveles de pureza en los materiales de procesamiento, mejores materiales de fabricacin y una cantidad mayor de pasos de procesamiento. Hace cinco aos eran comunes los cuartos clase 100; ahora el estndar de la industria son clase 1 (o menor). Un cuarto clase 1 es 100 veces ms limpio que un ambiente de hospital tpico. El nmero de clase indica la cantidad de partculas de 1 J1ID o mayores por pie cbico. El costo del establecimiento de dicho ambiente es en verdad inmenso. Se establece un flujo laminar continuo de aire filtrado entre el piso y el techo para mantener el alto nivel de limpieza. Los "trajes de conejito" que aparecen en algunas de las fotografas de este captulo, se necesitan en las reas de produccin. El control es tan estricto que las mujeres que trabajan en muchas de estas reas no pueden utilizar maquillaje; con esta medida se puede eliminar cualquier posible introduccin de partculas extraas en el ambiente. El agua que se emplea en las operaciones de enjuague y limpieza est filtrada a 0.2 J1m y tiene un nivel de resistividad de 18 MQ (recuerde el anlisis sobre resistividad del captulo 1). Tambin est tan libre de contaminantes orgnicos que nO soporta un crecimiento de cultivo. Adems, la pureza de los materiales de procesamiento, como los productos qumicos, recubrimientos y otros materiales que "tocan" a la oblea, se han mejorado para que concuerden con los niveles de densidad incrementados.
13.5 Circuitos integrados
613
Los anchos de lnea de las tcnicas de fabricacin actuales son de 0.5 11m, y dentro de dos o tres aos tendrn 0.35 J1m. Actualmente, la investigacin y desarrollo est en 0.25 J1m o menos. E! silicio ha sido el soporte principal de la industria, desde su nacimiento hasta el ciclo de produccin actual. Conforme continan aumentando los niveles de densidad y disminuyendo los anchos de lnea, tal vez haya necesidad de cambiar a materiales como el GaAs (arseniuro de galio) con su mejor rango de caractersticas de funcionamiento. Debido a las grandes inversiones, es una necesidad absoluta que el procesamiento del producto pase por un control de calidad muy rgido. controlado por medio de un fuerte sistema de administracin. La computadora est desempeando un papel muy importante porque proporciona los datos necesarios que requieren para tal supervisin continua del ciclo de produccin. Algunas mejoras en el proceso de fabricacin se describen a continuacin conforme se describe cada paso de produccin.
13.6
CIRCUITOS INTEGRADOS MONOLTICOS
El trmino monoltico se deriva de una combinacin de palabras griegas, monos, que significa solo, y lithos, que significa piedra, lo que en combinacin da como resultado una traduccin literal de piedra nica o, ms adecuadamente, una estructura slida. Como lo implica este trmino descriptivo, el lC monoltico est construido con una sola oblea de material semiconductor. Se pueden obtener obleas tan delgadas como 1/1,000 pulgadas (= un quinto del espesor de esta pgina) usando un proceso de corte o rebanado, como se puede ver en la figura 13.13. La mayor parte de la oblea actuar simplemente como estructura de soporte para el lC r~sultan~ muy delgado. En la figura 13.14 se proporciona una vista general de las etapas involucradas en la fabricacin de lC monolticos. La cantidad de pasos necesarios para llegar a un producto terminado son muchos ms que los que aparecen en la figura 13.14. Sin embargo, la figura destaca las fases principales de produccin de un lC monoltico. Desde principios de los ochenta existe un mayor cambio de los IC bipolares a los IC MOS. Aunque muchos pasos son los mismos, hay algunas diferencias importantes, como la implantacin de iones en la mayora de los pasos del dopado. Como se indica en la figura 13.14. es necesario disear primero un circuito que satisfaga las especificaciones. Luego debe distribuirse el circuito para asegurar el uso ptimo del espacio disponible y el mnimo de dificultad en la realizacin de los procesos de difusin que vienen a continuacin. La apariencia de la mascarilla y su funcin en la secuencia de etapas indicadas se presentar dentro de poco. Por el momento. basta decir que una mascarilla tiene la apariencia de un negativo por medio del cual pueden implantarse las impurezas mediante iones (a travs de las reas claras) en la oblea de silicio. El
Borde aplanado del lingote
Hoja recubierta de diamante
Cuchilla cortadora rotati va Bloque de soporte para el lingote
(a)
(b)
Figura 13.13 Rebanado del lingote monocristal en obleas. (Cortesa de Texas lnstruments, lne.)
614
Diseo del clrculto Disposicin del circuito
1
Ohlea de silicio
b
Limpieza
y pulido
Proceso de difusin cpitaxia\
Mascanlla de
aislam\ent~
Mascanlla de bas.e
Mascanlla de emisor
Mascanllas (2) de contactos e DleJectnCOs imerconexin entre capas
PaslvaclOn fin<.ll
Difusin de aislamiento
Difusin de base (etc.)
Depsito Difusin Contactos e de emisor interconexione:. entre capas
Aplicacin de la pasivacin
Microcircuito
L.,m!m~~~m!)-..;.:indi:dU~~O--.O
Pruebas Coney fragmentacin Ensamble en Soldadura del encapsulado encapsulado Prueba final
Figura 13.14 Fabricacin de circuitos integrados monolticos. (Cortesa de Robert Hibberd.)
actual proceso de implantacin de iones para cada fase es similar al que se aplica en la fabricacin de transistores por difusin. La ltima mascarilla de la serie controlar la colocacin del patrn conductor que interconecta los diversos elementos. Luego la oblea pasa por varios procedimientos de prueba, es fragmentada y separada en microcircuitos individuales, encapsulada y ensamblada como se indica. En la figura 13.15 aparece una oblea de silicio procesada. La oblea original puede ser de 4 a 8 pulgadas de dimetro. El tamao de cada microcircuito deter-
.3,
)
.
~.
...r:: ..._ _ _......
--- ---
-----::_-11!I115~m
8).1m
Diodo
Oblea de
le
Dimensiones tpicas de elementos
Oblea de silicio procesada con
re
difundidos
Figura 13.15
Oblea de IC monoltico procesada con las dimensiones relativas de los diversos
elementos_
13.6 Circuitos integrados monolticos
615
minar. por supuesto, la cantidad de circuitos individuales que resulte de una sola oblea. Las dimensiones de cada microcircuito de la oblea de la figura 13.15 son 25 mils x 25 mils. Para resaltar el tamao microscpico de estos microcircuitos, considere que 40 de ellos pueden alinearse a lo largo de una pulgada. El tamao promedio relativo de los elementos de un IC monoltico aparece en la figura 13.15. Observe la gran rea que se requiere para la resistencia de 1 kQ, en comparacin con los otros elementos sealados. Un artculo reciente indica, en porcentaje. el costo relativo de las diversas etapas de la produccin de IC monolticos comparados con transistores discretos. Las grficas resultantes aparecen en la figura 13.16. La fase de procesamiento incluye todas las etapas que llevan hasta los le individuales de la figura 13.15. Observe la diferencia en costo de las diversas fases de produccin determinadas por el tamao y la densidad del microcircuito.
LSI (ms
Transistores discretos pequeas. unidades menos densas)
VLSI (ms grandes. unidades ms densas)
Procesamiento
"(2S?"l
....
Procesamiento
(30%)
. . ~;{
Encapsulado (65%)
Encapsulado (40%)
Pruebas (30%) Pruebas (10%)
Encapsulado (10%) Pruebas (5%)
Figura 13.16 Divisin de costos para la fabricacin de transistores discretos y circuitos integrados en gran escala (LSIJ y circuitos integrados a muy alta
escala (VLSlsl.
La difusin selectiva necesaria en la formacin de los diversos elementos activos y pasivos de un circuito integrado se logra mediante el uso de mascarillas, como la que se muestra en la figura 13.17. Las reas claras son las nicas por las que pueden pasar las impurezas donaras y aceptaras. Las reas oscuras bloquean la difusin de impurezas, en fanna parecida a una sombra que impide que la luz del sol cambie el pigmento de la piel.
Figura 13.17
Mascarilla. (Cortesa de
Motorola, Inc.)
616
La secuencia de pasos que llevan a la mascarilla final se controla por d ancho en micrones de las caractersticas ms pequeas de la oblea. La litografa por rayo de electrones a 0.5 11m (0.25 .um en el futuro) es la ms comn que se usa en la secuencia de produccin con mascarillas. Hace tiempo la fabricacin de una mascarilla requera primero un trazo en estabilene a gran escala de todas las capas. Luego el diseo se transfera a Mylarclaro recubierto con un plstico rojo llamado Rubylita. Se hacen cortes muy precisos en el material rojo y se retiran las secciones para revelar las regiones donde se llevar a cabo la difusin de impurezas. El patrn resultante se fotografa y se reduce en 500 x (500 veces el tamao deseado para produccin) en una serie de pasos hasta que se obtiene el patrn maestro (retcula) deseado. Hoy da, todo se hace en una estacin de trabajo de computadora. Los datos son transferidos directamente al sistema de rayos de electrones que se usa para dibujar los patrones necesarios en la retcula. Este mtodo de "escritura directa" usa un sistema como el que aparece en la figura 13.18. Ahorra muchos pasos intermedios "conando" directamente el patrn de la mascarilla desde la estacin de trabajo, con la ayuda de un rayo de electrones como "herramienta de exposicin". El disminuir la cantidad de pasos y la exposicin drecta de la mascarilla reduce la cantidad de fallas y omisiones que pueden aparecer en el producto final. Para unidades VLSI, el tiempo involucrado desde el diseo inicial hasta la disponibilidad de la mascarilla puede extenderse desde unos cuantos das hasta uno o dos meses.
Figura 13.18
Sistema Djrect Write E-beam. (Cortesa de Perkin-Elmer Corporation.)
13.7 EL CICLO DE PRODUCCIN

Las prioridades no permiten un estudio detallado de cada paso del cico de produccin, pero se describirn varias de las fases ms importantes para desarrollar alguna apreciacin de la secuencia de fabricacin. Despus de haber ~'rebanado" el lingote por crecimiento. una oblea de si1!cio tipo p es rectificada y pulida (figura 13.19a) y revisada (figura 13.l9b) para producir la estructura de la figura 13.19c. Tambin se le aplica un proceso de corrosin qumica para alisar todava ms la superficie y eliminar una capa de la oblea que pueda haber sido daada durante la secuencia de rectificacin y pulido. Luego se hace crecer una regin epitaxial tipo n sobre el sustrato tipo p, comO se muestra en la figura 13.20. Se deposita ell tal forma que resulte una estructura de monocristal, con la msma estructura y orientacin cristalina que el sustrato, pero con un nivel de conductividad 13,7 El ciclo de produccin
617
Ca)
Figura 13.19 a) Etapa de rectificado y pulido en la preparacin de obleas; b) revisin de la oblea con computadora; c) oblea de silicio tipo p. (Cortesa de Texas lnstruments, Inc.)
~..
Cb)
Oblea de silicio tipop
Ce)
diferente. Es en esta capa epitaxial delgada en donde sern difundidos los elementos activos y pasivos. El rea tipo p es esencialmente una estructura de soporte y aade algn grosor a la estructura para aumentar su resistencia y permitir un manejo ms fcil.
Figura 13.20
Regin epitaxial tipo 11
Oblea de silicio tipo
p. despus del proceso de difusin
epitaxial tipo n.
El aparato que con ms frecuencia se utiliza en el proceso de depsito es el reactor cilndrico de calentamiento por radiacin de la figura 13.21. El suseepror (grafito recubierto de silicio) es una estructura de seccin transversal hexagonal sobre la cual se colocan varias obleas en cada cara. Los gases con las impurezas deseadas se inyectan en la cmara y se extraen por la parte superior. Las obleas se calientan mediante lmparas de cuarzo enfriadas con agua. Sosteniendo las obleas en una posicin casi vertical (solamente 2.5 0 de la vertical) hay menos probabilidad de contaminacin. Luego, se tiene que definir la regin de estructura monoltica que va a ser dopada. Se hace crecer una capa de dixido de silicio (SiO,) en la superficie de la oblea, tal como se muestra en la figura 13.22. Esta capa superficial impedir que se introduzca cualquier impureza al silicio tipo p. Sin embargo, la corrosin selectiva de esta capa de SiO" permitir la implantacin de iones y la difusin de las impurezas adecuadas en las reas indicadas del material tipo p.
618
Yenti\(jdor de flujo laminar

I
Cmara de aplanado
\
Escape
'-------)\' Irt
[r
~
,
I I
I
ntrada
""~ I
I
Ventilador principal
- fO-S
O O ~~ O \1
1
1\
e ontenedores
de obleas
misin de e"cape
~
f-
11
emara
de proceso
!I
r-
I~
@
(a)
Figura 13.21 Reactor cilndrico calentado por radiacin: a) esquema; b) colocacin de obleas no contaminadas; c) control externo. (Cortesa de Applied Materials, Inc,)
(b)
(e)
Capa de SiO~
~~il!ia!ili!iIli!Iiii!!i!!!'i~r-- Regin epitaxial tipo n

Silicio tipo p
Figura 13.22 Oblea de la figura 13.20 a continuacin del establecimiento de la capa de Si02
13.7 El cielo de produccin
619
El aparato empleado en el proceso de oxidacin es similar al que se utiliza para depositar la capa epitaxial en que las obleas son colocadas en el bote (ahora hecho de cuarzo), e insertadas en un tubo de cuarzo; por lo general, se introducen cerca de 200 obleas al mismo tiempo. Sin embargo, en este caso una resistencia de calentamiento alrededor del tubo eleva la temperatura entre 900 y 1,1 OOC. Se introduce oxgeno hmedo o seco hasta que se establece la capa de SiO, deseada. Recientes avances incluyen la elevacin de la presin atmosfrica en el recipiente par;pennitir una reduccin considerable en la temperatura de procesamiento. Para cada aumento de 1 atm (atmsfera) de presin, hay una reduccin de 30c C en la temperatura requerida. A 10 atm, la temperatura puede ser reducida en 300C. A menores temperaturas de procesamiento, tambin hay una mejor calidad de xido, una reduccin de los esfuerzos introducidos y una disminucin o eliminacin de varias limitaciones en el diseo del dispositivo. El tiempo necesario para el proceso de oxidacin puede ir desde unas cuantas horas hasta 24, dependiendo del espesor del xido y la calidad deseada. La corrosin selectiva de la capa de Si0 1 se logra mediante el uso de un proceso fotolitogrfico. La oblea primero se recubre con una capa delgada de material fotosensible, conocido comofotoresist, por medio del sistema que aparece en la figura 13.23. La aplicacin del fotoresist se controla completamente por computadora. Se deposita un grupo de obleas dentro de las bandejas receptoras que aparece en la parte izquierda de la figura 13.23. El equipo aplica automticamente un lavado a alta presin, un proceso de deshidratacin, la capa resistiva y un horneado suave. Un equipo similar revela y endurece las obleas.
Figura 13.23 Mdulo de aplicacin de fotoresist controlado por microprocesador. (Cortesa de Motorola, Ine.)
El siguiente paso es usar una mascarilla para determinar las reas de la capa de SiOz ' que deben eliminarse en la preparacin para el proceso de difusin del aislamiento usando un proceso fotolitogrfico. Se aplica luz ultravioleta usando un sistema de proyeccin por pasos, que expondr aquellas regiones del material fotosensible que no estn cubiertas por el patrn de la mascarilla (fIgura 13.24). La oblea resultante se somete luego a una solucin qumica o una corrosin por iones reactivos para eliminar el material fotosensible no expuesto. Una seccin transversal de un microcircuito (s-s en la fIgura 13.24) aparecer entonces como se indica en la figura 13.25. Una segunda solucin corroer luego la capa de Si0 1 que no est cubierta por el material fotorresistivo (figura 13.26).
620
Luz ultravioleta Patrn de enmascarado
Mascarilla de vidrio
Fotoresist
Regin epitaxjal ~po" n Estructura de silicio tipo p original
Figura 13.24 Proceso fotolitogrfico: la aplicacin de luz ultravioleta despus de que la mascarilla se coloca de manera correcta; la estructura puede ser solamente una de cientos de miles de circuitos de compuertas NAND que se estn formando en una sola oblea.
Fotoresisl
SjO~
~ !
!
Regin eptaxial tipo n
EstrUctura de silicio tipo p original
FIgura 13.25 Corte transversal (s-s) del microcircuito de la figura 13.24, despus de la eliminacin del fotoresist no expuesto.
Estructura de silicio tipo p original
Figura 13.26 Corte transversal de la figura 13.25 despus de la eliminacin de las regiones de Si0 2 no cubiertas.
Se elimina despus el fotoresist (paso innecesario si se usa el proceso de implantacin de iones) y luego se somete la estructura a una difusin tipo p O a un proceso de implantacin de iones, dando como resultado las islas de regiones tipo n indicadas en la figura 13.27. El proceso asegura una regin tipo p altamente dopada (indicada por [7"") entre las islas tipo p. Las regiones p+ darn como resultado mejores propiedades aislantes entre los componentes activos y pasivos que sern fonnados en las islas tipo n.
Si02
~p \~ It\..-..-(~~ 1

Estructura de silicio tipo p original
Figura 13.27 Seccn transversal de la figura 13.26 despus del proceso de difusin del aislamiento.
El ajYol!ato empleado incluye un bote y un tubo contenedor de cuano (para minimizar l. posibilidad de contaminacin del ambiente del proceso) que se calienta mediante una resistencia de alambre enrollada alrededor del tubo. La operacin de difusin sucede normalmente a una temperatura cercana a los 1200C. El sistema que aparece en la figura 13.28 es controlado
13.7 El ciclo de produccin
621
Figura 13.28 Operacin de difusin controlada por microprocesador (con obleas de 5 pulgadas). (Cortesa de Motorola,
Ine.)
totalmente por un microprocesador. Tres o cuatro personas pueden operar 16 hornos y toda la operacin, desde meter y sacar los botes en los hornos hasta monitorear la temperatura y nivel de dopado, es controlada por computadora. Una alternativa al proceso de difusin a alta temperatura es la implantacin de iones. Un rayo de iones dopantes (de un tamao similar a un lpiz) es dirigido hacia una oblea a muy alta velocidad por medio de un acelerador de iones. Los iones penetrarn el medio a un nivel que puede ser controlado a menos de 0.1 /lm. Adems de un mejor control, la temperatura de procesamiento es mejor y se dispone ahora de un rango ms amplio de parmetros elctricos. El proceso de difusin o implantacin de iones se repetir en una cantidad de ciclos usando un juego de mascarillas, tales como las que aparecen en la figura 13.29, hasta que resulte la estructura de la figura 13.30. En la seccin transversal de la figura 13.30 puede apreciarse que se construy un transistor npn. Una mascarilla con el patrn final expone aquellas regiones de cada elemento sobre las cuales se debe hacer un contacto metlico. Luego, la oblea completa se recubre con una capa delgada de aluminio (oro u otras aleaciones para aplicaciones especiales) que, despus de haber sido atacada adecuadamente, dar como resultado el patrn de conduccin o interconexin deseado. El proceso de metalizacin terminado aparece en la figura 13.31.
622
~I
= .1
Difusin de bas.e
Difusin de ai"lamiento
Difusin de emisor
Figura 13.29 Mascarillas empleadas en los ciclos de difusin (o implantacin de iones) de aislamiento, emisor y base.
Difusin de base ~
p+
Difusin de emisor / Regin epitaxial tipo n

p+
Figura 13.30
Estructura original de silicio tipo p
Corte transversal del
transistor despus de los ciclos de difusin de base y emisor.
Los dos mtodos que se aplican ms para establecer la capa uniforme de material conductor son la dis'#..ersin y la evaporacin. Un siste~a de dispersin automatizado que emplea unidades robticas. como las que se muestran en la figura 13.32, pone el metal fuente (a un potencial negativo muy alto) enfrente. pero sin tocar a una placa de nodo a un potencial positivo. Un gas inerte como el argn, introducido entre las placas. liberar iones positivos que bombardearn la placa negativa y dispersarn algo del metal fuente. El metal "libre" luego ser depositado en las obleas sobre la superficie del nodo.
Metalizacin
Figura 13.31 Proceso de metalizacin terminado. (Cortesa de Motorola Monitor.)
Figura 13.32 Equipo de dispersin automtico. (Cortesa de Perkin-Elmer Corporation.)
En el sistema de evaporacin el metal se funde mediante el uso de bobinas calentadoras o bombardeado con una "pistola" de electrones a fin de obtener la evaporacin del metal fuente. El material de metalizacin es, por tanto, dispersado sobre las obleas que estn sostenidas mediante sujetadores en un tambor o estructura hemisfrica, como se muestra en la figura 13.33. 13.7 El ciclo de produccin
623
Motor impulsor
Placa supenor
Portadores de sustrato
Obleas _ _ _ _L.._
_:
........ c
. .I -
..e: " ~
"
,.
~~c:
Fuente del Orbitador
;,---
C')
Figura 13.33 Depsito del metal de interconexin mediante evaporacin de metal. (Cortesa de Motorola, lnc.)
(b)
Con frecuencia se prefiere la tcnica de dispersin sobre el mtodo de evaporacin, debido a que el recubrimiento es menos visible. Por tanto. existe una capa ms unifonne de depsito sobre uniones abruptas. En la figura 13.34 aparece el circuito completo y la distribucin para una compuerta NANO construida en la secuencia anterior. Trate de relacionar las rutas metlicas de interconexin con el diseo original.
624
Capitulo 13 Tcnicas de fabricacin de circuitos discretos e integrados
Entrada
kU kU
:;rG~:'
D,
D,
I I
I I
1<, V
-
_1
...
lb'
Salida
\0
I
i
(e)
Indica regin aislada
c:::::J
Indica metalizacin
Figura 13.34 Compuerta NAND: a) circuito; b) distribucin para fabricacin monoltica; e) estructura monoltica.
Pasivacin
Una capa de SiD, que se deposit sobre la superficie de la estructura completa ser una capa de proteccin efectiva ante el vapor de agua y algunos contaminantes. Sin embargo, ciertos iones metlicos pueden emigrar a travs de la capa de Si0 2 y perturbar las caractersticas del dispositivo. En un esfuerzo para mejorar el proceso de pasivacin, se aplica una capa de vidrio dopado con fsforo (2,000 a 5,000 l para atrapar iones, balancear los esfuerzos y reducir an ms el problema de degradacin. 13.7 El ciclo de produccin
625
Pruebas
Antes de cortar la oblea en dados individuales, se realiza una prueba elctrica de cada dado mediante el sistema de inspeccin que aparece en la figura 13.35. Para reducir an ms el grado de "manejo", el sistema carga y descarga automticamente las obleas con la ayuda de carruseles. Este proceso. al igual que la mayora del ciclo de produccin, tambin est controlado por computadora. Hay una tarjeta de prueba para cada le que permitir no slo el rechazo, sino la categorizacin del tipo de falla (abierto, corto, ganancia, etc.). El dado malo puede identificarse por un punto rojo que deposita automticamente el sistema de inspeccin.
(b)
(e)
Figura 13.35 Prueba elctrica de los dados individuales. [a) estacin de prueba con varios probadores, cortesa de Electroglas loe.; b) inspeccin manual, cortesa de Texas Instruments, Ine.; e) contactos multiprueba sobre los microcircuitos, cortesa de Autonetics, North American Rockwell Corporation.]
Encapsulado
Una vez que se han terminado los procesos de metalizacin y prueba, la oblea debe ser fragmentada en sus microcircuitos individuales. Esto se hace por medio del proceso de corte. Luego puede encapsularse cada microcircuito individual en alguna de las fonnas que se muestran en la figura 13.36.
13.8 CIRCUITOS INTEGRADOS DE PELCULA DELGADA Y PECULA GRUESA

Las caractersticas, propiedades y apariencia generales de los circuitos integrados de pelcula delgada y gruesa son similares, aunque ambos difieren en muchos aspectos de los circuitos integrados monolticos. No se fonnan dentro de una oblea semiconductora, sino sobre la superficie de un sustrato aislante, como vidrio o un material cermico adecuado. Adems, solamente se fonnan elementos pasivos (resistencias, capacitores) por medio de tcnicas de pelcula delgada o gruesa en la superficie aislante. Despus de que se forman los elementos pasivos, los elementos activos (transistores, diodos) se aaden como elementos discretos sobre la superficie de la estructura. Los dispositivos activos discretos se producen la mayoria de las veces gracias al proceso monoltico. La principal diferencia entre las tcnicas de pelcula delgada y gruesa es el proceso empleado para formar los componentes pasivos y el patrn de conduccin metlica. El circuito de pelcula delgada aprovecha una tcnica de evaporacin o de dispersin por ctodo, y el circuito de pelcula gruesa emplea tcnicas de serigrafa. Aqu, las prioridades no permiten una descripcin detallada de estos procesos. En general, los componentes pasivos de los circuitos integrados de pelcula pueden formarse con un amplio rango de valores y tolerancias, en comparacin a los le monolticos. El uso de elementos discretos tambin incrementa la flexibilidad del diseo de circuitos integra-
626
Figura 13.36
Tcnicas de encapsulado monoltico. (Cortesa de Motorola, Inc.)
do de pelcula, aunque el circuito resultante ser mucho ms grande. El costo de los circuitos integrado"S de pelicu1a con una gIan cantidad de elementos es tambin considerablemente mayor que el de los circuitos integrados monolticos.
--l I
13.9 CIRCUITOS INTEGRADOS HBRIDOS

El trmino circuito integrado hbrido se aplica a una amplia variedad de circuitos integrados formados por varios microcircuitos, y tambin en aquellos formados por una combinacin de las tcnicas de pelcula y de le monoltico. Un circuito integrado por varios microcircuitos emplea las tcnicas monoltica o de pelcula para crear los diversos componentes, o juegos de circuitos individuales, que luego se interconectan sobre un sustrato aislante y son encapsulados juntos. En la figura 13.37 aparecen circuitos integrados de este tipo. En un tipo ms sofisticado de circuito integrado hbrido, primero se forman los dispositivos activos dentro de una oblea semi conductora. cubierta despus con una capa aislante, como el Si0 2. Despus se emplean las tcnicas de peHcula para formar los elementos pasivos sobre la superficie de Si0 2 . Las conexiones se hacen de la pelcula hacia la estructura monoltica a travs de "ventanas" cortadas en la capa de S02 .
:...J
wJU
11
1,'
4 8 12 16 Ji: 64 8 :6 24
28
Figura 13.37 Circuitos integrados hbridos. (Cortesa de Texas Instruments, Ine.)
13.9 Circuitos integrados hbridos
627
CAPTULO
Amplificadores operacionales
-~~-----------14.1 INTRODUCCIN
Un amplificador operacional, u op-amp, es un amplificador diferencial con una ganancia muy alta, con una elevada impedancia de entrada y una impedancia de salida baja, Los usos ms tpicos del amplificador operacional son proporcionar cambios de amplitud de voltaje (amplitud y polaridad), osciladores, circuitos de filtros y muchos otros tipos de circuitos de instrumentacin. Un op-amp contiene varias etapas de amplificador diferencial para lograr una ganancia de voltaje muy alta, La figura 14,1 muestra un op-amp bsico con dos entradas y una salida, como podra resultar con el uso de una etapa de entrada diferenciaL Recuerde lo que se explic en el captulo 12, que cada entrada da como resultado una salida de la misma polaridad (o fase) o de la opuesta, dependiendo de si la seal se aplica en la entrada con el signo de ms (+) o a la del signo de mnos (-).
Entrada 1 - - - -
+
- - - Salida
Entrada 2 - - - -
Figura 14.1
Op-amp bsico.
Entrada en una sola terminal

La operacin con la entrada en una sola terminal resulta cuando la seal de entrada se conecta a una terminal de entrada, mientras la otra terminal de entrada se conecta a la tierra. La figura
v"
v"
(a)
(b)
Figura 14.2 Operacin en una sola terminal.
628
14.2 muestra las seales conectadas para esta operacin. En la figura 14.2a la entrada se aplica a la terminal de entrada con un signo ms (con la terminal de entrada con signo menos a tierra), lo que da como resultado una salida que tiene la misma polaridad que la de la seal aplicada a la entrada. La figura 14.2b muestra una seal de entrada aplicada a la terminal de entrada con un signo menos, siendo la salida opuesta en fase con la seal aplicada.
Entrada en doble terminal (diferencial)

Adems de usar una sola entrada, es posible tambin aplicar seales en cada terminal de entrada, por lo que se convierte en una operacin de dos tenninales. La figura 14.3a muestra una entrada, Vd' aplicada entre las dos tenninales de entrada (ntese que ninguna tenninal de entrada est conectada a tierra). con la salida resultante amplificada en fase con la aplicada entre las tenninales de entrada con signo ms )( con signo menos. La figura 14.3b muestra la misma accin que resulta cuando se aplican dos seales separadas a las terminales de entrada, siendo la seal diferencial V.1 1 - V.12.
I
V,
V,I
Vo
'\,
II
v,
'\,
(a)
(b)
Figura 14.3 Operacin en doble terminal (diferencial).
Salida en doble terminal

Aunque la operacin tratada hasta ahora ha tenido una sola salida, el op-amp tambin puede operar con salidas opuestas. como se indica en la figura 14.4. Una entrada aplicada a cualquier tenninal de entrada dar como resultado salidas en ambas terminales de salida, siendo estas salidas siempre opuestas en polaridad. La figura 14.5 muestra una entrada de una sola terminal con una salida en dos terminales. Como se muestra, la seal aplicada a la terminal de entrada con signo ms, da como resultado dos salidas amplificadas de polaridad opuesta. La figura 14.6
V,, _ _ _
-----v(J]
----- v,,2.
F'lgura 14.4 Salida en doble terminal.
//
r-----+ --"'-'- - - /
~
V, ' \ ,
1+ -Introduccin
VOl
Vd
(
V;':
Figura 14.5 Salida en doble terminal con entrada en una sola terminal.
FlgDra 14.6 Salida en doble terminal.
14.1
629

Electronica Teoria de Circuitos 6 Edicion - Robert L Boylestad

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Electronica Teoria de Circuitos 6 Edicion - Robert L Boylestad

Uploaded by

Copyright:

Available Formats

ELECTRNICA: TEORA DE CIRCUITOS

hoRL)' Zo = l/[h o - (hh/(h, + R,]

1), RDC = VDIID, r d = I!.V/Md = 26 mVl

=0.7 V; media onda: Vdo =0.318Vm; onda completa: Vdo =0.636Vm

ELECTRNICA: TEORA DE CIRCUITOS

Robert L. Boylestad Louis Nashelsky

Juan Purn Mier y Tern

Sergio Luis Mara Ruiz Faudn

M. en e.Agustn Surez Fernndez

BOYLESTAD I ELECTRNICA: TEORA DE CIRCUITOS, 6a. Ed.

COL ASruRlAS,DELEG. CUAUHTEUQC, C,P. OOBSQ,IIEX\CO, D.f.

'iC~~II_C_, SAJOL/I NCI\Wo.

150-S002: 19941NMX.cc-004: 1995

ElSE MARIE, ERlC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA

1.8 1.9 1.10 1.11 1.12 1.13 1.14

TRANSISTORES BIPOLARES DE UNIN

TRANSISTORES DE EFECTO DE CAMPO

POLARIZACIN DEL FET

MODELAJE DE TRANSISTORES BIPOLARES

ANLISIS A PEQUEA SEAL DEL TRANSISTOR BIPOLAR

ANLISIS A PEQUEA SEAL DEL FET

APROXIMACIN A LOS SISTEMAS: EFECTOS DE Rs y RL

RESPUESTA EN FRECUENCIA DE TRANSISTORES BJT Y JFET

TCNICAS DE FABRICACIN DE CIRCUITOS DISCRETOS E INTEGRADOS

APUCACIONES DEL AMPUFlCADOR OPERACIONAL

CIRCUITOS CON RETROAUMENTACIN y OSCILADORES

18.3 18.4 18.5 18.6 18.7 18.8 18.9 18.10

FUENTES DE ALIMENTACIN (REGULADORES DE VOLTAJE)

20 OTROS DISPOSITIVOS DE DOS TERMINALES 832

OSCILOSCOPIO Y OTROS INSTRUMENTOS DE MEDICIN

APNDICE A: PARMETROS HBRIDOS: ECUACIONES PARA CONVERSIN

924 926 933 935

UTILIZACIN DEL TEXTO

San Diego Mesa College. San Diego, CA Mercer University, Macon, GA

ELECTRNICA: TEORA DE CIRCUITOS

Flgura 1.1 Diodo ideal: a) smbolo; b) caractersticas.

-5, -20, o cualquier potencial de polarizacin inversa

donde VR es el voltaje inverso a travs del diodo e IR es la corriente inversa en el diodo.

En resumen, son aplicables las condiciones que se descnben en la figura 1.2.

~imitado por el circuito)

a) Estados de conduccin y b) no conduccin del diodo ideal segn est detenninado

por la polarizacin aplicada.

conduccin y b) no conduccin del

Figura 1.4 Definicipn de las unidades mtricas de resistividad.

TABLA 1.1 Valores tipicos de resistividad

Figura 1.5 Estructura de un solo cristal de Ge y Si.

U na unin de tomos fortalecida por el compartimiento de electrones se denomina unin covalente.

Capitulo 1 Diodos semiconductores

Figura 1.6 Estructura atmica: a) germanio; b) silicio.

Figura 1.7 silicio.

Unin covalente del tomo de

1.3 Materiales semiconductores

1.4 NIVELES DE ENERGA

Segundo nivel (siguiente capa interna) Tercer nivel (etc.)

Energa Banda de conduccin

"libres" para establecer la Banda de conduccin conduccin --_._

Banda de conduccin Las bandas se traslapan --I;;;:;;;;

E = 1.1 eV (Si) = 0.67 eV (Ge)

Capitulo 1 Diodos semiconductores

W = QV = (1.6 X 10- 19 C)(I V)

1.5 MATERIALES EXTRNSECOS: TIPO n Y TIPO p

1.5 Materiales extrnsecos: tipo n y tipo p

Impureza de antimonio en el material tipo n.