Laboratorio no. 4 Electrnica II Polarizacin FET polarizacin fija, auto polarizacin y polarizacin por divisin de tensin.

Los transistores de efecto de campo (FET) tiene ciertas caractersticas diferentes a los BJT como la forma de controlarlos ya que se controlan por el VGS, una impedancia de entrada alta, inmunidad a la radiacin, genera menos ruido, mayor estabilidad trmica y algunas desventajas como menos ancho de banda y ganancia menor a la del BJT. I. Objetivo general. que la tensin VGS debe ser negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de polarizacin caractersticos para este tipo de dispositivos. En este apartado se presentan uno de los circuitos ms utilizados: polarizacin simple fija (Figura 153), se utiliza una fuente de tensin externa para generar una VGS<0.

Identificar las caractersticas de un transistor FET comparando los datos medidos y los de la tabla de datos suministrados por el fabricante. II. Objetivos especficos. - Utilizando la polarizacin fija encontrar los valores de IDSS (ID mximo) y VP (VGS mximo). - Graficar ID/VGS para encontrar los valores de IDQ (corriente ptima para el trabajo de trabajo del transistor) y VGSQ (voltaje ptimo para el trabajo de trabajo del transistor). - Realizar la auto polarizacin y comprobar que los datos encontrados de IDQ y VDSQ son los correctos.

POLARIZACIN MEDIANTE DIVISOR DE VOLTAJE. Tal como lo hicimos para el BJT, la polarizacin del JFET se puede realizar por divisor de voltaje.

III.

Marco terico:

CONFIGURACIN DE POLARIZACIN FIJA. Los circuitos bsicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. EL JFET tiene el inconveniente de Su construccin bsica es exactamente la misma, pero el anlisis en DC es muy diferente. Puesto que, la corriente de la compuerta (IG) es de cero amperios mientras

que para el BJT la corriente de la base (IB) afecta los niveles de DC de la corriente y del voltaje tanto para el circuito de entrada como el de salida. Pues IB proporcionaba la relacin entre el circuito de entrada y el de salida mientras que el VGS har lo mismo para el JFET.

Cuando ID sea cero el valor de VGS ser igual a VG y cuando VGS sea cero, ID ser igual a la relacin VG sobre RS. De acuerdo a la figura No. 5.4, si RS se incrementa, entonces la recta cruzar por un valor menor de ID cuando VGS sea cero. Pero esto ocasionar niveles menores de estabilidad de los ID y ms negativos de VGS. VDS = VDD ID (RD + RS) (5.4) IR1 = IR2 = VDD / (R1 +R2) (5.5)

Polarizacin por divisor de voltaje de un JFET

Grfica de JFET polarizado por divisor de voltaje. Tomado de: http://datateca.unad.edu.co/contenidos/20141 9/contLinea/leccin_21_configuraciones_de_p olarizacin_del_fet.html

Entonces, realizando el anlisis de la misma forma que para un BJT, tenemos: VG = R2 * VDD / R1 + R2 (5.1) Luego, aplicando las leyes de Kirchhoff, y teniendo en cuenta que IR2 = IR1, entonces podremos encontrar el valor del voltaje de la compuerta: VG. VG VGS VRS = 0 (5.2) VGS = VG VRS Sustituyendo a VRS = IS * RS = IDRS, tenemos: VGS = VG IDRS (5.3) Los valores VG y RS los fija la red. Y la ecuacin No. 5.3 corresponde a una lnea recta en el plano de ID VGS.

IV.

Diagrama polarizacin fija.

elctrico

Medidas experimentales: Polarizacin fija. Auto polarizacin: La usamos para hallar los valores de IDSS y VP. Como la corriente en G debe ser muy pequea RG debe ser muy grande RG>500K. y basndonos en la hoja de datos asumimos IDSS=3.1mA y el voltaje VDS=10v. VDD=15v IDSS=3.1mA VDS=10v VD=5v VS=0v RD= VD/IDSS=5v/3.1mA=1.61Kohm VG=VGS+VS=VGS+0=VGS En esta configuracin encontramos que cuando VGS=0 ID es mximo (IDSS) y cuando IDSS=0 VGS es mximo (VP). ID=IDSS (1-(VGS/VP))

ID(mA) IDSS 3,1 2,37 1,74 1,21 0,775 0,435 0,193 0,048 0

VGS(v) 0 -0,2 -0,4 -0,6 -0,8 -1 -1,2 -1,4 -1,6

4 3 2 1 0 -2 -1.5 -1 -0.5 0

Medidas experimentales: Auto polarizacin.

Voltaje drenaje fuente(VDS)

Voltaje en fuente (VS)

V.

Diagrama elctrico polarizacin.

auto

Voltaje

de

drenaje

(VD) Ahora para encontrar los valores de IDQ y VDSQ tenemos que VGS=-IDRS tomamos un valor de ID y un valor de VGS trazamos una lnea y en el punto donde se intersecta la curva y la lnea queda IDQ y VDSQ.

En nuestro caso para ID=0 VGS=0 Para VGS=VP -ID=VGS/RS=-1.6v/1.5K=1,06mA

VG=VGS+IDRS VG= -0,88V+1,5V=0,62V VG=VDD (RG2/(RG1+RG2)) VGRG1+VGRG2=VDDRG2 RG1=VDDRG2-VGRG2/VG RG2=1Mohm RG1=1Mohm (15V-0,69)/O,62 RG1=23,19Mohm Medidas experimentales: Trazamos la lnea y encontramos IDQ=0.65mA y VDSQ=-0.88v. Diseo auto polarizacin: VDD=15v, VDS=10v, VS=VDD/10=1,5v, VS=3,5v, VP=-1,6v, IDSS=3,1mA, IDQ=0.65mA y VDSQ=-0,88v. IS=ID RD=VD/IDQ=5,38Kohm RS=VS/IDQ=2,30kohm VI. Diagrama elctrico polarizacin por divisin de tencin. Polarizacin por divisor de tencin.

Voltaje drenaje-fuente (VDS)

Diseo polarizacin por divisin de tencin: VDD=15v, VDS=10v, VS=VDD/10=1,5v, VS=3,5v, VP=-1,6v, IDSS=3,1mA, IDQ=0.65mA y VDSQ=-0,88v. IS=ID RD=VD/IDQ=5,38Kohm RS=VS/IDQ=2,30kohm

Corriente de drenaje (ID) Voltaje drenaje (VD)

VII. Voltaje fuente (VS) VIII. -

Conclusiones:

Bibliografas.

Circuitos micro electrnicos anlisis y diseo RASHID.