Registros de Propsito Especial (SFR)

Direcci Nombre n bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit1 bit0

BANCO DE REGISTROS 0 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh INDF TMR0 PCL STATUS FSR PORTA PORTB Contenido utilizado de FSR a la direccin de memoria de datos (no es un registro fsico) Contador de 8 bit en tiempo real 8 bit ms bajos del Contador de Programa IRP RP1 RP0 T0# RB4/TOCK I RB4 PD# Z DC C Puntero indirecto de direccionamiento de datos -RB7 -RB6 -RB5 RA3 RB3 RA2 RB2 RA1 RA0 RB1 RB0

Posicin no implementada, se lee como "00" EEDAT Registro de datos EEPROM A EEADR Registro de direcciones EEPROM PCLAT H INTCON -GIE -EEIE -TOIE INTE RBIE TOIF INT RBI F E

BANCO DE REGISTROS 1 80h 81h 82h 83h 84h 85h 86h 87h 88h 89h 8Ah EECON 1 INDF OPTION PCL STATUS FSR TRISA TRISB Contenido utilizado de FSR a la direccin de memoria de datos (no es un registro fsico) RBPU INTED TOS # G C IRP RP1 RP0 TOSE PSA PS2 PS1 PS0

8 bit ms bajos del Contador de Programa T0# PD# Z DC C Puntero indirecto de direccionamiento de datos ---Registro de direccionamiento de datos del PORTA

Registro de direccionamiento de datos del PORTB Posicin no implementada, se lee como "00" ---EEIF WRER WRW WR RD R N

EECON Registro de control de EEPROM (no es un registro fsico) 2 PCLAT ---Buffer escrito con los 5 bit ms altos del

H 8Bh INTCON GIE EEIE TOIE

PC INTE RBIE TOIF INT RBI F E

Registro de STATUS (POSICIN 03h o 83h)

R/W-0 R/W-0 R/W-0 R-1 R-1 R/W-X R/W-X R/W-X

IRP
bit 7

RP1
bit 6

RP0
bit 5

T0#
bit 4

PD#
bit 3

Z
bit 2

DC
bit1

C
bit0

R = bit de lectura W = bit de escritura -n = Valor del bit despus de un Reset

bit 0 C : flag () de acarreo en el octavo bit 1: Acarreo en la suma y no en la resta 0: Acarreo en la resta y no en la suma Este bit tambin se utiliza en las instrucciones de rotacin bit 1 DC: flag () de acarreo en el 4 bit de menos peso. 1: Acarreo en la suma 0 : No acarreo en la suma.En la resta lo contrario bit 2 Z: flag () de cero 1: el resultado de la ltima operacin aritmtica o lgica es cero 0: El resultado de la ltima operacin es distinto de cero bit 3 PD#: flag () Power Down 1: Tras conectar VDD o al ejecutar la instruccin CLRWDT

0: Al ejecutar la instruccin SLEEP bit 4 TO#: flag () Timer Out 1:Tras conectar VDD o ejecutar CLRWDT o SLEEP 0 :Al desbordar el temporizador de WDT bit 5-6 RP<1:0>:Seleccin del banco para el direccionamiento directo 00 Banco 0 (00h-7Fh) 01 Banco 1 (80h-FFh) 10 Banco 2 (100h-17Fh) 11 Banco 3 (180h-1FFh) bit 7 IRP: Seleccin de bancos para el direccionamiento indirecto 1: el resultado de la ltima operacin aritmtica o lgica es cero 0: Bancos 0 y 1 (00h-FFh)

Registro OPTION (POSICIN 81h)

Ocupa la posicin la 81h del banco de registro 1. En la siguiente tabla se muestra el significado de cada uno de sus 8 bits. Es recomendable darle otro nombre por ejemplo "OPTION" en el programa ensamblador, para que el programa ensamblador no de mensajes de error, ya que en los PIC de la gama baja existe la instruccin OPTION. R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1

RBPU# INTEDG TOCS TOSE PSA PS2 PS1

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit1

PS0
bit0

R = bit de lectura W = bit de escritura -n = Valor del bit despus de un Reset

bit 2-0 PS2:PSO: Rango con el que acta el Divisor de frecuencia

PS2 PS1 PS0 000 001 010 011 100 101 110 111 Divisor del TMRO 1:2 1:4 1:8 1:16 1:32 1:64 1:128 1:256 Divisor del WDT 1:1 1:2 1:4 1:8 1:16 1:32 1:64 1:128

bit 3 PSA: Asignacin del divisor de frecuencia 1: El divisor de frecuencia se asigna al WDT 0: El divisor de frecuencia se asigna al TMR0 bit 4 TOSE: Tipo de flanco en TOCK1 1: Incremento de TMR0 cada flanco descendente 0: Incremento de TMR0 cada flanco ascendente bit 5 TOCS: Tipo de Reloj para TMR0 1: Pulsos introducidos a travs de T0CK1 (Contador) 0: Pulsos de reloj interno Fosc/4 (Temporizador) bit 6 INTEDG: Flanco activo control de interrupciones 1: Flanco Ascendente 0: Flanco Descendente bit 7 BPRU : Resistencia Pull-up Puerto B 1: Desactivadas 0: Activadas

Registro de Interrupciones INTCON(POSICIN 0Bh o 8Bh)Registro de Interrupciones INTCON(POSICIN 0Bh o

8Bh):
Ocupa la posicin 0Bh del banco de registro 0 y la 8Bh del banco de registro 1. En la siguiente tabla se muestra la estructura de cada uno de sus 8 bits de los cuales unos actan como sealadores del estado de estado y otros como bit de permiso o autorizacin para que se pueda producir la interrupcin. Cuando se estudien las interrupciones se entender mejor el funcionamiento del registro. R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-X

GIE EEIE TOIE INTE RBIE TOIF INTF RBIF

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit1 bit0

R = bit de lectura W = bit de escritura -n = Valor del bit despus de un Reset

bit 0 RBIF: flag () de estado del Port B 1:Cuando cambia de estado cualquier lnea de PB (RB<7:4>). Se borra por software 0:Ninguna entrada de PB ha cambiado bit 1 INTF: flag () de estado de la interrupcin externa INT 1:La entrada de la interrupcin se ha activado. Se borra por software 0:No hay interrupcin externa bit 2 T0IF: flag () de rebosamiento del TMR0 1: El TMR0 se ha desbordado. Se borra por software 0: El TMR0 no se ha desbordado bit 3 RBIE: Activacin de la interrupcin del Port B

1: Interrupcin activada 0: Interrupcin desactivada bit 4 INTE: Activacin de la interrupcin externa INT 1: Interrupcin activada 0: Interrupcin desactivada bit 5 T0IE: Activacin de la interrupcin del TMR0 1: Interrupcin activada 0: Interrupcin desactivada bit 6 EEIE: Activacin de la interrupcin de la memoria EEPROM 1: Interrupcin activada 0: Interrupcin desactivada bit 7 GIE: Activacin Global de Interrupciones 1: Concedido el permiso de interrupciones 0: No hay posibilidad de interrupciones

Registro de Interrupciones EEDATA (POSICIN 08h ):

En el registro EEDATA, se encuentra en la posicin 08h del banco 1; tiene misiones de control de las operaciones en la EEPROM y la distribucin de sus bits se presenta en la siguiente tabla se muestra la estructura de cada uno de sus 8 bits

R/W-0

R/W-x

R/W-0

R/W-0

R/W-0

EEIF WRERR WREN WR

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit1

RD
bit0

R = bit de lectura

W = bit de escritura S = bit no implementado se lee como 0 -n = Valor del bit despus de un Reset

bit 0: RD, Lectura Se pone a 1 cuando se va a realizar un ciclo de lectura de la EEPROM, luego pasa a 0 automticamente. bit 1: WR, Escritura Se pone a 1 cuando comienza el ciclo de escritura de la EEPROM Se pone a 0 cuando finaliza el ciclo de escritura de la EEPROM bit 2: WREN, Permiso de escritura 1 = Permite la escritura de la EEPROM 0 = Prohibe la escritura de la EEPROM bit 3:WRWRR, Sealizador de error de escritura 1 = Se pone a 1 cuando una operacin de escritura ha terminado prematuramente 0 = La operacin de escritura se ha completado correctamente bit 4:EEIF, Sealizador de final de operacin de escritura 1= La operacin de escritura se ha completado con xito 0 = La operacin de escritura no se ha completado