Universidad Nacional Jorge Basadre Grohmann Curso: Circuitos Electrnicos y Arquitectura de Computadoras

Facultad de ngenier!a "E#A#$# ngenier!a en n%orm&tica y 'istemas A(o: )*+) Je%e de pr&cticas: ng# Jorge Alay Bellido
LABORATORIO N6 - DE CIRCUITOS DIGITALES
SUMADOR / RESTADOR DE 4 BITS
1. OBJETIVO
Disear e Implementar un sumador completo de 4 bits y un sumadorrestador de 4
bits.
2. MATERIALES
1 Protoboard
1 Fuente de voltaje (0-1v!
1 "ultitester Di#ital
$ircuitos Inte#rados %%& '4()* '414'(!* '44' o '44(* '404 (! * '4(+
Display $,todo $om-n o .nodo $om-n
1 m. de cable P/0 tele12nico o cable 3%P
1 "anual %%&4$"56
1 "ultitester Di#ital
0esistencias de )0 7 8 9 :
Diodos &;D
3. PROCEDIMIENTO
).163"/D50 $5"P&;%5
;s un circuito l2#ico combinacional <ue calcula la suma de dos variables.
Donde=
/ y > ? ;ntrada de datos
$ ? $arrier de entrada
F
6
? Funci2n de 6uma
F
$
? Funci2n de $arrier
$3065= $I0$3I%56 ;&;$%0@AI$56 B /0C3I%;$%30/ D; $5"P3%/D50/6
;ntrada 6alida
6istema
sumador
completo (1ull
adder!
F
6
F
$
/
>
$
Universidad Nacional Jorge Basadre Grohmann Curso: Circuitos Electrnicos y Arquitectura de Computadoras
Facultad de ngenier!a "E#A#$# ngenier!a en n%orm&tica y 'istemas A(o: )*+) Je%e de pr&cticas: ng# Jorge Alay Bellido
/. /n,lisis 6umador de 1 bit
ENTRADA SALIDA
A B C FA FB
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Donde F
$
? >$D/$D/>
F
6
? / > $
>. Diseo de un sumador completo
de 1 bit
Diseo de un sumador completo de
4 bits
$. Implementaci2n
&a tecnolo#Ea a utiliFar es %%& (&2#ica %ransistor a %ransistor!* el circuito
inte#rado utiliFar es '4().
$3065= $I0$3I%56 ;&;$%0@AI$56 B /0C3I%;$%30/ D; $5"P3%/D50/6
D D
Universidad Nacional Jorge Basadre Grohmann Curso: Circuitos Electrnicos y Arquitectura de Computadoras
Facultad de ngenier!a "E#A#$# ngenier!a en n%orm&tica y 'istemas A(o: )*+) Je%e de pr&cticas: ng# Jorge Alay Bellido
6imular el 1uncionamiento del codi1icador utiliFando "3&%I6I".
$ree la tarjeta* para este caso use el protoboard y pruebe el si#uiente
dia#rama.
).0;6%/D50 >IA/0I5
Donde=
/ y > ? ;ntrada de datos
6 ? >it de 6i#no
F
6
? Funci2n de 6uma
F
$
? Funci2n de $arrier
$3065= $I0$3I%56 ;&;$%0@AI$56 B /0C3I%;$%30/ D; $5"P3%/D50/6
;ntrada 6alida
6istema sumador
F
6
F
$
/
>
6
$ontrol
Universidad Nacional Jorge Basadre Grohmann Curso: Circuitos Electrnicos y Arquitectura de Computadoras
Facultad de ngenier!a "E#A#$# ngenier!a en n%orm&tica y 'istemas A(o: )*+) Je%e de pr&cticas: ng# Jorge Alay Bellido
/. /n,lisis 0estador de 1 bit
S B F
0 0 0
0 1 1
1 0 1
1 1 0
>. Implementaci2n sumador restador de 4 bits
&a tecnolo#Ea a utiliFar es %%& (&2#ica %ransistor a %ransistor!* el circuito
inte#rado utiliFar es '4() y el '4(+ ($ontrol de si#no!.
$3065= $I0$3I%56 ;&;$%0@AI$56 B /0C3I%;$%30/ D; $5"P3%/D50/6
Donde
F ? 6 > D
Universidad Nacional Jorge Basadre Grohmann Curso: Circuitos Electrnicos y Arquitectura de Computadoras
Facultad de ngenier!a "E#A#$# ngenier!a en n%orm&tica y 'istemas A(o: )*+) Je%e de pr&cticas: ng# Jorge Alay Bellido
6imular el 1uncionamiento de los dia#ramas utiliFando "3&%I6I".
$3065= $I0$3I%56 ;&;$%0@AI$56 B /0C3I%;$%30/ D; $5"P3%/D50/6