Professional Documents
Culture Documents
0 1 0 1
1 1 1 0
X O
DIAGRAMA DE ESTADOS:
4. Implementar el registro de almacenamiento sncrono de 4 bits mostrado en la figura 13,
analice su funcionamiento.
Las entradas y las salidas se encuentran en paralelo inmediatamente despus de
introducir simultneamente todos los bits de datos, estos aparecen en paralelo en las
salidas.
Este circuito es un registro de almacenamiento sncrono debido a que siempre que
exista una seal de reloj la entrada pasara a la salida en caso contrario la salida
permanecer en estado de memoria y no ser afectado por la entrada.
D1 D2 D3
D4
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U1:A
74LS74
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U2:A
74LS74
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U3:A
74LS74
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U4:A
74LS74
0 0 0 0
U1:A(CLK)
TABLA DE ESTADOS:
DIAGRAMA DE ESTADOS:
5. Implementar el Registro Universal (IC 74LS194), verificando el funcionamiento:
6. Analizar el funcionamiento del IC 74LS259, como registro direccionable, compruebe su
tabla de verdad y diagrama de tiempo.
Analizando la tabla de verdad del 74ls259 el cual posee diferentes funciones como
podemos ver en la tabla de verdad.
TABLA DE VERDAD:
CLEAR
FUNCION
1 0 LATCH DIRECCIONABLE
1 1 MEMORIA
0 0 DEMULTIPLEXOR
0 1 CLEAR
D
13
Q0
4
Q1
5
A0
1
Q2
6
A1
2
Q3
7
A2
3
Q4
9
Q5
10
LE
14
Q6
11
MR
15
Q7
12
U?
74HCT259
D1(A)
O
F
F
O
N
12345678
1
6
1
5
1
4
1
3
1
2
1
1
1
09
DSW?
DIPSW_8
De su funcin como latch podemos hacer el diagrama de estado: