3 Eletrnicadigital Lgicacombinacionaleseqencial 090811163050 Phpapp02

UNIVERSIDADE FEDERAL DE SERGIPE
CENTRO DE CINCIAS EXATAS E TECNOLOGIA

NCLEO DE ENGENHARIA MECNICA
Eletrnica Digital Eletrnica Digital -- Lgica Lgica Combinacional Combinacional e e
Seqencial Seqencial Seqencial Seqencial
11/08/2009 17:46 Prof. Douglas Bressan Riffel 1
NCLEO DE ENGENHARIA MECNICA Conceitos elementares Conceitos elementares
O que um sistema digital?
Circuito eletrnico que processa informao usando
apenas dgitos (nmeros) para implementar suas
operaes e clculos. (Uyemura, 2000)
C bi d di iti j t d i l Combinao de dispositivos projetados para manipular
informao lgica ou quantidades fsicas que so
representadasnoformatodigital (Tocci Widmer 2001) representadas no formato digital . (Tocci Widmer, 2001)
Funo de transformao de um alfabeto finito de
entrada em outro alfabeto finito de sada. (Carro, 2001) ( , )
NCLEO DE ENGENHARIA MECNICA Circuitos Digitais Circuitos Digitais gg
R N i Representao Numrica
Analgica
Umaquantidaderepresentadapor outraquelheproporcional Umaquantidaderepresentadapor outraquelheproporcional.
A quantidade pode variar de modo contnuo.
Sistemas Analgicos - So sistemas que manipulamquantidade
f i ( ) fsicas(peso, massa, etc)
Digital
Aquantidaderepresentadapor smbolos. A quantidade representada por smbolos.
A quantidade varia de modo discreto.
SistemasDigitais- Sosistemasquemanipulaminformaes(bits,
bytes etc) bytes, etc)
NCLEO DE ENGENHARIA MECNICA Vantagens dos sistemas digitais Vantagens dos sistemas digitais g g g g
Vantagens
Facilidade de projeto, armazenamento e p j ,
integrao
Operaes Programadas
Pouca sensibilidade ao rudo, var. na fonte, ao
envelhecimento e temperatura
Desvantagens Desvantagens
Converso
AD(Analgica->Digital) AD (Analgica >Digital)
DA (Digital ->Analgica)
NCLEO DE ENGENHARIA MECNICA Exemplos de sistemas digitais Exemplos de sistemas digitais p g p g
lti d d d ltimas duas dcadas:
Cmeras fotogrficas
Aramazenamentodeudioevdeo(CD DVD) Aramazenamentode udio e vdeo (CD, DVD)
Carburadores de automveis
Telefonia
Controle de semforos
Efeitos em filmes
f Presente e futuro
TV e rdio
Redesdeobjetos: umendereoIPpor objeto! Redes de objetos: um endereo IP por objeto!
Redes de sensores: monitorao ubqua
NCLEO DE ENGENHARIA MECNICA Eletrnica Digital Eletrnica Digital gg
OcampodaEletrnicaDigital basicamente O campo da Eletrnica Digital basicamente
dividido em:
i bi i l Lgica Combinacional
Sadas dependentes nica e exclusivamente das
variveisdeentrada variveis de entrada
Lgica Seqencial
Sadasdependentesdasvariveisdeentradaee/oude Sadas dependentes das variveis de entrada e e/ou de
seus estados anteriores que permanecem
armazenados, sendo, geralmente sistemas pulsados, ou
seja, dependem de um sinal de clock
Lgica Combinacional Lgica Combinacional
Definio Definio
um sistema digital no qual o valor da sada em
qualquer instante depende somente do valor da
entrada nesse mesmo instante (e no dos (
valores anteriores).
ERCEGOVAC ERCEGOVAC
)) ( ( ) ( t x f t z =
NCLEO DE ENGENHARIA MECNICA Desenho Geral Desenho Geral
Controle
Circuito Digital Entradas Sadas Circuito Digital Entradas Sadas
NCLEO DE ENGENHARIA MECNICA Etapas de sistema Etapas de sistema pp
O estudo de qualquer sistema envolve sua
ifi i l li especificao, implementao, anlise e
projeto.
Especificao
(funoeoutras (funo e outras
caractersticas)
Anlise Projeto
Implementao (rede
j
de mdulos)
NCLEO DE ENGENHARIA MECNICA Especificao de um sistema Especificao de um sistema p p
R f d i d f d Refere-se a uma descrio de sua funo e de outras
caractersticas, necessrias para seu uso, como:
velocidade tecnologiaeconsumodeenergia velocidade, tecnologia e consumo de energia.
A especificao est relaciona com o queo sistema faz
sem referir-se a como ele executa a operao p
A especificao deve ser a mais completa e a mais
simples possvel
Todos os detalhes necessrios devem ser inclusos, mas
no aqueles que so irrelevantes.
NCLEO DE ENGENHARIA MECNICA Implementao do Sistema Implementao do Sistema p p
P l d i l d i Por outro lado, uma implementao de um sistema
refere-se como o sistema construdo a partir de
componentesmaissimples componentes mais simples.
Em sistemas digitais a implementao uma rede
digital queconsistenainterconexodemdulos digital que consiste na interconexo de mdulos
digitais. Esta rede depende da complexidade dos
mdulosprimitivosquepodevariar deportaslgicas mdulos primitivos que pode variar de portas lgicas
a processadores complexos.
Anlise e projeto de um Anlise e projeto de um
sistema sistema
Tem como objetivo a determinao de sua especificao
a partir de uma implementao
Por outro lado o projeto consiste na obteno de uma
implementao que satisfaa a especificao de um
i t sistema.
Especificao
(funo e outras
caractersticas)
Anlise Projeto
Implementao (rede
de mdulos)
NCLEO DE ENGENHARIA MECNICA Sistema Complexo? Sistema Complexo? pp
Q d i f l b i Quando o sistema for complexo, tambm ser necessrio usar
uma abordagem de mltiplos nveis:
AbordagemTop-Down: decompeosistemaem Abordagem Top Down: decompe o sistema em
subsistemas, que so eles prprios decompostos em
sistemas mais simples, e assim sucessivamente at que um
l j l d l b i nvel seja alcanado, no qual o subsistema possa ser
realizado diretamente com mdulos disponveis
AbordagemBottom-Up: conectamdulosdisponveispara Abordagem BottomUp: conecta mdulos disponveis para
formar subsistemas, e esses conectados a outros
subsistemas at que a especificao funcional necessria
j hid seja preenchida.
NCLEO DE ENGENHARIA MECNICA Implementao Hierrquica Implementao Hierrquica p q p q
Top Down Botton Up
sistema
Mdulos
Portas
A C D
Portas
Lgicas
A C D
A
B
C D
Transistores
A
B
C D
NCLEO DE ENGENHARIA MECNICA Projetos de Circuitos Digitais Projetos de Circuitos Digitais j g j g
Metodologia
Descrio da operao que o circuito realiza
Desenvolvimento da representao matemtica das
operaes lgicas a serem realizadas pela lgica
combinacional combinacional
Implementao do circuito a partir de um conjunto
particular decomponentes particular de componentes
lgebra de Boole: lgebra de Boole: operaes operaes gg p p
So definidas algumas operaes elementares na
lgebra boleana:
Operao No (NOT)
Operao E (AND) p ( )
Operao Ou (OR)
NAND NAND
NOR
O O E l i (E l i O XOR) Operao Ou-Exclusivo (Exclusive-Or ou XOR)
XNOR
NCLEO DE ENGENHARIA MECNICA lgebra de Boole lgebra de Boole gg
Porta Lgica NOT
a porta Inversora p
Operador: Barra, Apstrofo
CI 7404
A , A
Tabela da Verdade
Smbolo
A F = A
0 1
1 0
Porta Lgica OR
Necessita de duas ou +entradas
Operador: +
CI 7432
F = A + B
Tabela da Verdade
CI 7432
Smbolo
A B F = (A+B)
0 0 0
0 1 1
1 0 1
1 1 1
NCLEO DE ENGENHARIA MECNICA lgebra de lgebra de Boole Boole gg
Porta Lgica AND
Necessita de duas ou mais entradas
Operador: .
CI 7408
F = A . B
Tabela da Verdade
Smbolo
A B F = (A.B)
0 0 0
0 1 0
1 0 0
1 1 1
Porta Lgica NAND
Equivalente a uma porta AND q p
seguido de uma NOT
Operador:
CI 7400
Operador:
F = (A . B)
Tabela da Verdade
Smbolo
A B F = (A.B)
0 0 1
0 1 1
1 0 1
1 1 0
Porta Lgica NOR
Equivalente a uma porta OR seguido de uma NOT q p g
Operador:
F = (A + B)
Tabela da Verdade
Smbolo
A B F = (A+B)
0 0 1
0 1 0
1 0 0
1 1 0
Porta Lgica XOR
o OU Exclusivo
Operador:
F = (A B)
Tabela da Verdade
Smbolo
A B F = (AB)
0 0 0
0 1 1
1 0 1
1 1 0
Porta Lgica XNOR
o complemento da Funo XOR p
Operador:
F = (A B)
Tabela da Verdade
Smbolo
A B F = (AB)
0 0 1
0 1 0
1 0 0
1 1 1
lgebra de Boole: lgebra de Boole:
propriedades propriedades p p p p
S d A B C i i b l Sendo A, B e C variveis boleanas
Propriedade Comutativa
A B=B A A . B =B . A
A +B =B +A
A B =B A
Propriedade Associativa
( A . B ) . C =A . ( B . C ) =A . B . C
( A+B) +C A+( B+C) A+B+C ( A +B ) +C =A +( B +C ) =A +B +C
( A B ) C =A ( B C ) =A B C
Propriedade Distributiva p
A . (B +C ) =A . B +A . C
A +B . C =(A +B) . (A +C)
lgebra de Boole: lgebra de Boole:
propriedades propriedades p p p p
Propriedades (Leis) de Absoro
A +A.B =A
A +A.B =A +B
(A +B).B =A.B
Id id d i Identidades importantes
A.B +A.B =A
(A B) (A B) A (A +B) . (A +B) =A
A.(A +B) =A
A(A+B) AB A.(A +B) =AB
A.B +A.C =(A +C) . (A +B)
NCLEO DE ENGENHARIA MECNICA Teorema de De Morgan Teorema de De Morgan gg
P i i L i Primeira Lei
A B=A+B A .B =A +B
Segunda Lei Segu da e
A +B =A .B
Estes teoremas fornecem expresses alternativas
querelacionamasoperaesNOReNAND que relacionam as operaes NOR e NAND.
Ambas as leis podem ser estendidas para n variveis.
NCLEO DE ENGENHARIA MECNICA Mapa de Mapa de Karnaugh Karnaugh pp gg
Diagrama utilizado para minimizar funes
booleanas.
A B C D f
0. 0 0 0 0 0
1 0 0 0 1 0 1. 0 0 0 1 0
2. 0 0 1 0 0
3. 0 0 1 1 0
4. 0 1 0 0 0
5 0 1 0 1 0 5. 0 1 0 1 0
6. 0 1 1 0 1
7. 0 1 1 1 0
8. 1 0 0 0 1
9 1 0 0 1 1 9. 1 0 0 1 1
10. 1 0 1 0 1
11. 1 0 1 1 1
12. 1 1 0 0 1
13 1 1 0 1 0
13. 1 1 0 1 0
14. 1 1 1 0 1
15. 1 1 1 1 1
NCLEO DE ENGENHARIA MECNICA Mapa de Mapa de Karnaugh Karnaugh pp gg
Diagrama utilizado para minimizar funes
booleanas.
A B C D f
0. 0 0 0 0 0
1 0 0 0 1 0 1. 0 0 0 1 0
2. 0 0 1 0 0
3. 0 0 1 1 0
4. 0 1 0 0 0
5 0 1 0 1 0 5. 0 1 0 1 0
6. 0 1 1 0 1
7. 0 1 1 1 0
8. 1 0 0 0 1
9 1 0 0 1 1 9. 1 0 0 1 1
10. 1 0 1 0 1
11. 1 0 1 1 1
12. 1 1 0 0 1
13 1 1 0 1 0
F =A.C
13. 1 1 0 1 0
14. 1 1 1 0 1
15. 1 1 1 1 1
+A.B +B.C.D
Lgica Lgica Seqencial Seqencial
NCLEO DE ENGENHARIA MECNICA Sistema Sequencial Sistema Sequencial qq
So circuitos capazes de armazenar informaes sobre o
comportamentopassadodasentradas
O i it i i d t t d d d Os circuitos seqenciais, a sada no tempo t depende da
entrada no tempo t e possivelmente tambmdepende da
entradanotempoanterior at entradanotempoanterior at
Existem diferentes tipos de dispositivos que podem ser
usados para o armazenamento a partir de uma clula bsica p p
dememria
xx
z
t
Sistemas Sistemas
Sncronos/Assncronos Sncronos/Assncronos //
De acordo comos instantes de tempo emque as entradas e
sadas so consideradas, os sistemas sequencias so
classificados emsistemassincronoseassncronos classificados emsistemassincronoseassncronos.
SistemaSncrono
As entradas e sadas so consideradas em instantes no tempo As entradas e sadas so consideradas em instantes no tempo
discretos que so definidos por pulsos de umsinal de sincronizao
chamadorelgio(clock).
X(t)
tempo
clock
1 2 3 4 5 6 7
Sistemas Sistemas
Sncronos/Assncronos Sncronos/Assncronos //
SistemaAssncrono SistemaAssncrono
A varivel tempo contnua, de forma que os sinais de entrada e
sadasodefinidosemcadavalor det.
X(t)
tempo
Obs: os sistemas assncronos so mais difceis de descrever,
analizar projetar do que os sistemas sncronos
analizar, projetar do que os sistemas sncronos.
NCLEO DE ENGENHARIA MECNICA Latch SR Latch SR
Elemento biestvel, transparente, ou seja, sensvel s
variaes das entradas.
N b i Nome -> operaes bsicas:
Set (S), sada alta, Q=1
R (R) d b i Q 0 Reset (R), sada baixa, Q=0
Devido aos dois possveis estados estveis, o bit Q=0 ou Q=1
podeser armazenadonaclula pode ser armazenado na clula.
S R Q
0 0 0/1
Q
0 1 0
1 0 1
Q
1 0 1
1 1 X
NCLEO DE ENGENHARIA MECNICA Latch D Latch D
Um latchtipo D tem uma nica entrada;
Mantm a sada com o mesmo valor de D.
LatchSR + No.
D Q
S Q
0 0
1 1
S
R
Q
\Q
entradas sadas
1 1
entradas sadas
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop Flop pp pp
U fli fl l h l d l Um flip-flop um latchno transparente, controlado pelo
clock. Isto significa que o valor atual da sada Q do elemento
de memria no relacionado com o valor atual da entrada.
Circuitos biestveis:
Flip=atirar ao alto ou movimento rpido
Circuito assume estado lgico alto
Flop=queda brusca ou repentina
Circuitoassumeestadolgicobaixo Circuito assume estado lgico baixo
Um flip-flop um circuito digital bsico que armazena um bit
deinformao. de informao.
A sada de um flip-flop s muda de estado durante a transio
do sinal de clock.
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop Flop pp pp
E i i i Existem vrios tipos:
Flip-Flop D, Flip-Flop D com reset assncrono
Flip FlopDcomreset sncrono Flip FlopDcomclock Flip-Flop D com reset sncrono, Flip-Flop D com clock
enable
Flip-FlopT, SR, JK Flip Flop T, SR, JK
outros.....
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flops FlopsSR SR pp pp
Atualizaopelopulsodecontrole(clock); Atualizao pelo pulso de controle (clock);
CK =0, mantm as sadas;
R Q
CK =1, funciona =LatchSR;
R
S
Q
Q
CK
S
R
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop JK Flop JK pp pp
Tipodeflip flopSRaprimorado ondeoerro Tipo de flip-flop SR aprimorado, onde o erro
lgico foi eliminado.
J
Q
K
Q
clk
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop JK Flop JK pp pp
Tabela da Verdade
J K Q
A
Q
A
S R Q
f
0 0 0 1 0 0 Q
A
0 0 1 0 0 0 Q
A
Q
A
0 1 0 1 0 0 Q
A
0 1 1 0 0 1 0
=0
0
1 0 0 1 1 0 1
1 0 1 0 0 0 Q
A
=1
1
1 0 1 0 0 0 Q
A
1 1 0 1 1 0 1
1 1 1 0 0 1 0
=Q
A
=Q
A
Q
A
1 1 1 0 0 1 0
A
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop JK Mestre Flop JK Mestre- -Escravo Escravo pp pp
Paraeliminar aoscilao do flip-flop JK, foramcombinados Paraeliminar aoscilao do flip flop JK, foramcombinados
dois flip-flops RS como no circuito a seguir, denominado
flip-flopJKMestre-Escravo.
Mestre
(Ativo)
Escravo
A A
Q
Mestre ativo
Mestre Escravo
(Ativo)
B A
Q=A
(Ativo)
Escravo ativo
Tabela da verdade:
J K Q
Note que este um circuito
J K Q
0 0 Q
A
0 1 0
q
sensvel descida do clock.
Para continuarmos um que
0 1 0
1 0 1
sejasensvel subida do clock,
basta colocarmos um inversor
naentradadoclock
1 1 Q
A
naentradadoclock.
Com entrada Preset e Clear
CL PR Q
0 0 No permitido
0 1 0 0 1 0
1 0 1
1 1
Funcionamento normal
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop D (JK tipo D) Flop D (JK tipo D) pp p ( p ) p ( p )
Apartir deumflip flopJK podemos A partir de um flip-flop JK, podemos
construir um tipo particular de flip-flop
atravs da conexo ilustrada abaixo,
obtendo um flip-flop tipo D.
NCLEO DE ENGENHARIA MECNICA Flip Flip--Flop T (JK tipo T) Flop T (JK tipo T) pp p ( p ) p ( p )
Apartir deumflip-flopJK podemos A partir de um flip-flop JK, podemos
construir um outro tipo particular de flip-
flopatravsdauniodesuasentradasJ eK flop atravs da unio de suas entradas J e K
(ilustrada abaixo), obtendo um flip-flop tipo
TT.
Alterado!
Alterado!
NCLEO DE ENGENHARIA MECNICA Aplicaes dos Flip Aplicaes dos Flip--Flops Flops p p p p pp
ili d fli fl d Com a utilizao dos flip-flops, pode-se
construir circuitos:
divisores de freqncia;
registradores de deslocamento unidirecionais e g
bidirecionais e
contadores assncronos e sncronos.
Comercialmente temos os CIs:
TTL7476(dual JKFF/sensvel aborda1->0) TTL 7476 (dual JK FF /sensvel a borda 1->0)
CMOS 4027 (dual JK FF/sensvel a borda 0->1)

3 Eletrnicadigital Lgicacombinacionaleseqencial 090811163050 Phpapp02

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

3 Eletrnicadigital Lgicacombinacionaleseqencial 090811163050 Phpapp02

Uploaded by

Copyright:

Available Formats

UNIVERSIDADE FEDERAL DE SERGIPE

CENTRO DE CINCIAS EXATAS E TECNOLOGIA

You might also like