G18507

Titulacin Ciclo
Ingeniero en Informtica V
Arquitectura de Computadores
Gua didctica
4 crditos
Departamento de Ciencias de la Computacin y Electrnica
Seccin Electrnica y Energa
UNIVERSIDAD TCNICA PARTICULAR DE LOJA
La Universidad Catlica de Loja
MODALIDAD ABIERTA Y A DISTANCIA
Autores:
Ing. Greyson Pal Alberca Prieto
Ing. Silvana del Cisne Jimnez Rey
Asesora virtual:
www.utpl.edu.ec
ARQUITECTURA DE COMPUTADORES
Gua didctica
Greyson Pal Aberca Prieto
Silvana del Cisne Jimnez
UNIVERSIDAD TCNICA PARTICULAR DE LOJA
CC

Ecuador 3.0 By NC ND
Diagramacin, diseo e impresin:
Tercera reimpresin
ISBN-978-9942-08-032-5
Abril, 2013
Primera edicin
EDILOJA Ca. Ltda.
Telefax: 593 - 7 - 2611418
San Cayetano Alto s/n
www.ediloja.com.ec
edilojainfo@ediloja.com.ec
Loja-Ecuador
Esta versin impresa, ha sido acreditada bajo la licencia Creative Commons Ecuador 3.0 de reconocimiento -no comercial- sin obras derivadas;
ni se realicen obras derivadas. http://www.creativecommons.org/licences/by-nc-nd/3.0/ec/
1. Datos informativos
2. ndice .............................................................................................................. 3
3. Introduccin ..................................................................................................... 5
4. Lineamientos generales del Modelo Educativo basado en
competencias y crditos acadmicos UTPL-ECTS .................................................. 6
4.1 Competencias genricas ....................................................................................... 7
4.2 Competencias especcas ..................................................................................... 7
5. Bibliografa ...................................................................................................... 8
5.1 Bsica ............................................................................................................... 8
5.2 Complementaria ................................................................................................. 8
6. Orientaciones generales para el estudio ........................................................... 10
7. Proceso de enseanza-aprendizaje para el logro de
competencias ................................................................................................... 13
PRIMER BIMESTRE
7.1. Organizacin y arquitectura .................................................................................. 13
7.2. Sistema de evaluacin ......................................................................................... 15
7.3. Orientaciones especcas para el aprendizaje por competencias .................................. 16
UNIDAD 1. INTRODUCCIN A LA ARQUITECTURA DE COMPUTADORES ......................................................... 16
1.2. Estructura y funcionamiento. .................................................................................. 16
1.3. Historia de los computadores ................................................................................. 17
1.4. Mquina de Neumann .......................................................................................... 17
1.5. Diseo buscando mejores prestaciones .................................................................... 20
1.6. Componentes del computador ................................................................................ 26
Autoevaluacin 1 ......................................................................................................... 24
UNIDAD 2. PERSPECTIVA DE ALTO NIVEL DE FUNCIONAMIENTO
Y DE LAS INTERCONEXIONES DEL COMPUTADOR ........................................................................................ 26
2.1. Componentes de un computador ............................................................................ 26
2.2. Funcionamiento del computador ............................................................................. 26
2.3. Estructuras de interconexin .................................................................................. 28
2.4. Interconexin con buses ........................................................................................ 28
Autoevaluacin 2 ......................................................................................................... 31

UNIDAD 3. MEMORIA CACH. .................................................................................................................. 33
3.1. Conceptos bsicos sobre sistemas de memoria ......................................................... 33
3.2. Principios bsicos de las memorias cach ................................................................. 34
3.3. Elementos de diseo de una cach ......................................................................... 35
Autoevaluacin 3 ......................................................................................................... 40
2. ndice
PRELIMINARES Gua didctica: Arquitectura de Computadores
UNIVERSIDAD TCNICA PARTICULAR DE LOJA La Universidad Catlica de Loja
5
SEGUNDO BIMESTRE
7.4. Planicacin para el trabajo del alumno .................................................................. 41
7.5. Sistema de evaluacin ......................................................................................... 43
7.6. Orientaciones especcas para el aprendizaje por competencias .................................. 54
UNIDAD 4. ENTRADA Y SALIDA (E/S ................................................................................................. 54
4.1. Dispositivos externos ........................................................................................... 44
4.2. Mdulos de E/S ................................................................................................. 45
4.3. E/S Programada ................................................................................................ 46
4.4. E/S Mediante interrupciones ................................................................................ 46
4.5. Acceso Directo a Memoria (DMA) .......................................................................... 47
Autoevaluacin 4 ................................................................................................................................ 68
UNIDAD 5. ARITMTICA DEL COMPUTADOR ......................................................................................... 50
5.1. La unidad aritmtico-lgica ................................................................................... 50
5.2. Representacin de enteros .................................................................................... 50
5.3. Aritmtica con enteros ......................................................................................... 51
5.4. Representacin en coma otante ........................................................................... 53
Autoevaluacin 5 ......................................................................................................... 68
UNIDAD 6. ESTRUCTURA Y FUNCIONAMIENTO DEL PROCESADOR ............................................................... 57
6.1. Organizacin del Procesado .................................................................................. 57
6.2. Organizacin de los registros ................................................................................ 57
6.3. Ciclo de instruccin .............................................................................................. 58
6. 4. Segmentacin de instrucciones ............................................................................ 59
Autoevaluacin 6 ......................................................................................................... 83
8. Solucionario ..................................................................................................... 63
5
3. Introduccin
Una de las materias troncales con 4 crditos que se dicta en la carrera de Ingeniera en Informtica,
en la Modalidad Abierta y a Distancia, es Arquitectura de Computadores que se ubica en el quinto
ciclo.
Dentro de la formacin de un Ingeniero en Informtica, conocer las arquitecturas computacionales es
fundamental, ya que muchas de las actividades profesionales exigen un conocimiento en este campo.
Por lo que el estudio de esta materia se constituye en uno de los pilares fundamentales debido a que en
ella se ensean los componentes computacionales con cada una de sus especifcaciones funcionales .
Por ello, el propsito que se persigue con la asignatura es desarrollar las competencias bsicas y
necesarias para que el alumno est en capacidad de analizar y resolver los problemas aplicando
mtodos de la ciencia y la ingeniera como tambin a aplicar la lgica matemtica en el contexto
de las Ciencias de la Computacin, con proyeccin, al diseo de circuitos, programacin, anlisis y
desarrollo de algoritmos.
En el esfuerzo de cimentar la arquitectura de los computadores, la asignatura se ha organizado de la
siguiente manera: En el primer bimestre se estudiarn tres unidades correspondientes a los conceptos
fundamentales de la estructura y organizacin, los sistemas de interconexin de cada uno de los
componentes computacionales y fnalmente la organizacin y funcionamiento de la memoria cach.
Mientras que en el segundo bimestre los contenidos a cubrir se relacionan con los sistemas de entrada
y salida(E/S), la aritmtica que se utiliza dentro del procesador y la estructura y funcionamiento del
procesador.
El reto est planteado, los resultados de su formacin personal y profesional depende de su esfuerzo y
responsabilidad. Expresamos un cordial saludo y a su vez le invitamos a que juntos llevemos adelante
el estudio de la materia. Estamos dispuestos a ser parte de su proceso de aprendizaje.
Muchos xitos. Adelante!!!
6
7
Sr. Estudiante recuerde que usted ha iniciado su formacin de tercer nivel con un sistema educativo
basado en el desarrollo de competencias a travs de crditos acadmicos. Este modelo le convierte
a usted en protagonista de su propia formacin y al profesor en mediador de las experiencias de
aprendizaje.
Surge entonces la necesidad de que tenga claro dos conceptos fundamentales competencia y crdito
acadmico.
Qu es una competencia? Entendemos por competencia el conjunto de actitudes, habilidades
y conocimientos que el alumno adquiere e incorpora segn sus caractersticas personales y
experiencias laborales y, que se ponen de manifesto en el desempeo de la actividad profesional.
Las competencias se adquieren a lo largo del proceso formativo de la carrera y se desagregan en
objetivos de aprendizaje propuestos en cada asignatura.
Elementos de una competencia. Tres son los elementos que podemos distinguir en toda
competencia:
Actitudes: son predisposiciones y comportamientos ante situaciones concretas.
Habilidades: son destrezas para ejecutar con xito tareas, utilizar procedimientos y realizar
trabajos. Se desarrollan a travs de la prctica y la experiencia.
Conocimientos: constituyen los contenidos cientfcos, conceptuales, tericos, conocidos
tambin como el aprendizaje acadmico.
Qu es un crdito acadmico UTPL / ECTS en la Modalidad a Distancia?
Un crdito acadmico es la unidad de medida del trabajo del estudiante, implica 32 horas de
trabajo del alumno (29 horas de trabajo autnomo y 3 horas de interaccin)
1
.
Los crditos acadmicos que el estudiante ir acumulando en el transcurso de la carrera
involucran: aprendizaje autnomo (estudio personal), tareas de investigacin, interaccin en
el Entorno Virtual de Aprendizaje (EVA), participacin en tutoras, videoconferencias y otros
eventos acadmicos (Jornadas, seminarios, cursos, congresos avalados por la UTPL), prcticas
acadmicas, pasantas preprofesionales y de vinculacin con la colectividad; actividades de
evaluacin; as como la realizacin del trabajo de titulacin.
El modelo adoptado por la UTPL contempla dos tipos de competencias: genricas y especfcas.
Competencias Genricas: Son aquellas capacidades (actitudes, habilidades y
conocimientos) comunes a todas las profesiones que se ofrecen en la UTPL. Constituyen
una parte fundamental del perfl que el estudiante debe desarrollar durante su formacin.
Competencias Especfcas: son propias de la titulacin, aportan a la cualifcacin especfca
para la profesin, dndole consistencia social y profesional al perfl formativo.
4. Lineamientos generales del Modelo Educativo basado en
competencias y crditos acadmicos UTPL- ECTS
1 CONESUP (2008): Reglamento del Rgimen Acadmico del Sistema Nacional de Educacin Superior, art. 18.
6
7
Estructura general del programa formativo
Las Unidades Acadmicas o Escuelas de la UTPL han estructurado el programa formativo
contemplando cinco mbitos o bloques de asignaturas: Formacin Bsica (10%); Genricas de
carrera (15%); Troncales (35%) Complementarias (10%); Libre confguracin (10%) y adems, el
Practicum que comprende las Pasantas preprofesionales y de vinculacin con la colectividad y
Practicum Acadmico (20%).
4.1 Competencias genricas
1. Capacidad de aplicar los conocimientos en la prctica
2. Conocimiento sobre el rea de estudio
3. Capacidad de investigacin
4. Habilidades para buscar, procesar y analizar informacin procedentes de fuentes diversas
5. Capacidad creativa e innovadora
6. Capacidad para organizar y planifcar el tiempo
7. Habilidad para trabajar en forma autnoma
8. Habilidades en el uso de las tecnologas de la TICS
9. Compromiso tico
4.2 Competencias especfcas
Estas competencias se encuentran detalladas en la planifcacin de cada bimestre.
8
9
4.1. Bsica
Stallings, W. (2006). Organizacin y Arquitectura de Computadores, Madrid(Espaa), PEARSON
Prentice Hall.
El texto de Organizacin y Arquitectura de Computadores hace un amplio anlisis de los
componentes computacionales y los sistemas de interconexin. Esta organizado en cinco partes
detalladas en las primeras pginas. Adems contiene ejemplos que le permitirn desarrollar los
ejercicios propuestos al fnal de cada unidad. En esta materia nosotros revisaremos solamente las
tres primeras secciones.
Alberca, G. y Jimnez, S. (2011). Gua Didctica de Arquitectura de Computadores. Loja- Ecuador,
UTPL.
Gua didctica diseada para el estudio de la materia de Arquitectura de Computadores en la
carrera de Ingeniera en Informtica de la Modalidad Abierta y a Distancia de la Universidad
Tcnica Particular de Loja. Esta gua le permitir orientar su proceso de aprendizaje mediante la
explicacin de los temas que se estudian optimizando el proceso de enseanza aprendizaje.
4.2. Complementaria
RECURSOS OCW
Garay, N. y Otros. (2009). Arquitectura de computadores I. Departamento de Arquitectura y
Tecnologa de Computadores. Facultad de Informtica. Universidad del Pas Vasco.[En lnea].
Disponible en : http://ocw.ehu.es/ensenanzas-tecnicas /arquitectura-de-computadores-i/Course_
listing. [Consulta 04/05/2011].
El presente recurso OCW lo utilizaremos para apoyar los siguientes temas: la unidad de control,
la unidad aritmtico/lgica, la estructura de la memoria principal, el subsistema de entrada/salida
y la conexin entre subsistemas mediante buses. Tambin como complemento y apoyo a los
conceptos tericos, existen ejercicios, prcticas de laboratorio para trabajar el subsistema de
entrada/salida y manipular el hardware tpico de un ordenador personal.
Puente V. y Abad, P.(2011). Arquitectura e ingeniera de computadores. Departamento de
Electrnica y Computadores.Universidad de Cantabria.[En lnea]. Disponible en: http://ocw.
unican.es/ensenanzas-tecnicas/arquitectura-e-ingenieria-de-computadores/programa. [Consulta
05/05/2011]
El presente OCW contiene temas utilizados para describir los fundamentos de diseo de
computadores, repertorio de instrucciones, memoria cach. Adems contiene actividades que el
estudiante puede desarrollar para apoyar su aprendizaje
5. Bibliografa
8
9
Direcciones electrnicas
Stallings, W.(2011). Instructor Resources, Computer Organization And Architecture. [En lnea].
Disponible en: http://www.box.net/shared/r7evm4jr0d/1/11070107/212600690/1#/shared/
r7evm4jr0d/1/11070107. [Consulta 4/05/2011].
Aqu podr encontrar un conjunto de erratas del texto. Es importante que revise estas
consideraciones.
Sutter, G. (2008). Organizacin y estructura de la memoria cache. Ampliacin: Polticas de
ubicacin en la cache.(transparencias). Universidad Autnoma de Madrid.[En lnea]. Disponible
en: http://arantxa.ii.uam.es/~gsutter/arq/Arqcap2_extrasUbic.pdf. [Consulta 04/05/2011].
En esta referencia se revisa conceptos relacionados con la Memoria Cach, respecto a la funcin
de correspondencia, polticas de escritura.
Aylagas, P. (2007). Notas y transparencias de Arquitectura de computadores. Arquitectura de
Computadores. Universidad Politcnica de Madrid.[En lnea]. Disponible en: http://www.dia.
eui.upm.es/asignatu/arq_com/Paco/Transpaco. htm. [Consulta 04/05/2011].
Estas Notas y Transparencias no pretenden en modo alguno servir de alternativa a cualquiera de
los libros de texto indicados en la bibliografa . Slo son las transparencias de clase con sus notas
y comentarios de un curso de 30 horas de introduccin a la Arquitectura de Computadores, y
simplemente intentan servir de apoyo para su aprendizaje.
Quintana, F. (2007). Segmentacin. Transparencias del Curso Estructura de computadores de
la Universidad de la Palmas de Gran Canaria.[En lnea]. Disponible en: http://serdis.dis.ulpgc.
es/~itis-ec/Documentacion/Transparencias %20y%20problemas/Tema1_segmentacion/tema1_
segmentacion.pdf. [Consulta 04/05/2011].
El recurso nos permitir apoyar el tema de segmentacin revisado en la unidad 6. Un conjunto
de transparencias con imgenes ilustrativas que abordan la segmentacin en los computadores.
10
11
La asignatura Arquitectura de computadores, al ser una materia troncal de la Ingeniera en Informtica,
constituye una de las bases fundamentales para la formacin del estudiante dentro de su rea profesional,
por lo tanto, ofrecemos algunas orientaciones que seguro le ayudarn en su estudio:
La gua didctica y un texto bsico, los mismos que se detallaron en la bibliografa, y cuya fnalidad
es la de orientar en el aprendizaje y especifcar las diversas actividades que deber cumplir. Es
por ello que se recomienda trabajar en forma paralela la gua con el texto bsico.
Debido a la temtica que se desarrolla dentro de la asignatura, la mejor forma de estudiar y
evaluar el avance de los contenidos es a travs de la resolucin de problemas para lo cual se
contar con una seccin de autoevaluacin utilizada para este fn.
Tenga presente que los contenidos estn divididos en dos partes, para el primer bimestre
estudiaremos las unidades 1 a 3 y para el segundo bimestre abordaremos las unidades de 4 a
6. Adems es importante que escoja un lugar tranquilo, bien iluminado para el estudio de la
asignatura.
Lea detenidamente cada uno de los captulos del texto bsico y utilice tcnicas de estudio como
el subrayado, resmenes, cuadros sinpticos, mentefactos y/o cualquier estrategia de aprendizaje
de acuerdo a su manera de aprender.
Como parte de su autoaprendizaje es recomendable que resuelva las autoevaluaciones ubicadas
al fnal de cada unidad de estudio, hgalas sin consultar ningn documento y luego verifque las
respuestas en el solucionario ubicado al fnal de la gua didctica.
Los trabajos a distancia. Un conjunto de actividades tericas y prcticas que deben desarrollarse
obligatoriamente con el fn de evaluar el progreso en el desarrollo de los contenidos. Existen 2
evaluaciones a distancia, una por cada bimestre, que deben entregarse en su centro de estudios
en las fechas sealadas por la Universidad. Cada trabajo tiene una valoracin de seis puntos y son
requisito para presentarse a la evaluacin presencial. Los 6 puntos se los obtiene de la siguiente
manera: 2 puntos por responder a preguntas objetivas, 2 puntos por resolver los ejercicios de
la parte de ensayo y 2 puntos por participacin en el EVA (Para nuestra materia existen 2 foros
obligatorios por bimestre, evaluaciones en lnea, tareas extra, retroalimentaciones, encuestas, los
mismos que deben desarrollarse en el EVA)
Ingrese al EVA semanalmente, ah encontrar informacin que le ser de gran ayuda para la
comprensin de la asignatura (videos, audios grabados por el tutor, preguntas de compaeros,
diapositivas, ejercicios resueltos, etc.).
Asista a la videoconferencia, en la que se explicar sobre los temas de la asignatura y participe
con preguntas e inquietudes que surjan en el desarrollo de los contenidos.
Un curso OCW, el enlace a este curso lo puede revisar en la bibliografa complementaria, que le
ayudar a profundizar algunos conceptos. Las lecturas de los temas de este curso, se recomiendan
en las secciones fnales de cada captulo de la gua de estudio.
6. Orientaciones generales para el estudio
10
11
Para poder recibir ayuda por el profesor (es) tutor (es) en su aprendizaje, usted puede utilizar
los medios de comunicacin, el correo electrnico, entorno virtual de aprendizaje (EVA), chat,
lnea telefnica.
Adems le recomendamos revisar la planifcacin para el trabajo del alumno, este cuadro
le da una visin global de la asignatura, pues all se encuentran las competencias genricas,
competencias especfcas e indicadores de logro por cada uno de los bimestres as mismo puede
revisar los contenidos a abordarse, las actividades de aprendizaje y el tiempo estimado para el
estudio de cada una de las asignaturas.
Si tiene alguna inquietud acerca de los temas tratados puede ubicar sus dudas en el foro o
tambin en el twitter del EVA, para que sus compaeros puedan benefciarse de las respuestas y
aprender colaborativamente.
Esperamos que todas y cada una de estas recomendaciones contribuyan al aprendizaje exitoso de
esta asignatura. Como parte adicional que se incluye en la gua didctica usted se podr guiar con los
siguientes iconos que le indicarn la accin a realizar en cada unidad:
Indicaciones del profesor
Revisar texto bsico
Buscar informacin en Internet
Interactividad en el EVA. Participe en foros
PRIMER BIMESTRE Gua didctica: Arquitectura de Computadores
13
13
7
.
1

P
l
a
n
i
c
a
c
i
n

p
a
r
a

e
l

t
r
a
b
a
j
o

d
e
l

a
l
u
m
n
o
C
O
M
P
E
T
E
N
C
I
A
S

E
S
P
E
C
F
I
C
A
S
I
N
D
I
C
A
D
O
R
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E
C
O
N
T
E
N
I
D
O
S
A
C
T
I
V
I
D
A
D
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E

C
R
O
N
O
G
R
A
M
A

O
R
I
E
N
T
A
T
I
V
O

T
i
e
m
p
o

e
s
t
i
m
a
d
o
U
n
i
d
a
d
e
s
/
T
e
m
a
s
C
o
m
p
r
e
n
d
e
r
,

a
n
a
l
i
z
a
r

y

r
e
s
o
l
v
e
r

p
r
o
b
l
e
m
a
s

a
p
l
i
c
a
n
d
o

l
o
s

m
t
o
d
o
s

d
e

l
a

c
i
e
n
c
i
a

y

l
a

i
n
g
e
n
i
e
r
a
.

A
p
l
i
c
a
r

l
a

l
g
i
c
a

m
a
t
e
m
t
i
c
a

e
n

e
l

c
o
n
t
e
x
t
o

d
e

l
a
s

C
i
e
n
c
i
a
s

d
e

l
a

C
o
m
p
u
t
a
c
i
n
,

c
o
n

p
r
o
y
e
c
c
i
n
,

a
l

d
i
s
e
o

d
e

c
i
r
c
u
i
t
o
s
,

p
r
o
g
r
a
m
a
c
i
n
,

a
n
l
i
s
i
s

y

d
e
s
a
r
r
o
l
l
o

d
e

a
l
g
o
r
i
t
m
o
s
.

E
n
u
n
c
i
a

l
a

h
i
s
t
o
r
i
a

d
e

e
v
o
l
u
c
i
n

d
e

l
o
s

c
o
m
p
u
t
a
d
o
r
e
s
I
d
e
n
t
i
c
a

l
a

e
s
t
r
u
c
t
u
r
a

d
e

u
n

c
o
m
p
u
t
a
d
o
r
E
l
a
b
o
r
a

m
i
c
r
o
p
r
o
g
r
a
m
a
s

c
o
n

l
o
s

c
d
i
g
o
s

d
e

o
p
e
r
a
c
i
n

d
e

l
a

I
A
S
U
t
i
l
i
z
a

e
l

c
o
n
j
u
n
t
o

d
e

i
n
s
t
r
u
c
c
i
o
n
e
s

I
A
S

p
a
r
a

l
a

r
e
s
o
l
u
c
i
n

d
e

p
r
o
b
l
e
m
a
s
U
N
I
D
A
D

1
:

I
N
T
R
O
D
U
C
C
I
N

A

L
A

A
R
Q
U
I
T
E
C
T
U
R
A

D
E

C
O
M
P
U
T
A
D
O
R
E
S
1
.
1

O
r
g
a
n
i
z
a
c
i
n

y

a
r
q
u
i
t
e
c
t
u
r
a
1
.
2

E
s
t
r
u
c
t
u
r
a

y

F
u
n
c
i
o
n
a
m
i
e
n
t
o
1
.
3

H
i
s
t
o
r
i
a

d
e

l
o
s

c
o
m
p
u
t
a
d
o
r
e
s
1
.
4
M
q
u
i
n
a

d
e

N
e
u
m
a
n
1
.
5

D
i
s
e
o

b
u
s
c
a
n
d
o

m
e
j
o
r
e
s

p
r
e
s
t
a
c
i
o
n
e
s

I
n
i
c
i
e

c
o
n

l
a

l
e
c
t
u
r
a

d
e

C
a
p
t
u
l
o

1

d
e
l

t
e
x
t
o

b
s
i
c
o
,

c
o
n

l
a
s

s
e
c
c
i
o
n
e
s

1
.
1

y

1
.
2
.

C
o
n
t
e
s
t
e

l
a
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u

P
a
r
t
i
c
i
p
e

e
n

e
l

F
o
r
o

d
e
l

E
V
A

c
o
n

l
a

t
e
m
t
i
c
a

p
r
o
p
u
e
s
t
a

p
o
r

e
l

p
r
o
f
e
s
o
r

R
e
a
l
i
c
e

u
n
a

l
e
c
t
u
r
a

c
a
p
t
u
l
o

2

d
e
l

t
e
x
t
o

b
s
i
c
o
,

e
n

l
a
s

s
e
c
c
i
n

2
.
1
,

2
.
2

y

c
o
n
t
e
s
t
e

l
o
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u

R
e
v
i
s
e

l
o
s

p
r
o
b
l
e
m
a
s

r
e
s
u
e
l
t
o
s

e
n

l
a

g
u
a

d
e

e
s
t
u
d
i
o
s

d
e

l
a

p
r
i
m
e
r
a

u
n
i
d
a
d

R
e
a
l
i
c
e

l
a

a
u
t
o
e
v
a
l
u
a
c
i
n

d
e

l
a

u
n
i
d
a
d

1

E
m
p
i
e
c
e

c
o
n

l
a

r
e
s
o
l
u
c
i
n

d
e

l
a
s

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

c
o
r
r
e
s
p
o
n
d
i
e
n
t
e

a
l

p
r
i
m
e
r

b
i
m
e
s
t
r
e
S
e
m
a
n
a

1

y

2

:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
A
n
a
l
i
z
a

l
a
s

d
i
f
e
r
e
n
t
e
s

e
s
t
r
u
c
t
u
r
a
s

d
e

i
n
t
e
r
c
o
n
e
x
i
n

e
n
t
r
e

l
o
s

c
o
m
p
o
n
e
n
t
e
s

d
e
l

c
o
m
p
u
t
a
d
o
r
.
U
N
I
D
A
D

2
:

P
E
R
S
P
E
C
T
I
V
A

D
E

A
L
T
O

N
I
V
E
L

D
E
L

F
U
N
C
I
O
N
A
M
I
E
N
T
O

Y

D
E

L
A
S

I
N
T
E
R
C
O
N
E
X
I
O
N
E
S

D
E
L

C
O
M
P
U
T
A
D
O
R

2
.
1

C
o
m
p
o
n
e
n
t
e
s

d
e
l

c
o
m
p
u
t
a
d
o
r
2
.
2

F
u
n
c
i
o
n
a
m
i
e
n
t
o

d
e
l

c
o
m
p
u
t
a
d
o
r
2
.
3

E
s
t
r
u
c
t
u
r
a
s

d
e

i
n
t
e
r
c
o
n
e
x
i
n
2
.
4

I
n
t
e
r
c
o
n
e
x
i
n

c
o
n

b
u
s
e
s

C
o
n
t
i
n
e

c
o
n

L
e
c
t
u
r
a

d
e

C
a
p
t
u
l
o

3

d
e
l

t
e
x
t
o

b
s
i
c
o
,

e
n

l
a
s

s
e
c
c
i
n

3
.
1
,

3
.
2
,

3
.
3
,

3
.
4
.

L
u
e
g
o

c
o
n
t
e
s
t
e

l
o
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u

P
a
r
t
i
c
i
p
e

c
o
l
a
b
o
r
a
t
i
v
a
m
e
n
t
e

e
n

e
l

F
o
r
o

d
e
l

E
V
A

c
o
n

l
a

t
e
m
t
i
c
a

p
r
o
p
u
e
s
t
a

p
o
r

e
l

p
r
o
f
e
s
o
r

R
e
v
i
s
e

l
o
s

p
r
o
b
l
e
m
a
s

r
e
s
u
e
l
t
o
s

e
n

l
a

g
u
a

d
e

e
s
t
u
d
i
o
s

d
e

l
a

p
r
i
m
e
r
a

u
n
i
d
a
d
n
e

s
u
s

c
o
n
o
c
i
m
i
e
n
t
o
s

c
o
n

e
l

d
e
s
a
r
r
o
l
l
o

d
e

l
a

a
u
t
o
e
v
a
l
u
a
c
i
n

d
e

l
a

u
n
i
d
a
d

2

C
o
n
t
i
n
e

c
o
n

l
a

r
e
s
o
l
u
c
i
n

d
e

l
a

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

d
e
l

p
r
i
m
e
r

b
i
m
e
s
t
r
e

S
e
m
a
n
a

3

y

4
:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
P
R
I
M
E
R

B
I
M
E
S
T
R
E
7
.

P
r
o
c
e
s
o

d
e

e
n
s
e
a
n
z
a
-
a
p
r
e
n
d
i
z
a
j
e

p
a
r
a

e
l

l
o
g
r
o

d
e

c
o
m
p
e
t
e
n
c
i
a
s
14
C
O
M
P
E
T
E
N
C
I
A
S

E
S
P
E
C
F
I
C
A
S
I
N
D
I
C
A
D
O
R
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E
C
O
N
T
E
N
I
D
O
S
A
C
T
I
V
I
D
A
D
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E

C
R
O
N
O
G
R
A
M
A

O
R
I
E
N
T
A
T
I
V
O

T
i
e
m
p
o

e
s
t
i
m
a
d
o
U
n
i
d
a
d
e
s
/
T
e
m
a
s
A
p
l
i
c
a

l
o
s

c
o
n
c
e
p
t
o
s

r
e
l
a
c
i
o
n
a
d
o
s

c
o
n

l
a

m
e
m
o
r
i
a

C
a
c
h
.
A
n
a
l
i
z
a

e
l

u
j
o

d
e

i
n
f
o
r
m
a
c
i
n

e
n
t
r
e

l
a
s

d
i
f
e
r
e
n
t
e
s

f
u
n
c
i
o
n
e
s

d
e

c
o
r
r
e
s
p
o
n
d
e
n
c
i
a
U
N
I
D
A
D

3
:

M
E
M
O
R
I
A

C
A
C
H
3
.
1

m
e
m
o
r
i
a

d
e

c
o
m
p
u
t
a
d
o
r
e
s
3
.
2

P
r
i
n
c
i
p
i
o
s

B
s
i
c
o
s

d
e

l
a
s

m
e
m
o
r
i
a
s

c
a
c
h
3
.
3

E
l
e
m
e
n
t
o
s

d
e

d
i
s
e
o

d
e

l
a

c
a
c
h

R
e
v
i
s
e

e
l

C
a
p
t
u
l
o

4

d
e
l

t
e
x
t
o

b
s
i
c
o
,

e
n

l
a
s

s
e
c
c
i
o
n
e
s

4
.
1
,

4
.
3
,

4
.
4
.

L
u
e
g
o

c
o
n
t
e
s
t
e

l
o
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u

E
j
e
c
u
t
e

u
n

p
r
o
g
r
a
m
a

e
m
u
l
a
n
d
o

l
a

m
e
m
o
r
i
a

c
a
c
h

y

p
a
r
t
i
c
i
p
e

c
o
n

l
o
s

r
e
s
u
l
t
a
d
o
s

e
n

e
l

f
o
r
o

M
e
j
o
r
e

s
u
s

c
o
n
o
c
i
m
i
e
n
t
o
s

e
n

l
a

a
c
t
i
v
i
d
a
d

d
e

a
u
t
o
e
v
a
l
u
a
c
i
n

d
e

l
a

u
n
i
d
a
d

2

F
i
n
a
l
i
c
e

l
a

r
e
s
o
l
u
c
i
n

d
e

l
a

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

d
e
l

p
r
i
m
e
r

b
i
m
e
s
t
r
e
S
e
m
a
n
a

5

y

6
:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
U
n
i
d
a
d
e
s

d
e

l
a

1

a

l
a

3

R
e
v
i
s
e

l
o
s

c
o
n
t
e
n
i
d
o
s

d
e

l
a
s

a
u
t
o
e
v
a
l
u
a
c
i
o
n
e
s

y

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

c
o
m
o

p
r
e
p
a
r
a
c
i
n

p
a
r
a

l
a

e
v
a
l
u
a
c
i
n

p
r
e
s
e
n
c
i
a
l

c
o
r
r
e
s
p
o
n
d
i
e
n
t
e

a
l

p
r
i
m
e
r

b
i
m
e
s
t
r
e
S
e
m
a
n
a

7

y

8
:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
C
o
n
c
e
p
t
o
s

B
s
i
c
o
s

s
o
b
r
e

s
i
s
t
e
m
a
s

d
e
14
15
6.3. Sistema de Evaluacin
1
.

A
u
t
o
e
v
a
l
u
a
c
i
n

*
2. Heteroevaluacin
Evaluacin a Distancia **
Evaluacin
Presencial
P
a
r
t
e

O
b
j
e
t
i
v
a
P
a
r
t
e

d
e

E
n
s
a
y
o
I
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A
P
r
u
e
b
a

O
b
j
e
t
i
v
a
A
c
t
i
v
i
d
a
d
e
s
Comportamiento tico X X X X X
cumplimiento, puntualidad, responsabilidad X X X X
Esfuerzo e inters en los trabajos X X X X
Respeto a las personas y a las normas de comunicacin X
H
a
b
i
l
i
d
a
d
e
s
Creatividad e iniciativa X X
Contribucin en el trabajo colaborativo y de equipo X X
Presentacin, orden y ortografa X X
Emite juicios de valor argumentadamente X X X X
C
o
n
o
c
i
m
i
e
n
t
o
s
Dominio del contenido X X X X X
Investigacin (cita fuentes de consulta) X X X X
Aporta con criterios y soluciones X X
Anlisis y profundidad en el desarrollo de temas X X
PORCENTAJE
E
s
t
r
a
t
e
g
i
a

d
e

a
p
r
e
n
d
i
z
a
j
e
10% 10% 10%
M
x
i
m
o

1

p
u
n
t
o

70%
Puntaje 2 2 6 14
TOTAL 20 puntos
Para aprobar la asignatura se requiere obtener un puntaje mnimo de 28/40 puntos, que equivale al 70%.
* Son estrategias de aprendizaje, no tienen califcacin; pero debe responderlas con el fn de autocomprobar su proceso de
aprendizaje.
** Recuerde: que la evaluacin a distancia del primero y segundo bimestre consta de dos partes: una objetiva y otra de
ensayo, debe desarrollarla y entregarla en las fechas correspondientes.
Sr. Estudiante:
Tenga presente que la fnalidad de la valoracin cualitativa es principalmente formativa.
16
17
UNIDAD 1
INTRODUCCIN A LA ARQUITECTURA DE COMPUTADORES
Esta es la primera de seis unidades que se estudiarn durante el presente ciclo de estudios y
tiene como fnalidad introducirlo en la estructura y funcionamiento de los computadores. Al
inicio se analizarn algunos conceptos relacionados con los computadores para luego revisar
la historia de la computacin. En esta seccin se estudiar detenidamente la mquina de Von
Neumann (IAS), su estructura, sus caractersticas y el conjunto de instrucciones. Al fnalizar
esta unidad encontrar un conjunto de ejercicios y actividades propuestas para afanzar su aprendizaje.
Luego de este breve prembulo iniciemos con el primer tema.
1.1. Organizacin y arquitectura.
Conocer sobre la organizacin y la arquitectura de computadores previo al estudio de sus componentes
es fundamental para tener una visin amplia de los contenidos que se abordan en el presente ciclo.
Inicie con el estudio del texto bsico en el captulo 1: Introduccin, en la seccin 1.1 con
el tema Organizacin y Arquitectura.
Este tema comenta la naturaleza y caractersticas de los computadores como base fundamental para la
ubicacin de las partes de la computadora y la funcin de cada una de ellas. Se recomienda que una vez
comprendidas las caractersticas antes mencionadas describa con sus propias palabras la organizacin
y la arquitectura del computador. Qu le pareci este primer tema? . Interesante verdad? bien,
continuemos.
1.2. Estructura y funcionamiento.
El estudio del texto bsico debe hacerse desde lo ms simple a lo ms complejo, es por eso que la
estructura y el funcionamiento se lo presenta de manera global. Continuemos con el estudio de los
componentes de forma individual y sus interrelaciones.
Ahora retome el texto bsico en el captulo 1 en la seccin 1.2 Estructura y
Funcionamiento.
Luego que ha estudiado el tema, observe la fgura 1.5 y fgura 1.6. Aqu se muestra un detalle de la
estructura de un computador. Analice cada estructura y cmo stas se dividen en subestructuras. Por
ejemplo la unidad de control tiene como subestructuras: lgica secuencial, registros y decodifcadores
y memoria de control. Ahora usted puede describir cuales son las subestructuras de ALU, Bus Interno
y Registros.
7.3 Orientaciones especfcas para el aprendizaje por competencias
16
17
Ha comprendido los temas antes mencionados? Podra describir con sus propias
palabras la diferencia entre organizacin y arquitectura de un computador? Cules son
las posibles operaciones en un computador? Describa las partes de la unidad de control?
Si ha comprendido estos temas ahora contine con la historia de los computadores.
1.3. Historia de los computadores
La historia ha demostrado el avance impresionante que ha tenido la tecnologa computacional. Nos
encontramos en una era donde la evolucin informtica se debe ha esos grandes pensadores y creadores
de nuevas arquitecturas computacionales. Revisemos las actividades propuestas para comprender el
tema en el texto bsico. En medida de lo posible trate de realizar estas actividades con otros compaeros
de su localidad para que puedan benefciase del trabajo en grupo. En caso de tener algn tipo de
inconveniente no dude en hacerlo participe a su profesor.
Lea comprensivamente el texto bsico base en el captulo 1 en la seccin 2.1: Una breve
descripcin de los computadores
Interactividad en el EVA: Participe en el primer foro propuesto y comente los aportes
de dos de sus compaeros. Por favor trate de crear un ambiente de discusin para el
aprendizaje.
1.4. Mquina de Neumann
Actualmente la gran mayora de computadores estn basados en la arquitectura de Neumann. Su
origen esta dado a raz del proyecto ENIAC del matemtico hngaro John Von Neumann. Revisemos a
continuacin sus especifcaciones.
Revise el texto bsico en el captulo 2 en la seccin 2.1 Una breve historia de los
computadores en el tema La mquina de von Neumann.
Algunos puntos importantes a considerar para abordar el aprendizaje en este tema:
- Primero, tenga en cuenta las caractersticas que defnen la mquina de Neuman como la
cantidad de palabras de la memoria IAS, el formato de la memoria IAS (palabra nmero y palabra
instruccin), cada uno de los registros que utiliza (MBR, MAR,IR, IBR, PC, AC, MQ).
- Segundo, las fgura 2.2, fgura 2.3 y fgura 2.4 son clave para el desarrollo de los ejercicios
relacionados con el tema. Estudie y comprenda completamente su funcionamiento.
- Tercero, la tabla 2.1 contiene el conjunto de instrucciones IAS, cuyo propsito es construir
microprogramas para realizar operaciones sencillas. Estas micro instrucciones son similares a las
utilizadas en el cdigo assembler. No es necesario que se memorice todas las micro instrucciones
pero si que identifque para que sirve cada una de ellas.
- Finalmente, la construccin de un microprograma en IAS se lo hace ubicando secuencialmente
el conjunto de instrucciones IAS de acuerdo a las problemtica a resolver. Tome en cuenta que
en una palabra de instruccin contiene dos instrucciones.
18
19
A continuacin se presenta un ejemplo de microprograma utilizando el conjunto de instrucciones
IAS.
Ejemplo 1.1
Objetivo del problema: Encontrar el mayor de un nmero en una arreglo de 100 posiciones en la
memoria IAS.
Desarrollo:
1. Condiciones iniciales: Es importante considerar que no se cuenta con instrucciones para la toma
de datos de entrada (por ejemplo Ingreso por teclado) entonces se asume que el arreglo y los
valores iniciales ya estn en la memoria IAS.
Memoria IAS: Datos
D
I
R
R
E
C
C
I
O
N
E
S
D
E
I
A
S
000 6
A
R
R
E
G
L
O
001 5
002 4
003 1
004 2
005 3
006 4
007 10
: 11
: 8
099 9
100
101 0 Contiene cada elemento del arreglo (S)
102 0 Contiene el elemento mayor (B)
103 99 Contiene el numero de posiciones a repetir (C )
104 1 Contiene una constate (D)
Observe que la memoria IAS se compone de direcciones de una longitud de 12 bits de acuerdo a
la defnicin. En este ejemplo se ha enumerado el arreglo secuencialmente desde 000 hasta 099,
para que pueda entender que se trabajarn con cien elementos. Generalmente estas direcciones
se encuentran en Hexadecimales, pero para facilitar la comprensin del ejemplo se ha manejado
con expresiones decimales (en base 10). Adems de las direcciones otro componente es la
informacin misma que en este caso son nmeros tambin representados en formato decimal.
Bajo el arreglo se observa que los espacios de memoria 101, 102, 103 y 104 son utilizados
temporalmente para el proceso de obtener el mayor de los elementos.
2. Con las instrucciones de la tabla 2.1 se ha diseado un algoritmo que permita obtener el mayor
de estos elementos. Recuerde: No se puede incluir alguna instruccin que no est en la tabla. Se
muestra el algoritmo utilizado:
ALGORITMO
1. Inicializar a B con 0, aqu se guardar temporalmente el elemento mayor en cada
comparacin.
19
2. Inicializar S con el primer elemento a comparar.
3. Realizar la operacin B-S.
4. Si la operacin anterior es negativa, entonces ubicar en B el valor de S (indica que S es
mayor).
5. Si la operacin es positiva ( indica que B es mayor o igual), mantener el valor de B.
6. Asignar a S el siguiente elemento a comparar.
7. Volver al paso 3 hasta que se recorran todos los elementos del arreglo. (C<99).
A continuacin representamos el algoritmo anterior expresado en instrucciones de IAS.
DIR IZQ DIR DER
F0 LOAD M(099) STORE M(S)
F1 LOAD M(B) SUB M(S)
F2 JUMP +M(F3,0:19) JUMP M(F6,0:19)
F3 LOAD M(C) SUB M(D)
F4 STOR M(C) STOR M(F0,28:39)
F5 JUMP + M(F0,0:19) JUMP (F8,0:19)
F6 LOAD M(S) STOR M(B)
F7 JUMP (F3,0:19) ----------
F8
3. El algoritmo anterior se lo ha formalizado de tal manera que sus instrucciones se representen
dentro del formato de la gura 2.2 literal b.
Memoria IAS: Instrucciones
Codop Direccin Codop Direccin
D
I
R
R
E
C
C
I
O
N
E
S
105 LOAD M(X) 099 STORE M(X) 101
I
N
S
T
R
U
C
C
I
O
N
106 LOAD M(X) 102 SUB M(X) 101
107 JUMP +M(X,0:19) 108 JUMP M(X,0:19) 111
108 LOAD M(X) 103 SUB M(X) 104
109 STOR M(X) 103 STOR M(X,8:19) 105
110 JUMP +M(X,0:19) 105 JUMP M(X,0:19) 113
111 LOAD M(X) 101 STOR M(X) 102
112 JUMP M(X,0:19) 108 --------------- ----
113
114
115
116
4. Seguido se debe hacer la corrida de prueba del algoritmo construido. Para ello debemos
utilizar las guras 2.3 y gura 2.4. Los pasos a seguir son:
a. Se inicia el proceso ubicando en el PC la direccin de la primera instruccin a ejecutar. PC
=105.
b. Se obtiene la siguiente instruccin desde la memoria en la direccin indicada por el
contador de programa y la guarda en el registro de instruccin. MBR M(105).
20
21
c. Se decodifca la instruccin mediante la unidad de control. sta se encarga de coordinar el
resto de componentes del ordenador para realizar una funcin determinada.
d. Se ejecuta la instruccin. sta puede cambiar el valor del contador del programa,
permitiendo as operaciones repetitivas. El contador puede cambiar tambin cuando
se cumpla una cierta condicin aritmtica, haciendo que el ordenador pueda tomar
decisiones, que pueden alcanzar cualquier grado de complejidad, mediante la aritmtica
y lgica anteriores.
e. Se aumenta el contador de programa en la longitud de la instruccin para apuntar a la
siguiente.
f. Se repite el proceso con todas las instrucciones.
5. Ahora, se utiliza la siguiente tabla para indicar el proceso que se ha seguido:
PC AC M(S) M(B) M(C) M(D)
Cambio de
Instruccin
F0 (IZQ) M(099)9 0 0 99 1
F0 (DER) 9 9 0 99 1
F1(IZQ) 0 9 0 99 1
F1(DER) (0-9)-9 9 0 99 1
F2(IZQ) (AC>0) 9 0 99 1
F2(DER) PC=F6
F6(IZQ) M(S)9 9 0 99 1
F6(DER) 9 9 9 99 1
F7(IZQ) PC=F3 9 9 99 1
F3(IZQ) M(C)99 9 9 99 1
F3(DER) (99-1)98 9 9 99 1
F4(IZQ) 98 9 9 98 1
F4(DER) 98 9 9 98 1 F1: LOAD M(098)
F5(IZQ) (AC>0), PC=F0 9 9 98 1
F0( IZQ) M(098)8 9 9 98 1
. .. .. .. ..
Una vez que ha comprendido el ejercicio realice lo siguiente:
1. Transcriba el algoritmo con representaciones hexadecimales.
2. Complete que funcin cumplen los registros IBR, MBR, MAR en cada uno
de los pasos en el numeral 5.
Si ha realizado esta tarea podemos iniciar el siguiente tema. Por favor no olvide
que puede llamar a su profesor para recibir tutora sobre el tema.
1.5. Diseo buscando mejores prestaciones
Actualmente la renovacin tecnolgica hace que los sistemas personales tengan grandes capacidades
de procesamiento. Adems, los nuevos diseos de sistemas operativos permiten que los componentes
funcionen mucho mejor que versiones predecesoras. A continuacin revisemos algunos conceptos y
factores para obtener mejores prestaciones.
Revise el texto bsico en el captulo 2 en la seccin 2.2. Diseo Buscando mejores
prestaciones en los temas: velocidad del microprocesador, equilibrio de prestaciones,
mejora en la organizacin y arquitectura de chips, evolucin del Pentium y del Power
PC.
20
21
Una vez realizada la actividad podr describir algunos factores que se debe tomar en cuenta para el
diseo de computadoras con altas prestaciones. Ahora lo animamos a que responda las siguientes
interrogantes.
A qu se refere con el equilibrio de prestaciones en un computador?, Cules han sido las
mejoras en los microprocesadores Intel?, Cul ha sido la evolucin del PowerPC?
Para reforzar los temas relacionados a la primera unidad le invitamos a que revise el tema 1 del
recurso OCW de la universidad de Cantabria indicado en la bibliografa complementaria.
A continuacin presentamos un conjunto de ejercicios resueltos tomados de la seccin Problemas del
texto bsico. La numeracin es la misma que en el texto.
Problemas resueltos
Ejercicio # 2.1. Sean A = A(l), A(2)..., A(100) y B = B(l), B(2)..., B(100) dos vectores (unidimensionales)
que comprenden 1000 nmeros cada uno, que van a ser sumados para formar un vector C, tal que
C(I) = A(I) + B(I), donde 1=1, 2..., 100. Usando el conjunto de instrucciones IAS, escribir un programa
para resolver este problema.
1. Esquema del contenido de memoria principal.
Arreglo A
D
I
R
R
E
C
C
I
O
N
E
S
000 6
A
R
R
E
G
L
O
A
001 5
002 4
003 1
004 2
005 3
006 4
007 10
: 11
: 8
099 9
Arreglo B
100 1
A
R
R
E
G
L
O
B
101 5
102 4
103 1
104 4
105 3
106 3
107 10
: 14
: 8
199 9
Arreglo C
200
A
R
R
E
G
L
O
C
201
202
203
204
205
206
207
:
:
299
2. Conjunto de Instrucciones IAS para resolver el problema.
D
I
R
R
E
C
C
I
O
N
E
S
D
E
I
A
S
300 LOAD (099) ADD(199)
301 STOR (299) LOAD (D1)
302 SUB (D4) STOR (D1)
303 STOR M (300, 8:19) LOAD (D2)
305 STOR M (300, 28:29) LOAD (D3)
307 STOR (301, 8:19) JUMP + M (300, 0:19)
308 099 D1
309 199 D2
310 299 D2
311 1 D4
312
313
22
23
3. Corrida del programa
Proceso PC AC MAR MBR IBR IR
INSTRUCCIN
1
300 300 MAR 300
LOAD (099)
ADD(199)
MBR M(300)
099 ADD(199) LOAD
IBR MBR(20:39)
IR MBR(0:7)
MAR MBR(8:19)
9
EJECUCIN DE LOAD
MBR M(099)
9 AC MBR
199 ADD
IR IBR(0:7)
MAR IBR(8:19)
301
Incremento de PC
PC=300+1
9
EJECUCIN DE ADD
MBR M(199)
18 AC AC+MBR
INSTRUCCIN
2
301 MAR 3001
STOR(299) LOAD(D1) MBR M(301)
299 LOAD(D1) STOR
IBR MBR(20:39)
IR MBR(0:7)
MAR MBR(8:19)
18
EJECUCIN DE STOR
MBR AC
M(299) MBR
Ejercicio #2.4 Dados los contenidos de memoria siguientes de un computador IAS:
Direcciones Contenidos
08A 010FA210FB
08B 010FA0F08D
08C 020FA210FB
Mostrar el cdigo del programa en lenguaje ensamblador, empezando en la direccin 08A. Explicar lo
que hace el programa.
08A 010FA210FB = 08A 0000000100001111101000100001000011111011
El programa aplica la instruccin LOAD M(X) para la instruccin de la izquierda de la palabra y transfere
el contenido de la posicin 08A de la memoria al acumulador y ejecuta la instruccin STOR M(X) para
la instruccin de la derecha transfriendo el contenido del acumulador a una posicin de memoria X.
08B 010FA0F08D = 08B 0000000100001111101000001111000010001101
El programa aplica la instruccin LOAD M(X) para la instruccin de la izquierda de la palabra y transfere
el contenido de la posicin 08B de la memoria al acumulador y ejecuta la instruccin JUMP + M(X,
0:19) para la instruccin de la derecha solicitando la captura de la siguiente instruccin de la mitad
izquierda de la palabra siempre y cuando el numero en el acumulador no sea negativo.
08C 020FA210FB = 08C 0000001000001111101000100001000011111011
El programa aplica la instruccin LOAD M(X) para la instruccin de la izquierda de la palabra y
transfere M(X) al acumulador y ejecuta la instruccin STOR M(X) para la instruccin de la derecha
transfriendo el contenido del acumulador a una posicin de memoria X.
22
23
Ejercicio #2.13. Un programa de prueba se est ejecutando en un procesador de 40 mhz. El cdigo
objeto consta de 100.000 instrucciones, con el siguiente conjunto de instrucciones y ciclo de reloj:
Tipo de Instruccin Contador de Instrucciones Ciclo de reloj
Aritmticos enteros 45.000 1
Datos transferidos 32.000 2
Punto Flotante 15.000 2
Control transferidos 8.000 2
Determinar el CPI efectivo, la velocidad en MIPS y el tiempo de ejecucin para este programa.
CPI = f/MIPS CPI es el nmero medio de ciclos por instruccin = 1,55 CPI
MIPS=f/CPI
T= Ic x CPI x t
t= 1/f = 1/(40mhz) = 0.025 x10
-6
seg = 0.025 seg.
DESARROLLO.
CPI= (45000x1 + 32000x2 + 15000x2 + 8000x2)/100000
=155000/100000
RESPUESTA CPI = 1.55
MIPS= reloj frecuencia/ (CPI x 100000)
=(40 x 1000000)/(1.55 x 100000)
RESPUESTA MIPS = 25.8
Tiempo de ejecucin (t) =tiempo del contador * CPI del reloj * instruccin
=cuenta/frecuencia
=1.55 * 100000/40000000
=1.55/400
RESPUESTA Tiempo de ejecucin (t) = 3.87 ms.
Ha concluido el estudio de la primera unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluacin para afanzar los conocimientos adquiridos.
24
25
AUTOEVALUACIN 1
Parte A: Preguntas Objetivas:
Conteste con Verdadero (V) o Falso (F) a cada una de las siguiente expresiones segn
corresponda
1. Las funciones bsicas de un computador son: Procesamiento de datos,
almacenamiento de datos, transferencia de datos y control.
( )
2. Sistema de Interconexin es la transferencia de datos entre el computador y
entorno externo.
( )
3. La estructura del computador esta conformada por: Memoria Principal,
Interconexin de la CPU, Unidad Central de Procesamiento, Entrada/Salida.
( )
4. La Unidad de Control tiene como funcin el procesamiento de datos del
computador.
( )
5. El componente electrnico de la tercera generacin de los computadores fueron
los transistores.
( )
6. El ENIAC era una mquina decimal y no binaria. ( )
7. El registro MBR contiene los ocho bits del cdigo de operacin de la instruccin
que se va ha ejecutar.
( )
8. La mquina de Von Neumann se baso en el concepto de programa-almacenado. ( )
Parte B: Problemas
A continuacin se propone ejercicios de este captulo tomados del texto bsico: Evaluacin y
prestacin de Computadores.
Ejercicio # 2.3 En el IAS, describir con palabras el proceso que tiene que seguir la CPU para leer un
valor de memoria, y luego para escribir un valor en memoria. Indique cmo cambian MAR, MBR, el
bus de direcciones, el bus de datos y el bus de control.
Ejercicio # 2.10 Un procesador est sincronizado por un reloj con una frecuencia constante f, o lo que
es lo mismo, un tiempo de ciclo contante , donde = 1/f. El tamao de un programa se puede medir
con el nmero de instrucciones de mquina, o nmero de instrucciones I
c
, que contiene el programa.
Distintas instrucciones mquina consumen distintos ciclos de reloj. Un parmetro importante es el
nmero medio de ciclos por instruccin de CPI de un programa. El tiempo que el procesador necesita
para ejecutar un programa dado se puede expresar:
= I
c
x CPI x
Esta frmula se puede reescribir teniendo en cuenta que durante la ejecucin de una instruccin, parte
del trabajo lo realiza el procesador, y parte del tiempo se est transfriendo a, o desde memoria, una
palabra. En este ltimo caso, el tiempo de transferencia depende del tiempo de ciclo de memoria, que
puede ser mayor que el tiempo de ciclo del procesador. Se puede reescribir la ecuacin anterior:
= I
c
x [p + (m x k)] x
24
25
Donde p es el nmero de ciclos de procesador necesarios para decodifcar y ejecutar la instruccin, m
es el nmero de accesos a memoria, y k es el cociente entre el tiempo de ciclo del procesador. Los cinco
factores de prestaciones de la ecuacin anterior (I
c,
p, m, k, ) depende de los cuatro atributos del sistema:
el diseo del conjunto de instrucciones (conocido como arquitectura del conjunto de instrucciones), de
la tecnologa del compilador (cmo de efectivo es el compilador produciendo un programa en lenguaje
mquina a partir de un programa en un lenguaje de alto nivel), de la implementacin del procesador,
y de la jerarqua de memoria y de la cach. Hacer una matriz en la que una dimensin muestre los
cincos factores de las prestaciones y la otra los cuatro atributos del sistema. Poner una X en cada celda
en la que el atributo del sistema afecte al factor de prestaciones.
Al fnal de esta gua encontrar una seccin de solucionario en donde encontrar las respuestas de
esta autoevaluacin. Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!; de lo
contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin. nimo
intntelo de nuevo!.
Revise sus respuestas en el Solucionario que se encuentra al fnal
de la presente gua didctca.
26
27
UNIDAD 2
PERSPECTIVA DE ALTO NIVEL DE FUNCIONAMIENTO Y DE LAS
INTERCONEXIONES DEL COMPUTADOR.
Una vez estudiado los conceptos de la estructura, funcionamiento del computador as como
la aplicacin de las instrucciones IAS es importante centrarnos en las estructuras bsicas
utilizadas para la interconexin de los componentes del computador. Para estudiar esta unidad
debe hacer referencia al captulo 3 del texto bsico. Como sugerencia haga hincapi en tres
partes importantes: primero, realice un examen de las necesidades de interconexin en cada
uno de los componentes del computador. Segundo, estudie cada una de las funcionalidades de los
componentes descritos en la primera parte. Finalmente analice el uso de los buses que interconectan
los componentes.
Al fnalizar esta unidad encontrar ejercicios resueltos y actividades propuestas para que verifque
su proceso de aprendizaje.
2.1. Componentes del computador
Gracias a la arquitectura de Neumann los computadores pueden almacenar instrucciones en memoria
que luego son utilizadas para proporcionar seales de control necesarias para la reconfguracin del
hardware. Esta reconfguracin hace posible que los computadores puedan ser utilizados para diferentes
propsitos. La siguiente actividad nos introduce en este tema.
Revise el texto bsico en el captulo 3: Perspectivas de alto nivel del funcionamiento y de
las interconexiones del computador, en la seccin 3.1: Componentes del computador.
Una vez que ha entendido la diferencia entre la programacin por hardware, la programacin por
software y el uso de cdigos de instruccin, ahora encuentre las diferencias en las fguras 2.3 y 3.2. del
texto bsico.
Cules han sido las diferencias en las fguras comentadas anteriormente? Puede
nuevamente defnir que funcin tienen los registros PC, IR, MAR, MBR, E/S AR, E/S BR?. Si
ha tenido difcultad en contestar, revise nuevamente esta seccin. Superada esta actividad
se proceda con el siguiente tema.
2.2. Funcionamiento del computador
Los aspectos claves de la ejecucin de un programa almacenado en memoria son descritos en esta
seccin. Le sugerimos abordar el estudio de la seccin con el ciclo bsico de una instruccin, donde se
describe paso a paso lo que sucede en la Figura 3.5 del texto bsico. Como requisito de esta actividad
es el manejo de las potencias para la obtencin de la cantidad de cdigos de operacin y la cantidad
de palabras que se pueden direccionar directamente. A continuacin revisemos el texto bsico.
Contine con la lectura el texto bsico en el captulo 3 de Perspectivas de alto nivel del
funcionamiento y de las interconexiones del computador, en la seccin 3.2 Funcionamiento
del computador.
26
27
Para afanzar el contenido estudiado presentamos una ampliacin de lo comentado en el prrafo
anterior:
La expresin 2
n
utilizado en el texto bsico, generalmente sirve para obtener las posibles combinaciones
de un conjunto n de nmeros binarios. Por ejemplo si se desea conocer cuantos cdigos de operacin
se pueden representar con 4 bits el proceso a seguir es:
2
4(# de bits)
=16
por lo que se puede decir que con 4 bits se representan 16 cdigos de operacin:
Cdigos de 4 bits Descripcin
0000 (cualquier otra micro operacin)
0001 Cargar AC desde la memoria
0010 Almacenar AC en memoria
0011 Multiplicar MQ con un dato de memoria
0100 Dividir MQ con un dato de memoria
0101 Sumar AC un dato en memoria
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Ha entendido como se representa los 6 pasos mostrados en la fgura 3.5?. Si su respuesta
es afrmativa podemos continuar, caso contrario, le sugiero repasar esta seccin en una
hoja en blanco, sin abrir el texto bsico. Luego compare su respuesta con la del libro.
La Figura 3.6 del texto bsico un diagrama de estados ampliada del ciclo de una instruccin. Cada
circunferencia indica el estado en que se encuentra una instruccin para ser ejecutada.
Ahora evaluemos la comprensin de esta seccin contestando la defnicin de cada
una de las siguientes siglas IAC, IF, IOD,OAC,OF,DO,OS?. El siguiente tema aporta dos
estados ms al ciclo normal de una instruccin veamos cuales son y donde se ubican.
Las interrupciones
Es momento de iniciar con las interrupciones, que se defnen como un mecanismo para aprovechar
mejor los recursos de la CPU. En la Tabla 3.1 del texto bsico se encuentran cuatro tipos o clases de
interrupciones y un buen ejemplo en la Figura 3.7. Es evidente que el uso de las interrupciones no
permite que se derroche tiempo valioso de procesamiento.
Ahora, es necesario hacer una ampliacin al concepto de ciclo de instruccin pero con la utilizacin
de interrupciones. En la Figura 3.9 y Figura 3.12 se hace una explicacin del ciclo de instruccin con
interrupciones. Analice la importancia de la interrupcin y en qu momento se da paso dentro del
28
29
ciclo de una instruccin. La Figura 3.14 muestra un ejemplo de gestin de interrupciones solicitadas
por tres dispositivos: Impresora, comunicaciones y disco.
Ha comprendido como funcionan las interrupciones? Conoce que son las interrupciones
mltiples?Sabe cul es la funcin del gestor de interrupciones?; Si necesita aclarar estos
temas puede encontrar recursos adicionales en el EVA, adems puede solicitar tutora a
su profesor. Ahora es necesario que vaya al fnal de esta unidad y resuelvas las actividades
propuestas. Concluido este tema continuemos
2.3. Estructuras de interconexin
En este apartado analizaremos las lneas que permiten la comunicacin con cada uno de los mdulos
del computador (memoria, E/S, procesador).
Revise el texto bsico captulo 3: Perspectiva de Alto Nivel del Funcionamiento y de las
Interconexiones del Computador en la seccin 3.3. Estructuras de Interconexin.
Puede apoyarse tambin en el recurso ocw en la web: http://ocw.ehu.es/ensenanzas-
tecnicas/arquitectura-de-computadores-i/apuntes/buses
Comprendido cuales son los componentes del computador y su funcionamiento analice los elementos
de interconexin que unen los diferentes componentes de un computador. La fgura 3.15 del texto
bsico sugiere algunos tipos de intercambios en cada mdulo (CPU, E/S, Memoria).
2.4. Interconexin con buses
Al bus se lo puede defnir como un camino para la transferencia de informacin entre varios dispositivos.
Compuesto por un conjunto de lneas que permiten controlar el fujo de datos entre mdulos. El
presente tema le ayudar a conocer cuales son aquellas seales de rdenes que le permiten realizar
operaciones de lectura, escritura y control del bus. Adems se revisar la arquitectura de bus tradicional
y la de altas prestaciones, as como tambin los elementos de diseo de un bus. A continuacin revise
los siguientes contenidos.
Lea el texto bsico captulo 3: Perspectiva de Alto Nivel del Funcionamiento y de las
Interconexiones del Computador en el apartado 3.4. Interconexin con Buses.
Una vez que ha comprendido la estructura de un bus, su jerarqua y el principio de funcionamiento
vuelva a revisar la fgura 3.16 .Cuntos tipos de lneas muestra? Realice un resumen por cada tipo
de lnea, por ejemplo:
Las lneas de control se utilizan para controlar el acceso y el uso de las lneas del bus. Adems
transmiten rdenes y seales de temporizacin entre los mdulos. Estas rdenes se pueden
clasifcar en:
Operaciones a realizar: lectura, escritura, etc.
Control de transferencia: protocolo y temporizacin (reloj)
Arbitraje: determina qu dispositivo utiliza el bus (CPU, DMA, dispositivos E/S,...) en caso de
conficto
28
29
Luego de realizado el resumen, revisemos la fgura 3.18 del texto bsico en donde se encuentran dos
confguraciones de un bus. Analice la diferencia entre una Arquitectura Tradicional y una Arquitectura
de Altas prestaciones. Para afanzar lo aprendido te invitamos a participar de la siguiente actividad.
Interactividad en el EVA: Participe en el foro propuesto y comente los aportes de dos de
sus compaeros. Por favor trate de crear un ambiente de discusin para el aprendizaje.X
Concluida la actividad anterior ahora revisemos los elementos de diseo que proporcionan el diverso
comportamiento que tienen los buses.
Los elementos de diseo de un bus.
En la tabla 3.2 del texto bsico encontrar los elementos de diseo de un bus. Puede basarse en
un recurso abierto que explica el tema con profundidad. http://ocw.ehu.es/ensenanzas-tecnicas/
arquitectura-de-computadores-i/apuntes/buses . Es importante prestar atencin a la fgura 3.19 del
texto bsico para entender la cantidad de ciclos de reloj (T) que se utilizan para realizar una operacin
de lectura o escritura dentro de una temporizacin sncrona. Tambin la fgura 3.20 describe como
se realiza las operaciones tanto de temporizacin sncrona como una asncrona.
La transferencia de datos se explica en la fgura 3.23 del texto bsico con el ejemplo puntual de una
operacin de lectura de un BUS PCI. Y el arbitraje es indicado en la fgura 3.25 explicando como se
distribuye el uso del bus cuando dos dispositivos lo han solicitado.
Ha comprendido los elementos del diseo de un bus? Sabe cules son los tipos de
arbitraje de bus?. Sabe cul es la medida de la velocidad de un bus?; recuerde utilizar
los recursos adicionales del EVA y solicitar ayuda a su profesor para comprender mejor el
tema. Ahora para afanzar sus conocimientos resuelve los ejercicios propuestos al fnal de
esta unidad.
Para reforzar los temas relacionados con la segunda unidad le invitamos a que revise el tema
Conexin entre Subsistemas, del recurso OCW de la Universidad del Pas Vasco indicado en
la bibliografa complementaria.
Adems, a continuacin presentamos un conjunto de ejercicios resueltos tomados de la seccin
Problemas del texto bsico. La numeracin es la misma que en el texto.
Problemas resueltos
Ejercicio # 3.3. Considere un hipottico microprocesador de 32 bits cuyas instrucciones de 32 bits
estn compuestas por dos campos: el primer byte contiene el cdigo de operacin (codop) y los
restantes un operando inmediato o una direccin de operando.
a) Cul es la mxima capacidad de memoria (en bytes) direccionable directamente?
2
24
= 16777216
16Megabytes
30
31
b) Discuta el impacto que se producira en la velocidad del sistema si el microprocesador tiene:
1. Un bus de direccin local de 32 bits y un bus de datos local de 16 bits, o
2. Un bus de direccin local de 16 bits y un bus de datos local de 16 bits.
Entre las dos alternativas la capacidad del sistema seria la misma ya que se cuenta con un bus de
direcciones de 32 bits; pero,
En la segunda alternativa disminuiran las prestaciones del sistema ya que el bus de datos deber
realizar 2 accesos a memoria para recuperar los 32 bits.
c) Cuntos bits necesitan el contador de programa y el registro de instruccin?
Procesador de 32 bits
Codop Direccin de operando
8 bits 24 bits
PC necesita una cantidad igual a una direccin de memoria es decir 24 bits
El IR necesita los 32 bits de toda la palabra de instruccin.
Ejercicio # 3.5. Considere un microprocesador de 32 bits, con un bus externo de 16 bits, y con una
entrada de reloj de 8 MHz. Asuma que el procesador tiene un ciclo de bus cuya duracin mnima es
igual a cuatro ciclos de reloj. Cul es la velocidad de transferencia mxima que puede sostener el
microprocesador? Para incrementar sus prestaciones, sera mejor hacer que su bus externo de datos
sea de 32 bits o doblar la frecuencia de reloj que se suministra al microprocesador? Establezca las
suposiciones que considere y explquelo.
F = 8 MHz
T =
1
=
1
= 0.125 * 10
-6
segundos
8MHz 8*10
6
= 1 MHz = 10
6
Hz
Ciclo del bus = Tiempo del procesador
Tiempo P = 4 x tiempos del sistema
Tiempo procesador = 4 x 0.125 x 10
-6
= 0.5 x 10
-6
seg.
Velocidad de transferencia
VT =
16 bits
=
16 bits
= 32 x 10
6
bits/seg.
t. proces. 0.5 * 10
-6 seg
A continuacin presentamos un conjunto de ejercicios con el objetivo de afanzar su conocimiento.
Desarrolle la actividad de autoevaluacin .
30
31
AUTOEVALUACIN 2
Conteste con Verdadero(V) o Falso(F) a cada una de las siguiente expresiones segn corresponda
1. Los registros internos del CPU son: MAR, MBR, E/S AR, E/S BR, PC, IR. ( )
2. La CPU interpreta la instruccin de acuerdo a cuatro tipos: Procesador-Memoria,
Procesador-E/S, Procesamiento de Datos, Control.
( )
3. Procesador-Memoria debe transferir datos desde el exterior mediante transferencias
entre CPU y un mdulo de E/S.
( )
4. PC es el contador de Instrucciones. ( )
5. Desde una perspectiva de alto nivel un computador consta de procesador, memoria
y unidades de E/S
( )
6. Un bus de sistema est constituido entre cincuenta y cien lneas. ( )
7. La estructura de un Bus est compuesta de lneas de control, direccin y datos. ( )
8. El conjunto de lneas de datos constituyen el bus de datos. ( )
Parte B: Problemas
A continuacin se propone ejercicios del captulo tomados del texto bsico: Perspectiva de alto
nivel del funcionamiento y de las interconexiones del computador.
Ejercicio # 3.1 La mquina hipottica de la Figura 3.4 (pg. 64 del libro base) tambin tiene dos
instrucciones de E/S.
0011= Cargar AC desde E/S
0111= Almacenar AC en E/S
En estos casos, la direccin de 12 bits identifca un dispositivo concreto E/S. Muestre la ejecucin del
programa (utilizando el formato de la Figura 3.5) para el siguiente programa:
1. Cargar AC desde el dispositivo 5.
2. Sumar el contenido de la posicin de memoria 940.
3. Almacenar AC en el dispositivo 6.
Asuma que el siguiente valor obtenido desde el dispositivo 5 es 3 y que la posicin 940 almacena el
valor 2.
Ejercicio # 3.13 Un microprocesador utiliza la temporizacin que se muestra en la Figura 3.19 del
texto bsico para la escritura en memoria. Su fabricante especifca que la extensin temporal de la
seal de la escritura viene dada por T-50, donde T es el ciclo de reloj en nanosegundos.
a. Cul es la extensin de la seal de escritura si la frecuencia de reloj del bus es de 5 MHZ?
32
33
b. La hoja de caractersticas del microprocesador especifca que, tras el fanco de bajada dela seal
de escritura, los datos se mantienen vlidos durante 20ns. Durante cunto tiempo se mantienen
vlidos los datos que se van a escribir en memoria?
c. Cuntos estados de espera deberan insertarse si la memoria necesita que los datos se mantengan
vlidos durante al menos 190 ns?
Concluida la autoevaluacin: Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!;
de lo contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin.
nimo intntelo de nuevo!.
32
33
UNIDAD 3
MEMORIA CACH
Esta unidad se inicia con la descripcin de la jerarqua de memoria. Como se menciona al
inicio del captulo del texto bsico, los registros conjuntamente con la memoria cach son
los que se encuentran en los niveles superiores. Estas memorias internas del computador
son muy veloces, responsables de satisfacer las necesidades de datos del procesador, pero
son pequeas lo cual hace que con frecuencia se realicen procesos de actualizacin. Es
importante tener en cuenta un diseo de la memoria cach lo sufcientemente ptimo para satisfacer
los requerimientos de procesador. La presente unidad nos revela cuales son estas consideraciones.
Para entender mejor esta unidad se recomienda una lectura comprensiva de cada una de los temas.
Adems, detngase en las fguras y analice completamente el mecanismo de funcionamiento. Tambin
utilice los recursos adicionales del EVA y los recursos ocw para una mejor compresin.
Al fnalizar esta unidad encontrar ejercicios resueltos y una seccin de ejercicios propuestos para
que verifque su proceso de enseanza aprendizaje.
3.1. Conceptos bsicos sobre sistemas de memoria
El sistema de memoria ha sido uno de los componentes ms crticos dentro del diseo de un
computador. La necesidad de una alta capacidad de almacenamiento con bajo tiempo de acceso es
uno de los principales problemas a resolver en este tema. A continuacin revisemos las caractersticas
de los sistemas de memoria.
Revise el texto bsico en el captulo de Memoria Cach, en la seccin 4.1 Conceptos
bsicos sobre sistemas de memoria de computadores.
Revisado el texto bsico, preste atencin a las caractersticas claves de la memoria en la Tabla 4.1.
Realice una lectura de las caractersticas de los sistemas de memoria y defna con sus palabras cada
uno de los conceptos de la tabla.
Ha defnido los conceptos de la tabla 4.1?, cuntos bits puede tener una palabra?,
Sabe qu es una unidad direccionable?, Puede describir como se mide la velocidad de
transferencia?, Sabe lo que signifca bps, Kbps, Mbps?. Entonces puede revisar ahora la
Jerarqua de Memoria.
Observe la Ilustracin 3.1 de esta gua. Desde los niveles superiores a los niveles inferiores se dan
las caractersticas que se muestran en la parte derecha de la ilustracin. Mientras una memoria se
aproxime a los niveles inferiores de la jerarqua existir un menor costo por bit, una mayor capacidad,
un mayor tiempo de acceso (memoria ms lenta) y un acceso poco frecuente. Lo contrario sucede en
los niveles superiores de la memoria.
34
35
Ilustracin 3.1. Jerarqua de la Memoria Cach
El ejemplo 4.1 del texto bsico, muestra los diferentes tiempos de acceso entre algunos niveles de
memoria. Tambin se encuentra la tasa de aciertos H, que se defne como la fraccin del total de
acceso a memoria encontrados en la memoria mas rpida. Para este ejemplo la cach tiene un 95 por
ciento de los accesos a memoria (H1=0,95) y un 5 por ciento en el nivel 2 (H2=0,05). Lea una y otra
vez el ejercicio hasta que entienda como puede obtener la tasa de aciertos.
Ha logrado obtener la tasa de aciertos del problema anterior? Obtenga la tasa de aciertos
del problema 4.18?. Al fnalizar esta unidad encontrar ejercicios propuestos. Siguiendo
con el estudio de esta unidad se estudiar los Principios bsicos de las memorias cach.
1.2. Principios bsicos de las memorias cach
Uno de los problemas de los sistemas de memoria es el tiempo de acceso. Para aquellas memorias
grandes el tiempo de acceso aumenta, por lo que debemos utilizar pequeas memorias intermedias
que permitan agilitar la extraccin de datos de memoria. La cach cumple con esta funcin y este tema
lo detallamos a continuacin.
Lea el texto bsico en el captulo de Memoria Cach, la seccin 4.2 Principios bsicos de
las memorias. Recomendamos analizar todas las grfcas de esta seccin y comprender
cada uno de los ejemplos.
La fgura 4.3 muestra la posicin de la cach con referencia al procesador y la memoria. La memoria
cach tiene algunas caractersticas descritas en la fgura 4.4. En el literal a se encuentra el nmero de
lnea, etiqueta, bloque, longitud de bloque; y en el literal b se encuentra la direccin de memoria, el
bloque (K palabras) y la longitud de palabra. En ambos casos podemos ver que tanto la memoria cach
como la memoria principal tiene un nmero fnito de lneas y bloques.
A continuacin la ilustracin 3.2 muestra los conceptos relacionados entre la CPU, cach y memoria
principal.
34
35
Ilustracin 3.2. Principios de la memorias cach (Imagen extraa de Aylagas(2007)).
La Figura 4.5 ilustra un diagrama para una operacin de lectura. Observe que si la direccin RA no es
encontrada en la cach sta es buscada en memoria principal y luego cargada en una lnea de cach.
Si ha entendido los principios bsicos de la cach es momento de estudiar los elementos
de diseo de la cach.
3.3. Elementos de diseo de una cach
En esta seccin se estudian algunos criterios bsicos para arquitecturas de la cach. Entre los ms
importantes tenemos: El tamao de la cach, la funcin de correspondencia, los algoritmos de sustitucin,
las polticas de escritura, el tamao de lnea y el nmero de cachs. A continuacin revisemos como se
desglosa cada uno de ellos.
Revise el texto bsico en el captulo de Memoria Cach, en la seccin 4.2 Los elementos
de diseo de una cach. Puede apoyarse tambin en el recurso ocw este link en la web:
http://ocw.ehu.es/ensenanzas-tecnicas/arquitectura-de-computadores-i/apuntes/cache
Los elementos de diseo de la cach se muestran en la Tabla 4.2. dentro de estos elementos encontramos
las funciones de correspondencia, que responden a la pregunta En qu lnea de cach se coloca cada
bloque? (ver ilustracin 3.3) . Por supuesto no descuide todos los otros elementos dentro del diseo
de la cach.
Ilustracin 3.3. Funciones de correspondencia (Imagen extraa de Aylagas(2007)).
36
37
El autor del texto bsico inicia la explicacin de los tres tipos de funciones de correspondencia mediante
el Ejemplo 4.2.
Correspondencia directa
La correspondencia directa hace referencia a que un bloque de memoria se almacenar en solo una
lnea de cach si existe un fallo. En una lnea de cach pueden ir varios bloques de memoria pero solo
uno a la vez y estos bloques siempre se almacenarn en la misma lnea. Observemos la ilustracin 3.4
que explica como se trabaja con la correspondencia directa, cuya es que cada bloque (de memoria
principal) solo puede ir en una lnea de memoria cach.
Ilustracin 3.4. Correspondencia Directa(Imagen extrada de Sutter(2008))
La fgura 4.7 del texto bsico indica la organizacin de la cach con correspondencia directa. El
formato es mostrado en la Figura 4.8 en base al ejemplo 4.2a del texto bsico. Se sugiere tener en
cuenta que los nmeros representados en las grfcas son hexadecimales y cada uno esta representado
por 4 binarios (ejemplo FFF8=1111 11111 1111 1000). A continuacin presentamos un resumen del
formato de instruccin en correspondencia directa
Ilustracin 3.5. Formato de la direccin de memoria principal para correspondencia directa
Correspondencia totalmente asociativa
A diferencia de la correspondencia directa, la correspondencia asociativa no tiene restriccin para los
bloques en las lneas de la cach, es decir un bloque puede ir en cualquier lnea de una cach. Por
supuesto esta es una implementacin sencilla, pero implica la utilizacin de algoritmos de sustitucin.
Observemos la fgura 4.9 que muestra la organizacin de la cach con correspondencia totalmente
asociativa. Al igual que la correspondencia anterior el ejemplo 4.2b explica lo que sucede en la fgura
4.10.
36
37
La ilustracin 3.6 muestra una explicacin grfca de la correspondencia totalmente asociativa. sta
correspondencia permite almacenar cualquier bloque de memoria principal en cualquier lnea de
memoria cach.
Ilustracin 3.6. Correspondencia totalmente asociativa ( Imagen extrada de Sutter (2008))
A continuacin presentamos el formato de la direccin tambin mostrado en la fgura 4.10:
Ilustracin 3. 7 Formato de direccin correspondencia totalmente asociativa
Correspondencia asociativa por conjuntos
El mecanismo de funcionamiento se describe en la fgura 4.11 y su mecanismo en la fgura 4.12
3
. A
continuacin mostramos la ilustracin 3.8 que explica grfcamente el mecanismo de la correspondencia
por conjuntos. Se puede observar que al conjunto se lo trata como una lnea en correspondencia
directa, pero a su vez esta compuesto por lneas que son tratadas como correspondencia asociativa.
3 Observe que en el Formato de direccin existe una errata . el Formato correcto es Etiqueta+Conjunto+Palabra. Y no
etiqueta +Lnea +Palabra.
Ilustracin 3.8. Correspondencia asociativa por conjuntos.(Imagen extrada de Sutter(2008))
Algoritmos de sustitucin
Los algoritmos de sustitucin son utilizados para introducir nuevos bloques en la memoria cach cuando
sta ya se encuentra llena. Solamente se aplica para las tcnicas asociativas.
Para reforzar el tema de los algoritmos de sustitucin revise el tema Polticas de Sustitucin
del recurso en lnea de Aylagas(2007), indicado en la bibliografa complementaria.
38
39
Polticas de escritura
Las polticas de escritura son aquellas que remplazan un bloque cuando ste ha sido
modifcado por el procesador. Existen dos tipos la escritura inmediata y la post escritura.
Para reforzar el tema de los algoritmos de sustitucin revise el tema Polticas de Escritura del recurso en
lnea de Aylagas(2007), indicado en la bibliografa complementaria.
Tamao de lnea y nmero de cach
Otra cuestin importante son el tamao de lnea y el nmero de cach. Para entender los criterios de
implementacin revise el texto bsico en el tema tamao de lnea y nmero de cach
Una vez comprendidos los temas anteriores responda a las siguientes preguntas. Puede
defnir cules son los elementos de diseo de la cach?, Cules son las desventajas de la
correspondencia directa?, Cules son las ventajas de la correspondencia asociativa por
conjunto en relacin con la directa y asociativa?, Qu tan grande debe ser una lnea de
cach?, Cuntos niveles de cach aconsejaras?. Algunas de las respuestas dependern
de la perspectiva del arquitecto computacional en base a la problemtica que se pretenda
resolver. Sin embargo en la mayora de sistemas de memoria se utiliza como funcin
de correspondencia la asociativa por conjuntos. Ahora bien ha terminado de revisar los
contenidos de la unidad 3. Puede resolver los problemas propuestos.
sus compaeros. Por favor trate de crear un ambiente de discusin para el aprendizaje.
Problemas resueltos
Ejercicio # 4.1. Una cach asociativa por conjuntos consta de 64 lneas divididas en conjuntos de 4
lneas. La memoria principal contiene 4K bloques de 128 palabras cada uno. Muestre el formato de
direcciones de memoria principal.
Datos
1. Una cach de 64 lneas / conjuntos de 4 lneas = 16 Conjuntos = 2
4
2. Cada bloque es igual a: 128 palabras, donde 128 = 2
7
3. Tenemos 128 palabras por cada 4k bloques:
128 / 4 = 32 bloques en la memoria principal, es decir 2
12
8 4 7
etqueta Nro. lnea palabra
Ejercicio # 4.8 Considere una mquina con una memoria principal de 2
16
bytes, direccionables por
bytes, y un tamao de bloque de 8 bytes. Suponga que con esta mquina se utiliza una cach de 32
lneas y correspondencia directa.
39
a) Cmo se divide la direccin de memoria de 16 bits entre etiqueta, nmero de lnea y nmero
de byte?
Datos del problema:
Tamao Memoria Principal(MP) = 2
16
bytes
Tamao de bloque = 8 bytes
Nmero de lneas de cach = 32 lneas
Numero de bits necesarios para direccionar 32 lneas = 2
5
r = 5
8 5 3
Nro. lnea palabra
Cantidad de bits para direccionar 2
16
/8 bloques,
Bloques MP = 2
16
/2
3
= 2
13
, es decir s = 13
Entonces la etiqueta es igual a s r
13 5 = 8
b) En qu lneas se almacenaran los bytes que se encuentran en las siguientes direcciones?
Para esto debemos basarnos en el formato de direccin y dividir la cantidad de bits en cada una
de las secciones etiqueta, lnea y palabra. Luego se transforma el nmero binario a decimal para
conocer en nmero de la lnea
0001 0001 0001 1011
etiqueta: 0001 0001
lnea: 00011 lnea 3
palabra: 011
1100 0011 0011 0100
etiqueta: 1100 0011
lnea: 00110 lnea 6
palabra: 100
1010 1010 1010 1010
etiqueta: 1010 1010
lnea: 10101 lnea 21
palabra: 010
1101 0000 0001 1101
etiqueta: 1101 0000
lnea: 00011 lnea 3
palabra: 101
c) Suponga que se almacena en la cach el byte de direccin 0001 1010 0001 1010. Cules son
las direcciones de los bytes que se almacenan junto con l ste?
etiqueta: 0001 1010
lnea: 00011
palabra: 010
40
SEGUNDO BIMESTRE Gua didctica: Arquitectura de Computadores
41
Junto con el byte de esta direccin se almacenarn todos los bytes que estn en el mismo bloque,
o sea los que se encuentren en las direcciones:
0001 1010 0001 1xxx
AUTOEVALUACIN 3
Ha concluido el estudio de la tercera unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluacin para afanzar los conocimientos adquiridos.
1. En una memoria cach las polticas de escritura razonable es la escritura diferida con
asignacin (de bloque en cach)
( )
2. El espacio de la memoria cach esta divido en lneas. ( )
3. La frmula de longitud de las direcciones es = (s+w) bits ( )
4. Los tres tipos de correspondencia son directa, asociativa y asociativa por conjuntos ( )
5. La frmula de tamao de etiqueta de correspondencia directa es (s-r)bits ( )
6. Los nmeros de cach son : uno o dos niveles y unifcada o partida ( )
7. El tiempo de ciclo de memoria es el tiempo de acceso y tiempo ms que se requiera
antes de iniciar un segundo acceso a memoria
( )
8. Velocidad de transferencia es la velocidad que se puede transferir datos a, o desde
una unidad de memoria.
( )
Parte B: Problemas
A continuacin se propone ejercicios de este captulo tomados del texto bsico: Memoria Cach.
Ejercicio # 4.2 Una Cach asociativa por conjuntos de dos vas tiene lneas de 16 bytes y una capacidad
de total de 8KB. La memoria principal, de 64 MB, es direccionable por bytes. Muestre el formato de
las direcciones de memoria principal.
Ejercicio # 4.21 Considere una cach de un solo nivel, con un tiempo de acceso de 2,5 ns, un
tamao de lnea de 64 bytes y una tasa de aciertos H= 0,95. La memoria principal usa la capacidad de
transferencia en bloques, con un tiempo de acceso de 50 ns para la primera palabra (4bytes ), y de 5ns
para cada una de las siguientes.
a) Qu valor tiene el tiempo de acceso cuando hay un fallo de cach? Suponga que la cach espera
hasta que la lnea ha sido captada de memoria principal, para entonces ejecutar un acierto de
cach.
Al fnal de esta gua encontrar una seccin de solucionario en donde encontrar las respuestas de
esta autoevaluacin. Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!; de lo
contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin. nimo
intntelo de nuevo!.
41
7
.
4

P
l
a
n
i
c
a
c
i
n

p
a
r
a

e
l

t
r
a
b
a
j
o

d
e
l

a
l
u
m
n
o
C
O
M
P
E
T
E
N
C
I
A
S

E
S
P
E
C
F
I
C
A
S
I
N
D
I
C
A
D
O
R
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E
C
O
N
T
E
N
I
D
O
S
A
C
T
I
V
I
D
A
D
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E

C
R
O
N
O
G
R
A
M
A

O
R
I
E
N
T
A
T
I
V
O

T
i
e
m
p
o

e
s
t
i
m
a
d
o
U
n
i
d
a
d
e
s
/
T
e
m
a
s
C
o
m
p
r
e
n
d
e
r
,

a
n
a
l
i
z
a
r

y

r
e
s
o
l
v
e
r

p
r
o
b
l
e
m
a
s

a
p
l
i
c
a
n
d
o

l
o
s

m
t
o
d
o
s

d
e

l
a

c
i
e
n
c
i
a

y

l
a

i
n
g
e
n
i
e
r
a
.

A
p
l
i
c
a
r

l
a

l
g
i
c
a

m
a
t
e
m
t
i
c
a

e
n

e
l

c
o
n
t
e
x
t
o

d
e

l
a
s

C
i
e
n
c
i
a
s

d
e

l
a

C
o
m
p
u
t
a
c
i
n
,

c
o
n

p
r
o
y
e
c
c
i
n
,

a
l

d
i
s
e
o

d
e

c
i
r
c
u
i
t
o
s
,

p
r
o
g
r
a
m
a
c
i
n
,

a
n
l
i
s
i
s

y

d
e
s
a
r
r
o
l
l
o

d
e

a
l
g
o
r
i
t
m
o
s
.

L
o
c
a
l
i
z
a

l
a

e
s
t
r
u
c
t
u
r
a

d
e

l
o
s

m
d
u
l
o
s

d
e

e
n
t
r
a
d
a

y

s
a
l
i
d
a
I
d
e
n
t
i
c
a

l
a
s

t
c
n
i
c
a
s

p
a
r
a

o
p
e
r
a
c
i
o
n
e
s

d
e

e
n
t
r
a
d
a
s
/
s
a
l
u
d
a
U
N
I
D
A
D

4
:
E
N
T
R
A
D
A

Y

S
A
L
I
D
A
4
.
1

D
i
s
p
o
s
i
t
i
v
o
s

e
x
t
e
r
n
o
s
4
.
2

M
d
u
l
o
s

d
e

E
/
S
4
.
3

E
/
S

p
r
o
g
r
a
m
a
d
a
4
.
4

E
/
S

m
e
d
i
a
n
t
e

i
n
t
e
r
r
u
p
c
i
o
n
e
s

I
n
i
c
i
e

e
l

s
e
g
u
n
d
o

b
i
m
e
s
t
r
e

c
o
n

l
a

l
e
c
t
u
r
a

d
e

C
a
p
t
u
l
o

7
,

s
e
c
c
i
n

7
.
1
,

7
.
2
,

7
.
3
.

L
u
e
g
o

c
o
n
t
e
s
t
e

l
o
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u
a
.

P
a
r
t
i
c
i
p
e

e
n

e
l

F
o
r
o

d
e
l

E
V
A

c
o
n

l
a

t
e
m
t
i
c
a

p
r
o
p
u
e
s
t
a

p
o
r

e
l

p
r
o
f
e
s
o
r
.

R
e
v
i
s
e

l
o
s

p
r
o
b
l
e
m
a
s

r
e
s
u
e
l
t
o
s

e
n

l
a

g
u
a

d
e

e
s
t
u
d
i
o
s

d
e

l
a

c
u
a
r
t
a

u
n
i
d
a
d
.

D
e
s
a
r
r
o
l
l
e

l
a

a
c
t
i
v
i
d
a
d

d
e

a
u
t
o
e
v
a
l
u
a
c
i
n

d
e

l
a

u
n
i
d
a
d

4
.

E
m
p
i
e
c
e

c
o
n

l
a

r
e
s
o
l
u
c
i
n

d
e

l
a
s

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

c
o
r
r
e
s
p
o
n
d
i
e
n
t
e

a
l

s
e
g
u
n
d
o

b
i
m
e
s
t
r
e
.
S
e
m
a
n
a

1

y

2

:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
R
e
s
u
e
l
v
e

m
a
n
u
a
l
m
e
n
t
e

o
p
e
r
a
c
i
o
n
e
s

a
r
i
t
m
t
i
c
a
s

y

l
g
i
c
a
s

d
e

l
a

A
L
U
.
N
o
r
m
a
l
i
z
a

n
m
e
r
o
s

d
e

c
o
m
a

o
t
a
n
t
e

e
n

e
l

s
i
s
t
e
m
a
s

b
i
n
a
r
i
o
U
N
I
D
A
D

5
:

A
R
I
T
M
T
I
C
A

D
E
L

C
O
M
P
U
T
A
D
O
R
5
.
1

L
a

u
n
i
d
a
d

a
r
i
t
m
t
i
c
o
-
l
g
i
c
a
5
.
2

R
e
p
r
e
s
e
n
t
a
c
i
n

d
e

e
n
t
e
r
o
s
5
.
3

A
r
i
t
m
t
i
c
a

c
o
n

e
n
t
e
r
o
s
5
.
4

R
e
p
r
e
s
e
n
t
a
c
i
n

e
n

c
o
m
a

o
t
a
n
t
e

R
e
v
i
s
e

l
o
s

c
o
n
t
e
n
i
d
o
s

d
e
l

C
a
p
t
u
l
o

9

d
e
l

t
e
x
t
o

b
s
i
c
o

,

s
e
c
c
i
n

9
.
1
,

9
.
2
,

9
.
3
,

9
.
4
.

L
u
e
g
o

c
o
n
t
e
s
t
e

l
o
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u
a
.

P
a
r
t
i
c
i
p
e

c
o
l
a
b
o
r
a
t
i
v
a
m
e
n
t
e

e
n

e
l

F
o
r
o

d
e
l

E
V
A

c
o
n

l
a

t
e
m
t
i
c
a

p
r
o
p
u
e
s
t
a

p
o
r

e
l

p
r
o
f
e
s
o
r
.

R
e
v
i
s
e

l
o
s

p
r
o
b
l
e
m
a
s

r
e
s
u
e
l
t
o
s

e
n

l
a

g
u
a

d
e

e
s
t
u
d
i
o
s

d
e

l
a

q
u
i
n
t
a

u
n
i
d
a
d
.
n
e

s
u
s

c
o
n
o
c
i
m
i
e
n
t
o
s

e
n

e
l

d
e
s
a
r
r
o
l
l
o

d
e

l
a

a
u
t
o
e
v
a
l
u
a
c
i
n

d
e

l
a

u
n
i
d
a
d

5
.

C
o
n
t
i
n
e

l
a

r
e
s
o
l
u
c
i
n

d
e

l
a

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

d
e
l

s
e
g
u
n
d
o

b
i
m
e
s
t
r
e
.
S
e
m
a
n
a

3

y

4
:

1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
U
t
i
l
i
z
a

l
o
s

r
e
g
i
s
t
r
o
s

d
e

c
o
n
t
r
o
l

y

e
s
t
a
d
o

p
a
r
a

r
e
s
o
l
v
e
r

p
r
o
b
l
e
m
a
s
I
d
e
n
t
i
c
a

l
a
s

e
s
t
r
a
t
e
g
i
a
s

d
e

s
e
g
m
e
n
t
a
c
i
n

p
a
r
a

l
a

o
p
t
i
m
i
z
a
c
i
n

d
e

r
e
c
u
r
s
o
s
.
U
N
I
D
A
D

6
:

E
S
T
R
U
C
T
U
R
A

Y

F
U
N
C
I
O
N
A
M
I
E
N
T
O

D
E
L

P
R
O
C
E
S
A
D
O
R
6
.
1

O
r
g
a
n
i
z
a
c
i
n

d
e
l

p
r
o
c
e
s
a
d
o
r
6
.
2

O
r
g
a
n
i
z
a
c
i
n

d
e

l
o
s

r
e
g
i
s
t
r
o
s
6
.
3

C
i
c
l
o

d
e

i
n
s
t
r
u
c
c
i
n
6
.
4

S
e
g
m
e
n
t
a
c
i
n

d
e

i
n
s
t
r
u
c
c
i
o
n
e
s
.

C
o
n
t
i
n
e

c
o
n

l
a

l
e
c
t
u
r
a

d
e

C
a
p
t
u
l
o

1
2

d
e
l

t
e
x
t
o

b
s
i
c
o

,

s
e
c
c
i
n

1
2
.
1
,

1
2
.
2
,

1
2
.
3
,

1
2
.
4
.

P
o
s
t
e
r
i
o
r
m
e
n
t
e

c
o
n
t
e
s
t
e

l
a
s

i
n
t
e
r
r
o
g
a
n
t
e
s

p
r
o
p
u
e
s
t
a
s

d
e

l
a

g
u
a
.

P
a
r
t
i
c
i
p
e

c
o
l
a
b
o
r
a
t
i
v
a
m
e
n
t
e

e
n

e
l

F
o
r
o

d
e
l

E
V
A

c
o
n

l
a

t
e
m
t
i
c
a

p
r
o
p
u
e
s
t
a

p
o
r

e
l

p
r
o
f
e
s
o
r
.

R
e
v
i
s
e

l
o
s

p
r
o
b
l
e
m
a
s

r
e
s
u
e
l
t
o
s

e
n

l
a

g
u
a

d
e

e
s
t
u
d
i
o
s

d
e

l
a

s
e
x
t
a

u
n
i
d
a
d
.

M
e
j
o
r
e

s
u
s

c
o
n
o
c
i
m
i
e
n
t
o
s

c
o
n

e
l

d
e
s
a
r
r
o
l
l
o

d
e

l
a

a
u
t
o
e
v
a
l
u
a
c
i
n

d
e

l
a

u
n
i
d
a
d

6
.

F
i
n
a
l
i
c
e

l
a

r
e
s
o
l
u
c
i
n

d
e

l
a

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

d
e
l

s
e
g
u
n
d
o

b
i
m
e
s
t
r
e
.
S
e
m
a
n
a

5

y

6
:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
S
E
G
U
N
D
O

B
I
M
E
S
T
R
E
42
43
C
O
M
P
E
T
E
N
C
I
A
S

E
S
P
E
C
F
I
C
A
S
I
N
D
I
C
A
D
O
R
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E
C
O
N
T
E
N
I
D
O
S
A
C
T
I
V
I
D
A
D
E
S

D
E

A
P
R
E
N
D
I
Z
A
J
E

C
R
O
N
O
G
R
A
M
A

O
R
I
E
N
T
A
T
I
V
O

T
i
e
m
p
o

e
s
t
i
m
a
d
o
U
n
i
d
a
d
e
s
/
T
e
m
a
s
U
n
i
d
a
d
e
s

d
e

l
a

4

a

l
a

6

R
e
v
i
s
e

l
o
s

c
o
n
t
e
n
i
d
o
s

d
e

l
a
s

a
u
t
o
e
v
a
l
u
a
c
i
o
n
e
s

y

e
v
a
l
u
a
c
i
n

a

d
i
s
t
a
n
c
i
a

c
o
m
o

p
r
e
p
a
r
a
c
i
n

p
a
r
a

l
a

e
v
a
l
u
a
c
i
n

p
r
e
s
e
n
c
i
a
l

c
o
r
r
e
s
p
o
n
d
i
e
n
t
e

a
l

s
e
g
u
n
d
o

b
i
m
e
s
t
r
e

S
e
m
a
n
a

7

y

8
:
1
2

h
o
r
a
s

d
e

a
u
t
o
e
s
t
u
d
i
o
.
8

h
o
r
a
s

d
e

i
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A

p
o
r

s
e
m
a
n
a
42
43
7.5. Sistema de Evaluacin
1
.

A
u
t
o
e
v
a
l
u
a
c
i
n

*
2. Heteroevaluacin
Evaluacin a Distancia **
Evaluacin
Presencial
P
a
r
t
e

O
b
j
e
t
i
v
a
P
a
r
t
e

d
e

E
n
s
a
y
o
I
n
t
e
r
a
c
c
i
n

e
n

e
l

E
V
A
P
r
u
e
b
a

O
b
j
e
t
i
v
a
A
c
t
i
v
i
d
a
d
e
s
Comportamiento tico X X X X X
cumplimiento, puntualidad, responsabilidad X X X X
Esfuerzo e inters en los trabajos X X X X
Respeto a las personas y a las normas de comunicacin X
H
a
b
i
l
i
d
a
d
e
s
Creatividad e iniciativa X X
Contribucin en el trabajo colaborativo y de equipo X X
Presentacin, orden y ortografa X X
Emite juicios de valor argumentadamente X X X X
C
o
n
o
c
i
m
i
e
n
t
o
s
Dominio del contenido X X X X X
Investigacin (cita fuentes de consulta) X X X X
Aporta con criterios y soluciones X X
Anlisis y profundidad en el desarrollo de temas X X
PORCENTAJE
E
s
t
r
a
t
e
g
i
a

d
e

a
p
r
e
n
d
i
z
a
j
e
10% 10% 10%
M
x
i
m
o

1

p
u
n
t
o

70%
Puntaje 2 2 6 14
TOTAL 20 puntos
Para aprobar la asignatura se requiere obtener un puntaje mnimo de 28/40 puntos, que equivale al 70%.
* Son estrategias de aprendizaje, no tienen califcacin; pero debe responderlas con el fn de autocomprobar su proceso de
aprendizaje.
** Recuerde: que la evaluacin a distancia del primero y segundo bimestre consta de dos partes: una objetiva y otra de
ensayo, debe desarrollarla y entregarla en las fechas correspondientes.
Sr. Estudiante:
Tenga presente que la fnalidad de la valoracin cualitativa es principalmente formativa.
44
45
UNIDAD 4
ENTRADA Y SALIDA (E/S)
Al ser la arquitectura de E/S la interfaz con el exterior del computador, esta unidad permitir
comprender la importancia de la comunicacin de los dispositivos internos con los dispositivos
externos. En el texto bsico encontraremos los contenidos en el captulo 7: Entrada/Salida.
En este captulo se identifca la E/S segn los dispositivos internos y externos. Adems se
analiza la metodologa para controlar las interacciones con el exterior proporcionando as
informacin al Sistema Operativo para gestionar la actividad de E/S. Tambin se revisa los mtodos de
E/S y los diferentes los tipos de interfaces.
La ilustracin 4.1 nos recuerda la ubicacin de los mdulos que permiten la conexin con dispositivos
tanto internos como con dispositivos externos. Lo que estudiaremos son los controladores que permiten
la comunicacin.
7.6 Orientaciones especfcas para el aprendizaje por competencias
Ilustracin 4.1. Representacin del Bus del sistema y los Mdulos e E/S. (Imagen extraa de
Aylagas(2007)).
Antes de empezar la lectura del texto bsico, revise el contenido OCW http://ocw.ehu.
es/ensenanzas-tecnicas/arquitectura-de-computadores-i/apuntes/entrada_salida, el cual
le proporcionar una visin general del tema.
A continuacin describiremos los detalles de los dispositivos externos como internos.
4.1. Dispositivos externos
Los dispositivos de E/S se utilizan tanto para el ingreso de datos al procesador como tambin para la
visualizacin de los resultados. Analicemos a continuacin las categoras de los dispositivos externos.
44
45
Analice los dispositivos externos en el texto bsico, captulo 7 de Entrada/Salida, en la
seccin 7.1.
Esta actividad revela cual es el diagrama de bloques de un dispositivo externo (Figura 7.2). Observe
como el transductor se encarga de convertir las seales elctricas asociadas a un dato a seales de
salida, como por ejemplo presentar una letra en la pantalla.
En la Tabla 7.1 muestra el carcter asociado a un cdigo binario de 7 bits conocido como ASCII, este
cdigo es generalmente utilizado en la transmisin de datos de TECLADO/MONITOR. Los caracteres
representados en la tabla 7.2 caracteres especiales utilizados como control para comunicacin con el
mdulo de E/S.
4.2. Mdulos de E/S
Un mdulo E/S se defne como un elemento que permite que los dispositivos externos se comuniquen
con el resto de elementos del sistema. Un dispositivo externo conectado a un mdulo de E/S se
denomina dispositivo perifrico o simplemente perifrico. A continuacin revisemos en profundidad
estos conceptos.
Revise el texto bsico en el captulo de Entrada/Salida, en la seccin 7. 2 Mdulo de E/S
Los mdulos de E/S tambin conocidos como controladores tienen la funcin de controlar, comunicar,
almacenar datos y detectar errores en la comunicacin con el procesador. Los controladores agrupan
dispositivos del mismo tipo por ejemplo existirn controladores para manejar impresoras, monitores y
otros para manejar el acceso de red. La ilustracin 4.2 muestra una estructura general de diagramas de
bloques de un controlador.
Ilustracin 4.2. Estructura de un mdulo de E/S. (Imagen extraa de Aylagas(2007)).
Con la fgura 7.3 y las ilustraciones anteriores, puede identifcar cada uno de los bloques
de un mdulo de E/S?. Si necesita aclarar estos temas puede encontrar recursos adicionales
en el EVA, adems de poder solicitar tutora a su profesor. Ahora es necesario que vaya
al fnal de esta unidad y resuelva las actividades propuestas.
46
47
Para controlar la recepcin y envo de datos entre los dispositivos externos y el CPU se debe implementar
un mecanismo para controlar este proceso. Abordemos ahora las tcnicas para estas operaciones de
E/S. El texto bsico describe dos tcnicas para estas operaciones:
- La E/S programada
- La E/S mediante interrupciones
A continuacin revisemos cada una de stas.
4.3. E/S Programada
Es una forma sencilla de realizar operaciones de E/S. Consiste en un conjunto de instrucciones donde
el CPU pregunta al dispositivo si esta listo para recibir informacin mediante un programa. Revisemos
en el texto bsico este tema.
Aprenda como trabaja la E/S Programada. Lea el captulo 7 el apartado 7.3.
La Ilustracin 4.4 indica un fragmento de programa que se dedica a leer caracteres de teclado y hacer
el respectivo eco en la pantalla. La CPU tiene el control absoluto de la operacin de E/S: inicia y lleva
a cabo la transferencia. Adems realiza la comprobacin de estado y la inicializacin.
Ilustracin 4.4. Ejemplo de instrucciones para en E/S Programada(Aylagas(2007))
Uno de los problemas de esta implementacin es que si un perifrico requiere atencin urgente debe
esperar a que el programa llegue a la secuencia de instrucciones para atenderlo. Para resolver este
problema estudiemos la E/S Mediante interrupciones.
4.4. E/S Mediante interrupciones
El manejo de los dispositivos con interrupciones permite que la CPU podra realizar otras tareas mientras
espera a que el dispositivo este preparado. Esto se consigue haciendo que el dispositivo emita seales
al procesador para llamar la atencin. Revisemos el texto bsico para conocer a profundidad como
trabajan las interrupciones.
Analice la E/S mediante interrupciones en captulo 7 del texto bsico Entrada/Salida, en
la seccin 7.4.
46
47
Observemos la siguiente ilustracin donde se identifca la relacin de la CPU con cada uno de los
dispositivos en la E/S mediante interrupciones..
Ilustracin 4.5. Esquema E/S mediante interrupciones (Aylagas (2007))
Indique la diferencia en la E/S programada y la E/S mediante interrupciones?, Cules
son las cuestiones de diseo en la E/S mediante interrupciones? Si necesita aclarar estos
temas puede encontrar recursos adicionales en el EVA, adems solicite una tutora a tu
profesor. Ahora es necesario que vaya al fnal de esta unidad y resuelvas las actividades
propuestas.
4.5. Acceso Directo a Memoria (DMA)
Tanto en la E/S programada como en la E/S con interrupciones, el procesador es el encargado de
almacenar los datos en memoria desde un dispositivo externo as como tambin de extraer los datos
desde la memoria y enviarlos a un dispositivo externo. Una alternativa a este proceso se conoce como
DMA. Revisemos el texto bsico para profundizar el tema.
Revise el texto bsico en el captulo de Entrada/Salida, la seccin 7.5: Acceso Directo a
Memoria
Como se menciona la seccin 7.5, existen dos inconvenientes al utilizar el E/S programada o E/S
mediante interrupciones. El primero relacionado con la velocidad de transferencia y el segundo con
la gestin de esta transferencia. Para corregir en parte estos problemas una tcnica mas efciente es
la DMA. En la fgura 7.11 se observa un diagrama con los bloques de un mdulo DMA cuya funcin
principal es hacerse cargo de la transferencia de datos para evitar que el procesador desperdicie su
tiempo en esta tarea.
Ahora con la fgura 7.11 describa cada una de las lneas que van desde y hacia el mdulo
DMA.
Interactividad en el entorno: Participe en el foro propuesto y comente los aportes
de dos de sus compaeros. Por favor trate de crear un ambiente de discusin para el
aprendizaje.
48
49
Problemas resueltos
Ejercicio # 7.1. En un microprocesador tpico, se utiliza una direccin de E/S para hacer referencia a los
registros de datos de E/S y otra direccin distinta para los registros de estado y control del controlador
de E/S del dispositivo correspondiente. Estos registros se denominan puertos. En el 8088 de Intel se
utilizan dos formatos de instruccin. En un formato, un cdigo de operacin de ocho bits especifca la
operacin de E/S, seguido de ocho bits para la direccin del puerto. En los otros cdigos de operacin
de E/S, Ia direccin del puerto se encuentra en el registro de 16 bits DX. Cuntos puertos puede
direccionar el 8088 en cada uno de los modos de direccionamiento de E/S?
En el modo de formato ( codop + 8 bits para direccin del puerto ) se puede direccionar hasta 256
puertos . ( 2
8
)
En el formato donde la direccin se encuentra dentro de los 16 bits se puede direccionar hasta 2
16

puertos ( 64 K ).
Ejercicio # 7.6. En el caso de la E/S programada, la Figura 7.5 pone de manifesto que el procesador
se encuentra en un bucle de espera comprobando el estado del dispositivo de E/S. Para incrementar
la efciencia, se podra hacer el software de E/S de forma que se comprobase el estado del dispositivo
peridicamente. Si el dispositivo no est preparado, el procesador podra pasar a realizar otras tareas.
Despus de un cierto intervalo, el procesador volvera a comprobar el estado nuevamente.
(a) Considere el esquema anterior para enviar un carcter en cada operacin de salida a una impresora
de diez caracteres por segundo (cps) ,Qu pasara si su estado se comprobase cada 200 ms?
La impresin se efectuara a solo 5 caracteres por segundo.
(b) A continuacin, considere un teclado con un buffer para un solo carcter. En promedio, los
caracteres se introducen a una velocidad de 10 cps. Sin embargo, el tiempo entre dos pulsaciones de
tecla consecutivas puede ser de solo 60 ms. Con que frecuencia debera el programa de E/S comprobar
el teclado?
Se debe comprobar cada 60 ms para evitar que los caracteres se sobrescriban en el buffer debido a la
velocidad de las pulsaciones.
AUTOEVALUACIN 3
Ha fnalizado el estudio de la cuarta unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluacin para mejorar los conocimientos adquiridos.
Conteste con Verdadero (V) o Falso (F) a cada una de las siguiente expresiones segn corresponda.
1. Los dispositivos externos se pueden clasifcar en: Interaccin con humanos, con
mquinas y de comunicacin.
( )
2. La decodifcacin de rdenes se envan utilizando las lneas del bus de datos. ( )
48
49
3. Una de las principales funciones de modulo de E/S es la Deteccin de Errores ( )
4. Las rdenes de E/S son Control, Test, Lectura, Escritura ( )
5. PSW signifca palabra de estado del programa . ( )
6. Firewire utiliza conexin en cadena (daisy chain ). ( )
7. Confguracin en cadena Daisy chain conecta hasta 63 dispositivos ( )
8. Adaptadores bridges en Firewire puede tener interconexiones de hasta 1022
buses
( )
Parte B: Problemas
A continuacin se propone ejercicios de este captulo tomados del texto bsico: Entrada/Salida.
Ejercicio # 7.2 En la familia de microprocesadores Z8000 de Ziglog se utiliza un formato de instruccin
similar. En este caso es posible realizar un direccionamiento directo de los puertos utilizando una
direccin de 16 bits que forma parte de la instruccin, y tambin un direccionamiento indirecto, al
incorporar la instruccin una referencia a uno de los 16 registros de propsito general que contiene
la direccin del puerto. Cuntos puertos pueden designar el Z8000 en cada uno de los modos de
direccionamiento de E/S?
Ejercicio # 7.7 Un microprocesador comprueba el estado de un dispositivo de salida de 20ms. sto se
lleva a cabo mediante un temporizador que avisa al procesador cada 20 ms. La interfaz del dispositivo
tiene dos puertos: uno para el estado y otro para el dato de salida. Cunto se tarda en comprobar el
estado y atender al dispositivo si la frecuencia de reloj es de 8 MHz?. Por simplicidad, considere que
todas las instrucciones que intervienen tardan doce ciclos de reloj.
50
51
UNIDAD 5
ARITMTICA DEL COMPUTADOR
Luego de haber analizado la estructura del computador y sus interconexiones, es momento de
examinar la unidad aritmtica y lgica del Computador. Recordemos que la unidad aritmtica
lgica (UAL) es la encargada de realizar operaciones matemticas y lgicas. Internamente
esta conformada por un conjunto de integrados que de acuerdo a un conjunto de bits de
entrada sta realiza diferentes operaciones. El texto bsico hace referencia a esta unidad en
el captulo 9. De ste revisaremos las cuatro primeras secciones.
En esta unidad se recomienda una lectura comprensiva de los temas. Adems detngase en fguras y
comprenda el mecanismo de funcionamiento. Tambin utilice los recursos adicionales del EVA y los
recursos ocw para una mejor comprensin.
Al fnalizar esta unidad encontrar ejercicios resueltos y una seccin de ejercicios propuestos para su
proceso de enseanza aprendizaje
5.1. La unidad aritmtico-lgica
La visin general de cmo esta interconecta la ALU dentro del procesador se revisar en esta seccin.
Iniciemos con la lectura del texto bsico.
Inicie el estudio de la unidad con la lectura del captulo Aritmtica del computador, en la
seccin 9.1 La unidad aritmtica lgica
Observe en la fgura 9.1 que la unidad de control da las rdenes para que la ALU realice las
operaciones.
Despus de esta actividad, ya estar en la capacidad de explicar en trminos generales como
la Unidad Aritmtico Lgica se interconecta con el resto del procesador. Comprendida
esta temtica, continuemos.
5.2. Representacin de enteros
Las representaciones tanto de signo magnitud como en complemento permiten la trasformacin de un
nmero binario a un nmero decimal. En la siguiente actividad revisar el problema de la representacin
signo magnitud.
Lea el texto bsico el captulo de Aritmtica del computador, en la seccin 9.2 Representacin
de Enteros. Adems Recomendamos revisar el Apndice A del captulo 9 con el fn de que
repase los sistemas de numeracin.
Si ha realizado una lectura comprensiva, descubrir que el problema de signo magnitud es que cuenta
con dos nmeros cero (+=0, -0), problema que es resuelto en la representacin complemento A2.
Ahora la mayora de computadores trabaja con A2. A continuacin se indica las frmulas que cada
representacin.
50
51
Representacin Signo Magnitud
Si a
n-1
=0
Si a
n-1
=1
Representacin Complemento A2

Ha comprendido las frmulas anteriormente presentadas? Observe que en la
representacin signo magnitud existe una frmula para los nmeros positivos y otra
para los negativos; y en la representacin complemento A2 solo una frmula para
ambos nmeros. Ahora, transforme de binario a decimal el siguiente nmero de 12 bits
10010110111 utilizando cada una de las frmulas. Qu valor tiene a
n-1
?, Si tiene que
convertir este nmero a uno de 24 bits que consideraciones debe tomar en cuenta?, A
qu se denomina representacin en coma fja?. Recuerda utilizar los recursos adicionales
del EVA y solicitar ayuda a tu profesor para comprender mejor los temas.
5.3. Aritmtica con enteros
Realice una lectura comprensiva del texto bsico, captulo 9 de Aritmtica del computador,
la seccin 9.3 Aritmtica con Enteros
Luego de realizar la actividad podr identifcar cinco operaciones que se realizan con nmeros binarios
enteros: Negacin, suma, resta, multiplicacin y divisin. Detngase en los siguientes casos:
1. Por qu al realizar el complemento a dos del cero(0) nos da como resultado cero(0)?.
2. Por qu al aplicarle al -128 el complemento a dos nos da el mismo nmero?. La fgura 9.5 del
texto bsico en el literal a explica lo sucedido.
Cuando se realiza una suma o una resta usted puede tener un desbordamiento. La fgura 9.3 y la
fgura 9.4 muestran las condiciones necesarias en los operandos para que se suscite este caso.
El proceso de multiplicacin en los computadores se hace mediante complemento a dos. Como
explica el texto bsico la multiplicacin directa no es adecuada si el multiplicando o el multiplicador
son negativos. Para realizar el proceso correctamente se utiliza el algoritmo de both. En la fgura 9.12
del texto bsico encontramos un fujograma con los pasos a seguir para realizar la multiplicacin. El
siguiente ejemplo explica como se va dando cada uno de los valores de la fgura 9.13.
Ejemplo 5.1
Objetivo: Multiplicar 7X3 (0111 x 0011)
Consideraciones:
Recuerde que tanto el multiplicando(M), como el multiplicador(Q) tienen 4 bits; por lo tanto el
nmero de ciclos a repetir ser cuatro.
52
53
A es un registro igual al nmero de bits de Q o M, en este caso 4 bits.
Q
-1
solo tiene un solo bit
Ahora siguiendo la primera parte del algoritmo de la fgura 9.12 del texto bsico:
Inicializacin: Primero ubicar en cero los registro Q
-1
y A:
A Q Q
-1
M DESCRIPCION CICLOS
0000 0011 0 0111 Valores iniciales
Primer ciclo:
Se llega a la condicionante (Q
o
,Q
-1
). Aqu Q
o
es el bit que se encuentra ms a la derecha de Q
(0011) Q
o
=1.
Entonces el par (Q
o
,Q
-1
) =(10) y de acuerdo al algoritmo el proceso contina por la izquierda.
De los anterior podemos decir que la operacin a realizarse es A A-M. Para esto se obtiene
-M( o lo que es igual al complemento a dos de M) M=1001. Luego sumamos A=0000 y (-
M)=1001. El resultado lo almacenamos en A. Por consiguiente A=1001
A Q Q
-1
1001 0011 0 0111 A A-M Primer ciclo
Siguiendo el algoritmo se debe realizar un desplazamiento aritmtico a derecha. Esto consiste
en desplazar todos los bits de A hacia la derecha pero conservando el bit ms signifcativo A=
1100. El bit 1 que se encontraba ms a la derecha de A ahora forma parte de Q como su bit ms
signifcativo y todo se desplaza hacia la derecha Q=1001. El bit 1 que se encontraba ms a la
derecha de Q ahora forma parte de Q
-1
=1. El valor anterior de Q
-1
se lo desecha. Entonces el
cuadro nos queda de la siguiente manera:
A Q Q
-1
1001 0011 0 0111 A A-M
Primer ciclo
1100 1001 1 0111 Desplazamiento
Observe que el valor de M no se mueve, este se mantiene durante todo el proceso.
Como an faltan tres ciclos por completar se repite nuevamente el proceso desde la condicin.
Segundo ciclo:
Como Q
o
,Q
-1
ahora tiene el valor de (1,1) solo se realiza el desplazamiento ( El proceso va por el
centro del algoritmo).
A Q Q
-1
1110 0100 1 0111 Desplazamiento Primer ciclo
52
53
Nuevamente se repite el proceso desde el condicionante hasta que completen cuatro ciclos.
De esta manera el resultado se encuentra al unir los bits de A y Q en un nuevo registro de 8 bits.
Ha entendido el proceso para realizar el algoritmo de both?. Entonces ahora puede
analizar la divisin utilizando el mismo razonamiento. Recuerda utilizar los recursos
adicionales del EVA y solicitar ayuda a tu profesor para comprender mejor los temas.
5.4. Representacin en coma fotante
La desventaja que tiene la notacin de coma fja es el rango de nmeros que se puede representar. Si
utilizamos la notacin de coma fotante podemos representar un rango de nmero muy grandes y muy
pequeos con solo unos cuantos dgitos. Analicemos como se puede representar nmeros en coma
fotante en la siguiente actividad.
Lea comprensivamente el texto bsico, el captulo de Aritmtica del computador, la
seccin 9.4 Representacin en coma fotante
Luego de la lectura es importante que recuerde tres partes importantes en la representacin de un
nmero de coma fotante:
1. El Signo
2. La parte signifcativa
3. El exponente (representada en forma sesgada)
A continuacin mostramos un ejemplo de cmo se realiza la transformacin de un decimal a un binario
en su forma de representacin de coma fotante.
Ejemplo 5.2
Objetivo: Expresar en formato de coma fotante -1,5
Consideraciones: Para este problema vamos a utilizar un formato tpico de 32 bits
Signo Exponente Parte signifcativa
1 bit 8 bits 23 bits
Primer paso: Convertir el nmero decimal en binario.
Procedemos a convertir el numero -1,5 en binario. La parte izquierda del nmero en binario
es 1. La parte decimal o derecha del numero es 0,1. Por lo tanto el nmero -1,5 en binario es
-1,1.
Segundo paso: Normalizar el nmero.
El nmero normalizado en base 2 debe tener la siguiente forma 0,1bbbbX 2
+/-E
:
-1,1 normalizado es -0,11 X 2
1
54
55
Tercer paso: Obtener exponente sesgado
Para este proceso se suma 127 al exponente original para almacenarlo en el campo de
exponente:
127+1=128
01111111(127)+00000001(1)=10000000(128)
Signo Exponente Parte Signifcativa
1 10000000
Cuarto paso: Asignar la parte signifcativa
El primer bit 1 no se lo toma en cuenta puesto que siempre existir un 0,1. El resto de espacios
se completa con 0.
Signo Exponente Parte Signifcativa
1 10000000 10000000000000000000000
El proceso para convertir de binario con representacin de coma fotante es el inverso de lo anteriormente
descrito.
Si ha entendido el proceso de conversin de decimal a binario con representacin de
coma fotante, realice la conversin de binario a decimal de 1,68?. Recuerda utilizar los
recursos adicionales del EVA y solicitar ayuda a tu profesor para comprender mejor los
temas.
sus compaeros. Por favor trate de crear un ambiente de discusin para el aprendizaje.
Problemas resueltos
Ejercicio 9.15. Use el algoritmo de Booth para multiplicar 23 (multiplicando) por 29 (multiplicador),
donde cada nmero est representado con 7 bits.
A Q Q
-1
0000000 0011101 0 0010111 Valores iniciales
1101001
1110100
0011101
1001110
0
1
0010111
0010111
AA-M
DESPLAZAMIENTO
Primer ciclo
0001011
0000101
1001110
1100111
1
0
0010111
0010111
AA+M
DESPLAZAMIENTO
Segundo ciclo
1101110
1110111
1100111
0110011
0
1
0010111
0010111
AA-M
DESPLAZAMIENTO
Tercer ciclo
54
55
A Q Q
-1
1111011 1011001 1 0010111 DESPLAZAMIENTO Cuarto ciclo
1111101 1101100 1 0010111 DESPLAZAMIENTO Quinto ciclo
0010100
0001010
1101100
0110110
1
0
0010111
0010111
AA+M
DESPLAZAMIENTO
Sexto ciclo
0000101 0011011 0 0010111 DESPLAZAMIENTO Sptimo ciclo
RESPUESTA de la operacin 23 x 29= 0000101 0011011 = 667
10
Ejercicio 9.20. Divida -145 entre 13 en notacin binaria de complemento a dos utilizando palabras de
12 bits. Emplee el algoritmo en la seccin 9.3.
CICLOS A Q M DESCRIPCION
111111111111 111101101111 000000001101 Valores iniciales
1 111111111111
000000001100
111111111111
111011011110
111011011110
000000001101 Desplazamiento
Suma A A + M
Restablecimiento A A-M
2 111111111111
000000001100
111111111111
110110111100
110110111100
Suma A A + M
3 111111111111
000000001100
111111111111
101101111000
101101111000
Suma A A + M
4 111111111111
000000001100
111111111111
011011110000
011011110000
Suma A A + M
5 111111111110
000000001011
111111111110
110111100000
110111100000
Suma A A + M
6 111111111101
000000001010
111111111101
101111000000
101111000000
Suma A A + M
7 111111111011
000000001000
111111111011
011110000000
011110000000
Suma A A + M
8 111111110110
000000000011
111111110110
111100000000
111100000000
Suma A A + M
9 111111101101
111111111010
111111111010
111000000000
111000000001
Suma A A + M
Poner Qo=1
10 111111110101
000000000010
111111110101
110000000010
110000000010
Suma A A + M
11 111110110111
111111000100
111111000100
100000000100
100000000101
Suma A A + M
Poner Qo=1
12 111110001001
111110010110
111110010110
000000001010
000000001011
Suma A A + M
Poner Qo=1
RESPUESTA Cociente en Q=000000001011
56
57
AUTOEVALUACIN 5
Es momento que ponga en prctica lo que ha aprendido en esta unidad para que fnalice su proceso
de aprendizaje. Te invitamos a desarrollar la siguiente actividad de autoevaluacin.
Conteste con Verdadero (V) o Falso (F) a cada una de las siguiente expresiones segn
corresponda.
1. La multiplicacin se puede realizar con una representacin de Enteros sin signo. ( )
2. La regla del desbordamiento sucede al sumar dos nmeros positivos o negativos y el
resultado tiene signo opuesto.
( )
3. El complemento a dos utiliza el bit menos signifcativo. ( )
4. Las entradas de ALU son la unidad de control y registros. ( )
5. Las salidas de ALU son los registros e indicadores. ( )
6. El 0 en signo magnitud tiene dos representaciones negativa y positiva. ( )
7. En la negacin se aplica la regla de invertir el bit del signo. ( )
8. El desbordamiento es tambin conocido como overfow. ( )
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Aritmtica del
Computador.
Ejercicio # 9.14 Dados x=0101 e y =1010 en notacin de complemento a dos (es decir, x=5 e y =
-6), calcule el producto p=x X y y con el algoritmo de Booth.
Ejercicio # 9.23 Exprese en formato de coma fotante IEEE de 32 bits los siguientes nmeros:
a. -6
b. -1.5
c. 384
d. 1/16
e. -1/32
56
57
UNIDAD 6
ESTRUCTURA Y FUNCIONAMIENTO DEL PROCESADOR.
Dos aspectos importantes se abordan en la presente unidad. Primero los registros visibles
para el usuario y los registros de control y estado. Segundo, la segmentacin dentro de los
procesadores para la acelerar la ejecucin de los programas. El captulo 12 del texto bsico
hace referencia a lo anteriormente sealado.
Si bien el captulo 10 y 11 no han sido tratados en esta gua recomendamos un lectura rpida para
clarifcar mejor los conceptos en este captulo. Tambin le sugerimos hacer una lectura comprensiva
de cada una de los temas. Detngase en las fguras y entienda completamente el mecanismo de
funcionamiento. Es conveniente que utilice los recursos del EVA y los recursos OCW para a apoyar su
aprendizaje.
Al fnalizar esta unidad encontrar ejercicios resueltos y una seccin de ejercicios propuestos para
que retroalimente el aprendizaje
6.1. Organizacin del Procesado
Para abordar este tema es importante recordar las siguientes defniciones: captacin de instruccin,
interpretar una instruccin, captar datos, procesar datos, escribir datos. Luego de esto concluir que
para procesar informacin se necesita algunos datos temporales. A continuacin introduciremos este
tema.
Analice el texto bsico en el captulo 12 Estructura y Funcionamiento del Procesador, la
seccin 12.1 Organizacin del procesador
En la fgura 12.1 y la fgura 12.2 del texto bsico se indica los componentes y las conexiones tanto fuera
del procesador como dentro de l. Los componentes ya se han tratado en unidades anteriores, pero la
lectura anterior nos recuerda cada uno de ellos.
Qu son los indicadores de estado?, cul es la funcin del bus interno del procesador?,
Puede describir como la funcin de los registros? Si es as entonces pasemos a La
organizacin de los registros.
Una vez que ha dado respuesta a las interrogantes antes planteadas continuemos.
6.2. Organizacin de los registros
Como se lo haba defnido anteriormente los registros son memorias muy rpidas, caras y pequeas,
que proporcionan informacin inmediata y temporal al procesador. La siguiente lectura le permitir
conocer mas informacin acerca de los registros.
Lea el texto bsico el captulo de Estructura y Funcionamiento del Procesador, la seccin
12.2 Organizacin de los registros
Como se menciona anteriormente los registros se dividen en dos tipos:
58
59
- Los registros visibles por el usuario.
- Los registros de control y estado.
A continuacin se muestra un cuadro sinptico resumiendo los registros.
Cuadro 6.1. Cuadro resumen de los registros del procesador
En la fgura 12.3 del texto bsico se indican tres ejemplos de organizacin de registros para los
procesadores Motorola MC68000, el Intel 8086 y el Pentium 4 80386. Observe la diferencia entre
cada uno de ellos.
Cules son las ventajas de los registros visibles por el usuario?Que inconvenientes tienen
los registros de cdigos de condicin? Cul es la ventaja del 80286 frente al MC68000? Si
contest correctamente las preguntas iniciaremos el estudio del Ciclo de instruccin.
6.3. Ciclo de instruccin
El ciclo de instruccin consta de tres ciclos: Captacin, ejecucin y la interrupcin. En la presente
seccin se estudia otro ciclo adicional a los mencionados anteriormente el ciclo indirecto.
Lea el texto bsico el captulo de Estructura y Funcionamiento del Procesador, la seccin
12.3 Ciclo del procesador del procesador.
La fgura 12.5 del texto bsico indica los estados de ciclos de una instruccin con la incorporacin del
ciclo indirecto del procesador. La explicacin de este proceso es mostrada en las fguras 12.6 y 12.7.
Observe que se trata de un proceso sencillo , donde los N bits ms a la derecha de MBR contienen la
direccin de referencia que se transferen a MAR.
59
Cuntos ciclos adicionales se incorporan al ciclo de instruccin tradicional con el
direccionamiento indirecto? Si contestaste correctamente las preguntas continuemos con
el tema de la segmentacin.
6. 4. Segmentacin de instrucciones
Revise el texto bsico el captulo de Estructura y Funcionamiento del Procesador, la seccin
12.4 Segmentacin de instrucciones
La estrategia de la segmentacin o encausamiento es similar al montaje de una fbrica como comenta
el autor. La idea principal es sacar provecho de tiempo a travs de varias etapas de produccin. Usted
podra imaginar a la segmentacin como el problema de la lavandera mostrada en la ilustracin 6.1,
donde cuatro personas individualmente quieren lavar, secar, doblar y colocar su ropa.
Ilustracin 6.1. Ejemplo de la Lavandera para Segmentacin(1). Quintana, F. (2007).
El problema principal del ejemplo anterior radica en que si lo hacen de forma tradicional (como se
muestra en la ilustracin 6.2) les llevara aproximadamente 8 horas. (Proceso no Segmentado). Pero
si optimizamos las etapas y utilizamos adecuadamente los recursos (proceso Segmentado) el tiempo se
reduce en 3.5 horas.
Ilustracin 6.2. Ejemplo de la lavandera para Segmentacin (2). Quintana, F. (2007).
60
61
La explicacin y algunas difcultades que se encuentran en la segmentacin la encontramos en la
seccin de ESTRATEGIAS DE SEGMENTACIN. Preste atencin que aqu las etapas son cada uno de
los ciclos de la instruccin.
La prediccin de saltos es una caracterstica de la segmentacin y es muy til al momento de considerar
las prestaciones de los procesadores. En las fguras 12.16 y 12.7 encontraremos una explicacin a este
tema.
Por qu es importante la segmentacin?, Qu son los latch?, Puede explicar la fgura
12.16 para predecir un salto en la segmentacin? Ahora bien ha terminado de revisar los
contenidos de la unidad 6. Puede resolver los Problemas propuestos no sin antes revisar
los problemas que ya se han resuelto.
Interactividad en el EVA: Participe en el foro propuesto y comente Por qu es importante
que un cause de instrucciones de dos etapas reduzca el tiempo de ciclo de instruccin
a la mitad, en comparacin con el diseo no segmentado?. Luego que escriba su aporte
comente los aportes de dos de sus compaeros. Por favor trate de crear un ambiente de
discusin para el aprendizaje.
Problemas resueltos
Ejercicio # 12,3. Un microprocesador trabaja a una frecuencia de reloj de 5 GHz.
a. Cul es la duracin del ciclo de reloj?
b. Cul es la duracin de un tipo particular de instruccin de maquina que conste de tres ciclos de
reloj?.
T=1/f periodo
T=1/5Ghz = 1/5x 10
6
Hz
T= 0,2 x 10
-6
s = 0,2 us
Duracin en tres ciclos de reloj: El retardo de tiempo d es igual a un pulso de reloj
t = 3* 0,2 x 10
5
s
t = 0,6 us
Ejercicio # 12,7 Considere un diagrama de tiempos de la fgura 12, 10. Suponga que hay un cauce de
solo dos etapas (Captar y ejecutar). Redibuje el diagrama para mostrar cuantas unidades de tiempo se
necesitan ahora para cuatro instrucciones.
60
61
Ejercicio # 12,8. Suponga un cauce de cuatro etapas; captar instruccin (FI), decodifcar la instruccin
y calcular direcciones (DA) captar operando (FO) y ejecutar (EX), dibuje un diagrama similar a la fgura
12, 10 para una secuencia de siete instrucciones, en la cual la tercera instruccin es un salto que tiene
lugar y adems no hay dependencia de datos.
Ha fnalizado la ltima unidad. Ahora le invitamos a desarrollar la siguiente autoevaluacin para mejorar
los conocimientos adquiridos.
1. MSR es el registro de estado de la mquina. ( )
2. Interrupciones de Power PC 00500h es externa. ( )
3. El registro de condicin consta de 8 campos de cdigo de condicin de cuatro
bits.
( )
4. La interrupciones enmascarables reciben el procesador por el pin NMI. ( )
5. La interrupciones no enmascarables reciben el procesador por el pin INTR. ( )
6. El 0 en vector de interrupcin signifca Error al dividir. ( )
7. Task Switched TS indica que el procesador tiene tareas conmutadas. ( )
8. La Paginacin (Paging, PG) solo habilita la paginacin. ( )
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto base captulo: Estructura y Funcionamiento
del procesador.
Ejercicio # 12.11 Considere una secuencia de instrucciones de longitud n que atraviesa un cauce de
instrucciones. Sea p la probabilidad de encontrar una instruccin de salto condicional o incondicional,
y sea q la probabilidad de que la ejecucin de una instruccin de salto I provoque un salto a una
direccin no consecutiva. Suponga que cada salto de este tipo requiera vaciar el cauce, destruyendo
todo el procesamiento de instrucciones en marcha, cuando I salga de la ltima etapa. Modifque las
Ecuaciones (12.1) y (12.2) (pag 455) de modo que tengan en cuenta estas posibilidades

62
SOLUCIONARIO Gua didctica: Arquitectura de Computadores
63
Ejercicio # 12.14 Las Mquinas Motorolas 680x0 incluyen la instruccin <<Decrementar y saltar
segn la condicin que tiene la siguiente forma:
DBcc Dn, desplazamiento
62
63
AUTOEVALUACIN 1
Parte A: Preguntas Objetivas
1. (V) 2. (F)
3. (V) 4. (F)
5. (F). 6. (V)
7. (F) 8. (V)
Parte B: PROBLEMAS
Desarrollo ejercicio # 2.3:
Para leer un valor de la memoria, la CPU coloca la direccin del valor que quiere en
Registro de Direccin de Memoria (MAR). La CPU confrma la lnea de control de lectura a la
memoria y la ubicacin de direccin en el bus de direcciones. El contenido de la memoria y la
posicin de memoria estn almacenados en el Bus de Datos. Estos datos son luego transferidos
al Registro Temporal de Memoria (MBR). Para escribir un valor en la memoria, la CPU coloca la
direccin del valor que quiere escribir en Registro de Direccin de Memoria (MAR).
La CPU tambin coloca los datos que quiere escribir en el Registro Temporal de Memoria (MBR).
La CPU confrma la escritura en la lnea de control y las ubicaciones de direcciones en el bus de
direcciones y el bus de datos. La Memoria transfere los datos en el bus de datos correspondiente
a la ubicacin de memoria.
Desarrollo ejercicio # 2.10:
factores
Atributos del
Sistema
I
c
(# de
instrucciones)
p
(# ciclos de
procesador )
m
(# de accesos
a memoria)
k
(tempo ciclo
memoria /ciclo
procesador )
T
(tempo
requerido x
procesador)
Diseo del conjunto de
Instrucciones (Arquitectura
instrucciones)
X X
Tecnologa del Compilador X X X
Implementacin del
Procesador
X X
Jerarqua de Memoria y de
la Cach.
X X
AUTOEVALUACIN 2
Parte A: Preguntas Objetivas
1. (V) 2. (V)
3. (F) 4. (F)
8. Solucionario
64
65
5. (V) 6. (V)
7. (V) 8. (V)
PARTE B
Desarrollo ejercicio # 3.1
Memoria (hexadecimal): 300: 3005; 301: 5940; 302: 7006
Pasos:
1: 3005 ->IR
2: 3 -> AC
3: 5940 -> IR
4: 3 + 2 = 5 -> AC
5: 7006 -> IR
6: AC -> Device 6
1 ciclo de bsqueda.
1. Como el programa comienza en la direccin 300, se empieza colocando el PC a 300.
A continuacin se transfere el contenido del PC al registro de direccin de memoria
(MAR).
64
65
2. MAR mantiene la direccin a la MP, mientras la UC genera las seales de control a la MP
para que esta ponga el contenido de la posicin de memoria (1940) en sus salidas de
datos.
3. El dato ledo de la MP (1940) se almacena en el registro buffer de memoria (MBR) por la
U.C.
1 ciclo de ejecucin.
1. Se transfere el contenido del MBR al registro de instruccin (IR).
2. Los primeros 4 bits en el IR indican la operacin que debe realizarse con los datos. En este
caso 0001(1) indica una operacin de carga en el acumulador. La palabra de la memoria
cuyo contenido se va a cargar en el Ac, se indica mediante los 12 bits inferiores de la
instruccin. En este caso la direccin es 940.
3. La UC decodifca el cdigo de operacin, segn se ha comentado en el punto 2, y realiza
las acciones correspondientes.
- Cargar MAR con 940.
- Generar las seales a la MP para leer el contenido de esa posicin de memoria.
- Cargar el contenido de la posicin 940 (0003) en Ac.
Esta instruccin requiere un acceso a la MP por lo que se deben utilizar los registros MAR
y MBR. Igualmente ocurre con todos los ciclos de bsqueda.
En lo sucesivo no se har referencia a este proceso.
4. Se incrementa el PC.
2 ciclo de bsqueda.
1. Se busca la instruccin de la posicin de memoria indicada por el valor actualizado del PC,
301.
2. Se carga en el IR la instruccin de la palabra 301 (5941). El cdigo de operacin es 5,
que corresponde a la instruccin de sumar el contenido del Ac con el de la palabra de
memoria, indicada por los 12 bits inferiores de la instruccin (941).
1. Para ejecutarse la instruccin debe realizarse una operacin de lectura de la MP, y sumar
el contenido al del Ac.
2. Al fnal del ciclo de ejecucin el Ac contiene el valor 3+2(941) = 5.
3. Se incrementa el PC, por lo que apuntar a la posicin 302.
3 ciclo de bsqueda.
1. Se busca la instruccin en la posicin 302.
2. Se carga el contenido de la posicin 302 (2914) en el IR.
66
67
1. IR contiene el cdigo de instruccin 2941, en el que los 4 bits de mayor peso (2)
corresponden a una instruccin de almacenamiento. Se transfere el contenido del Ac a la
posicin de memoria indicada por los 12 bits de menor peso (941).
2. El Ac contiene el dato 5, que se transfere mediante un acceso externo de escritura a la MP.
Al fnal del ciclo de ejecucin la posicin de memoria 941 tendr el dato 5.
3. Se incrementa el PC.
En este programa se han necesitado 3 ciclos de instruccin para sumar el contenido de la palabra
940 al de la 941 y almacenar el resultado en la posicin 941.
Desarrollo del ejercicio 3.13
a.
T=
1
=
1
= 0,2
F 5MHz
T=
1
= 2x10
1
= 200 ns
5x10
1
T - 50 =200ns - 50 = 150 ns
5MHz reloj correspondiente a un periodo de reloj de 200ns. La seal tiene una duracin
de 150ns
b. T de la seal = 150 ns; tras el fanco de bajada los datos se mantienen = 20 ns (tiempo de
espera)
150 ns + 20 ns = 170 ns
c. Cuntos estados de espera deberan insertarse si la memoria necesita que los datos se
mantengan vlidos durante al menos 190 ns?
Un estado de espera.
AUTOEVALUACIN 3
Conteste V o F segn corresponda
1. (V) 2. (V)
3. (V) 4. (V)
5. (V) 6. (V)
7. (V) 8. (V)
66
67
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico Captulo: Memoria Cach.
La direccin de memoria principal es:
Etiqueta Lnea Palabra
14 8 4
- Hay un total de 8 kbytes / 16 bytes = 512 lneas de memoria cach.
- La Cach consta de 256 de dos lneas cada una. Por ende 8 bits son necesarios para
identifcar el conjunto de nmero.
- La memoria principal de 64 MB, una direccin de 26 bits que se necesita.
- Consiste en 64 MB / 16 bytes = 222 bloques .
- Las longitudes de etiquetas es de 14 bits
- La longitud de palabra 4 bits
a)
2,5 ns son necesarios para determinar que se produce un error (fallo) de cach. Luego la
lnea requerida es leda en la cach. Adicional de 2,5 ns son necesarios para leer la palabra
solicitada.
T
fallo
= 2.5 + 50 + (15)(5) + 2.5 = 130 ns
b)
Cantidad (T1+ T2).
En las condiciones iniciales, usando la ecuacin (4.1), el tiempo de acceso medio es:
Ts = H T1 + (1 H) (T1 + T2) = (0.95)(2.5) + (0.05)(130) = 8.875 ns
En fallo tenemos:
T
fallo
= 2,5 + 50 + (31) (5) + 2,5 = 210 ns
Ts = H T1 + (1 H) (T1 + T2) = (0.97)(2.5) + (0.03)(210) = 8.725 ns
68
69
AUTOEVALUACIN 4
1. (V) 2. (F)
3. (V) 4. (V)
5. (V) 6. (V)
7. (V) 8. (V)
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Entrada/Salida.
En el modo de direccionamiento directo, una instruccin puede direccionar hasta 2
16
= 64K
puertos.
En modo de direccionamiento indirecto, la direccin del puerto se encuentra en una de 16 bits
registros, por lo que de nuevo, la instruccin puede direccionar hasta 216 = 64K puertos.
8 MHz=>el procesador tiene un perodo de reloj de 0,125 s, de modo que un ciclo de
instruccin 12 0.125 = 1.5 s. Para comprobar el estado de una instruccin de input-type de
el registro de estado del dispositivo. Si el dispositivo est listo, una instruccin de output-type es
necesaria para presentar datos al controlador de dispositivo. El total es de 3 instrucciones, que
requieren 4.5 s.
AUTOEVALUACIN 5
1. (V) 2. (V)
3. (F ) 4. (V)
5. (V) 6. (V)
7. (V) 8. (V )
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Aritmtica del
Computador.
68
69
A Q Q-1 M
0000 1010 0 0101 Inicial
0000 0101 0 0101 Shift
1011
1101
0101
1010
0
1
0101
0101
A <-A M
Shift
0010
0001
1010
0101
1
0
0101
0101
A <-A + M
Shift
1100
1110
0101
0010
0
1
0101
0101
A <-A M
Shift
a) -6
110 = 1.10 x 10
2
10000000000000000000000
127 + 2 = 129 = 10000001
1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
S
i
g
n
o
Exponente Mantisa
b) -1.5
1.1= 1.1 x 10
8
10000000000000000000000
127 + 8 = 135 = 10000111
1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
s
i
g
n
o
Exponente Mantisa
c) 384
101 = 1.01 x 10
2
01000000000000000000000
0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
s
i
g
n
o
Exponente Mantisa
d) 1/16 = 0,0625
1.0 x 10
-4
00000000000000000000000
127 - 4 = 123 = 01111011
70
71
0 0 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
S
i
g
n
o
Exponente Mantisa
e) -1/32 = - 0.03125
1.0 x 10
-5
00000000000000000000000
127 - 5 = 122 = 01111010
1 0 1 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
S
i
g
n
o
Exponente Mantisa
AUTOEVALUACIN 6
9. (V) 1. (V)
2. (V) 3. (F)
4. (F) 5. (V)
6. (V) 7. (F)
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Estructura y Funcionamiento
del procesador.
La comparacin de la memoria dirigida por A0 y A1 hace que la BNE
condicin falsa, porque las cadenas de datos son los mismos.
El programa de bucles entre las dos primeras lneas hasta que el contenido de D1 se disminuye
por debajo de 0 (a -1).
El bucle se termina DBNE. D1 se disminuye de 255 ($ FF) a -1, por lo que el bucle se ejecuta un
total de 256 veces.
71
Debido a la LongWord el acceso y la post-incremento abordar, los registros A0 y A1 son incrementa
en un 4 x $ 100 = $ 400, a $ 4400 y $ 5400, respectivamente.
b. La primera comparacin hace que la condicin BNE verdad, porque la comparacin patrones
de datos son diferentes. Por lo tanto el bucle DBNE se termina en la primera comparacin.
El A0 y A1 registros se incrementan a $ 4004 y $5004, respectivamente. D1 todava contiene $
FF.
jclg/2012-12-10
GPAP-SCJR/ymtm/15-07-2011/71

G18507

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

G18507

Uploaded by

Copyright:

Available Formats

Titulacin Ciclo

You might also like