COMANDOS DE PROGRAMACIN UTILIZADOS CON ALLEN BRADLEY
Examine if Closed (XIC)
---] [--- Instruccin de Entrada Usar la instruccin XIC en el programa escalera para determinar si un bit esta activado. Cuando la instruccin es ejecutada, si el bit direccionado es O !"#, entonces la instruccin es evaluada como verdadera. Cuando la instruccin es ejecutada, si el bit direccionado es O$$ !%#, entonces es evaluada como &alsa. Examine if Open (XIO) --- ] ' [--- Instruccin de Entrada Usar la instruccin XIO en el programa escalera para determinar si un bit esta desactivado. Cuando la instruccin es ejecutada, si el bit direccionado es O$$ !%#, entonces la instruccin es evaluada como verdadera. Cuando la instruccin es ejecutada, si el bit direccionado es O !"#, entonces la instruccin es evaluada como &alsa. Output Energize (OTE) --- ! # --- Instruccin de (alida. Usar la instruccin O)E en el programa de escalera para activar un bit cuando las instrucciones del rengln *ue la preceden sean evaluadas como verdaderas +a instruccin O)E s, resetea cuando- Cuando se entra o se regresa del modo marc.a remota !REM-Run# o prueba remota !REM-Test# o la alimentacin es restablecida. +a instruccin O)E es programada dentro de una /ona inactiva o &also 0aster Control 1eset !0C1#. IMPORTANTE: Un bit seleccionado dentro de una subrutina usando una instruccin O)E permanecer2 seleccionado s3 en ese preciso momento el programa principal se sale de la subrutina, aun cuando las instrucciones *ue la preceden se vuelvan &alsas 4 continuara as3 .asta *ue la subrutina sea rastreada de nuevo 4 actualice los estados. Output Latch (OTL). --- ! +# --- Instruccin de (alida. +a instruccin O)+ es una instruccin de salida retentiva, est2 solo puede volver O un bit. 5 no puede volver O$$ un bit. Esta instruccin es tradicionalmente usada en pares con la instruccin de salida Unlatc. !O)U#, con ambas instrucciones se direcciona el mismo bit. Cuando se asigna una direccin a la instruccin O)+, la cual corresponde a la direccin de una terminal de un modulo de salida, la salida conectada a esta terminal es activada cuando el bit en memoria es seleccionado !volverse O o .abilitada#. 6ara .abilitar el estado de est2 instruccin es determinado por la lgica del rengln *ue precede a la instruccin O)+. (3 una lgica de entrada es establecida como verdadera en las instrucciones de entrada en el rengln la instruccin O)+ es .abilitada 4 por lo tanto se convierte en verdadera 4 permanece as3 aun*ue las instrucciones de entrada *ue le preceden se vuelvan &alsas. Cuando el procesador cambia del modo 1E0-1un a 1E0-6rogram o cuando la alimentacin se pierde !si esta provista de bater3a de respaldo o el capacitor alimenta la memoria#, la 7ltima salida o estado 7ltimo del bit se mantiene en memoria. ATENCION- las salidas &3sicas se vuelven O$$ bajo una condicin de &alla. (in embargo una ve/ *ue la condicin de error se limpia el controlador resume la operacin usando el valor de la tabla de datos 4 actuali/a la in&ormacin. Output Unlatch (OTU). --- ! U# --- Instruccin de (alida. +a instruccin O)U es una instruccin de salida retentiva, est2 solo puede volver O$$ un bit. Esta instruccin es tradicionalmente usada en pares con la instruccin de salida +atc. !O)+#, con ambas instrucciones direccionadas al mismo bit. Cuando asignas una direccin a la instruccin O)U la cual corresponde a la direccin de una terminal de un modulo de salida, la salida conectada a esta terminal es desactivada cuando el bit en memoria es clareado !des.abilitado#. (i la v3a de la lgica es establecida verdadera con las instrucciones de entrada en el rengln, la instruccin O)U es .abilitada. (i la v3a de la lgica no esta establecida 4 el bit correspondiente en memoria no &ue previamente clareado, el bit en memoria no es cambiado desde este valor previo. (i la v3a de lgica &ue previamente establecida verdadera, el bit en memoria es enclavado O$$ 4 permanece desactivado, o des.abilitado aun despu,s *ue las condiciones del rengln se vuelvan &alsas. One hot !ising (O!). -- [ O(1 ] -- Instruccin de Entrada. +a instruccin O(1 es una instruccin de entrada retentiva la cual gatillea un evento para *ue ocurra una sola ve/. Usar la instruccin O(1 cuando un evento deba comen/ar basado en el cambio de estado de un rengln desde &also a verdadero, 4 no en el resultado del estado. +as aplicaciones inclu4en comen/ar eventos gatilleados por un botn pulsador. Un ejemplo es congelar los valores de un displa4 mostrados r2pidamente. Parmetros de la Instruccin. +a direccin asignada a la instruccin O(1 no es la direccin un-disparo al cual .acer re&erencia en el programa. Esta direccin permite *ue la instruccin O(1 recuerde el estado previo del rengln. +a instruccin de salida *ue sigue de la instruccin O(1 puede ser re&erenciada en el programa como 8un-disparo9. Usar la direccin de cual*uier bit o bit de n7mero entero de la tabla de datos. El bit direccionado es seleccionado !"# a todo lo largo de las condiciones del rengln *ue preceden la instruccin O(1 sean erdaderas. El bit es reseteado !%# cuando las condiciones del rengln *ue preceden la instruccin O(1 son &alsas. El bit direccionado *ue se usa para esta instruccin debe ser 7nico. o usar este bit en otra parte del programa. (e recomienda no usar una entrada o salida para programar el par2metro de la instruccin O(1. EJEMPLO: +os siguientes renglones ilustran el uso de la instruccin O(1, los primeros : renglones aplican a los procesadores (+C;%%, (+C ;'%", (+C ;'%:, (+C ;'%<, (+C ;'%=. El tercer rengln envuelve salidas con derivaciones !divisiones# 4 aplica a los procesadores (+C ;'%:, (+C ;'%<, (+C ;'%=. I-".% >< O-<.% ] [ [O(1] ! # % % % Cuando las instrucciones de entrada se van de &also a verdadero, las condiciones de la instruccin O(1 es tal *ue la salida se .ace verdadera por un rastreo del programa. +a salida se vuelve &alsa al segundo rastreo 4 permanece &alsa por los siguientes rastreos .asta *ue la entrada .ace otra transicin &also a verdadero. I-".% >< )O? ] [ [O(1] % % En este caso, el valor acumulado de un tempori/ador es convertido a >C? 4 movido a un @ord de salida donde una pantalla de leds esta conectada. Cuando el tempori/ador esta corriendo, el valor acumulado esta cambiando r2pidamente. Este valor puede ser congelado 4 mostrado para cada transicin &also a verdadero de la condicin de entrada del rengln. IMPORTANTE: El procesador (+C;%% 4 (+C ;'%" solo permite el uso de una instruccin O(1 por rengln. Cuando se usa un procesador (+C;%% o (+C ;'%" no poner una condicin de entrada despu,s de la instruccin O(1. 6uede ocurrir una operacin inesperada. +a instruccin O(1 en una salida es permitida con divisiones en los procesadores (+C ;'%:, (+C ;'%<, (+C ;'%=. Adem2s permite el uso de una instruccin O(1 por salida en un rengln I-".% >< >< O-<.% ] [ ] ' [ [O(1] ! # % " % % >< >< O-<.% ] [ [O(1] ! # : < " I"T!UCCIO"E #E TE$%O!I&'#O!E ( CO"T'#O!E +os tempori/adores 4 contadores son instrucciones de salida. Usar las siguientes instrucciones con todos los procesadores. i tu !uieres "sa esta instruccin Contar en intervalos de una base de tiempo TON )O >C? (ource )&- %.ACC ?est O- <.% cuando la instruccin es verdadera. Contar en intervalos de una base de tiempo cuando la instruccin es &alsa. TO# Contar en intervalos de una base de tiempo cuando la instruccin es verdadera, 4 retenga el valor acumulado cuando la instruccin se vuelva &alsa. RTO Incrementar el contador a cada transicin de &also a verdadero. CT" ?ecrementar el contador a cada transicin de &also a verdadero. CT$ Contar pulsos a alta velocidad en un controlador &ijo con entrada de alta velocidad. %C 1establecer el valor acumulado 4 bits de estado de contadores 4 tempori/adores. RE PARAMETRO $E LA INTR"CCIONE. &ALOR AC"M"LA$O 'ACC(. 6ara un tempori/ador, este es ,l n7mero de intervalos de la base de tiempo el cual la instruccin a tempori/ado. 6ara un contador, este es ,l n7mero de transiciones &also a verdadero *ue .an ocurrido. En otras palabras es el valor actual *ue lleva tempori/ando o contando. &ALOR $E PREELECCION 'PRE( El valor de preseleccin es ,l !punto de re&erencia# punto de consigna el cual es introducido en un tempori/ador o contador. Cuando el valor acumulado se vuelve igual o ma4or *ue el valor de preseleccin, el bit de terminado !done bit# se selecciona. Usar el bit de terminado para controlar un mecanismo de salida. El valor de preseleccin 4 acumulado para tempori/adores va de % a B<:,CDC. (i el valor de preseleccin o acumulado es un n7mero negativo, ocurrir2 un error 4 colocara al procesador en una condicin de &alla El valor de preseleccin 4 acumulado tiene un rango para contadores de E<:,CDF a B<:,CDC. )AE $E TIEMPO 'time *ase( ?etermina la duracin de cada intervalo de la base de tiempo. 6ara los procesadores &ijos 4 (+C ;'%", la base de tiempo es seleccionada a %.%" segundos. 6ara los procesadores (+C ;'%:, (+C ;'%<, 4 (+C ;'%= la base de tiempo es seleccionable de %.%" !"% ms# ".% segundo. PRECIION $E TEMPORI+ACION 'Timer accurac,(. +a precisin del tiempo se re&iere a lo largo del tiempo entre el momento *ue el tempori/ador es .abilitado, 4 el momento *ue el intervalo de tiempo es completado. 6ueden eGistir imprecisiones causadas por el rastreo !scan# del programa *ue son ma4ores *ue la base de tiempo. Ustedes deben tambi,n considerar el tiempo re*uerido para energi/ar una salida. +a precisin de tempori/acin es de E%.%" a B% segundos, con una eGploracin de programa !scan# de .asta :.; segundos. Im-ortante: +a tempori/acin podr3a ser imprecisa si las instrucciones como Hump !H06#, +abel !+>+#, Hump to (ubroutine !H(1#, o (ubroutine !(>1# saltan el rengln *ue contiene el tempori/ador mientras el tempori/ador esta tempori/ando. (i la duracin del salto esta dentro de :.; segundos, no se perder2 tiempoI si la duracin del salto eGcede :.; segundos ocurrir2 un error de tempori/acin indetectable. Cuando se usan subrutinas, el tempori/ador debe ser ejecutado al menos :.; segundos para prevenir un error de tempori/acin. ELEMENTO $E "N TEMPORI+A$OR EN EL ARC%I&O $E $ATO. Cada direccin de tempori/ador consta de un elemento de < Jords. El @ord % es el @ord de control, el @ord " almacena el valor preseleccionado, 4 el @ord : almacena el valor acumulado. El @ord de control de datos para la instruccin de tempori/acin inclu4e tres bits de estado del tempori/ador, como se indica abajo, estos bits solo son accesibles dentro del @ord de control. "; "= "< @ord % E )) ? Uso interno @ord " Kalor de preseleccin @ord : Kalor de acumulado EN L bit de tempori/ador .abilitado !timer enable bit# TT L >it de tempori/ador tempori/ando !timer timing bit# $N L >it de tempori/acin terminada !timer done bit# (e asigna la direccin del tempori/ador usando el &ormato )&- e.s'b T.:e.s/* T )empori/ador . 7mero de arc.ivo. Ml n7mero = es ,l n7mero de arc.ivo por omisin. 6uede tambi,n ser usado un n7mero entre "%-:;; si se necesitan tempori/adores adicionales. : ?elimitador de elemento e 7mero de elemento 1ango de %-:;;. Estos son elementos de < Jords. Ker &igura anterior. . Elemento de @ord s (ubelemento / ?elimitador * >it Ejemplos de direccionamiento- T0:1/23 o T0:1/EN >it de .abilitado T0:1/20 o T0:1/TT >it de tempori/ador tempori/ando T0:1/24 o T0:1/$N >it de terminado T0:1.2 o T0:1.PRE Kalor de preseleccin del tempori/ador T0:1.5 o T0:1.ACC Kalor del acumulado T0:1.2/1 >it % del valor de preseleccin T0:1.5/1 >it % del valor acumulado TI$E! O" #EL'( (TO") )E06O1INA?O1 A +A COEXIO. !E# !?# I()1UCCIO ?E (A+I?A. Usar la instruccin )O para volver O o O$$ una salida despu,s de *ue el tempori/ador a completado el tiempo preseleccionado en intervalos de la base de tiempo. El )O comien/a a contar en intervalos de la base de tiempo cuando las condiciones del rengln permanecen verdaderas, el tempori/ador ajusta el valor acumulado a cada evaluacin !scan# .asta *ue alcan/a el valor de preseleccin !61E#. El valor acumulado s, resetea cuando las condiciones del rengln se .acen &alsas, indi&erentemente de *ue s3 el tempori/ador a alcan/ado, o no el valor de preseleccin, o lo a sobrepasado. )IT $E ETA$O. Timer done *it $N '*it 24(. El bit de tempori/acin terminada es seleccionado cuando el valor acumulado es igual o ma4or *ue el valor de preseleccin. Este s, resetea cuando las condiciones del rengln se vuelven &alsas. Timer ena*le *it EN '*it 23(. El bit de .abilitacin del tempori/ador es seleccionado cuando las condiciones del rengln son verdaderas. Est, es reseteado cuando las condiciones del rengln se vuelven &alsas. Timer timin6 *it TT '*it 20(. El bit de tempori/acin del tempori/ador es seleccionado cuando las condiciones del rengln son verdaderas 4 el valor acumulado es menor *ue el valor de preseleccin. Est, es reseteado cuando las condiciones del rengln se .acen &alsas o cuando el bit de terminado es seleccionado. Cuando el procesador cambia del modo marc.a remota !REM-Run# o prueba remota !REM-Test# al modo de programacin remota !REM-Pro6ram#, o la alimentacin es perdida mientras la instruccin esta tempori/ando pero no &ue alcan/ado el valor de preseleccin, lo siguiente ocurre- )imer enable bit !EN# permanece seleccionado. )imer timing bit !TT# permanece seleccionado. Accumulated value !ACC# permanece en el valor *ue se *uedo. 1egresando del modo marc.a remota !REM Run# o prueba remota !REM Test#, lo siguiente puede pasar- Condicin resultado (i el rengln es verdadero. EN bit permanece seleccionado. TT bit permanece seleccionado. ACC es reseteado. (i el rengln es EN bit es reseteado. )I0E1 O ?E+A5 )imer )=-% )ime >ase %.%" 6reset ":% Accum % &also. TT bit es reseteado. ACC es reseteado. TI$E! O)) #EL'( (TO)) )E06O1INA?O1 A +A ?E(COEXIO !E# !?# I()1UCCIO ?E (A+I?A. Usar la instruccin )O$ para volver O o O$$ una salida despu,s de *ue el tempori/ador a completado el tiempo preseleccionado en intervalos de la base de tiempo. +a instruccin )O$ comien/a a contar en intervalos de la base de tiempo cuando las condiciones del rengln .acen la transicin de verdadero a &also. (i las condiciones del rengln permanecen &alsas, el tempori/ador incrementa su valor acumulado !ACC# a cada eGploracin !scan# .asta *ue alcan/a el valor de preseleccin !61E#. El valor acumulado s, resetea cuando las condiciones del rengln se .acen verdaderas independientemente de *ue si el tempori/ador a terminado o no de contar, o a llegado a su valor de preseleccin, o lo a sobrepasado. )IT $E ETA$O. Timer done *it $N '*it 24(. El bit de tempori/acin terminada es reseteado cuando el valor acumulado es ma4or o igual al valor de preseleccin, o las condiciones del rengln se .acen &alsas. Este es seleccionado cuando las condiciones de rengln son verdaderas. Timer timin6 *it TT '*it 20(. El bit de tempori/ador tempori/ando es seleccionado cuando las condiciones de rengln son &alsas 4 el valor acumulado es menor *ue el valor de preseleccin. Este es des.abilitado cuando las condiciones del rengln se .acen verdaderas o cuando s, resetea el bit de terminado. Timer ena*le *it EN '*it 23(. El bit de tempori/ador .abilitado es seleccionado cuando las condiciones del rengln son verdaderas. Es des.abilitado cuando las condiciones del rengln se vuelven &alsas. Cuando la operacin del procesador cambia del modo REM Run o REM Test al modo REM Pro6ram o la alimentacin es perdida mientras el )O$ esta tempori/ando, pero no a alcan/ado el valor de preseleccin lo siguiente ocurre- )imer enable !EN# permanece seleccionado. )imer timing !TT# permanece seleccionado. )imer done !$N# permanece seleccionado. Kalor acumulado !ACC# permanece igual. Cuando regresa del modo 1E0 1un o 1E0 )est lo siguiente puede pasar. Condicin resultado (i el rengln es verdadero. TT bit es reseteado. $N bit permanece seleccionado. EN bit es seleccionado. ACC valor es reseteado. )I0E1 O$$ ?E+A5 )imer )=-" )ime >ase %.%" 6reset ":% Accum % (i el rengln es &also. TT bit es reseteado. $N bit es reseteado. EN bit es reseteado. ACC valor es seleccionado igual al valor de preseleccin. IMPORTANTE: +a instruccin de resetear !1E(# no puede ser usada con la instruccin )O$ por*ue 1E( siempre clarea los bits de estado as3 como tambi,n el valor acumulado. +a instruccin )O$ no tempori/a dentro de un par de 0C1 inactivo. !ETE"TI*E TI$E! O" (!TO) )E06O1INA?O1 1E)E)IKO A +A COEXIO !E# !?# I()1UCCIO ?E (A+I?A Usar la instruccin 1)O para activar o desactivar una salida despu,s de *ue est, tempori/ador .a completado el valor preseleccionado en intervalos de la base de tiempo. +a instruccin 1)O es una instruccin retentiva la cual comien/a a contar en los intervalos de la base de tiempo cuando las condiciones del rengln se vuelven verdaderas, a lo largo del rengln en *ue las condiciones permanecen verdaderas, el tempori/ador incrementa su valor acumulado !ACC# .asta *ue alcance el valor preseleccionado !61E#. +a instruccin 1)O retiene el valor acumulado cuando algo de lo siguiente ocurre- +as condiciones del rengln se vuelven &alsas. Cuando cambias la operacin del procesador del modo 1E0 1un o 1E0 )est al modo 1E0 6rogram. El procesador pierde la alimentacin de energ3a !s3 esta provisto de bater3a#. Ocurre una &alla. Cuando se regresa el procesador al modo 1E0 1un o 1E0 )est 4'o cuando las condiciones del rengln se .acen verdaderas, la tempori/acin continua desde el valor acumulado retenido. 6ara retener el valor acumulado, los tempori/adores retentivos miden el periodo cumulativo durante el cual las condiciones del rengln son verdaderas. )IT $E ETA$O $one *it $N '*it 24(. El bit de terminado es seleccionado cuando el valor acumulado es igual o ma4or *ue el valor de preseleccin. Como *uiera *ue sea, este no es reseteado cuando las condiciones del rengln se vuelven &alsasI este es reseteado solamente cuando la apropiada instruccin 1E( es .abilitada con la direccin del tempori/ador. 1E)E)IKE )I0E1 O )imer )=-: )ime >ase %.%" 6reset ":% Accum % Timer timin6 TT '*it 20(. El bit de tempori/ador en tempori/acin es seleccionado cuando las condiciones del rengln son verdaderas, 4 el valor acumulado es menor *ue el valor de preseleccin. Este es reseteado cuando las condiciones del rengln se .acen &alsas o cuando el bit de terminado es seleccionado. Timer ena*le EN '*it 23(. El bit de tempori/ador .abilitado es seleccionado cuando las condiciones del rengln son verdaderasI este es reseteado cuando las condiciones del rengln son &alsas. IMPORTANTE: 6ara restablecer el valor acumulado del 1)O 4 los bits de estado despu,s de *ue el rengln 1)O se .ace &also, usted debe programar una instruccin de reset !1E(# con la misma direccin en otro rengln. Cuando el procesador cambia del modo 1E0 1un o 1E0 )est al modo 1E0 6rogram o 1E0 $ault !&allo remoto#, o la alimentacin es perdida mientras el tempori/ador esta tempori/ando pero todav3a no llega al valor de preseleccin, lo siguiente ocurre- )imer Enable >it !EN# permanece seleccionado. )imer )iming >it !TT# permanece seleccionado Kalor Acumulado !ACC# permanece en el valor *ue se *uedo. 1egresando del modo 1E0 1un o 1E0 )est o cuando es restablecida la alimentacin lo siguiente puede pasar- Condicin resultado (i el rengln es verdadero. TT bit permanece seleccionado. EN bit permanece seleccionado. ACC valor permanece igual 4 continua increment2ndose. (i el rengln es &also. TT bit es reseteado. $N bit permanece en ,l 7ltimo estado. EN bit es reseteado. ACC valor permanece en su 7ltimo estado.
ELE$E"TO #EL '!C+I*O #E #'TO E" LO CO"T'#O!E. +a instruccin de contador consta de un elemento de arc.ivo de datos de < Jords. El @ord % es el @ord de control *ue contiene los bits de estado de la instruccin. El @ord " es el valor preseleccionado. El @ord : es el valor acumulado. El @ord de control para la instruccin de contadores inclu4e seis bits de estado, como se indica abajo "; "= "< ": "" "% %P %F %C %D %; %= %< %: %" %% @ord % CU C? ? OK U UA Uso interno @ord " Kalor de preseleccin. @ord : Kalor acumulado. C" L >it de .abilitacin de contador progresivo. C$ L >it de .abilitacin de contador regresivo. $N L >it de terminado. O& L >it de desbordamiento !contador progresivo#. "N L >it de desbordamiento !contador regresivo#. "A L Actuali/ar acumulador !Q(C solamente#. +os valores de preseleccin 4 acumulado para contadores son almacenados con signo orientado de n7meros enteros. Kalores negativos son almacenados en el &ormato complemento a dos. Asignar la direccin a contadores usando el siguiente &ormato. C&-e.s'b $ormato EGplicacin C.:e.s/* C Arc.ivo de contador . 7mero de arc.ivo. 7mero ; es el arc.ivo por omisin. Un n7mero de arc.ivo entre "%-:;; puede ser usado si se necesitan mas contadores. : Elemento delimitador. e 7mero de elemento El rango va desde %-:;; estos son elementos de < Jords ver &igura arriba . Elemento de @ord. s (ubelemento. / ?elimitador. ) >it. ejemplos de direccionamiento- C3:1/23 o C3:1/C" >it de .abilitacin de contador ascendente. C3:1/20 o C3:1/C$ >it de .abilitacin de contador descendente. C3:1/24 o C3:1/$N >it de terminado. C3:1/25 o C3:1/O& >it de desbordamiento progresivo. C3:1/22 o C3:1/"N >it de desbordamiento regresivo. C3:1/21 o C3:1/"A >it de actuali/ar acumulador !Q(C solamente#. C3:1.2 o C3:1.PRE Kalor de preseleccin. C3:1.5 o C3:1.ACC Kalor acumulado del contador. C3:1.2/1 o C3:1.PRE/1 >it % del valor preseleccionado. C3:1.5/1 o C3:1.ACC/1 >it % del valor acumulado. COMO #"NCIONAN LO CONTA$ORE: +a siguiente &igura demuestra cmo &unciona un contador. El valor de conteo debe permanecer en el rango de E<:,CDF a B<:,CDC. (i el valor de conteo va por encima de B<:,CDC o por debajo de E<:,CDF, se establece un bit de estado de desbordamiento superior !OK# o de desbordamiento in&erior !U#. Un contador puede restablecerse a cero usando la instruccin de restablecimiento !1E(#. -45789: 1 ;457898 !C)U# CO)A?O1 A(CE?E)E CO)A?O1 ?E(CE?E)E !C)?# $E)OR$AMIENTO $E)OR$AMIENTO IN#ERIOR "PERIOR COU"T U% (CTU). CO)A?O1 A(CE?E)E !CU# !?# I()1UCCIO ?E (A+I?A +a instruccin contador arriba !C)U# es una instruccin de salida retentiva la cual cuenta las transiciones &alsa a verdadera del rengln *ue puede ser causado por eventos ocurriendo en el programa !desde lgica interna o mediante dispositivos de campo eGterno#, tales como viajes de objetos pasando por un detector o actuando un interruptor de &inal de carrera. Cuando las condiciones del rengln para una instruccin C)U .an reali/ado una transicin de &alsa a verdadera, el valor acumulado es incrementado en un valor de uno, siempre *ue el rengln *ue contiene la instruccin C)U se eval7e entre estas transiciones. +a .abilidad del contador para detectar transiciones de &also a verdadero depende de la velocidad !&recuencia# de la seRal de entrada. IMPORTANTE: +a duracin de activado 4 desactivado de una seRal de entrada no debe ser m2s r2pida *ue la eGploracin multiplicada por :G !asumiendo un ciclo de trabajo de ;%S#. El valor acumulado es retenido cuando las condiciones del rengln vuelven a .acerse &alsas. El conteo acumulado se retiene .asta *ue es reseteado por una instruccin reset !1E(# *ue tiene la misma direccin del contador .abilitado, o .asta *ue otra instruccin en el programa sobrescribe el valor. KA+O1 ACU0U+A?O ?E+ CO)A?O1 COU) U6 Counter C;-% 6reset ":% Accum % )IT $E ETA$O Count u- o<er.lo= *it O& '*it 25(. El bit de desbordamiento de conteo progresivo es seleccionado cuando el valor acumulado pasa a E<:,CDF !de B<:,CDC# 4 continua contando progresivamente desde all3, 4 permanece establecido .asta *ue se presenta una de las siguientes condiciones- se ejecuta una instruccin 1E( *ue tiene la misma direccin *ue la instruccin C)U, o bien el conteo s, decremento .asta ser menor o igual a B<:,CDC con una instruccin C)?. $one *it $N '*it 24(. El bit de terminado es seleccionado cuando el valor acumulado es igual o ma4or *ue el valor de preseleccin, 4 permanece establecido .asta *ue el valor acumulado se .ace menor *ue el preseleccionado. )ambi,n s, resetea cuando una instruccin 1E( es aplicada Count u- ena*le *it C" '*it 23(. El bit de .abilitacin de conteo progresivo es seleccionado cuando las condiciones de la instruccin C)U son verdaderas. El bit es reseteado cuando cual*uiera de las condiciones del rengln se .ace &alsas o una instruccin 1E( teniendo la misma direccin *ue la instruccin C)U es .abilitada. +as instrucciones C)U pueden contar mas all2 del valor de preseleccin. Cuando el conteo continua pasando el valor de preseleccin 4 alcan/a <:,CDC B", una condicin de sobre&lujo resulta. Esto es indicado cuando el bit de sobre&lujo !OK# es seleccionado. )u puedes resetear el bit de sobre&lujo .abilitando una instruccin 1E( teniendo la misma direccin *ue la instruccin C)U. )u tambi,n puedes resetear el bit de sobre&lujo decrementando el contador a un valor menor o igual a <:,CDC con una instruccin C)?. El valor acumulado es retenido despu,s de *ue la instruccin C)U se .ace &alsa, 4 cuando la alimentacin es removida de, 4 restaurada al procesador. )ambi,n el estado de los bits O o O$$ del contador como el de terminado, 4 sobre&lujo son retentivos. El valor acumulado 4 los bits de control son reseteados cuando la apropiada instruccin 1E( es .abilitada. El bit CU siempre es seleccionado antes de entrar a los modos 1E0 1un o 1E0 )est COU"T #O," (CT#) CO)A?O1 ?E(CE?E)E !C?# !?# I()1UCCIO ?E (A+I?A El contador descendente C)? es una instruccin de salida retentiva *ue cuenta las transiciones del rengln de &alsas a verdaderas. +as transiciones del rengln pueden ser causadas por sucesos *ue ocurren en el programa como por ejemplo- partes *ue se despla/an 4 pasan por un detector o activan un interruptor de &inal de carrera. Cuando las condiciones del rengln para una instruccin C)? .an reali/ado una transicin de &alsa a verdadera, el valor acumulado s, decrementa en un valor de uno, siempre *ue el rengln *ue contiene la instruccin C)? se eval7e entre estas transiciones. +os conteos acumulados se retienen cuando las condiciones del rengln se vuelven a .acer &alsas. El conteo acumulado se retiene .asta *ue es reseteado por una instruccin reset !1E(# *ue tiene la misma direccin *ue el contador. )IT $E ETA$O Count do=n under.lo= *it "N ')it 22(. El bit de desbordamiento de conteo regresivo es seleccionado cuando el valor acumulado pasa a B<:,CDF !de E<:,CDC# 4 continua contando regresivamente desde all3. 5 permanece COU) ?O@ Counter C;-" 6reset ":% Accum % establecido .asta *ue se .abilita una instruccin 1E( *ue tiene la misma direccin *ue la instruccin C)?, o bien el conteo se incrementa .asta ser ma4or o igual a B<:,CDC con una instruccin C)U. $one *it $N '*it 24(. El bit de terminado es seleccionado cuando el valor acumulado es igual o ma4or *ue el valor preseleccionado. 5 permanece seleccionado .asta *ue el valor acumulado se .ace menor *ue el preseleccionado. Count do=n ena*le *it C$ '*it 20(. El bit de .abilitacin de conteo regresivo es seleccionado cuando las condiciones del rengln son verdaderas. 5 permanece establecido .asta *ue las condiciones del rengln se .acen &alsas, o bien una instruccin 1E( *ue tiene la misma direccin *ue la instruccin C)? es .abilitada. El valor acumulado se retiene despu,s de *ue la instruccin C)? se .ace &alsa, o cuando la alimentacin al procesador se retira 4 luego se restablece. Adem2s, el estado de activacin o desactivacin de los bits de determinado, 4 desbordamiento in&erior del contador es retentivo. El valor acumulado 4 los bits de control se restablecen cuando la instruccin 1E( apropiada es ejecutada. +os bits C? siempre se .abilitan antes de introducir los modos 1E0 1un o 1E0 )est. UO #E L' I"T!UCCI-" !EET (!E) -----!1E(#--- Instruccin de salida. Use una instruccin 1E( para restablecer un tempori/ador o contador. Cuando la instruccin 1E( es ejecutada, restablece los datos *ue tienen la misma direccin *ue la instruccin 1E(. Uso de una instruccin 1E( para un- El procesador restablece ,l- )empori/ador !o use una instruccin 1E( con una instruccin )O$#. Kalor ACC en % >it ? >it )) >it E Contador. Kalor ACC en % >it OK >it U >it ? >it CU >it C? Control. Kalor 6O( en % >it E >it EU >it ? >it E0 >it E1 >it U+ I 4 $? van al 7ltimo estado
ENTEN$IEN$O EL CICLO $E OPERACI>N $EL PLC. Con el programa lgico introducido en el controlador, el colocar el controlador en el modo de marc.a inicia un ciclo operativo. El ciclo operativo del controlador consta de una serie de operaciones reali/adas secuencial 4 repetidamente, a menos *ue sean alteradas por la lgica de su programa. eGploracin de entrada tareas diversas eGploracin de programa servicio de comunicacin eGploracin de salidas ". E?-loracin de entrada: El tiempo re*uerido por el controlador para eGplorar 4 leer todos los datos de entradasI t3picamente se reali/a en segundos. :. E?-loracin de -ro6rama: El tiempo re*uerido por el procesador para ejecutar las instrucciones en el programa. El tiempo de eGploracin del programa varia dependiendo de +as instrucciones usadas 4 del estado de cada instruccin durante el tiempo de eGploracin. Im-ortante. +as subrutinas e instrucciones de interrupcin dentro de su programa lgico pueden causar desviaciones en la secuencia del ciclo de operacin. <. E?-loracin de salida: El tiempo re*uerido por el controlador para eGplorar 4 escribir todos los datos de salidaI t3picamente se reali/a en segundos. =. er<icio de comunicaciones: +a parte del ciclo de operacin en la *ue se e&ect7a la comunicacin con otros dispositivos, tales como una terminal de programacin o monitoreo. ;. Pre-aracin -re<ia , tareas di<ersas: El tiempo dedicado a la administracin de la memoria 4 actuali/acin de tempori/adores 4 registradores internos.