PRCTICA N 7

Diseo de Circuitos Digitales Utilizando Circuitos Combinacionales MSI

1. OBJETIVO:

1.1 Familiarizar al estudiante con el funcionamiento de circuitos combinacionales MSI
comerciales como: multiplexores, decodificadores BCD a 7 segmentos, Display. etc.

2. TRABAJO PREPARATORIO

2.1 Consulte el funcionamiento de los circuitos integrados: 74154, 7443, 74138,74155
y 74156. Presente un resumen del funcionamiento general de estos circuitos
integrados.

- 74154

Este circuito integrado, contiene a un decodificador de 4 a 16 lneas, o bien un demultiplexor
de 1 a 16. Cuenta con 4 entradas de datos o seleccin para el caso del demux, 2 entradas de
habilitacin y 16 salidas. Para una determinada combinacin de entradas, se activa en nivel
bajo la salida correspondiente. Para que e funcionamiento del CI sea el correcto ambas
entradas de habilitacin deben estar en nivel lgico bajo.

G1: 0 lgico
G2: 0 lgico.

Distribucin de pines:



Tabla de funcionamiento:

INPUTS OUTPUTS
G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H


Condiciones de Operacin recomendadas por el fabricante:


SN74154
UNIT
MIN NOM MAX
VCC 4.75 5 5.25 V
VIH 2 V
VIL 0.8 V
VOH 2.4 3.4 V
VOL 0.2 0.4 V
IOH -0.8 mA
IOL 16 mA
IIH 40 A
IIL -1.6 mA
TA 0 70 C


- 7443

Este circuito integrado contiene a un decodificador de cdigo Exceso 3 a decimal. Tiene 4
entradas para el nmero en cdigo EXC 3, y 10 salidas, las cuales se activan a nivel bajo cuando
la combinacin de entrada exceso 3 equivale al nmero decimal de la salida correspondiente.

Distribucin de pines:



Tabla de Funcionamiento:

N
74LS43
EXCESS 3 INPUT
D C B A
DECIMAL OUTPUT
0 1 2 3 4 5 6 7 8 9
0 L L H H L H H H H H H H H H
1 L H L L H L H H H H H H H H
2 L H L H H H L H H H H H H H
3 L H H L H H H L H H H H H H
4 L H H H H H H H L H H H H H
5 H L L L H H H H H L H H H H
6 H L L H H H H H H H L H H H
7 H L H L H H H H H H H L H H
8 H L H H H H H H H H H H L H
9 H H L L H H H H H H H H H L
INVALID
H H L H H H H H H H H H H H
H H H L H H H H H H H H H H
H H H H H H H H H H H H H H
L L L L H H H H H H H H H H
L L L H H H H H H H H H H H
L L H L H H H H H H H H H H

Condiciones de Operacin recomendadas por el fabricante:

SN74LS43
UNIT
MIN NOM MAX
VCC 4.75 5 5.25 V
VIH 2 V
VIL 0.8 V
VOH 2.4 3.4 V
VOL 0.2 0.4 V
IOH -0.8 mA
IOL 16 mA
IIH 40 A
IIL -1.6 mA
TA 0 70 C


- 74LS138

Este circuito integrado contiene a un decodificador de 3 a 8 lneas o bien a un demultiplexer de
1 a 8 lneas, que cuenta que tres entradas de habilitacin. Para el funcionamiento del
decodificador, todas las entradas de habilitacin deben estar activadas. Este CI es usado para
aplicaciones de alta velocidad como decodificadores de direccin de memorias o en
aplicaciones que requieren enrutamiento de datos.

G1: 1 lgico
G2A, G2B: 0 lgico.

Este decodificador, recibe como entradas tres seales que fungen como entradas de seleccin,
cuya combinacin binaria activar la salida respectiva; es decir, recibe tres seales como
entrada y activa solo 1 de 8 salidas posibles, en base a la combinacin de entrada. Cabe anotar
que las salidas del decodificador 74LS138, son negadas.

Distribucin de Pines:


Tabla de Funcionamiento:

Condiciones de Operacin recomendadas por el fabricante:

SN74LS138
UNIT
MIN NOM MAX
VCC 4.75 5 5.25 V
VIH 2 V
VIL 0.8 V
VOH 2.7 3.4 V
VOL 0.35 0.5 V
IOH -0.4 mA
IOL 8 mA
IIH 20 A
IIL -0.4 mA
TA 0 70 C

- 74LS155, 74LS156

Estos dos circuitos integrados contienen a dos decodificadores de 2 a 4, o bien a dos
demultiplexores de 1 a 4; la diferencia entre estos integrados est en que para el caso del
74LS155, sus salidas son de tipo Totem Pole, mientras que las salidas del 74LS156, las salidas
son de tipo colector abierto.

Distribucin de Pines:


Cada circuito interno cuenta con 4 salidas, dos entradas de seleccin, una de datos y una de
habilitacin. Como decodificador, recibe los datos en A y B, y en base a la combinacin binaria
de los mismos, se activa la salida correspondiente en 0L. Como demultiplexer, las entradas A
y B sirven de entradas de enrutamiento de datos hacia la salida correspondiente.

Condiciones de operacin recomendadas por el fabricante:


Tabla de funcionamiento:




Mediante la combinacin de los dos circuitos integrados contenidos en el chip, se puede
obtener un decodificador de 3 a 8 o demultiplexer de 1 a 8.














2.2 Consulte el funcionamiento de los circuitos integrados: 7446, 7447, 7448, 7449.
Indique diferencias entre estos circuitos integrados.

7446
Los integrados 46 y 47 poseen salidas activas
en 0L diseadas para manejar VLEDs de
nodo comn o indicadores incandescentes
directamente, y el 48 y 49 poseen salidas
activas en 1L para manejar buffers de
lmpara o VLEDs de ctodo comn. Todos
estos circuitos excepto el 49 poseen
controles full ripple-blanking input/output y
entradas lamp test. El 49 incorpora un
blanking input directo.



7447

Este decodificador acepta cuatro lneas de BCD (8421) de entrada, genera sus
complementos internamente y decodifica los datos con siete compuertas AND/OR.
Cada segmento de salida garantiza 24 mA en el estado ON (Bajo) y soporta 15V en la
posicin OFF (Alto) con una corriente mxima de fuga de 250 mA. Posee entradas
auxiliares como Blanking, Lamp Test y Funciones de Supresin de Cero. Se debe usar
resistencias para limitar la corriente, que por lo general son de 330 .
La entrada de Lamp Test debe estar en estado alto, conectando esta entrada a tierra,
lleva simultneamente a todas las entradas a tierra. Este control en estado activo lleva
a que se enciendan todas luces del display. Bastante til, para la comprobacin del
estado del mismo.
Una seal baja en la entrada de Blanking va a suprimir solamente al carcter 0. Una
seal baja en la salida del Blanking es suministrado para suprimir al carcter 0 de la
siguiente etapa si se desea. Una seal baja en la salida del Blanking cortocircuitara esta
salida a tierra.


Distribucin de Pines




7448
Este circuito integrado es un decodificador de BCD a display de 7 segmentos para
display de ctodo comn. La tecnologa empleada es TTL, por lo que se deber
alimentar a +5V en el terminal marcado como Vcc y a masa en el terminal marcado con
GND. La lgica es positiva (+5V = 1 lgico; 0V = 0 lgico). Las 7 salidas del decodificador
se conectan al segmento del display correspondiente. El encendido o no de cada uno
de los segmentos del display depende de la tabla de verdad del 74LS48 que se puede
consultar a continuacin. La entrada DP permite el control del encendido o no del
punto decimal del display.

Las funciones de las entradas de control, son similares a la del CI 7447.
Distribucion de Pines


La funcin principal de estos integrados es la
decodificacin de un numero BCD, a 7 bits,
con el fin de habilitar a un display de 7
segmentos. La diferencia entre estos radica en
que el CI 7447 se usa para displays de nodo
Comn y el CI 7448 se usa para display de
Ctodo Comn.





2.3 Consulte el funcionamiento, distribucin de pines y la tabla de funcin de los
circuitos integrados: 7485, 74C85. Presente un resumen del funcionamiento
general de estos circuitos integrados.

El circuito integrado 74LS85, es un comparador de magnitud de 4 bits al igual que el
circuito integrado 74C85; es decir, recibe como entradas a dos nmeros de 4 bits cada
uno, y la salida correspondiente a la relacin entre las entradas (A<B, A=B, A>B), se pondr
en nivel alto, mientas las dems permanecen en nivel bajo. Estos circuitos cuentan adems
con tres entradas en cascada, que permiten conectar las salidas de un comparador, a las
entradas en cascada del siguiente, y de esta forma operar con nmeros de mayor nmero
de bits. Las entradas en cascada son: A<B, A=B y A>B.

La diferencia entre el 74LS85 y el 74C85, es la distribucin de pines, ya que le
funcionamiento es el mismo.

Distribucin de pines:



Tabla de Funcionamiento:



Condiciones de operacin recomendadas:
SN74LS85, 74C85
UNIT
MIN NOM MAX
VCC 4.75 5 5.25 V
VIH 2 V
VIL 0.8 V
VOH 2.4 3.4 V
VOL 0.2 0.4 V
IOH -0.4 mA
IOL 16 mA
IIH 20 A
IIL -1.6 mA
TA 0 70 C

2.4 Consulte el funcionamiento, distribucin de pines y la tabla de funcin de los
circuitos integrados: 74157, 74158. Presente un resumen del funcionamiento
general de estos circuitos integrados.

74157


Un multiplexor digital es un circuito
combinacional que selecciona
informacin binaria de una de
muchas lneas de entrada y la dirige a
una sola lnea de salida. La seleccin
de una lnea de entrada est
controlada por un conjunto de lneas
de seleccin. En forma normal, hay
2
n
lneas de entrada y n lneas de
seleccin cuyas combinaciones bit
determinan cul entrada se
selecciona.
En algunos casos, dos o ms
multiplexores se encapsulan en un
paquete CI. Las entradss de seleccin
y de habilitacin en una unidad mltiple de CI pueden ser comunes a todos los
multiplexores.

74158

Cuatro Selectores de Datos/Multiplewers
de 2-lneas-a-1-lnea comandos por una
entrada de seleccin (S) comn.
Es igualmente parecido al 74157 pero
presenta los datos con inversin para
minimizar los tiempos de propagacin.
Para habilitar la entrada Enable (E) es
activo BAJO. Cuando E es ALTO, todas las
salidas (Z) se fuerzan ALTO sin tener en
cuenta todas las otras entradas.
La diferencia que tienes este integrado
con el 74157 es que las salidas de este
integrado estn complementadas con
respecto a las salidas del 74157.


2.5 Consulte el funcionamiento y distribucin de pines de los displays de 7
segmentos (tanto nodo comn como ctodo comn) y de los displays
hexadecimales TIL311. Compare estos dos tipos de displays y presente ventajas,
desventajas, diferencias, etc.

Display de nodo comn y ctodo comn.- Una forma sencilla para mostrar
informacin numrica para que el usuario la pueda entender es mediante un arreglo
de 7-segmentos [a, b, c,., g], con este arreglo se pueden formar los dgitos del 0 al 9;
para esto normalmente se emplea un LED para cada segmento. Para formar los
respectivos dgitos algunos LEDs se encienden mientras otros permanecen apagados.
Para comandar el encendido y apagado se emplean decodificadores: Existen dos tipos
de arreglos: 1) los nodos de los 7 LEDs que forman el arreglo estn conectados a un
punto comn, el cual est a Vcc [display de 7-segmentos de nodo comn] y 2) los
ctodos de los 7 LEDs que forman el arreglo estn conectados a un punto comn, el
cual est a tierra (GND) [display de 7-segmentos de ctodo comn].







Disposicin de pines de un display













TIL 311 Display hexadecimal con decodoficador.- El display y la lgica MSI-TTL se
encuentra en el mismo circuito integrado. Contiene un retenedor de 4-bits, un
decodificador, y un arreglo de 4x7 LEDs para los caracteres y 2 LEDs ms para punto
decimal [dp] comandados externamente. Este decodificador acepta un nmero binario
de 4-bits y muestra la informacin en hexadecimal.


Los resultados que se observan en el display TIL311 para los valores de los datos
binarios en los retenedores de entrada se muestran en la siguiente figura.




Ventajas y Desventajas

- Las conexiones de un display 7 segmentos es ms fcil debido a que tiene menos pines y
no tiene un decodificador en el mismo display. Por lo tanto el costo del display de 7
segmentos es menor
- El display de 7 segmentos solo necesita 7 Leds, y no consume mucha energa por lo que
trabaja en baja potencia y su resultado es excelente por su buena luminancia
- Con el display hexadecimal se puede tener las comas en los dos lados del display para
poder tener ms comodidad
- El display de 7 segmentos necesita un decodificador para mostrar el nmero que
deseemos en cambio para el hexadecimal ya lo tiene incorporado






2.6 Disear un circuito que realice la resta del numero A de 4 bits con el menor de
dos nmeros B y C (tambin de 4 bits). Todos los nmeros estn codificados en el
sistema binario natural. El numero A, el nmero menor de B y C as como el
resultado deben ser mostrados en dispays. Si los nmeros B y C son iguales,
encender un led y el resultado ha de ser igual al nmero A. Utilizar los circuitos
integrados que sean necesarios.



2.7 Bibliografa
www.datasheetcatalog.com
http://www.datasheetcatalog.com/datasheets_pdf/7/4/1/5/74154.shtml
http://meteo.ieec.uned.es/www_Usumeteog/comp_comb_decodificadores.html
http://www.docstoc.com/docs/12426312/Sistemas-digitales-Carlos-Novillotomo-3
http://lc.fie.umich.mx/~jrincon/elec3-cap7.pdf
http://www.esi.uclm.es/www/isanchez/teco/tema4.pdf
http://focus.ti.com/docs/prod/folders/print/sn74154.html
http://focus.ti.com/lit/ds/symlink/sn74ls138.pdf
http://focus.ti.com/lit/ds/symlink/sn74ls155a.pdf
http://focus.ti.com/lit/ds/symlink/sn7446a.pdf

ESCUELA POLITCNICA NACIONAL
FACULTAD DE INGENIERIA ELCTRICA Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES



PREPARATORIO DE:

Sistemas Digitales



Prctica #: 7 Tema: Diseo de Circuitos Digitales Utilizando Circuitos
Combinacionales MSI


Fecha de Realizacin: 2012 / 11 / 09
Ao mes da



Realizado por:

Alumno (s): Santiago Calle Grupo:

(Espacio Reservado)
Fecha de entrega: ____ / ____ / ____ f. ______________________
ao mes da Recibido por:
Sancin: ________________________________________________





Perodo: Julio 2012










GR8
ESCUELA POLITCNICA NACIONAL
FACULTAD DE INGENIERIA ELCTRICA Y ELECTRNICA
LABORATORIO DE SISTEMAS DIGITALES



PREPARATORIO DE:

Sistemas Digitales



Prctica #: 9 Tema: Contadores


Fecha de Realizacin: 2012 / 11 / 09
Ao mes da



Realizado por:

Alumno (s): Santiago Calle Grupo:

(Espacio Reservado)
Fecha de entrega: ____ / ____ / ____ f. ______________________
ao mes da Recibido por:
Sancin: ________________________________________________





Perodo: Julio 2012










GR8