Professional Documents
Culture Documents
t
r
e
s
)
Les principau- effets des interconne-ions
Rebonds
dpassements
Dformation
Michal Beuve / IPNL/ UCB Lyon1 35
A
Retard
dpassements
chos
Attnuation
Les interconne-ions tous les ni$eau-
Michal Beuve / IPNL/ UCB Lyon1 36
Ni$eau 45 sur la puce
Michal Beuve / IPNL/ UCB Lyon1 37
Local : l < 1 mm ; R > 500 /m
Intermed. : 3 4 mm ; R > 100 /m
Global : l < 10 20 mm ; R < 100 /m
Ni$eau 67 La conne-ion par bondin) filaires
Michal Beuve / IPNL/ UCB Lyon1 38
C.I.
Substrat
C.I.
C.I.
C.I.
Substrat
Ni$eau 6 7 1onta)e de la puce
A
B
C
D
Michal Beuve / IPNL/ UCB Lyon1 39
A
Wire
bonding
B
TAB
D
Bump
Flip chip
C
Direct
L (pH) 1000-3000 500-2000 < 100 < 10
C (fF) "10-50" 20-40 < 10 < 1
R (m )
30-100 13-50 "2-6" <1
Continuit
lectromagntique
NON Faible Bonne Excellente
C.I.
Substrat Substrat
Ni$eau 65 le bo+tier (pac8a)in))
Michal Beuve / IPNL/ UCB Lyon1 40
Ni$eau 659 le 1ulti C0ip 1odule
Michal Beuve / IPNL/ UCB Lyon1 41
1ulti C0ip 1odule
Michal Beuve / IPNL/ UCB Lyon1 42
Le ni$eau 659
200x300 mm 20x30 mm
Michal Beuve / IPNL/ UCB Lyon1 43
11 Multichip Multichip
module module
11 Multichip Multichip
module module
1 Carte 1 Carte 1 Carte 1 Carte
Ni$eau 659
Michal Beuve / IPNL/ UCB Lyon1 44
Ni$eau 659 7 Int!)ration :(
Michal Beuve / IPNL/ UCB Lyon1 45
Plan du cours
Fabrication des circuits
Composants lmentaires associes (diode, transistor),
Diode
Transistor
Mmoire
Connexion et boitier
Michal Beuve / IPNL/ UCB Lyon1 46
Connexion et boitier
Vitesse de fonctionnement, consommation et Vitesse de fonctionnement, consommation et
performances. performances.
Obsolescence programme Obsolescence programme
100
1000
10000
100000
1000000
M
i
l
l
i
o
n
s
d
e
t
r
a
n
s
i
s
t
o
r
s
/
p
u
c
e
Microprocesseurs
Mmoires
La loi de 1oore
Michal Beuve / IPNL/ UCB Lyon1 47
0,001
0,01
0,1
1
10
1965 1970 1975 1980 1985 1990 1995 2000 2005 2010 2015
Anne
M
i
l
l
i
o
n
s
d
e
t
r
a
n
s
i
s
t
o
r
s
/
p
u
c
e
Gnrations technologiques (nm)
250
300
Lignes denses (DRAM half pitch), (nm)
La r!duction des dimensions
Michal Beuve / IPNL/ UCB Lyon1 48
0
50
100
150
200
1997 1999 2001 2003 2006 2009 2012
Lignes isoles (MPU), (nm)
MPU : Micro-Processing Units
1000m3
1m3
DRAM
Tores magntique
1K
La r!duction des dimensions
Michal Beuve / IPNL/ UCB Lyon1 49
1dm3
1cm3
1950
64K
64M
1K
1970
1M
1990
16G
2010
Volume dun Mbit de mmoire
1000
10000
F
r
q
u
e
n
c
e
d
'
h
o
r
l
o
g
e
e
n
M
H
z
P
a
s
m
i
n
i
e
n
n
a
n
o
m
t
r
e
s
Intgration / Vitesse
Michal Beuve / IPNL/ UCB Lyon1 50
10
100
1975 1980 1985 1990 1995 2000 2005 2010 2015
Pas (nm)
Fclock Cost
Fclock Perf
F
r
q
u
e
n
c
e
d
'
h
o
r
l
o
g
e
e
n
M
H
z
P
a
s
m
i
n
i
e
n
n
a
n
o
m
t
r
e
s
Les points cl!s5 "uel"ues !tapes
Anne 1997-2001 2003-2006 2009-2012
Besoins en technologie des
semi-conducteurs
Dimensions (nm) lignes denses 250-150 130-100 70-50
Dimensions (nm) lignes isoles 200-140 120-100 70-35
Millions Transistors/cm
2
4-10 18-39 84-180
Niveaux d'interconnexions 6-7 7-8 8-9
Michal Beuve / IPNL/ UCB Lyon1 51
Niveaux d'interconnexions 6-7 7-8 8-9
Besoins en technologie
d'assemblage et de packaging
Puissance (W) 1,2-61 2-96 2,8-109
Dimension de puce (mm
2
) 50-385 60-520 70-750
Tension (V) 1,2-2,5 0,9-1,5 0,5-0,9
Nombre d'I/O 100-900 160-1475 260-2690
Source S.I.A. roadmap 98
20
25
30
35
40
45
R
e
t
a
r
d
(
p
s
)
Gate
Inter Cu+Low k
Total Cu + low k
Inter Al+SiO
2
Total Al+SiO
2
Al : 3 cm
Low k : k = 2
Cu : 1,7 cm
SiO
2
: k = 4
Ligne : paisseur 0,8 m
longueur 43 m
Les interconne-ions5 le point cl!
Michal Beuve / IPNL/ UCB Lyon1 52
0
5
10
15
20
100 200 300 400 500 600
Gnration (nm)
R
e
t
a
r
d
(
p
s
)
longueur 43 m
0,28m
0,18m
Les interconne-ions5 le point cl!
L longueur de ligne
h hauteur de ligne
w largeur de ligne
s espace entre les
deux lignes
Michal Beuve / IPNL/ UCB Lyon1 53
deux lignes
pitch = w+s
s w
L
RC
.
2
0
=
Les limitations dues au- interconne-ions
1900
2400
2900
F
r
q
u
e
n
c
e
d
'
h
o
r
l
o
g
e
(
M
H
z
)
Cu-Low k
Al-low k
Cu-SiO2
Al-SiO2
Michal Beuve / IPNL/ UCB Lyon1 54
400
900
1400
40 60 80 100 120 140 160 180 200 220 240
Dimensions (nm)
F
r
q
u
e
n
c
e
d
'
h
o
r
l
o
g
e
(
M
H
z
)
Plan du cours
Fabrication des circuits
Composants lmentaires associes (diode, transistor),
Diode
Transistor
Mmoire
Connexion et boitier
Michal Beuve / IPNL/ UCB Lyon1 55
Connexion et boitier
Vitesse de fonctionnement, consommation et Vitesse de fonctionnement, consommation et
performances. performances.
Obsolescence programme Obsolescence programme
&bsolescence pro)ramm!e ;
d!finition
Dure de vie technique
Dure moyenne pendant laquelle un composant, un produit
rpond aux fonctions pour lesquels il a t conu.
Obsolescence programme (ou la dsutude planifie)
Soppose la recherche de stabilit, fiabilit
Vise crer un bien en prvoyant sa date de dsutude.