Professional Documents
Culture Documents
CIRCUITOS COMPARADORES
DE TENSION
Objetivos:
4.1 INTRODUCCION
Un comparador de tensin convierte seales de forma
analgica en seales de forma binaria o cuadrada.
Este circuito compara una seal de entrada analgica
Vi, con una tensin de referencia normalmente fija
VR, el nivel de la tensin de referencia puede ser cero
,como puede tener un valor positivo o negativo.
Las principales desventajas son:
La salida cambia entre los lmites fijados por los
voltajes de saturacin.
Uo Ad (U U )
Si U U Ud0 Uo Ucc
Si U U Ud0 Uo Ucc
Si U + > U - , la diferencia es positiva, luego esta diferencia
es multiplicada por la ganancia en lazo abierto (que es
muy elevada), como consecuencia, la salida es muy
elevada. Por otro lado, se ve limitada por la tensin de
alimentacin +Ucc. Si U + < U - , entonces el voltaje
aplicado es negativo, luego la salida es -Ucc.
a) Con inversin.-
Figura 4.1
Uo AdU d Ad U U , con U 0; y U U i
Entonces:
Uo Ad U i
Si Ui 0 Uo Ucc
S i U i 0 U o U cc
Ui
Si Ui 0 Uo Ucc
b) Sin inversin
Ui 0 Uo Ucc
Ui
Uo=-Ucc
a) Con inversin
De la estructura tenemos:
UR U , y Ui U
Uo AdUd Ad (U R U i )
Si UR Ui Ud 0 Uo Ucc
Si UR Ui Ud 0 Uo Ucc
+Ucc
UR
Ui<UR
Si UR Ui Ud 0 Uo Ucc
Si UR Ui Ud 0 Uo Ucc
b) Sin inversion
Uo Ad (U U ) Ad (Ui U R )
Si Ui U R Ud 0 Uo Ucc
Si Ui U R Ud 0 Uo Ucc
+Ucc
Ui
UR
Si Ui U R Ud 0 Uo Ucc
Si Ui U R Ud 0 Uo Ucc
a) Con inversin
Si Ud 0 Uo Ucc
Para.Uo Ucc U RS
R1
Ucc
R1 R2
R1
Ucc
R1 R2
Uo=+Ucc
URS
Ui
U HIS U RS U RI
2 R1
Ucc
R1 R2
b) Sin inversion
La estructura es la siguiente
UU+
I1 I2 0
U Ui U Uo
0
R1
R2
Despejando U+
RUo
UiR2
1
R1 R2 R1 R2
Si U+>U-Ud>0Uo=+Ucc
R2Ucc
UiR2
U
R1 R2 R1 R2
Si Ui>0(sigue creciendo)Uo sigue en +Ucc, si
reducimos Ui se puede encontrar el punto de
conmutacion,que ocurre cuando U+=U-=0
Ui Ucc
UiL
UiS
R1
R2
U iI
La tension de salida Uo pasa de +Ucc a Ucc,Si la tension sigue
decreciendo Uo=-Ucc. Ahora si la tension de entrada varia desde
el punto mas negativo hacia el punto mas positivo la salida Uo
cambia a +Ucc, cuando U+=U-=0.
R1
U i U cc
R2
U iS
U IS
U iI
U iS
Ui
Uo=-Ucc
a) Con inversin
Si Ud 0 Uo Ucc
Si Ud 0 Uo Ucc
Uo=Ad(UR-Ui)
UR
R1
R2
Uo
UQ
R1 R2
R1 R2
U RS
R1
R2
Ucc
UQ
R1 R2
R1 R2
URS
U RI
R1
R2
Ucc
UQ
R1 R2
R1 R2
UB
U Q R2
R1 R 2
Intervalo de histeresis
U HIS U RS U RI
U
H IS
2U c c .R1
R1 R 2
b)Sin inversion
U-=UR
Para U+, por superposicion:
Ui . R 2
Uo .R1
R1 R 2 R1 R 2
Ucc.R1 Ui.R2
UR
R1 R2 R1 R2
Despejando Ui, tenemos:
U R ( R 1 R 2 ) Ucc . R 1
Ui
R2
R2
U iI
UiI
U R ( R1 R2 ) Ucc.R1
Ui
R2
R2
U iS
UiS
De la curva caracterstica:
Intervalo de histeresis
VHIS
2Ucc.R1
R2
UB
U R ( R1 R 2 )
R2
Caso 1: vi <VrefI<VrefS
V2 Ad Vref I vi V2 Vcc
V1 Ad vi Vref S V1 Vcc
V2 Ad VrefI vi V2 Vcc
V1 Ad vi VrefS V1 Vcc
Vo=VCESAT=0
Si Vp > Vn entonces (Transistor en corte).
Vo=+Vcc
Si Vp < Vn entonces
(Transistor en saturacin)
Vo=+Vcc
Si Vp > Vn entonces
(Transistor en corte).
Vo=0
Simulacion
C1
2.7nF
R3
1000k
R7
LM741
2
4
-
VOS1
10k
OUT
3
+ 7
U1
OS2
V+
R2
1
4
-
VOS1
100k
6
5
LM741
2
OUT
3
R5
1k
+ 7
U2
OS2
V+
V1
15
1
6
5
R4
1k
V3
VOFF = 0
VAMPL = 5V
FREQ = 2000Hz
R1
470k
R6
47k
0
V2
15
Formas de onda
20V
10V
0V
-10V
-20V
15.0ms
15.5ms
V(U1:OUT)
V(V3:+)
16.0ms
V(C1:2)
16.5ms
Time
17.0ms
17.5ms
18.0ms