PRCTICA 8: FLIP - FLOP

Diego Manchay
dmanchay@est.ups.edu.ec
Curso 5 G2
24Junio, 2014.
Universidad Politcnica Salesiana.
RESUMEN: La prctica presente tiene como ayuda
a ejercitar el diseo de circuitos secuenciales o
biestables en donde el valor actual de las salidas
depende no solo del valor actual de las entradas, sino
tambin de la historia del sistema. Es decir, las
variables de salida dependen del tiempo, de este modo
implementamos un elemento que puede almacenar
informacin.

PALABRA CLAVE: Circuitos Secuenciales,

Biestables, almacenar informacin.

OBJETIVO GENERAL:
Realizar el diseo y simulacin de los FLIP FLOP
utilizando compuertas y circuitos MSI.

OBJETIVO ESPECIFICO:

Analizar e implementar circuitos digitales con

transistores y resistencias

valores de las salidas, en un determinado momento, no

dependen exclusivamente de los valores de las entradas
en ese instante, sino que dependen tambin de los que
estuvieron presentes con anterioridad.
Los circuitos lgicos secuenciales se dividen
bsicamente en dos grupos:
Los circuitos asincrnicos y los circuitos sincrnicos,
los primeros pueden cambiar los estados de sus salidas
como resultado del cambio de los estados de las
entradas, mientras que los circuitos sincrnicos pueden
cambiar el estado de sus salidas en instantes de tiempo
discretos bajo el control de una seal de reloj.
2.1. FLIP-FLOP Bsico R-S (Reset-Set):
Se puede construir uno fcilmente utilizando dos
compuertas NAND o NOR conectadas de tal forma de
realimentar la entrada de una con la salida de la otra,
quedando libre una entrada de cada compuerta, las
cuales sern utilizadas para control Set y Reset.

Realizar el diseo y simulacin de un

semisumador, sumador y un sumador
Realizar un sumador completo usando dos
tipos de integrados de multiplexores el 74151
y el 74153.

2.- MARCO TERICO

Lgica Secuencial
En la lgica secuencial a diferencia de la lgica
combinatoria se hace uso de un elemento bsico
llamado flip-flop. El FLIP-FLOP es un elemento de
memoria que almacena un bit de informacin. Algunos
textos usan este nombre para referirse a los cerrojos,
pero en la mayora de las publicaciones se hace la
diferencia entre FLIPFLOP y latch. Este ltimo
trmino es el que traducimos como cerrojo.

Figura 1. FLIP-FLOP Bsico R-S con compuertas

NOR y NAND
2.2. FLIP-FLOP D:
En este circuito no existe la posibilidad de que las dos
entradas estn a nivel alto ya que posee un inversor
entre la una y la otra de tal modo que R = ~S, observa
la figura 116, aqu se supone la entrada Dato a nivel 0.

Los circuitos lgicos secuenciales tienen la capacidad

de memorizar informacin, en consecuencia, los
Figura 2. FLIP-FLOP D con entrada Dato a nivel 0.

MATERIALES.

Fuente de poder universal DC

Circuitos integrados 7408, 7432,
Resistencias varias de preferencia de 330 ohmios
Diodos Leeds verdes y rojos u otros.
Proto board.
DIP Switch.

4. PROCEDIMIENTO.
Realizar la implementacin de un FLIP - FLOP tipo RS
con
compuertas.
Compruebe
su
tabla
de
funcionamiento:

Figura 4: Diagrama lgico de un FLIP FLOP con NOR

implementado de la parte primera del ensayo
4.1. PARTE N2
Dibuje las formas de onda de las siguientes figuras:
Figura N 3: Circuito a Implementar.
4.1. PARTE N1
Realizar la simulacin e implementacin del circuito
de la figura N3.

Figura 6: Circuito de un FLIp FLOp tipo J-K con la

tabla de verdad de funcionamiento.

Figura 4: Diagrama lgico de un FLIP FLOP con

NAND implementado de la parte primera del ensayo

Figura 7: Diagramas de secuencia y de funcionamiento

de los FLIP FLOP tipo J-K.

5. ANLISIS Y RESULTADOS
En los siguientes diagramas realizamos el
funcionamiento de un FLIP FLOP tipo J-K con preset y
clear en la cual se destaca la seal de reloj con franco
de bajada y con salida de Q.(COLOR ROJO).

Una vez realizados las conexiones se procede a tomar

los resultados en cada una de estos circuitos en este
caso la lgica de combinacin o de encendido de los
Leds como se ve en la figura N 9.

Figura 9: Circuito implementado de un FLIP FLOP

Tabla N1; funcionamiento del FLIP FLOP.

En la tabla1
Encontramos la tabla de verdad
implementada en el circuito en la que tenemos 2
entradas set y reset y la salida adquiere valores segn
la configuracin de estas entradas.

6. CONCLUSIONES

Figura 8: Diagramas de secuencia y de funcionamiento

de los FLIP FLOP tipo J-K.

El Biestable posee dos entradas Set y Reset que

trabajan con un mismo nivel de seal, provee dos
salidas, una salida normal Q que refleja la seal de
entrada Set y otra Q que es el complemento de la
anterior. Si comparas los dos FLIP-FLOP
representados en la figura 1, vers que slo difieren en
los niveles de seal que se utilizan, debido a la tabla de
verdad que le corresponde a cada tipo de compuerta.
Este suele presentar un estado indeterminado cuando
sus dos entradas R y S se encuentran en estado alto

Los FLIP FLOP nos permiten el almacenamiento de

datos de un Bit en este caso, las memorias actuales
estn basadas en FLIP FLOP.
La implementacin con compuertas bsicas como
AND NOT y NOR se las pueda remplazar con
compuertas NAND y NOR debido a su negacin en su
salida.

7. RECOMENDACIONES
Al conocer que son circuitos TTL debemos saber la
distribucin de pines del integrado a utilizar para
polarizarlos
correctamente
para
su
mejor
funcionamiento por ejemplo conectando a VCC y a
GROUND los pines adecuados

8. REFERENCIAS
[1] Novillo Carlos M. CAP 4: Multivibradores y
Biestables Sistemas Digitales, primera Edicin.
Ecuador. pp 94-104. 2009
[2] Ronald J. Tocci CAP 11- Dispositivos de
Memoria Sistemas Digitales principios y aplicaciones,
Dcima edicin. Editorial Pretice hall. pp 623-645.