DISEO DIGIAL CON VHDL.

Catedrtico: Ingeniero Antonio Rojon Trevio.

Alumno: Perla Berenice Gallardo Carrillo.
ING. ELECTRNICA.

Noviembre de 2014.

Diseo Digital con VHDL.

TEORA DE MQUINAS DE ESTADO:

La teora de mquinas de estado es el nombre con el que se conocen
los mtodos de Anlisis y Diseo de Circuitos Secuenciales Sincrnicos.
Las mquinas de estado son circuitos secuenciales que se encuentran
constituidos por una etapa combinacional y una etapa de memoria,
relacionadas de tal forma que conforman un sistema secuencial para algn
propsito especial. Los registros y contadores con entradas asincrnicas
son ejemplos de este tipo de sistemas secuenciales.

Diseo Digital con VHDL.

Mquinas de Mealy y Moore

Las mquinas de Mealy y Moore son circuitos sncronos. Un circuito
sncrono es un circuito digital en el cual sus partes estn sincronizadas por
una seal de reloj.
En un circuito sncrono ideal, cada cambio en los diferentes niveles lgicos
es simultneo. Estas transiciones se realizan despus de un cambio de
nivel de una seal llamada reloj. Idealmente la entrada a cada elemento
de almacenamiento alcanza su valor final antes de que la siguiente seal
de reloj ocurra, por lo tanto el comportamiento de un circuito se puede
predecir exactamente. Se requiere se cierto retardo para cada operacin
lgica, por lo que existe una mxima rapidez en el que cada sistema
sncrono puede responder. El anlisis de un diagrama de tiempos puede
darnos esta rapidez. Mquinas de Mealy y Moore
Las mquinas de Mealy y Moore son circuitos sncronos. Un circuito
sncrono es un circuito digital en el cual sus partes estn sincronizadas por
una seal de reloj.
En un circuito sncrono ideal, cada cambio en los diferentes niveles lgicos
es simultneo. Estas transiciones se realizan despus de un cambio de
nivel de una seal llamada reloj. Idealmente la entrada a cada elemento
de almacenamiento alcanza su valor final antes de que la siguiente seal
de reloj ocurra, por lo tanto el comportamiento de un circuito se puede
predecir exactamente. Se requiere se cierto retardo para cada operacin
lgica, por lo que existe una mxima rapidez en el que cada sistema
sncrono puede responder. El anlisis de un diagrama de tiempos puede
darnos esta rapidez.

Diseo Digital con VHDL.

Mquina de Mealy.
Una mquina de Mealy es una tupla de 6 (S, S0, , , T, G), que consiste
de:
Un conjunto finito de estados (S)
Un estado inicial S0 el cual es un elemento de (S)
Un conjunto finito llamado alfabeto de entrada ()
Un conjunto finito llamado alfabeto de salida ()
Una funcin de transicin (T: S S)
Una funcin de salida (G: S )

Una mquina de Mealy es una mquina de estados finita, donde las salidas
estn determinadas por el estado actual y la entrada. Esto significa que en
el diagrama de estados se incluye una seal de salida para cada arista de
transicin. Por ejemplo, en la trayectoria de un estado 1 a un estado 2, si
la entrada es cero la salida puede ser uno, y se debe poner sobre la arista
la etiqueta 0/1. Por ejemplo, tenemos una mquina, podemos suponer
que fue construida con dos flip-flops. De acuerdo al diagrama, esta
mquina puede estar en uno de los siguientes tres estados:
q1q0=0
q1q0=01
q1q0=11

Diseo Digital con VHDL.

En este caso, tenemos una mquina Mealy que tambin posee una sola
entrada designada como x. La forma de leer este diagrama de estado es la
siguiente: Si la mquina se encuentra en el estado q1q0=00, entonces de
acuerdo con la notacin en el vrtice, 1/1, si se le aplica a la mquina una
entrada de 1 entonces en el siguiente "pulso de reloj" transicionar al
estado q1q0=01 produciendo una salida de 1. Y por el contrario, si est en
ese estado deq1q0=00 y se le aplica a la mquina una entrada de 0,
entonces en el siguiente "pulso de reloj" la mquina transicionar al
estado q1q0=11 produciendo una salida de 1.

Modelo de Mealy.

Diseo Digital con VHDL.

Mquina de Moore.
Una mquina de Moore se define como una tupla (secuencia finita) de
5{S, , , T, G} que consiste de:
Un conjunto finito de estados (S)
Un conjunto finito llamado alfabeto de entrada ()
Un conjunto finito llamado alfabeto de salida ()
Una funcin de transicin (T: S S) que dirige a cada estado y a
una entrada al siguiente estado.
Una funcin de salida (G: S ) que dirige a cada estado al alfabeto de
salida.
El nmero de estados en una mquina de Moore es mayor o igual al
nmero de estados a su correspondiente mquina de Mealy.

En contraste, la salida de una mquina de estado finito Moore (mquina de

Moore), depende solo del estado actual y no depende de la entrada actual.
Por lo tanto, los estados de una mquina de Moore son la unin de los
estados de la mquina de Mealy y el producto cartesiano de estos estados
y alfabeto de entrada (posibles entradas).

Diseo Digital con VHDL.

Modelo de Moore.

Diseo Digital con VHDL.

Diferencias.

Mquina de Mealy
La salida depende del estado actual
y de las entradas
Por lo regular, tienen menos
nmero de estados
Es menos estable
Para probar un circuito, primero se
hace el cambio en la entrada X y
despus se da el pulso de reloj
Las salidas se encuentran en la
arista

Mquina de Moore
La salida depende slo del estado
actual
El nmero de estados es mayor o
igual a la mquina de Mealy
Es ms estable
Para probar un circuito, primero se
da el pulso de reloj y despus se
hace el cambio en la entrada X
Las salidas se encuentran dentro del
estado

Diseo Digital con VHDL.

Mquina de estado finito.

Un autmata finito (AF) o mquina de
computacional que
realiza cmputos en
una entrada para producir una salida.

estado
forma

finito es un modelo
automtica
sobre

Este
modelo
est
conformado
por
un alfabeto,
un
conjunto
de estados finitos, una funcin de transicin, un estado inicial y un
conjunto de estados finales. Su funcionamiento se basa en una funcin de
transicin, que recibe a partir de un estado inicial una cadena de
caracteres pertenecientes al alfabeto (la entrada), y que va leyendo dicha
cadena a medida que el autmata se desplaza de un estado a otro, para
finalmente detenerse en un estado final o de aceptacin, que representa la
salida.
La finalidad de los autmatas finitos es la de reconocer lenguajes
regulares, que corresponden a los lenguajes formales ms simples segn
la Jerarqua de Chomsky.
Formalmente, un autmata finito es una 5-tupla (Q, , q0, , F) donde:

es un conjunto finito de estados;

es un alfabeto finito;
es el estado inicial;
es una funcin de transicin;
es un conjunto de estados finales o de aceptacin.

Diseo Digital con VHDL.

El diagrama de bloques representativo de esta mquina se muestra en la

figura 1.1. Donde se observa que las salidas del sistema son tanto
sincrnicas como asincrnicas.

Fig. 1.1 Mquina de estados de Mealy.

Los circuitos secuenciales se caracterizan por tener una etapa

combinacional y otra de memoria conformada por flip-flops. En la figura
1.2. Se puede observar un ejemplo particular de este tipo de circuitos, el
cual corresponde a una Maquina de estado de Mealy. Observe que hay
salidas que dependen de la etapa de memoria y hay una salida que
depende directamente de la etapa combinatoria.

Diseo Digital con VHDL.

Fig. 1.2. Circuito secuencial de ejemplo.

Diseo Digital con VHDL.