Transistores de Efecto de Campo

TRANSISTORES DE EFECTO DE CAMPO (FET)
OSWALDO JOS MACHADO, JESS ALFREDO GMEZ
Valencia, 09 de Octubre de 2014
Transistores FET
Facultad de Ingeniera UC
ndice
ndice de guras
1.
Caracteristicas generales del transistor de efecto de campo (FET)
2.
Clasicacin de los transistores FET
3.
Transistor de efecto de campo de unin (JFET)
3.1.
Estructura de fabricacin del JFET
3.2.
Simbolo circuital del JFET
3.3.
Principio de funcionamiento
3.4.
Ecuaciones caracteristicas del transistor JFET
8
11
4.
Transistor de efecto de campo de xido metlico (MOSFET)
13
5.
MOSFET tipo empobrecimiento
13
5.1.
Estructura de fabricacin del MOSFET tipo empobrecimiento
14
5.2.
Simbolo circuital del MOSFET tipo empobrecimiento
15
5.3.
Principio de funcionamiento del MOSFET de empobrecimiento
16
6.
MOSFET de acumulacin
17
6.1.
Estructura de fabricacin del MOSFET de acumulacin
17
6.2.
Smbolo circuital del MOSFET tipo enriquecimiento
18
6.3.
Principio de funcionamiento del MOSFET de enriquecimiento
19
7.
7.1.
7.2.
Regiones de operacin
22
En el JFET
22
En transistor MOSFET:
24
8.
Modelo hibrido de pequea seal a frecuencias intermedias del FET
27
9.
Aplicaciones los FETS
28
ndice de figuras
1.1.Amplicadores a) controlado por corriente, b) controlado por voltaje
3.1.Estructura bsica del JFET de canal n
3.2.Analoga del agua para el mecanismo de control de un FET
3.3.Simbolos circuitales de los JFET canal n y canal p
3.5.Efecto de la tensin
V DS .
El canal se estrecha de la zona del drenador
3.4.Polarizacin del JFET

3.6.Caracteristica
3.7.La tensin
I D Vs V DS
V GS
8
8
para
V GS = 0V
modula la anchura del canal
10
11
3.8.Obtencin de la curva de transferencia a partir de la caracteristicas de drenaje
12
5.1.MOSFET tipo empobrecimiento de canal n
14
5.2.MOSFET de empobrecimiento canal p
15
5.3.Simbolo circuital para el MOSFET tipo empobrecimiento canal n
15
5.4.Simbolo circuital para el MOSFET tipo empobrecimiento canal p
15
Transistores FET
5.5.Polarizacin del MOSFET de deplexin
16
5.6.Funcionamiento del MOSFET de deplexin canal n
16
5.7.Reduccin de los portadores libres en un canal debido a un potencial negativo

en la terminal de compuerta.
17
6.2.Smbolos de (a) y (b) MOSFET tipo enriquecimiento de canal n y (c) y (d)

MOSFET tipo enriquecimiento de canal p
18
6.1.MOSFET tipo enriquecimiento de canal n
18
V GS >0V.
19
6.3.Polarizacin del MOSFET de acumulacin
19
6.4.Efecto de
6.5.Efecto
V GS
; a)
V GS = 0V
b)
V GS
20
6.6.Efecto de la tensinV DS . El canal se estrecha ms en la zona del drenador.
V DS para una valor de V GS constante.

7.1.Curva caracterstica V DS contra I D
7.2.Para V DS < V DSsat el JFET se comporta como una resistencia
V GS
6.7.Caracterstica
ID
20
21
22
variable con
7.3.Zona de ruptura. Las lneas correspondientes a los distintos valores de
23
V GS
se
cruzan
24
7.4.Caractersticas ideales de un JFET de canal n.
24
7.5.Caractersticas ideales de un MOSFET de acumulacin canal n
25
V DS < V DSSAT el MOSFET se comporta como una resistencia variable

con V GS
7.7.Para V DS > V DSSAT el MOSFET se comporta como una fuente de corriente
controlada con la tensin V GS .
26
7.8.Caractersticas ideales de un MOSFET de deplexin canal n
26
7.9.Lmites de funcionamiento
27
8.1.Modelo de pequea seal a frecuencias intermedias del FET
27
9.1.Circuito generador de diente de sierra
28
9.2.Modelo de un circuito recortador o modulador
28
9.3.Modelo de un circuito digital
29
7.6.Para
25
Transistores FET
1.
Caracteristicas generales del transistor de efecto de campo

(FET)
El transistor de efecto de campo (Field Eect Transistor, FET) es un dispositivo de

tres terminales que se utiliza en varias aplicaciones que coinciden, en gran medida, con
las del transistor BJT. Los FETs son dispositivos
unipolares
pues, a diferencia de los
transistores bipolares, operan solo con portadores mayoritarios. Una de las diferencias
entre los dos tipos de transistor radica en el hecho de que el transistor BJT es un
dispositivo
voltaje
controlado por corriente,
mientras que el transistor FET es
controlado por
(gura 1.1), donde el voltaje en una de las terminales controla la cantidad de
corriente a travs del dispositivo. Existen dos tipos principales de FET: el transistor de
efecto de campo de unin (JFET) y el transistor de efecto de campo semiconductor de
xido metalica (MOSFET).
Figura 1.1.
Amplicadores a) controlado por corriente, b) controlado
por voltaje
Que quiere decir el trmino
efecto de campo?
En los transistores FET se crea un campo elctrico que controla la anchura del camino
de conduccin del circuito de salida sin que exista contacto directo entre la magnitud
controlada (corriente) y la magnitud controladora (tensin)
Entre otras de las caracteristicas generales de los transistores FET en comparacion
a los transistores BJT, destacan:
El FET posee una alta impedancia de entrada.
A un nivel de 1M, ex-
cede por mucho los niveles de resistencia de entrada tpicos de las conguraciones
del transistor BJT, lo que es una caracteristica muy importante en el diseo de
amplicadores de ca (corriente alterna) lineales. Esto proporciona a los FET una
posicin de ventaja a la hora de ser utilizados en circuitos amplicadores
4
Transistores FET
Los FET son mas estables a la temperatura que los BJT,
y en ge-
neral son mas pequeos que estos ltimos mencionados (BJT), lo que los hace
particularmente tiles en chips de circuitos integrados.
el transistor BJT presenta mayor sensibilidad a los

cambios en la seal aplicada, es decir, la variacin de la corriente de salida
Sin embargo,
es mayor en los BJT que en los FET para la misma variacin de la tensin
aplicada. Por ello, tpicamente, las ganancias de tensin en alterna que presentan
los amplicadores con BJT son mucho mayores que las correspondientes a los
FET.
De forma anloga a como en los transistores bipolares existen dos tipos npn y
pnp, en los transistores de efecto de campo se habla de transistores FETs de canal
n y de canal p.
se pueden comportar como

si se tratasen de resistencias o condensadores, lo que posibilita la
Una caracterstica importante de los FET es que
realizacin de circuitos utilizando nica y exclusivamente transistores FET.
2.
Clasificacin de los transistores FET
Entre los transistores de efecto de campo se pueden distinguir dos grandes grupo:

Transistor de efecto de campo semiconductor de xido metalica
(MOSFET).
3.
El JFET (
Junction Field Eect Transistor ) es un dispositivo de tres terminales con
una terminal capaz de controlar la corriente entre las otras dos. Se pueden distinguir
dos grandes tipos:
JFET de canal n
JFET de canal p
3.1.
Estructura de fabricacin del JFET.
En la gura 3.1 se ha representado la
construccin bsica de un JEFT de canal n. Podemos observar como la mayor parte de

la estructura es de material tipo n ligeramente dopado formando un canal con contactos
hmicos en ambos extremos (terminales de
Drenaje r y Fuente ). Este canal se encuentra
inserto entre dos regiones de compuerta tipo p+ (material tipo p fuertemente dopado)
con sendos contactos hmicos que constituyen los terminales de
Puerta.
En algunos
casos los dos terminales de puerta estn accesibles (JFET de doble puerta) aunque lo
ms habitual es que ambos terminales estn cortocircuitados teniendo un nico terminal
de
Puerta
(dispositivo de tres terminales).

5
Transistores FET
En ausencia de potencial aplicado, las dos uniones pn que aparecen estn sin polarizar. El resultado es una regin de vaciamiento o
zona de deplexin
(regin carente
de portadores libres) de forma similar a la que se vio en su da al analizar en el diodo la unin p-n en ausencia de polarizacin. Es importante recordar que una regin
de empobrecimiento no contiene portadores libres, y por consiguiente es incapaz de
conducir.
Figura 3.1.
D =
Drenaje:
Estructura bsica del JFET de canal n
(Del ingls Drain). Es el terminal por al que salen los portadores del
dispositivo (los electrones en el JFET de canal n y los huecos en el de canal p).
Fuente: (Del ingls Source). Es el terminal por el que entran los portadores.
G = Puerta: (Del ingls Gate). Es el terminal mediante el que se controla la corriente
S =
de portadores a travs del canal.

Las analogas rara vez son perfectas y en ocasiones pueden ser engaosas, pero la del
agua de la gura 3.2 da una idea del control del JFET en la compuerta y de lo apropiado
de la terminologa aplicada a las terminales del dispositivo. La fuente de presin de agua
puede ser vinculada al voltaje aplicado del drenaje a la fuente, el cual establece un ujo
de agua (electrones) desde el grifo (fuente). La compuerta gracias a una seal aplicada
(potencial), controla el ujo de agua (carga) dirigido hacia el drenaje. Las terminales
de drenaje y la fuente se encuentran en los extremos opuestos del canal, como se indica
en la gura 3.2 porque la terminologa corresponde al ujo de electrones.
6
Transistores FET
Figura 3.2.
3.2.
Analoga del agua para el mecanismo de control de un FET
Simbolo circuital del JFET.
A continuacin se muestran los simbolos circui-
tales del JFET canal n y JFET canal p (gura 3.3)
Figura 3.3.
Simbolos circuitales de los JFET canal n y canal p
Como se puede observar, la diferencia en el smbolo entre ambos tipos reside en el

sentido de la echa del terminal de puerta (G). En el JFET de canal n el terminal de
puerta se representa con una echa entrante al dispositivo, mientras que en el de canal
p es saliente. Recordar que el sentido de la echa indica el sentido de circulacin de la
corriente si la unin pn correspondiente estuviera polarizada en directa.
Para el funcionamiento ms habitual, los transistores de canal n se polarizan aplicando una tensin positiva entre drenaje y fuente
y fuente
V GS .
En el caso del JFET de canal p la tensin
V GS
VDS
y una tensin negativa entre puerta
De esta forma, la corriente circular en el sentido de drenador a fuente.
VDS
a aplicar debe ser negativa y la tensin
positiva, de esta forma la corriente uir en el sentido de la fuente hacia el drenaje.
(Figura 3.4)
7
Transistores FET
Figura 3.5.
Efecto de la tensin
V DS .
Figura 3.4.
3.3.
El canal se estrecha de la zona del drenador
Polarizacin del JFET
Principio de funcionamiento.
3.3.1. Inuencia de V DS .
En primer lugar, se analizar el efecto que sobre el dispo-
sitivo tiene la variacin de la tensin
VDS
aplicada entre los extremos del canal. Para
ello, se supondr que inicialmente la tensin

de
V DS
V GS = 0V
y se ir aumentando el valor
desde 0V.
Al establecer una tensin
V GS = 0V
los terminales de
fuente y puerta
estn al
mismo potencial, por tanto la zona de deplexin del lado de la fuente ser semejante a
la que se tena en condiciones de no polarizacin. En el instante en que se aplique una
tensin
VDS ,
los electrones se vern atrados hacia el lado del
una corriente
corrientes
ID
drenaje, establecindose
I D en el sentido mostrado en la Figura 3.5. Bajo estas condiciones las

e I S sern iguales y se vern nicamente limitadas por la resistencia
drenaje y la fuente. Es importante notar que

polarizadas en inversa, con lo cual la corriente a su
elctrica que presenta el canal entre el

ambas uniones p-n se encuentran
travs ser prcticamente nula.
Transistores FET
Cuando se aplica una tensin
VDS ,
(por ejemplo, 2V en la Figura 3.5) esta se dis-
tribuir a lo largo del canal, que en un principio y para tensiones pequeas, se puede
suponer uniforme. De esta forma, si se presta atencin en la polarizacin inversa de
las uniones pn, se puede observar como stas estn ms inversamente polarizadas de
la zona del drenaje que de la zona de la fuente. Si se recuerda que la anchura de la
zona de carga de espacio en una unin pn polarizada en inversa es tanto mayor cuanto
mayor sea dicha polarizacin inversa, se tendr que la anchura de estas zonas deplexin
son tanto mayores cuanto ms cerca del
drenaje
se este ubicado, o lo que es lo mismo,
la anchura efectiva del canal ser menor en la parte del
fuente.
VDS
Para valores pequeos de la tensin
drenaje
que en la parte de la
aplicada, el estrechamiento del canal no
ser importante, por lo que el dispositivo se comporta, en esencia, como una
resistencia
de forma que la relacin entre la tensin aplicada y la corriente que circula por el
dispositivo ser lineal tal y como establece la Ley de Ohm. Sin embargo, a medida
que se aumenta la tensin aplicada, el estrechamiento del canal se va haciendo ms
importante, lo que lleva consigo un aumento de la resistencia y por tanto un menor
incremento en la corriente ante un mismo incremento de la tensin aplicada. (gura3.6)
Si se continua aumentando la tensin
VDS ,
el canal se estrecha cada vez ms, espe-
cialmente cerca de la zona del drenaje, hasta que ambas zonas de deplexin de tocan.
La tensin
VDSSAT
VDS
para la cual se produce el estrangulamiento del canal se denomina
(gura 3.6.b). Para tensiones
VDS
aplicadas superiores a este valor, la pen-
diente de la curva (I D vsVDS ) se satura, hacindose aproximadamente cero, mantenindose la corriente
ID
prcticamente constante a un valor denominado
I DSS
(Corriente
drenaje-fuente de saturacin) que es la mxima corriente que podemos tener para un

determinado JFET (caracterstico para cada JFET). (Figura 3.6.c).
Transistores FET
Figura 3.6.
3.3.2. Inuencia de V GS .
VGS < 0V ,
Caracteristica
I D Vs V DS
para
Si se supone, en primer lugar
V GS = 0V
VDS = 0V ,
para valores de
las uniones pn estn polarizadas inversamente. Una polarizacin inversa de
dichas uniones incrementa el ancho de la zona de deplexin disminuyendo la anchura

efectiva del canal n. Por tanto la resistencia del canal aumenta, de manera que en la
zona de comportamiento hmico, es decir, para valores pequeos de la tensin
10
VDS ,
Transistores FET
Figura 3.7.
aplicada donde la relacin
mas negativa sea
VGS .
La tensin
ID
(Figura
Por ltimo, para tensiones
V GS
modula la anchura del canal
VsVDS es lineal, la pendiente ser tanto menor cuanto
??).
V GS
sucientemente negativas, podra llegar a cerrarse
por completo el canal, aun cuando
V DS = 0V .
Esto sucede cuando la tensin
alcanza o disminuye por debajo del valor de tensin llamadoV GSOf f .
V GSOf f
V GS
es un valor
caracteristico de cada JFET, ya que indica el voltaje por debajo del cual (recordar que
se est hablando de valores negativos de tensin) el canal est completamente vaciado
no habiendo posibilidad de circulacin de corriente (I D
la corriente
VDS
= 0) por mucho que se aumente
(Salvo que dicha tensin sea lo sucientemente elevada para perforar
las uniones pn polarizadas en inversa.
3.4.
Ecuaciones caracteristicas del transistor JFET.
ID
(3.1)
V GS ,
Como ya se analiz ante-
V GSOf f , controla la cantidad

de corriente de drenaje (ID ). Para un JFET de canal n, el V GSOf f es negativo y para
uno de canal p, el V GSOf f es positivo. Como V GS controla a ID , la relacin entre estas
1
dos cantidades es muy importante. La ecuacin de Shockley dene la relacin entre ID
y V GS de la siguiente forma:
riormente, para un rango de valores
desde 0 hasta
2

V GS
= IDSS 1
V GSOF F
El trmino al cuadrado en la ecuacin (3.1) produce una relacin no lineal entre
V GS la cual genera una curva que

decreciente V GS . Un dato importante radica
entre
ID
crece exponencialmente con la magnitud

en el hecho de que las caracteristicas de
trasnferencia denidas por la ecucacin de Shockley no se ven afectadas por la red en la
1William
Bradford Shockley (1910-1989) coinventor del primer transistor y formulador de la teora

del Efecto de campo empleada en el desarrollo del transistor y el FET
11
Transistores FET
Figura 3.8.
Obtencin de la curva de transferencia a partir de la carac-
teristicas de drenaje
cual se emplea el dispositivo. Tambin se puede tener esta ecuacin (3.1) de la siguiente
forma:
r
VGS = V GSOf f
(3.2)
ID
IDSS
3.4.1. Analisis (grco) de la ecuacin de Shockley.
Se puede obtener la curva de
transferencia a partir de la ecuacin de Shockley o a partir de las caracteristicas de

salida. En la gura 3.8 aparecen dos grcas, con la escala vertical en miliamperes en
cada una. Una de ellas es la grca
V DS .
ID
contre
V GS , en tanto que en la otra es ID
contra
Con las caractersticas de drenaje de la derecha del eje Y, se puede trazar una
lnea horizontal de la regin de saturacin de la curva denotadaV GS

El nivel de corriente resultante para ambas curvas es
la curva
V GS = 0
ID
IDSS .
=0
V al eje
ID .
El punto de interseccin en
contraV GS ser como se muestra, puesto que el eje vertical, se dene como
V.
3.4.2. Resistencia y capacitancia de entrada.
Un JFET opera con su unin compuerta-
fuente porlarizada en inversa. Por lo tanto, la resistencia de entrada en la compuerta

es muy alta. Esta resistencia de entrada elevada es una ventaja de los JFET sobre el
transistor bipolar (recordar que el BJT opera con la unin base-emisor polarizada en
directa). Las hojas de datos de los JFET especican frecuentemente la resistencia de
entrada dando un valor para la
corriente inversa de compuerta I GSS es un cierto voltaje
compuerta-fuente. Entonces, la resistencia de entrada puede determinarse usando la

siguiente ecuacin:
12
Transistores FET
RIN
(3.3)
La capacitancia de entrada
C iss

VGS

=
IGSS
de un JFET es considerablemente mas grande que la
de un transistor bipolar, pues el JFET opera con la unin pn polarizada en inversa.

Recordar que una unin pn polarizada en inversa funciona como un capacitor, cuya
capacitancia depende de la cantidad del voltaje inverso.
3.4.3. Resistencia drenaje-fuente.
Como se pudo ver en la curva del drenaje, arriba
de la regin de estrangulamiento, la corriente del drenaje es relativamente constante

dentro de un rango de voltajes drenaje-fuente. Por consiguiente, un cambio grande en
V DS
produce slo un cambio muy pequeo en
ID.
La razon de estos cambios es la
resistencia de drenaje-fuente del dispositivo (r ds ):
rds =
(3.4)
VDS
ID
En las hojas de datos especican frecuentemente a este parmetro como una conductancia de salida
g os
o como admitancia de salida
y os .
Los valores tpicos para
rds
son
del orden de varios millares de ohms.
4.
Transistor de efecto de campo de xido metlico (MOSFET)
El MOSFET es la segunda categora del transistor de efecto de campo. Diere del

JFET en que no tiene estructura de unin pn; en vez de ello, la compuerta del MOSFET
est
aislada
del canal mediante una capa de bixido de silicio
(SiO2 ).
Entre ellos, se
pueden distinguir dos grandes grupos:

MOSFET de
MOSFET de
Los terminos
deplexin o de empobrecimiento
acumulacin o de enriquecimiento
enriquecimiento y empobrecimiento
5.
denen su modo de operacin.
MOSFET tipo empobrecimiento
En la presente parte, se ver que las caractersticas de este modelo son bastante
similares a las de un JFET entre las condiciones de corte y saturacin con
IDSS
adicionalmente tiene las tiene las caractersticas que se extienden hasta la regipon de
polaridad opuesta de
V GS .
Ellos a su vez se subdividen en:

MOSFET de deplexin de canal p
MOSFET de deplexin de canal n
13
Transistores FET
Figura 5.1.
5.1.
MOSFET tipo empobrecimiento de canal n
Estructura de fabricacin del MOSFET tipo empobrecimiento.
truccin bsica del MOSFET tipo empobrecimiento de
canal n
de puede apreciar en la
gura 5.1. Se forma una placa de material tipo p a partir de base de

como
La cons-
silicio
y se conoce
sustrato. Es la base sobre la cual se construye el dispositivo. En algunos casos, el
sustrato se conecta internamente a la terminal de fuente. Sin embargo, muchos dispositivos individuales cuentan con una terminal adicional etiquetada SS, lo que produce un
dispositivo de 4 terminales como se muestra en la gura MOSFET tipo empobrecimiento de canal n. La fuente y el drenaje estan conectados mediante contactos metalicos
a regiones tipo n dopadas vinculadas a un canal n como se muestra en la imagen 5.1.
Tambin la compuerta esta conectada a una supercie de contacto metlica aunque
permanece aislada del canal n por una capa de bioxido de silicio (SiO2 ) muy delgada.
SiO2 sea una capa aislante es que no hay una conexin

electrica entre la terminal de compuerta y el canal de un MOSFET.
Ademas la capa aislante de SiO2 en la construccin de un MOSFET es la responsable
de la muy deseable alta impedancia de entrada del dispositivo.
La razn de que la capa de
Por lo general, la resistencia de entrada de un MOSFET es mucho mayor que la de

un JFET tpico, aun cuando la impedancia de entrada de la mayora de los JFET es
sucientemente alta en la mayora de las aplicaciones. A causa de la alta impedancia
de entrada, en esencia la corriente de compuerta (IG ) es de 0 A para conguraciones
polarizadas en cd.
En el caso de un MOSFET tipo empobrecimiento canal p es exactamente a la inversa
de la que aparece en la gura 5.1. Es decir, ahora el sustrato es tipo n y el canal es tipo
p como se muestra a continuacin en la gura 5.2
14
Transistores FET
Figura 5.2.
5.2.
MOSFET de empobrecimiento canal p
Simbolo circuital del MOSFET tipo empobrecimiento.
En la gura 5.3
se puede apreciar el simbolo circuital del MOSFET de deplexin de canal n. Se proporcionan dos simbolos para reejar el hecho de que en algunos casos el sustrato esta
disponible de manera externa, en tanto que otros no. En la gura 5.4 se muestra el
simbolo circuital del MOSFET de deplexin de canal p.
Figura 5.3.
Simbolo circuital para el MOSFET tipo empobrecimiento
canal n
Figura 5.4.
Simbolo circuital para el MOSFET tipo empobrecimiento
canal p
15
Transistores FET
Figura 5.5.
Polarizacin del MOSFET de deplexin
Para el funcionamiento ms habitual, los transistores MOSFET tipo empobrecimiento

se polarizan tal y como aparece en la Figura 5.5.
Los transistores MOSFET de deplexin de canal n se polarizan aplicando una tensin
positiva entre drenador y fuente (V DS ) y una tensin entre puerta y fuente (V GS ) que
puede ser negativa o positiva, segn se ver al analizar el funcionamiento del dispositivo.
De esta forma, la corriente circular en el sentido de drenaje a fuente. En el caso del
MOSFET de acumulacin de canal p, la tensin
tensin
V GS
V DS
a aplicar debe ser negativa y la
positiva o negativa, de esta forma la corriente uir en el sentido de la
fuente hacia el drenaje.
Figura 5.6.
5.3.
Funcionamiento del MOSFET de deplexin canal n
Principio de funcionamiento del MOSFET de empobrecimiento.
este caso, si se aplica una tensin
V GS
En
> 0 (ver gura 5.6), se atraern ms electrones
hacia la zona de la puerta y se repelern ms huecos de dicha zona, por lo que el canal
se ensanchar. Si por el contrario damos valores
V GS
< 0 el efecto ser el contrario,
disminuyndose la anchura del canal (Figura 5.7). En denitiva, se vuelve a tener de

nuevo un efecto de modulacin de la anchura de un canal en funcin de una tensin
16
Transistores FET
aplicada
V GS .
Sin embargo, si se sigue disminuyendo el valor de
V GS
podr llegar
un momento en que el canal desaparezca por completo, esto suceder cuando
V GSOf f .
V DS tendramos
disminuya por debajo de un valor
En cuanto al efecto de la tensin
V GS
exactamente lo mismo que en los
dos casos analizados anteriormente.
Figura 5.7.
Reduccin de los portadores libres en un canal debido a un
potencial negativo en la terminal de compuerta.
6.
MOSFET de acumulacin
Ellos a su vez se subdividen en:

MOSFET de acumulacin de canal p
MOSFET de acumulacin de canal n
6.1.
Estructura de fabricacin del MOSFET de acumulacin.
Como se pue-
de ver en la Figura 6.1 en la que aparece representada la estructura bsica para un

MOSFET de canal n, se parte de una zona de material semiconductor tipo p de silicio
y de nuevo se conoce como sustrato. Como con el MOSFET tipo empobrecimiento,
el sustrato en ocasiones se conecta internamente a la terminal fuente La fuente y el
drenador se conectan de nuevo mediante contactos metlicos a regiones tipo n dopadas,
pero observe que en la gura no existe un canal entre las dos regiones tipo
dopadas.
Esta es la principal diferencia entre la construccin de los MOSFET tipo empobrecimiento y los tipo enriquecimiento:
del dispositivo.
La capa de
SiO2
la ausencia de un canal como componente construido
sigue presente para aislar la plataforma metlica de
la compuerta de la regin entre el drenador y la fuente pero, ahora, simplemente est

separada de una seccin del material tipo p.
17
Transistores FET
Figura 6.2.
Smbolos de (a) y (b) MOSFET tipo enriquecimiento de
canal n y (c) y (d) MOSFET tipo enriquecimiento de canal p
Figura 6.1.
6.2.
MOSFET tipo enriquecimiento de canal n
Smbolo circuital del MOSFET tipo enriquecimiento.
Los smbolos gr-
cos de los MOSFET tipo enriquecimiento de canales n y p se dan en la gura 6.2

La linea punteada entre el drenador (D) y la fuente (S) se selecciona para reejar el
hecho de que no existe un canal entre los dos en condiciones sin polarizacion, la cual
es la nica diferencia entre los smbolos para los MOSFET tipo enriquecimiento y tipo
empobrecimiento.
Para el funcionamiento ms habitual, los MOSFET de acumulacin deben polarizarce
de la siguiente manera: (Figura 6.3). Los transistores MOSFET de acumulacin de
canal n se polarizan aplicando una tensin positiva entre drenador y fuente (V DS ) y
una tensin positiva entre puerta y fuente (V GS ). De esta forma, la corriente circular
18
Transistores FET
Figura 6.4.
Efecto de
V GS
; a)
V GS = 0V
b)
V GS >0V.
en el sentido de drenador a fuente. En el caso del MOSFET de acumulacin de canal p

la tensin
V DS
a aplicar debe ser negativa y la tensin
V GS
negativa, de esta forma la
corriente uir en el sentido de la fuente hacia el drenaje.
Figura 6.3.
6.3.
Polarizacin del MOSFET de acumulacin
Principio de funcionamiento del MOSFET de enriquecimiento.
6.3.1. Inuencia de V GS .
En primer lugar, si aplicamos una tensinV GS
gura 6.4.a) aunque se aplique una tensin
V DS
= 0V ,
(Fi-
no circular corriente alguna por el
dispositivo, ya que la unin de drenaje est polarizada en inversa.

Sin embargo, cuando
V GS
>0V aparece un campo elctrico que lleva a los electrones
hacia la zona de la puerta y aleja de dicha zona a los huecos, no pudindose establecer
una corriente por estar la puerta aislada. Para valores pequeos de esta tensin
V GS
aplicada se crear una zona de carga de espacio (sin portadores), sin embargo, si se
sigue aumentando el valor de esta tensin, la acumulacin de electrones se har lo
sucientemente importante como para decir que tenemos una zona n, es decir, se formar
un canal de tipo n que unir los terminales de drenador y fuente (Figura 6.4.b).
19
Transistores FET
Figura 6.5.
Efecto
De esta forma, cuanto mayor sea la tensin
V GS
V GS
aplicada mayor ser la anchura del
canal formado, es decir, de nuevo se tiene un efecto de modulacin de anchura del canal
con la tensin
V GS .
Por otra parte, se puede apreciar que en este dispositivo se produce un efecto de
variacin de una carga almacenada con una tensin aplicada. Este es precisamente el
efecto que se produce en un condensador. De esta forma, se puede ver que, de alguna
manera, este dispositivo puede comportarse como un condensador.
Si se observa la gura 6.5, se pueude apreciar que el voltaje
V GS
modla el ancho
del canal, pero no basta con que esa tensin sea solo positiva sino que deber superar
un determinado nivel de tensin
6.3.2. Inuencia del voltaje V DS .
Si una vez que se ha formado el canal, se aplica una
tensin positiva, por el canal circular una corriente
ID
en el sentido del drenador hacia
la fuente. Si ahora se presta atencin en la relacin de tensiones

ser
V DS
> 0 se tiene que
V GD
<
V GS
V DS = VGS VGD ,
al
, por lo tanto la anchura del canal ser menor
del lado del drenador. (Figura 6.6)
Figura 6.6.
Efecto de la tensinV DS . El canal se estrecha ms en la
zona del drenador.

De nuevo el comportamiento es el mismo que se ha visto anteriormente para el JFET.
Para valores de tensin
V DS
pequeos, el estrechamiento del canal no ser importante,

20
Transistores FET
Figura 6.7.
Caracterstica
ID
V DS
para una valor de
V GS
constante.
por lo que la relacin entre la tensin aplicada y la corriente que circula ser lineal tal
y como establece la Ley de Ohm. A medida que el valor de
V DS
aumente, el estre-
chamiento comenzar a ser importante, variando la resistencia que presenta el canal y

perdiendo la linealidad de la caracterstica. Hasta que la tensin
V DS
alcance el valor
V DSsat , momento en el cual el canal se habr cerrado por completo. A partir de este
V DS , por encima de este valor V DSsat , la
corriente I D se mantiene constante. (Figura 6.7)
Para niveles de V GS > VT , la corriente de drenaje est relacionada con el voltaje de
de
instante, si seguimos aumentando la tensin
la compuerta a la fuente aplicado por la siguiente relacion no lineal:
(6.1)
ID = k (VGS VT )2
Sabiendo ademas que

(6.2)
VDSsat = VGS VT
21
Transistores FET
El trmino no lineal al cuadrado es el que produce la relacin no lineal (curva) nentre
ID
V GS .
El trmino k es una constante que es una funcin de la construcin del
dispositivo. El valor de k se determina a partir de la siguiente ecuacin (proveniente

de la ecuacn 3.1), donde
ID(encendido)
VG(encencdido). son
los valores de cada uno en un
punto particular de las caractersticas del dispositivo:
k=
(6.3)
7.
7.1.
En el JFET.
ID(encendido)
(VG(encencdido). VT
Regiones de operacin
Regin de trodo: Es tambin conocida como zona hmica; En esta
regin el JFET se comporta como una resistencia lineal cuyo valor se controla mediante
el voltaje entre compuerta y fuente
valores muy pequeos de
para valores de
V DS
V DS
V GS .
Esta resistencia solamente ser lineal para
en DC o con seales de muy baja frecuencia. Se da
inferiores al de saturacin, es decir, cuando
V DS V GS V GSof f .
(Figura 7.1)
Figura 7.1.
La relacin
I D VDS
Curva caracterstica
V DS
contra
ID
en la regin de trodo es parablica, y se describe mediante la
siguiente ecuacin:
"

2 #
VGS
VDS
VDS
I D = IDSS 2 1
V P (VP )
VP
(7.1)
En donde
VP
IDSS
son parmetros del JFET cuyos valores por lo general aparecen
en las caractersticas tcnicas del dispositivo. Para los JFET de canal n

nmero negativo. Ya que
V GS
VP
es un
es siempre negativo, la unin entre compuerta y canal se
mantiene siempre con polarizacin inversa. Esto da como resultado que la corriente de
la compuerta tienda a cero.
La resistencia lineal equivalente del JFET viene dada por la expresin (Figura 7.2):
22
Transistores FET
Figura 7.2.
Para
tencia variable con
V DS
V GS
<
V DSsat
(7.2)
rDS
el JFET se comporta como una resis-
2IDSS
=
VP

1
VGS
1
VP
Para operar dentro de la regin de trodo, el voltaje de drenaje a compuerta debe ser
menor que:
V DG < VP
(7.3)
Regin de estriccin:
Esta regin comprende estados denominados saturacin (Ocurre
cuando el voltaje drenaje-surtidos es menor al voltaje drena-surtidos de saturacin) y

ruptura (Ocurre cuando la tensin inversa es mayor a la tensin de ruptura que nos
ofrece el fabricante, generando as que el dispositivo quede inoperativo); En la regin
de estriccin, las caractersticas de
I D VDS
son (idealmente) lneas rectas horizontales
cuyos mximos se determinan mediante el valor de
V GS .
Se deduce que en estriccin, el JFET opera como una fuente de corriente constante
con el valor de la corriente controlada mediante
V GS , esto ocurre debido al achicamiento
de la regin por la cual circula la corriente debido al aumento del campo elctrico dentro
del transistor, originado por el incremento de la diferencia de potencial entre los puertos
de drenaje y compuerta; adems esta fuente de corriente constante presenta idealmente
una resistencia innita. Tambin, la impedancia de entrada a esta fuente controlada
(observando entre las terminales de control G y S) es idealmente innita. La relacin
de control se obtiene aproximadamente por la ley cuadrtica (Ver ecuacin 3.1).
23
Transistores FET
Figura 7.3.
valores de
Zona de ruptura. Las lneas correspondientes a los distintos
V GS
se cruzan
La regin de estriccin es til para aplicaciones que comprendan el uso del JFET
como un amplicador. Por esta razn a la regin de estriccin se le llama tambin la
regin activa.
Para operar dentro de la regin de estriccin, el voltaje de drenaje a compuerta debe
ser mayor que
V P :
V DG > VP
(7.4)
Curvas caractersticas
Figura 7.4.
7.2.
Caractersticas ideales de un JFET de canal n.
En transistor MOSFET:.
7.2.1. MOSFET de acumulacin:

Regin hmica
24
Transistores FET
Figura 7.5.
Caractersticas ideales de un MOSFET de acumulacin ca-
nal n
Figura 7.6.
Para
V DS < V DSSAT
V GS
el MOSFET se comporta como una
resistencia variable con
Se da para valores de
V T,
V DS ,
inferiores al de saturacin, es decir, cuando
V DS V GS -
Para estos valores de tensin el canal se va estrechando de la parte del drenador,
principalmente, hasta llegar al estrangulamiento completo para
V DSSAT .
En esta zona
el transistor se comporta aproximadamente como una resistencia variable controlada

por la tensin de puerta, sobre todo para valores pequeos de
que nos aproximamos al valor de
V DSSAT ,
y para cada valor de
V DS , ya que a medida
V GS se va perdiendo la
linealidad debido al estrechamiento del canal que se aproxima al cierre.

25
Transistores FET
Figura 7.7.
Para
V DS
>
V DSSAT
el MOSFET se comporta como una
fuente de corriente controlada con la tensin
V GS .
Regin de saturacin:
V DS
de V DS
V DSSAT .
Esta zona se da para valores
>
Ahora la corriente
riante frente a los cambios
y slo depende de la tensin
ID
V GS
permanece invaaplicada. En esta
zona el transistor se comporta como una fuente de corriente controlada por la tensin
de puerta
V GS .
La relacin entre la tensin
V GS
aplicada y la corriente
ID
que circula
por el canal en esta zona viene dada por la ecuacin 6.1
7.2.2. MOSFET de deplexion.
Posee los mismos estados y condiciones de funciona-
miento que el MOSFET de acumulacin, su curva caracterstica es la siguiente:
Figura 7.8.
Caractersticas ideales de un MOSFET de deplexin canal n

26
Transistores FET
En cualquier caso el funcionamiento del transistor debe estar siempre dentro de la

zona marcada por las caractersticas propias del transistor. Es decir no se deben superar
los lmites de
I DM AX
, ni de
V DSSAT
Figura 7.9.
8.
ni por supuesto la curva de la potencia mxima.
Lmites de funcionamiento
Modelo hibrido de pequea seal a frecuencias intermedias del

FET
Las frecuencias intermedias son conjunto de frecuencias de la seal de entrada cuya

longitud de onda es mucho ms pequea que las dimensiones del circuito sin tener en
cuenta las componentes de continua. Cuando una seal vara en el tiempo de forma tal
que sus componentes son de frecuencias intermedias, se dice que es una seal alterna.
El modelo de pequea seal a frecuencias intermedias del FET viene dada por una red
de dos puertas, el cual viene representado por modelos hbridos
Figura 8.1.
Modelo de pequea seal a frecuencias intermedias del FET
Se puede observar que la corriente de puerta es cero, y de salida viene dada por:
(8.1)
ID = gd vDS + gm vGS
Donde gm es la transconductancia y gd es la conductancia de salida

27
Transistores FET
9.
Aplicaciones los FETS
Los FET se utilizan como interruptores tanto en circuitos digitales como analgicos. Las caractersticas no ideales de los dispositivos tienen especial inuencia
en aplicaciones como interruptor analgico y merecen un anlisis especco.
Circuito generador de diente sierra:
Figura 9.1.
Circuito generador de diente de sierra
Circuito recortador o modulador: El amplicador A es bsicamente un amplicador diferencial no inversor utilizado con dos propsitos: aislar la seal de entrada y
mejorar la precisin. La seal de control (vg) es una onda cuadrada entre (-VDD)
y (+VDD) que habilita o no la conduccin de Q1, cuando conduce se produce el
muestreo de la seal de entrada cargando al capacitor a ese valor, si est cortado
el capacitor retiene su carga y mantiene la tensin de salida en el valor deseado.
El circuito seguidor de salida asla al capacitor evitando su descarga y mejorando
el mantenimiento de la tensin de salida.
Figura 9.2.
Modelo de un circuito recortador o modulador

28
Transistores FET
Circuitos digitales: Los circuitos digitales que se realizan utilizando transistores

MOS de canal N se identican como lgica N-MOS; lo que utiliza transistores
P como lgica P-MOS. Si bien originalmente fueron ms usados los dispositivos
de canal P, actualmente los N-MOS son preferidos, pues producen circuitos ms
rpidos y que ocupan menor rea de silicio. Son utilizados en circuitos integrados
de alta escala de integracin como memorias y microprocesadores pero no resultan
apropiados para circuitos de propsitos generales, en esos casos son reemplazados
por circuitos de tecnologa CMOS.
Figura 9.3.
Modelo de un circuito digital
Mientras vi se mantiene en 0 V (nivel bajo) el transistor Q1 no conduce y la salida

permanece en un nivel alto prximo a VDD (VDD-VT2). Cuando vi conmuta a VDD
el transistor Q1 entra en conduccin y la salida conmuta a un nivel mnimo que depende de la relacin entre las resistencias de conduccin de Q1 y Q2 Para un buen
funcionamiento ese nivel debe ser inferior a VT. La salida (vo) ser una onda cuadrada
de VMN a (VDD-VT2) desfasada ciento ochenta grados respecto a la entrada.
29

Transistores de Efecto de Campo

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Transistores de Efecto de Campo

Uploaded by

Copyright:

Available Formats

TRANSISTORES DE EFECTO DE CAMPO (FET)

OSWALDO JOS MACHADO, JESS ALFREDO GMEZ

Valencia, 09 de Octubre de 2014

Caracteristicas generales del transistor de efecto de campo (FET)

Clasicacin de los transistores FET

Transistor de efecto de campo de unin (JFET)

Estructura de fabricacin del JFET

Simbolo circuital del JFET

Ecuaciones caracteristicas del transistor JFET

Transistor de efecto de campo de xido metlico (MOSFET)

MOSFET tipo empobrecimiento

Estructura de fabricacin del MOSFET tipo empobrecimiento

Simbolo circuital del MOSFET tipo empobrecimiento

Principio de funcionamiento del MOSFET de empobrecimiento

Estructura de fabricacin del MOSFET de acumulacin

Smbolo circuital del MOSFET tipo enriquecimiento

Principio de funcionamiento del MOSFET de enriquecimiento

Modelo hibrido de pequea seal a frecuencias intermedias del FET

Aplicaciones los FETS

3.1.Estructura bsica del JFET de canal n

3.2.Analoga del agua para el mecanismo de control de un FET

3.3.Simbolos circuitales de los JFET canal n y canal p

El canal se estrecha de la zona del drenador

3.4.Polarizacin del JFET

modula la anchura del canal

3.8.Obtencin de la curva de transferencia a partir de la caracteristicas de drenaje

5.1.MOSFET tipo empobrecimiento de canal n

5.2.MOSFET de empobrecimiento canal p

5.3.Simbolo circuital para el MOSFET tipo empobrecimiento canal n

5.4.Simbolo circuital para el MOSFET tipo empobrecimiento canal p

5.5.Polarizacin del MOSFET de deplexin

5.6.Funcionamiento del MOSFET de deplexin canal n

5.7.Reduccin de los portadores libres en un canal debido a un potencial negativo

6.2.Smbolos de (a) y (b) MOSFET tipo enriquecimiento de canal n y (c) y (d)

6.1.MOSFET tipo enriquecimiento de canal n

6.3.Polarizacin del MOSFET de acumulacin

6.6.Efecto de la tensinV DS . El canal se estrecha ms en la zona del drenador.

V DS para una valor de V GS constante.

7.3.Zona de ruptura. Las lneas correspondientes a los distintos valores de

7.4.Caractersticas ideales de un JFET de canal n.

7.5.Caractersticas ideales de un MOSFET de acumulacin canal n

V DS < V DSSAT el MOSFET se comporta como una resistencia variable

7.8.Caractersticas ideales de un MOSFET de deplexin canal n

8.1.Modelo de pequea seal a frecuencias intermedias del FET

9.1.Circuito generador de diente de sierra

9.2.Modelo de un circuito recortador o modulador

9.3.Modelo de un circuito digital

Caracteristicas generales del transistor de efecto de campo

El transistor de efecto de campo (Field Eect Transistor, FET) es un dispositivo de

pues, a diferencia de los

controlado por corriente,

mientras que el transistor FET es

(gura 1.1), donde el voltaje en una de las terminales controla la cantidad de

Amplicadores a) controlado por corriente, b) controlado

Que quiere decir el trmino

El FET posee una alta impedancia de entrada.

A un nivel de 1M, ex-

Los FET son mas estables a la temperatura que los BJT,

el transistor BJT presenta mayor sensibilidad a los

se pueden comportar como

realizacin de circuitos utilizando nica y exclusivamente transistores FET.

Clasificacin de los transistores FET

Transistor de efecto de campo de unin (JFET)

Clasicacin de los transistores FET

El transistor de efecto de campo (Field Eect Transistor, FET) es un dispositivo de

(gura 1.1), donde el voltaje en una de las terminales controla la cantidad de

Amplicadores a) controlado por corriente, b) controlado

Junction Field Eect Transistor ) es un dispositivo de tres terminales con

En la gura 3.1 se ha representado la

tales del JFET canal n y JFET canal p (gura 3.3)

positiva, de esta forma la corriente uir en el sentido de la fuente hacia el drenaje.

(gura 3.6.b). Para tensiones

sucientemente negativas, podra llegar a cerrarse

(Salvo que dicha tensin sea lo sucientemente elevada para perforar

trasnferencia denidas por la ecucacin de Shockley no se ven afectadas por la red en la

3.4.1. Analisis (grco) de la ecuacin de Shockley.