Apostila 4a Meca - ATUALIZADA

Cidade de Lorena - SP
Colgio DELTA
Curso de Mecatrnica
TCNICAS DIGITAIS
4 MDULO
TURMA: _____
Aluno:___________________________________
N: ____
Professor: Eduardo de Albuquerque Ligiro

E-MAIL: eduardo_ligiero@yahoo.com.br
I N T R O D U O
No h como negar que com o decorrer dos anos a eletrnica digital vem automatizando e
modernizando todos os ramos de trabalho, desde a indstria at medicina, pesquisas cientficas, transportes,
educao, foras armadas e principalmente na informtica.
Incluindo as reas industriais, os equipamentos digitais cada vez mais fazem parte da rotina da
automao de linhas de produo, montagem, robtica, mquinas de grande porte, sistemas de expedio,
controle de estoque, segurana, consultrios mdicos, sistemas de comunicaes, instituies de ensino, Etc.
Para um bom tcnico em mecatrnica, ter noes bsicas de eletrnica digital um requisito
fundamental para a manuteno e operao de equipamentos dotados desta tecnologia. Proporciona, inclusive,
a adoo de solues rpidas, prticas e eficientes na forma de projetos de circuitos digitais, para a resoluo
de problemas dos mais variados em qualquer rea de atuao.
O material disponibilizado aqui em forma de apostila prope a passagem destes conhecimentos
bsicos, previamente divididos em 2 mdulos (semestres). No mdulo anterior, iniciamos com conceitos de
sistemas de numerao, passando por portas lgicas e lgebra booleana, e terminando com regras e princpios
de projetos bsicos.
Neste mdulo, veremos circuitos combinacionais bsicos, passando por noes de circuitos
seqenciais, at sua concluso com circuitos seqenciais avanados, memrias eletrnicas e conversores de
sinais.
No mais, aproveite e utilize bem este material, se dedique com afinco s aulas e exerccios, estude
bastante e conte comigo para dvidas e problemas de qualquer natureza!!
Prof. Eduardo de A. Ligiro.

E-MAIL: eduardo_ligiero@yahoo.com.br
"Toda grande jornada comea sempre com os primeiros passos"
Tcnicas Digitais - 4 Mecatrnica Colgio Delta
NDICE
I N T R O D U O ........................................................................................................................................................................... 2
I-CIRCUITOS DE COMUTAO (FAMLIAS LGICAS) ......................................................................................................... 3
1- MARGEM DE RUDO ................................................................................................................................................................. 3
2- LGICA POSITIVA E NEGATIVA ............................................................................................................................................ 3
3- FAN-IN E FAN-OUT.................................................................................................................................................................... 4
4- TEMPO DE ATRASO (DELAY) OU DE PROPAGAO ......................................................................................................... 4
5- FAMLIA TTL .............................................................................................................................................................................. 4
A - Porta NAND TTL: .................................................................................................................................................................. 4
B - Porta NOR TTL: ..................................................................................................................................................................... 5
C - OPEN-COLLECTOR: ............................................................................................................................................................ 6
D - TRI-STATE: ............................................................................................................................................................................ 7
E - SCHIMITT-TRIGGER: ........................................................................................................................................................... 7
6- FAMLIA CMOS .......................................................................................................................................................................... 8
A - Circuitos Digitais com MOSFETS: ........................................................................................................................................ 9
B - Lgica MOS complementar: ................................................................................................................................................... 9
C - Inversor CMOS: ..................................................................................................................................................................... 9
D - Porta NAND CMOS: ............................................................................................................................................................ 10
E - Porta NOR CMOS: ............................................................................................................................................................... 11
F - Entradas desconectadas: ...................................................................................................................................................... 11
7- ESCALAS DE INTEGRAO: .......................................................................................................................................................... 12
II - CODIFICADORES E DECODIFICADORES ......................................................................................................................... 13
1- CIRCUITO CODIFICADOR ...................................................................................................................................................... 14
2- CIRCUITOS DECODIFICADORES .......................................................................................................................................... 14
A - Display de tubo Nyxie:.......................................................................................................................................................... 15
B - Display de LEDs:.................................................................................................................................................................. 16
C - Display de 7 segmentos: ....................................................................................................................................................... 17
3- DECODIFICADOR PARA 7 SEGMENTOS ............................................................................................................................. 20
III - MULTIPLEX E DEMULTIPLEX ........................................................................................................................................... 22
1- TERMINAL INIBIDOR .................................................................................................................................................................... 24
2- CIRCUITOS MLTIPLOS ................................................................................................................................................................ 25
3- ASSOCIAES DE VRIOS MUX E DEMUX ................................................................................................................................ 26
4- MULTIPLEX COMO CIRCUITO COMBINACIONAL UNIVERSAL .................................................................................... 27
IV-CIRCUITOS SEQENCIAIS ..................................................................................................................................................... 32
1 - FLIP-FLOP RS ........................................................................................................................................................................... 36
2 - FFRS COM PORTAS NAND .................................................................................................................................................... 36
3 - FFRS GATILHADO .................................................................................................................................................................. 38
4 - FFRS MASTER-SLAVE (FFRSMS) ......................................................................................................................................... 39
5 - SIMBOLOGIA DE ENTRADA DE CIRCUITOS DIGITAIS ................................................................................................... 40
6 - FLIP-FLOP TIPO D (FFD) ........................................................................................................................................................ 40
7 - FF TIPO T (FFT) ........................................................................................................................................................................ 41
8 - FLIP-FLOP JK (FFJK) ............................................................................................................................................................... 42
9 - FFJK MASTER-SLAVE (FFJKMS) .......................................................................................................................................... 43
10 - IMPLEMENTANDO FFRS, FFT E FFD UTILIZANDO O FFJKMS ..................................................................................... 43
11 - TERMINAIS PRESET E CLEAR ............................................................................................................................................ 44
V-CIRCUITOS SEQUENCIAIS BSICOS .................................................................................................................................... 45
1 - CONTADORES E DECONTADORES ASSNCRONOS......................................................................................................... 45
A - CONTADOR CONTROLADO: ............................................................................................................................................. 47
B - CONTADOR DE MDULO NO NATURAL: .................................................................................................................... 48
2 - CONTADORES SNCRONOS .................................................................................................................................................. 50
3 DIVISOR DIGITAL DE FREQNCIA DE PULSOS ............................................................................................................ 53
4 - REGISTRADORES ................................................................................................................................................................... 54
A - REGISTRADOR PARALELO: .............................................................................................................................................. 54
B - REGISTRADOR SRIE: ....................................................................................................................................................... 55
C - REGISTRADOR EM ANEL: ................................................................................................................................................. 56
D - CONVERSOR SRIE PARA PARALELO: ........................................................................................................................... 57
E - CONVERSOR PARALELO PARA SRIE: ........................................................................................................................... 57

VI-MEMRIAS ................................................................................................................................................................................. 59
1 - CLASSIFICAO DE MEMRIAS ........................................................................................................................................ 59
2 - MEMRIAS ROM COMERCIAIS ................................................................................................................................................ 61
3 - MEMRIAS RAM COMERCIAIS ................................................................................................................................................ 62
4 - TERMINAIS DE UM CHIP DE MEMRIA ............................................................................................................................. 62
5 - FUNCIONAMENTO DE UM CHIP DE MEMRIA ................................................................................................................ 63
6 - GRANDEZAS DE CAPACIDADE DE MEMRIA ................................................................................................................. 64
CAPACIDADE DE UM CHIP DE MEMRIA .......................................................................................................................... 64
7 - ASSOCIAES ENTRE MEMRIAS ..................................................................................................................................... 65
A Associao SRIE: .............................................................................................................................................................. 65
B Associao PARALELA: ...................................................................................................................................................... 65
VII-CONVERSORES A/D E D/A .................................................................................................................................................... 67
1 TIPOS DE SINAL ..................................................................................................................................................................... 67
2- CONVERSORES D/A ................................................................................................................................................................ 69
Somador inversor ponderado: .................................................................................................................................................... 69
3- CONVERSORES A/D ................................................................................................................................................................ 71
A- Comparador quantizador: ..................................................................................................................................................... 71
B- Gerador de rampa: ................................................................................................................................................................ 72
BIBLIOGRAFIA: .............................................................................................................................................................................. 74
I-CIRCUITOS DE COMUTAO (FAMLIAS LGICAS)

Conforme mencionado no mdulo anterior, portas lgicas so circuitos eletrnicos
implementados em pastilhas de silcio, portanto constitudos por resistores, transistores, diodos e, em alguns
casos, capacitores, zeners e transistores MOS.
Os componentes utilizados para implementar as portas lgicas caracterizam as chamadas famlias
lgicas, que so diferentes tecnologias utilizadas para implementar um mesmo tipo de porta lgica.
Para o entendimento do funcionamento dos circuitos de determinada famlia importante lembrar
que tais circuitos so dispositivos lgicos booleanos, portanto possuem apenas dois estados. Assim sendo, se
tais circuitos possurem transistores, estes operaro em apenas dois estados: corte e saturao.
As famlias mais utilizadas atualmente dentro da rea de Eletrnica Digital so a TTL (Transistor
Transistor Logic) e a CMOS (Complementary Metal Oxide Semiconductor), porm derivam de uma srie de
famlias lgicas, hoje obsoletas.
Dentre essas famlias podemos citar:
RDL Caracterizada por circuitos que utilizam apenas diodos e resistores (Resistor Diode Logic);
DTL Famlia que utiliza lgica de diodos e transistores (Diode Transistor Logic);
HTL Caracterizada por utilizar lgica de alto limiar de conduo, a famlia High Threshold Logic possui,
como caracterstica principal, alta imunidade a rudos;
RTL Famlia que utiliza lgica de resistores e transistores (Resistor Transistor Logic).
Antes de comear o estudo das famlias, importante iniciar com alguns conceitos que so
importantes nesta rea:
1- MARGEM DE RUDO
a faixa de tenso dentro da qual o circuito no responde com a mudana de seu estado lgico;
para que a mudana de estado ocorra necessrio que o nvel lgico de entrada seja superior a esta faixa.
Famlias que no se comprometem com rejeio de rudos possuem esta faixa delimitada apenas
pelas tenses mnimas de conduo de seus componentes.
Circuitos que trabalham em sistemas com alto ndice de rudos so projetados para terem sua
margem de rudo aumentada com componentes de alta tenso de conduo (EX.: diodo zener) ou dinamizada
com circuitos complexos (EX.: amplificadores com histerese).
2- LGICA POSITIVA E NEGATIVA
Os circuitos de uma determinada famlia so caracterizados como de lgica positiva ou negativa
de acordo com suas tenses de trabalho que so interpretadas como de nvel alto (nvel 1).
Se um circuito lgico trabalha com tenses positivas em relao ao terra este caracterizado por
utilizar lgica positiva; se por outro lado este mesmo circuito trabalha com tenses negativas este ser de
lgica negativa:
Lgica positiva
0 = terra
1 = +Vcc
Lgica negativa
0 = terra
1 = - Vcc
3- FAN-IN E FAN-OUT
So, respectivamente, os nmeros mximo de entradas e mximo de sadas de um circuito lgico.
So dados fornecidos pelo fabricante e representam as limitaes que estes circuitos apresentam
em possuir vrias entradas ou vrios circuitos acoplados em sua(s) sada(s).
4- TEMPO DE ATRASO (DELAY) OU DE PROPAGAO
O tempo de propagao (propagation delay time) definido como o tempo que um bloco lgico
leva para mudar de estado desde a aplicao de um nvel lgico em sua entrada. Em outras palavras, o
tempo que um bloco leva para responder, ou seja, mudar de nvel lgico (0 ou 1). Na prtica, seu valor da
ordem de nanossegundos.
Para ilustrar, a figura abaixo apresenta um inversor com exemplos de trechos de sinais aplicados
entrada e os respectivos resultados de sada.
5- FAMLIA TTL
A famlia da lgica de transistores com transistores (Transistor Transistor Logic) possui as
seguintes caractersticas:
Implementada predominantemente com transistores; alguns com mltiplos emissores, componente que
existe somente em circuitos integrados e caracterstica nica desta famlia;
Possui alta velocidade de comutao;
Trabalha com tenses em torno de 5V para o nvel alto;
Se seus terminais estiverem desconectados o circuito lgico interpretar a insero do nvel lgico 1
nestes terminais.
A - Porta NAND TTL:
O circuito lgico bsico TTL a porta NAND, mostrado na figura abaixo. Ainda que a famlia
TTL padro esteja prxima da obsolescncia, podemos aprender muito sobre os dispositivos atuais das outras
famlias lgicas estudando o circuito original TTL na sua forma mais simples. As caractersticas de entrada da
famlia TTL so provenientes do transistor Q1, que tem configuraes de mltiplos emissores (juno de
diodo). A polarizao direta de qualquer (ou ambas) dessas junes de diodos far Q1 conduzir. Apenas
quando todas as junes estiverem polarizadas reversamente, o transistor estar em corte. Esse transistor de
entrada com mltiplos emissores pode ter at oito emissores em uma porta NAND de oito entradas.
Observe tambm que na sada do circuito os transistores Q3 e Q4 esto em uma configurao

denominada totem-pole. O estgio totem-pole construdo com dois transistores que operam como chaves,
Q3 e Q4. A funo de Q3 conectar Vcc na sada, produzindo um nvel lgico ALTO. A funo de Q4
conectar a sada na GND, produzindo um nvel lgico BAIXO. Em uma operao normal, Q3 ou Q4 estaro
conduzindo, dependendo do estado lgico da sada, mas nunca ao mesmo tempo.
B - Porta NOR TTL:
A figura abaixo mostra o circuito interno para uma porta NOR TTL. importante observar que
ele se compara com o circuito NAND mostrado inicialmente. Na entrada podemos ver que o circuito NOR
no usa um transistor com mltiplos emissores, em vez disso, cada entrada aplicada ao emissor de um
transistor em separado. Na sada, o circuito NOR utiliza a mesma configurao totem-pole como o circuito
NAND.
Pudemos perceber nos exemplos acima que os circuitos TTL tm uma estrutura similar. As portas
NAND e AND utilizam transistores de mltiplos emissores ou mltiplas junes de diodos nas entradas, as
portas NOR e OR usam transistores de entrada separados. Em qualquer caso, a entrada ser o catodo (regio
N) de uma juno P-N, de modo que uma tenso de entrada em nvel ALTO manter a juno reversamente
polarizada e apenas uma pequena corrente de fuga fluir. Por outro lado, uma tenso de entrada em nvel
BAIXO faz a juno conduzir e uma corrente relativamente grande fluir de volta para a fonte do sinal. Uma
pequena minoria dos circuitos TTL no possui algum tipo de configurao de sada totem-pole.
C - OPEN-COLLECTOR:
Existem CIs TTL construdos na configurao OPEN-COLLECTOR (coletor aberto) para
melhorar a integrao de circuitos mais complexos. Esta configurao consiste apenas em integrar o circuito
com o coletor do transistor de sada diretamente disponvel num terminal do CI e sem o resistor de coletor
ligado fonte. Observe a figura a seguir:
Um resistor comum deve ser ligado externamente ao CI para o correto funcionamento do circuito:
Ainda na configurao open-collector (OC) ocorre uma nova funo lgica conhecida por wiredand.
Esta funo automtica consiste no surgimento de uma porta AND no n do circuito composto
pelas sadas de portas OC; observe a figura seguinte:
Temos um circuito composto por portas NAND em coletor aberto como exemplo. Da forma como
esto conectadas as portas geram o fenmeno ilustrado a seguir:
Y AB . CD
A porta AND que surgiu no n do circuito caracteriza a funo wired-and. Tal ocorrncia
facilita o projeto de circuitos complexos que utilizam portas TTL em coletor aberto.
D - TRI-STATE:
Outro tipo de configurao muito comum na famlia TTL a de portas TRI-STATE. Nesta
configurao as portas lgicas podem assumir no apenas dois, mas trs estados: nvel 0, nvel 1 e alta
impedncia (caracterizada por uma altssima impedncia na sada do CKT), equivalente a um rompimento no
ramo do circuito em que esta porta est inserida. Estas portas possuem um terminal a mais (terminal de
controle) que permite que a porta responda com um nvel lgico em sua sada ou esta apresente alta
impedncia. As porta tri-state mais comuns so os buffers, porm existem disponveis as inversoras:
Buffers tri-state
Inversores tri-state
A
B
As portas A apresentam alta impedncia quando o terminal de controle for igual a 0; as portas B,
por outro lado, apresentam alta impedncia com o controle igual a 1. Se as portas acima no estiverem no
estado de alta impedncia respondero normalmente com os respectivos nveis lgicos de acordo com suas
entradas.
Estas portas so bastante utilizadas, por exemplo, para a comutao direta de circuitos lgicos ou
controle de barramentos utilizados por vrios circuitos simultaneamente, principalmente bancos de memria e
processadores.
E - SCHIMITT-TRIGGER:
So tambm encontrados disponveis na famlia TTL, embora possam ser implementados em
outras famlias. Este tipo de bloco possibilita tornar rpidas, as variaes lentas dos nveis de tenso de
determinados sinais aplicados sua entrada, causando na sada o aparecimento de uma onda quadrada bem
definida. Outra caracterstica de seu tipo de operao sua alta imunidade rudos.
O bloco ir considerar iguais a 0, os valores de entrada abaixo do especificado por VT- (limiar
negativo de tenso), e ir considerar iguais a 1, os valores acima de VT+ (limiar positivo de tenso).
Para ilustrar, a figura abaixo apresenta um inversor TTL Schmitt-trigger e a ao sobre um sinal
de variao lenta aplicado sua entrada.
O smbolo (histerese) presente no inversor utilizado em manuais de fabricantes para identificar

as portas Schmitt-trigger, sendo semelhante s caracterstica de transferncia do bloco. Para exemplificar esta
curva e os valores prticos dos parmetros VT- e VT+, a figura abaixo mostra a caracterstica de transferncia
tpica do circuito integrado TTL 7414 (6 inversores Schmitt-trigger).
Pelo grfico, notamos que para a sada assumir nvel 0, necessrio que a variao de entrada
atinja aproximadamente VT+ = 1,7V, e que para assumir nvel 1, necessrio que a variao de entrada caia
abaixo de VT- = 0,9V aproximadamente.
6- FAMLIA CMOS
A famlia mais utilizada em sistemas computacionais por possuir alto grau de miniaturizao de
seus circuitos na pastilha de silcio e baixo consumo de energia, utiliza transistores MOSFET complementares
(Complementary Metal Oxide Semiconductor). A tecnologia CMOS pode empregar tanto lgica positiva
quanto negativa.
Estes componentes integrados utilizam 5% do espao ocupado por um transistor bipolar na sua
integrao, por este motivo o uso de resistores integrados invivel; este problema resolvido utilizando um
MOSFET de resistncia constante no lugar do resistor; para isto curto-circuitamos dreno e porta conforme a
figura abaixo:
Resistor MOS
A - Circuitos Digitais com MOSFETS:

Os circuitos digitais que empregam MOSFETs so classificados em trs categorias: (1) P-MOS,
que usa apenas MOSFETs canal-P tipo enriquecimento; (2) N-MOS, que usa apenas MOSFETs canal-N do
tipo enriquecimento; e (3) CMOS (MOS complementar), que usa os dispositivos canal-N e canal-P. As
vantagens de velocidade e potncia que a tecnologia de fabricao CMOS atual oferece tm feito da famlia
CMOS a lder ao longo de todos os nveis de integrao.
B - Lgica MOS complementar:
A famlia lgica MOS complementar (CMOS) utiliza MOSFETs canal-P e canal-N para obter
diversas vantagens sobre as famlias N-MOS e P-MOS. De um modo geral, CMOS mais rpido e consome
ainda menos do que as outras famlias MOS. Essas vantagens so contrabalanadas pelo aumento de
complexidade para a fabricao do CI e pela menor densidade de integrao.
C - Inversor CMOS:
O circuito bsico de INVERSOR CMOS mostrado na figura abaixo. Nesse diagrama e para
outros que se seguiro, os smbolos padronizados para MOSFETs foram trocados por blocos com as
denominaes P e N para indicar um MOSFET-P e um MOSFET-N, respectivamente. Isso feito por
convenincia na analise dos circuitos. O INVERSOR CMOS tem dois MOSFETs em srie, de modo que o
dispositivo com canal P tem sua fonte conectada em +VDD (uma tenso positiva), e o dispositivo de canal N
tem sua fonte conectada na GND. As portas dos dois dispositivos esto conectadas juntas em uma entrada
comum. Os drenos dos dois dispositivos esto conectados juntos em uma sada comum.
Para analisar esse circuito, importante perceber que uma entrada em 0V (nvel 0) liga seu
MOSFET-P correspondente e desliga seu MOSFET-N correspondente. O oposto ocorre para uma entrada em
+VDD (nvel 1).
VIN
+VDD
(1 lgico)
0V
(0 lgico)
Q1
OFF
ROFF = 1010
ON
RON = 1 k
Q2
ON
RON = 1 k
OFF
ROFF = 1010
VOUT
= 0V
= +VDD
10
D - Porta NAND CMOS:

Outras funes lgicas podem ser construdas modificando-se o INVERSOR bsico.
A figura abaixo mostra uma porta NAND formada pela adio de um MOSFET canal-P em
paralelo e um MOSFET canal-N em serie ao INVERSOR bsico. Para analisar esse circuito, importante
perceber que uma entrada em 0V liga seu MOSFET-P correspondente e desliga seu MOSFET-N
correspondente. O oposto ocorre para uma entrada em +VDD.
Assim, podemos observar que o nico instante em que uma sada em nvel BAIXO ocorrer ser
quando as entradas A e B estiverem ambas em nvel alto (+VDD) para ligar ambos os MOSFETS canal-N,
fornecendo assim uma resistncia baixa entre o terminal de sada e a GND. Para todas as outras condies de
entrada, pelo menos um MOSFET-P estar ligado, enquanto pelo menos um MOSFET-N estar desligado.
Isso produzir uma sada em nvel ALTO:
A
BAIXO
BAIXO
ALTO
ALTO
B
BAIXO
ALTO
BAIXO
ALTO
X
ALTO
ALTO
ALTO
BAIXO
11
E - Porta NOR CMOS:

A porta NOR CMOS formada adicionando um MOSFET-P em serie e um MOSFET-N em
paralelo ao INVERSOR bsico, como mostrado na figura abaixo. Mais uma vez, esse circuito pode ser
analisado, observando que um nvel baixo em qualquer uma das entradas liga seu MOSFET-P correspondente
e desliga o seu MOSFET-N correspondente; o oposto ocorre para uma entrada em nvel ALTO. Cabe a voc
observar que esse circuito opera como uma porta NOR.
A
BAIXO
BAIXO
ALTO
ALTO
B
BAIXO
ALTO
BAIXO
ALTO
X
ALTO
BAIXO
BAIXO
BAIXO
Portas AND e OR CMOS podem ser formadas por meio da combinao de portas NAND e NOR
com INVERSORES.
F - Entradas desconectadas:
Entradas CMOS nunca devem ficar desconectadas. Todas as entradas CMOS devem ser
conectadas em um nvel de tenso fixo (0V ou VDD) ou a alguma outra entrada.
Essa regra se aplica tambm s entradas de portas lgicas que no foram usadas em um chip. Uma
entrada CMOS no conectada suscetvel a rudo e a eletricidade esttica, que poderiam facilmente polarizar
os MOSFETs canal-P e canal-N para um estado de conduo, resultando no aumento da dissipao de
potncia e em possvel superaquecimento.
12
7- ESCALAS DE INTEGRAO:
As escalas de integrao, ou seja, a faixa relativa ao nmero de componentes por chip so
determinadas pela quantidade de portas ou dispositivos ativos dentro do circuito integrado. Estas escalas
recebem uma denominao apropriada conforme o nmero destes elementos existentes internamente.
A tabela abaixo apresenta as escalas de integrao com as respectivas densidades expressas em
portas por chip.
Designao
Significado
Densidade (portas por chip)
SSI
MSI
LSI
VLSI
ULSI
Small Scale Integration

Medium Scale Integration
Large Scale Integration
Very Large Scale Integration
Ultra Large Scale Integration
< 12
13 a 99
100 a 999
1000 a 99999
>100000
Os circuitos integrados pertencentes s famlias TTL e CMOS enquadram-se nos nveis de

integrao SSI e MSI; j os outros sistemas mais complexos, enquadram-se nos demais nveis.
13
II - CODIFICADORES E DECODIFICADORES
A interao direta do homem com mquinas avanadas praticamente impossvel, visto que
ambos possuem linguagens diferentes.
Para que estes entes possam interagir, de forma que o homem possa transmitir comandos e dados
mquina e esta possa responder com aes ou outros dados, necessrio o uso de tradutores entre o homem
e a mquina e entre a mquina e o homem. Esses tradutores so, respectivamente, os codificadores e os
decodificadores.
Os codificadores traduzem a linguagem do homem (composta por caracteres hindu-arbicos ou
comandos bsicos) para a linguagem da mquina (composta por aes prprias ou palavras binrias). O
decodificador executa a ao contrria (traduzir a linguagem da mquina em uma forma facilmente entendida
pelo homem).
Existem tais circuitos em formas muito avanadas, mas para o nosso estudo veremos apenas as
formas mais bsicas: codificadores que convertem algarismos decimais em nmeros binrios e
decodificadores que mostram em um display o algarismo decimal correspondente ao nmero binrio que for
inserido em suas entradas.
Observe os diagramas bloco que representam estes circuitos com suas entradas e sadas:
Nota-se uma estreita relao entre o nmero de entradas e o de sadas nestes dois circuitos. Para o
codificador temos:
2S E
Sendo: S = nmero de sadas do circuito
E = nmero de entradas do circuito
14
J para o decodificador a frmula a seguinte:
2E S
1- CIRCUITO CODIFICADOR
Aqui apresentada a forma mais simples de implementao de um codificador decimal. O mesmo
apresenta certas particularidades em seu funcionamento para que a sua operacionalidade seja possvel.
No exemplo abaixo, este simples circuito considera que suas 8 teclas (entradas) emitem nvel 1
quando no so pressionadas e qualquer uma das teclas emitir nvel 0 quando pressionada. Deste modo
teremos apenas as portas NAND que forem necessrias para a formao do nmero binrio emitindo nvel 1,
as demais permanecem emitindo nvel 0. Conseqentemente o nmero 0000 neste circuito default, ou
seja, automaticamente gerado quando nenhuma das teclas pressionada:
Como exemplo, considere o uso da tecla 5. Um exame atento nas conexes mostra que esta tecla
est ligada s portas B e D. Assim sendo, ao pression-la, ser enviado nvel 0 apenas para estas duas portas,
fazendo com que as mesmas tenham nvel 1 em suas sadas. Deste modo, teremos A=0, B=1, C=0 e D=1,
gerando nas sadas a palavra 0101, que o algarismo 5 em binrio.
Como sugesto, estude o comportamento deste circuito com o pressionamento de todas as outras
teclas.
2- CIRCUITOS DECODIFICADORES
A seguir temos o projeto de um decodificador de 2 bits; fica claro que ele receber um nmero de
2 bits em suas entradas e ativar a sada decimal correspondente com nvel 1:
A
0
0
1
1
B
0
1
0
1
0
1
0
0
0
1
0
1
0
0
2
0
0
1
0
3
0
0
0
1
15
Analise agora a extrao de cada uma das 4 funes na forma disjuntiva:
0 A.B
1 A.B
2 A.B
3 A.B
Deste modo, implementamos o CKT correspondente:
Evidentemente, decodificadores com um nmero maior de entradas podem ser projetados desta
mesma forma.
A amostragem do resultado da decodificao ao usurio pode ser conseguida por meio de vrios
tipos de display. Veremos adiante alguns exemplos:
A - Display de tubo Nyxie:
Em uma poca no muito distante, era bastante comum o uso de displays de tubo Nyxie:
Esse display composto por dez filamentos com o formato de algarismos decimais. Desta forma,
se o terminal comum (GND) for aterrado e o terminal 6, por exemplo, receber nvel 1, ele ir mostrar o
nmero 6 aceso.
16
B - Display de LEDs:
Um tipo de display bastante utilizado composto de vrios LEDs, de forma que cada LED, ou o
conjunto de alguns deles, indicar um resultado especfico, um estado ou mesmo a execuo de algum
processamento do equipamento.
Para o circuito decodificador de 2 bits projetado anteriormente, por exemplo, podemos inserir um
LED em cada uma de suas sadas, com cada LED identificado por um algarismo decimal, de modo que,
havendo um nmero binrio na entrada do decodificador, o mesmo responder com o acendimento do LED
correspondente:
Repare que o surgimento de nvel 1 em uma destas sadas ir inserir um nvel de tenso Vcc no
anodo do LED correspondente. Como todos esto com seus catodos aterrados, a insero de nvel 1 em um
deles far com que este fique diretamente polarizado, gerando o acendimento do mesmo.
Esses LEDs, na forma como foram implementados, esto na configurao catodo comum, por
estarem todos conectados juntos atravs de seus catodos. Observe agora um decodificador de 2 bits com os
LEDs em anodo comum:
Repare que, para que esta configurao dos LEDs possa ser utilizada, necessrio o uso de
portas NAND, pois a sada selecionada agora estar no nvel 0.
17
Repare tambm que os LEDs podem estar todos ligados, ao mesmo tempo, em Vcc ou em GND,
dependendo de sua configurao.
C - Display de 7 segmentos:
O display mais largamente empregado conhecido como display de 7 segmentos.
Esse display composto por 7 LEDs, chamados de segmentos, identificados por letras minsculas
conforme sua posio:
Assim sendo, todos os algarismos decimais ou hexadecimais podem ser representados da seguinte
forma:
Algarismo
18
Segmentos
utilizados
a,b,c,d,e,f
b,c
a,b,d,e,g
Algarismo
Segmentos
utilizados
a,b,c,d,g
b,c,f,g
a,c,d,f,g
Algarismo
Segmentos
utilizados
a,c,d,e,f,g
a,b,c
a,b,c,d,e,f,g
Algarismo
a,b,c,d,f,g
a,b,c,e,f,g
c,d,e,f,g
Display
Display
Display
Display
Segmentos
utilizados
Algarismo
a,d,e,f
b,c,d,e,g
a,d,e,f,g
a,e,f,g
Display
Segmentos
utilizados
Existem dois tipos de construo para este display, quais sejam anodo comum e catodo comum:
Anodo comum
19
Catodo comum
Em seus primrdios, o display de 7 segmentos era constitudo por 7 LEDs comuns em forma de
bastonetes, implementados em um invlucro do tipo DIL. Hoje em dia o mesmo foi substitudo pelo seu
similar construdo com cristal lquido: Liquid Cristal Display (LCD). Os princpios de funcionamento e
utilizao continuam os mesmos, muito embora existam aperfeioamentos em relao conexo no
equipamento e em sua construo, onde podemos citar displays que possuem segmentos formados por letras,
como tambm palavras ou frases inteiras.
Este display necessita de um decodificador especial, o decodificador para 7 segmentos, visto que
ser necessria mais de uma sada em nvel 1 para que o mesmo mostre o algarismo correspondente
corretamente.
20
3- DECODIFICADOR PARA 7 SEGMENTOS

Observe a tabela verdade para o projeto de um decodificador decimal:
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
a
1
0
1
1
0
1
1
1
1
1
X
X
X
X
X
X
b
1
1
1
1
1
0
0
1
1
1
X
X
X
X
X
X
c
1
1
0
1
1
1
1
1
1
1
X
X
X
X
X
X
d
1
0
1
1
0
1
1
0
1
1
X
X
X
X
X
X
e
1
0
1
0
0
0
1
0
1
0
X
X
X
X
X
X
f
1
0
0
0
1
1
1
0
1
1
X
X
X
X
X
X
g
0
0
1
1
1
1
1
0
1
1
X
X
X
X
X
X
Como de 10102 (dez) a 11112 (quinze) so utilizados caracteres hexadecimais, os mesmos sero
considerados casos irrelevantes em cada uma das 7 sadas, visto que este projeto trabalhar somente com o
sistema decimal.
Obviamente tal decodificador ter seu funcionamento otimizado em sistemas que forneam
SOMENTE palavras binrias correspondentes aos algarismos decimais, por exemplo, em um sistema que
trabalhe com o cdigo BCD 8421.
Acompanhe agora o projeto do circuito que controlar o segmento a:
a A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D
C
C
Note que cada situao irrelevante (X) poder ser utilizada conforme a convenincia do projetista,
ou seja, cada X pode assumir o valor 0 ou 1, de forma que a simplificao seja a mxima possvel.
Assim sendo, aps a simplificao, a funo a ser implementada do seguinte modo:
21
a A C B.D B.D
a ACBD
Perceba que o decodificador para 7 segmentos decimal ser, na verdade, formado pelo conjunto de
7 circuitos combinacionais cada qual controlando um segmento especfico do referido display.
Se houver a necessidade de um decodificador para 7 segmentos que represente corretamente os
caracteres hexadecimais, basta substituir as situaes irrelevantes da tabela anterior pelos nveis lgicos
correspondentes.
22
III - MULTIPLEX E DEMULTIPLEX

Os circuitos multiplex e demultiplex so largamente empregados em sistemas compostos por
unidades de comutao, por exemplo, em transmisso de dados e redes de telefonia.
Ambos costumam serem referenciados pelas siglas MUX e DEMUX (ou DMUX).
Estes dois tipos de circuito tm seu funcionamento anlogo a chaves seletoras, por este motivo
estas so seus circuitos discretos:
Multiplex (MUX)
Demultiplex (DEMUX)
Note que so exatamente iguais na estrutura, tendo como nica diferena o nmero de entradas e
de sadas; neste aspecto recebem, respectivamente, a classificao de seletor de dados e distribuidor de
dados.
Tais circuitos so classificados em funo de seu nmero de entradas e sadas. Temos, por
exemplo, que um multiplex de 4 entradas chamado de MUX-4 e um demultiplex de 16 sadas reconhecido
por DEMUX-16.
Logo abaixo temos os diagramas bloco de um MUX-2 e de um DEMUX-2:
MUX-2
DEMUX-2
Obviamente, por se tratarem de circuitos digitais, no conveniente o uso de um knob mecnico;

para substitu-lo, so utilizados terminais lgicos de controle chamados seletores (S). Desta forma temos a
seleo das entradas ou das sadas atravs de nveis lgicos inseridos no(s) seletor (es):
MUX-2
S
0
0
0
0
1
1
1
1
A
0
0
1
1
0
0
1
1
B
0
1
0
1
0
1
0
1
Y
0
0
1
1
0
1
0
1
23
DEMUX-2
}
}
S=0
S
0
0
1
1
A
0
1
0
1
Y1 Y2
0 0
1 0
0 0
0 1
}
}
S=0
S=1
S=1
Atravs destas tabelas verdade, projetamos os referidos circuitos:
MUX-2
DEMUX-2
Multiplexadores e demultiplexadores com nmeros maiores de entradas e sadas podem ser

projetados do mesmo modo acima ou utilizando associaes que sero estudadas mais adiante.
Monte a tabela de um MUX-4 e de um DEMUX-4 e verifique que a comutao de quatro variveis
necessita de 2 seletores. Do mesmo modo, a comutao de 8 entradas por parte do MUX-8 necessitar de 3
seletores, por conseguinte a comutao das 16 sadas do DEMUX-16 somente ser possvel com 4 seletores.
Assim sendo define-se a frmula que relaciona o nmero de seletores com o nmero de entradas do
MUX:
2S E
Sendo: S= nmero de seletores;
E= nmero de entradas.
24
Por analogia define-se a mesma frmula para o DEMUX:
2S O
Sendo: S= nmero de seletores;
O= nmero de sadas (Output).
1- TERMINAL INIBIDOR
Alguns MUX possuem um terminal extra destinado inibio ou habilitao destes, conhecido por
Enable, Disable, Gate, Strobe, Etc.; tais terminais fazem com que o MUX, quando inibido, tenha suas sadas
permanentemente fixas em um determinado nvel lgico de acordo com o fabricante ou famlia, ou, em alguns
tipos diferentes de fabricao, as sadas assumem um estado semelhante a circuitos abertos (alta impedncia),
independentemente dos nveis presentes em seus seletores e entradas. Observe a tabela verdade de um MUX-2
com terminal inibidor (E):
E
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
S
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
A
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Y
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
1
E=0
E=1
Repare que, neste exemplo, com o terminal E em nvel 0, a sada est permanentemente fixa em
nvel 0, independente dos nveis das entradas e do seletor. J com o terminal E em 1, o MUX opera
normalmente.
Considerando este terminal extra de controle, o circuito pode ser implementado da forma
seguinte:
25
Monte a tabela verdade de um DEMUX com este terminal inibidor, e verifique que no existe
diferena, a nvel de funo, entre as linhas em que o circuito est inibido e aquelas em que a entrada igual a
0. Por este motivo, a maioria dos fabricantes de CIs no implementam demultiplexadores contendo enable e
entrada ao mesmo tempo, eliminando uma das duas na construo para maior economia e simplificao.
2- CIRCUITOS MLTIPLOS
Outra flexibilidade fornecida pelos fabricantes so os circuitos duplos, triplos, qudruplos, etc. A
utilidade de tais implementaes encontrada em circuitos que necessitam de um nmero maior de
comutaes para uma mesma seleo.
Observe o circuito discreto de um MUX-4 DUPLO:
Observe que os dois MUX-4 esto sincronizados num nico dispositivo de seleo, de modo que,
se for selecionada a entrada B do primeiro, por exemplo, tambm ser selecionada a entrada B do segundo
simultaneamente.
Atravs deste raciocnio, pode-se implementar um MUX-2 DUPLO do seguinte modo:
26
Existem, tambm, alm dos MUX duplos, triplos qudruplos, etc., os DEMUX duplos, triplos,
qudruplos, etc., todos com a mesma estrutura, ou seja, mltiplos multiplexadores ou demultiplexadores
operando nos mesmos seletores.
3- ASSOCIAES DE VRIOS MUX E DEMUX
Um MUX de nmero de entradas maior que 2 e DEMUX com um nmero de sadas maior que 2
podem ser implementados a partir de suas tabelas verdade, como visto anteriormente. Mas o modo mais
simples de faz-lo atravs de outros circuitos de mesmo tipo associados.
O princpio de implementao de MUX atravs desta tcnica segue algumas regras bem simples:
1) Interconecte todos os seletores dos MUX das entradas (os de cima);
2) Conecte as suas sadas nas entradas do ltimo MUX;
3) Os seletores deste ltimo ficam sendo os mais significativos.
Para a implementao de DEMUX, seguimos as mesmas regras, obviamente com pequenas
variantes em relao s entradas e sadas.
Analise agora a implementao de um MUX-4 atravs de trs MUX-2:
Analise agora um DEMUX-8 implementado com 2 DEMUX-4 e 1 DEMUX-2:
27
4- MULTIPLEX COMO CIRCUITO COMBINACIONAL UNIVERSAL

O MUX tambm conhecido como circuito combinacional universal, pois o mesmo pode ser
utilizado para implementar qualquer circuito combinacional.
Observe a tabela de um circuito combinacional qualquer:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
W
0
0
1
1
0
1
1
0
Para implement-lo utilizando um MUX, algumas regras devem ser seguidas:

1 regra:
A varivel menos significativa deve ser destacada;
2 regra:
As variveis restantes sero os seletores do MUX;
3 regra:
As linhas da tabela sero separadas duas a duas;
4 regra:
Em cada grupo de duas linhas identificar a(s) funo(es) de acordo com a

varivel destacada;
Cada identificao da(s) funo(es) constituir uma entrada do MUX de acordo
com os nveis dos seletores (variveis restantes da tabela);
5 regra:
Aplicao da primeira regra:

A
0
0
0
0
1
1
1
1
Aplicao da segunda regra:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
W
0
0
1
1
0
1
1
0
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
W
0
0
1
1
0
1
1
0
28
Observao: Como se verifica, temos dois seletores (A e B), conclui-se ento, pela frmula de potncia de 2
vista anteriormente, que ser utilizado um MUX-4. Repare tambm que a ordem de significncia das variveis
a mesma dos seletores do MUX.
Aplicao da terceira regra:

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
W
0
0
1
1
0
1
1
0
Aplicao da quarta regra:

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
W
0
0
1
1
0
1
1
0
W = GND
W = Vcc
W = C
W = C
Aplicao da quinta regra:

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
W
0
0
1
1
0
1
1
0
W = GND
W = Vcc
W = C
W = C
Para finalizar, o combinacional referente tabela poder ser implementado desta forma:
29
Outros exemplos:
IMPLEMENTAR UMA FUNO XOR PARA TRS VARIVEIS UTILIZANDO MUX:
Como visto no mdulo anterior, a tabela de tal funo somente se apresenta do modo seguinte:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Z
1
0
0
1
0
1
1
0
A partir da aplicamos as cinco regras:

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Z
1
0
0
1
0
1
1
0
Z = C
Z = C
Z = C
Z = C
30
PROJETAR UMA PORTA XNOR UTILIZANDO UM MUX:

A
0
0
1
1
B
0
1
0
1
S
1
0
0
1
S = B
S = B
IMPLEMENTAR UM SOMADOR COMPLETO UTILIZANDO MUX:

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
Te
0
1
0
1
0
1
0
1
S
0
1
1
0
1
0
0
1
Ts
0
0
0
1
0
1
1
1
S = Te
Ts = GND
S = Te
Ts = Te
S = Te
Ts = Te
S = Te
Ts = Vcc
Neste exemplo temos 2 seletores, porm com 2 funes de sada. Obviamente necessitaremos de
um MUX-4 DUPLO:
31
PROJETAR UM MEIO SOMADOR/SUBTRATOR UTILIZANDO MUX:

A
Ts
S/D = B
Ts = GND
E=B
S/D = B
Ts = B
E = GND
Perceba que as funes S e D so equivalentes, portanto sero geradas apenas trs funes: S/D,
Ts e E.
Desta vez necessitamos de um MUX-2 TRIPLO, pois temos 1 seletor para 3 funes de sada:
Perceba que qualquer circuito combinacional pode ser implementado desta forma com um
multiplex, por mais complexo que ele seja.
Esta tcnica, alm da grande economia de espao fsico proporcionada pelo uso de um, dois ou no
mximo trs CIs, extremamente til na implementao de circuitos combinacionais demasiadamente
complexos e que no admitem simplificao, observando-se as vantagens em termos de custo-benefcio, visto
que os MUX e DEMUX so circuitos integrados bastante caros.
32
IV-CIRCUITOS SEQENCIAIS
Diferentemente dos circuitos combinacionais, as sadas dos circuitos seqenciais no variam
exclusivamente com a variao imediata de suas entradas, pois dependem tambm de seus estados
anteriores.
Na figura anterior, temos a composio bsica de todos os circuitos seqenciais que na verdade
so constitudos por circuitos combinacionais devidamente realimentados.
Esta realimentao o que proporciona ao circuito a mudana de seu estado em funo dos nveis
de sada anteriores insero dos bits de entrada.
Acompanhe esta proposio na porta OR abaixo, que, do modo como foi implementada, tornou-se
um circuito sequencial bsico:
Analise o funcionamento deste pequeno circuito, passo-a-passo, orientado pela tabela a seguir:
1 PASSO
2 PASSO
3 PASSO
4 PASSO
ENTRADA
?
0
1
0
SADA
0
0
1
1
O que ocorre, a partir do 4 passo, o travamento do nvel lgico 1 na sada, logo aps o seu
surgimento na entrada. Isto se deve realimentao que aplica o nvel 1 da sada para a outra entrada da porta
OR.
Este travamento constitui um sistema de MEMORIZAO, pois a existncia do bit 1 na sada
indica que sua presena ocorreu em algum momento na entrada do circuito e esta memria permanece intacta
devido realimentao, mesmo que a entrada desa para o nvel 0 diversas vezes.
Eis a dependncia da situao anterior para definir o estado de um circuito seqencial: veja, pela
tabela acima, que no basta a entrada ser igual a 0, necessrio conhecer o valor assumido anteriormente
pela sada para defini-la; compare o 2 e o 4 passos da tabela anterior.
A partir de ento, surge uma dvida: como fazer para preparar o circuito para uma prxima
memorizao, ou seja, levar o nvel de sada para 0?
Uma soluo imediata mostrada a seguir:
33
Com isto se consegue introduzir o bit 0 na sada logo aps a descida da entrada. Sendo assim,
uma soluo prtica seria o uso de uma chave seletora:
Novamente esbarramos no inconveniente de utilizar chaves mecnicas em circuitos digitais;

substitui-se, ento, a chave seletora por uma chave digital:
Deste modo houve um melhoramento, tendo no s um terminal com que se possa Setar (mudar
a sada para 1 ou faz-la subir) o circuito, mas tambm outro com que se possa Resetar (limpar a sada,
faz-la descer ou mud-la para 0):
1 = realimentao fechada
circuito pronto para a memorizao
0 = realimentao aberta
circuito pronto para ser resetado
OBS.: Convencionou-se identificar a sada deste tipo de circuito pela letra Q.

Mais melhoras podem ser feitas neste circuito a fim de facilitar seu uso: temos este circuito
setando com S=1 e resetando com R=0; seria muito cmodo se ambos os terminais operassem com o mesmo
nvel lgico.
Poderamos, por exemplo, prover uma adaptao para que o reset seja ativado com 1:
34
Assim temos o circuito setado com S=1 e resetado com R=1.

Ou seja, ativando (nvel 1) um dos terminais, podemos setar ou resetar facilmente e sem
equvocos.
Outra convenincia que torna sua implementao mais barata e simplificada utilizar um nico
tipo de porta. Observe o mesmo circuito, com a troca da porta AND por uma NOR:
Simplificando pela propriedade da dupla negao, temos:
Parece no haver coerncia com o que foi proposto, pois continuam existindo 2 tipos diferentes de
portas, mas acompanhe o deslocamento da inversora de entrada da 2 porta:
35
A simplificao parece satisfatria, mas ainda resta um ltimo inconveniente: a sada do circuito
est negada. Se bastante ateno for dispensada aos nveis lgicos, que ocorrem em cada ponto do circuito,
surgir uma constatao:
Por ltimo, colocaremos a sada do circuito em sua posio principal girando o desenho 180
verticalmente:
Este pequeno dispositivo de memria a clula fundamental de todo e qualquer circuito

seqencial complexo e forma um multivibrador biestvel digital. Por esta razo, recebe o mesmo nome pelo
qual conhecido seu equivalente analgico: flip-flop.
36
1 - FLIP-FLOP RS
Como visto anteriormente, o FLIP-FLOP RESET/SET (FFRS) possui a funo de armazenar um
bit, seja ele 0 (resetado) ou 1 (setado).
Analise a tabela verdade de um FFRS, na qual cada linha segue uma ordem cronolgica da
primeira para a ltima linha:
R
0
0
0
1
0
1
0
S
0
1
0
0
0
1
0
?
1
1
0
0
Q
?
ESTADO
(INDETERMINADO)
(SET)
(ANTERIOR)
(RESET)
(ANTERIOR)
(PROIBIDO)
(INDETERMINADO)
O estado proibido existe porque acontece o que algebricamente impossvel: Q Q . Nesta linha
da tabela, com as duas entradas em 1, parece que se deseja o inusitado: resetar e setar o FF no mesmo
instante; o resultado que o circuito responde com as duas sadas em nvel 0.
O estado indeterminado ocorre quando no se pode determinar que nvel lgico haver na
sada; tal situao ocorre quando as entradas do FF so aterradas antes que o circuito que o contm seja
alimentado (1 linha da tabela); outra situao semelhante ocorre se as entradas receberem 0 simultaneamente
aps o estado proibido. No estado indeterminado, o FF pode resetar ou setar independente de qualquer
controle.
O estado anterior a prpria memorizao do FF; nesta situao, o circuito mantm o nvel
lgico existente na sada anteriormente.
2 - FFRS COM PORTAS NAND
Uma alternativa barata e de simples integrao o uso de portas NAND para
implementao de um FF.
Analise o FFRS abaixo atravs de sua tabela verdade:
R
1
0
1
1
1
0
1
S
1
1
1
0
1
0
1
?
1
1
0
0
Q
?
ESTADO
(INDETERMINADO)
(SET)
(ANTERIOR)
(RESET)
(ANTERIOR)
(PROIBIDO)
(INDETERMINADO)
37
Repare que este circuito seta e reseta do mesmo modo que seu equivalente com portas NOR,
sendo que a nica diferena est nos estados indeterminados, anterior e proibido.
As portas NAND so mais baratas, porm a tabela do FFRS com NOR padro por ser mais
usual em termos de raciocnio disjuntivo. Para resolver este problema, basta implementar um FFRS com
NAND que opere pela tabela de seu antecessor com portas NOR.
Para conseguir tal proeza, observe a equivalncia de um FFRS implementado com portas NOR:
Agora acompanhe o raciocnio a seguir:
Verifique o funcionamento deste ltimo circuito atravs da tabela a seguir:

R
0
0
0
1
0
1
0
S
0
1
0
0
0
1
0
?
1
1
0
0
Q
?
ESTADO
(INDETERMINADO)
(SET)
(ANTERIOR)
(RESET)
(ANTERIOR)
(PROIBIDO)
(INDETERMINADO)
Como pode ser observado, a tabela deste circuito a mesma do FFRS com NOR. A nica
diferena que no causa inconveniente algum reside no fato de que o estado proibido deste circuito,
diferentemente do seu antecessor, faz com que as sadas sejam iguais a 1.
Concluso: para implementar um FFRS com portas NAND e faz-lo operar com a tabela do FFRS com NOR,
basta negar e trocar as entradas set e reset.
38
Para explicitar a construo de seus FFs, os fabricantes geralmente utilizam a simbologia a

seguir:
FFRS NOR
FFRS NAND
3 - FFRS GATILHADO
Existe no dia-a-dia a necessidade de determinar em que instante de tempo devem ocorrer as
mudanas desejadas num circuito. Um bom exemplo o cronmetro, onde o atleta ou o treinador faz todas as
mudanas de minuto e segundo desejando que estas alteraes tenham efeito somente aps o clic no
aparelho.
Em eletrnica digital, este clic chamado de pulso de disparo ou pulso de clock.
Observe a implementao de um FFRS gatilhado acompanhado de sua tabela verdade:
Clk
0
X
1
1
1
R
X
0
0
1
1
S Q
X Qn
0 Qn
1 1
0 0
1 Q
(ANTERIOR)
(ANTERIOR)
(SET)
(RESET)
(PROIBIDO)
As portas AND agiro como chaves eletrnicas, permitindo ou no a passagem dos nveis de R e
S, de acordo com o nvel de CLOCK.
Para a anlise da tabela-verdade, vrios tipos de simbologia podem ser empregados para indicar o
estado anterior, sendo que a mais usual em diversas publicaes o Qn.
Verifique pela tabela que o FF ter seu estado alterado somente com o CLOCK em nvel 1; com o
mesmo em nvel 0, o FF estar em memorizao(Qn).
Se em determinado projeto for necessrio que o clock seja ativado com nvel 0, basta neg-lo.
39
4 - FFRS MASTER-SLAVE (FFRSMS)

Em situaes onde houver a possibilidade das entradas R e S variarem com muita velocidade, o
gatilhamento supracitado ser ineficaz para um nvel de clock muito extenso.
Para resolver este problema, foi criada a configurao MASTER-SLAVE (mestre-escravo), que
faz com que o clock seja gatilhado no com nveis, mas com a transio entre pulsos.
NOTA: entende-se como pulso a variao completa da entrada de 1 para 0

ou vice-versa:
OU
Pulso com descida ou
transio negativa
Pulso com subida ou

transio positiva
Isto conseguido com o prximo circuito:
A idia fazer com que o FF escravo somente mude de estado conforme os nveis de entrada
determinados pelo FF mestre. Desta forma nveis lgicos fixos de clock apenas faro com que o circuito
permanea na memorizao (Qn).
Quando o clock do mestre for 0, o circuito estar em seu estado anterior; quando este subir para 1,
o do escravo descer para 0, devido inversora, mantendo o escravo no estado anterior, e o mestre resetar ou
setar conforme o contedo de suas entradas RS; quando o clock do mestre descer, o do escravo subir com
os nveis de sada do mestre em suas entradas, resetando ou setando conforme seu contedo.
Como resultado final, este FF somente ter seu estado alterado com um pulso completo de
clock. Acompanhe a tabela verdade:
Clk
0
1
X
R
X
X
0
0
1
1
S Q
X Qn
X Qn
0 Qn
1 1
0 0
1 ?
ANTERIOR
ANTERIOR
ANTERIOR
SET
RESET
INDETERMINADO
Quando o clock de um FF opera com transio (pulsos completos), utiliza-se setas para
indicar transio positiva ou subida () e para indicar transio negativa ou descida ().
Observe na tabela verdade que, se houver uma descida de clock com os nveis de entrada
iguais a 1, haver o estado indeterminado, eliminando-se o estado proibido. Isto ocorre devido ao fato do
40
FF master (mestre) entrar no estado proibido e, aps o trmino do pulso de entrada, transmitir o seu estado
indeterminado ao slave (escravo).
Se for desejado que o FFRSMS mude de estado na subida do clock, basta utilizar dois
FFRS cujos clocks sejam acionados com 0.
5 - SIMBOLOGIA DE ENTRADA DE CIRCUITOS DIGITAIS
Conforme visto anteriormente, dependendo da implementao do FF, o clock pode ser acionado
com nveis lgicos ou pulsos (de subida ou de descida).
Torna-se necessrio para o fabricante explicitar de que forma os terminais de entrada de seus
circuitos podem ser acionados. Uma das formas de faz-lo atravs de smbolos:
Smbolo
Acionamento
Nvel 1
Nvel 0
subida ou
transio
positiva
descida ou
transio negativa
O bloco representa um circuito digital qualquer, e o terminal representa uma de suas entradas.
A simbologia supracitada utilizada na representao de qualquer circuito digital em blocos.
EXEMPLOS:
FFRS
(clock ativado com 0)
FFRSMS
(clock ativado com subida)
6 - FLIP-FLOP TIPO D (FFD)

Este tipo de FF possui a finalidade de armazenar uma informao (Dado) de um bit utilizando-se
apenas de uma nica entrada. Logo abaixo temos um FFD implementado atravs de um FFRS gatilhado;
verifique seu funcionamento atravs da tabela verdade:
Clk
0
1
1
D
X
0
1
Qn (ANTERIOR)
0 (RESET)
1 (SET)
41
Perceba que o bit (seja este 0 ou 1) inserido na entrada D ser armazenado no FF se o clock for
igual a 1. Com o clock em 0, teremos a memorizao do ltimo bit inserido.
Este tipo de FF bastante utilizado em circuitos digitais que exigem memorizao, principalmente
registradores, conversores de dados, conversores A/D e memrias RAM.
7 - FF TIPO T (FFT)
A finalidade deste FF inverter o bit armazenado apenas com um pulso na entrada:
Qn
Qn
Se o FF estiver setado, resetar com um pulso na entrada T. Se o mesmo j estiver resetado, setar
com este mesmo pulso de entrada. Este estado chamado de troca ou TOGGLE.
Uma das formas de se implementar um FFT mostrada a seguir:
Trata-se to somente de um FFRSMS com realimentao direta em suas entradas.

Tais realimentaes geram o efeito de troca de bits para cada pulso, pois ora iro setar, ora resetar
o referido FF.
Este circuito pode ainda ser representado de forma mais simplificada conforme a figura seguinte:
Observe que o smbolo triangular na entrada de clock indica que este terminal comuta com um
pulso de subida, identificando ento o circuito como um FFRSMS.
O FFT utilizado principalmente em circuitos que exigem contagem ou diviso, como nos
contadores sncronos e assncronos, geradores de seqncia e nos divisores de freqncia de pulso digitais.
42
8 - FLIP-FLOP JK (FFJK)
O FFJK um dos mais utilizados Flip-Flops. Observe a seguir como o mesmo implementado:
Clk
0
X
1
1
1
J
X
0
0
1
1
K
X
0
1
0
Qn
Qn
0
1
ANTERIOR
ANTERIOR
RESET
SET
Qn
OSCILAO LIVRE
Observe que o FFJK, na verdade, um FFRS gatilhado implementado com dupla realimentao.
Os nomes das entradas (J e K) foram definidos por conveno.
Observe que um dos efeitos da segunda realimentao eliminar o estado proibido substituindo-o
pelo estado de oscilao. Esta situao semelhante ao comportamento do FFT visto anteriormente, porm
oscilando inmeras vezes para cada pulso de clock.
Outra constatao que pode ser feita atravs da tabela verdade consiste no fato de que, quando as
entradas J e K forem diferentes e o clock for ativado, a sada do FF sempre ser igual entrada J.
43
9 - FFJK MASTER-SLAVE (FFJKMS)

Devido mesma necessidade que gerou a implementao do FFRSMS (comutar o clock atravs
de pulsos), o FFJKMS ser construdo do modo abaixo:
Clk
0
1
X
J
X
X
0
0
1
1
K
X
X
0
1
0
1
Qn
Qn
Qn
0
1
ANTERIOR
ANTERIOR
ANTERIOR
RESET
SET
Qn
TOGGLE
Observe que a implementao de um FFJKMS consiste em realimentar de forma distinta um

FFRSMS. O efeito ser, diferentemente do FFRSMS comum, a eliminao do estado indeterminado,
substituindo-o pelo estado de troca (TOGGLE) no qual o estado anterior ser invertido como num FFT.
Lembre-se sempre que, quando as entradas J e K forem diferentes e o clock for ativado, a sada
do FF sempre ser igual entrada J
10 - IMPLEMENTANDO FFRS, FFT E FFD UTILIZANDO O FFJKMS
Observando atentamente a tabela verdade do FFJKMS fica muito fcil implementar, atravs dele,
os tipos bsicos de FF:
CIRCUITO:
IMPLEMENTAO:
DICA:
FFRS gatilhado
FFD
FFT
Relacionar SET (S) com a

sada acompanhando J.
Entradas diferentes, a sada acompanha J.
Entradas iguais a 1: TOGGLE
44
11 - TERMINAIS PRESET E CLEAR

Muitos FFs, principalmente o JK, so disponibilizados pelos fabricantes com dois terminais extras
de controle conhecidos por PRESET(P) e CLEAR(C):
Como o prprio nome sugere (PRESET: do ingls PRE = "antes" setar antes ), a entrada P
inicializa o FF com o estado SET independentemente do contedo das outras entradas e do clock.
De modo e condio semelhantes, a entrada C condiciona o FF ao estado inicial RESET (do ingls
CLEAR = "limpar").
Assim sendo a tabela verdade do FFJKMS da figura acima, por exemplo, passa a ser descrita do
seguinte modo:
P
1
0
0
0
0
0
0
0
C Clk J K Q
0 X X X 1
1 X X X 0
0 0 X X Qn
0 1 X X Qn
0 X 0 0 Qn
0 0 1
0
0 1 0
1
0 1 1 Q
n
Se for desejado que estes terminais extras sejam acionados pelo nvel 0, a simbologia passa a ser a
seguinte:
Como dito anteriormente, os FLIP-FLOPS analisados neste texto so elementos fundamentais

para a implementao de qualquer circuito seqencial bsico, inclusive os que sero estudados logo adiante.
45
V-CIRCUITOS SEQUENCIAIS BSICOS

1 - CONTADORES E DECONTADORES ASSNCRONOS
Observe os dois FFT ligados em cascata a seguir:
Analise este circuito em cada pulso de clock considerando os FFs inicialmente resetados.
Repare que o clock dos FFT so ativados por descida, ou seja, sempre que o clock descer, Qb
mudar de estado, e sempre que Qb descer, Qa mudar de estado. Com estas consideraes, analise
atentamente a tabela a seguir:
Pulsos de
clock
(incio)
1
2
3
4
Qa
Qb
0
0
1
1
0
0
1
0
1
0
Fica claro que este circuito simples realizou quatro contagens, pois suas sadas variaram de 00
(zero) at 11 (trs) para em seguida, aps o 4 pulso de clock, reiniciar a contagem.
Observe agora o circuito seguinte que o mesmo anterior com o acrscimo de mais um FFT:
Analisando o funcionamento deste circuito, desta vez utilizando o diagrama de tempo, fica claro
que as mudanas de nvel s ocorrem na descida do pulso que o antecede:
Clock
Qc
Qb
Qa
46
O circuito acima, como esclarece o diagrama de tempo, realizou oito contagens de OOO (zero)
at 111 (sete). Outra caracterstica notvel nos dois circuitos est no fato do FF que recebe os pulsos de clock
gerar o bit menos significativo da contagem, e o ltimo FF concatenado gerar o bit mais significativo.
Os circuitos anteriores so chamados de contadores assncronos, pois seus FFs no esto
sincronizados, ou seja, no recebem o mesmo pulso de clock em suas entradas ao mesmo tempo.
Se mais um FF for acrescentado (4 FFs ao todo) perceberemos a implementao de um circuito
que realiza 16 contagens (de 0000 at 1111).
A quantidade de contagens de um contador caracteriza o seu MDULO, assim sendo um
conjunto de FFT em cascata que executa 4 contagens, por exemplo, ser um contador mdulo 4 (MOD-4)
Desta forma definimos intuitivamente a frmula para o mdulo de um contador assncrono:
2F M
Sendo: F = nmero de FLIP-FLOPS do contador assncrono;
M = mdulo natural do contador assncrono;
Os mdulos vistos anteriormente e definidos pela frmula acima so ditos mdulos naturais, pois
so conseguidos simplesmente conectando vrios FFT em cascata e sem a implementao de circuitos
adicionais no contador.
Agora analise atentamente o circuito a seguir. Repare que as entradas dos FF agora esto
conectadas de forma diferente. Considere, ainda, que todos esto inicialmente setados (111):
Clock
Qc
Qb
Qa
Perceba que, embora as sadas ainda estejam sendo retiradas de Q, as entradas esto sendo ativadas
com a descida das sadas Q . Repare no diagrama de tempo que as mudanas em Qb e Qa ocorrem com a
subida de seus anteriores, e no mais com a descida, isto porque uma subida nas sadas Q caracteriza
naturalmente uma descida nas sadas Q .
Fica evidente pelo diagrama de tempo acima, que o circuito apresentado continua executando 8
contagens (MOD-8); a diferena esta na forma regressiva como essa contagem feita: de 111 at 000.
Concluindo, temos a implementao de um decontador (ou contador regressivo) MOD-8.
Haver igual constatao se as sadas(Qa, Qb, Qc,...) forem retiradas de Q e cada FF for alimentado
por Q.
Para essas mesmas sadas, se cada FF for alimentado por Q teremos um contador.
47
Pode-se resumir o que foi explanado aqui atravs da tabela abaixo:

SADAS
Q
Q
ENTRADAS T
DOS FF
Q
Q
SITUAO
Contador
Decontador
Contador
Decontador
A - CONTADOR CONTROLADO:
Podemos implementar um circuito que possa contar ou decontar de acordo com o nvel de um
terminal de controle.
Para isso, aplicaremos o que foi conceituado atravs da tabela anterior; consideraremos, como
exemplo, um circuito MOD-8 cujas sadas sejam retiradas de todos os Q. Portanto temos o seguinte:
SADAS
Q
Q
ENTRADAS T
DOS FF
Q
Q
SITUAO
Contador
Decontador
Assim sendo, para a implementao de um contador controlado ("contador/decontador") MOD8, necessitaremos de um combinacional que execute o que descrito abaixo:
O CKT combinacional Y dever permitir a passagem do nvel de Q ou de Q para a entrada do

prximo FFT, conforme o chaveamento dado pelo terminal CONTROLE, de forma que o circuito efetuar
uma contagem ou uma decontagem, conforme o nvel deste terminal.
Se mais ateno for dada tabela e proposta anterior, nota-se que o combinacional desejado
um MUX-2, que pode ser implementado com portas lgicas:
48
B - CONTADOR DE MDULO NO NATURAL:

Existem inmeras aplicaes em que so necessrios contadores cujos mdulos no so naturais.
Um exemplo tpico o relgio digital que utiliza contadores de horas (MOD-24 ou MOD-12), de
minutos e de segundos (MOD-60). Note que tais mdulos no so naturais.
Um modo de se conseguir contadores desse tipo atravs de contadores sncronos. Outro atravs
de contadores assncronos "programados" por um combinacional.
As tcnicas de implementao com contadores sncronos sero detalhadas posteriormente; por
enquanto veremos apenas a implementao atravs de contadores programados.
EXEMPLO: Deseja-se um contador de dcada, ou seja, que conte de 0 a 9 (MOD-10).
Obviamente precisaremos adaptar um contador que possua mdulo natural imediatamente
superior ao desejado, pois seria impossvel, por exemplo, implementar um circuito que faa 10 contagens
atravs de outro que faa apenas 8.
O contador que possui mdulo natural imediatamente superior a 10 o MOD-16; observe sua
tabela abaixo:
Qa
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Qb
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
Qc
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Qd
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Para que o contador MOD-16 execute 10 contagens, deveremos fazer com que retorne para 0000
exatamente na linha em destaque. Deste modo o CKT ir contar de 0000 at 1001, totalizando 10 contagens.
O modo mais simples de faz-lo "limpar" todos os FF no exato instante da linha em destaque (1010). Antes
de analisar o circuito abaixo, perceba que nessa mesma linha apenas as sadas Qa e Qc so iguais a 1:
Os terminais clear destes FFT so ativados com 0, da o uso de uma porta NAND, pois ela
limpar todos os FF dessa forma sempre que as suas entradas forem iguais a 1, o que ocorrer quando a
palavra 1010 surgir nas sadas.
49
Obviamente uma porta AND dever ser utilizada no lugar da NAND, caso os terminais clear
sejam ativados com 1.
Com o resetamento de todos os FF nesse instante, conseguimos executar uma contagem de 0000
at 1001, totalizando 10 contagens. Na verdade o que ocorre a presena da palavra 1010 por um perodo
muito estreito de tempo, o que no afeta a funcionalidade do circuito nem se torna perceptvel ao usurio por
mais baixa que seja a freqncia dos pulsos de clock.
Essa tcnica de empregar uma porta NAND, com sua sada conectada aos terminais clear de
todos os FF e suas entradas nas sadas do contador que forem iguais a 1 no instante desejado, constitui o
mtodo mais simples e barato de implementar um contador programado para qualquer mdulo.
50
2 - CONTADORES SNCRONOS
Esse tipo de contador proporciona grande flexibilidade de projeto, pois alm de fazer contagens e
decontagens na base 2, faz contagens ou decontagens em qualquer cdigo ou seqncia, alm de ser utilizado
como gerador de deslocamento esquerda ou direita de uma palavra binria qualquer.
Os contadores sncronos, como o nome sugere, possuem todos os seus FF sincronizados, ou
seja, todos recebem o mesmo pulso de clock em suas entradas T. Nesse caso, torna-se necessrio o uso de
FFJKMS com nveis controlados em suas entradas J e K, a fim de comutar corretamente os FF e gerar a
seqncia desejada.
Para isso, vamos analisar a tabela simplificada de um FFJKMS:
Clk
J K
0 0
0 1
1 0
1 1
Qn
0
1
Qn
ANTERIOR
RESET
SET
TOGGLE
A partir dela monta-se a tabela a seguir:
Clk
J
0
1
X
X
K
X
X
1
0
Qn
0
0
1
1
Q
0
1
0
1
Sendo: Qn = Estado inicial da sada do FF (antes do pulso Clk)

Q = Estado desejado na sada do FF (aps o pulso Clk)
Com essa tabela, podemos concluir, por exemplo, que se determinado FF encontra-se resetado e
desejamos que ele seja setado (2 linha da tabela), basta apenas impor nvel 1 entrada J deste mesmo FF (a
entrada K irrelevante) antes do prximo pulso de clock.
Como exemplo, analise a tabela a seguir referente ao projeto de um contador sncrono MOD-4:
Clk
1
2
3
4
Qa
0
0
1
1
0
Qb
0
1
0
1
0
Ja
0
1
X
X
Ka
X
X
0
1
Jb
1
X
1
X
Kb
X
1
X
1
51
EXEMPLO (anlise da 1 linha):

Para que as sadas Qa e Qb comutem de 00 (1 linha) para 01 (2 linha) no primeiro pulso de clock:
J = 0 e Ka irrelevante (Qa = 00 );
Jb = 1 e Kb irrelevante (Qb = 01).
Outro ponto importante a ser considerado que, aps o 4 pulso de clock, a contagem deve voltar
ao seu incio (00).
Aps extrair e simplificar as expresses de cada sada J e K, montamos o circuito:
Ja Ka Qb
Jb Kb Vcc
Repare que outra vantagem desse tipo de contador est na ordem de significncia das sadas no
dependerem diretamente da posio ocupada pelo FF no circuito.
Acompanhe agora o projeto de um contador do cdigo 84-2-1:
Qa
0
0
0
0
0
1
1
1
1
1
0
Qb
0
1
1
1
1
0
0
0
0
1
0
Qc
0
1
1
0
0
1
1
0
0
1
0
Qd
0
1
0
1
0
1
0
1
0
1
0
Ja
0
0
0
0
1
X
X
X
X
X
Ka
X
X
X
X
X
0
0
0
0
1
Jb
1
X
X
X
X
0
0
0
1
X
Kb
X
0
0
0
1
X
X
X
X
1
Jc
1
X
X
0
1
X
X
0
1
X
Ja Qb.Qc.Qd Ka Qb
Jb Qc.Qd Kb Qc.Qd Qa
Jc Qd Kc Qd QaQb
Jd Kd Vcc
Kc
X
0
1
X
X
0
1
X
X
1
Jd
1
X
1
X
1
X
1
X
1
X
Kd
X
1
X
1
X
1
X
1
X
1
52
Analise tambm o projeto de um gerador de deslocamento de um bit 1:

Qa
0
0
0
1
0
Qb
0
0
1
0
0
Qc
0
1
0
0
0
Ja
0
0
1
X
Ka
X
X
X
1
Jb
0
1
X
0
Ka Kb Kc Vcc
Ja Qb Jb Qc
Jc Qa.Qb
Kb
X
X
1
X
Jc
1
X
0
0
Kc
X
1
X
X
53
3 DIVISOR DIGITAL DE FREQNCIA DE PULSOS

Observando com mais ateno os diagramas de tempo dos contadores assncronos, percebe-se que
a freqncia dos pulsos das sadas Q decresce em relao s suas antecessoras e em relao ao clock; esse
decrscimo corresponde metade da freqncia da sada anterior e diretamente proporcional sua ordem de
significncia.
Com essa caracterstica, fica fcil implementar um divisor digital de freqncias de pulso
utilizando um contador assncrono:
Com essa exposio podemos definir intuitivamente o fator de diviso de um divisor digital de
freqncia de pulsos:
FM
Sendo: F = Fator de diviso de frequncia do circuito

M = mdulo do contador assncrono
Se, por exemplo, desejarmos um circuito que divida um trem de pulsos de clock por 20, devemos
implement-lo atravs de um contador assncrono MOD-20.
54
4 - REGISTRADORES
So circuitos que possuem por funo "registrar" ou memorizar uma palavra binria inteira.
So constitudos por FFD sincronizados (recebem o mesmo pulso de clock no mesmo instante).
Tais circuitos so largamente empregados em dispositivos de memria, geradores de seqncia,
transmissores de dados, circuitos algbricos, etc.
Existem trs tipos de registradores: paralelo, srie e anel.
A - REGISTRADOR PARALELO:
Um registrador paralelo de n bits formado por n FFs. Observe um registrador paralelo de 4 bits:
A palavra binria de 4 bits D1 D2 D3 D4 ser armazenada em Q1 Q2 Q3 Q4 aps um pulso do

clock.
Se, por exemplo, a palavra de entrada for igual a 0110 (D1=0 D2=1 D3=1 D4=0) ela ser
memorizada (aps o clock) com Q1=0 Q2=1 Q3=1 e Q4=0.
Na maioria dos casos, esse circuito est associado a outros que o utilizaro "lendo" a informao
registrada com um nico pulso de clock, de modo que temos o registrador paralelo "escrevendo" (gravando,
registrando, memorizando) a informao com 1 pulso e lendo essa mesma informao tambm com 1
pulso.
55
B - REGISTRADOR SRIE:
Esse tipo de registrador tambm registrar n bits atravs de n FFD sincronizados. A diferena
que, dessa vez, os FF sero conectados em cascata:
Devido ao fato dos FFs estarem sincronizados, cada um armazenar, ao mesmo tempo, o contedo
de suas entradas. Desse modo, teremos o armazenamento da palavra bit-a-bit; observe a tabela abaixo, que
ilustra o funcionamento deste circuito armazenando a palavra binria 1101:
Pulso de
clock
1
2
3
4
D Q1 Q2 Q3 Q4
0
1
0
1
1
0
1
0
1
1
0
0
1
0
1
0
0
0
1
0
0
0
0
0
1
Os bits foram colocados na entrada D, antes de cada pulso de clock, do menos para o mais
significativo, porm a ordem pode ser invertida dependendo das necessidades de implementao do sistema
em que o registrador for utilizado.
A leitura da informao armazenada tambm dar-se- bit-a-bit, sendo que o LSB j se encontra
disponvel na sada do registrador para o exemplo acima.
Para facilitar o uso constante deste circuito a leitura pode ser efetuada mantendo a entrada em 0;
desta forma o registrador estar totalmente resetado aps a leitura do bit mais significativo.
Temos ento para o registrador srie, diferentemente do paralelo, o armazenamento e a leitura
de n bits utilizando n pulsos de clock.
56
C - REGISTRADOR EM ANEL:
Esse circuito possui a caracterstica de no perder a informao armazenada mesmo aps a
leitura de todos os seus bits.
O registrador em anel pode ser implementado utilizando-se um registrador paralelo ou srie.
Observe os dois tipos a seguir:
Perceba que, nos dois casos, a palavra ir "circular" a cada pulso de clock. Dessa forma a
informao no ser perdida ou simplesmente ir deslocar bit-a-bit.
A diferena est no nmero de sadas disponveis e na forma como os dados so inseridos antes
que circulem. Obviamente, as realimentaes devero ser abertas antes da insero da palavra e fechadas logo
aps; isso pode ser conseguido com um ou vrios MUX-2, por exemplo.
Outra caracterstica de um registrador em anel o sentido do deslocamento dos bits: se o
deslocamento for no sentido do mais para o menos significativo, dizemos que o registrador executa um
deslocamento direita ou, em ingls, shift right. Porm, se o referido deslocamento for no sentido contrrio
(do menos para o mais significativo), dizemos que este um registrador de deslocamento esquerda ou shift
left.
Por esse motivo, os registradores em anel tambm so conhecidos por registradores de
deslocamento ou shift registers.
Verifique, nos circuitos anteriores, que o registrador paralelo executa deslocamento esquerda shift left - (se Q1 for considerado o mais significativo) e que o registrador srie desloca os bits da palavra
para a direita shift right.
Os registradores em anel (ou de deslocamento) so muito teis em circuitos algbricos, pois uma
multiplicao por 2, por exemplo, pode ser executada com o deslocamento esquerda de cada bit do fator; de
forma anloga, uma diviso por 4 pode ser implementada com o deslocamento direita dos bits do dividendo.
57
D - CONVERSOR SRIE PARA PARALELO:

L em paralelo dados recebidos em srie. Observe o circuito a seguir:
Verifique que a informao ser recebida bit-a-bit e transmitida paralelamente, portanto

necessitar de n pulsos (clock 1) para a escrita e 1 pulso (clock 2) para a leitura.
E - CONVERSOR PARALELO PARA SRIE:
Esse circuito necessita de uma implementao bem particular, lendo bit-a-bit dados recebidos
em paralelo; analise-o:
Repare: os bits da informao sero escritos no registrador srie, pressetando-se os FFs

correspondentes atravs de 1 pulso no clock 1; essa mesma informao ser lida bit-a-bit atravs de n
pulsos no clock 2.
58
Para que o circuito funcione corretamente necessrio antes limp-lo, utilizando-se do terminal
clear, pois nveis 1 espordicos (gerados pelo estado indeterminado de alguns FFs) podero inserir erros na
primeira informao escrita.
A entrada do registrador srie, estando aterrada, ir garantir a completa limpeza do mesmo aps
a leitura da ltima informao inserida.
Os conversores de dados vistos aqui so largamente utilizados nos mais diversos equipamentos e
sistemas, principalemte na transmisso de dados, seja no interior de um equipamento, entre perifricos, ou
mesmo numa rede de transmisso.
Um exemplo simples a transmisso de informaes de vrios bits atravs de 1 ou no mximo 2
canais, com a vantajosa reduo de espao fsico e custos. Observe o diagrama em blocos a seguir, que
explica como tal transmisso pode ser implementada:
59
VI-MEMRIAS
Memrias so dispositivos (eletrnicos, magnticos, plsticos, etc.) responsveis por armazenar
informaes (geralmente de forma binria) at que estas sejam solicitadas pelo usurio, por um equipamento
ou algum outro dispositivo. Para o nosso estudo, ser dada maior nfase s memrias eletrnicas, muito
embora possamos mencionar outros tipos a ttulo de exemplo.
A grande utilidade dos dispositivos de memria se perde em valores, sendo que o campo da
informtica representa seu uso mais comum, mas so imprescindveis para a boa operacionalidade dos mais
avanados equipamentos, principalmente os microprocessados, na rea da robtica, industrial e automao.
O processo de armazenar dados binrios tem importncia fundamental nos procedimentos de
endereamento, programao, inicializao, gerao de sinais, implementao e simulao de circuitos,
associao com contadores e registradores, Etc.
Os dispositivos de memria armazenam as informaes em subdivises de sua mdia chamadas
locais ou posies de memria, identificadas por cdigos binrios denominados endereos. Para facilitar o
entendimento deste conceito atravs de uma analogia bem simples, encare um dispositivo de memria
qualquer como um grande bairro, onde as casas so as posies de memria, sendo que estas so identificadas
pelo seu endereo (Rua e N) e seus moradores so as informaes armazenadas.
1 - CLASSIFICAO DE MEMRIAS
Os dispositivos de memria so classificados quanto :
Acesso
Sequencial
Aleatrio (RAM)
Gravao
Leitura (ROM)
Escrita / leitura
Volteis
Volatilidade
Armazenamento
No volteis
Magnticas
Eletrnicas
Estticos
Dinmicos
A DISPOSITIVOS SEQUENCIAIS:
O acesso determinada informao em uma posio de memria ocorre passando-se por todas as
outras posies anteriores, como em uma viela ou corredor. Este tipo de acesso, embora permita um grande
volume de informao armazenada, gera alto tempo de acesso aos dados. Geralmente so dispositivos de mdia
magntica flexvel em fita.
EXEMPLOS: Fita de Backup, K7 e VHS.
B DISPOSITIVOS ALEATRIOS:
O acesso informao se d de forma direta, ou seja, mediante a insero correta do endereo, o
contedo da posio de memria acessado imediatamente. Como fica bvio, a velocidade de acesso muito
superior, embora a capacidade de armazenamento no seja to grande quanto a dos dispositivos seqenciais
(fita magntica). Todos os dispositivos eletrnicos atuais, bem como as mdias ticas RW e as magnticas em
disco possuem este tipo de acesso.
So tambm identificadas pela sigla RAM, do ingls Random Access Memory, que se traduz:
Memria de acesso aleatrio.
60
EXEMPLOS: Pentes de memria de computador, HD, CDs e DVDs do tipo RW, Pendrives e cartes
flash.
C DISPOSITIVOS DE LEITURA:
Tambm conhecidos como dispositivos de somente leitura, permitem apenas a leitura das
informaes neles gravados, impedindo qualquer possibilidade de alterao ou gravao em suas posies de
memria.
So tambm identificadas pela sigla ROM, do ingls Read Only Memory, que se traduz:
Memria somente de leitura.
EXEMPLOS: CDs e DVDs do tipo R, dispositivos portteis com proteo ativada e chips de BIOS.
D DISPOSITIVOS DE LEITURA / ESCRITA:
Ao contrrio de seu predecessor, permite a gravao ou alterao de seu contedo, de forma
aleatria ou seqencial. So tambm conhecidos como dispositivos de leitura e gravao.
Com exceo de alguns casos especficos, dentre eles os mencionados nos exemplos anteriores,
todos os dispositivos de memria se enquadram nesta classificao.
E DISPOSITIVOS VOLTEIS:
Uma memria voltil a que perde partes ou todo o seu contedo com muita facilidade,
principalmente se cessar a energia que a alimenta (fonte de fora). Tais dispositivos, em sua maioria, possuem
grande velocidade de acesso devido sua estrutura, utilizando como clulas bsicas de construo os flip-flop
tipo D (memrias estticas: S), transistores de efeito de campo MOSFETS (memrias dinmicas: D),
ou mesmo componentes eletromagnticos (microrels). So dispositivos puramente eletrnicos e seu uso mais
comum na constituio de bancos de memria principal, onde o processamento dos dados efetuado por um
tempo limitado e apenas enquanto o equipamento estiver operando.
EXEMPLOS: Pentes de memria de computador (SRAM, DRAM e SDRAM), contadores,
registradores e bancos de microrels.
F DISPOSITIVOS NO-VOLTEIS:
Ao contrrio de seu predecessor, este tipo de dispositivo no perde a informao com facilidade,
mesmo que a energia que o alimenta seja retirada. No so to velozes como as volteis, mas possuem grande
utilidade no armazenamento de dados que devem ser reutilizados com freqncia. Geralmente so
dispositivos portteis ou de armazenamento de massa (para grande volume de dados), eletrnicos ou
magnticos.
EXEMPLOS: HD, fitas de backup, dispositivos flash e memrias ROM.
G DISPOSITIVOS ESTTICOS (Static):
So dispositivos onde os dados armazenados so perenes (no se perdem) em relao ao tempo
devido natureza de seus componentes internos ou de sua mdia. Geralmente so construdos com flip-flops.
EXEMPLOS: Pentes de memria RAM esttica (SRAM Static RAM), alm de todos os outros
dispositivos comuns.
61
H DISPOSITIVOS DINMICOS (Dynamic):

So dispositivos onde os dados armazenados podem se perder com o passar do tempo. Devido a
isto o equipamento, em determinados intervalos de tempo, necessita executar constantemente uma operao,
onde os dados so constantemente reinseridos no dispositivo, conhecida por refresh. Geralmente so
construdos com transistores de efeito de campo com metal semicondutor oxidado, identificados como
MOSFETS (Metal Oxide Semiconductor Field Effect Transistor).
A operao destas memrias consiste basicamente em se utilizar a capacitncia parasita destes
transistores para armazenar os bits na forma de nveis de tenso acumulados. Ocorre que estes nveis de
tenso tendem a se descarregar no prprio dispositivo com o passar do tempo, da a necessidade da operao
de refresh, que o prprio equipamento deve efetuar de tempo em tempo.
Apesar da aparente perda de praticidade e pouca facilidade no uso destes dispositivos, os
mesmos so utilizados por possurem uma grande velocidade de transmisso de dados, muito superior aos
dispositivos estticos, alm de permitirem alta capacidade de armazenamento por rea de integrao, devido
ao pequeno tamanho destes dispositivos em relao aos flip-flops.
A fim de minimizar o aparente incmodo do refresh, a maioria dos fabricantes projeta
dispositivos hbridos, que apresentam em sua estrutura ambas as tecnologias de forma combinada, tambm
conhecidos como dispositivos SD (Static Dynamic), como por exemplo, os pentes de memria SDRAM.
EXEMPLOS: Pentes de memria RAM dinmica (DRAM Dynamic RAM).
2 - MEMRIAS ROM COMERCIAIS
So dispositivos de memria somente leitura, de acesso aleatrio e no-volteis.
Caracterizam-se, em sua grande maioria, por chips que contm informaes gravadas pelo
fabricante do equipamento que o utiliza e que o usurio comum no pode alterar e/ou acessar. Isto
porque na grande maioria dos casos este tipo de memria digital contm comandos e dados essenciais
correta operao do equipamento; alguns destes comandos podem ser responsveis pela inicializao de todo
o sistema ou contm toda uma rotina de testes e verificaes nas partes deste. Por este motivo, os dispositivos
ROM podem ainda ser considerados como circuitos combinacionais, pois possuem nveis lgicos fixos em
suas sadas para cada variao nos bits de entrada.
Este bloqueio do acesso ao seu contedo pode ser implementado de vrias formas, por exemplo
atravs de chips que possuem apenas um barramento de sada e a informao em seu interior gerada atravs
de matrizes de diodos; ou chips que possuem barramento de entrada mas ligados pastilha por meio de
microfusveis, desta forma a informao gravada apenas uma vez pois a partir de ento as entradas ficaro
abertas.
Conforme os equipamentos foram evoluindo tecnologicamente, surgiu a necessidade de
personalizao de acordo com as necessidades dos usurios, de modo que estes poderiam gravar as linhas de
comando nos chips sem a necessidade de pr-gravao do fabricante. Porm, tais dispositivos continuaram
com o bloqueio a regravaes ou alteraes. Este tipo de chip conhecido por PROM, do ingls:
Programmable ROM (ROM programvel).
A necessidade de mudanas fortuitas na programao fez surgir outro tipo de memria ROM:
EPROM ou Erasable PROM (PROM apagvel). Este chip possui um orifcio circular coberto por acrlico
transparente em seu corpo plstico; isto porque a memria EPROM deve ter sua pastilha exposta a raios
ultravioleta por um tempo aproximado entre 15 e 50 minutos para o seu completo apagamento e habilitao a
uma nova regravao. Devido a este procedimento, estes chips so tambm conhecidos como UVPROM
(Ultra Violet PROM)
A EEPROM ou Eletrically EPROM (PROM apagvel eletricamente), tambm conhecida por
E2PROM possui a mesma utilidade de seu antecessor, porm com a facilidade de ser completamente ou
parcialmente apagada apenas com a insero, em um de seus terminais, de um nvel de tenso de durao
mnima definida pelo fabricante. Isto possibilita tambm que tal regravao possa ser feita pelo prprio
equipamento.
62
3 - MEMRIAS RAM COMERCIAIS

Do ingls: Random Acess Memory (memria de acesso aleatrio) so chips que, apesar de serem
altamente volteis, permitem sua utilizao de forma aleatria, alm de serem muito velozes. So os
elementos bsicos do banco de memria principal de um equipamento e so utilizados para que este execute
rotinas, programas ou operaes aritmticas.
So classificadas quanto construo e podem ser implementadas utilizando-se flip-flops ou
MOSFETs; os primeiros caracterizam as memrias conhecidas como SRAM (Static RAM) e os seguintes
constituem as DRAM (Dynamic RAM). Existem ainda os chips mistos: SDRAM.
4 - TERMINAIS DE UM CHIP DE MEMRIA
Para que a sua utilizao seja possvel, uma memria digital deve possuir os seguintes terminais e
barramentos:
A - CONTROLE DE LEITURA / ESCRITA (READ / WRITE):

Terminal de controle que determina se a informao desejada ser lida do chip ou gravada nele. A
barra sobre a letra W das figuras acima indica que o terminal habilitar a memria somente para
GRAVAO (escrita Write) se o mesmo receber nvel 0. Este terminal pode sofrer alteraes de um chip
para outro dependendo da fabricao dos mesmos; pode ocorrer, por exemplo, de uma determinada memria
RAM conter um terminal para leitura e outro para escrita.
B - HABILITADOR DO CHIP (CHIP ENABLE):
Habilita a memria para operar normalmente (gravao ou leitura). Conforme simbologia dos
exemplos acima, o mesmo se dar com o referido terminal em nvel 0, ou seja, com o mesmo em nvel 1 o
chip no grava nem fornece dado algum; neste estado a memria insere em seus terminais de sada nveis 0 ou
alta impedncia, dependendo de sua fabricao.
O fato da maioria dos fabricantes preferirem projetar este terminal sendo ativado por 0
proporciona maior proteo contra rudos, pois se fosse o contrrio, qualquer transiente indesejvel de tenso
poderia ativar indesejavelmente um determinado bloco de memria, causando panes no equipamento das mais
variadas.
C - BARRAMENTO DE ENDEREOS (ADDRESS BUSS):
Terminais responsveis por selecionar qual das posies de memria do chip ser gravada com a
informao desejada ou de onde ser lida.
63
D - BARRAMENTO DE DADOS (DATA BUSS):

Terminais utilizados como sada (leitura) ou entrada (escrita) da informao. Na segunda figura
acima temos um chip que contm dois barramentos especficos: um somente para sada de dados (Data Output
Buss) e outro somente para entrada (Data Input Buss).
5 - FUNCIONAMENTO DE UM CHIP DE MEMRIA

Observe a figura a seguir que esquematiza o interior de um chip de memria sem maiores
detalhes:
Neste exemplo temos uma memria com 4 bits no barramento de endereos sendo 2 bits para
cada um dos dois decodificadores internos que controlam 4 linhas e 4 colunas, totalizando 16 posies de
memria ou endereos. Com isto definimos a seguinte frmula:
2E P
Sendo: E = nmero de terminais do barramento de endereos;
P = nmero de posies de memria do chip;
Na verdade cada posio de memria (endereo) um registrador que possui dois terminais
habilitadores: cada registrador ser capaz de gravar ou enviar dados somente com ambos os terminais
habilitadores em nvel 1, neste caso qualquer uma das 16 combinaes possveis nos 4 terminais do
barramento de endereos far com que somente uma das 16 posies esteja habilitada para escrita ou
leitura.
Supondo que cada endereo seja capaz de gravar uma informao de 4 bits, temos um chip com
capacidade de 64 bits ou 16X4 como tambm costuma ser conhecido. Isto significa, em termos
extremamente simples, que temos um nico dispositivo que faz o trabalho de 16 registradores com total
economia de espao, custo e energia.
Como voc j deve ter notado, para sabermos a capacidade de cada endereo basta observarmos o
barramento de dados; se, por exemplo, este possuir 8 terminais saberemos tratar-se de um chip onde cada
endereo ou posio de memria capaz de memorizar at 8 bits.
64
6 - GRANDEZAS DE CAPACIDADE DE MEMRIA

At aqui a nica unidade digital conhecida era o BIT, a unidade bsica de qualquer circuito
digital, que pode ter valor 0 ou 1.
Porm torna-se impraticvel utiliz-la para definir capacidades de memrias muito grandes
tornando necessrio o uso de outras grandezas e mltiplos.
Nos primrdios da tecnologia digital utilizava-se o NYBLE, grandeza que caiu em desuso aps
algum tempo, e que representava 4 bits.
Depois surgiu o BYTE, porm sem uma padronizao que especificasse a quantidade que
representava; j houve antigamente situaes em que o BYTE era utilizado para representar 32 bits e outras
em que a mesma unidade correspondia a 16 bits.
Atravs de convenes, determinou-se que o BYTE corresponderia a 8 bits, ou podemos dizer que
1BYTE = 2NYBLE. Perceba que, consagrada pelo seu uso massivo, esta grandeza permaneceu at hoje para
a determinao de capacidades dos mais variados sistemas.
Com isto, surgiu tambm a necessidade do uso de mltiplos:
KILOK 210 1024 ;

MEGA M 210 K 2 20 ;
GIGAG 210 M 2 30 ;
TERA T 210 G 2 40 .
CAPACIDADE DE UM CHIP DE MEMRIA

Para determinar a capacidade de armazenamento de uma memria eletrnica basta utilizar a
frmula a seguir:
C 2E . D
Sendo: C = Capacidade da memria
E = nmero de terminais do barramento de endereos
D = nmero de terminais do barramento de dados
Verifique que o tamanho do barramento de dados determina exatamente o tamanho da palavra a

ser armazenada e processada pelo equipamento.
Como 2 elevado ao barramento de endereos corresponde ao nmero de posies de memria, a
formula anterior pode ser tambm representada como a seguir:
C P.D
Sendo: C = Capacidade da memria

P = nmero de posies de memria
D = nmero de terminais do barramento de dados / tamanho da palavra binria processada
65
7 - ASSOCIAES ENTRE MEMRIAS

Muitas vezes torna-se necessrio ampliar a capacidade de armazenamento de um dispositivo,
aumentando seu nmero de endereos ou ampliando o tamanho de cada endereo.
A Associao SRIE:
Se for necessrio que cada endereo tenha uma capacidade de armazenamento maior, podemos
utilizar dois ou mais chips em uma ASSOCIAO SRIE:
Analise o circuito acima e verifique que com tal associao utilizou-se 3 chips 16X4 para
implementar o conjunto que funciona como um dispositivo de memria 16X12.
B Associao PARALELA:
Porm, se for desejado manter o tamanho da palavra armazenada aumentando o nmero de
endereos, ser necessria a utilizao da ASSOCIAO PARALELA de memrias, ilustrada a seguir:
66
Note que o aumento do nmero de posies de memria possvel somente com o uso de um
decodificador que habilitar somente um chip para escrita ou leitura, acrescentando desta forma o nmero de
terminais do barramento de endereos. Com isto implementa-se um dispositivo 32X4 com o uso de 2 chips
16X4.
67
VII-CONVERSORES A/D E D/A

1 TIPOS DE SINAL
Os termos analgico e digital tornaram-se corriqueiros e so proferidos na maioria das vezes
para diferenciar a natureza tecnolgica de vrios aparelhos, equipamentos e instrumentos.
Estes termos, no muito longe de serem corretamente empregados, na verdade referem-se forma
de onda de sinais eltricos, eletromagnticos, de radiofreqncia, de controle ou alimentao. No caso dos
aparelhos e equipamentos, tal classificao determina o tipo de sinal predominante que utilizam.
Observe dois exemplos de formas de onda a seguir:
Sinal analgico
Sinal digital
As definies que exprimem a diferena entre estes dois sinais ficam claras apenas observando as
figuras acima, contudo sero citadas a seguir:
O sinal analgico apresenta variaes lineares, varia em funo do tempo, ou podemos ainda
dizer que apresenta infinitos valores em qualquer intervalo de tempo.
O sinal digital, por outro lado, no varia de forma linear, mas de forma discreta (em saltos), no
uma funo direta do tempo, ou ainda apresenta valores finitos em determinados intervalos de tempo.
Para ficarem mais claras tais definies, podemos citar o velocmetro de um automvel ou o
deslocamento de um elevador entre dois andares de um arranha-cu como exemplos de variao analgica, ou
o odmetro deste mesmo automvel e o deslocamento do mesmo elevador por todos os andares do prdio
durante um dia inteiro como exemplos de variao digital.
Observe agora mais alguns exemplos:
Sinais analgicos
Sinais digitais
68
Os sinais digitais mais comuns caracterizam-se por possurem poucas variaes (geralmente em
torno de no mximo 2 ou 3 valores). Veja alguns exemplos:
Sinal binrio
Sinal ternrio
Em vrios equipamentos, existe a necessidade de converso entre sinais, ou seja, converter um

sinal analgico em digital e vice-versa. Os circuitos responsveis por tal converso so identificados como
conversores digital-analgicos (D/A) ou conversores analgico-digitais (A/D).
Observe a figura abaixo que exemplifica uma necessidade tpica de tais converses. Trata-se de
um diagrama em blocos que mostra de forma extremamente simplificada a gravao e reproduo de um CD
de udio comercial:
Para aplicaes como as do exemplo acima ou nos mais modernos equipamentos existem
conversores bastante avanados, mas em nosso estudo veremos apenas os circuitos mais simples que, se bem
compreendidos, facilitaro o entendimento dos mais complexos.
69
2- CONVERSORES D/A
Somador inversor ponderado:
Um conversor D/A extremamente simples pode ser implementado utilizando um amplificador

operacional em malha fechada, configurado como somador inversor ponderado.
Os valores de R e Rf dependero do valor de tenso referente ao nvel 1 para que o valor da tenso
de sada corresponda corretamente ao nmero binrio (ABCD) inserido nas entradas.
Para este circuito, a frmula que define a tenso de sada (Vo) definida a seguir:
Como exemplo, considere a necessidade de implementar tal circuito compatvel com a famlia
TTL (1 = 5Volts). Portanto, com a insero do nmero 1000 (5V na entrada A) o circuito dever fornecer 8V
em sua sada. Com base nestes dados e considerando a frmula anterior, acompanhe o clculo a seguir:
De posse destes valores implementamos o conversor D/A de 4 bits compatvel com circuitos TTL:
70
Analise-o agora tomando como exemplo a entrada do nmero 0110:
1
1
30
Vo .8A 4B 2C D .8.0 4.5 2.5 0
5
5
5
Vo 6V
Como voc deve ter notado, o valor da tenso de sada corresponde exatamente ao nmero binrio
inserido nas entradas do circuito, executando assim a converso de uma informao digital em um valor de
tenso analgico.
71
3- CONVERSORES A/D
A- Comparador quantizador:
Este conversor A/D trata-se de um circuito que utiliza amplificadores operacionais configurados
como comparadores com tenses de referncia (Vr) distintas. As tenses de referncia so geradas
simplesmente pela sobreposio dos resistores, onde haver diferentes nveis de tenso em cada um.
Repare que as alimentaes V esto aterradas. Com isto os amplificadores operacionais
apresentaro somente dois nveis de tenso: +V se Vi for maior que Vr, ou 0V se Vi for menor ou igual Vr.
Estes valores de tenso de sada dos operacionais sero facilmente interpretados pelo codificador como
sendo, respectivamente, os nveis lgicos 1 e 0.
Com esta implementao, os operacionais fornecero nveis quantizados para o codificador, ou
seja, seqncias binrias que representaro os nveis de tenso de entrada (Vi) atravs da quantidade de nveis
1. Com isto as sadas dos amplificadores operacionais fornecero as seguintes seqncias quantizadas, desde
nveis mais baixos at valores mximos de Vi:
0000
0001
0011
0111
1111
O codificador converter tais seqncias nas palavras binrias (ABCD) correspondentes.
Obviamente o conversor citado na figura anterior como exemplo no fornecer uma boa preciso,
pois um nmero extremamente grande de valores de tenso de entrada corresponder a uma mesma seqncia
quantizada; porm, se maior preciso for desejada, basta aumentar o nmero de amplificadores operacionais
da rede comparadora, bem como seus resistores.
72
B- Gerador de rampa:
Observe agora outro exemplo um pouco mais avanado de conversor A/D representado na figura
abaixo:
Acompanhe o detalhamento do mesmo:

Amplificador operacional configurado como comparador, que recebe em uma de suas entradas o sinal a ser
convertido (Vi), e na outra o sinal gerado pelo conversor D/A (Vc), gerando em sua sada (Vo) nveis
lgicos correspondentes (0 ou 1):
Se Vc > Vi ou Vc = Vi Vo = 0;
Se Vc < Vi
Vo = 1.
Porta AND agindo como chave, ora permitindo, ora bloqueando a passagem do sinal de clock para o
contador, de acordo com o bit de disparo do comparador;
Registrador paralelo formado por 4 flip-flops tipo D (FFD), recebendo como dados as sadas do contador
MOD-16 e como pulso de clock o bit de disparo do comparador;
Contador MOD-16, com suas sadas sendo enviadas, ao mesmo tempo, para o conversor D/A e para o
registrador paralelo;
O conversor D/A recebe os nmeros binrios formados pela contagem MOD-16 e os converte num sinal
analgico correspondente, enviado ao comparador;
Considerando o circuito previamente inicializado (contador e registrador limpos), um sinal

inserido no comparador (Vi);
A partir de ento, a sada do comparador assume nvel alto, sendo interpretado pelos demais
circuitos como o bit 1. Este bit de disparo far com que a porta AND permita a passagem do trem de pulsos de
clock para o contador MOD-16, fazendo com que o mesmo comece a contar, obviamente a partir de 0000;
O conversor D/A receber os dados do contador e gerar um sinal, em sua sada, que vai
aumentando a cada contagem crescente;
Haver um momento em que este sinal gerado pelo conversor ser igual a Vi, quando ento a
sada do comparador mudar para zero (Vo = 0);
73
Esta descida da sada Vo ir gerar 2 efeitos:

1) A porta AND voltar a impedir a passagem dos pulsos de clock, congelando o
contador na ltima contagem;
2) Esta descida de Vo ir disparar o registrador, fazendo com que o mesmo memorize a
ltima contagem, disponibilizando-a na sada do circuito.
Para que uma nova converso seja efetuada, necessrio inicializar novamente o circuito: ativar
o terminal CLEAR.
Obviamente centenas de converses devem ser feitas por segundo, para que a operao ocorra
aproximadamente em tempo real e para que o nmero de quantizaes seja o maior possvel. Assim sendo,
a inicializao do circuito (ativao do CLEAR) efetuada pelo prprio equipamento.
74
BIBLIOGRAFIA:
ELEMENTOS DE ELETRNICA DIGITAL - IDOETA, Ivan V; CAPUANO, Francisco G.

40ed. Editora rica Ltda. So Paulo 2007;
CIRCUITOS DIGITAIS - LOURENO, Antnio C. de; CRUZ, Eduardo C. Alves;
FERREIRA, Sabrina Rodero; CHOUERI Jnior, Salomo; 4ed. - Editora
rica Ltda. So Paulo 1996.
CIRCUITOS DIGITAIS E MICROPROCESSADORES TAUB, Herbert Editora McGraw
Hill do Brasil Ltda So Paulo 1984.
APOSTILA DA DISCIPLINA DE ELETRNICA DIGITAL, Mdulo nico LIGIRO,
Eduardo de Albuquerque; PAULO VITOR Brito Mendes - Comando da
Aeronutica, Escola de Especialistas de Aeronutica Guaratinguet, SP 2008.
SISTEMAS DIGITAIS, PRINCPIOS E APLICAES - TOCCI, R. j; WIDMER, N. S;
MOSS, G. L - 10ed. - Editora Pearson - 2007.
AMPLIFICADORES OPERACIONAIS, TEORIA E ANLISE - SEABRA, Antnio C.
Editora rica Ltda. So Paulo 1996.

Apostila 4a Meca - ATUALIZADA

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Apostila 4a Meca - ATUALIZADA

Uploaded by

Copyright:

Available Formats

Cidade de Lorena - SP

Professor: Eduardo de Albuquerque Ligiro

Prof. Eduardo de A. Ligiro.

"Toda grande jornada comea sempre com os primeiros passos"

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

E - CONVERSOR PARALELO PARA SRIE: ........................................................................................................................... 57

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

I-CIRCUITOS DE COMUTAO (FAMLIAS LGICAS)

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Observe tambm que na sada do circuito os transistores Q3 e Q4 esto em uma configurao

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

O smbolo (histerese) presente no inversor utilizado em manuais de fabricantes para identificar

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

A - Circuitos Digitais com MOSFETS:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

D - Porta NAND CMOS:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

E - Porta NOR CMOS:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Densidade (portas por chip)

Small Scale Integration

Os circuitos integrados pertencentes s famlias TTL e CMOS enquadram-se nos nveis de

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

J para o decodificador a frmula a seguinte:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Analise agora a extrao de cada uma das 4 funes na forma disjuntiva:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

3- DECODIFICADOR PARA 7 SEGMENTOS

Acompanhe agora o projeto do circuito que controlar o segmento a:

a A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

III - MULTIPLEX E DEMULTIPLEX

Obviamente, por se tratarem de circuitos digitais, no conveniente o uso de um knob mecnico;

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Atravs destas tabelas verdade, projetamos os referidos circuitos:

Multiplexadores e demultiplexadores com nmeros maiores de entradas e sadas podem ser

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Por analogia define-se a mesma frmula para o DEMUX:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Analise agora um DEMUX-8 implementado com 2 DEMUX-4 e 1 DEMUX-2:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

4- MULTIPLEX COMO CIRCUITO COMBINACIONAL UNIVERSAL

Para implement-lo utilizando um MUX, algumas regras devem ser seguidas:

A varivel menos significativa deve ser destacada;

As variveis restantes sero os seletores do MUX;

As linhas da tabela sero separadas duas a duas;

Em cada grupo de duas linhas identificar a(s) funo(es) de acordo com a

Aplicao da primeira regra:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta

Aplicao da terceira regra:

Aplicao da quarta regra:

Aplicao da quinta regra:

Tcnicas Digitais - 4 Mecatrnica Colgio Delta