Professional Documents
Culture Documents
Arquitectura de
Procesos Industriales
Unidad 5
Mdulos de PWM.
Conversin AD e Interfaz de Comunicacin.
Autor
Profesor Eval Bladimir Bacca Corts
Ing. Electrnico
Mg. En Automtica
Programa de Postgrados en Ingeniera Elctrica y Electrnica
Escuela de Ingeniera Elctrica y Electrnica
Direccin de Nuevas Tecnologas y Educacin Virtual
Vicerrectora Acadmica
Universidad del Valle
2007
Ficha Tcnica
Coordinador de Programa Acadmico
Humberto Loaiza Correa
Diseo Grfico
Edinson Largo Hoyos
Montaje e Ilustracin
Karol Johanna Romero Villota
Programacin
Sandra Lorena Mayorga Muriel
Asesora Metodolgica
Oscar Trejos Sinisterra
Pacfico Abella Milln
Coordinacin Programacin
Henry A. Taquez Quengun
Coordinacin Diseo Grfico
Karen Ramrez Gonzlez
Diagramacin Versin Imprimible
John Jairo Toro Londoo / Sadua Vanessa Aristizabal
Programa de Postgrados en Ingeniera Elctrica y Electrnica
Escuela de Ingeniera Elctrica y Electrnica
Direccin de Nuevas Tecnologas y Educacin Virtual
Vicerrectora Acadmica
Universidad del Valle
2007
Tabla de Contenido
Introduccin
Objetivos
Contenido
Tema 1. Puertos Binarios E/S
Tema
Tema
Tema
Tema
2.
3.
4.
5.
Temporizadores y Contadores
Mdulos de Entrada y Captura
Mdulo de Salida y Comporacin
Relojes de Tiempo Real y Watchdog
Resumen
Actividades de Aprendizaje
Lecturas Complementarias
Bibliografa
5
5
5
17
26
32
37
43
43
44
44
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Introduccin
sta gua tratar los conceptos fundamentales sobre mdulos PWM, los cuales
dependen de la estructura de temporizadores discutida anteriormente, pero
que se convierte en una herramienta muy importante para fines de control
de dispositivos de potencia, fundamentales en el campo de la interfaz con el mundo
externo.
Luego, se tocar el tema de los conversores anlogo a digital disponibles en las plataformas
basadas en un microcontrolador, su relacin con la CPU, sistema de interrupciones,
configuracin y modo de operacin. En caso de no encontrar un dispositivo como estos
en un microcontrolador, se darn las pautas necesarias bsicas para implementar una
interfaz digital con un dispositivo como estos pero mapeado en memoria.
Finalmente se discutirn los sistemas de comunicacin, entre ellos los asncronos y los
sncronos. Los primeros son los ms comunes en las familias de microcontroladores,
permitiendo de esta manera establecer un enlace de comunicacin con otros dispositivos
similares o con un sistema servidor central.
De igual forma que en las otras guas, primero se discutirn los fundamentos y luego
se enfocar la atencin a cada dispositivo de las familias que en este curso se tienen
disponibles.
Objetivos
Conocer los conceptos bsicos y el funcionamiento de los mdulos de PWM.
Conocer los conceptos bsicos y el funcionamiento de los mdulos de conversin
analgica a digital.
Conocer los conceptos bsicos y el funcionamiento de las interfaces de
comunicacin.
Contenidos
Tema 1. Mdulos de PWM
Subtema 1.1 Conceptos Bsicos
PWM o modulacin por ancho de pulso es una estrategia que es usada tanto para
comunicar informacin como para actuar sobre dispositivos anlogos que requieran
una entrada de voltaje variable para operar, concretamente este tipo de modulacin es
usada para controlar la velocidad de motores de DC. Sin embargo, tambin se puede
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
comunicar informacin de tal manera que la variacin del ancho del pulso informa la
aparicin de un dato nuevo.
La Figura 5.1 muestra la forma de onda de este tipo de modulacin, debe observarse
que existen dos parmetros bsicos:
Perodo, tiempo base sobre el cual se realiza la modulacin.
Tiempo de Encendido, tiempo en el cual la seal mantiene en su mximo valor
de voltaje, de tal manera que el tiempo de apagado sera la resta entre el Periodo y el
Tiempo de Encendido.
Ahora es claro que este tipo de modulacin puede ser empleado para comunicar
informacin entre dos dispositivos electrnicos, sin embargo, es ms usado para
manejar actuadores como motores de DC, de forma que la variacin del pulso hace
que el voltaje efectivo (lnea punteada en la Figura 5.1) se eleve o disminuya segn el
tiempo de encendido de la seal. Desde el punto de vista de los microcontroladores, una
unidad de PWM es un hardware independiente de la CPU pero atada a los mdulos de
temporizacin y que poseen las siguientes caractersticas generales:
Una seal de reloj que incrementa el contador principal del sistema.
Un registro contador de rueda libre de N bits, dependiendo del tipo de resolucin
que se maneje.
Un registro comparador de N bits que es usado para activar / desactivar una
patilla del microcontrolador en el momento en que su valor coincida con el registro
contador.
Un conjunto de registros de control para configurar propiedades como:
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
La Figura 5.3 muestra las formas de onda que se pueden obtener al usar esta funcin
del mdulo de PWM, lo cual posee la ventaja de reducir los requerimientos de filtrado
de la seal de salida. En este modo de operacin los bits menos significativos de cada
registro de PWM poseen las siguientes funciones:
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Figura 5.4 Sistema de reloj del mdulo de PWM para la familia HC12
10
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
La Figura 5.4 muestra el sistema de reloj del mdulo de PWM para la familia HC12,
donde primero que todo se debe tener en cuenta el conjunto de registros asociados:
PWCLK, el cual determina:
La concatenacin de los registros de PWM 2 y 3.
La concatenacin de los registros de PWM 0 y 1.
La divisin de frecuencia para el reloj A, 8 posibilidades.
La divisin de frecuencia para el reloj B, 8 posibilidades.
PWPOL, el cual determina:
La seleccin de la fuente de reloj A o S0 y la fuente de reloj B o S1, ver Figura
5.4.
La seleccin de la polarizacin de las salidas de PWM para cada canal.
PWSCALX y PWSCNTX, donde X es 0 o 1 y permiten, segn la Figura 5.4, adicionar
una divisin de frecuencia de reloj adicional a la introducida con el registro PWCLK,
de forma que se tiene un registro contador PWSCNTX el cual en el momento del
rebose carga el valor del registro PWSCALX dividiendo la frecuencia de entrada al
mdulo por 256, ya que son registros de 8bits, y luego, por 2.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
11
La Figura 5.5 y la Figura 5.6 muestran las formas de onda y la estructura del mdulo de
PWM cuando se configura para obtener una alineacin centrada o a la izquierda. Para
este fin se deben identificar la funcin de los siguientes registros:
PWEN, habilita o no la funcin de PWM sobre cada canal independientemente.
Esto est relacionado con la direccin de las patillas de E/S, que en caso de usar el
mdulo de PWM son obligatoriamente de salida.
PWCONTX, donde X es: 0, 1, 2 o 3; este registro es un contador de rueda libre
asociado a cada canal.
PWDTYX, donde X es: 0, 1, 2 o 3; este registro almacena el valor relacionado con
el ciclo efectivo de trabajo que, dependiendo del bit de polaridad ser un 0 o 1.
PWPERX, donde X es: 0, 1, 2 o 3; este registro almacena un nmero de 8bits del
cual depende el perodo de la seal de PWM, es decir, dado un perodo de la seal de
reloj de entrada al mdulo, ste se multiplica por el contenido de este registro para
obtener el periodo de la seal de PWM de salida.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Donde existe una relacin lineal entre el voltaje de entrada y el voltaje de salida
representado por la palabra digital del conversor.
Sin embargo, los conversores A/D reales poseen problemas que definen sus caractersticas
principales, como son:
Resolucin
La cual se define como la ms pequea variacin del voltaje de entrada que hace
que exista un cambio en la salida, es decir (donde N es el nmero de bits del
conversor):
+
V= VrefN - Vref
2 -1
Error de linealidad
Este tipo de error verifica que tan lineal es la respuesta del conversor, tomando
la diferencia entre los voltajes de transicin de la curva de salida del conversor
A/D.
Error de offset
Prcticamente es el valor medio de la primera transicin del voltaje de salida.
Tiempo de conversin
Es el tiempo transcurrido entre la seal de inicio de conversin y la salida de una
lectura vlida.
Rata de conversin
Es la rata mxima a la cual se pueden obtener conversiones sucesivas.
Sensibilidad a la fuente de alimentacin
Es el porcentaje de cambio en los voltajes de transicin respecto a un cambio de
un 1 por ciento en el voltaje de alimentacin.
Error de precisin absoluta
Es la diferencia entre los voltajes de transicin de entrada y sus valores ideales
antes de ajustar el cero y la ganancia.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
13
Para poder obtener una expresin digital de un voltaje anlogo existen varios caminos,
los ms importantes se muestran a continuacin:
Conversor A/D por integracin,
La idea de esta tcnica radica en almacenar el voltaje de entrada en un condensador
por una cantidad determinada de tiempo, luego, este es descargado a una rata
conocida, justo en el momento de iniciar la descarga se inicia un conteo el cual
es acumulado en un contador y justo cuando el valor es cero un comparador
desconecta el reloj del contador de tal manera que la cuenta posee la expresin
digital del voltaje en la entrada del conversor, como se muestra en la Figura 5.8.
Esta tcnica posee la gran desventaja que este tipo de conversores es lento, sin
embargo, posee una buena linealidad y precisin.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
15
y Vref-; estas salidas son alimentadas a un conjunto de compuertas XOR las cuales
alimentan el codificador para tomar las N salidas digitales, como se demuestra
en la Figura 5.12.
16
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Los siguientes aspectos deben ser tenidos en cuenta al implementar este esquema:
Fcil de implementar desde el punto de vista hardware y software.
Desperdicio de puertos binarios de E/S.
Difcil actualizacin, esto es en caso de necesitar ms perifricos para el
sistema.
2. Puerto de E/S en Memoria, esta estrategia es mostrada en la Figura 5.15, donde
el requerimiento fundamental es que el microcontrolador soporte accesos a memoria
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
17
externa, tal que se disponga de un bus de datos, direcciones y control con los cuales
se implementa un decodificador que activar o no al ADC permitiendo: Configurar
parmetros del ADC, Consulta del estado del ADC y Lectura / escritura de datos en
general.
La Figura 5.16 muestra el tercer esquema de conexin tpico donde se usa un bus de
comunicaciones para tener acceso al ADC. Este bus de comunicaciones por lo general
es un estndar de intercambio de datos tipo serie como: SPI, SCI (RS232) o I2C. Los
aspectos a tener en cuenta en este esquema son:
Soporte por parte del microcontrolador y del ADC de algn estndar de
comunicacin serial citado anteriormente.
Si el microcontrolador debe poseer comunicacin con otro sistema, se debe
buscar la posibilidad de multiplexar el bus de comunicacin serial o implementarlo
a partir de puertos binarios de E/S.
Fcil implementacin en hardware.
18
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
19
Figura 5.18 Ratas de muestreo que pueden ser configuradas en la familia HC12.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
ATDSTAT, se compone de una parte alta y otra baja donde se puede consultar
si existe o no una secuencia de conversin en proceso, el canal que est siendo
procesado en un determinado momento y banderas asociadas a cada canal que
reflejan si la conversin ha sido o no realizada sobre ellos.
ATDRX, donde la X toma un valor entre 0 y 7, haciendo referencia a cada canal
anlogo. En estos registros se guarda el resultado de la conversin el cual es alineado
a la izquierda.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
21
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Las operaciones de inters ms importantes que se deben realizar son las siguientes:
Configuracin del puerto.
Escritura y lectura en/de el puerto de un dato deseado.
Lectura del estado del puerto serie.
Cada una de estas funciones bsicas tiene asociados registros de datos, los cuales deben
ser consultados y/o escritos. El nmero de registros y el formato de los datos que
estos llevan dependen de la plataforma de desarrollo. En la Figura 5.22 se muestran las
conexiones tpicas para conectores DB9 o DB25 que hacen parte del estndar RS-232,
aunque se presentan las conexiones para solo transmitir datos, sin tener en cuenta
seales de hardware como DTR, DSR, CD, RTS y CTS que son orientadas a realizar un
control de flujo por hardware no por software. La conexin mostrada en la Figura 5.22
es muy til para probar que tanto los algoritmos de transmisin como de recepcin
funcionan sin necesidad de tener dos sistemas comunicados.
23
SPI
SPI es un bus serial estndar introducido por Motorola el cual posee las siguientes
caractersticas:
Es un enlace serie sincrnico.
Operacin Full Duplex.
Opera bajo un esquema de maestro a esclavo.
Altas velocidades de transferencia de informacin.
El estndar SPI establece como mnimo 4 seales:
SCLK, seal de reloj emitida por el maestro del bus.
MOSI, seal de salida del maestro y entrada de los esclavos.
MISO, seal de salida de los esclavos y entrada del maestro.
/SS, seal de seleccin del maestro, una por cada esclavo.
La Figura 5.23 muestra la conexin y direccin de cada una de las seales descritas
anteriormente.
El bus SPI funciona de la siguiente manera, el dispositivo que hace de maestro inicia
cualquier transferencia en el bus, esto se lleva a cabo seleccionando un esclavo especfico;
una vez se ha seleccionado el dispositivo esclavo, ste debe esperar la generacin de la
seal de reloj la cual determinar el momento en el cual el dispositivo esclavo escribir
o leer los datos presentes en la lneas MOSI o MISO. Un esquema de implementacin
tpico se muestra en la Figura 5.24.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
25
SDA, seal para transportar los datos tipo serie, tambin se hace cargo de las
direcciones las cuales son emitidas previamente a cualquier transferencia.
SCL, seal para el reloj del bus, solo el dispositivo maestro la genera.
La Figura 5.25 muestra una conexin tpica del bus, donde cada esclavo est pendiente
del flujo de informacin en el bus tal que pueda establecer una conexin de lectura
o escritura de datos cuando el dispositivo sea seleccionado. Normalmente, cada
dispositivo esclavo posee direcciones que pueden ser programadas individualmente, sin
embargo esta labor debe ser realizada por separado en cada dispositivo y actualizadas
en el dispositivo maestro.
La Figura 5.26 muestra el esquema de comunicacin usado para este bus, donde varias
etapas son mostradas:
Condicin de inicio, una comunicacin siempre la inicia el maestro del bus.
Emisin de la direccin, el maestro emite la direccin del esclavo sobre el cual desea
realizar una operacin, la direccin se emite desde el MSB al LSB. La direccin posee
7bits y el LSB del byte determina el tipo de transferencia (0 para escribir sobre el esclavo
y 1 para leer del esclavo).
Un reconocimiento, el cual es emitido por el receptor del mensaje.
El transmisor del mensaje de 8 bits posee el control del bus y emite sus datos hacia el
receptor, el cual debe reconocer cada uno de ellos.
26
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
IRDA
IRDA es un estndar de comunicacin inalmbrica punto / punto punto / multipunto
en un rango de un metro, donde el transmisor posee una apertura de hasta 30 grados y
el receptor mayor o igual a 15 grados, como se observa en la Figura 5.27.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
27
La capa fsica de IRDA soporta velocidades de comunicacin entre 2400 a 4Mbps, sin
embargo, la etapa de reconocimiento y negociacin se establece a una velocidad de
9600bps.
Figura 5.31
28
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Figura 5.32
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
29
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
y negociar los parmetros del enlace, esto es: velocidad de transmisin, mximo tiempo
de espera, tamao de la carga til, tamao de la ventana de reconocimientos, nmero
de smbolos de inicio y fin, tiempo mnimo de espera, entre otros.
La Figura 5.35 muestra las diferentes fases de transmisin de datos, la primera slo
a 9600bps donde se negocian los parmetros de la conexin, luego el intercambio de
informacin donde el dispositivo primario siempre pregunta primero al secundario a
travs de un sistema de testigos con el fin de no tener colisiones en el medio.
El dispositivo transmisor posee el testigo hasta que termina de transmitir sus datos
o demora ms tiempo en ocupar el medio de acuerdo al mximo tiempo de espera
programado y negociado con anterioridad.
Finalmente, la etapa de desconexin donde cualquiera de los dos lo puede realizar, si
el dispositivo primario lo hace enva un comando de desconexin y el secundario lo
acepta, entrando el modo no operacional donde todos los parmetros por defecto son
aplicados, incluyendo un enlace de 9600bps. Si el secundario desea desconectarse,
ste enva una solicitud al primario el cual acepta o no la desconexin con el respectivo
comando.
ETHERNET TCP/IP
Con el fin de comprender la filosofa de este medio y protocolo de comunicacin se debe
realizar un repaso muy general del contexto en el cual se aplica, esto es Internet y el
modelo OSI de intercambio de informacin.
La Figura 5.36 muestra el modelo OSI de comunicacin con el cual se han estructurado
la mayora de los protocolos de interconexin en red como es el caso de Internet. El
modelo mostrado en la Figura 5.36 est basado en la arquitectura por capas, donde
cada una de ellas posee un trabajo bien definido y un par de interfaces de entrada y
salida con especificaciones de formato y cantidad de informacin intercambiadas.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
31
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
En esta capa los usuarios y la aplicacin pueden gestionar los flujos de informacin
y sobre todo la sincronizacin de informacin en el momento de presentarse una
cada de la red o uno de los equipos conectados.
6. Capa de Presentacin
En este caso se ocupa de la semntica y sintaxis de la informacin transmitida ms
que en el movimiento fiable de bits entre dos puntos. Esto es, tratar problemas
como representaciones numricas, alfa numricas, flotantes, entre otras en dos
puntos de la red que manejan formatos distintos.
Capa de Aplicacin, como su nombre lo indica es la capa en la cual se ejecutan programas
de funcin especfica que usan un recurso llamado red para comunicarse.
La Figura 5.37 muestra cual es el proceso de ensamblado de informacin que se lleva
a cabo cuando se quiere transmitir por una red de comunicacin un paquete de datos.
Este nombre datos es completamente relativo a que nivel se est refiriendo, pero
independiente de eso en cada capa se agregan datos adicionales llamadas cabeceras
que permitirn la identificacin de este paquete de datos con su capa homloga al
otro lado de la red. Finalmente, a nivel de la ltima capa, la capa fsica, se tiene una
secuencia de unos y ceros que ser enviada por el canal de comunicaciones. Notemos
que observando las Figura 5.36 y 5.37 los protocolos que se manejan en cada capa
poseen su equivalente en el destino, excepto por los primeros tres: Fsico, Enlace y Red
que solo ven a su vecino inmediato.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
33
La Figura 5.38 muestra como est estructurada la interfaz entre cada capa, se puede
observar que su concepcin es totalmente modular. Toda interfaz posee un punto de
acceso o SAP, a travs del cual se intercambian datos o IDU, el cual posee los datos como
tales y una informacin de control asociada, esta ltima es de mutuo acuerdo entre
las capas con el fin de poder hablar el mismo idioma en el momento de intercambiar
informacin.
La Figura 5.39 muestra el tipo de codificacin que se emplea en ETHERNET con el fin
de trasmitir datos binarios en un canal de comunicaciones (cableado). La codificacin
Manchester diferencial es aplicada a ETHERNET con el fin de transmitir tanto los datos
como la seal de reloj o sincrona.
34
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
La Figura 5.40 determina que la conexin en red del mdulo RCM3200 puede ser directa
con un cable cruzado o a travs de un concentrador o switche, esta ltima opcin es
la ms indicada por supuesto en el momento de necesitar un sistema embebido con
acceso a Internet.
Subtema 3.2 Casos de Estudio
Familia MCS51
La Figura 5.41 muestra la estructura bsica interna de la interfaz de comunicacin
serial de la familia MCS51, donde se puede notar que se compone de un registro de
desplazamiento atado a cada terminal, ya sea de transmisin o recepcin. Cada registro
posee una lgica de control independiente, ntese que el registro que almacena el dato
posee un mismo nombre, sin embargo, se diferencian en las operaciones de lectura o
escritura que se realizan sobre l.
Otro de los principales cuidados que se debe tener en cuenta es la habilitacin de
recepcin, que por defecto no est habilitada. En la Figura 5.41 tambin se debe
observar que la generacin de interrupcin por el mdulo de comunicacin serial es
realizada tanto para la recepcin como para la transmisin, sin embargo, cada unidad
de control posee una bandera que indica si se ha recibido completamente 1byte por
el puerto serie (RI) o se ha transmitido completamente 1byte por el puerto serie, de
manera que en el momento de generarse la interrupcin, la ISR puede identificar que
operacin realmente a finalizado.
La Figura 5.42 muestra los modos de operacin en los cuales el puerto serial puede
operar: el ms usado para establecer una comunicacin con el computador, por
ejemplo, es el modo 1 o una UART de 8bits con velocidad variable; el modo 0 es una
comunicacin sincrnica donde los datos entran y salen por la patilla RXD, pero la
patilla TXD genera la seal de reloj para leer adecuadamente los datos a una frecuencia
de un ciclo de mquina; el modo 2 es parecido al 1 pero configura el perifrico como
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
35
una UART de 9bits, donde el noveno bit puede ser programable o ser la paridad de los
datos transmitidos a una frecuencia determinada por la Figura 5.42; y el modo 3 es un
protocolo especial de comunicacin entre microcontroladores, donde el noveno bit se
programa en 1 o 0 dependiendo si el que enva el mensaje es el maestro o una serie de
esclavos que comparten el canal serial.
SM0
SM1
Mode
Description
Baud Rate
SHIFT REGISTER
Fosc./12
8-Bit UART
Variable
9-Bit UART
Fosc./64 OR
9-Bit UART
Fosc./32
Variable
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Vector Address
IE0
0003H
TF0
000BH
IE1
0013H
TF1
001BH
RI & TI
0023H
002BH
Para los modos 1 y 3 se tiene una expresin para calcular el valor que debe contener
TL1 y TH1:
37
Familia DS80C390
Como se ha dicho antes la familia DS80C390 es basada en la familia MCS51, por lo tanto
existirn leves diferencias y/o mejoras en cada uno de los perifricos, el puerto serial es
uno de ellos.
La Figura 5.45 muestra la estructura general de los puertos seriales, que en esta familia
son 2 completamente independientes, sin embargo su velocidad de comunicacin puede
ser configurada en comn o por separado, esto es: el puerto serial 0 toma la rata de
baudios de los temporizadores 1 o 2 y el puerto serial 1 solamente del temporizador 1.
Segn la Figura 5.45 se tiene una sola unidad de control tanto para los registros de
desplazamiento de recepcin como transmisin.
La Figura 5.46 muestra los modos de operacin soportados para cada puerto serial, se
puede observar que son idnticos a los de la familia MCS51, sin embargo debido a que
se puede usar el temporizador 1 o 2 para la rata de baudios en el puerto serial 0, la
38
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Figura 5.47 Ubicacin relativa del vector de interrupcin para las comunicaciones
Familia RC3000
En esta plataforma se cuenta con 6 puertos seriales (A F) todos estn en capacidad
de realizar comunicaciones asncronas, sin embargo, los puertos A, B, E y F soportan
comunicaciones sincrnicas; adems, los puertos E y F son capaces de establecer
comunicaciones tipo HDLC / SDLC y el puerto A tambin puede ser usado con
comunicaciones tipo IrDA.
La Figura 5.48 muestra la relacin entre cada uno de los puertos seriales y el conjunto
de temporizadores de los cuales depende con el fin de generar la rata de baudios
adecuada. Adems, la fuente de reloj de los temporizadores es seleccionada ya sea
del reloj de perifricos, el reloj de perifricos dividida entre dos y con el rebose del
temporizador A1.
La Figura 5.49 muestra el esquema bsico de registros para los puertos seriales,
donde se observa que para la lnea de recepcin una vez el dato est en el registro de
desplazamiento ste puede ser ledo por la aplicacin principal, si se usan los puertos E
y F se tiene una cola de datos de 4bytes de profundidad. El esquema de la transmisin
es el mismo, sin embargo se adiciona un bit tal que su significado depender de las
opciones seleccionadas en los registros de configuracin (paridad, marcacin de
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
39
40
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Todos los puertos seriales poseen los siguientes tipos de registros para poder configurar
sus caractersticas, donde X se remplaza por A, B, C, D, E o F:
Registro de Datos (SXDR), permite leer un dato que ha llegado por el canal serial
o escribir un dato que se desee transmitir.
Registro de Direccin (SXAR), al escribir sobre l permite determinar un byte de
direccin (Direccin de bit 0) que es usado en comunicaciones sincrnicas y SDLC/
HDLC.
Registro de Parada (SXLR), al igual que el anterior se usa para determinar un byte
de direccin (Direccin de bit 1) usado en comunicaciones sincrnicas y SDLC/HDLC.
Registro de Estado (SXSR), registro de estado donde se pueden chequear los
siguientes eventos:
Registro de recepcin vaco.
Registro de recepcin lleno.
Error de sobre escritura.
Registro de transmisin vaco.
Transmisor ocupado o desocupado.
Para los puertos E y F: error de trama por chequeo de CRC, recepcin o no de un
carcter de terminacin abrupta, transmisin finalizada de un CRC, de un carcter
de terminacin abrupta o de una bandera de terminacin normal.
Registro de Control (SXCR), donde se configuran las propiedades de los puertos
seriales como:
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
41
42
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
43
44
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
45
46
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
El conjunto de registros relacionados con la interfaz SCI y SPI ms importantes son los
siguientes:
SCI
SC0BD, registro donde se carga el valor que determina la rata de baudios de la
comunicacin.
SC0CR1, registro de control donde se configura: habilitacin de recepcin,
habilitacin de colector abierto, seleccin del formato de la trama, habilitacin de
la capacidad de DESPERTAR al microcontrolador con la llegada de un dato definido,
habilitacin de paridad y seleccin de paridad.
SC0CR2, registro para de control para la habilitacin de interrupcin de
transmisin, recepcin, habilitacin de transmisin y habilitacin de generacin
automtica de cdigos BREAK.
SC0SR1, registro de estado con el fin de comunicar si: el registro de transmisin
est libre, la transmisin fue completada, el registro de entrada est lleno, deteccin
de lnea de recepcin activa, error de sobre escritura, error de ruido, error de
trama y error de paridad.
Resumen
n este ltimo documento estudiaremos los mdulos de PWM, los cuales son
muy usados para controlar motores y en caso de ser necesario conversores
digital a analgico. Los microcontroladores son usados para disear sistemas
de adquisicin de datos orientados a aplicaciones especficas como lo son el control de
variables, por tanto, la conversin de analgico a digital es un mdulo muy comn en
las familias de microcontroladores.
Finalmente, la instrumentacin inteligente posee una caracterstica importante: la
comunicacin. Esta comunicacin puede ser local o remota, esto con el fin de enviar
los datos que el microcontrolador est procesando o recibir comandos o sentencias de
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
47
Actividades de Aprendizaje
Prctica de laboratorio No. 4.
Control de Temperatura :
ArPI_CPU08
ArPI_RCM3200
ArPI_TINI
ArPI_HC12
Seleccione y descargue una de estas prcticas de laboratorio en versin PDF, que se
encuentra en la pgina 1 de las Actividades de Aprendizaje, de la unidad 5 en el campus
virtual. Tenga en cuenta seleccionar un sistema de desarrollo distinto en cada prctica.
Lecturas Complementarias
L. MILLAR, M. BEALE, B. DONOGHUE, K. LINDSTORN, S. WILLIAMS, The IrDA
Standars for High Speed Infrared Communications, Hewlett-Packard Journal.
POULIN Shannon , Interfacing the 68HC11 to Microchip SPI Serial EEPROMS,
Microchip Technology Ing Application Note.
L. MILLAR, S. WILLIAMS, The IrDA Platform, HP Laboratories, Bristol.
STMicroelectronics, L298 Dual Full Bridge Driver, hoja tcnica.
Power Transmission Design ,Types of Motors,
http://www.emerson-ept.com/eptroot/public/schools/motors.pdf
Industrial Data Communications RS-232/RS-485, archivo RS232-RS485.pdf
DEVINE Alan, Motorola Semiconductor, Local Interconnect Network (LIN)
Demostration, archivo AN2103.pdf.
Atmel Semiconductor, C51 ADC Program Examples,
http://www.atmel.com/dyn/resources/prod_documents/doc4361.pdf
Atmel Semicoductor, PC-Interfaced Data Acquisitions System with the Atmel
AT89C2051 Microcontroller,
http://www.atmel.com/dyn/resources/prod_documents/doc1489.pdf
48
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
Bibliografa
Motorola, M68HC12B Family, Technical Data, Rev. 4 2002.
Motorola, CPU12, Reference Manual, Rev. 3 2002.
Motorola, M68EVB912b32 Evaluation Board, Rev. 1 1999.
Dallas Semiconductor, High-Speed Microcontroller Users Guide: DS80C390
Supplement, Reference 070102.
Dallas Semiconductor, DS80C390 Dual CAN High-Speed Microprocessor,
Reference 110199.
iButton, TINI board: URL http://www.ibutton.com.
Intel, MCS 51 Microcontroller Family Users Manual, February 1994.
GONZLES VSQUEZ, Adolfo, Introduccin a los Microcontroladores, Editorial
McGrawHill, 1991.
Microchip, PICmicro Mid-Range MCU Family Reference Manual, December
1997.
Microchip, PICSTART PLUS Users Guide, 2001.
Rabbit Semiconductor, Rabbit 3000 Microprocessor Users Manual, 2002.
Rabbit Semiconductor, RabbitCore RCM3200 C-Programmable Module With
Ethernet Users Manual, 2002.
Unidad 5:
Mdulos de PWM. Conversin AD e Interfaz de Comunicacin.
49