Estudio sobre aplicacin de programacin lineal en el

mercado de fabricacin de semiconductores

Minimizacin de las rdenes de compra y el inventario de los bienes terminados en la
compaa Samsung Electronics Corp.

Carlos Crisstomo Vals

Ignacio Iglesias Fras

Estudiante Grado en Ingeniera Informtica

Universidad Pontificia de Salamanca en Madrid
Madrid, Espaa
carlos.crisostomo.es@ieee.org

Estudiante Grado en Ingeniera Informtica

Universidad Pontificia de Salamanca en Madrid
Madrid, Espaa
nachiof@gmail.org

Rafael Garrido Viro

Estudiante Grado en Ingeniera Informtica
Universidad Pontificia de Salamanca en Madrid
Madrid, Espaa
rgviro@gmail.com

ResumenEste documento pretende ser un estudio de un caso

de uso de la aplicacin de investigacin operativa en el mbito de
la fabricacin de semiconductors de la empresa Samsung
Electronics Corp, centrndose en los mecanismos de
programacin lineal utilizados por los miembros del Proyecto
SLIM.
Palabras clave produccin, estudio, programacin, lineal,
Samsung, semiconductores, DRAM, , produccin, SLIM

I. INTRODUCCIN A SAMSUNG ELECTRONICS CORP

Samsung Electronics Corp (SEC) es una empresa
multinacional de electrnica y tecnologas de la informacin de
origen Koreano, principal subsidiaria del grupo Samsung y
considerada actualmente como la compaa nmero uno de
fabricantes de pantallas LED, LCD y chips de computadoras,
incluyendo memorias DRAM.
En sus orgenes Samsung Electronics Corp fue fundada en
el ao 1938 como empresa procesadora de alimentos y
proveedora de textiles, aunque entr en el negocio de la
electrnica en el ao 1969 creando una divisin dedicada a
componentes electrnicos, ya que en aquel entonces la
demanda de componentes electrnicos iba en aumento. A raz
de la creacin de Samsung Electric Industries, se posicion en
el mercado adquiriendo empresas punteras Korea
Semiconductor (una de las primeras compaas de fabricacin
de chips y semiconductores) y Korea Telecommunications.
En el ao 1983 el fundador de Samsung hizo un anuncio
muy importante (posteriormente fue llamado la declaracin de
Tokyo), donde afirmaba que la compaa entrara en el
negocio de la memoria DRAM dentro de la fabricacin de
semiconductores. Un ao despus, se convirti en la tercera

empresa del mundo en desarrollar chips DRAM de 64Kb,

fusionndose en el ao 1988 con Samsung Semiconductor para
crear Samsung Electronics.
La compaa actualmente se centra principalmente en
cuatro reas de negocio :
o Medios digitales : cubre dispositivos informticos
como
ordenadores
porttiles,
reproductores
multimedia,
cmaras
digitales
y
aparatos
electrodomsticos.
o Redes de comunicaciones : telfonos mviles, PDAs,
terminales receptores de satlite.
o Semiconductores : SDRAM, SRAM, NAND Flash,
receptores de televisin mvil, tarjetas IC
o Aparatos digitales de LCD : Paneles TFT y LCD,
principalmente para ordenadores y televisiones.
En
el
presente
documento,
nos
centraremos
fundamentalmente en la situacin de la empresa a mediados /
finales de los aos 90, cuando Samsung tuvo que enfrentarse al
problema del exceso de demanda de los chips de DRAM, y la
necesidad de optimizar sus lneas de produccin para poder
satisfacer la demanda, lo que hizo que consiguiera unos
beneficios rcord adems de conseguir posicionarse como una
de las principales fabricantes de chips y semiconductores a
nivel mundial.
II. EL PROCESO DE FABRICACION DE
SEMICONDUCTORES
Para entender la serie de optimizaciones y procesos que
pasaremos a estudiar en los siguientes apartados, es necesario
entender algunos conceptos fundamentales de los procesos de
fabricacin de semiconductores.

El proceso de fabricacin de semiconductores implica un

nmero muy alto de operaciones muy tcnicas y especficas,
empezando con las obleas en blanco que se introducen en la
cadena de fabricacin, hasta la finalizacin de los dispositivos
en las obleas, donde una de las variables principales que cobran
importancia es el concepto de tiempo de ciclo de fabricacin,
que es el tiempo que transcurre entre el inicio del proceso
indicado hasta la finalizacin de la fabricacin.
El proceso de fabricacin se divide de manera general en
estos procesos [5], [2]:.
A. Fabricacin de las obleas.
Se realiza en las plantas de fabricacin, en las denominadas
salas limpias. Consiste en 6 subprocesos principales, los
cuales resumimos en los siguientes puntos.
1) Oxidacin
Consiste en oxidar utilizando hornos de difusin a alta
temperatura la superficie exterior de la oblea para hacer
crecer una capa delgada (alrededor de una micra). Esta capa
sirve para proteger la superficie de impurezas en el proceso,
adems de utilizarse como mscara en el proceso de difusin
posterior.
2) Litografa
Consiste en formar los patrones de los circuitos exactos en
la oblea oxidada utilizando ploters o generadores de
patrones. El microcircuito electrnico se construye capa por
capa, y cada una de ellas recibe un patrn de una mscara
especificada en el diseo del circuito.
3) Grabado
Consiste en eliminar las capas de oxidacin de acuerdo a los
patrones deseados, que son grabados en la oblea.
4) Impurificacin
Consiste en aadir mediante hornos de difusin un nmero
controlado de impurezas en determinadas regiones de la
oblea para fomentar las uniones P-N de los semiconductores
y el paso de corriente. Para este subproceso se utiliza
generalmente el mtodo de difusin de concentraciones
desde las regiones de ms alta concentracin del horno hasta
las regiones ms bajas de la oblea.
5) Deposicin qumica de vapor
Consiste en la deposicin de capas delgadas adicionales de
material que pueden servir de matriz para fabricar otros
componentes semiconductores (utilizando procesos de
difusin sucesivos), adems de proporcionar estabilidad
elctrica al aislar la superficie del circuito integrado de las
condiciones qumicas y elctricas del medio ambiente.
6) Metalizacin
Consiste en conectar los diferentes dispositivos fabricados
para ejecutar las funciones de circuito, interconectando las
diferentes capas superiores de los circuitos mediante el
depsito
de
patrones
complejos
de
materiales
semiconductores para encaminar la energa elctrica en el
interior de los circuitos.

Los siguientes pasos se realizan en otro tipo de

instalaciones
como
instalaciones
de
produccin
independientes, donde se necesita mucha mano de obra
intensiva y unas condiciones que no son las de sala limpia,
sino que tienen otros requisitos de ventilacin y procedimientos
diferentes :
B. Test Elctricos y funcionales de los circuitos
C. Ensamblado del dispositivo
D. Test de funcionalidad del dispositivo
En el caso de la memoria DRAM y dependiendo del
tamao del dispositivo, cada una de las obleas puede contener
de 400 a 800 dispositivos de memoria, que son fabricados,
cortados, comprobados y empaquetados en las fases descritas.
La mayora del tiempo de los procesos de fabricacin de
semiconductores se invierte en los procesos de fabricacin de
las obleas, donde se localizaba el problema de Samsung
Electronics.
III. EL PROGRAMA CSM
En el ao 1991 estudiantes y profesores de la Universidad
de Berkeley con la colaboracin de la fundacin Sloan,
establecen un programa para conseguir recopilar las mejores
prcticas y procedimientos sistemticos actuales para la
fabricacin de semiconductores a nivel mundial, realizando
comparativas entre ms de 30 fbricas durante 5 aos de
proyecto.
Las empresas que participaron en el estudio con sus
fbricas fueron seleccionadas por el grupo CSM por su
disposicin a cooperar en el proyecto y por su juicio respecto a
la calidad de sus procesos de fabricacin.
Durante estos aos se realizaron diferentes estudios en las
fbricas, donde se recopilaron datos cuantitativos respecto a los
procesos y equipamiento utilizados, personal, unidades de
produccin, tiempos utilizados en los ciclos de fabricacin,
adems de entrevistas personales a los empleados de las
fbricas (desde los operarios hasta los directores, contemplando
todos los niveles de jerarqua).
En diciembre del ao 1995, el programa CSM visit la
lnea 3 de fabricacin de Samsung Electronics en Kiheung
(Corea del Sur).
En los dos primeros puntos del informe (Rendimiento y
utilizacin de equipos) Samsung consigui unos resultados
considerados excelentes en el estudio, pero en cuanto a la
duracin de los ciclos de fabricacin, fue la peor de todas las
fbricas auditadas por el CSM, llegando a ser un 35% mayor
que la media del resto. Tambin el tiempo medio de la
fabricacin por nmero de capas de circuito era ms del doble
de lo que marcaba la tecnologa (lo que se estimaba en 2 das
por capa en aquel entonces).
El grupo CSM present estos informes a Samsung con una
conclusin clara : Aunque las fbricas de Samsung tenan
muchos puntos fuertes con respecto a sus competidoras, la
duracin de los ciclos de fabricacin eran un punto dbil muy
evidente.

Al mismo tiempo y sin que el grupo CSM tuviera

constancia de ello, los directores de fabricacin de las fbricas
de Samsung recibieron orden directa de la cpula ejecutiva
para que convirtieran en prioridad el mejorar los ciclos de
fabricacin.
IV. EL MERCADO DE MEMORIAS DRAM
Coincidiendo durante el ao del estudio (1995), el mercado
de semiconductores y muy especialmente el de la memoria
DRAM sufrieron un cambio drstico.
Se increment durante este ao la demanda masivamente
de dispositivos DRAM (por aquel entonces dispositivos
generalmente de 4Mb de capacidad), empujaron los precios en
el mercado de venta de estos componentes como nunca se
haba visto hasta entonces en este tipo de negocio, lo que hizo
que empresas como Samsung consiguieran beneficios rcord.
Al estar el mercado en plena ebullicin, las empresas de
fabricacin de memoria tanto establecidas como las de nueva
incorporacin invirtieron en una mayor capacidad de
fabricacin para cubrir la demanda. En el ao 1996 los precios
se estabilizaron, y el mercado cambi de un modelo orientado a
la venta (se comprarn ms bienes y servicios si se usan
tcnicas de ventas ms agresivas, y por lo tanto grandes
beneficios) a un modelo orientado a la compra (mayor oferta y
mayor demanda, por lo que hay mayor capacidad de
negociacin por los compradores).
V. LA DECISION DE SAMSUNG
Debido a estas dos circunstancias, el presidente de
Samsung inform directamente a la divisin de fabricacin de
semiconductores de la urgente necesidad de mejorar los
resultados del informe entregado por CSM, el reducir los ciclos
de fabricacin, ya que se corra el riesgo de perder
competitividad con respecto a otros fabricantes con esta nueva
disposicin de mercado, estando entonces en una situacin
vulnerable para la empresa.
En enero del ao 1996, Samsung Electronics contact con
la empresa Leachman and Associates LLC, empresa consultora
formada por uno de los miembros del estudio inicial de
Berkeley, renombrado escritor y estudioso del campo de la
investigacin operativa (Robert C. Leachman), para que les
asesoraran en cmo reducir los tiempos de fabricacin.
Se realiz una propuesta inicial para un trabajo de un ao,
aunque el proyecto acab extendindose cuatro aos ms..
VI. PROBLEMAS IDENTIFICADOS EN EL ESTUDIO
Tal y como se coment en anteriores apartados, en el
proceso de fabricacin, la mayora del tiempo se invierte en la
fabricacin de las obleas.
Un equipo que forme parte de estos procesos puede no estar
disponible durante ciertos momentos determinados, como son
mantenimientos preventivos, reparaciones no planificadas, o
recalibrado. Adems es necesario considerar que los procesos
son muy delicados y altamente inestables en algunos casos

como los que se dan con equipos o procesos nuevos : Lotes de

fabricacin o procesos enteros pueden detenerse
completamente por los ingenieros mientras se intenta restaurar
la estabilidad de la cadena de produccin.
Estos factores hacen que el trabajo en curso (WIP) a travs
de la fbrica no sea continuo, sino tenga picos de tiempo
muertos. Para conseguir una productividad en las fbricas que
se considere razonable, los procesos de fabricacin necesitan
una gran cantidad de WIP.
Como comentamos en el punto anterior, el estudio
realizado por CSM determin un promedio de 2 das por capa
como el mejor tiempo de ciclo de fabricacin de dispositivos
DRAM en la mejor fbrica.
Se calcularon los tiempos de los ciclos de fabricacin como
tal en detalle, sumando los tiempos de procesamiento de cada
mquina por cada tipo de material en cada caso, dando un
resultado de 0.8 das por capa.
Si comparamos los 2 das reales con el resultado de 0.8 das
de fabricacin activa, podemos sacar como conclusin que ms
de la mitad del tiempo se considera trabajo inactivo, por lo
tanto trabajo que no forma parte de la fabricacin de los
propios chips, sino de otras cosas como ajustes, configuracin,
y otras operaciones relacionadas, por lo que es necesario
analizar y profundizar en lo relacionado con la maquinaria y
los trabajos relacionados.
Cada mquina especializada puede formar parte de hasta 30
pasos diferentes en la fabricacin, participando adems en
diferentes procesos. Cada cambio de contexto de la mquina
conlleva un cierto periodo de tiempo en el cual la mquina
tiene que reconfigurarse y ajustarse, lo que implica que no est
produciendo durante estos periodos de tiempo, adems de no
poder tener un control sostenido en el proceso.
Estos desequilibros en la distribucin del WIP son variables
dependiendo de la eleccin de los procesos a realizar, por lo
tanto se llega a la primera gran conclusin : una mejora en la
programacin / planificacin de la produccin puede reducir
los ciclos de tiempo de fabricacin.
Se dieron cuenta entonces de que tcnicas de planificacin,
de prediccin de la capacidad de produccin, de control de
tiempos en los pasos de la cadena que haban desarrollado
hasta ese momento ya no resultaban efectivas despus del
aumento de produccin. Hasta entonces basaban su
programacin y su capacidad de produccin en funcin de tres
principios que a la postre se concluy que eran incorrectos:
1) Estimaban las capacidades globales de las lneas de
fabricacin sin analizar las particularidades de cada paso
para cada dispositivo que fabricaban.
2) Planificaban tiempos de manera puramente estimativa.
3) Los ingenieros programaban configuraciones en
mquinas con varias das o semanas antes de que la maquina
tuviera que realizar la funcin para la que ha sido
programada, infrautilizando los recursos.

La planificacin de las lneas de produccin se realizaban

utilizando dos tcnicas que establecan el orden en el que

deban procesarse los lotes de obleas: Manufacturing

Scheduling System (MMS) y CutOffSchedule
A. Manufacturing Scheduling System (MMS)
Sistema de despacho por lotes que los prioriza segn el tipo
de los equipos y la edad del lote con respecto a la edad objetivo
que esperan de l.
Se estableca un tiempo objetivo para la duracin de
fabricacin un lote y una fecha de finalizacin en la que debe
de estar completo. Mediante un algoritmo Least Slack se
asigna prioridad en funcin al tiempo de espera que tenga el
proceso.
Least Slack es un algoritmo de programacin basado en los
tiempos de holgura de un proceso. Este tiempo de holgura es la
cantidad de tiempo que queda despus de que se inicia un
trabajo. Calcula su tiempo total estimado, el tiempo de
ejecucin y el tiempo de preparacin y asigna prioridades en
aquellos que tengan menos tiempos muertos.
El problema es que este mtodo puede causar un nmero
excesivo de cambios en las configuraciones de los equipos.
B. CuttOffSchedule
Este modelo de planificacin gestiona los pasos en funcin
de un nmero mnimo de unidades que deben producirse
durante un mes. Por un lado los responsables de produccin
establecen los objetivos mensuales en cuanto a cantidades de
dispositivos al mes por lnea de produccin deban
completarse. Por otro lado, los supervisores establecen los
flujos de trabajo que deban realizarse para conseguir esos
objetivos y los pasos en los que deba de producirse, y por
ltimo los operadores identificaban los pasos de la cadena y las
mquinas que deban configurarse y las configuraban solo si no
estaban realizando algn trabajo en curso.
Como se puede deducir de ellos despus de conocer adems
el resultado del mtodo SLIM, se observa la poca efectividad
que proporcionan ya que no llegan a optimizar el rendimiento
de la planta como debieran, CuttOffSchedule por tratarse de un
mtodo casi manual de prediccin de produccin, y MMS,
aunque utiliza algn tipo de mtrica para el clculo, no llega a
profundizar en los detalles de la produccin siendo un mtodo
que se queda a medias.
VII. EL METODO SLIM
SLIM (Short Cycle Time and Low Inventory in
Manufacturing at Samsung Electronics) es un conjunto de
metodologas y aplicaciones planificadas para gestionar los
ciclos de tiempo de fabricacin de semiconductores. Esto
incluye :
- Metodologas de clculo de tiempos para los pasos del
proceso de manufactura (tanto ciclos completos como
intermedios - WIP).
- Algoritmos
heursticos
para
gestionar
las
planificaciones de las plantas de fabricacin.
- Optimizacin basada en anlisis de la capacidad.

Tal y como hemos comentado, En 1996, SEC contacto con

Leachman & Asociates y solicit consultora a cerca de la
reduccin de los tiempos de ciclo. Se cre un grupo de trabajo
formado conjuntamente por personal de SEC, Ingenieros,
Managers, Operadores y personal de Leachman & Asociates y
se hizo una propuesta para un proyecto de un ao, que se
prolong por cuatro ms hasta junio de 2001.
Una de las primeras conclusiones que obtuvo el equipo de
estudio fue que la mejora en la planificacin de la produccin
reducira los tiempos de ciclos de fabricacin, hacer operar a la
fbrica de una manera ms inteligente redundara en menores
tiempos de ciclo.
SEC fue tajante en cuanto a que deba de seguir siendo lder
en la fabricacin y el rendimiento de sus memorias no poda
ser inferior. Esto elimin de golpe la solucin evidente de
reducir los niveles de produccin.
La administracin de SEC segua viendo como un riesgo
elevado el tener que reducir de manera importante la
produccin, por eso, acord con Leachman & Asociates el
implantar SLIM en solo dos de las seis lneas de produccin de
Kieheung. Si el proyecto tena xito se extendera a las dems.
Adems, debido a que SEC se estaba quedando fuera de
juego con respecto a sus competidores, deseaba que los
resultados positivos derivados del estudio de Leachman &
Asociate se aplicaran de manera incremental, es decir, que tan
pronto como fuera posible se aplicaran las mejoras. Por lo tanto
implementar una solucin que llevara aos de estudio estaba
fuera de todo lugar.
Contar en el equipo con personal de SEC fue fundamental a
la hora de evaluar los flujos con el fin de encontrar
oportunidades para reducir los tiempos.
VIII. PRINCIPIOS DE SLIM
La mayora de las compaas gestionan la produccin con
algoritmos de planificacin de lotes : Un lote se inicia con una
fecha de vencimiento igual a su fecha de lanzamiento ms un
tiempo de ciclo de fabricacin estimado. Se establece una
prioridad y la espera de los en base a la comparacin del
tiempo estimado de respecto al tiempo de vencimiento y
expresan este dato como un ratio (the critital ratio rule) o
como una diferencia (the least-slack rule).
La principal diferencia del mtodo SLIM con respecto a
esto es en lugar de utilizar las fechas de vencimiento, se
establecen objetivos de tiempos y programacin de trabajo, y
como foco de estudio se centran los diferentes pasos que
conforman la cadena y no los lotes que transcurren por ella.
SLIM mediante diversas metodologas traduce
esta
programacin en perfiles de WIP (nmero de dispositivos que
tienen que completarse pendientes) a travs de los diferentes
pasos para cada dispositivo.
SLIM realiza mediciones en todos los puntos de la cadena,
lo que le permite reaccionar y reajustar cualquier pequea
desviacin en las estimaciones previstas. Adems compara
constantemente los tiempos de ciclo y flujos de WIP reales en
comparacin con los tiempos y WIPS objetivos de produccin.

Con estas mediciones recalcula los objetivos de producion y

prioridades para cada dispositivo en cada paso de la cadena.
Se denomina al paradigma de conduccin de SLIM,
paradigma de gestin de WIP.
Esto ofrece una serie de ventajas con respecto al paradigma
de gestin de lotes:

Es ms fcil controlar el nmero de configuraciones

de mquinas ya que los algoritmos de SLIM tratan de
reconfigurar estas el menor nmero de veces posible.

Si un lote se pone en espera por que ha surgido un

problema, el paradigma de gestin de lotes, se esfuerza en
poner circulacin lotes del mismo dispositivo, ya que tendrn
tiempos de espera y prioridades similares, lo que puede
comprometer la programacin de salida ya que no va a llegar a
las cifras esperadas. SLIM nunca compromete esta
programacin.

Si se recortan los lotes, o la programacin de salida

cambia, todas las fechas de vencimiento de los lotes son
incorrectas en un sistema de procesamiento por lotes. Mientras
que en SLIM no ya que incorpora anlisis de la cadena y la
salida de produccin tiempo real. Los objetivos y las
prioridades no se ven nunca alterados.
IX. COMPONENTES DE SLIM
Dentro de la metodologa SLIM hay diferentes
componentes orientados a mejorar y realizar clculos los sobre
tareas especficas dentro de los procesos de fabricacin. SLIM
est formado por 5 componentes: [4]

SLIM-M: Se centra en la mejora de tiempos de ciclo y

niveles de trabajo ptimos.

SLIM-L: Tratamiento de equipos que no provocan

bloqueos.

SLIM-S: Tratamiento de equipos que provocan

bloqueos y cuellos de botella.

SLIM-D: Procesamiento por lotes en hornos de

difusin.

SLIM-I: Liberacin de lotes terminados.

A. SLIM-M
Tiene dos objetivos principales :Establecer los tiempos de
ciclo para pasos individuales del proceso y establecer los
objetivos del WIP (dispositivos para procesar) en cada paso del
proceso.
1) Ley de Little
En estas fases se utiliza una generalizacin de una frmula
llamada frmula de Little, cuyo origen es la teora de colas,
que indica que para una fbrica con tasa de produccin
constante, determinar los niveles de produccin (WIP) es
equivalente a determinar los tiempos de ciclo. [3]
La Ley de Little establece una relacin directa entre los
productos producidos y el tiempo de la siguiente forma :

I = RT

Donde R es la tasa de produccin, T es el tiempo del

periodo de produccin e I el nmero medio de productos
terminados. De esta manera, el nmero medio de productos
terminados es igual a la velocidad a la que se producen
multiplicada por el tiempo de produccin.
La ley demuestra las relaciones entre los valores :
LeadTime : Periodo entre la entrada de una peticin en
el sistema y la finalizacin de la peticin
- WIP : Nmero de peticiones en proceso, que han
entrado en el sistema pero an no han salido
- Troughput : Rendimiento, o nmero de unidades de
trabajo que salen del sistema en un tiempo
determinado.
La relacin se puede ver en la siguiente frmula :

Las conclusiones de esta ley son muy interesantes :

- Cuanto mayor es el WIP, ms largo es el LeadTime, es
decir, ms tardamos en terminar el trabajo empezado.
- Cuanto mayor es el rendimiento menor es el
LeadTime, por o tanto mejorar el rendimiento acortar
el LeadTime.
- Destinar recursos para reducir el LeadTime ayuda a
identificar actividades que no estn funcionando bien
el en proceso.
2) Tiempos de ciclo para pasos individuales
Como hemos visto, segn la Ley de Little existe una
relacin directa entre los tiempos de WIP y los tiempos de
ciclo. Determinar unos niveles efectivos de WIP redundar en
conseguir unos tiempos de ciclo ptimos.
Tambin como hemos comentado anteriormente, la
fabricacin de semiconductores es un proceso altamente
complicado. Cuando la planta y los procesos se encuentran
bajo control, el WIP normalmente se concentra en las
maquinas que realizan la fotolitografa (Steppers)

Fig. 1 - Proceso de fabricacin. Leachman et Al. LLC

Como puede observarse en la Figura 1, el trabajo fluye a lo

largo de todos los pasos de la lnea de produccin,
concentrndose los mayores niveles de WIP en los Steppers.
Esto hace que el rendimiento y el nivel de utilizacin de las

mquinas situadas en los pasos anteriores a un Stepper

dependan completamente del funcionamiento de stos.
Cuando se produce un problema o un equipo falla, todos los
pasos posteriores a un Stepper disminuirn su flujo de WIP,
especialmente en el siguiente Stepper, como puede observarse
en la siguiente Figura 2 :

cuenta con su tiempo intrnseco ms el tiempo de buffer

asignado.
Con esto conseguimos la filosofa de tratar de aislar los
Stepper de las posibles interrupciones que se puedan sufrir en
la lnea. Adems, SLIM mide continuamente la discrepancia
entre el ICT y el promedio real de tiempo de ciclo para cada
tramo del proceso entre pasos consecutivos. Cuanto mayor es
la discrepancia mayores son los problemas en ese tramo y ser
necesario establecer tiempo de Buffer en el siguiente tramo de
la cadena.
Para establecer el tiempo de Buffer se realiza con las
siguientes frmulas :

Donde :
TCTij: Tiempo de ciclo total para el dispositivo i en el paso j
CTij: Es el tiempo intrinseco para el dispositivo i en el paso j
BTij: Es el tiempo de buffer para el dispositivo i en el paso j
Fig. 2 - Proceso de fabricacin y problema. Leachman et Al. LLC

Como podemos comprobar se ha producido un problema

entre el Stepper 2 y el Stepper 3. Esto ha provocado que el
Stepper 3 este infrautilizado y har que los ratios de produccin
caigan. Adems existe el problema de que un Stepper no tiene
capacidad para que una vez el sistema recupera su estabilidad
poder recuperar todo el trabajo que tiene atrasado.
Los consultores de Leachman & Asociates determinaron
que era necesario aislar a los Stepper de las posibles
interrupciones en los niveles de WIP. La filosofa deSLIM es
distribuir el WIP de manera que la cadena de produccin se
encentre en la mejor posicin para resolver la siguiente
interrupcin.
Este aislamiento lo consiguieron estableciendo una serie de
Buffers de tiempo en estos Steppers, que consideraron los
elementos ms sensibles de la cadena.
Para calcular el tamao de estos buffers, aplican la
siguiente frmula :

Donde :
TTCTi : Es Objetivo de tiempo total para un dispositivo i desde
que entra hasta que sale de la cadena. Es decir, su tiempo total
de fabricacin.
ICTij: Es el tiempo de ciclo intrnseco para cada paso j en un
dispositivo i. Es decir, el tiempo irreductible requerido para
tratar el material y procesamiento de un lote de dispositivos i
en el paso j
TBT: Es el tiempo de buffer total, que se expresa como la
diferencia entre el tiempo total del ciclo menos el sumatorio de
todos los tiempos intrnsecos en cada paso de la cadena.
SLIM asigna una porcin de este TBT a los pasos cuellos
de botella (Stepper) y asigna su tiempo intrnseco ICT a los
pasos que no son cuellos de botella. De esta manera un Stepper

Para calcular el tiempo de Buffer :

Donde :
BTij: Es el tiempo de buffer para el dispositivo i en el paso j
DCTij: Es la diferencia entre la media real de tiempo de ciclo y
el tiempo de ciclo total entre dos cuellos de botella para un
dispositivo i
TBTi: Es el tiempo de buffer total para el dispositivo i
Una de las ventajas de estos mtodos de clculo sobre los
tiempos de ciclo, buffer, es que a medida que la tecnologa
avanza y se resuelven problemas en un determinado paso, las
diferencias entre los tiempos intrnsecos y reales se reducir y
los tiempos de buffer se asignarn en otros pasos sensibles de
la cadena.
3) Objetivos de WIP para pasos individuales
Como hemos visto anteriormente, mediante una
generalizacin de la frmula de Little podemos traducir los
tiempos de ciclo en niveles de WIP objetivos. Si la tasa de
produccin es constante, el flujo de WIP para un paso es el
producto del ratio de salida y el tiempo de ciclo.
Si la programacin vara pero la fbrica alcanza los
objetivos de tiempo de ciclo y salida de fabricacin, la
distribucin de WIP debera al objetivo de fabricacin en el
intervalo [TCTFOij-1, TCTFOij] donde TCTFOij es el
objetivo de tiempo desde el paso j hasta la finalizacin del
dispositivo i.
4) Ideal Production Quantity (IPQ) y Schedule score (SS)
El IPQ y el SS forman parte de los fundamentos bsicos de
SLIM para los algoritmos de programacin de mquinas. SLIM
prioriza los paso de dispositivos de acuerdo a sus SS. Una vez
SLIM asigna una tarea a una mquina, no se interrumpe el

El BI para un dispositivo expresa la diferencia

entre el flujo de trabajo actual aguas abajo y la
puntuacin del flujo de trabajo realizado incluyendo el
siguiente paso bloqueante, dividido por el objetivo del
flujo de trabajo hasta el siguiente cuello de botella/paso
bloqueante.
Un ndice de carga de 0 indica que el flujo de
trabajo real coincide exactamente con el objetivo; una
puntuacin de menos uno indica que no hay trabajo en
curso aguas abajo para todos. Cuanto menor sea el
valor de BI, ms urgente es alimentar los dispositivos
bloqueantes para mantenerlos trabajando a pleno
rendimiento.
Para integrar ambas preocupaciones, definimos los
niveles de prioridad en SLIM-L que se corresponden a
los rangos de puntuacin de horario y el ndice de
equilibrio (Tabla 1). Damos prioridad a dispositivos /
pasos de nivel 5 sobre los de nivel 4 y as
sucesivamente.

procesamiento de esa tarea hasta que el IPQ se completa o el

WIP disponible se agota.
SLIM establece prioridades segn valores para IPQ y SS
que calculan sus algoritmos :
- IPQ es la cantidad ideal de produccin en un paso j.
Si el total del WIP desde un paso J es menor al esperado
desde el comienzo hasta ese paso j [0, TCTFOij +0,33]
existe un dficit. Una cantidad de WIP igual a ese dficit
tiene que recuperarse durante el paso J para cumplir con la
programacin y el objetivo de tiempo. Esta cantidad
aadida es lo que se denomina IPQ.
Se dice adems que es una cantidad ideal porque puedes ser
inviable procesarla por varias razones:
o
No hay suficiente WIP que pueda ser suministrado al
paso J para completarlo
o
No hay maquinas que puedan completarlo
o
Puede ser negativo, es decir, el nivel de produccin va
por encima del esperado.
- SS es un ratio o puntuacin en la programacin
Si se divide el IPQ por la media de tasa de fabricacin
obtenemos una relacin entre el nmero de obleas fabricadas y
las unidades de tiempo. Se le cambia el signo a ese resultado y
un resultado negativo indica un retraso.
Un SS de -1 por ejemplo indica que la salida de ese paso estas
por debajo de la planificacin en un turno de produccin.
B. SLIM-L MAQUINAS NO BLOQUEANTES
El SLIM-L se centra en la programacin de las mquinas
no bloqueantes. Estas son aquellas que no entorpecen el flujo
normal de fabricacin, es decir aquellas con alta disponibilidad
y en muchos casos infrautilizadas o con grandes tiempos de
inactividad.
En el esquema de produccin de Samsung se contemplan
tres casos principales :
1. Se debe mantener el flujo de trabajo objetivo para cada
mquina, tal y como queda reflejado en las
puntuaciones de los ndices SS y en la IPQ.
2. Para mantener las maquinas en continuo
funcionamiento, se han de programar adecuadamente
los suministros que le llegan a dicha mquina. Para ello
se consideran las valoraciones tanto de la maquina en
cuestin, como de la maquina bloqueante precedente
en el flujo de produccin. Esto se realiza empleando
una mtrica que evala el suministro denominada
ndice de Carga (BI), dicho ndice es la diferencia entre
flujo de produccin real y el objetivo
Si dicho ndice es igual a 0, nos indica que el flujo de
trabajo actual es igual al flujo de trabajo que se ha
propuesto como objetivo. Por el contrario si es
negativo, se debe acelerar el proceso de suministro la
maquina en cuestin.
SLIM incluye una mtrica para evaluar el suministro
de flujos de trabajo empleando el siguiente paso al
cuello de botella, el ndice de Carga (BI).

Tabla 1.- Puntuacin de horario e ndice de equilibrio Leachman et Al. LLC

3.

Este mtodo prioriza los procesos no bloqueantes, en

funcin a una jerarqua de niveles que garantiza la
cantidad de suministro (SS) y mantiene el ndice de
Carga (BI). Los procesos situados en el 5 nivel son
prioritarios a los del 4 y as sucesivamente.
SLIM-L tambin limita el nmero de configuraciones
posibles para una mquina, para ello acta de dos
formas:
Si la maquina en cuestin tiene un IPQ positivo, no
se realiza ningn cambio de configuracin hasta que el
proceso realizado acabe o su IPQ sea negativo.
Limitando el nmero de mquinas contiguas
configuradas para una misma tarea, MNM mnimo
nmero de mquinas para completar un IPQ.
Desde el punto de vista del flujo de participacin, el
programa SLIM es mucho ms racional.

C. SLIM-S MAQUINAS BLOQUEANTES

La solucin implementada en el apartado SLIM-L no es
aplicable en el caso de mquinas que generan bloqueos debido
la especificidad de las mismas. Es necesario una visin ms
amplia para desarrollar una organizacin que evite tener
maquinas inactivas y WIP bloqueados por incompatibilidad
con alguna configuracin en alguna mquina.
SLIM-S es un algoritmo de planificacin para los Steeper
(mquinas de Litografa) el cual se aplica peridicamente para
desarrollar un diagrama de Gantt para cada una de las
mquinas.

SLIM-S es un algoritmo de tres pasos :

1. Comprueba las configuraciones actuales para ver si el
dispositivo asignado a la tarea cumple completamente su IPQ;
si no, se asigna ms WIP.
2. Planea nuevas configuraciones para completar los
IPQs de tantas tareas como sea posible
3. Asigna el WIP restante para lograr la plena
utilizacin.
En cada pasada, se seleccionan tareas para la asignacin
del flujo de trabajo minimizando las configuraciones y
ajustndose a las configuraciones existentes en las mquinas.
Se utiliza al menos una regla de candidato-WIP cuando los
steppers estn cualificados para un nmero limitado de pasos.
Al hacer la asignacin a la mquina de menor WIP
asignado, se reduce la probabilidad de que esta se quede en
inactividad por falta de WIP. En el caso de que las
especificidades de las maquinas sean flexibles, el algoritmo
utiliza la ms disponible para acelerar la recuperacin de
tiempo.
Durante el proceso, ms WIP pueden llegar al flujo de
trabajo pendiente de la maquina en cuestin. Otro algoritmo,
sub-SLIM-S, considera este WIP para su tratamiento en el
diagrama de Gantt. En principio, podramos ejecutar este
algoritmo sobre una base de transaccin cada vez que llega un
nuevo WIP, pero en la prctica SEC, lo ejecuta cada 10
minutos. Sub-SLIM-S lo inserta en los diagramas de Gantt de
los actuales SLIM-S y programa las llegadas de WIP urgentes
(Para pasos cuya IPQs an no estn programados para
cumplirse). Los WIP menos urgentes se asigna a la cola de los
diagramas de Gantt cuando hay tiempo disponible.
Este algoritmo asigna tanto flujo de trabajo como sea
posible para conseguir :
- Maximizar el uso de las mquinas, minimizando el
nmero de configuraciones de las mismas.
- Mantener el flujo de trabajo objetivo para cada
dispositivo, que queda reflejado en las puntuaciones
SS e IPQ.
Adems otro de los temas tratados en la programacin son
las mscaras utilizadas para imprimir los patrones en la oblea.
de las mscaras.
A veces, para un llevar a cabo un paso, la mscara pueden
estar en un Stepper que no le corresponda segn el algoritmo
SLIM-S, y, a veces, diferente Steppers requieren diferentes
mscaras para el mismo paso. SLIM-S y sub-SLIM-S
programan el uso de mscaras, as como de los Steppers.
D. SLIM-D LOTES DE DIFUSIN
Los hornos de difusin dan cabida de uno a seis lotes para
cada ciclo. Normalmente la mayora de la produccin tiene
procesos de horneado idnticos. Estos factores se deben
considerar a la hora de decidir en qu paso se incluyen en un
plazo particular del horno, y si se debe ejecutar el paso del
horno parcialmente lleno o esperar ms flujos de trabajos.
Al igual que SLIM-L, SLIM-D es un proceso en lnea,
basado en un algoritmo de transacciones, donde se utiliza el
mismo orden de prioridad de tareas que SLIM-L. Para cada

tarea, SLIM-D formula, lotes provisionales de hornos teniendo

en cuenta el WIP.
Primero se selecciona lotes de una tarea condicionado a que
esta sea insuficiente para llenar el horno, se considera que la
siguiente tarea ms prioritaria ser compatible en el mismo
ciclo de horno, y as sucesivamente, hasta que se forme un lote
completo para el WIP disponible del horno.
Para cada ciclo del horno, deben formarse lotes que exceda
el tamao de lote mnimo (MBS). De lo contrario, se pospone
el envo de la tarea hasta que llegue un lote adicional
compatible.
E. SLIM-I LANZAMIENTO DE NUEVOS LOTES
Este apartado se encarga de aadir peridicamente nuevos
lotes de produccin, ya sea una vez por cada turno, o
diariamente, empleando para ello una funcin de horizonte de
tiempo.
SLIM-I calcula un IPQ para el paso inicial de cada mquina
: por una de ellas, lo primero que calcula es la cantidad que
necesita para alcanzar el nivel de WIP objetivo.
Como ejemplo se puede dicho valor a un mltiplo entero
del tamao estandar del lote. A continuacin se estimara la
carga de trabajo en los steppers ms el plazo de ejecucin
estimado para la liberacin de la llegada al primer paso de
litografia, ms la longitud horizonte. Si las mquinas no tienen
capacidad se bloquea la asignacin. De lo contrario, se
programa la cantidad WIP calculado.
SLIM-I por lo tanto incorpora las ideas de WIP Constante
Controlado (Wallace Hopp and Mark Spearman, 1996,
Descripcin sistemtica del comportamiento subyacente de
los sistemas de fabricacin. Entendiendo que permite a los
administradores e ingenieros para trabajar con las tendencias
naturales de los sistemas de fabricacin) y regulacin de la
carga de trabajo (Wein 1988, su mtodo para la regulacin de
la carga de trabajo se basa en el nmero de horas disponibles
frente a las horas de trabajo de las maquinas bloqueantes para
un proceso).
F. SLIM-F LINEAS DE SIMULACION
Una vez tenemos todos los mtodos discretos de la
metodologa SLIM, es el momento de realizar una simulacin
de ellos. Para esto se incorpora el modulo SLIM-F.
Partiendo de las condiciones iniciales reales de fabricacin
(estado WIP, estado de equipos/mquinas, disposicin de
mesas y mquinas, objetivos fijados, y as sucesivamente).
Simulamos el funcionamiento de la fbrica hasta un horizonte
especificado.
Los ingenieros del sistema utilizan SLIM-F para probar
cambios en la lgica de SLIM y visualizar la produccin de la
fbrica comparando dicha simulacin con el WIP real al
simular los cambios. Una discrepancia entre la simulacin y la
realidad nos indica que el uso de SLIM se ha desestabilizado
debido a un fallo en el mantenimiento de los datos, un error de
software, o al personal de la fbrica que se niega a aceptar los
horarios planificados por SLIM. Los gerentes SLIM buscan la
causa para corregirla.

Samsung tambin emplea SLIM-F para mejorar el

mantenimiento y las actividades de ingeniera en la fbrica. Por
ejemplo, mediante el estudio de resultados de simulaciones
SLIM-F de los prximos turnos o los prximos das de
funcionamiento de la fbrica, los ingenieros de mantenimiento
pueden identificar los perodos, en que las mquinas estarn
ociosas o subutilizados, para realizar el mantenimiento
preventivo de la forma menos perjudicial.
Otro ejemplo de aplicacin se da cuando surgen los
problemas de control de proceso en la fotolitografa, un
proceso en particular puede ser descalificado temporalmente
para realizarlo de forma particular,
Revisando el futuro simulado de los niveles de WIP de
fotolitografa los ingenieros de proceso pueden determinar
cundo debe actualizar la configuracin de una mquina para
evitar un grave impacto en tiempo del ciclo.
G. SLIM-O PLANIFICACION LOGICA DE SALIDA
La eficacia de la lgica de programacin SLIM depende de
la suposicin de que el objetivo programado a fabricar esta
adecuado a la capacidad de la mquina. Necesitamos un
anlisis detallado comparando FAB-out con las capacidades de
la mquina.
Hay muchos factores que hacen que el anlisis de la
capacidad en Samsung sean un desafio:
1. La combinacin de productos es altamente dinmica.
Incluso para un solo tipo de dispositivo, como puede
ser un mdulo DRAM sncrono de 64M, se producen
dos generaciones del dispositivo al mismo tiempo.
Cada generacin tiene sus diferencias pero se solapan
grupos de mquinas configuradas para realizar las
distintas etapas del proceso empleando diferentes
ciclos del proceso, y quizs un nmero diferente de
veces para cada paso.
En un momento dado, la produccin de la generacin
ms antigua podra ser prioritaria, pero en fase de
deceleracin, y la produccin de una nueva generacin
podra ser minoritaria pero tener que acelerase
rpidamente. La combinacin de productos cambia
continuamente. Una herramienta de anlisis esttico no
podra evaluar con precisin las cargas de trabajo en
mquinas individuales en funcin del tiempo.
2. La combinacin de productos es altamente dinmica.
Incluso para un solo tipo de dispositivo, como puede
ser un mdulo DRAM sncrono de 64M, se producen
dos generaciones del dispositivo al mismo tiempo.
Cada generacin tiene sus diferencias pero se solapan
grupos de mquinas configuradas para realizar las
distintas etapas del proceso empleando diferentes
ciclos del proceso, y quizs un nmero diferente de
veces para cada paso.
En un momento dado, la produccin de la generacin
ms antigua podra ser prioritaria, pero en fase de
deceleracin, y la produccin de una nueva generacin
podra ser minoritaria pero tener que acelerase
rpidamente. La combinacin de productos cambia

3.

continuamente. Una herramienta de anlisis esttico no

podra evaluar con precisin las cargas de trabajo en
mquinas individuales en funcin del tiempo.
Las mquinas generales (Como los steppers) no son
homogneas. Existe una gran variedad de modelos, y
un nmero limitado de mquinas estn configuradas
para llevar a cabo cada paso. En el caso ms cambiante
las mquinas configuradas, para realizar un
determinado paso deben emplearse tambin en el paso.
Por lo tanto, un modelo de planificacin preciso, no
puede tratar a las mquinas de un tipo como un grupo
homogneo con una capacidad aadida. En cambio, el
modelo debe calcular las asignaciones factibles de WIP
para mquinas individuales. Se ha formulado un
modelo de programacin lineal (LP) para hacer frente
a estos desafos. Incluye variables para la fabricacin
de nuevos lotes y la asignacin de flujos de trabajo
para mejorar los pasos en periodos de tiempo discretos,
como das de trabajo, fuera de un horizonte definido
por el usuario.

Definimos las variables adicionales para dirigir los

nuevos lanzamientos y WIP iniciales a maquinas
alternativas. Utilizamos las limitaciones para expresar la
capacidad de mquinas individuales en cada perodo y la
consistencia de WIP a travs de diferentes pasos en
distintos marcos temporales. Tambin se desarrollan las
limitaciones para expresar los pedidos pendientes o el
inventario de productos acabados para las diferentes clases
de demandas.
Las funciones objetivo minimizan los pedidos
pendientes y el inventario de productos terminados. Se
desarroll una aplicacin para generar esta formulacin de
la base de datos SLIM y, despus optimizarla empleando
un paquete de software comercial, el SLIM-O (O- out para salida).
SLIM-O aade mayor precisin a la capacidad de
anlisis de los tpicos modelos LP. Los parmetros CientePlazo de ejecucin son variables en el tiempo y no enteros,
y restringen las cargas de trabajo relativas a variables de
produccin, y las demandas son formuladas en secciones
no enteras de tiempo para asegurar la conservacin del flujo
continuo.
En aplicacin a las lneas de produccin SEC, el
modelo SLIM-O tiene decenas de miles de restricciones y
variables pero se resuelven fcilmente en minutos
empleando una estacin de trabajo UNIX. Lin (1999) y
Leachman (2002) dieronn detalles de la formulacin LP de
SLIM-O.
SEC se basa en SLIM-O para la planificacin de
transicin, es decir, la planificacin para el perodo en que
est aumentando un dispositivo DRAM de nueva
generacin, mientras que la disminucin gradual de un
dispositivo DRAM de antigua generacin.
La fabricacin tiene una curva de aprendizaje de los
ciclos en los primeros meses de existencia de un nuevo
dispositivo y/o generacin. Inicialmente, pocas mquinas

estn configuradas para los distintos pasos de fabricacin, y

los ingenieros se esfuerzan por lograr un proceso slido y
controlable. Conforme pasa el tiempo, deben configurarse
ms equipos para aumentar la produccin y acortar los
tiempos de fabricacin.
SLIM-O est diseado para identificar y planificar las
configuraciones de los steppers y otros equipos necesarios
para reducir los cuellos de botella y acelerar la produccin
y la curva de aprendizaje para el nuevo
dispositivo/generacin.
Implementamos otra versin de SLIM-O para analizar
la capacidad en el conjunto del dispositivo y las reas de
prueba.
El problema tcnico principal aqu es la consideracin
de herramientas necesarias para ciertos pasos y la limitada
compatibilidad de los diferentes tipos de herramientas.
Adems de otras caractersticas, esta versin de SLIM-O
incluye variables de asignacin de cargas de trabajo a
conjuntos alternativos de herramientas compatibles.
X. IMPLEMENTACION DE SLIM
SEC form varios equipos interdisciplinarios para el
proyecto, focalizndose cada uno en el desarrollo de los
sistemas de SLIM, formndolos y asignndolos a dos o tres de
las grandes lneas de produccin. Llegaron a formarse hasta
siete de estos equipos.
Los miembros que componan cada equipo incluan
personal de fabricacin de SEC, ingenieros de fotolitografa, de
productividad, de control de produccin y de Tecnologa de
Sistemas (MIS), adems del personal de Leachman y
Asociados (L yA).
Cada equipo cre una base de datos en lnea de soporte
SLIM e identifico las carencias en el almacenamiento
electrnico de los datos (ciclos intrnsecos, los tiempos de
proceso, tablas de clasificacin de mquinas, etc.) para que
pudieran comenzar los trabajos de ingeniera industrial y los
trabajos de la interfaz de datos inmediatamente.
Afortunadamente para el proyecto SLIM, SEC tena una buena
base de datos en comparacin con otras compaas de
semiconductores. Cuando se inici el proyecto, el equipo de
produccin de SEC ya mantena una base de datos bastante
completa en funcin de los tiempos de ciclo intrnsecos y los
tiempos de proceso para la mayora las tareas y mtricas de la
eficiencia y disponibilidad para los principales tipos de equipos
en todas las lneas de produccin.
No obstante, los equipos SLIM necesitaron mejorar y
mantener la base de datos.
La complejidad de los diversos algoritmos SLIM y los
enlaces necesarios con otros sistemas determinaron quien
desarrolla el software. El departamento de Tecnologia de
Sitemas de SEC codifico todas las interfaces de usuario,
consultas de bases de datos, e interfaces para sistemas de
ejecucin de planta de las fbricas, codificando y mantenido el
SLIM-M, SLIM-L, SLIM-S, y las frmulas SLIM-I asi como
los algoritmos que tenan desarrollados.

Leachman y Asociados codifican y mantiene SLIM-O y

SLIM-F. Emplearon diverso software comercial para SLIM
particularmente el software de optimizacin CPLEX ILOG de
IBM
(http://www01.ibm.com/software/commerce/optimization/cplex-optimizer/
)para resolver programas lineales en SLIM-O, tambin se
utiliz herramientas APF para AutoSimulaciones de Brooks
Automation
(http://investor.brooks.com/phoenix.zhtml?c=197950&p=irolirhome ) para implementar la simulacin SLIM-F, transmitir
los modelos de SLIM-L y SLIM-S a las fbricas, y actualizar la
base de datos de SLIM con el estado de las fbricas.
Los gerentes, el personal de fabricacin e ingeniera
necesitaron formacin sobre los principios y lgicas SLIM,
para aceptar y utilizar el mtodo.
Los equipos SLIM impartieron clases para la prctica
totalidad de los empleados (incluyendo todos los supervisores
y los operadores de dotacin de personal de cada turno de
produccin), todos los gerentes, y muchos de los procesos y
equipos de ingenieros. En ltima instancia, ms de 3.000
personas asistieron a sesiones de formacin.
Cada equipo hizo una aplicacin gradual de SLIM en un
esfuerzo por reducir los ciclos tanto como fuese posible :
En primer lugar implantaron SLIM-M, de modo que
gerentes y supervisores pudiesen comenzar a mantener el target
WIP y reducir el WIP a niveles consistentes.
A continuacin, se implementaron SLIM-I, SLIM-L,
SLIM-S, y SLIM-D.
Por lo general, primero se estableci un modo guiado,
incluyendo el diagrama de Gantt on line de SLIM-S para todos
los steppers y las prioridades de pasos de SLIM-L (SS, IPQ,
cuntas mquinas se han de configurar) en otras reas.
Ms tarde, se integran plenamente SLIM-L y SLIM-S en
las Lneas de produccin 6, 7 y 8 de Kiheung y en la fbrica
SAS en Texas, reduciendo la necesidad de la intervencin
humana en la programacin nicamente a casos excepcionales.
A continuacin implantaron SLIM-O, lo que ayud a los
ingenieros de procesos de SEC a reducir los tiempos de ciclo;
en algunos casos, los ingenieros de SEC reasignaron pasos de
mquinas y configuraron mquinas adicionales con pasos con
cuello de botella identificados por SLIM-O. Estos cambios
redujeron los tiempos de ciclo.
Finalmente, implantaron SLIM-F. Simulando la fabricacin
en periodos previos, el personal de SEC podra controlar el uso
de SLIM. Mediante la simulacin de las operaciones de
fabricacin a fututo, podran programar el mantenimiento e
ingeniera visualizando su impacto en el tiempo de ciclo.
A medida que los equipos implementaban cada mdulo, los
tiempos de ciclo se reducan. A medida que se reducen los
tiempos de ciclo reales, se reducen an ms los tiempos de
ciclo de destino, generalmente se reducan alrededor de 0,2
das por cada capa de circuitos. Cada equipo SLIM redujo el
tiempo de ciclo significativamente a los tres meses. Lo que se
tradujo en beneficios a los dos aos.

A principios de 1996 se form el primer equipo asignado a

2 lneas de produccin, el proyecto se fue ampliando
gradualmente para abarcar finalmente la prctica totalidad de
las instalaciones de semiconductores de SEC
Durante el proyecto, los ejecutivos de SEC apoyaron a los
equipos SLIM. Y se impresionaron con cada avance que se
consegua. El presidente de negocio de semiconductores (YW
Lee) personalmente reviso y aprob el plan y el presupuesto
anual de SLIM. Un Comit de la Direccin Ejecutiva,
presididos por el vicepresidente JW Kim, comenz a reunirse
mensualmente a partir de la segunda mitad de 1998 para revisar
el estado del proyecto y proporcionar orientacin al mismo.
XI. RESULTADOS Y BENEFICIO ECONOMICO

Si la SEC no hubiese reducido los ciclos de

tiempo, habra perdido ms de $ mil millones en
ingresos por ventas.
Los tiempos de ciclo se redujeron de manera constante
segn se implantaba y afinaba SLIM. De 4,0 das o ms por
capa de circuitera a principios de 1996, a 1,3 o 1,6 das por
capa a principios de 1999.
Teniendo en cuenta que los tiempos de ciclo intrnsecos
eran 0,9 a 1,1 das por capa, esto representaba una notable
mejora.
Inmediatamente tras SLIM-M, L, y S, los directores de
fbrica observaron una redistribucin de WIP increible. El
porcentaje de WIP total se increment entre un 10 y 15% en el
rea de fotolitografa lo que se tradujo en una mayor
utilizacin de los steppers bloqueantes, y/o, una reduccin del
WIP para mantener el mismo nivel de utilizacin.
Por otra parte, el algoritmo SLIM-S consigui mejorar un
12 % el trabajo de fotolitografa por oblea. Despus de hacer
mejoras de ingeniera para mitigar los bloqueos que se haban
identificado por SLIM-O, SEC pas de los 80 das o ms para
fabricar DRAM a finales de 1995, a unos 30 das a finales de
1998 [Fig. 3]

Fig. 3 Esquema de reduccin de tiempos de fabricacin. Leachman et Al.

LLC

En noviembre de 1998, se lleg a cumplir el desafo

planteado por el CEO de SEC JY Yun anteriormente en 1998:
Hagan 64M DRAM en 30 dias. El tiempo empleado en la
fabricacin de tercera generacin de 64M DRAM en la lnea 7
fue de 27 das (1,35 das por capa de circuitos) reducindose
asi el ciclo para la matriz elctrica a 3 dias. Los Gerentes de
fabricacin a la SEC dudaban de que pudiesen alcanzar tal hito,
pero Yun estaba seguro de era posible.
Esto aumento mucho los beneficios. La precisin de ventas
influa en planificacin de la produccin, reduciendo
drsticamente el inventario.
Los plazos de entrega se reducen, lo cual transforma a SEC
en lderes en la materia. Esta reduccin tiempos facilita una
retroalimentacin ms rpida de los resultados y sugerencias de
los clientes para modificaciones de productos, lo que permiti a
SEC mejorar sus productos y diseos. Estos beneficios
econmicos y temporales son reales, pero difciles de
cuantificar en trminos de dlares.
Los precios de los DRAM y otros dispositivos con
memoria cayeron notablemente. Normalmente los precios
caen notablemente durante la primera mitad de la vida de los
dispositivos, para luego estabilizarse a un nivel de bajada
continuada hasta el final de su vida. Una oferta competitiva y
una creciente obsolescencia es la causa esto. Para cualquier
dispositivo- DRAM, nuevas y mejores versiones siguen
disendose y fabricndose con el mismo ciclo de precios.
SEC intenta ofrecer versiones nuevas y mejoradas de
DRAM tan pronto como le es posible, para mantener siempre a
pleno rendimiento las lneas de produccin, y vender toda la
produccin a precios de mercado. Debido a la rpida
obsolescencia, SEC no mantiene un gran inventario de DRAM
Tomando los precios mensuales medios de venta de SEC y
los volmenes de fabricacin a partir de marzo de 1996 hasta
diciembre de 2000, se calcul que el ingreso obtenido por
ventas SEC con la fabricacin hipottica de tiempos de ciclo en
comparacin con sus ingresos con el ciclo real utilizando
SLIM.
SLIM puede haber ayudado a SEC a incrementar su 20 %
del mercado mundial de DRAM un mes antes de lo que lo
hiciera de otra manera, por lo tanto es uno de los principales
factores que explican los precios de mercado.Por otra parte,
para verificar este supuesto, supongamos fabricacin en
tiempos de ciclo de Turing en el mes X se ampliaron de 15
das. A continuacin, las ventas de la mitad de la produccin
manufacturada en ese mes se desplazara en el mes X +1. Si la
los precios de venta fueron ms bajos en el mes X +1, los
ingresos daran lugar a perdidas (o si los precios eran ms altos,
se obtendran ganancias).
Para realizar el calculo de ganancias por ingresos en SLIM,
asumimos que los tiempos de ciclo alcanzables sin SLIM estan
limitados a la baja en 4,0 das por cada capa de circuitos. Se
calcul la diferencia en ingresos por ventas asumiendo que la
salida de produccin se retras en una cantidad igual a la
diferencia entre el ciclo real de tiempo y un tiempo de ciclo de
cuatro das-por-capa. El valor obtenido se tradujo en un
aumento del 4,4 por ciento en los ingresos por ventas.

Desde hace tiempo SEC produce algunos productos de

memoria no-DRAM, en Kiheung, suponiendo que la
fabricacin de DRAM desplaza la produccin de no-DRAM
sobre la base de obleas. El resultado en este caso es de $ 1133
millones. (ya que los precios de la no-DRAM son ms altos
que los de DRAM aunque tambin caen rpidamente) Incluso
para esta estimacin conservadora, los nmeros son enormes.
Si la SEC no hubiese reducido los tiempos de ciclo, habra
perdido ms de mil millonesde dlares en ingresos por ventas
en comparacin con lo que gan usando SLIM. Otros
fabricantes de DRAM reportaron fuertes prdidas entre 1996 y
1998, y muchos dejaron el mercado o redujeron notablemente
su participacin. SEC reporto ganancias todos los aos y ha
generado un suficiente flujo de efectivo interno para ampliar
agresivamente su capacidad de produccion.
Durante el proyecto SLIM, SEC paso de una cuota de
mercado de la DRAM del 18% al 22% Segun el Presidente
YW Lee, "SLIM es esencial para el xito de SEC en el negocio
de los semiconductores ".

Conclusin. En tan slo tres aos, SEC pas de tener el peor

ciclo de fabricacin de semiconductores en cuanto a tiempo, a
ser el mejor. Ahora es tomado como referencia en este ambito.
Esta transformacin requiri de un gran esfuerzo y dedicacin
impecable por parte de todos los equipos involucrados.

La gestin y personal de SEC cambi su forma de pensar

acerca de la fabricacin. Aquellos de Leachman y Asociados
que participaron en el proyecto SLIM an se asombran de los
buenos resultados.
Cada nueva generacin tecnolgica y de procesadores trae
nuevos retos a los que enfrentarse para mejorar su rendimiento
y reducir sus costes y ciclos de fabricacin. La fabricacin de
semiconductores que pareca un reto inalcanzable para el
intelecto, fue mejorada aunque siempre ser un reto mejorarlo.

Referencias y bibliografa
[1] R. C. Leachman., J. Kang and V. Lin, "SLIM: Short Cycle Time
and Low Inventory in Manufacturing at Samsung Electronics,
1526-551X electronic ISSN, January-February 2002 (Referencia
principal).
[2] H. Kaeslin, Digital Integrated Circuit Design - From VLSI
Architectures to CMOS Fabrication. Cambridge University
Press, ISBN-13 978-0-511-45537-7, 2008
[3] S. N. Chapman, Fundamentals of Production Planning and
Control, Prentice Hall, 2005, ASIN B00HTJLZO0
[4] J. W. Herrmann, V.A., "Handbook of Production Scheduling",
Springer Science+Business Media, 2006, ISBN-10: 0-38733117-4
[5] INSHT, V. A. "Enciclopedia de Salud y Seguridad en el Trabajo
- Microelectrnica y Semiconductores"