ANEXO - D

LOGICA BINARIA
Aplicada a diagramas en escalera y de bloques para la programacin de un mini PLC
La lgica binaria fue desarrollada a principios del
siglo XIX por el matemtico George Boole para
investigar las leyes fundamentales en que se basa el
razonamiento humano. En un sistema binario sus
variables solo pueden adoptar dos valores,
Verdadero y Falso, o S y No, o Cerrado y Abierto
(en electrnica se representan con 1 y 0
respectivamente), y ambos estados deben ser
mutuamente excluyentes. Tambin se le llama
lgebra booleana.

Disyuncin Exclusiva:
a XOR b <=> AB + AB <=> A x B <=> a X b
equivale a un juego de interruptores serie-paralelo
Smbolos elctricos

Los circuitos elctricos de control, los circuitos

digitales, los circuitos con fluidos (hidrulicos y
neumticos) y los circuitos con luz (fibra ptica), se
prestan muy bien a ser analizados con la lgica
binaria, porque es fcil construir circuitos que
adopten tales valores, tensin no-tensin, conectado
no-conectado, abierto-cerrado, encendido-apagado,
etc. La adaptacin del lgebra de Boole a los
computadores digitales fue presentada en 1938 por
Claude Shannon de los Laboratorios Bell.
El lgebra booleana sigue ciertas reglas y permite
simplificar problemas lgicos complicados. Otras
herramientas para el anlisis de los sistemas lgicos
son las tablas de verdad y los mapas de Karnaugh;
estos no los estudiaremos.
Operaciones binarias bsicas
Afirmacin:

Compuertas lgicas (smbolos de bloques)

a <=> A

equivale a un interruptor normalmente abierto (NA)

Negacin:
NOT a <=> A <=> -a <=> NO a
equivale a un interruptor normalmente cerrado (NC)
Conjuncin:
a AND b <=> A B <=> a ^ b <=> a Y b
equivale a 2 o ms interruptores NA en serie
Disyuncin:
a OR b <=> A + B <=> a v b <=> a O b
equivale a 2 o ms interruptores NA en paralelo

Electrotecnia Anexo D Prof. Ing. Horacio Fabres Agosto 2011

D-

Circuitos binarios bsicos y sus tablas de verdad

4. Interruptores NA - NA en paralelo Compuerta

OR

1. Interruptor sencillo NA Compuerta YES

Q = I1 + I2
Q=I
I1

I2

2. Interruptor sencillo NC Compuerta NOT

5. Interruptores NC - NC en paralelo Compuerta

NAND

Q=I

Q = I1 I2 = I1 + I2

3. Interruptores NA - NA en serie Compuerta

AND

I1

I2

6. Interruptores NC - NC en serie Compuerta

NOR

Q = I1 I2

I1

I2

Electrotecnia Anexo D Prof. Ing. Horacio Fabres Agosto 2011

Q = I1 + I2 = I1 I2

D-

9. Interruptores NA y NC en paralelo
I1

I2

7. Circuito Excluyente Compuerta O exclusiva

Q = I1 + I2

I1

I2

Q = I1xI2 = I1I2+I1I2
Programacin de PLC (autmatas)
I1

Programable Logic Controller

I2

Los mini PLC se fabrican para voltajes especficos,

por ejemplo, 120 VCA, 24 VCD, 240 VCA, 120
VCD. Cada modelo de PLC cuenta con un nmero
determinado de entradas digitales y/o analgicas, y
un nmero determinado de salidas. Existen tambin
mdulos de expansin.
Las entradas digitales requieren de algn nivel
mnimo de voltaje para activarse (por ejemplo, 70
VCA en un PLC de 120 VCA), de lo contrario estn
desactivadas. Cada entrada se puede utilizar las veces
que se requieran dentro del programa, ya que el PLC
no requiere de ms energa para usar una misma
entrada varias veces en su programa lgico. Las
entradas pueden ser activadas a travs de un contacto
exterior alimentado con el mismo voltaje de
alimentacin del PLC. La entradas pueden ser de
contacto mantenido o momentneo (pulsador).

8. Interruptores NA y NC en serie

Q = I1 I2

I1

I2

Electrotecnia Anexo D Prof. Ing. Horacio Fabres Agosto 2011

El PLC puede tener algunas entradas analgicas, las

cuales pueden activarse con un nivel de voltaje
programable, detectando as el voltaje de un sensor
dentro de un rango, y cada una se activar o se
desactivar segn el nivel programado.
Las salidas pueden ser de rel (mximo 5 o 10A, y
desde 12 VCD hasta 240 VCA), o pueden ser con un
transistor de salida, estas normalmente se usarn para

D-

cargas pequeas que requieran mucha frecuencia de

conmutacin.
Un PLC tiene tambin otros elementos de
programacin con funciones anlogas a elementos de
control electromecnico o electrnico, tales como
rels auxiliares, rels de tiempo con diferentes
funciones, tales como retardo al energizar o al
desenergizar o ambos, relojes semanales, reloj anual,
contadores de pulsos, compuertas generadoras de
pulsos, generadores de pulsos peridicos,
comparadores, telerruptores y rels con memoria
(latch).
Adems para algunos de los elementos se puede
definir que tengan o no remanencia (memoria de su
estado) en caso de corte de energa.

Solucin
Salidas:
Q1 Contactor del circuito de luces
Entradas:
I1 Pulsador de conexin manual
I2 Pulsador de desconexin manual
Otros:
R1 Reloj semanal ajustado L-K-M-J-V-S-D de 17:30
a 5:30
R2 Reloj semanal ajustado L-K-M-J-V-S-D de 18:00
a 18:05
T1 Rel de tiempo con impulso a la desactivacin
ajustado a 1s.
Diagrama de programacin lgica en escalera o elctrico (Ej. 1)

El lenguaje de programacin puede ser tipo diagrama

en escalera (o elctrico), como en el PLC Zelio de
Schneider, o en bloques, como en el PLC Logo! De
Siemens. Estos lenguajes son bsicamente
combinacionales (las salidas dependen de la
combinacin del estado de las entradas), y las
secuencias se deben interpretar.
Tambin existe el lenguaje grfico de Control de
Etapas de Transicin GrafCET o diagrama
funcional, con el cual se pueden representar
secuencias de estado y ciclos completos del estado de
un elemento. En un sistema secuencial el estado de
un elemento depende de los estados anteriores.
El programa grfico se puede introducir directamente
con el teclado y la pantalla del mini PLC (si los
tiene) o se puede hacer en un computador con
Windows y transmitirlo con un cable a travs del
puerto USB.

Ya que este es un circuito secuencial y de contactos

momentneos, no es muy fcil ni prctico construir
una tabla de verdad para Q1.

Ejemplo 2
Ejemplo 1
Disear el diagrama elctrico para un mini PLC que
accionar un circuito de luces exteriores y que:
Slo debe permitir el funcionamiento entre las
17:30 y las 5:30;
Debe encender las luces todos los das a las
18:00;
Permita encender o apagar las luces cuando se
desee entre las 17:30 y las 5:30.

Electrotecnia Anexo D Prof. Ing. Horacio Fabres Agosto 2011

Disear el diagrama lgico para un mini PLC que

accionar una bomba de agua de riego y que:
Debe hacer funcionar la bomba todos los das
entre las 8 pm y las 10 pm;
Permita desconectar para mantenimiento, en
invierno, o cuando suena la alarma;
Permita operar manualmente fuera de horario;
Si no hay agua en el tanque de captacin la
bomba debe apagarse y debe enviarse una seal
de alarma, la cual debe durar 15 segundos y
apagarse definitivamente.

D-

Solucin

Diagrama de programacin lgica en bloques (Ejemplo 2)

Salidas:
Q1 Contactor de la bomba de agua
Q2 Sirena de alarma
Entradas:
I1 Contacto de desconexin del sistema
I2 Interruptor de nivel del tanque de captacin
I3 Contacto de conexin manual
Otros:
R1 Reloj semanal ajustado L-K-M-J-V-S-D de 20:00
a 22:00
T1 Rel de tiempo con retardo a la activacin
ajustado a 15s.
Tabla de verdad para Q1 (Cuando I1=0 es trivial: Q1=0)
Diagrama de programacin lgica en escalera o elctrico (Ej. 2)

I1

I2

I3

R1

Q1

Tabla de verdad para Q2 (Cuando I1=0 es trivial: Q2=0)

Electrotecnia Anexo D Prof. Ing. Horacio Fabres Agosto 2011

I1

I2

I3

T1

Q2

D-