Prof.

Juan Vega Martinez

correo: C12015@grupoutp.edu.pe

Arquitectura DSPIC
Arquitectura Harvard
Datos de 16 bits
Instrucciones de 24 bits
PC de 24 bits
Capacidad para ejecutar instrucciones
de 3 operandos en un ciclo: ej. A+B=C
Instrucciones de dos tipos: MCU y DSP

Arquitectura DSPIC
Ofrecen la capacidad de un DSP con las capacidades de control en
tiempo real de un microcontrolador.
Interrupciones priorizadas
Perifericos extensivos incluidos

Arquitectura DSPIC

Dos bancos X e Y (RAM)

Memoria programa
Memoria EEPROM
Motor DSP
16 Registros W
Perifricos
mdulos hardware (Watchdog,
, ADC , I2C,UART, entre otros)

Arquitectura DSPIC

Dos bancos X e Y (RAM)

Memoria programa
Memoria EEPROM
Motor DSP
16 Registros W
Perifricos
mdulos hardware (Watchdog,
, ADC , I2C,UART, entre otros)

Arquitectura DSPIC

Dos bancos X e Y (RAM)

Memoria programa
Memoria EEPROM
Motor DSP
16 Registros W
Perifricos
mdulos hardware (Watchdog,
, ADC , I2C,UART, entre otros)

Arquitectura DSPIC

Dos bancos X e Y (RAM)

Memoria programa
Memoria EEPROM
Motor DSP
16 Registros W
Perifricos
mdulos hardware (Watchdog,
, ADC , I2C,UART, entre otros)

Arquitectura DSPIC

Dos bancos X e Y (RAM)

Memoria programa
Memoria EEPROM
Motor DSP
16 Registros W
Perifricos
mdulos hardware (Watchdog,
, ADC , I2C,UART, entre otros)

Arquitectura DSPIC

Dos bancos X e Y (RAM)

Memoria programa
Memoria EEPROM
Motor DSP
16 Registros W
Perifricos
mdulos hardware (Watchdog,
, ADC , I2C,UART, entre otros)

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Organizacin de la Memoria.
Reset
Vector de Interrupcin(IVT)
Vector de Interrupcin Alternativo(AIVT)
Memoria Flash
Memoria EEPROM
Registros de configuracin del dispositivo.

Arquitectura DSPIC
Motor DSP
Multiplicador de punto fijo de 17 x17 bits
de alta velocidad.
ALU de 40 bits.
Dos acumuladores saturados de 40 bits
Corredor de barril bidireccional de 40 bits
(capaz de recorrer hasta 15 bits a la
derecha o 16 bits a la izquierda en un
solo ciclo)

Arquitectura DSPIC
Instrucciones DSP

Arquitectura DSPIC
Familia DSPIC30F

Arquitectura DSPIC
Section 7. Oscillator*

Oscilador primario externo

Oscilador secundario a 32 kHz
Oscilador interno RC de 8 MHz
Oscilador interno LPRC de 512 kHz

*Reference Manual Family DSPIC30F

Arquitectura DSPIC
Section 7. Oscillator*

Oscilador primario externo

Oscilador secundario a 32 kHz
Oscilador interno RC de 8 MHz
Oscilador interno LPRC de 512 kHz

*Reference Manual Family DSPIC30F

Arquitectura DSPIC
Section 7. Oscillator*

Oscilador primario externo

Oscilador secundario a 32 kHz
Oscilador interno RC de 8 MHz
Oscilador interno LPRC de 512 kHz

*Reference Manual Family DSPIC30F

Arquitectura DSPIC
Section 7. Oscillator*

Oscilador primario externo

Oscilador secundario a 32 kHz
Oscilador interno RC de 8 MHz
Oscilador interno LPRC de 512 kHz

*Reference Manual Family DSPIC30F

Arquitectura DSPIC
Section 7. Oscillator*

Oscilador primario externo

Oscilador secundario a 32 kHz
Oscilador interno RC de 8 MHz
Oscilador interno LPRC de 512 kHz

*Reference Manual Family DSPIC30F

Arquitectura DSPIC
Section 7. Oscillator*

Oscilador primario externo

Oscilador secundario a 32 kHz
Oscilador interno RC de 8 MHz
Oscilador interno LPRC de 512 kHz
PLL

*Reference Manual Family DSPIC30F

Arquitectura DSPIC
PLL*
Modos de operacin

XT
LP
HS
EC
FRC
LPRC

*Manual DSPIC30F4013

Arquitectura DSPIC
PLL*
Modos de operacin
Se configura en el registro FOSC

XT
LP
HS
EC
FRC
LPRC

*Manual DSPIC30F4013

Output 120 MHz mx. con PLL

El PLL permite multiplicar la frecuencia

Arquitectura DSPIC
Componentes recomendados para los tipos de oscilador

Arquitectura DSPIC
Componentes recomendados para los tipos de oscilador

Arquitectura DSPIC
Frecuencia de ciclo de instruccin (FCY)

Arquitectura DSPIC
Frecuencia de ciclo de instruccin (FCY)

FCY = Frecuencia de Reloj / 4

Arquitectura DSPIC
Frecuencia de ciclo
de instruccin (FCY)
FCY = ????
Datos:
XTAL 12MHz

Arquitectura DSPIC
Configuracion de Registros

Arquitectura DSPIC
1.
2.
3.
4.

FOSC (0xF80000): Oscillator Configuration Register

FWDT (0xF80002): Watchdog Timer Configuration Register
FBORPOR (0xF80004): BOR and POR Configuration Register
FGS (0xF8000A): General Code Segment Configuration Register