TRANSISTORES DE MOSFET Y JFET

Cul es la diferencia entre MOSFET y el JFET?

JFET
La polarizacin de un JFET (Junction Field-Effect Transistor) exige que las uniones PN
estn inversamente polarizadas, para un JFET de canal N, el voltaje de drenado debe
ser mayor que el voltaje de la fuente para que exista un flujo de corriente a travs del
canal, adems el voltaje de compuerta debe ser ms negativo que el de la fuente para
que la unin PN se encuentre polarizada inversamente. Las curvas del JFET SON muy
parecidas a las de los transistores bipolares, con la diferencia que los JFET SON
controlados por tensin, mientras que los bipolares por corriente.
MOSFET
Los transistores MOSFET son dispositivos de efecto de campo al igual que los JFET
utilizan un campo elctrico para crear un canal de conduccin. Son dispositivos ms
importantes que los JFET ya que la mayor parte de circuitos integrados digitales se
construyen con tecnologas MOS.
Al igual que los JFET Y MOSFET tienen una estructura fsica muy diferente, pero sus
ecuaciones analticas son muy similares, por eso los transistores MOS Tiene las
mismas regiones de operacin que los JFET.
Explique el principio de funcionamiento del transistor MOSFET decremental.
El sustrato est formado por una placa de material tipo P de silicio. En algunos casos,
el sustrato est conectado internamente con la fuente y solo presenta tres terminales.
El drenaje y la fuente estn formados de material tipo N unidos por un canal tambin
de material tipo N. La puerta est conectada a una capa muy delgada de xido de
silicio. El xido de silicio es aislante, lo que explica la alta impedancia de estos
dispositivos.
Cuando la tensin de la puerta VGS = 0 V y se aplica una tensin a los terminales de
drenaje y fuente, se establece una corriente IDSS similar a la del transistor JFET. Si a
la puerta se le aplica una tensin negativa, esto tendr como consecuencia una
disminucin de la corriente de drenaje IDSS. Cuanta ms alta sea la tensin negativa
de la puerta tanto ms se reducir la corriente de drenaje segn se puede ver en las
curvas de la figura 1, hasta llegar al nivel de estrechamiento con una tensin de puerta
de -6 voltios.

Figura 1.
Para valores positivos de la tensin de puerta VGS, la corriente de drenaje aumentar.
El espaciamiento vertical entra las curvas VGS = 0 V y VGS = +1 V en la figura 14.2 es
una indicacin clara de cuanto ha aumentado la corriente de drenaje cuando cambia
en un voltio la tensin de puerta.

Vemos que la aplicacin de una tensin positiva a la puerta incrementa la intensidad

de drenaje. Por esta razn, a esta zona de tensiones de puerta positiva se le
denomina regin incremental.
Dibuje los smbolos de los transistores MOSFET

Cul es la diferencia entre el MOSFET decremental y MOSFET incremental?

La construccin de un transistor MOS-FET de tipo decremental de canal P es

exactamente de forma inversa al de canal N, pero cambian el sustrato que es de
material tipo N y el canal drenador-fuente que es de tipo P. Como consecuencia, las
polaridades y direcciones de corriente tambin estn invertidas. Las caractersticas y
el modo de funcionamiento son similares al tipo de canal N.

Explique el principio de funcionamiento del transistor MOSFET Incremental

2. TRANSISTOR MOSFET
TRANSISTOR DE EFECTO DE CAMPO DE UNION (JFET)
Un JFET de canal N se fabrica difundiendo una regin de tipo P en un canal de tipo N,
tal y como se muestra en la Figura 1. A ambos lados del canal se conectan los
terminales de fuente (S, Source) y drenaje (D, Drain). El tercer terminal se denomina
puerta (G, Gate).

Figura 1: Esquema del transistor JFET de canal N

Los smbolos de este tipo de dispositivos son:

Figura 2: Smbolos de los transistores JFET

Las explicaciones incluidas en este captulo se refieren fundamentalmente al transistor

NJFET, teniendo en cuenta que el principio de operacin del PJFET es anlogo.
1.1 PRINCIPIO DE OPERACION DEL NJFET
A continuacin se explica cmo se controla la corriente en un JFET. Al igual que
sucede con los transistores BJT el JFET tiene tres regiones de operacin:

Regin de corte

Regin lineal

Regin de saturacin

Es preciso hacer notar que en este caso, la saturacin alude a un fenmeno

completamente distinto al de los transistores BJT.
1.1.1 Regin de corte
Centremos nuestra atencin en la Figura 1. La zona de tipo P conectada a la puerta
forma un diodo con el canal, que es de tipo N. Como se recordar, cuando se forma
una unin PN aparecen en los bordes de la misma una zona de depleccin en la que
no hay portadores de carga libres. La anchura de dicha zona depende de la
polarizacin aplicada. Si esta es inversa, la zona se hace ms ancha,
proporcionalmente a la tensin aplicada.Aplicando una tensin VGS negativa
aumentamos la anchura de la zona de depleccin, con lo que disminuye la
anchura del canal N de conduccin.
Si el valor de VGS se hace lo suficientemente negativo, la regin de agotamiento se
extender completamente a travs del canal, con lo que la resistencia del mismo se
har infinita y se impedir el paso de ID (Figura 3). El potencial al que sucede este
fenmeno se denomina potencial de bloqueo (Pinch Voltage, VP).

Figura 3: Esquema del transistor JFET de canal N polarizado con la tensin de

bloqueo

Por lo tanto, para valores ms negativos que VP el transistor NJFET se encuentra

polarizado en la regin de corte, y la corriente de drenaje resulta ser nula.

1.1.2 Regin lineal

Si en la estructura de la Figura 1 se aplica una tensin VDS mayor que cero, aparecer
una corriente circulando en el sentido del drenaje a la fuente, corriente que
llamaremos ID. El valor de dicha corriente estar limitado por la resistencia del canal N
de conduccin. En este caso pueden distinguirse dos situaciones segn
sea VDS grande o pequea en comparacin con VGS.

1.1.2.1 Valores pequeos del voltaje drenaje-fuente

La Figura 4 presenta la situacin que se obtiene cuando se polariza la unin GS con
una tensin negativa, mientras que se aplica una tensin entre D y S menor.

Figura 4:Esquema del transistor JFET de canal N polarizado con VGS < 0
Por el terminal de puerta (G) no circula ms que la corriente de fuga del diodo GS, que
en una primera aproximacin podemos considerar despreciable. La
corriente ID presenta una doble dependencia:

La corriente ID es directamente proporcional al valor de VDS

La anchura del canal es proporcional a la diferencia entre VGS y VP.

Como ID est limitada por la resistencia del canal, cuanto mayor sea VGS - VP,
mayor ser la anchura del canal, y mayor la corriente obtenida.

Los dos puntos anteriores se recogen en la siguiente expresin:

Por lo tanto, en la regin lineal obtenemos una corriente directamente proporcional

a VGS y a VDS.

1.1.2.2 Valores altos del voltaje drenaje-fuente

Para valores de VDS comparables y superiores a VGS la situacin cambia con respecto
al caso anterior: la resistencia del canal se convierte en no lineal, y el JFET pierde su
comportamiento hmico. Veamos por qu sucede esto.
Cuando se aplica un voltaje VDS al canal de 5 voltios, por ejemplo, este se distribuye a
lo largo del canal, es decir, en las proximidades del terminal D la tensin ser de 5 V,
pero a medio camino la corriente circulante habr reducido su potencial a la mitad (2,5
V), y en el terminal S el potencial ser nulo. Por otra parte, si VGS es negativa (- 2 V,
por ejemplo), la tensin se distribuir uniformemente a lo largo de la zona P, al no
existir ninguna corriente (Figura 5). (NOTA: se desprecia la cada de tensin en las
zonas situadas por debajo de los contactos).

Figura 5: Esquema del transistor JFET de canal N polarizado con VGS = -2 V y VDS = 5
V
Sigamos adelante. En las proximidades del terminal S la tensin inversa aplicada es
de 2 V, que se corresponde con la VGS = -2 V. Sin embargo, conforme nos acercamos a
D esta tensin aumenta: en la mitad del canal es de 4,5 V, y en D alcanza 7 V. La
polarizacin inversa aplicada al canal no es constante, con lo que la anchura de
la zona de depleccin tampoco lo ser (Figura 6). Cuando VDS es pequea, esta
diferencia de anchuras no afecta a la conduccin en el canal, pero cuando aumenta, la
variacin de la seccin de conduccin hace que la corriente de drenaje sea una
funcin no lineal de VDS, y que disminuya con respecto a la obtenida sin tener en
cuenta este efecto.

Figura 6: Esquema del transistor JFET de canal N en la regin de conduccin no lineal

1.1.3 Regin de saturacin

Si VDS se incrementa ms, se llegar a un punto donde el espesor del canal en el
extremo del drenaje se acerque a cero. A partir de ese momento, la corriente se
mantiene independiente de VDS, puesto que los incrementos de tensin provocan un
mayor estrechamiento del canal, con lo que la resistencia global aumenta (Figura 7).

Figura 7: Esquema del transistor JFET de canal N en la regin de corriente constante

La regin de saturacin se da cuando se estrangula el canal en el drenaje, lo que

sucede cuando la tesin puerta-drenaje es ms negativa que VP, es decir:
VGD < VP => VGS - VDS < VP => VDS > VGS - VP

Antes de seguir adelante, comparemos las figuras Figura 3 y Figura En el caso del
bloqueo, todo el canal resulta afectado por la zona de depleccin, que es constante
porque la tensin VGS se aplica uniformemente a lo largo de la unin. En cambio, en la
regin de corriente constante slo parte del canal ha llegado al bloqueo (provocado
por VDS, que vara a lo largo del mismo), y es lo que permite la circulacin de la
corriente.
1.2 CURVAS CARACTERISTICAS
Son dos las curvas que se manejan habitualmente para caracterizar los transistores
JFET. En primer lugar, en la representacin de ID frente a VGS, para una VDS dada, se
aprecia claramente el paso de la regin de corte a la de saturacin (Figura 8). En la
prctica slo se opera en el segundo cuadrante de la grfica, puesto que el primero
la VGS positiva hace crecer rpidamente IG.

Figura 8: Caracterstica VGS - ID del transistor NJFET

En la caracterstica VDS - ID del transistor NJFET se observa la diferencia entre las
regiones lineal y de saturacin (Figura 9). En la regin lineal, para una
determinada VGS, la corriente crece proporcionalmente a la tensinVDS. Sin embargo,
este crecimiento se atena hasta llegar a ser nulo: se alcanza el valor de saturacin,
en donde ID slo depende de VGS.

Figura 9: Caracterstica VDS - ID del transistor NJFET

Ntese que, segn esta grfica, la regin de saturacin del JFET se identifica con la
regin activa normal de los transistores bipolares. Mientras que en RAN la corriente de
colector slo depende de la de base, aqu la magnitud de control es la tensin VGS. Por
el contrario, si la resistencia del JFET en la regin lineal es muy pequea puede
encontrarse un cierto paralelismo entre las regiones lineal de JFET y de saturacin del
BJT.

1.3 PARAMETROS COMERCIALES

Se presenta a continuacin algunas de las caractersticas de los transistores JFET que
ofrecen los fabricantes en las hojas de datos:

IDSS: Es la corriente de drenaje cuando el transistor JFET se encuentra en

configuracin de fuente comn y se cortocircuita la puerta y la fuente (VGS=0).
En la prctica marca la mxima intensidad que puede circular por el transistor.
Conviene tener en cuenta que los transistores JFET presentan amplias
dispersiones en este valor.

VP (Pinch-Off Voltage): es la tensin de estrangulamiento del canal. Al igual

que IDSS, presenta fuertes dispersiones en su valor.

RDS(ON): Es el inverso de la pendiente de la curva ID/VDS en la zona lineal. Este

valor se mantiene constante hasta valores de VGD cercanos a la tensin de
estrangulamiento.

BVDS (Drain-Source Breakdown Voltage): es la tensin de ruptura entre fuente y

drenaje. Tensiones ms altas que BVDS provocan un fuerte incremento de ID.

BVGS (Gate-Source Breakdown Voltage): es la tensin de ruptura de la unin

entre la puerta y la fuente, que se encuentra polarizada en inversa. Valores
mayores de BVGS provocan una conduccin por avalancha de la unin.

1.4 MODELOS DEL TRANSISTOR NJFET

Anlogamente a lo efectuado con el transistor bipolar se van a presentar dos modelos
para el JFET: uno para analizar el funcionamiento del transistor JFET con seales
continuas y otro para las seales alternas aplicadas sobre un punto de operacin de la
regin de saturacin.
En primer lugar se presentan los modelos para las diferentes regiones de operacin, a
saber, corte, saturacin y zona lineal. A partir de las ecuaciones dictadas por este
modelo, se deducen posteriormente las expresiones necesarias para el anlisis de
seales de alterna de pequea amplitud.
1.4.1 Modelo esttico ideal
Para el transistor NJFET, el modelo viene representado en la Figura 10. El valor
de ID depende de la regin de funcionamiento del transistor.

Figura 10: Esquema circuital del modelo del transistor JFET

1. Regin de corte: la condicin de la regin de corte es que el canal est

completamente estrangulado en las proximidades de la fuente, lo que sucede
cuando la tensin puerta-fuente alcance la tensin de estrangulamiento
(VGS<VP). En este caso ID=0.
2. Regin lineal: es la regin en que se produce un incremento de la
intensidad ID al aumentar VDS. Este incremento es lineal para bajos valores
de VDS aunque la linealidad se pierde cuando VDS se acerca a -VP. Para trabajar
en la regin lineal se deben dar dos condiciones:
o

VGS > VP

VGD > VP VGS > VP + VDS

Estas condiciones equivalen a admitir que el canal de conduccin no se estrangula por

la zona de depleccin en inversa tanto en el extremo de drenaje como en la fuente. El
valor que toma la corriente ID es

3. Regin de saturacin: la regin de saturacin tiene lugar cuando la tensin

entre drenador y puerta alcanza la tensin de estrangulamiento. Para que ello
ocurra, el canal N, tiene que estar estrangulado en el extremo cercano al
drenaje, pero no en el extremo del canal cercano a la fuente. Entonces, al igual
que en el caso anterior, deben ocurrir dos condiciones:
o

VGS > VP

VGD < VP VGS < VP + VDS

En este caso la intensidad ID ya no depende de VDS, siendo su expresin

Por lo general, en los transistores NJFET tanto VP como VGS toman valores negativos,
mientras que VDS e IDSS son positivos, tomando la direccin ID tal y como aparece en el
modelo
La construccin del MOS-FET tipo incremental es similar a la del tipo decremental. La
nica diferencia es que se suprime el canal tipo N que une las regiones de drenaje y
fuente.
Si entre drenaje y fuente se le aplica una tensin, siendo la tensin de puerta VGS = 0
V, el resultado ser una ausencia de corriente entre los terminales de drenaje y fuente,
debido a que existe dos regiones P-N con polarizacin inversa entre las regiones N y
el sustrato P.

Si se aplica una pequea tensin positiva a la puerta, respecto a la fuente, se

apreciar una corriente del drenador a la fuente. Conforme la tensin de puerta VSG
contine aumentando, la corriente drenador-fuente tambin aumentar. El valor de la
tensin de puerta VSG del que resulta un incremento significativo de la corriente de
drenaje se denomina tensin de umbral, con smbolo VT (del ingls Threshold).
Puesto que al aumentar la tensin de puerta aumenta la corriente de drenaje, a este
tipo de MOS-FET se le conoce con el nombre de incremental.
Cuando VGS se incrementa ms all de la tensin de umbral, se incrementa la
intensidad de drenaje, Sin embargo, si se mantiene constante VGS y solo se aumenta

la tensin VDS , la corriente de drenaje alcanzar un nivel de saturacin como ocurra

en el JFET y en el MOS-FET decremental.
Explique la funcin de cada terminal del MOSFET.
Gate o puerta: Es el pin que al proporcionarle un voltaje circula una corriente en los
terminales drenaje y fuente.

Dibuje los smbolos del transistor MOSFET incremental.

Mencione las principales caractersticas de la hoja de especificaciones del

transistor MOSFET
Ya que las hojas de especificaciones por lo general proporcionan el voltaje del umbral
y un nivel de corriente de drenaje (ID (encendido)), as como su nivel correspondiente
de VGS (encendido) pueden definirse dos puntos de inmediato. Para completar la
curva, primero tiene que determinar la constante k de la ecuacin a partir de los datos
de las hojas de especificaciones mediante la sustitucin en la ecuacin y resolviendo
para k de la siguiente manera:
ID = kVGS - VGS(Th) )2
ID (encendido) = k (VGS (encendido) - VGS (Th))2
Los transistores MOSFET tienen una desventaja cual es:
Se pueden daar debido a la electricidad esttica.
Como se deben de manipular los MOSFET.
El mayor peligro para un MOSFET son las cargas estticas durante la manipulacin
del mismo en un da seco. Tambin causan peligro los cautines para soldar, que por lo
general no estn aislados de la lnea de corriente alterna (C.A.).
Para evitar que el MOSFET se dae de manera accidental, algunos fabricantes
incluyen un diodo zener conectado entre la compuerta (G) y la fuente (S) con el nodo
hacia la compuerta y el ctodo hacia la fuente.

Este zener est diseado para que conduzca a 50 voltios por lo que VGS (tensin
compuerta - fuente) siempre se mantendr por debajo o igual al valor de esta tensin,
y por ende por debajo del valor de tensin destructivo. Ver la figura.

Otra manera de asegurarse de que el MOSFET no se dae es almacenarlo y

transportarlo con ayuda de esponjas conductoras, que cortocircuitan los terminales del
MOSFET y as no exista tensin entre ellos.

Si no fuese posible conocer si el MOSFET tiene la proteccin antes mencionada, la

persona que manipular el elemento debe de asegurarse que su cuerpo no est
cargado de esttica. Existen unas pulseras especiales conectadas a un punto de
tierra, pensadas para mantener descargado el cuerpo del usuario.