TECSUP - PFR

Circuitos Digitales

Unidad III

CIRCUITOS INTEGRADOS (COMBINACIONALES)

1.

CIRCUITOS INTEGRADOS (COMBINACIONALES)

Un circuito combinacionales un arreglo de compuertas lgicas cuyas salidas estn
determinadas directamente por la combinacin de entradas presente, sin ser
influenciadas por el valor de las entradas y/o salidas anteriores.

Figura 3.1

Por estar basadas en compuertas lgicas las entradas y salidas son niveles de
voltaje que representan los estados lgicos 1 0. Por definicin, las salidas
no influyen en el comportamiento del circuito combinacional porque si lo hace,
entonces el sistema completo es secuencial.
1.1

PROCEDIMIENTO DE DISEO
El diseo de sistemas combinacionales comienza con el planteamiento del
problema y termina con la implementacin del circuito lgico.
Este procedimiento consiste en los siguientes pasos:
Se plantea el problema.
Se determina el nmero de variables de entrada disponibles y el
nmero de variables de salida requeridas.
A cada variable de entrada y de salida se le asigna un smbolo literal.
Se deduce la tabla de verdad que define la relacin requerida entre
entrada y salida.

45

Circuitos Digitales

TECSUP - PFR

Se obtiene la funcin booleana simplificada para cada salida.

se dibuja el circuito lgico.
Los valores binarios para las salidas se determinan al examinar el
enunciado del problema. Una salida puede ser igual a 1 o 0 para cada
combinacin de entrada valida. Sin embargo, las especificaciones pueden
indicar que alguna combinacin de entrada no ocurrir, por lo que no
importa el valor que tome la salida (dontt care).
Las funciones de salida especificadas en la tabla de verdad dan una
definicin exacta del circuito combinacional.
Un mtodo de diseo prctica tendra que considerar las siguientes
restricciones:
Mnimo nmero de compuertas.
Mnimo nmero de entradas a una compuerta.
Mnimo tiempo de propagacin de seal a travs del circuito.
Mnimo nmero de interconexiones.
Limitaciones de la capacidad de suministro de corriente de cada
compuerta.
Puesto que todos estos aspectos no pueden ser satisfechos
simultneamente y dado que la importancia de cada restriccin es dictada
por la ampliacin particular, es difcil hacer una afirmacin general que
constituya una simplificacin aceptable.
Algunos circuitos combinacionales que se analizaran en este captulo son:
Sumadores, Retadores, Codificadores, Decodificadores, Conversores de
cdigo, Comparadores, Multiplexores, Demultiplexores.
1.2

SUMADORES
Las operaciones aritmticas elementales se pueden realizar con circuitos
combinacionales. La ms bsica es la suma de dos dgitos binarios.

46

TECSUP - PFR

Circuitos Digitales

Las tres primeras operaciones producen una suma cuyo largo es un

digito, pero la ltima produce una suma de dos dgitos: El bit ms
significativo se denomina carry (acarreo).
Un circuito combinacional que realiza la suma de dos dgitos se denomina
half-adder o semi-sumador.

Obteniendo las funciones de conmutacin de las salidas podemos escribir:

Y el diagrama lgico:

Figura 3.2

1.3

FULL ADDER (SUMADOR COMPLETO)

La suma de dos dgitos genera un acarreo, el cual debe ser sumado con
los diodos de la etapa posterior. Sin embargo, al sumador anterior no es
capaz de sumar dos dgitos y un acarreo anterior. Por esta razn de debe
disear un circuito que sea capaz de superar esta situacin. De esta
manera, la tabla de verdad se transforma a:

47

Circuitos Digitales

TECSUP - PFR

Donde d corresponde al acarreo producido en la etapa anterior.

Calculamos las funciones mnimas mediante los mapas de Karnaugh.

Y el circuito es:

Figura 3.3

48

TECSUP - PFR

Circuitos Digitales

Un full adder puede ser implementado con dos half adder y una
compuerta OR.

Figura 3.4

1.4

RESTADORES
Para disear un restador de dos bits generamos la tabla de verdad de
este.

Donde s corresponde a la diferencia de los bits y b corresponde al

borrow o prestamo que debe pedir a la etapa superior.
El caso de la resta de 0 1 (indicado con **) es especial ya que para
realizar la resta es necesario pedir prestado un 1 de la etapa
inmediatamente superior. El 1 periodo suma 210 (102) al bit del
minuendo, con lo que la tabla queda como se indica.
Las funciones booleanas obtenidas de esta tabla son:

49

Circuitos Digitales

TECSUP - PFR

Y el circuito lgico es:

Figura 3.5

1.5

RESTADOR COMPLETO
El restador anterior no corresponde al caso de la resta de dos bits
existiendo un prstamo de la etapa anterior. Para evitar este problema se
construye el retador completo, cuya tabla de verdad es la siguiente.

Donde d corresponde al prstamo generando en la etapa anterior.

Calculamos las funciones mnimas mediante los mapas de Karnaugh.

50

TECSUP - PFR

Circuitos Digitales

Y el circuito lgico es:

Figura 3.6

1.6

CODIFICADORES
Un codificador tiene un determinado numero de entradas, de las cuales
una tiene el estado lgico ACTIVO, y genera un cdigo de N bits, que
depende de cual sea la entrada activa.
Un codificador tpico es el decimal de BCD que codifica los dgitos
decimales (0 a 9) a su cdigo binario natural.

Figura 3.7

No existe la entrada 0 en el codificador 74147 y el cero se produce por un

nivel alto (1) en todas las dems entradas.

51

Circuitos Digitales

TECSUP - PFR

Ejemplo: construir un codificador octal a binario natural.

El cuadro siguiente muestra la tabla de verdad del codificador, donde la
entrada activa se indica con 0.

De la tabla se deduce que:

por lo que la funcin booleanas es:

De la misma manera, el resto de las funciones booleanas es:

Y el circuito es el siguiente:

Figura 3.8

52

TECSUP - PFR

1.7

Circuitos Digitales

DECODIFICADORES
Los decodificadores son circuitos combinacionales que generan los
productos cannicos de una combinacin binaria aplicada a sus entradas.
Un decodificador de n a m es un circuito lgico combinacional de m
salidas y n lneas de entrada (tales que m o 2). Para cada combinacin
de entrada posible una solo una seal de salida esta en nivel lgico
ACTIVO.
Decodificador 2 a 4.

Figura 3.9

Uno de los decodificadores mas utilizados es el BCD a Decimal o

decodificador decimal que selecciona una de 10 salidas dependiendo de la
combinacin de entrada de 4 bits.
Otro decodificador bastante utilizado es el 4 a 16 lneas que se usa como
multiplexor a 4 a 16 con una entrada de datos.
SEAL ENABLE O HABILITADORA
Una seal de habilitacin es aquella que permite obtener una
salida cuando se desee, esto es, acta como selectora de
tiempo.
En el decoder 2 a 4, la seal habilitadora (H) se coloca como se
muestra:

53

Circuitos Digitales

TECSUP - PFR

Figura 3.10

DECODIFICADOR COMO GENERADOR DE FUNCIONES

Un decodificador puede ser utilizado como generador de
funciones agregando a su salida compuertas OR (y NOT si es
necesario).
Ejemplo: Utilizar decodificadores para generar la funcin

Para implementar esta funcin se requiere un decodificador 4 a

16, el que debe conectarse de la forma que muestra la figura
4.11 siguiente:

54

TECSUP - PFR

Circuitos Digitales

Figura 3.11

1.8

CONVERSORES DE CDIGO
El tener disponible una gran cantidad de cdigos binarios para ser
utilizados en los sistemas digitales, conlleva a tener una traduccin entre
ellos, de forma de poder comunicar sistemas de informacin que trabajan
en distintos cdigos binarios. Si es necesario usar la salida de un sistema
que trabaja en un tipo de cdigo binario, como entrada de otro que
trabaja en otro cdigo binario, es indispensable conectar entre ellos un
circuito de conversin.
Un conversor de cdigos es entonces, un circuito que hace compatibles
dos sistemas que usan cdigos binarios diferentes.
Para convertir desde un cdigo binario A a un cdigo binario B, las
entradas debern dar la combinacin de bits de los elementos especficos
segn el cdigo A y las salidas debern generar las combinaciones
correspondientes al cdigo binario B.
Un circuito combinacional realiza esta transformacin por medio de
compuertas lgicas. El procedimiento de diseo ser ilustrado mediante la
conversin desde el cdigo binario BCD a un cdigo Exc-3. La
combinacin de bits para ambos cdigos se muestra en la tabla siguiente:

55

Circuitos Digitales

TECSUP - PFR

Debido a que cada cdigo usa cuatro bits para representar un digito
decimal deber haber cuatro variables de entrada y cuatro variables de
salida.
Cabe hacer notar que para cuatro variables binarias es posible obtener 16
combianciones de las cuales solo 10 estn listadas en la tabla de verdad.
Las seis combinaciones no usadas para las variables de entrada son
combinaciones dont care.
Usamos los Mapas de karnaugh para obtener las funciones booleanas
mnimas de cada salida. Una vez obtenidas esta se dibujara el circuito
lgico mnimo, segn se muestra en la figura 3.12 siguiente.

56

TECSUP - PFR

Circuitos Digitales

Y el circuito lgico.

Figura 3.12

1.9

COMPARADORES
Un comparador es un circuito combinacional que compara dos nmeros A
y B y determina su magnitud relativa. El resultado de la comparacin este
representado por tres salidas que indican las situaciones que pueden
presentarse entre A y B: A>B, A = B A<B.
Los posibles tipos de datos digitales que se puede comparar son Nmeros
binarios, Nmeros decimales representados en un cdigo binario o
cualquier otro conjunto ordenado de elementos de informacin discretos.
Como ejemplo se diseara un circuito que compara dos nmeros binarios
de dos bits cada uno. Este debe tener dos entradas por cada nmero a
comparar.
El circuito deber tener tres salidas, una por cada posibilidad
comparacin. La siguiente tabla de verdad nos muestra las relaciones
entre las entradas y salidas.

57

Circuitos Digitales

TECSUP - PFR

Usando los mapas de Karnaugh se obtienen las funciones booleanas

mnimas, y con ellas el circuito lgico del comparador.

Ntese la simetra de los mapas y de las funciones booleanas.

58

TECSUP - PFR

Circuitos Digitales

El circuito comparador es entonces:

Figura 3.13

1.10 MULTIPLEXORES
La multiplexin es una tcnica que permite transmitir un gran nmero de
unidades de informacin por un pequeo nmero de canales o lneas de
transmisin.
Un multiplexor digital es un circuito combinacional que selecciona data de
2n entradas y las encamina a una nica lnea de salida. La seleccin de
las vas de transferencia Entrada/Salida esta controlada por un conjunto
de lneas de seleccin.
La figura 3.14 siguiente muestra un multiplexor de cuatro lneas de
entrada de datos (multiplexor 4 a 1).

59

Circuitos Digitales

TECSUP - PFR

Figura 3.14

En el dibujo, las cuatro lneas de entrada E0, E1, E2 y E3 son aplicadas a

cuatro compuertas AND cuyas salidas forman las entradas a una nica
compuerta OR. Solo una lnea de entrada tiene un camino de salida de un
instante particular. Las lneas de seleccin S0 y S1 determinen cual de las
entradas es la selecciona para tener un camino hacia la salida. Las cuatro
compuertas AND recuerdan un circuito decodificador y realmente
decodifican las dos lneas de seleccin.
La funcin booleanas de salida del multiplexor de cuatro entradas
muestra claramente como se realiza la seleccin.

MULTIPLEXORES CON ENTRADA HABILITADORA (ENABLE)

Un multiplexor con entrada habilitadora no es mas que le
mismo dispositivo descrito anteriormente al que se ha agregado
una nueva entrada que permite la habilitacin del circuito.
Ntese que para que cualquiera de las entradas Ei tenga acceso
a la salida, es necesario que la entrada habilitadora H este
activada, es decir, este un nivel 0, independiente del estado de
las entradas de datos de las lneas de seleccin.
Para pasar la informacin de la entrada E1 hacia la salida, es
necesario seleccionar la compuerta de salida 10
y colocar H = 0.
El smbolo lgico para representar un multiplexor en es
mostrando en la figura 3.15 siguiente.

60

TECSUP - PFR

Circuitos Digitales

Figura 3.15

EXPANSION DE CIRCUITOS
Puesto que el multiplexor es una primitiva, no es extrao
encontrarlo combinado con los multiplexores y con otras
primitivas para formar un gran numero de operaciones
diferentes. El dibujo siguiente muestra la construccin de un
multiplexor 8 a 1 utilizando dos multiplexores 4 a 1.

Figura 3.16

Ntese como la entrada habilitadora es empleada para

controlar que multiplexor esta activo.
Multiplexor puede ser usado no solamente para seleccionar una
lnea de entre varias sino tambin para generar una funcin
lgica arbitraria a partir de las variables de seleccin. Dicho de
otra forma un multiplexor es un circuito que implementa

61

Circuitos Digitales

TECSUP - PFR

cualquier funcin booleana de tantas variables como entradas

de seleccin posea el circuito.
Ejemplo: implementar la funcin

Usando multiplexores.
Para encontrar la solucin a este problema escribiremos la
funcin f(a, b) en su forma cannica.

Comparamos ahora esta funcin cannica con la funcin

cannica del multiplexor 4 a 1.

Para generar la funcin f(a, b) es necesario que

De esta manera el multiplexor 4 a 1 debe conectarse de la

siguiente forma:

Figura 3.17

62

TECSUP - PFR

Circuitos Digitales

Veamos ahora si, utilizando nuevamente un multiplexor 4 a 1,

podemos generar la funcin:

Del mismo que en el ejemplo anterior, primero desarrollamos

la funcin cannica de esta funcin booleana.

Comparando ahora con la funcin cannica del multiplexor 4 a

1, tenemos

Para que ambas funciones sean iguales se deben cumplirlas

siguientes relaciones:

Ntese que E0 toma rl valor de la variable c en el mismo

momento que debe tomar el valor de la variable complemento.
Entonces la relacin se transforma en una funcin OR, como se
ha mostrado en la tabla anterior.

63

Circuitos Digitales

TECSUP - PFR

Ntese adems que las lneas se seleccin S1 y S0 pueden

asociarse a cualquiera de las variables de la funcin, con lo cual
solo cambiaran los valores de las entradas Ei.
Con las relaciones establecidas, el circuito queda como se
muestra en la figura 3.18.

Figura 3.18

En general un circuito multiplexor con K lneas de seleccin y 2k

entradas de datos es un elemento lgico universal para
funciones booleanas de + 1 variables. En otras palabras con un
multiplexor de K lneas de seleccin se pueden implementar
funciones de K + 1 variables.
MULTIPLEXORES USADOS COMO MEMORIAS ROM
Existen ocasiones en que se requiere calcular repetidas veces
alguna ecuacin sencilla en algn proceso de manejo de datos.
En casos como este resulta ms rpido y barato almacenar los
resultados de la ecuacin en una memoria y, cada vez que se
requiera, consultar por estos a la memoria, con lo cual se evita
realizar el proceso de clculo en la unidad aritmtica lgica
(ALU).
Cuando se requiere utilizar una memoria ROM sencilla,
frecuentemente es conveniente hacer el diseo empleando
multiplexores. Las memorias ROM son dispositivos de
almacenamiento permanece (o semi permanente).
Para ilustrar el uso de multiplexores como memorias ROM,
supondremos que necesitamos calcular reiteradamente la
ecuacin.

64

TECSUP - PFR

Circuitos Digitales

Si calculamos todos lo valores de R que resulten de aplicar los

valores de t en la ecuacin dada, tendremos la siguiente tabla,
expresada en nmero de decimales y binarios:

Ntese que para representar los resultados R en trminos

binarios se requiere cuatro bits, los que han denominado w, x,
y, z. cada uno de estos bits representa una funcin diferente
generada por un multiplexor deferente.
Inspeccionando la tabla anterior, podemos determinar las
funciones booleanas cannicas w, x, y, z que representan la
salida del circuito.

Si comparamos las funcione anteriores con la funcin cannica

de un multiplexor 4 a 1, podemos establecer las siguientes
igualdades para cada una de las funciones booleaas w, x, y, z.

Esta tabla nos permite construir el circuito de una memoria

ROM, basada en multiplexores que tienen almacenados los
datos posibles de obtener de la ecuacin.

65

Circuitos Digitales

TECSUP - PFR

Figura 3.19

1.11 DEMULTIPLEXORES
Un de multiplexor digital e un circuito combinacional que encamina una
nica entrada as una de las varias salidas, bajo el control de las lneas de
seleccin. La figura 3.20 muestra un demultiplexor que encamina la
entrada E a una de cuatro salidas bajo el control de dos lneas de
seleccin.

Figura 3.20

Este demultiplexor consta de cuatro compuertas de tres entradas, cada

una de las cuales recibe el dato de entrada E junto con una de las cuatro
posibles combinaciones de las variables de seleccin. La nica variable de
entrada de informacin E tiene un camino hacia todas las salidas, pero la
informacin contenida en E es dirigir a una salida especificada por las
lneas de seleccin.
Un demultiplexor puede funcionar como un decodificador si la entrada de
datos E es conectada permanentemente a una seal que corresponda a
un valor lgico 1.

66