UNIVERSIDAD DE LAS FUERZAS ARMADAS - ESPE

SISTEMAS DIGITALES
INFORME DE TRABAJO

HIDALGO JOS - OCHOA CRISTIAN - VALLEJO DANIEL - VEINTIMILLA MAXWELL

NRC: 2238
02/02/2015

Contenido
Tema: ............................................................................................................................................................ 2
Objetivo General ........................................................................................................................................... 2
Objetivos Especficos .................................................................................................................................... 2
Marco Terico ............................................................................................................................................... 2
Sumadores: ............................................................................................................................................... 2
Circuito Integrado 74283: ......................................................................................................................... 2
Caractersticas del sumador de 4 bits 74283: ....................................................................................... 3
Desarrollo ...................................................................................................................................................... 4
Entradas del circuito lgico: ...................................................................................................................... 4
Primera Funcin: SUMA ............................................................................................................................ 6
Segunda funcin: RESTA ........................................................................................................................... 7
Tercera Funcin: MULTIPLICACIN ........................................................................................................ 18
Circuito lgico completo ......................................................................................................................... 24
SIMULACIONES........................................................................................................................................ 25
Suma: .................................................................................................................................................. 25
Resta: .................................................................................................................................................. 25
Multiplicacin: .................................................................................................................................... 26
Conclusiones ............................................................................................................................................... 26
Recomendaciones ....................................................................................................................................... 27
Fuentes de Referencia ................................................................................................................................ 27

Tema:
Calculadora de dos cifras en BCD.

Objetivo General
Disear y simular una calculadora de dos dgitos en BCD con los circuitos integrados y compuertas
lgicas conocidas en clase.

Objetivos Especficos
Disear una calculadora de dos dgitos con operaciones de suma, resta y multiplicacin con salida
a display BCD con un selector de operaciones.
Conocer el uso correcto de la polarizacin de los circuitos integrados vistos en clase mediante la
simulacin del circuito diseado.

Marco Terico
Sumadores:
Un sumador es un circuito que realiza la suma de dos cdigos binarios. La operacin suma de
nmeros binarios tiene la misma mecnica que la de nmeros decimales, por lo que en la suma
de nmeros binarios con dos o ms bits, puede ocurrir el mismo caso que podemos encontrar en
la suma de nmeros decimales con varias cifras: cuando al sumar los dos primeros dgitos se
obtiene una cantidad mayor de 9, se da como resultado el dgito de menor peso y me llevo" el
anterior a la siguiente columna, para sumarlo all.
En la suma binaria de los dgitos 1 + 1, el resultado es 0 y me llevo 1, que debo sumar en la columna
siguiente y pudindose escribir 10, solamente cuando sea la ltima columna a sumar. A este bit
ms significativo de la operacin de sumar, se le conoce en ingls como carry (acarreo),
equivalente al me llevo una de la suma decimal.

Circuito Integrado 74283:

Es un circuito integrado que opera como un sumador de 4bits con acarreo.

Ilustracin 1: Diagrama de bloque de un CI sumador 74283.

Ilustracin 2: Representacin de pines del CI 74283.

El conexionado interno que presenta dicho sumador de 4 bits configurado dentro del CI 74283
est conformado por compuertas lgicas.

Ilustracin 3: Diagrama lgico de un CI 74283.

Caractersticas del sumador de 4 bits 74283:

Es un sumador completo que ejecuta la suma de dos nmeros binarios de cuatro bits. Hay
salida de suma por cada bit y el acarreo resultante (C4), se obtiene del cuarto bit.
Est diseado para velocidades medias-altas de funcionamiento, con bits mltiples de
suma en paralelo y acarreo en serie.

Tensin de alimentacin.......................4,5V a 5,25V.

Temperatura de funcionamiento.............0 a 70C.
Cargabilidad de salida normalizada C4......5 U.L.
Cargabilidad de las salidas de suma.........10 U.L.

Tensin de entrada alta mnima..............2V.

Tensin de entrada de alta mxima.........0,8V.

Desarrollo
Entradas del circuito lgico:

Acondicionamiento para entrada a los displays:

Cdigo
Cdigo Binario
BCD
Lenguaje Decimal
0000
0000 0000
0
0001
0000 0001
1
0010
0000 0010
2
0011
0000 0011
3
0100
0000 0100
4
0101
0000 0101
5
0110
0000 0110
6
0111
0000 0111
7
1000
0000 1000
8
1001
0000 1001
9
1010
0001 0000
10
1011
0001 0001
11
1100
0001 0010
12
1101
0001 0011
13
1110
0001 0100
14
1111
0001 0101
15
Cuando el binario sobrepasa el valor de 9 (1001) se aplica un factor de correccin el cual consiste en sumar
6 (0110) al nmero binario, donde los cuatro valores menos significativos sern el valor de la dupla de
nmeros en cdigo BCD.

Se tiene un selector de operaciones el cual responde a la siguiente tabla:

SELECTOR
S1

S2
0
0
1
1

0
1
0
1

Operaciones
Operacin
S
R
M
SUMAR
1
0
RESTAR
0
1
MULTIPLICAR 0
0
NADA
0
0
2
= 1

0
0
1
0

 = 1 2
2
= 1
Se usar compuertas lgicas AND y NOT para obtener las funciones mencionadas.

Primera Funcin: SUMA

Para la cifra de las unidades se suman las unidades de la entrada, si el resultado es mayor que 9 (1001) y
se est procediendo con la operacin suma, se procede a aplicar el factor de correccin que consiste en
sumar 6 (0110).

Para las decenas se suma, el carry resultante de la operacin anterior, con el valor de las decenas
obtenidas en la transformacin a BCD de las entradas.

Segunda funcin: RESTA

Para la resta de unidades:
Negar la segunda entrada si y solo si se est restando:
R
0
0
1
1

Bi Br
0 0
1 1
0 1
1 0

Esto de usando una compuerta X-OR en cada bit de entrada del segundo miembro de la operacin.

Se suma el carry resultante de la operacin al sumar los nuevos trminos, al resultado de la misma
operacin, si y solo si se est restando.

Se niega los trminos resultantes si y solo si se est restando y no existe carry en la primera operacin
suma (para negar se usan compuertas X-OR en cada bit de salida para las unidades).

Para el signo negativo en la resta de solo una cifra:

Se consigue la siguiente funcin:
RPE

R
0
0
0
0
1
1
1
1

C0 SN
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
0
1
0
0
0
0
0

Donde:
RPE: es la situacin cuando el resultado en la primera operacin suma los bits de salida son iguales (para
saber si son iguales todos los bits de salida se procede a colocar compuertas AND y comparar).
C0: es la existencia de un carry en la primera operacin suma.
R: si se est realizando la operacin resta.
SN: la funcin signo negativo.
=

0

Para la resta con segunda cifra (decenas):

Operaciones:
15
-6
9
DECENAS
0001
0000
+
1111
0001
+

UNIDADES
0101
0110
+
1001

0000
0001

0000
+

0001
0000

1110
0000
1110

si A2<B2 no sumar carri y A1>B1

0001
+

1010
0001
1110

0001
+

1000
0001
1001

12
-1
11
DECENAS
0001
0000
+
1111

UNIDADES
0010
0001
+
1110

0001 0000
+
0001

0001 0000
+
0001

0001

0001

0001 si A2>B2 sumar carri y A1>B1

negar
restarle de 10 si A2<B2 y A1>B1

6
-15
-11
DECENAS
0000
0001
+
1110

UNIDADES
0110
0101
+
1010

0000 1110
+
0000

0001 0000
+
0001

1110 negar debido a carrie 0

0001 no negar

0001
0001 si A1<B1 no sumar nada mas

no resta de 10 A2>B2 y A1<B1

0001 con signo A1<B1

2
-14
-12
DECENAS
0000
0001
+
1110

UNIDADES
0010
0100
+
1011

0000 1110
+
0000

0000 1101
+
0000

1110 negar debido a carrie 0

1101 negar

0001

0010 no resta de 10 A2<B2 y A1<B1

0001 si A1<B1 no sumar nada mas

0010 con signo A1<B1

15
-12
3
DECENAS
0001
0001
+
1110

UNIDADES
0101
0010
+
1101

0000 1111
+
0000

0001 0010
+
0001

1111 negar

0011 no hay negacion

0000 si A1=B1 no sumar nada mas

no resta de 10 A2>B2 y A1=B1

0000 si A1=B1 no sumar nada mas

0011 sin signo A1=B1 y A2>B2

11
-14
-3
DECENAS
0001
0001

UNIDADES
0001
0100

1110

0000 1111
+
0000

1011

0000 1100
+
0000

1111 negar

1100 hay negacin

0000 si A1=B1 no sumar nada mas

0011 no resta de 10 A2>B2 y A1=B1

0000 si A1=B1 no sumar nada mas

0011 con signo A1=B1 y A2<B2

Despus del anlisis se obtiene:

Se procede a realizar la operacin resta de la misma forma que en el caso de nmeros de una
sola cifra, tanto para las unidades como las decenas.(a)
Se procede a comparar tanto las cifras de las unidades como las cifras de las decenas. (b)
Para las unidades se debe dar un factor de correccin extra el cual consiste en restar el valor
obtenido del nmero 10 (1010) siempre y cuando la cifra de las unidades del primer miembro sea
menor que la cifra de las unidades del segundo miembro, la cifra de las decenas del primer
miembro sea mayor a la cifra de las decenas del segundo miembro y se est restando.(c) o
siempre y cuando la cifra de las unidades del primer miembro sea mayor que la cifra de las
unidades del segundo miembro, la cifra de las decenas del primer miembro sea menor a la cifra
de las decenas del segundo miembro y se est restando.(d)

Para las decenas, si la cifra de las unidades del primer miembro es menor a la cifra del as unidades
del segundo miembro, no se debe sumar el carry resultante de la operacin resta de decenas. (e)
Pero si la cifra de las unidades del primer miembro es mayor a la cifra del as unidades del segundo
miembro y la cifra de las decenas del primer miembro es menor a las cifra de las decenas del
segundo miembro y se est restando, se debe sumar uno (0001) a la operacin resta de decenas.
(f).
Para el signo negativo se utilizara una funcin que est dada por la tabla:

D1M=D2M
1

D1M>D2M

D1M<D2M

U1M>U2M

U1M<U2M

U1M=U2M Sig. Negativo

0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
1
1
0

1
0
1
0

1
0
0
0
1
1
0
0
0
0
0
0
0
0
0

1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

= (D1M = D2M)(U1M < U2M) + (D1M < D2M)

Para (a)

Unidades

Para (b)

Decenas

Para (b)

Para (c)

Para (d)

Para (e)

Para (f)

Si y solo si se est sumando se sumar el carry de la primera sumatoria a las decenas.

Si y solo si se est restando se negara las decenas de el segundo miembro de la operacin.

Tercera Funcin: MULTIPLICACIN

Se tiene las entradas en binario A y B
A
A4

A3

A2

A1

B
B4

B3

B2

B1

Y se desea realizar A*B lo cual nos da:

A4
B4

A3
B3

A2
B2

A1
B1

B1A4 B1A3 B1A2 B1A1

B2A4 B2A3 B2A2 B2A1
0
B3A4 B3A3 B3A2 B3A1
0
0

B4A4 B4A3 B4A2 B4A1

RB8 RB7

RB6

RB5

RB4

0
RB3

0
RB2

Se usa compuertas lgicas AND para las multiplicaciones por cada cifra.

0
RB1

Y se procede a sumar cada resultado tomando en cuenta que al haber la existencia de un carry ste ser
parte del segundo par de binarios de 4 cifras.

Se tendr una respuesta de 8 bits en binario, la cual se debe transformar a cdigo BCD, para esto usaremos
el algoritmo llamada desplazar a la izquierda y sumar 3.
En resumen, el proceso es:
Desplazar el nmero binario hacia la izquierda un bit.
Si alguno de los dgitos tiene un valor igual o mayor a cinco, sumar tres.
Repetir los pasos 1 y 2 la cantidad de bits del nmero binario que se quiere convertir.

Por ejemplo para el nmero 417 (1101000)

Operacin

BCD

Binario

Centenas

Decenas

Unidades

Nmero binario

(4 bits)

(4 bits)

(4 bits)

(9 bits)

Disposicin inicial

110100001

Desplazar a la izquierda (1)

Desplazar a la izquierda (2)
Desplazar a la izquierda (3)
Sumar tres a unidades
Desplazar a la izquierda (4)
Desplazar a la izquierda (5)
Sumar tres a unidades
Desplazar a la izquierda (6)
Sumar tres a decenas
Desplazar a la izquierda (7)
Desplazar a la izquierda (8)
Sumar tres a unidades
Desplazar a la izquierda (9)

Comparacin por movimiento

1 10100001

10
10
100

10
10
101
1000
1 0000
0000
0000
0001
4

11
110
1001
1 0011
0110
1001
0010
0010
0100
1000
1011
0111
1

0100001
100001
100001
00001
0001
0001
001
001
01
1
1
7

Comparacin total:

Funcin para visualizar los resultados:

M R Rm Ri
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
0
1
1
0
1
0
1

La tabla indica que cuando M este activado se mostraran los valores de la multiplicacin, mientras que
cuando no lo este se mostraran los resultados de la suma o resta.

+
+ +
=
+
=

Aplicacin a cada bit de resultado

Circuito lgico completo

SIMULACIONES
Suma:

Resta:

Multiplicacin:

Conclusiones
Para la transformacin de un nmero binario mayor a 4 bits a cdigo BCD existen varias maneras
que se pueden implementar, una de ellas consiste en un circuito integrado de numeracin 74185
el cual es un conversor de nmeros binarios a BCD en 5 salidas, el cual se le puede acoplar para
transformar 8 bits a 10 salidas BCD, pero este circuito esta descontinuado, es decir que ya no est
disponible comercialmente. Otra forma de transformar es utilizando un controlador PIC el cual se
lo programa para recibir la entrada binaria transformarla a decimal y proceder a transformar cada
cifra del resultado a BCD.
El mtodo utilizado para este trabajo es el algoritmo conocido como desplaza a la izquierda y
suma 3 el cual consiste en desplazar al binario 1 bit a la izquierda compararlo con el nmero 5 si
es mayor o igual a dicho nmero sumarle la cifra 3, caso contrario desplazarlo nuevamente a la
izquierda y repetir el proceso antes mencionado la cantidad de bits que sea necesario convertir.
Es posible combinar la operacin suma y resta usando los mismos circuitos integrados ya que
podemos utilizar compuertas lgicas y comparadores para establecer que operaciones se quiere
realizar en dichos nmeros, por ejemplo utilizando una compuerta X-OR se puede negar una
entrada siempre y cuando se cumpla una condicin de verdadero.
Para poder seleccionar que valor se puede mostrar cuando se tiene varias salidas en un mismo
visor display BCD se puede recurrir al uso de funciones lgicas, el cual incluye las variables tanto
de condicin como las salidas a mostrar, pudiendo simplificar este proceso usando mapas K y/o
algebra de Boole.

 El uso de sumadores simplifica la utilizacin de recursos, por su nmero de entradas, salidas y por
lo que permite manejar un acarreo correspondiente en las operaciones a realizar.

Recomendaciones
Utilizar correctamente el acarreo (carry) de los dgitos para no tener problemas en los resultados
de las operaciones, este es el factor ms importante a tener en cuenta para el diseo de esta
calculadora.
Investigar sobre recursos que permitan simplificar el circuito digital diseado, puesto que
nicamente se est usando elementos electrnicos vistos en clase.

Fuentes de Referencia
Sumadores/Recuperado el 30 de enero del 2015 de: http://educativa.catedu.es/44700165/aula/archivos/repositorio/4750/4923/html/7_sumadores.html
De binario a siete segmentos: la conversin/Recuperado el 28 de enero del 2015 de:
http://www.estadofinito.com/binario-bcd-7seg/