El JFET

Vamos a tratar en este tema el transistor de efecto campo JFET, y para ello,
el captulo, est dividido en varias secciones. Puedes acceder a cada una de
las secciones, mediante el men local que puedes encontrar en la parte
derecha de la pgina.
Introduccin
El JFET, transistor de efecto de campo o transistor unipolar, fue inventado en
1948, al mismo tiempo que el transistor normal o bipolar, pero no fue
posible su implantacin hasta 1970 debido a la alta tecnologa necesaria
para formar sus uniones.
No es muy comn encontrarse en un circuito un JFET aislado, stos suelen
aparecer, ms bien, insertos en circuitos integrados. Otras veces aparecen
incorporados, por ejemplo, en las cpsulas microfnicas, como un pequeo
amplificador de la seal dbil que se produce en stas.
Un JFET rene las caractersticas ms interesantes de las vlvulas
electrnicas, con las grandes ventajas de los componentes
semiconductores. Segn su composicin, existen dos tipos de transistores
JFET, los JFET de canal N y los de canal P.
En la siguiente figura, se muestra la estructura de un transistor unipolar
JFET de canal N con su smbolo correspondiente:

Este componente est formado por una delgada capa de material

semiconductor tipo N denominado canal. A los lados de sta aparecen dos
regiones de material semiconductor tipo P. En cada uno de los extremos del
canal se sita un terminal. As, tenemos un terminal de fuente o surtidor
(del ingls source) y otro de sumidero o drenador (drain). Las dos regiones P
se interconectan entre s, y hacia el exterior, constituyendo el terminal de
puerta o graduador (gate).
Este componente funciona de la siguiente forma: en los transistores de
unin bipolares, la corriente de colector emisor se controlaba gracias a la
variacin de la pequea corriente que se aplica a la base, realizndose la
conduccin tanto por electrones como por huecos. Sin embargo, los
transistores de efecto campo funcionan solamente con un tipo de
portadores de carga: huecos o electrones, segn el tipo de canal. As, por
ejemplo, en un JFET de canal N, lo portadores son los electrones.

El transistor de la figura de la derecha conduce siempre del terminal de

surtidor al de drenador (sentido electrnico de la corriente). El canal N
posee suficientes electrones libre como para que se pueda establecer un
paso de corriente. Si ahora sometemos al terminal de puerta a una tensin
negativa, los electrones libres sern expulsados por repulsin fuera del
canal. Esto hace que el canal se quede con menos portadores de carga y,
por lo tanto, su resistencia aumente considerablemente, lo que provoca una
disminucin de la corriente que atraviesa el canal del surtidor al de drenaje.
En el caso de que la tensin sea suficientemente negativa, la corriente
puede dejar de fluir.
A esta forma de trabajo se la denomina de empobrecimiento, es decir, que
la tensin de control aplicada a la puerta empobrece o extrae los portadores
del canal, lo que hace que ste se estreche al paso de la corriente.
En el JFET de canal P de la siguiente figura, se utiliza material
semiconductor P para el canal y N para la puerta.
Observa, cmo en este caso, la flecha del canal, en el smbolo, apunta hacia
afuera. La tensin aplicada a la puerta se hace ahora positiva, consiguiendo,
as, repeler los huecos existentes en el canal P y controlar de esta forma, la
corriente del surtidor. En cualquiera de los dos tipos de transistores
unipolares, la tensin de polarizacin del diodo formado por la puerta y el
canal se polariza inversamente. De esta forma evita que por esta unin
fluya corriente elctrica.
Todo el estudio que vamos a realizar a continuacin del JFET, lo hacemos
para el de canal tipo N.

Curvas caractersticas de drenador de un JFET

En las siguientes figuras, se muestra un ejemplo de la familia de curvas
caractersticas de surtidor comn de un transistor JFET de canal N y el
circuito correspondiente con el que se han obtenido dichas curvas.

Examinando estas curvas podemos observar que la corriente de drenaje

( ID ) se hace ms pequea a medida que aumenta la tensin negativa
aplicada entre la puerta y el surtidor ( V GS ).
Al igual que ocurra con los transistores bipolares, en estas curvas se
pueden apreciar cuatro zonas de operacin: regin de ruptura, regin
activa, regin de corte y regin de saturacin.
En la regin de ruptura, cuando la tensin drenador-surtidor ( V DS ) aumenta
excesivamente, el JFET entra en la regin de ruptura y se produce una

avalancha que puede destruir el transistor. En las curvas, tomadas como

ejemplo, de la figura anterior, es del orden de 16 V.
En la regin de corte, el transistor entra en corte, es decir, no conduce (se
comporta como un interruptor abierto). Esto ocurre cuando la tensin
negativa del graduador o puerta es suficiente para estrangular totalmente el
canal. En las curvas anteriores, se observa que esta tensin V GS es de -1.2 V.
A esta tensin se la representa por VGS(apag).
En la regin de saturacin, el transistor se convierte en un buen conductor
(se comporta como un interruptor cerrado). Esto ocurre cuando se
cortocircuitan los terminales de puerta y fuente, y V GS=0. Para este valor
(observa las curvas caractersticas), la corriente se mantiene prcticamente
constante (aproxiamdamente ID=4 mA) a partir del codo de la curva
(aproximadamente VDS=3V).
A esta corriente se la conoce por IDSS y es la mxima que se puede dar en
el drenador de un JFET con la puerta en cortocircuito. Segn las curvas de la
figura, IDSS=4mA.
La regin activa del JFET se encuentra entre las regiones de saturacin y
ruptura. Segn las curvas expuestas, esta regin se encontrar para los
valores de 3 a 16 V de VDS.
Corriente de fuga de graduador o compuerta.
La unin que se establece entre los cristales del graduador y el surtidor se
comporta como si fuese un diodo de silicio polarizado inversamente, por lo
que la corriente inversa que fluye por el graduador es muy pequea,
prcticamente despreciable. sta es la razn por la que slo se tiene en
cuenta una corriente, la ID.
Resistencia de entrada.
Debido a que la corriente que circula por el terminal graduador es
prcticamente cero, la resistencia o impedancia de entrada se hace
elevadsima, del orden de miles de kilohmios. Por esta razn, este transistor
se emplea ms en aquellos casos en que se requiera una mayor impedancia
de entrada.
Curvas de transferencia o transconductancia.

Estas curvas nos indican los valores que toma la intensidad de drenador (I D)
en funcin de las variaciones que experimenta la tensin de graduadorsurtidor (VGS) para valores de VDSconstantes.
En general, la curva de transconductancia de cualquier JFET posee la forma
de una parbola, tal como se muestra en la figura anterior. Esta grfica se
corresponde con las curvas de drenador del JFET.
Esta curva se corresponde con la siguiente ecuacin:

De esta forma, conociendo los valores de I DSS y VGS(apag) (datos que suele
proporcionar el fabricante en las hojas tcnicas) se puede determinar el
valor de la corriente ID para cualquier valor de la tensin VGS aplicada a la
puerta.
Aplicaciones

El JFET posee bastantes aplicaciones, como son: interruptores analgicos,

multiplexores, control automtico de ganancia "CAG" en receptores de
radio, amplificadores de pequea seal en receptores de radio y TV,
troceadores o choppers, etc.
En la figura de la izquierda, se muestra un ejemplo de interruptor analgico
con un JFET.
Si a este circuito se le aplica una tensin V GS=0, el transistor entrar en
saturacin y se comportar como un interruptor cerrado. Por otro lado, si la
tensin aplicada es VGS=VGS(apag), el transistor se pondr en corte y actuar
como un interruptor abierto.
Cuando se utiliza un JFET como interruptor, se le hace trabajar nicamente
en dos estados, corte y saturacin.
Fabricacin
JFET de canal N.

La siguiente figura representa un JFET en el que difusin se realiza por una

cara solamente. Se representa en ella la seccin del plano AA' de la vista
superior de la figura b). El sustrato es de material tipo P en el que se ha
formado por crecimiento epitaxial el canal n. Seguidamente, se difunde una
puerta P en el canal N. La puerta difundida es de un material de muy baja
resistividad permitiendo que la regin de deplexin se extienda ms en el
canal tipo N.

JFET de canal P.
Este tipo se obtiene a partir de la estructura de la resistencia MOS,
aadiendo una conexin metlica al emisor, que la resistencia no
necesitaba para a su construccin. Este contacto conductor constituye el
terminal de puerta mientras que los otros dos terminales actan de fuente y
drenador. El canal lo constituye la fina regin P que forma la resistencia.
Obsrvese que el FET de canal P requiere dos operaciones de difusin P
contrariamente a lo que ocurre al FET de canal N de la anterior figura.
Con lo dicho, resulta evidente que tal resistencia es fuertemente no lineal.
La resistencia es igual a la inversa de la pendiente de la curva tensin-

corriente (dVDS/dID) y por tanto su valor depende de VDS. Si VDS aumenta

hasta provocar la estriccin de la seccin recta del canal y llegar a la
corriente de saturacin, la resistencia llega a adquirir valores sumamente
elevados.

El MOSFET
Introduccin al MOSFET
Los MOSFET, o simplemente MOS (Metal-Oxide Semiconductor, Field Effect
Transistor) son muy parecidos a los JFET. La diferencia entre estos estriba en
que, en los MOS, la puerta est aislada del canal, consiguindose de esta
forma que la corriente de dicho terminal sea muy pequea, prcticamente
despreciable. Debido a este hecho, la resistencia de entrada de este tipo de
transistores es elevadsima, del orden de 10.000 MW , lo que les convierte
en componentes ideales para amplificar seales muy dbiles.
Existen dos tipos de MOSFET en funcin de su estructura interna: los de
empobrecimiento y los de enriquecimiento. Los primeros tienen un gran
campo de aplicacin como amplificadores de seales dbiles en altas
frecuencias o radio-frecuencia (RF), debido a su baja capacidad de entrada.
Los segundos tienen una mayor aplicacin en circuitos digitales y sobre todo
en la construccin de circuitos integrados, debido a su pequeo consumo y
al reducido espacio que ocupan.
MOSFET de empobrecimiento
Para que un transistor de efecto de campo funcione no es necesario
suministrar corriente al terminal de puerta o graduador. Teniendo en cuenta
esto, se puede aislar totalmente la estructura de la puerta de la del canal.
Con esta disposicin se consigue eliminar prcticamente la corriente de
fuga que apareca en dicho terminal en los transistores JFET. En la siguiente
figura se puede apreciar la estructura de un MOSFET de canal N.

Este componente, puede funcionar tanto en la forma de empobrecimiento

como de enriquecimiento, como puede observarse en la siguiente figura:

La forma de trabajo de empobrecimiento se explica debido a que los

electrones de la fuente pueden circular desde el surtidor hacia el drenador a
travs del canal estrecho de material semiconductor tipo N. Cuanto mayor
sea la diferencia de potencial VDDaplicada por la fuente, mayor ser esta
corriente. Como ocurra con el JFET, la tensin negativa, aplicada a la
puerta, produce un estrechamiento en el canal, debido al empobrecimiento
de portadores, lo que hace que se reduzca la corriente de drenador. Aqu se
aprecia claramente que, el fenmeno de control se realiza a travs del
efecto del campo elctrico generado por la tensin V GG de la puerta.
Debido a que la puerta est aislada del canal, se puede aplicar una tensin
positiva de polarizacin al mismo. De esta manera, se consigue hacer
trabajar al MOSFET en enriquecimiento. Efectivamente, la tensin positiva
del graduador provoca un aumento o enriquecimiento de electrones libres o
portadores en el canal, de tal forma que, al aumentar la tensin positiva V GG,
aumenta tambin la corriente de drenador.
Curvas caractersticas
En la siguiente figura, abajo a la izquierda, se muestra el ejemplo de una
familia de curvas de drenador de un MOSFET de empobrecimiento de canal
N.

Obsrvese cmo en esta curva aparecen tanto tensiones negativas de

VGS (trabajo en modo de empobrecimiento), como positivas (trabajo en
modo de enriquecimiento). La corriente ms elevada se consigue con la
tensin ms positiva de VGS y el corte se consigue con tensin negativa de
VGS(apag).
De esta familia de curvas se puede obtener la curva de transconductancia,
que nos indica la relacin que existe entre VGS e ID. sta posee la forma que
se muestra en la siguiente curva abajo a la derecha:

Obsrvese cmo esta curva aparece dibujada en los dos cuadrantes del eje
de tensiones. Esto es debido a que el MOSFET puede operar tanto con
tensiones positivas como negativas. Por esta razn, la corriente I DSS,
correspondiente a la enterseccin de la curva con el eje I D, ya no es la de
saturacin.
Como ocurra con el JFET, esta curva de trasconductancia es parablica y la
ecuacin que la define es tambin:

Segn se puede apreciar en la curva de transconductancia de un MOSFET,

este tipo de transistor es muy fcil de polarizar, ya que se puede escoger el
punto correspondiente a VGS=0, ID=IDSS. Cuando ste queda polarizado as, el
transistor queda siempre en conduccin o, normalmente, encendido.
Smbolos de los MOSFET
En la siguiente figura, podemos ver un transistor MOSFET de canal N (punta
hacia adentro) con cuatro terminales disponibles. El terminal de sustrato
est libre, en algunos casos, para dar al transistor un mayor control sobre la
corriente de drenador.

Tipo de enriquecimiento
Este tipo de MOSFET est diseado de tal manera que slo adminte la forma
de trabajo en modo de enriquecimiento. La aplicacin fundamental de este
transistor se realiza en circuitos digitales, microprocesadores, etc.
En las siguientes figura (a), se muestran un ejemplo de las curvas de
drenador y en la (b) las de transconductancia de este tipo de MOSFET.

Como se podr observar en las curvas caractersticas, este transistor slo

conduce cuando son aplicadas tensiones positivas al drenador, por lo que
normalmente estar en no conduccin o apagado.
El smbolo que representa al MOSFET de enriquecimiento son los que se
indican en las siguientes figuras, siendo el (a) de enriquecimiento y canal N
y en el (b) MOSFET de enriquecimiento y canal P.

Observa cmo la lnea del canal en estos transistores se representa como

una lnea punteada.
Proteccin de los MOSFET
Tanto los MOSFET de empobrecimiento como los de enriquecimiento, poseen
una capa extremadamente delgada de aislante que separa la puerta del
canal. Esta capa se destruye con suma facilidad si se aplica una tensin
VGS por encima de la mxima soportable. Por esta razn, nunca debe
operarse con una tensin superior a la VGS(max)prescrita en las caractersticas
del MOSFET.
An as, dicha capa aislante es tan delicada que puede destruirse por otras
causas, como pueden ser las sobretensiones provocadas al insertar o retirar

un MOSFET del circuito sin haber desconectado la fuente de alimentacin.

Tambin puede ocurrir, en ciertos casos, que al tocar con las manos los
terminales de un MOSFET se produzca una descarga electrosttica entre
ellos, que los destruya. Por esta razn los MOSFET se almacenan con un
conductor que cortocircuita sus terminales. Este conductor se retira una vez
conectado el MOSFET a su circuito.
Consideraciones sobre el MOSFET
En un transistor de unin de efecto campo, se aplica al canal un campo
elctrico a travs de un diodo p-n. Empleando un electrodo de puerta
metlico separado del canal semiconductor por una capa de xido, como se
muestra en la figura, se obtiene el efecto de un campo bsicamente
distinto. La disposicin Metal-xido-Semiconductor (MOS) permite que un
campo bsicamente distinto afecte al canal si se aplica una tensin externa
entre puerta y sustrato, y sto, tambin posee un efecto negativo sobre el
comportamiento del MOSFET.

En efecto, si observamos la figura de la derecha, donde en azul marino se

representa la capa de Dixido del Silicio y en Rojo las zonas tipo N y el
canal, vemos que al aplicar una tensin sobre la puerta se necesitar un
campo mnimo que inversione el canal. Esta tensin, llamada tensin
umbral y representada por VTH es aquella que acumula una concentracin de
cargas capaz de invertir el canal.
Esto da lugar a que los niveles entre los circuitos digitales MOS y TTL sean
incompatibles, porque los MOS no pueden trabajar a 5 V, puesto que
quedara un margen de ruido muy pequeo para su trabajo.
Se puede buscar entonces, reducir esa tensin umbral para la
compatibilidad de las dos familias de dispositivos, y se ataca este problema
en la fase de fabricacin del dispositivo, teniendo en cuenta que la tensin
umbral se debe a:

El espesor del SiO2: A ms espesor, menos campo aplicado.

A los espacios de registro de la puerta. El contacto de puerta, en

su fabricacin, no cubre el 100% de la capa, por lo que baja su
efectividad.

Para reducir la tensin umbral del dispositivo, hemos de atacar estos dos
conceptos, en la fase de fabricacin de estos dispositivos, por ejemplo,
mediante fabricacin con la tcnica SATO.

Adems, los dispositivos MOS, presentan otro problema: las capacidades

asociadas al contacto de puerta y los contactos de drenador y surtidor por el
hecho de estar solapados. Esta capacidad, introduce cortes o polos a altas
frecuencias. Si disminuimos las capacidades, el transistor, podr trabajar a
ms altas frecuencias, sobre todo dirigido para aplicaciones digitales y
computacionales.
Existen dos tipos de transistores MOS: MOSFET de canal N
o NMOS y MOSFET de canal P o PMOS. A su vez, estos transistores pueden ser
de acumulacin (enhancement) o deplexion (deplexion); en la actualidad los
segundos estn prcticamente en desuso y aqu nicamente sern descritos los
MOS de acumulacin tambin conocidos como de enriquecimiento.
La figura 1.14 indica los diferentes smbolos utilizados para describir
los transistores MOS.

En la figura 1.15 se describe la estructura fsica de un MOSFET de canal N

con sus cuatro terminales: puerta, drenador fuente y substrato;
normalmente el sustrato se encuentra conectado a la fuente.
La puerta, cuya dimensin es WL, est separado del substrato por un
dielctrico (Si02) formando
una estructura similar a las
placas de un condensador.
Al aplicar una tensin
positiva en la puerta se
induce cargas negativas
(capa de inversin) en la
superficie del substrato y se
crea un camino de
conduccin entre los terminales drenador y fuente.
La tensin mnima para crear ese capa de inversin se denomina tensin
umbral o tensin de threshold (VT) y es un parmetro caracterstico del
transistor. Si la VGS<VT, la corriente de drenador-fuente es nula; valores
tpicos de esta tensin son de de 0.5 V a 3 V.

Modelo hibrido de un transistor. Definicin.

El modelo hbrido del transistor es un modelo circuital que combina
impedancias y admitancias para describir al dispositivo, de all el nombre de
hbrido.
La obtencin de los parmetros hbridos involucrados dentro del modelo se
hace en base a la teora de cuadripolos o redes de dos puertos.
La sustitucin del smbolo del BJT por su modelo hbrido durante el anlisis
en corriente alterna permite la obtencin de ciertos valores de inters como son: la
ganancia de voltaje (Av), ganancia de corriente (Ai), impedancia de entrada (Zi) y
la impedancia de salida (Zo). Estos valores dependen de la frecuencia y el smbolo
circuital por si solo no considera este aspecto, de all la utilidad del modelo hbrido
quien si lo considera.
Representacin grfica del modelo hibrido BJT
Se presenta el modelo hbrido del transistor BJT, uno de los ms ampliamente
utilizados para el anlisis de las pequeas seales de alterna. Para la deduccin del
mismo se consideran las siguientes hiptesis:

Transistor polarizado en RAN

Oscilaciones alternas de baja amplitud y baja frecuencia

Expresiones generales
El punto de operacin de un transistor bipolar viene indicado por cuatro
variables elctricas. De entre las diversas opciones posibles, para la deduccin del
modelo hbrido se escogen como variables independientes la corriente IB y la tensin
VCE, mientras que las dependientes son VBE e IC. De este modo, las ecuaciones
caractersticas del transistor vendrn dadas por dos funciones f1 y f2 tales que:

Las tensiones y corrientes de un punto de polarizacin concreto vendrn dadas

por las expresiones anteriores:

Supongamos que sobre este punto de operacin Q se aade una componente

alterna, caracterizada por un IB y por un VCE. Para calcular el VBE y el IC pueden
sustituirse las funciones f1 y f2 en las cercanas del punto Q por las tangentes respectivas
en dicho punto. Como se trata de funciones de dos variables independientes, las
expresiones sern las siguientes:

A partir de este momento, para simplificar la notacin se escribirn con letra

minscula los incrementos de las variables. La expresin anterior admite una
representacin matricial:

en donde los coeficientes hij se llaman parmetros hbridos, puesto que tienen diferentes
unidades entre s.

hie : Impedancia de entrada ()

hre: Ganancia inversa de tensin

hfe : Ganancia directa de corriente, o ganancia dinmica

hoe : Admitancia de salida (-1)

Clculo de los parmetros hbridos

Para el clculo de los parmetros hij se van a emplear las expresiones resultantes del
modelo de Ebers-Moll para la RAN.

Funcin f1 =>

Funcin f2 =>

Tal y como puede observarse, los coeficientes hre y hoe son nulos segn estos
clculos. Este resultado refleja las limitaciones del modelo de Ebers-Moll propuesto, ya
que en realidad hre 5 x 10-5 y hoe 6 x 10-6 -1. Sin embargo, su valor es tan pequeo que en
muchos casos son aceptables las expresiones obtenidas anteriormente.

Representacin grfica

El modelo hbrido, con las simplificaciones mostradas en el subapartado

anterior, admite la siguiente representacin grfica:

El transistor en pequea seal.

Seguimos teniendo en cuenta la definicin de pequea seal como niveles de
amplitud lo suficientemente pequeos como para que las variaciones del punto Q
alrededor de su punto de equilibrio sean muy pequeas y el transistor pueda
suponerse lineal. Para distinguir los parmetros del transistor en cada uno de los
puntos de operacin se les aade un subndice en letras minsculas, mientras que si
el subndice es en letras maysculas hace referencia a un valor en rgimen esttico.
Ambos valores no tienen porque ser iguales. Es muy importante que

diferenciemos entre los subndices en maysculas y en minsculas. Al estar

en maysculas hacen referencia a su valor en DC mientras que en minsculas se
refieren a su valor en AC.
Para el uso del transistor en pequea seal lo ms comn es utilizar un modelo
que simplifica los clculos. Presentaremos dos modelos lineales que son los ms
comunes. El modelo de parmetros h, basado en la teora de los cuadripolos est muy
extendido y es muy potente pero tiene como desventaja que sus parmetros dependen
de la configuracin (base comn, emisor comn, etc.), la frecuencia y el punto Q. Su
rango de utilizacin es para frecuencias entre 20 Hz y 20 kHz. El modelo hbrido en
es un modelo circuital que se puede manejar ms fcilmente y no vara segn la
configuracin. Otro modelo muy utilizado aunque generalmente para analizar
amplificadores de muy alta frecuencia es el de parmetros Y. Todos los modelos
dependen del punto Q de operacin.
Modelo hibrido h de un transistor bipolar.
En un amplificador de transistores bipolares aparecen dos tipos de corrientes y
tensiones: contina y alterna.
La componente en continua o DC polariza al transistor en un punto de
trabajo localizado en la regin lineal. Este punto est definido por tres parmetros: I CQ,
IBQ y VCEQ. La componente en alterna o AC, generalmente de pequea seal,
introduce pequeas variaciones en las corrientes y tensiones en los terminales
del transistor alrededor del punto de trabajo. Por consiguiente, si se aplica el principio
de superposicin, la IC, IB y VCE del transistor tiene dos componentes: una continua y
otra alterna, de forma que:
I C =ICQ+ ic
I B=I BQ +i b
V CE =V CEQ +V ce
Donde ICQ, IBQ y VCEQ son componentes DC, e ic, ib y vce son componentes
en alterna, verificando que ic << ICQ, ib << IBQ y vce << VCEQ

El transistor para las componentes en alterna se comporta como un circuito

lineal que puede ser caracterizado por el modelo hbrido o modelo de parmetros {H}.
De los cuatro posibles parmetros descritos, los h son los que mejor modelan al
transistor porque relacionan las corrientes de entrada con las de salida, y no hay que
olvidar que un transistor bipolar es un dispositivo controlado por intensidad.
Los parmetros h de un transistor, que se van a definir a continuacin, se
obtienen analizando su comportamiento a variaciones incrementales en las corrientes
(ib,ic) y tensiones (vbe,vce) en sus terminales.

En la figura 2.a se muestran las ecuaciones del modelo hbrido cuando

el transistor est operando con el emisor como terminal comn al colector y la base
(configuracin emisor-comn o EC).
El modelo hbrido de pequea seal en E-C de un transistor NPN y PNP se
indican en las figuras 2.b y 2.c respectivamente. Ambos modelos son equivalentes y
nicamente difieren en el sentido de las corrientes y tensiones para dar coherencia al
sentido de esas mismas corrientes y tensiones en continua.
Parmetro h

Este modelo es un circuito equivalente a un transistor de unin bipolar y permite

un fcil anlisis del comportamiento del circuito, y puede ser usado para desarrollar
modelos ms exactos. Como se muestra, el trmino "x" en el modelo representa el
terminal del BJT dependiendo de la topologa usada. Para el modo emisor-comn los
varios smbolos de la Figura 1 toman los valores especficos de:

Figura 1

x = 'e' debido a que es una configuracin emisor comn.

Terminal 1 = Base

Terminal 2 = Colector

Terminal 3 = Emisor

iin = Corriente de Base (ib)

io = Corriente de Colector (ic)

Vin = Tensin Base-Emisor (VBE)

Vo = Tensin Colector-Emisor (VCE)

Y los parmetros h estn dados por:

hix = hie - La impedancia de entrada del transistor (correspondiente a la

resistencia del emisor re).

hrx = hre - Representa la dependencia de la curva IBVBE del transistor en el valor

de VCE. Es usualmente un valor muy pequeo y es generalmente despreciado (se
considera cero).

hfx = hfe - La ganancia de corriente del transistor. Este parmetro es generalmente

referido como hFE o como la ganancia de corriente continua (DC) in en las hojas
de datos.

hox = hoe - La impedancia de salida del transistor. Este trmino es usualmente

especificado como una admitancia, debiendo ser invertido para convertirlo a
impedancia.

Como se ve, los parmetros h tienen subndices en minscula y por ende

representan que las condiciones de anlisis del circuito son con corrientes alternas. Para
condiciones de corriente continua estos subndices son expresados en maysculas. Para
la topologa emisor comn, un aproximado del modelo de parmetro h es comnmente
utilizado ya que simplifica el anlisis del circuito. Por esto los parmetros hoe y hre son
ignorados (son tomados como infinito y cero, respectivamente). Tambin debe notarse
que el modelo de parmetro h es slo aplicable al anlisis de seales dbiles de bajas
frecuencias. Para anlisis de seales de altas frecuencias este modelo no es utilizado
debido a que ignora las capacitancias entre electrodos que entran en juego a altas
frecuencias.
El modelo hbrido en
El modelo hbrido en est compuesto por una fuente de corriente
controlada por tensin, lo que indica la ganancia del dispositivo, las resistencias de
entrada y salida y las capacidades parsitas, Ccb y Cbe, adems de la resistencia de
base rb'b que representan el comportamiento a alta frecuencia.

Fig.4: Modelo hbrido en del transistor.

La ganancia del transistor viene determinada por la transconductancia gm que
relaciona la corriente de colector en funcin de la tensin de base.