Amplicador Opam RT Hhhhhre E5tfgre GFSHSFHSF

UNIVERSIDAD AUTNOMA DEL
ESTADO DE HIDALGO
INSTITUTO DE CIENCIAS BSICAS E INGENIERA
CENTRO DE INVESTIGACIN EN TECNOLOGAS DE
INFORMACIN Y SISTEMAS
DISEO DE ETAPA DE AMPLIFICACIN Y

ADECUACIN DE SEAL EN UN CIRCUITO
INTEGRADO PARA UN MICRO SENSOR DE
GASES (MEMS) INTELIGENTE
Que presenta
Edgar
Norman
Vzquez
A c o s t a*
Para obtener el grado de
Maestro en ciencias
en automatizacin y control
Asesores
Dr. J o s
Lus
Gonzlez
Vidal
Dr. j a i r G a r c a l a m o n t
*BECARIO CONACYT
Agradecimientos
A mis padres:
Por su apoyo y cario incondicional, ya que sin
ellos nada de esto seria posible.
Por parte del CITIS:

A los Dres. Jos Luis Gonzlez Vidal y Jair
Garca Lamont por su apoyo y asesora durante la
realizacin de este trabajo
Por parte del CONACYT y la UAEH:

Por la beca de estudios otorgada durante los
estudios de la Maestra en Ciencias en Automatizacin
y Control y por la alta calidad educativa.
A todos aqullos que me han brindado su

sincera amistad, respeto y cario a lo largo
del camino, mi eterna admiracin y
amistad incondicional
ndice general
1. Introduccin ...... 1
1.1. MEMS ..1
1.2. Antecedentes de Sensores de Gases 2
1.3. Sensor de Gases ... 3
1.4. Amplificacin y adecuacin de seal... 6
1.5. Amplificador Operacional (OPAMP) . 6
1.6. Objetivo ... 7
1.7. Organizacin de la tesis ... 7
1.8. Bibliografa .. 8
2. Diseo de dispositivos CMOS ..9
2.1. Introduccin . 9
2.1.1. Semiconductores intrnsecos .10
2.1.2. Semiconductores extrnsecos 11
2.1.3. Conduccin ... 12
2.1.4. Potencial de contacto 13
2.1.5. Unin pn ... 13
2.2. Transistores CMOS . 17
2.2.1. Modelo de pequea seal del transistor MOS en saturacin 25
2.3. Teorema de Miller ... 31
2.4. Conclusiones 32
3. Diseo de un amplificador operacional y etapa de adecuacin de seal . 35
3.1.1. Primera etapa del OPAMP 36
3.1.2. Segunda etapa del OPAMP ...36
3.1.3. Etapa de salida .. 37
3.2 OPAMP de dos etapas .. 37
3.2.1. Metodologa de ajuste ... 37
3.2.2. Espejo de corriente ... 38
3.2.3. Amplificador diferencial ... 40
3.2.3.1. Carga de fuente de corriente .. 44
3.2.4. Etapa de fuente comn . 49
II
ndice General
3.3. Diseo del OPAMP . 52
3.3.1. Seleccin de dimensiones, voltajes y corrientes de polarizacin . 53
3.3.2. Espejo de corriente 53
3.3.3. Par diferencial ... 54
3.3.4. Carga de fuente de corriente . 55
3.3.5. Etapa de fuente comn ..55
3.3.6. Simulacin y ajustes al modelo .55
3.3.7. Anlisis del circuito de pequea seal .. 60
3.3.8. Anlisis de la respuesta en frecuencia .. 64
3.3.9. Caracterizacin del OPAMP .... 66
3.4. Adecuacin de seal 69
3.5 Conclusiones .........77
3.6 Bibliografa ... 78
4. Layout 79
4.2. Elementos de diseo 79
4.3. Tcnicas de eliminacin de efectos parsitos .. 80
4.4. Micro sensor de gases Elisa 2005 81
4.5. Caractersticas trmicas del sensor de gases 82
4.6. Etapa de Amplificacin 83
4.6. Conclusiones 97
5. Conclusiones y trabajos futuros .. 99
A. Parmetros de simulacin ...101
ndice de tablas
1.1. Historia de los sensores de gases . 3
3.1. Capacitancias de los MOSFET 62
ndice de figuras
1.1. Microfotografa de engranes miniaturizados 2
1.2. Capas de carga espacial de una superficie de ZnO ..5
2.1. Semiconductores extrnsecos ...12
2.2. Unin pn ...14
2.3. Representaciones comunes del transistor CMOS .... 17
2.4. Corte seccional del transistor NMOS ...... 17
2.5. Dispositivo NMOS, con un voltaje VGS aplicado ............ 18
2.6. Dispositivo NMOS con voltajes de polarizacin aplicados .... 19
2.7. Curvas caractersticas del transistor CMOS .... 19
2.8. Circuito equivalente de pequea seal del transistor MOS ..... 26
2.9. Descripcin general de la Aproximacin de Miller .31
3.1. Amplificador operacional de dos etapas con buffer de salida.. 36
3.2. Metodologa de ajuste de parmetros .. 38
3.3. Configuracin y representacin de espejo de corriente ... 38
3.4. Amplificador diferencial con carga de fuente de corriente ..... 41
3.5. Amplificador diferencial ......41
3.6. Corrientes a travs de un amplificador diferencial ...... 46
3.7. Limitaciones de respuesta del amplificador diferencial... 47
3.8. Capacitancias en el nodo de salida del amplificador diferencial .....48
3.9. Amplificador diferencial con entrada comn ...... 49
3.10. Amplificador de fuente comn con carga de fuente de corriente ...... 50
3.11. Caractersticas en C.D. del amplificador de fuente comn ... 50
III
IV
ndice de Figuras
3.12. Circuito de OPAMP de dos etapas diseado mediante clculos manuales ... 56
3.13. OPAMP con polarizacin en las entradas y puntas de prueba ...... 56
3.14. Resultados de la simulacin al circuito de la figura 3.12 ...... 57
3.15. Simulacin en base a correcciones en base a polarizacin ....58
3.16. Dimensiones y polarizacin del OPAMP en base a simulaciones .... 59
3.17. Salida del OPAMP debida a un barrido de voltaje de 0 a 5V en la entrada .. 60
3.18. Modelo de pequea seal para el amplificador de dos etapas ... 61
3.19. OPAMP en configuracin de seguidor de voltaje ..... 64
3.20. Diagramas de Bode usando Orcad .....65
3.21. Salida del OPAMP a una entrada rampa de 0 a 5V ... 66
3.22. Ganancia en modo comn para una entrada que vara de 0 a 5V ....67
3.23. Simulacin v out / v sin y diagramas de Bode ....... 68
3.24. Respuesta del OPAMP a una entrada escaln de 1V .... 68
3.25. Microsensor real de dimensiones 100 x 100 ........ 69
3.26. Sistema de medicin ..... 69
3.27. Mediciones en la pelcula sensora de ZnO ........... 70
3.28. Variacin de la resistencia y potencial del sensor ..... 71
3.29. Diseo esquemtico del Microcircuito ...... 72
3.30. Circuito equivalente a la figura 3.26 con polarizaciones aplicadas ...74
3.31. Voltajes de compensacin ..... 75
3.32. Voltajes de control ..... 75
3.33. Potencial a la salida del sensor y salida del adecuador de seal ....76
3.31. Resistencia, a) a la entrada y, b) a la salida del OPAMP .. 76
4.1. Micro sensor de gases Elisa 2005 .... 82
4.2: Microcalefactor suspendido sobre un microfoso .82
4.3: Simulacin del comportamiento trmico del microcalefactor 83
4.4. Etapa de adecuacin de seal ...... 84
4.5: Layout OPAMP .. 85
4.6: Layout interruptores de control de ganancia ... 86
4.7: Mascarilla nwell del circuito de adecuacin de seal . 87
4.8: Mascarilla nselect del circuito de adecuacin de seal .. 88
4.9: Mascarilla pselect del circuito de adecuacin de seal ... 89
4.10: Mascarilla active del circuito de adecuacin de seal ... 90
4.11: Mascarilla active contact del circuito de adecuacin de seal .. 91
4.12: Mascarilla poly del circuito de adecuacin de seal . 92
4.13: Mascarilla poly contact del circuito de adecuacin de seal 93
4.14: Mascarilla metal 1 del circuito de adecuacin de seal 94
4.15: Mascarilla via del circuito de adecuacin de seal 95
4.16. Mascarilla metal 2 del circuito de adecuacin de seal .96
Tabla de acrnimos
En la siguiente tabla se muestran los acrnimos utilizados en esta tesis
Acrnimo
Descripcin
A/D
Analgico a Digital (Analogical to Digital).
AMIS
American Micro Systems.
ASIC
Circuito Integrado de Aplicacin Especifica (Specific Application Integrated
Circuit)
BJT
Transistor de union Bipolar (Bipolar Junction Transistor).
C.A.
Corriente Alterna
C.D.
Corriente Directa
CGBO
Capacitancia de Traslape de Compuerta a Substrato (Gate-Bulk Overlap
Capacitance).
CGDO
Capacitancia de Traslape de Compuerta a Drenador (Gate-Drain Overlap
Capacitance).
CGSO
Capacitancia de traslape de Compuerta a Fuente (Gate-Source Overlap
Capacitance).
CMOS
Semiconductor Complementario de xido de Metal (Complementary Metal
Oxide Semiconductor).
CMR
Rechazo en Modo Comn (Common Mode Rejection).
CMRR
Relacin de Rechazo en Modo Comn (Common Mode Rejection Ratio).
JFET
Transistor de Unin de Efecto de Campo (Junction Field Effect Transistor).
MEMS
Sistema Micro Electro Mecnico (Micro Electro Mechanical Systems).
MOSFET
Transistor de Efecto de Campo de xido Metlico (Metal Oxide
Semiconductor Field Effect Transistor).
MOS
Semiconductor de xido Metlico. (Metal Oxide Semiconductor).
NMOS
Semiconductor Tipo n de xido Metlico (Metal Oxide Semiconductor n type).
OPAMP
Amplificador Operacional (Operational Amplifier).
PB
Potencial nterconstruido de la Unin Fuente y Drenador (Built in Potential of
Source Drain Junction).
PBSW
Potencial nterconstruido de la Unin Pared de la Fuente y Drenador (Built in
Potential of Source Drain Junction Sidewall).
PMOS
Semiconductor tipo p de xido Metlico (Metal Oxide Semiconductor p type).
PSRR
Relacin de Rechazo de la Fuente de Alimentacin (Power Supply Rejection
Ratio).
Resumen
Esta tesis muestra una etapa de amplificacin y adecuamiento de seal mediante
el uso de amplificadores operacionales para un sensor de gases. El diseo se hace
manualmente en base a un modelo de pequea seal del MOSFET. Las
configuraciones necesarias para el amplificador operacional se eligen de acuerdo a los
requisitos del sensor, es decir, a las lecturas tomadas a la salida de ste.
El sensor se basa en una pelcula de ZnO xido-reductiva, depositada sobre una
microplaca caliente en un microfoso que acta como aislante trmico. Debido a su
estructura entra en la categora de micromquinas. Gracias a la integracin de etapas de
adecuamiento de seal dentro del diseo, se dice que es inteligente.
Se asegura el correcto funcionamiento de la etapa de amplificacin y
adecuamiento de seal mediante tcnicas de anlisis de estabilidad como el lugar de las
races, diagramas de bode y simulaciones computacionales.
El diseo de fabricacin (layout) tiene caractersticas tales, que permite la
eliminacin de efectos parsitos debidos a temperatura, corrientes inducidas, defectos
de fabricacin, capacitancias parsitas, potenciales de contacto y gradientes de
potencial entre otros.
VI
Captulo 1
Introduccin.
1.1. MEMS
A pesar de ser conocidos desde 1960, se denominaron as a las Estructuras-MicroElectro-Mecnicas en 1987, cuando se utiliz por primera vez este trmino en la ciudad
de Salt Lake City, en una serie de talleres sobre microdinmica. Existen otras
denominaciones como es el caso de Europa, donde son conocidos como Microsistemas
[1.1, 1.5].
En aos recientes, la evolucin de estos dispositivos, ha sido exponencial,
puesto que se emplean las mismas tcnicas y procesos de fabricacin que en los
microcircuitos y stas han presentado grandes mejoras en aos recientes. El desarrollo
de la tecnologa de fabricacin permite dimensiones cada vez mas pequeas y una
precisin mayor, por lo que se ha hecho posible su produccin en masa, costo accesible
y un alto grado de integracin; llevando casi cualquier tipo de sistema a niveles
microscpicos, tal y como se muestra en la figura 1.1.
Figura 1.1: Microfotografa de engranes miniaturizados.

1
1. Introduccin
Los microsistemas pueden mejorar a los sistemas comunes, ya que permiten la

introduccin de MEMS con circuitos de sensado y control en un mismo proceso de
fabricacin, obteniendo un sistema integral con alto desempeo, bajo costo de
fabricacin, produccin en masa, dimensiones reducidas, bajo peso y un escaso
consumo de energa.
Existen sistemas que resultaran difciles de miniaturizar, sin embargo se prev la
integracin de micromquinas a procesos ya existentes para mejorar su eficiencia,
prevenir fallas, crear sensores mas precisos y tener un mayor nmero de stos sin que
implique requerir de mayor espacio. En reas como la medicina, esto podr
revolucionar la forma en que las enfermedades son tratadas, puesto que las tcnicas
sern mucho menos invasivas, por tal motivo sta rea de estudio es investigada y se
desarrolla a grandes pasos .
La aplicacin de microestructuras en procesos donde es de vital importancia su
incorporacin, debido a la naturaleza de los mismos, se ha extendido y desarrollado
ampliamente, como es el caso de los sensores de gases. Estos operan a temperaturas
muy elevadas (entre 200 y 450 C) y las microestructuras son utilizadas como aislantes
trmicos para el resto de los dispositivos de control, medicin y adecuacin de seal,
que operan a temperaturas no mayores a 85 C [1.1].
1.2 . Antecedentes de los sensores de gases

Las propiedades de sensado de gases en los semiconductores fueron descubiertas
en la dcada de los 30s, cuando se observ que en presencia de algunos gases, se
modificaban sus propiedades elctricas, sin embargo no fue hasta que T. Seiyama en
1962 y N. Taguchi, en 1970 produjeron el primer sensor de gases de tipo qumico
resistivo [1.1, 1.2, 1.5, 1.6].
En el diseo de sensores qumicos la seleccin de la pelcula sensora es de vital
importancia, puesto que sus caractersticas de estabilidad qumica permiten que sea
posible repetir cierto nmero de veces una medicin antes de efectuar una recalibracin
del sensor, por lo tanto, la degradacin de la pelcula sensora deber ser
extremadamente lenta.
Los sensores de gases son transductores que transforman una seal qumica en
una seal elctrica. Tienen un gran campo de accin en el rea qumica, en la cual es
posible cuantificar la cantidad de un gas en especfico. Existen otras ramas donde
pueden ser utilizadas, en qumica de alimentos o farmacutico. Adems, pueden ser
utilizados como alarmas de incendio en caso de que existan gases nocivos, tales como
el monxido de carbono, ya que es incoloro, inodoro y mortal an en muy bajas
concentraciones.
1. Introduccin
Tabla 1.1: Evolucin Historica de los sesores de gases [1.6].

Ao
1923
1930
1938
1952
1957
1961
1962
1962
1964
1964
1965
1966
1967
1967
1970
1970
1974
1975
1976
1976
1976
1977
1982
1983
1985
1986
Artculo, evento o desarrollo

Sensor de combustin tipo cataltico.
Uso practico de un electrodo de cristal para la medicin de
pH.
Sensor de humedad utilizando una pelcula de liCl.
Sensor de gas de celda galvnica.
Teora de fuerza electromotriz de una clula slida
electroltica.
Sensor slido tipo electroltico.
Electrodo inico sensor.
Primer sensor tipo qumico de gases.
Sensor piezoelctrico de cristal de cuarzo.
Uso practico de un sensor de gas tipo termistor
(Shigenshishiki).
Uso prctico de un sensor tipo combustin cataltica.
Sensor de glucosa.
Uso prctico de un sensor de gas de xido semiconductor.
Uso prctico de un sensor de electrodo de ion.
ISFET
Sensor de gas de fibra ptica.
Uso practico de un sensor de gas electromecnico.
(tipo potencioesttico electroltico)
Sensor de hidrgeno tipo compuerta Pd FET.
Uso prctico de un sensor de oxgeno para automviles.
Uso prctico de un sensor de oxgeno para automviles.
Uso prctico de un sensor de compuerta Pd FET.
Sensor de enzimas tipo FET.
Simposio de sensores de estado slido (Badhomef).
Primera conferencia internacional de sensores qumicos.
(Fukuoka).
Uso prctico de ISFET.
Primera conferencia internacional de sensores qumicos.
(Burdeaux).
Autor
Johnson
Machines
Dunmore
Hersch
Wagner
Weissburg & Ruka
Pungir
Seiyama y Taguchi
King
Denshisoki Co.
Riken-Keiki Co.
Updike & hicks
Fiagaro Eng. Inc.
Metrimpex Co.
Bergfeld
Harsick
Belanger
Lundtrm
Bosch Co.
Matsushita Elect. Ind. Co.
Lundtrm
Janata
Kuraray Co.
1.3 . Sensores de gases

El componente principal de un sensor de gases es la pelcula sensora, existiendo
infinidad de compuestos que pueden funcionar como tal, ya que slo se requiere que
exista variacin de sus propiedades elctricas en presencia de cierto gas y que la
degradacin de la pelcula sea extremadamente lenta. Debido al bajo costo, el manejo
seguro e implementacin sencilla, se optara por la seleccin de los xidos
semiconductores, siendo el de mayor inters, para este trabajo, el ZnO de pelcula
delgada. [1.1-1.4].
1. Introduccin
El sensor de gases, del cual se tratar a lo largo de este trabajo, se compone de una
pelcula delgada a base de xidos semiconductores, que trabaja a una temperatura de
300 C para su correcto funcionamiento. A mayor energa calorfica, los electrones son
cedidos mas fcilmente por la pelcula de ZnO, por lo tanto, al interactuar con gases
reductores u oxidantes reacciona qumicamente de una forma mas eficiente,
produciendo iones en la superficie de la pelcula, atrapando o liberando electrones de
forma superficial (Ec. 1.1). Debido a que la pelcula es extremadamente delgada, las
caractersticas elctricas no se consideran volumtricas as, las caractersticas de
conduccin de dicha pelcula se consideran superficiales, completamente afectadas por
la formacin de iones.
Un ejemplo de la interaccin de la pelcula sensora se muestra en las ecuaciones
1.1 y 1.2, donde, una especie de gas oxidante, en este caso oxgeno, cuya molcula se
liga a dos electrones superficiales de la pelcula de xido semiconductor, da lugar a dos
iones de oxgeno. En la ecuacin 1.2 se puede ver que la interaccin de monxido de
carbono con iones adheridos a la superficie de la pelcula da como resultado bixido de
carbono y electrones libres, siendo un claro ejemplo de xido-reduccin:
O2 + 2e 2O
1. 1
CO + O CO2 + e
1. 2
Existen muchos otros agentes oxidantes y reductores, como es el caso del

oxgeno y el hidrgeno. El oxgeno se liga a electrones superficiales y el hidrgeno
inyecta electrones creando una acumulacin de stos en la superficie de la pelcula,
como puede verse en la figura 1.2a.
En trminos de semiconductores, lo anterior, se traduce como un aumento o una
disminucin del voltaje de ruptura, es decir, un aumento o disminucin del potencial
superficial S en una regin de carga espacial X 0 , como se muestra en la figura 1.2b.
En este caso, el potencial superficial no es otra cosa que el potencial necesario que se
debe aplicar a una pelcula de semiconductor para dar lugar a una corriente elctrica.
En trminos generales, se puede ver como una variacin de la resistividad del material
debido a la reaccin qumica de la pelcula con agentes oxidantes o reductores [1.0].
En la figura 1.2c se observa la concentracin de electrones en la superficie de la
pelcula sensora, debida a las reacciones oxidantes o reductoras.
1. Introduccin
Figura 1.2: Capas de carga espacial de una superficie de ZnO [1.0]. a) Distribucin de
cargas, b) Esquema de bandas de lmite de la banda de conduccin. Y c) Concentracin
de electrones n(z ) en la banda de conduccin.
Donde:
Ec
EF
S
X0
S
nb
= Lmite de la banda de conduccin.

= Nivel de Fermi.
= Potencial superficial.
= Regin de carga espacial.
= Estados superficiales por absorcin de oxgeno o hidrgeno atmico
aceptores o donadores respectivamente.
= Concentracin de electrones dentro de la masa.
1. Introduccin
1.4 Amplificacin y adecuacin de seal

El acondicionamiento de seal se refiere a las operaciones que se realizan sobre
stas para transfrmalas a una forma til para la interconexin con otros elementos del
ciclo de proceso y control. Para este diseo slo se tratarn conversiones analgicas,
donde la salida acondicionada seguir siendo la representacin anloga de la variable a
medir.
El sensor mide la variable convirtiendo la informacin de la variable en una seal,
que en este caso es elctrica. Para disear los transductores se aprovechan
circunstancias fortuitas de la naturaleza, donde la variable dinmica tiene influencia
sobre otras caractersticas del material. Por ejemplo, la resistencia de las pelculas de
ZnO presentan una variacin inversa y no lineal, con la variacin de la concentracin
de CO del medio en el que se encuentran, por lo tanto, se deben entender las
implicaciones de utilizar un dispositivo de este tipo en el sensado de gases.
Es comn describir el efecto de acondicionamiento de seal por medio del
trmino funcin de transferencia. Mediante este trmino, se describe el efecto de
acondicionamiento de seal que se efecta sobre la seal de entrada, de esta forma, un
simple amplificador de voltaje tiene una funcin de transferencia con valor de alguna
constante, de tal forma que esta constante se multiplicar por el voltaje de entrada para
obtener el voltaje de salida del acondicionador de seal.
Comnmente el acondicionamiento es utilizado para convertir un tipo de
variacin elctrica en otra. Existe un gran nmero de sensores que presentan cambios
es su resistencia elctrica con respecto a los cambios de la variable a medir, en este
caso, es necesario proveer al sensor con un circuito capaz de convertir esta variacin de
resistencia en una seal de voltaje o corriente. Esto es generalmente, solucionado por
puentes, y/o con amplificadores operacionales, cuya ganancia vara con respecto a la
variacin de la resistencia.
1.5 . Amplificador operacional (OPAMP)

El amplificador operacional es comnmente conocido como OPAMP
(Operational Amplifier), se trata de una pieza fundamental en el diseo de circuitos
integrados analgicos y en ocasiones en aplicaciones digitales, su funcin es obtener la
diferencia entre dos seales en forma de voltaje y amplificarla, sea cual sea su
naturaleza.
1. Introduccin
El OPAMP representa, en esencia, un circuito electrnico de alta ganancia,

destinado a amplificar la diferencia entre los voltajes aplicados a sus dos terminales de
entrada, comnmente llamadas entradas inversora (-) y no inversora (+). Su utilidad, la
gran variedad de configuraciones posibles, su adaptabilidad, bajo consumo y la
facilidad de polarizacin, hacen de ste, un elemento casi imprescindible en cualquier
aplicacin analgica.
Debido a que la variacin resistiva del sensor es no lineal con respecto a la
variacin de la concentracin de CO, se recurre a un amplificador de ganancia variable,
con el fin de obtener una seal de salida que cambie de forma proporcional con la
concentraron de gas a medir. Por lo tanto, la seleccin obvia es el OPAMP como medio
para la amplificacin y adecuacin de seal del sensor de gases.
1.6. Objetivo
El objetivo de esta tesis es disear mediante tecnologa de MEMS, una etapa de
amplificacin y adecuacin de seal para un sensor de gases. La etapa de adecuacin y
amplificacin debe contar con ciertas caractersticas, como son: bajo consumo y
pequeas dimensiones, entre otras. La etapa diseada permite obtener una salida con
una variacin proporcional con respecto a la variacin de la concentracin de CO en el
sensor. El fin de dicha etapa, es obtener una seal de voltaje con una variacin deseada
dentro un rango medible, puesto que el sensor, por si mismo, presenta una variacin de
su resistencia con respecto a la variacin de la concentracion y esta resistencia no se
puede cuantificar facilmente.
1.7. Organizacin de la tesis

Esta tesis se encuentra dividida en cinco captulos y un apndice. En el captulo
dos se lleva a cabo un estudio de los dispositivos CMOS, que va desde fsica de
semiconductores hasta el MOSFET. En el captulo tres se estudian y disean diversas
configuraciones de transistores con el fin de construir un amplificador operacional bajo
ciertas especificaciones. Una vez que se obtiene una configuracin funcional del
OPAMP se simula y se parametriza con el fin de asegurar su correcto funcionamiento.
En el captulo cuatro, se efecta el diseo de contraccin (LAYOUT) del OPAMP, con
las menores dimensiones posibles y un diseo tal, que elimine la interaccin de
fenmenos externos. En el captulo cinco se muestran las conclusiones y trabajos
futuros. En el apndice A, se muestran los parmetros bajo los cuales se efectuaron las
simulaciones de los transistores MOS.
1. Introduccin
1.8. Bibliografa
1.1 Jos Lus Gonzlez Vidal, Aplicacin De Estructuras Micro-Electro-Mecnicas
(MEMS) Con Tecnologa CMOS Para Sensores De Parmetros Fsicos, tesis de
doctorado, CINVESTAV, 2006.
1.2 S.M. Sze. Semiconductor Sensors, John Wiley & Sons, 1994.
1.3 R.E. Baby, A. Bucari, M. Cabezas and N. E. Walse de Reca, Monitoring with
an Electronic Nose of Lindane and Nitrobenzene Contamined Water, the
international Journal of Environment Studies, Volume 1, 1998
1.4 M. de la L. Olvera Amador, Sensores Qumicos a Base del Semiconductor SnO2,
Tesis de doctorado, CINVESTAV-IPN, 1998.
1.5 Stephen D. Senturia Microsystems Design, Kluwer Academia Publishers, 2000.
1.6 Tetsuro Seiyama, Chemical Sensors Technology, Kodansha Ltd, Elsevier, 1998.
1.7 Roy Morrison, Semiconductor Gas Sensors, Sensors and Actuators, 2 (1982)
329-341.
1.8 J. Vac. Sci. Techno. B, vol. 6, no. 6, pp 1809-1813, Nov-Dec 1988 American
Institute of Physics.
1.9 American Institute of Physics. IEEE Electron Devices Meeting, 1988 American
Institute if Physics. 1986, pp 176-179.
1.10 Microelectronics, An Integrated Approach. Roger T. Howe, Charles G. Sodini,
Prentice Hall.
1.11 Operation and Modelling of the MOS Transistor. Yannks P. Tsiviois.
1.12 CMOS Circuit Design, Layout, and Simulation. R. Jacob Baker, Harry W. Li
and David E. Boyce. Department of EE. Microelectronics Research Center. IEEE
PRESS.
1.13 Anlisis y Diseo de Circuitos Integrados Analgicos. Paul R. Gray, Robert G.
Meyer. Prentice Hall.
1.14 J. L. Gonzalez-Vidal, Alfredo Reyes-Barranca y Wilfrido Calleja Arriaga,
Technological processes for Micro-Heater and Micro-Hot-Plate in the
implementation of a MEM gas sensor, 2nd International Conference on
Electrical and Electronics Engineering (ICEEE) and XI Conference on Electrical
Engineering (CIE 2005), Mexico City, Mxico, 7-9 de septiembre del 2005, 440443.
1.15 J. L. Gonzlez-Vidal, Alfredo Reyes-Barranca, Wilfrido Calleja Arriaga, Juan
Silva-F e I. Jurez, Caracterizacin la interfase de Polisilicio-ZnO, para un
microsensor de gases micromaquinado, XXV Congreso Nacional Sociedad
Mexicana De Ciencia y Tecnologa de Superficies y Materiales, Zacatecas,
Zacatecas, 26-30 de septiembre del 2005.
1.16 W. Calleja-Arriaga, et al, CO Gas Sensor Based on a Doped ZnO Film with a
Microhotplate/Floating-Gate MIS Structure, MEMS and NEMS, AVS 52nd
International Symposium, Boston, MA, Estados Unidos, 30 de octubre-4 de
noviembre del 2005.
Captulo 2
Diseo de dispositivos CMOS
2.1. Introduccin
El anlisis y diseo de circuitos integrados dependen, en gran medida, de la
utilizacin de modelos adecuados para los componentes de dichos circuitos, sin
embargo; el anlisis manual se lleva a cabo utilizando modelos bastante sencillos,
siendo por ello, la simulacin computacional el mejor mtodo de aproximacin a la
realidad [2.7].
En el rea de circuitos integrados es fundamental el conocimiento de algunos
conceptos acerca de los semiconductores, denominados as, debido al hecho de que
conducen la corriente mejor que los aislantes, pero no tan bien como los conductores.
Dentro del rea de diseo y fabricacin, el semiconductor ms ampliamente utilizado
es el silicio.
La primera observacin importante sobre semiconductores se debe a Michael
Faraday en 1833, al percatarse de que stos presentaban un decremento en resistencia
con el aumento de la temperatura a diferencia de los metales donde la resistencia
aumenta al incrementarse la temperatura. En 1839, Becquerel observ que al iluminar
la superficie de ciertos materiales apareca un potencial en sus extremos y en 1873, W.
Smith experiment con los efectos de reduccin de la resistencia en el selenio al ser
iluminado; fenmeno conocido como fotoconductividad. Un ao ms tarde, F. Braun
se da a conocer que en ciertos materiales, la relacin lineal entre el voltaje y la
corriente, conocida como ley de Ohm, no se cumple, sino que sta depende tanto de la
magnitud, como de la polarizacin del voltaje aplicado. Es decir, se encuentra frente al
fenmeno de rectificacin; ahora se sabe que los semiconductores son aquellos
elementos pertenecientes al grupo 14 de la tabla peridica, que cuentan con cuatro
electrones en su capa de valencia y son ampliamente utilizados, encontrndolos en casi
en cualquier maquina elctrica y/o electrnica [2.1, 2.10, 2.13].
2. Diseo de dispositivos CMOS
10
La ms simple clasificacin de los semiconductores es en base a la resistividad,

se puede decir que cualquier material cuya resistividad est comprendida entre
10 14 y 1010 cm es un semiconductor, sin embargo, al pasar de una clase de
substancias a otra (conductores, semiconductores y aislantes) no se observa una
variacin brusca del valor de la resistividad, por lo tanto, es difcil delimitar los
materiales aislantes, semiconductores y los metales de esta forma. La clasificacin
mediante la relacin de la resistividad contra temperatura, manifiesta una clara
diferencia, siendo la resistividad proporcional a la temperatura en los metales y
logartmica en los semiconductores. Aparentemente el problema de la diferencia entre
semiconductores y metales esta resuelto por el coeficiente de temperatura de la
conductividad, empero, su eleccin se complica, ya que para condiciones establecidas,
los semiconductores pueden comportarse como conductores. Por esto, el signo de la
temperatura de la conductancia no siempre puede caracterizar simplemente la
naturaleza de la substancia, la respuesta se encuentra en observar como vara la
resistencia de sta a la corriente elctrica, puesto que los metales siempre cuentan con
portadores libres sea cual sea la temperatura, y los semiconductores a temperaturas
cercanas al cero absoluto, se comportan como dielctricos, donde el numero de
portadores libres depende directamente de la energa que se le comunique [2.8].
En lo subsecuente se entender que el semiconductor se encuentra en equilibrio,
es decir, a temperatura ambiente uniforme (27C), sin esfuerzo mecnico, ni campos
magnticos presentes, sin iluminacin, ni radiacin de ningn tipo [2.5-2.9].
2.1.1. Semiconductores intrnsecos.
Se denomina semiconductor intrnseco a un cristal con un arreglo ordenado
tridimensional de tomos de un mismo tipo de semiconductor, en este caso de silicio,
donde tomos del arreglo comparten electrones de valencia [2.2, 2.5].
Los efectos de la temperatura sobre un semiconductor, se pueden comprender
observando el comportamiento del material a una temperatura de cero absoluto, los
electrones permanecen firmes en su lugar de modo que la carga positiva relativa al
ncleo del tomo y la carga negativa asociada a los electrones se cancelan mutuamente.
En el caso de que un tomo con carga neta cero se encuentre a alta temperatura, la
vibracin atmica generada por la energa trmica, llamado movimiento trmico,
provoca que algunos electrones se desprendan de la capa de valencia, con lo que el
tomo tendr una carga neta positiva y se generaran electrones libres. Los electrones
se desprenden del tomo al que estaban ligados y pueden moverse por la red cristalina
de silicio, en caso de aplicarse una diferencia de potencial, el movimiento se ordena y
se genera una corriente elctrica [2.5,2.6].
11
Existen otras formas en la cuales se pueden mover cargas en un semiconductor,

si un tomo pierde un electrn, adquiere una carga neta positiva, y entra en un estado
de desequilibrio atrayendo un electrn de alguno de los tomos vecinos. El tomo
vecino, al carecer de un electrn, adquirir carga neta positiva y tomar un electrn de
algn tomo cercano y as sucesivamente, por tal motivo se dice que existen cargas
positivas en movimiento. El efecto anterior, puede ser coordinado aplicando una
diferencia de voltaje, lo cual genera una corriente [2.5, 2.6, 2.11, 2.12, 2.13].
En resumen, existen dos formas principales de transportacin de cargas en un
semiconductor intrnseco, a) por medio de electrones libres, asociado a la
transportacin de cargas negativas y, b) por partculas ficticias, es decir, asociado a la
transportacin de huecos o vacancias en la capa de valencia, es decir a la transportacin
de cargas positivas.
2.1.2. Semiconductores extrnsecos
Los semiconductores extrnsecos son aquellos semiconductores intrnsecos o
puros a los que se les ha agregado algn otro elemento como impurificante, este
proceso se denomina impurificacin y se realiza en funcin a lo que se desee
incrementar, ya sea la carga neta positiva o la negativa, utilizando para ello distintos
tipos de impurificante [2.5, 2.8, 2.9].
En el caso de que se desee incrementar la carga neta negativa (tipo n) del
semiconductor, se impurificar al semiconductor con tomos con cinco electrones en
su capa valencia (i. e. P o As). Estos tomos crearan enlaces con los tomos vecinos de
Silicio, compartiendo cuatro de sus cinco electrones, quedando uno sin enlace (Fig.
2.1a). ste electrn no estar firmemente unido a su tomo y la temperatura ambiente
ser suficiente para liberarlo de la capa de valencia, as, el semiconductor adquiere una
carga neta negativa y se dice que el tomo impurificante adquirir una carga neta
positiva y de ahora en adelante se le considerar como un in [2.6].
Considerando el caso opuesto, se desea que el semiconductor intrnseco
adquiera una carga neta positiva (tipo p), se impurificar a la red cristalina con tomos
con tres electrones en su capa de valencia (i. e. B o Al), por lo que todos sus electrones
sern compartidos con los tomos vecinos de Silicio (Fig. 2.1b). Lo anterior, puede
generar dos efectos: el primero es que el tomo dopante adquiera un electrn extra en
su capa de valencia, teniendo carga neta negativa, y dado que este electrn esta
asociado a un tomo especfico, no estar disponible para la conduccin; el segundo,
dado que un electrn se ha asociado a un tomo impurificante, existir una vacante en
la capa de valencia de un tomo de Silicio, creando un hueco y generando as, un
movimiento de cargas positivas [2.6].
12
Los tomos capaces de donar un electrn, son denominados donadores

(donor), mientras que los tomos que aceptan electrones en su capa de valencia, son
denominados aceptores (aceptor) [2.5, 2.7, 2.8, 2.9].
a)
b)
Figura 2.1: Semiconductores extrnsecos, a) tipo n, b) tipo p.
2.1.3. Conduccin
Al aplicar una diferencia de potencial en los semiconductores, se puede obtener
un flujo de corriente por movimiento de cargas positivas o negativas, sin embargo, este
flujo o movimiento de electrones o de huecos a lo largo de un semiconductor, toma
cierto tiempo en completarse, este tiempo se denomina tiempo de trnsito, concepto
que se utilizar mas adelante, cuando se traten transistores CMOS [2.5, 2.6, 2.11].
Cuando se aplica una diferencia de potencial a un semiconductor, existen otros
efectos en la conduccin, esto es, se ejerce una fuerza sobre las partculas cargadas,
generando un movimiento neto a lo largo de las lneas de campo, macroscpicamente
se puede ver como un flujo de corriente, este fenmeno es llamado deriva, el cual no
ocurre en partculas no cargadas [2.5, 2.6, 2.11].
El movimiento de electrones y huecos durante la deriva es un poco complicado,
desde el momento en que aceleran en direcciones opuestas, chocando con los tomos
de la red, pierden energa y aceleran nuevamente. La carga es trasportada como
paquetes de energa o de forma discreta y para casos prcticos, solo se tomar un
promedio del movimiento como la corriente elctrica [2.5, 2.6, 2.11].
13
2.1.4. Potencial de contacto.

Considerando que existen dos elementos diferentes: A1 y A2 y pudieran ser
semiconductores o metales, en el momento en que estos dos elementos son unidos, se
genera un movimiento de portadores de carga de un material hacia otro, debido a que la
energa de dichos materiales es diferente en A1 y A2. En un estado inicial, los
materiales eran neutros, pero al realizarse el movimiento de portadores a travs de la
unin, los portadores dejan atrs cargas netas de polaridad opuesta. Por ejemplo: si un
electrn cruza de A1 a A2, dejar una carga neta positiva en A1, este cambio har una
contribucin en el campo elctrico, de tal forma que tratar de atraer al electrn de
vuelta al material A1 y eventualmente la intensidad del campo aumentar hasta el punto
en que contrarreste la tendencia de los portadores a cruzar la unin y ningn otro
portador cruzar. El campo elctrico da lugar a una cada de potencial que va de A1 a
A2 llamado potencial de contacto [2.5]. Un ejemplo es mostrado en la figura 2.2, con el
caso de la unin pn.
El potencial de Fermi, es el potencial de contacto que se establece en la unin
de un silicio intrnseco con otro silicio extrnseco en condiciones de equilibrio trmico,
se define como el potencial que va del material intrnseco hasta el material extrnseco,
debido a la redistribucin de cargas, presentndose en una regin cercana a la unin,
donde el potencial cambia gradualmente; fuera de esta regin, el potencial permanece
exctamente igual que antes de la unin [2.5].
2.1.5. Unin pn.
Se denomina as a la impurificacin selectiva de un semiconductor intrnseco, ya
sea con impurezas tipo n en cierta regin y con impurezas tipo p en una regin
adyacente (Fig. 2.2a). La unin de estos semiconductores produce lo que se conoce
como una unin tipo pn (Fig. 2.2b), debido a la diferencia de las concentraciones de
portadores de carga tipo p y tipo n, existe una regin en la unin donde los huecos y
electrones mviles se han retirado dejando los iones fijos de aceptores y donadores.
Cada tomo aceptor adquiere una carga negativa y cada tomo donador una carga
positiva, de tal forma que la regin cercana a la unin es una regin con una carga
espacial significativa y un campo elctrico alto, sta se conoce como la regin de
agotamiento o la zona de carga espacial (z.c.e), mostrada en la figura 2.2c, donde se
supone que los bordes de la regin de agotamiento estn claramente definidos, en la
mayora de los casos sta es una buena aproximacin [2.5, 2.8, 2.9].
14
En la figura 2.2 se puede apreciar que al momento de unir un material tipo p con
un material del tipo n. Los electrones libres del material tipo n son ligados a los tomos
aceptores del material tipo p, quedando iones positivos en el material tipo n, as como
iones negativos en el material tipo p, generndose un potencial nterconstruido ( 0 ),
que se muestra en la Figura 2.2d, el cual se deber vencer para hacer circular una
corriente. Este fenmeno es muy similar al de un capacitor, en el que existen dos placas
paralelas con un dielctrico entre ellas, en este caso, los materiales tipo p y tipo n
actan como placas positiva y negativa de un capacitor, mientras que la unin
funcionar como dielctrico. El efecto capacitivo es no deseado en la mayor parte de
dispositivos, sin embargo es aprovechado para el funcionamiento de los transistores
CMOS [2.5, 2.8, 2.9].
Figura 2.2: Unin pn, a) Semiconductores tipo n y p, b) Unin pn, c) Campo elctrico y
zona de carga espacial y d) Potencial nterconstruido.
El potencial nterconstruido se opone a la difusin de huecos y electrones
mviles a travs de la unin en equilibrio y tiene un valor de:
0 = VT ln
N AND
,
ni2
2. 1
15
donde:
VT =
kT
26 mV a 300 K ,
q
2. 2
ni
Concentracin de portadores intrnsecos de carga, en una muestra de

semiconductor puro, siendo para el silicio 1.5 1010 cm 3 a 300 K .
NA y ND
Densidades constantes de dopado de N A atomos / cm 3 para el material

tipo p y N D atomos / cm 3 para el material tipo n.
Si la regin de agotamiento penetra una distancia X 1 en la regin del tipo p y

una distancia X 2 en la regin tipo n, entonces:
X 1N A = X 2 N D ,
2. 3
tal que la carga total por unidad de rea en cualquiera de los lados de la unin debe ser
igual, pero con signo opuesto. Utilizando la ecuacin de Poisson:
d 2V
qN A
.
= =
2
dx
2. 4
Debido a que X 1 es la distancia que penetra la regin de agotamiento en el

material tipo p, se considerar para X 1 < x < 0 , donde, es la densidad de carga, q
es la carga del electrn ( 1.6 10 19 Coulomb ), y es la permitividad del silicio
( 1.04 10 12 faradios / cm ). La permitividad se puede expresar como:
= K S 0 ,
2. 5
donde K S es la constante dielctrica del silicio, y 0 es la permitividad del espacio

libre ( 8.86 10 14 faradios / cm ). De la integracin de Poisson:
dV qN A
x + C1 ,
=
dx
2. 6
donde C1 es una constante. Sin embargo, el campo elctrico E dado por:

E =
dV
qN
= A x + C1 .
dx

2. 7
16
Dado que fuera de la regin de agotamiento el campo elctrico es cero, existe la

siguiente condicin lmite:
E =0 para x = X 1 ,
2. 8
substituyendo esta condicin en 2.7 se obtiene:

E =
qN A
dV
donde X 1 < x < 0 .
( x + X1) =
dx
2. 9
En la frmula anterior se puede observar que el campo elctrico existente en la

unin pn vara linealmente con la distancia, integrando 2.9 se obtendr:
V=
qN A x 2
( + X 1 x ) + C2 ,
2
2. 10
dada la condicin lmite anterior, se puede suponer que:

V = 0 para x = X 1 .
2. 11
Debido a que el cero del potencial es tomado de manera arbitraria como el

potencial de la regin tipo p neutral, 2.10 se reescribe como:
qN A x 2
X 12
V=
( + X 1x +
) para X 1 < x < 0 .
2
2
2. 12
En forma especfica, trataremos con el substrato tipo p, por lo que tenemos:

Vp =
qN A X 12
,
2
2. 13
Vn =
qN D X 22
.
2
2. 14
para el material tipo n tenemos:
El voltaje total a travs de la unin, con una polarizacion inversa VR aplicada es:
0 + VR = Vn + V p =
q
N A X 12 + N D X 22 .
2
2. 15
17
2.2. Transistores CMOS

Los transistores CMOS (Complementary Metal Oxide Semiconductor) tambin
se denominan MOSFET (Metal Oxide Semiconductor Field Effect Transistor),
presentan diferencias substanciales sobre los transistores bipolares tradicionales, los
cuales tienen una seal de entrada en forma de corriente y una salida en forma de
corriente, generando un consumo de energa innecesario a la entrada. El transistor
CMOS trabaja bajo el principio de un capacitor, donde la seal de entrada se da en
forma de voltaje y la seal de salida se da en forma de corriente, siendo mucho ms
eficiente que el tradicionalmente utilizado [2.33, 2.6, 2.11]. A continuacin se explica
el funcionamiento de dicho transistor.
Figura 2.3: Representaciones comunes de los transistores CMOS.

Con fines explicativos, se utilizar el diagrama de la figura 2.4, donde se puede
ver un corte seccional de un transistor NMOS, con sus terminales:
Figura 2.4: Corte seccional del transistor NMOS.
18
El transistor se polariza de las siguiente forma: se aplica un potencial en las

terminales del drenador y de la fuente, el substrato (oblea de silicio) deber encontrarse
al mismo potencial que la fuente, el potencial de control se aplicar a la compuerta. La
compuerta se encuentra separada por un dielctrico del substrato para obtener un efecto
capacitivo, cuyas placas sern el polisilicio y el substrato, este ltimo formado por la
oblea de silicio impurificada [2.5, 2.6, 2.7].
En el caso de que todos las terminales del transistor se encuentren a tierra, y solo
la compuerta est alimentada, el transistor se comportar como un capacitor, con un
valor que depender del rea de la compuerta y del espesor del dielctrico. Se genera
una regin de agotamiento debido a que los electrones libres del material de la oblea de
silicio impurificado (substrato) son atrados hacia el dielctrico (xido), produciendo
una delgada capa de electrones. De esta forma se crea una regin continua tipo n entre
la fuente y el drenador. Este canal puede ser modulado mediante incrementos o
decrementos en el voltaje de la compuerta VGS [2.5, 2.6, 2.7].
Figura 2.5: Dispositivo NMOS, con un voltaje positivo VGS aplicado, mostrando las
regiones de agotamiento y canal inducido.
Cabe resaltar que las regiones de fuente y drenaje estn separadas por dos
uniones pn, formadas por las regiones de fuente-substrato y substrato-drenaje, creando
una resistencia en extremo alta cuando el dispositivo esta apagado.
El transistor CMOS puede trabajar como fuente de corriente o como interruptor
de corriente, ambos controlados por voltaje. Para la regin de saturacin, existe un
potencial nterconstruido en la compuerta del transistor que se debe vencer para que se
forme un canal de conduccin, este potencial se denomina voltaje de ruptura. Cuando
el voltaje de fuente a drenador VGS rebasa el voltaje de ruptura VTHN se comienza a
formar un canal entre fuente y drenador.
19
La curva de comportamiento del MOSFET polarizado de la figura 2.6, se

muestra en la figura 2.7. Se observa que al aumentar VGS , se incrementa la corriente I D
que fluye a travs de las terminales de la fuente y el drenador. El caso de la regin de
trodo se da cuando V DS < VGS VTHN y la regin de saturacin se da en el caso de que
V DS VGS VTHN . Para efectos prcticos, la saturacin, se explica como un
estrechamiento del canal (Fig. 2.6) y se considera una longitud de canal y ms
pequea. Lo anterior, no es otra cosa que un aumento de electrones provenientes del
potencial aplicado al drenador, por lo tanto, el canal que se form debajo del xido se
ampla, reduciendo la resistencia elctrica, aumentando I D [2.7].
Figura 2.6: Dispositivo NMOS con voltajes de polarizacin aplicados.
Figura 2.7: Curvas caractersticas del transistor CMOS.
20
En el caso de que el sustrato, la fuente y el drenaje se encuentran aterrizados y

que existe un voltaje VGS positivo aplicado a la compuerta como se muestra en la figura
2.5, se formara un canal inducido debajo de la compuerta. La compuerta y el substrato
forman entonces las placas del capacitor con el dielctrico entre ellas (xido), se
acumula la carga positiva sobre la compuerta y la carga negativa en el substrato (para
un dispositivo tipo n). Inicialmente, la carga negativa del substrato tipo p se manifiesta
por la creacin de la regin de agotamiento y la exclusin correspondiente de huecos
bajo la compuerta tal y como se describe en la unin pn que se observa en la figura 2.5.
Para determinar el ancho de la capa de agotamiento se hace uso de las
ecuaciones 2.13 y 2.14, que describen el potencial en alguno de los materiales de la
unin pn; s el dispositivo es NMOS y por lo tanto el canal se induce en un substrato
tipo p, entonces:
qN A X 12
,
Vp =
2
2. 16
debido a que no se trata de una unin pn, se toma como el potencial de la capa de
agotamiento en la interfase de xido-silicio, la densidad de dopado en el substrato tipo
p es de N A tomos / cm 3 (que se supone constante), q es la carga del electrn y es la
permitividad del silicio. Despejando el ancho X de la capa de agotamiento bajo el
xido esta dada por:
2
X =
qN A
1/ 2
2. 17
Si la densidad de carga por unidad de superficie es:

Q = qN A X ,
2. 18
Substituyendo X en 2.18 se obtiene:

Q = 2qN A .
2. 19
Cuando el potencial en el silicio alcanza 0.3 V, que es aproximadamente dos

veces el nivel de Fermi f , ocurre el fenmeno conocido como inversin; incrementos
adicionales en el voltaje no producen cambios en el ancho de la capa de agotamiento,
sino que se induce una capa delgada de electrones en la capa de agotamiento
directamente por debajo del oxido, operando como un canal conductor entre la fuente y
el drenador, modulado por el voltaje de la compuerta.
21
En presencia de una capa de inversin y sin polarizacin en el sustrato, la regin

de agotamiento contiene una carga fija:
Qb 0 = 2qN A 2 f .
2. 20
Si se aplica un voltaje V SB de polarizacin entre la fuente y el sustrato (positivo

respecto a la fuente para dispositivos de canal n), el potencial requerido para producir
la capa de inversin se convierte en ( 2 f + VSB ) y en general la carga almacenada en la
regin de agotamiento ser:
Qb 0 = 2qN A (2 f + VSB ) .
2. 21
El voltaje de compuerta VGS requerido para producir una capa de inversin, se

conoce como voltaje de umbral VTHN y puede calcularse. Este voltaje esta formado por
varios componentes:
-Primero: para mantener la carga de la capa de agotamiento Qb se requiere de un
potencial [2 f + ox ], donde ox = (Qb / Cox ) y Cox es la capacitancia por unidad de
superficie del xido de la compuerta y se expresa en
Faradios Coulomb
.
=
m2
Volt m 2
-Segundo: existe una funcin de diferencia de trabajo ms entre el metal de la

compuerta y el silicio (potencial nterconstruido).
-Tercero: siempre existe la densidad de carga QSS (positiva) en el xido de
silicio. Esto est causado por las discontinuidades en el cristal de la interfase
SiSiO 2 y deber ser compensado por una contribucin en el voltaje de
compuerta de QSS / C ox . Por lo tanto tenemos un voltaje de umbral:
VTHN = ms + 2 f +
Qb QSS
,
Cox Cox
2. 22
Haciendo uso de las ecuaciones 2.20 y 2.21 y simplificando mediante la suma y

resta de
Qb 0
se tiene:
C ox
VTHN = VTHN 0 +
2 f + VSB 2 f ,
2. 23
22
donde VTHN 0 = ms + 2 f es el voltaje de umbral a VSB = 0 ,

=
1
Cox
2 q N A
Cox =
ox
,
t ox
2. 24
donde: ox es la permitividad del xido y tox es el espesor del xido, un valor tpico en
es 0.5V 1/ 2 y C ox = 3.5 10 4 pF / m 2 para t ox = 0.1m .
En la prctica se ajusta el valor de VTHN 0 durante el proceso, implantando
impurezas adicionales tipo p en la regin del canal a fin de obtener
VTHN 0 = 0.5 a 1.5V para dispositivos de modo incremental de canal n. Existen
dispositivos decrementales, en los cuales existe un canal conductor an para VGS = 0V ,
lo cual se consigue mediante la implantacin de impurezas tipo n en la regin del
canal, con valores tpicos de VTHN 0 = 1 a 4V . Si Qi es la densidad de carga por
unidad de superficie debido a la implantacin, entonces el voltaje de umbral, dado por
2.22 es desplazado aproximadamente Qi / Cox .
Las ecuaciones anteriores pueden ser utilizadas para calcular las caractersticas
de gran seal de un transistor NMOS. En el siguiente anlisis se tendr en cuenta que la
fuente se encuentra aterrizada y se aplican voltajes de polarizacin VGS , V DS y V SB ,
como se muestra en la figura 2.6.
En caso de que VGS sea mayor que VTHN , se creara un canal conductor y V DS
originar una corriente I D , que fluye a travs de este canal del drenaje a la fuente. El
voltaje V DS provoca una polarizacin inversa del drenador al sustrato, mayor que la
existente de la fuente al sustrato y por lo tanto en el drenaje existe una regin de
agotamiento mas ancha. Sin embargo, por razones de simplicidad se supone que la
cada de voltaje a lo largo del canal mismo es pequea y la capa de agotamiento es
constante.
A cierta distancia y a lo largo del canal de conduccin formado, el voltaje con
respecto a la fuente es V ( y ) , y en este punto, el voltaje compuerta-canal es VGS V ( y ) ,
suponiendo que ste voltaje sea mayor que el de umbral VTHN , la carga de electrones
por unidad de superficie en el canal ser:
Q1 ( y ) = Cox [VGS V ( y ) VTHN ] .
2. 25
23
La resistencia diferencial de una regin de longitud dy y ancho W esta dada por:

dR =
1
dy
,
nQI ( y ) W
2. 26
donde: n es el promedio de la movilidad del electrn ( cm 2 / V seg ). n es la relacin

entre la velocidad del electrn ( cm / seg ) y el campo elctrico ( V / cm ); en el caso de los
dispositivos de pequeo canal, la movilidad disminuye en el punto en que la velocidad
de los portadores comienza a saturarse, aumentando la resistencia efectiva y
disminuyendo la corriente de drenador.
El voltaje diferencial a lo largo del canal ser:
dV ( y ) = I D dR =
ID
dy .
W n Q I ( y )
2. 27
Si L es la longitud total, sustituyendo 2.25 en 2.27 y con la integracin

correspondiente se obtiene que:
L
VDS
I D dy = W nCox (VGS V VTHN )dV ,
2. 28
el resultado es:
ID =
n Cox W
2
2(VGS VTHN )VDS VDS
2 L
].
2. 29
Se puede definir un parmetro de transconductancia KPn para un transistor tipo n

como:
KPn = nCox =
n ox
tox
A
2 ,
V
2. 30
tal que:
ID =
KPn W
2
.
2(VGS VTHN )VDS VDS
2 L
2. 31
24
Se debe observar que existe un voltaje de compuerta VGS requerido para

producir una capa de inversin, VGS VTHN y que ser vlido slo para la regin de
trodo VDS < VGS VTHN . Conforme se incrementa VDS y se acerca al valor de VGS VTHN ,
el canal inducido se estrecha en el extremo del drenaje, al punto en que QI se aproxima
a cero, y por lo tanto, cualquier incremento en VDS produce cambios muy pequeos en
I D . Las ecuaciones para la regin de saturacin VDS VGS VTHN se obtienen al
substituir VDS = (VGS VTHN ) , obteniendo:
ID =
KPn W
(VGS VTHN )2 .
2 L
2. 32
Es necesario comprender que aumentos excesivos en VDS , producirn la

destruccin del dispositivo.
La corriente de drenaje en la regin de estrechamiento vara ligeramente
conforme vara el voltaje del drenaje. Esto se debe a la presencia de una regin de
agotamiento en el canal, en el extremo del drenaje y la regin misma del drenaje. Si
X d es el ancho de esta capa de agotamiento, entonces la longitud eficaz del canal est
dada por:
Lef = L X d .
2. 33
Si en la ecuacin 2.32 se utiliza Lef en lugar de L , para la regin de

estrechamiento, se obtendr una frmula ms precisa:
ID =
KPn W
(VGS VTHN )2 .
2 Lef
2. 34
El ancho de la capa de agotamiento aumenta al incrementarse VDS , este efecto se

denomina modulacin de longitud de canal, por lo tanto X d y Lef son funciones de VDS ,
tal que I D vara con relacin a VDS . Derivando 2.34 con respecto a VDS :
dLef
KP W
I D
2
,
= n 2 (VGS VTHN )
2 Lef
dVDS
VDS
2. 35
25
se tiene:
1 dX d
I D
= ID
,
VDS
Lef dVDS
2. 36
y es comn definir:
c =
1 dX d
,
Lef dX DS
2. 37
donde c es el parmetro de modulacin de longitud de canal, tpicamente est en el

rango de 0.1 para dispositivos de canal corto, 0.005 para dispositivos de canal largo,
asumindose 0 para aplicaciones digitales. Estos valores se obtienen de manera
experimental, cambiando de acuerdo a la tecnologa que se utilice y al diseo del
dispositivo. La distribucin de campo en la regin del drenaje no es en una dimensin,
influyen tambin tanto la diferencia de potencial entre la compuerta y el canal, como
entre la compuerta y el drenaje, introduciendo con ello una componente perpendicular
a la distribucin del campo, por lo que se desarrollan valores efectivos a partir de datos
experimentales. Introduciendo este parmetro, la ecuacin 2.34 puede ser reescrita
como:
ID =
KPn W
(VGS VTHN )2 1 + 1 (VDS VDS , sat ) ,
2 L
c
2. 38
lo cual define las caractersticas I V del dispositivo MOS.

2.2.1 Modelo de pequea seal del transistor MOS en saturacin
Anteriormente, se encontraron las ecuaciones para gran seal, en lo subsecuente
se analizarn las ecuaciones del MOSFET en la regin de saturacin o estrechamiento
total. Retomando las ecuaciones 2.37 y 2.23, de 2.23 denota que el voltaje V SB fuentesubstrato afecta a VTHN , debido a que el substrato acta como una segunda compuerta,
este efecto se denomina efecto de cuerpo. En consecuencia, I D es una funcin de VGS y
de V SB , por lo que en el modelo de pequea seal se hace uso de dos generadores de
trasconductancia (dos fuentes de corriente controladas por voltaje). Las variaciones en
V SB hacen que fluya la corriente G mbVbs del drenador al substrato. El substrato de un
dispositivo tipo n siempre se encuentra conectado al voltaje de alimentacin mas
negativo. En lo subsecuente, se despreciarn las resistencias por contacto y las
componentes parsitas de C.A. en la alimentacin.
26
Los parmetros de la figura 2.8 muestran el circuito equivalente de pequea

seal de un MOSFET.
Figura 2.8: Circuito equivalente de pequea seal del transistor MOSFET

La transconductancia del circuito representado en la figura 2.8, se determina a
partir de la diferenciacin de la ecuacin 2.38:
gm =
donde =
W
I D
= KPn (VGS VTHN )(1 + VDS ) ,
L
VGS
2. 39
1
. Si VDS << 1 , entonces:
c
g m = KPn
W
(VGS VTHN ) = 2 KPn W I D ,
L
L
2. 40
de esta forma, la transconductancia del dispositivo MOS depende de la corriente de

polarizacin y de la relacin W / L (tambin del espesor del xido va KPn ).
De manera similar, la transconductancia debida a la polarizacin del substrato
ser:
gm =
W
I D
V
= KPn (VGS VTHN )(1 + VDS , sat ) THN .
L
VBS
VBS
2. 41
27
De 2.23 se sabe que:

VTHN
=
= xthb ,
VVS
2 2 f + VSB
2. 42
donde se introduce un parmetro xthb , que es igual a la relacin de cambio de voltaje de

umbral en relacin al voltaje de polarizacin del cuerpo.
La capacitancia por unidad de rea, se define por la capacitancia de la regin de
agotamiento, de tal forma que existe una carga Q dependiente del voltaje, asociada con
la regin de agotamiento. La capacitancia a pequea seal C j se calcula como:
Cj =
dQ
dQ dX 1
,
=
dV R dX 1 dV R
2. 43
donde:
dQ = Aq N A dX 1 ,
2. 44
siendo A el rea de la seccin transversal de la unin.

Es necesario conocer la razn de cambio en el ancho de la capa de agotamiento
en la regin tipo p con respecto al voltaje de polarizacin para determinar la
capacitancia asociada al clculo de pequea seal, substituyendo 2.3 en 2.15 se
obtiene:
0 + VR =
qX 12 N A
2
N
1 + A .
ND
2. 45
Despejando la penetracin de la capa de agotamiento X 1 en la regin tipo p:
2 ( + V )
0
R
X1 =
N
A
qN A (1 + N )
D
1/ 2
2. 46
28
Derivando 2.46 con respecto a VR . La razn de cambio es:
dX 1
=
dVR 2qN (1 + N A )( + V )
A
0
R
ND
1/ 2
2. 47
La ecuacin anterior fue derivada para el caso de la polarizacin inversa VR

aplicada al diodo, sin embargo, es vlida para voltajes de polarizacin positivos,
siempre que el flujo de corriente directa sea pequeo.
Si VD representa la polarizacin en la unin (positivo para la polarizacin
directa y negativo para la polarizacin inversa), la capacitancia se encontrar utilizando
2.46 y 2.47 en 2.54 donde VD = VR :
q N A N D
C j = A
2( N A + N D )
=
C j0
V
1 D
0
1/ 2
0 VD
2. 48
2. 49
donde C j 0 es el valor de C j para VD = 0 , suponiendo un dopado constante en las

regiones de tipo p y tipo n, sin embargo, en uniones difusas se utilizan dopados
graduales.
El parmetro de relacin de cambio de voltaje de umbral con respecto al voltaje
de polarizacin del cuerpo xthb , se encontrar substituyendo 2.24 en 2.42 y utilizando
2.48, tal que x = C js / C ox , donde, C js es la capacitancia por unidad de rea en la regin
de agotamiento debajo del canal, suponiendo una unin con un potencial
interconstruido 0 = 2 f .
Con la substitucin de 2.42 en 2.41 se obtiene la transconductancia:
gm =
KPn
W
(VGS VTHN )(1 + VDS )
L
,
2 2 f + VSB
2. 50
29
en el caso de que VDS << 1 :

W
ID
L
.
2( 2 f + VSB )
KPn
gm =
2. 51
Un valor importante es la relacin:

g mb
=
= xthb .
g m 2 2 f + VSB
2. 52
La resistencia de salida en pequea seal se obtiene de:

I
r0 = D
VDS
L dX d
= ef
I D dV DS
2. 53
utilizando 2.37:
r0 =
c
ID
2. 54
C sb y C db son capacitancias parsitas de la regin de agotamiento entre el
sustrato y las regiones de la fuente y drenaje, respectivamente, utilizando 2.48 y 2.49 se

pueden expresar como:
C sb =
C db =
C sb0
VSB
1 +
2. 55
1/ 2
C db0
1/ 2
VDB
1 +
2. 56
si C ox es la capacitancia del xido por unidad de rea de la compuerta del canal,

entonces la capacitancia total por debajo de la compuerta es C oxWL . Esta capacitancia
es intrnseca a la operacin del dispositivo, se divide de igual forma entre la fuente y el
drenaje, de forma que C gs = C gd = 1 / 2C oxWL .
30
Cabe observar que durante la saturacin, el canal se estrecha en el extremo del

drenador y el potencial del drenador ejerce poca influencia, ya sea sobre el canal o
sobre la carga de la compuerta, consecuentemente C gd es esencialmente cero y su valor
depende de una contribucin parsita constante de la capacitancia del xido, debido al
traslape en la regin de compuerta sobre la regin de drenaje.
El valor de C gs , en la regin de saturacin, se debe calcular a partir de la carga
total almacenada en el canal a partir de integrar 2.25:
QT = WC ox [VGS V ( y ) VTHN ]dy .
L
2. 57
Substituyendo para dy / dV de la ecuacin 2.28 en 2.57:

QT =
W 2Cox2 n
ID
VGS VTHN
(VGS V VTHN )2 dV ,
2. 58
donde los lmites corresponden a y = L y a V = (VGS VTHN ) en saturacin, mediante la

solucin de 2.58 y el uso de 2.30 y 2.32 se obtiene:
2
QT = WLC ox (VGS VTHN ) ,
3
2. 59
por lo tanto:
C gs =
QT
2
= WLC ox .
VGS 3
2. 60
Se debe considerar que existe un traslape de la compuerta sobre la regin de la

fuente, propiciando con ello una capacitancia parsita, sin embargo en clculos
manuales es comnmente despreciada.
El circuito equivalente al transistor CMOS (Fig. 2.8), muestra una entrada que
no se encuentra conectada directamente al circuito, esto se debe a que es un dispositivo
controlado nicamente por voltaje, siendo g m una ganancia de Vgs en forma de
corriente.
31
2.3. Teorema de Miller

Cualquier impedancia que se encuentra conectada entre la salida y la entrada de
un amplificador de voltaje ser dividida en dos, una correspondiente a la entrada y otra
a la salida. La impedancia de entrada se multiplica por un factor de (1 Av ) y la de
salida por un factor (1 Av 1 ) , donde, Av es la ganancia del amplificador. Las
componentes capacitvas de la impedancia de entrada Z in y la de la impedancia de
salida Z out , se conocen como capacitancias de Miller y se suponen localizadas entre la
entrada y la tierra y entre la salida y tierra respectivamente, como se muestra en la
figura 2.9 [2.4].
Lo anterior, se conoce tambin como Aproximacin de Miller debido a que se
asume que la corriente de retroalimentacin es pequea. Bajo la mayor parte de
situaciones sta es una excelente aproximacin [2.4].
Figura 2.9: Descripcin general de la Aproximacin de Miller.
Examinando las implicaciones fsicas de la Aproximacin de Miller, se observa

que la impedancia se multiplica por (aproximadamente) la ganancia de voltaje del
amplificador. La capacitancia tiene un efecto mayor debido a que el voltaje es
amplificado en una terminal del capacitor. Por lo tanto, la carga que se debe
suministrar a dicho capacitor es mucho mayor que la carga que se requerira si el
capacitor estuviera simplemente conectado entre la entrada y la tierra fsica. La
Aproximacin de Miller obtiene el valor efectivo del capacitor que se encuentra
conectado entre la salida y la entrada del amplificador de voltaje y lo coloca entre la
entrada y la tierra fsica. El valor efectivo del capacitor es mucho mayor que el valor
original, puesto que se incrementa el voltaje que cruza a travs de l, debido a la
amplificacin [2.4].
32
2.4. Conclusiones
Las frmulas anteriores muestran el comportamiento de los dispositivos MOS
mediante frmulas sencillas. En el diseo manual, se utilizan clculos ms simples,
dependiendo de pocos factores y de las dimensiones del transistor, fungiendo como una
gua. En la simulacin, se utilizan gran cantidad de factores y frmulas complejas.
Debido a que los transistores CMOS tienen una ganancia g m con respecto a Vgs
en forma de corriente, existen lmites de conduccin y alimentacin, acotados por el
valor del potencial VDS . La seal de entrada deber ser estar acotada, de tal forma que
al ser amplificada por la ganancia no rebase los lmites de conduccin de corriente, ni
los lmites de alimentacin. En caso de que el voltaje de compuerta y/o el voltaje VDS
rebasen dichos limites, se podra daar el transistor o deformar la seal al grado de
convertir el transistor en un interruptor; este tipo de entrada acotada se denomina
entrada de pequea seal.
Existen otros fenmenos asociados a estos dispositivos, que por lo general son
indeseables para el usuario. En el caso de que el rea de la compuerta sea demasiado
grande, la capacitancia aumentar y por lo tanto las seales que estn por arriba de
cierta frecuencia sern atenuadas. En caso de que la longitud del canal sea demasiado
corta, tendremos fenmenos de conduccin por deriva.
Este captulo permite determinar las dimensiones de los transistores CMOS, las
cuales dependen de la polarizacion y de la corriente necesarias para la aplicacin,
pudiendo determinar las caractersticas de conduccin debidas al diseo.
33
2.5. Bibliografa
2.1Jos Lus Gonzlez Vidal, Aplicacin de estructuras micro-electro-mecnicas
(MEMS) con tecnologa CMOS para sensores de parmetros fsicos, Tesis de
2.2J. Vac. Sci. Techno. B, vol. 6, no. 6, Nov-Dic 1988, pp 1809-1813.
2.3American Institute of Physics. IEEE Electron Devices Meeting, 1986, pp 176179.
2.4Roger T. Howe y Charles G. Sodini, Microelectronics, an integrated approach,
Prentice Hall. Ao 1997.
2.5Yannks P. Tsiviois, Operation and Modeling of the MOS Transistor.
2.6R Jacob Baker, Harry W. Li and David y E. Boyce, CMOS Circuit Design,
Layout, and Simulation. Department of EE. Microelectronics Research Center.
IEEE PRESS. Ao 1998.
2.7Paul R. Gray, Anlisis y Diseo de Circuitos Integrados Analgicos. Robert G.
Meyer. Prentice Hall. Ao 1993.
2.8M.V. Shalimova, Fsica de los Semiconductores, Editorial Mir. 1975.
2.9E.F. Shubert. Renssealer Polytechnic Institute. Troy, New York. 2005.
2.10 Physical Foundations of Solid-State Devices. E. F. Schubert. Rensseler
Polytechnic Institute. Troy, New York. 2005 Edition.
2.12 Design of Analog CMOS Integrated Circuits. Behzad Razavi Professor of
Electrical Engineering. University of California, Los Angeles. 2001. McGrawHill Higher Education.
2.13 Victor Giurgiutiu, Sergey Edgard Lyshevsk, MICROMECHATRONICS.
Modelling, Analysis, and Design with MATLAB, CRC PRESS.
Captulo 3
Diseo de un amplificador operacional y
etapa de adecuacin de seal
3.1. Introduccin
El amplificador operacional es comnmente conocido como OPAMP
(Operational Amplifier), se trata de una pieza fundamental en el diseo de circuitos
integrados analgicos y en ocasiones en aplicaciones digitales, su funcin es obtener la
diferencia entre dos seales en forma de voltaje, sea cual sea su naturaleza. Puede ser
modificado para realizar la suma, integracin, diferenciacin y logaritmo, resultando en
las aplicaciones mas conocidas, que son: amplificador inversor o no inversor, filtros,
convertidores lineales V I , rectificadores, detectores de picos, amplificador de carga,
amplificador logartmico, seguidor de voltaje, fuentes de alimentacin regulada, entre
otros muchos [3.6-3.10].
El OPAMP representa, en esencia, un circuito electrnico de alta ganancia
destinado a amplificar la diferencia entre los voltajes aplicados a sus dos terminales de
entrada, comnmente llamadas entradas inversora (-) y no inversora (+).
En forma simple, un OPAMP constituye un amplificador diferencial compuesto,
por ejemplo, de un par complementario de transistores MOS, controlados por una
fuente de corriente constante. los BJT y los JFET pueden ser tambin utilizados como
pares diferenciales. En la figura 3.1 se muestra el diagrama a bloques de un
amplificador operacional.
Su utilidad, la gran variedad de configuraciones posibles, su adaptabilidad, bajo
consumo y la facilidad de polarizacin, hacen de ste, un elemento casi imprescindible
en cualquier aplicacin analgica.
35
3. Diseo de un amplificador operacional y etapa de adecuacin de seal
36
Figura. 3.1: Amplificador operacional de dos etapas con buffer de salida.

El OPAMP esta constituido por tres etapas, la primera etapa es un amplificador
diferencial, seguido de una etapa de ganancia, como puede ser una etapa de fuente
comn, y finalmente un buffer de salida o etapa de alta ganancia. En caso de que el
amplificador se disee para manejar slo cargas capacitivas pequeas, la ltima etapa
no se utilizar, sin embargo, si ha de trabajar con grandes cargas resistivas o
capacitvas, se deber incluir en el diseo. En lo subsecuente se explicar de forma ms
detallada la seleccin y clculo del OPAMP dirigido a una aplicacin especfica, cuyos
requerimientos sern definidos, en este caso, por el sensor de gases [3.6, 3.7].
3.1.1. Primera etapa del OPAMP
Un amplificador diferencial no es otra cosa que un sistema de dos entradas con
una salida, las entradas se dan en forma de voltajes, una entrada esta negada con
respecto a la otra, por lo que el circuito obtendr una diferencia entre los voltajes de
entrada. La diferencia ser amplificada dependiendo de una ganancia prevista desde su
diseo, la cual deber ser tal, que satisfaga los requerimientos de la carga, la seal de
entrada, la corriente consumida, la seal de salida y la frecuencia mxima de la seal
de entrada [3.6].
3.1.2. Segunda etapa del OPAMP
A grandes rasgos es una etapa de alta ganancia que permite amplificar la seal
entregada por el amplificador diferencial, reflejndose en una ganancia en corriente; se
utiliza para evitar interacciones de la carga con respecto a la salida del amplificador
diferencial. Permite la conexin de la etapa de salida y una compensacin en alta
frecuencia. Como se explicar posteriormente, la frecuencia afecta la ganancia y la fase
del OPAMP; en caso de no existir un buen diseo y/o compensacin, podra
comportarse como un sistema con retroalimentacin positiva, es decir, teniendo una
ganancia mayor a uno cuando la fase se invierta debido a la alta frecuencia [3.6-3.8].
37
3.1.3. Etapa de salida

La etapa de salida es til cuando se requiere manejar corrientes ms elevadas,
debido a cargas resistivas o capacitvas altas, de lo contrario, como sera el caso de que
existiera una etapa de conversin A/D, sta no sera necesaria.
3.2. Diseo del OPAMP.

En el diseo de un amplificador operacional se debe conocer el funcionamiento,
diseo, configuraciones y ecuaciones para el clculo manual, siendo stas, mucho ms
sencillas y con menor nmero de factores que las utilizadas en el clculo y simulacin
computacional, aunque son una buena gua en diseo. En lo subsecuente, se analizarn
las configuraciones que componen un OPAMP y a partir de las ecuaciones que rigen a
stas, se harn los ajustes necesarios para cumplir con los requisitos de polarizacin.
3.2.1 Metodologa de ajuste

El proceso de diseo de circuitos CMOS consiste en definir las entradas y
salidas del circuito, realizar los clculos manuales, simular del circuito, efectuar el
diseo de fabricacin (Layout), simulacin incluyendo efectos parsitos, reevaluacin
de las entradas y salidas del sistema, fabricacin y pruebas finales. Las
especificaciones del circuito cambian conforme el diseo evoluciona.
Las especificaciones se determinan por el costo de fabricacin, un alto
desempeo, cambios en el mercado posible para el circuito o simplemente el cambio de
las necesidades del cliente. En la mayor parte de los casos, cambios mayores en el
diseo del circuito no son posibles una vez que el circuito ha sido fabricado.
El proceso de diseo parte de los clculos manuales para llegar a la simulacin
computacional. Una vez en este punto, los parmetros se ajustan de acuerdo a las
necesidades de polarizacion. El ajuste en un parmetro afectar la polarizacion de todos
los dispositivos. Al ajustar un parmetro, se deben calcular las dimensiones de todos
los transistores en base a la nueva polarizacion, posteriormente, se simula el circuito.
El proceso anterior se repite continuamente hasta obtener resultados satisfactorios. En
este punto, se puede realizar el Layout y la simulacin en base al diseo de fabricacin.
No es hasta obtener resultados convenientes en el Layout, cuando se procede a la
fabricacin. La siguiente figura muestra la metodologa de ajuste de parmetros:
38
Figura 3.2: Metodologa de ajuste de parmetros.
3.2.2. Espejo de corriente

Para entender la etapa del amplificador diferencial se debe entender la
configuracin de espejo de corriente, esta configuracin es muy utilizada en el diseo
de circuitos, en la figura 3.3 se muestra dicha configuracin:
Figura 3.3: Configuracin y representacin de espejo de corriente.
39
Idealmente, la impedancia de salida r0 ser infinita y capaz de generar una

corriente constante en una amplia gama de voltajes, sin embargo, existen lmites de r0
y se debe delimitar la salida para mantener a los dispositivos MOS en saturacin.
De la figura 3.3 se observa que la corriente I D1 que fluye a travs de M 1 ,
corresponde al voltaje VGS . Suponiendo que ambos transistores son idnticos y por lo
tanto, lo son sus caractersticas elctricas y se sabe que VGS1 = VGS 2 , entonces la
corriente que fluye a travs de M 1 ser la misma que por M 2 . En caso no ser
idnticos, la corriente que fluye por M 2 ser un mltiplo de la corriente que fluye por
M 1 . La corriente I D1 esta dada por:
I D1 =
V DD VGS V SS
,
R
3. 1
donde, V DD es el voltaje de alimentacin, VGS es la cada de voltaje en el transistor y

V SS es el voltaje ms negativo de alimentacin del circuito, R es la resistencia que
determinar el valor de la corriente base I D1 . Cabe hacer notar, que para fines de
diseo se retoma la ecuacin 2.32, observando que V DS (VGS VTHN ) , de tal manera
que el transistor se encuentra en la regin de saturacin. I D1 esta dada por:
I D1 =
KPn W1
(VGS1 VTHN )2 = 1 (VGS1 VTHN )2
2 L1
2
3. 2
y la salida de corriente I D 2 , asumiendo que M 2 esta en saturacin, se define mediante:

I D2 = I o =
KPn W 2
(VGS 2 VTHN ) 2 = 2 (VGS 2 VTHN ) 2 ,

2 L2
2
3. 3
tal que VGS1 = VGS 2 , por lo tanto, la relacin entre las corrientes de drenador es:
I D1 W2 / L2 W2 L1 2
.
=
=
=
I D 2 W1 / L1 W1L2 1
3. 4
La ecuacin anterior muestra como ajustar la relacin W / L para obtener la salida de

corriente deseada I D 2 . Sin embargo, sta ecuacin, no muestra la relacin entre la
salida de corriente I D1 y el voltaje a travs de M 2 , sta se obtiene resolviendo:
I D1 =
V DD VGS1 V SS KPn W1
=
(VGS1 VTHN ) 2 .
R
2 L1
3. 5
40
Existe un requisito mnimo de corriente en M 2 para que ste permanezca en

saturacin Vmin = VDSsat VGS VTHN . La resistencia de salida de la fuente de corriente es
simplemente la resistencia de salida de M 2 y se calcula mediante 2.37:
ro 2 =
c2 c2
=
Io
I D2
3. 6
De las ecuaciones 3.4 y 3.5, se puede observar que las variables L1 , L2 , W1 , W2

y VGS se encuentran disponibles para el diseo, se eligen los valores de VGS y L ,
despus se selecciona una W adecuada con el fin de conseguir la corriente deseada
escogiendo las longitudes L iguales para todos los transistores. Usando la ecuacin
3.4, se encuentra la siguiente relacin:
I D 2 W2
.
=
I D1 W1
3. 7
En aplicaciones analgicas es muy importante mantener la resistencia de salida

lo ms alta posible, reducir los efectos de longitud de canal y modulacin de
movilidad, lo cual se logra incrementando la longitud del canal o en el diseo suponer
un VGS cercano a VTHN , ya que en caso de suponerlo mas grande, el transistor entra en la
regin de trodo demasiado pronto, debiendo suponer VGS unos cientos de mili volts
por arriba de VTHN [3.6-3.8].
3.2.3. Amplificador diferencial

Se denomina as, debido a que amplifica la diferencia entre dos seales, siendo
una configuracin fundamental en el diseo de circuitos integrados.
Existen tres tipos bsicos de amplificador diferencial y se clasifican segn su
configuracin en: par fuente acoplada, par cruzado fuente acoplada y amplificador
diferencial de corriente. En este caso, se utiliza el par fuente acoplada, con carga de
fuente de corriente. Esta configuracin atena las altas frecuencias, pero gana en
simplicidad y alta ganancia con respecto al amplificador par cruzado. Dada la
naturaleza del sensor, estas caractersticas son excelentes para el diseo, debido a que
el proceso a sensar es bastante lento (diez muestras por minuto mximo). La ganancia
requerida es muy alta puesto que el sensor vara hasta en dos rdenes de magnitud. El
costo de produccin del diseo disminuye debido a su simplicidad. No se utilizar el
amplificador diferencial de corriente porque se desea manejar seales de voltaje [3.63.8, 3.14].
41
Figura 3.4: Amplificador diferencial con carga de fuente de corriente.

El par fuente esta formado por M 1 y M 2 , se muestra en la figura 3.5, mientras el
espejo de corriente formado por M 5 y M 6 provee una corriente I SS al par.
Figura 3.5: Amplificador diferencial.

En el subsecuente anlisis, se asumir que M 1 y M 2 son del mismo tamao,
KPn W12
, que por el momento no existe carga de
L12
= V SS , que las entradas estn en un rango de VDD a VSS ,
tipo n, por lo tanto 1 = 2 = =
fuente de corriente, que V DD

tierra ( ground ) = VDD VSS , as, la corriente a travs de M 1 y M 2 , tomando en cuenta
las componentes de C.A. y C.D. est dada por:
I SS = i D1 + i D 2 .
3. 8
42
Los voltajes de entrada en las compuertas de M 1 y M 2 se pueden nombrar como

v I 1 y v I 2 , donde la diferencia de voltajes debida a la configuracin es:
v DI = v I 1 v I 2 = v GS1 v GS 2 .
3. 9
En trminos de C.A. y C.D. la diferencia de los voltajes de entrada v DI ser:

v DI = VGS1 v gs1 = VGS 2 v gs 2 .
3. 10
Cuando las compuertas de M 1 y M 2 se encuentran a tierra la corriente es:

I D1 = I D 2 =
I SS
.
2
3. 11
Conociendo la ecuacin que rige la corriente de un MOSFET en saturacin:

ID =
(vGS VTHN )2 ,
2
3. 12
la diferencia de entrada de voltajes se reescribe como:

v DI =
i D1 i D 2 .
3. 13
Mediante las ecuaciones 3.8 y 3.13, se encuentra la relacin de la corriente de drenador

para los MOSFETs en saturacin, en trminos de la diferencia de voltaje ( v DI > 0 ):
i D1
I
= SS 1 +
2
2
4
v DI
2 v DI
2
I
SS 4 I SS
3. 14
iD2
I
= SS 1
2
2
4
v DI
2 v DI
2
I
SS 4 I SS
3. 15
43
Para entender el funcionamiento del amplificador diferencial, supngase que

v I 2 = 0 , es decir, la compuerta de M 2 se encuentra a tierra, por tanto v I 1 = v DI . Si la
compuerta de M 1 se conecta a V DD , M 2 no conduce corriente e I SS fluye slo por M 1 ,
por lo que M 2 sale de la regin de saturacin. A la diferencia mxima de voltajes en la
compuerta de M 1 , que bajo las condiciones anteriores, provoca que la corriente en M 2
sea tal que ste comience a salir de saturacin se denomina v DIMAX [3.6].
v DIMAX se calcula como:
v DIMAX =
2 I SS
.
3. 16
Este resultado se puede aplicar al caso de que v I 2 > 0 , que no es otra cosa que la
mxima diferencia de potencial entre las compuertas de M 1 y M 2 :
v DIMAX = v I 1 v I 2 =
2 I SS
.
3. 17
De lo anterior, y de las consideraciones que describen a M 1 y M 2 como

idnticos, se puede deducir que la mnima diferencia de voltaje cuando toda la
corriente fluye por M 2 , se da por:
v DIMIN =
2 I SS
,
3. 18
de esta ecuacin, se pueden calcular los lmites de voltaje en la entrada de las

compuertas de M 1 y M 2 que aseguraran la correcta operacin del amplificador
diferencial.
La transconductancia del amplificador diferencial se calcula como la diferencial
de la corriente de salida con respecto al voltaje de entrada, con M 1 y M 2 en saturacin.
Utilizando las ecuaciones 3.11 y 3.17 se obtiene:
Gm =
I /2
di D1
= SS
=
dv DI
2 I SS
2 I SS
4
gm
.
4
3. 19
De la ecuacin anterior se desprende que, la transconductancia aumenta

incrementando I SS o haciendo W en M 1 y M 2 ms grande.
44
3.2.3.1. Carga de fuente de corriente

La configuracin de amplificador diferencial es comnmente usada con una
fuente de corriente como carga (Fig. 3.4). Se considera que las compuertas de M 1 y
M 2 se encuentran a tierra, la corriente I SS / 2 fluye por igual en M 1 , M 2 , M 3 y M 4 , el
voltaje de drenador de M 4 se encuentra al mismo potencial que la compuerta de M 3 y
M 4 (as como el drenador de M 3 ) y por lo tanto, la diferencia de potencial entre M 1 y
M 2 es cero. El hecho de que el drenador de M 4 se encuentre al mismo potencial que la
compuerta de M 3 se aprovecha para alimentar la siguiente etapa a un nivel de corriente
particular.
La seleccin del tamao de los dispositivos se realiza de la misma manera que el
espejo de corriente. Se fija una L , que en este caso ser de 3.75m para un diseo en la
tecnologa AMIS 1.5 y se determina el ancho W mediante el voltaje fuentecompuerta de los MOSFET, que para este diseo, VGS tendr como mnimo un valor de
1.2V .
En este amplificador diferencial, se utilizarn transistores tipo n, que tienen
menor capacitancia en las fuentes que los tipo p. A pesar de que se incrementa VTHN en
M 1 y M 2 a aproximadamente 1.2V e implica que VGS tendr un valor de 1.5V o 0.3V
por arriba de VTHN , se compensa debido al efecto de cuerpo. El uso de par tipo p se hace
con la intencin de eliminar el efecto de cuerpo (donde el substrato funciona como una
segunda compuerta), sin embargo, este efecto es indeseable, debido a que provocan la
falta de saturacin en el par.
Hasta este momento, se ha considerado la diferencia entre las entradas v I 1 y v I 2 ,
y en lo subsecuente ser necesario describir el rango de operacin cuando ambas
entradas se encuentren al mismo potencial, es decir, el rango en modo comn (CMR),
que es el rango mnimo y mximo de voltaje que provoca que los transistores
permanezcan en saturacin.
v IMIN es el voltaje mnimo para mantener a M 6 en saturacin que se obtiene
sumando el voltaje existente desde V SS hasta la salida del amplificador diferencial,

asumiendo a M 1 y M 2 en saturacin, esto es:
v IMIN
VGS de M 1 o M 2
6
47
4 48
4
Iss
=
+ VTHN +
1
VDS 6 =VGS 6 VTHN
678
2 I SS
6
+ V SS .
3. 20
45
El mximo voltaje de entrada comn v IMAX , ocurre cuando M 1 y M 2 entran en

la regin de trodo:
v DS1 = VGS1 VTHN V D1 = VG1 VTHN .
3. 21
Si VG1 = v IMAX :
v IMAX = V DD
SG 3
644V7
44
8
Iss
+ VTHP + VTHN .
1
3. 22
El rango de entrada en modo comn que asegurara un funcionamiento lineal

para amplificadores diferenciales a base de MOSFETs es:
CMR (positivo) = v IMAX
CMR (negativo) = v IMIN .
En las ecuaciones anteriores, se ignor el efecto de cuerpo, la omisin se
justifica con la utilizacin de MOSFETs tipo n, los cuales, en una oblea tipo p,
permiten que los transistores entren en saturacin antes de lo predicho, siendo estas
ecuaciones tiles slo como gua en el diseo manual, lo cual deber ser sustentado por
simulaciones computacionales.
Ahora se determinar la ganancia de pequea seal para el amplificador de la
figura 3.4, asumiendo que la compuerta de M 2 se encuentra conectada a una fuente de
C.A. ajustada a 0V, el voltaje de entrada est dado por:
v i1 = v gs1 v gs 2 = i d 1
1
1
,
id 2
g m1
g m2
3. 23
donde, se utilizan las ecuaciones de transconductancia. En caso de que la corriente

alterna en el drenador de M 6 es igual a cero:
i d 1 = v gs1 v gs 2 = i d y g m1 = g m 2 = g m ,
3. 24
por lo tanto,
2
v i1 = i d
gm
3. 25
46
El funcionamiento del amplificador diferencial es un concepto difcil de

entender, aunque el uso de las ecuaciones permite conocer el comportamiento de la
configuracin. Es necesario entenderlo de manera intuitiva, por lo que en lo
consecutivo, se explicar su funcionamiento.
Existe una alimentacin tal que V DD = V SS (fig. 3.4) y una fuente de corriente
constante I SS , se sabe que si los transistores M 1 y M 2 se encuentran a tierra, fluye la
misma corriente por M 1 , M 2 , M 3 y M 4 . Ahora bien, si el voltaje de entrada de la
compuerta del transistor M 1 aumenta, se incrementa la corriente I d 1 que fluye a travs
de M 1 y M 3 (Fig. 3.5). Si I SS = I d1 + I d 2 e I SS es constante, el espejo de corriente
genera una corriente en M 4 idntica a la existente en M 3 , lo cual se contrapone a la
idea de la disminucin de la corriente I d 2 , por lo que se considera que existe una
corriente en sentido contrario en M 2 , como lo muestra la figura 3.6, de tal manera que
la corriente total es llevada a la resistencia del nodo de salida [3.6].
Figura 3.6: Corrientes a travs de un amplificador diferencial.

De la ecuacin 2.37, la resistencia en el drenador de M 4 esta dada por la
ecuacin 3.26, donde = 1 / c .
ro 4 =
c
1
.
=
I D I D
3. 26
Del circuito se puede concluir que la resistencia en el drenador de M 2 es:

R D 2 = ro 2 (1 + g m 2
1
) ro 2 .
g m1
3. 27
47
La ganancia en voltaje del amplificador diferencial ser:

Av =
2i d (ro 2 ro 4 )
v out
v out
=
=
= g m (ro 2 ro 4 ) ,
2
v i1 v i1 v i 2
id
gm
3. 28
tal que:
Av =
( 2 + 4 )
I SS
3. 29
En otras palabras, si se disminuye la corriente de polarizacin del par, se incrementa la

ganancia a costa de disminuir la frecuencia mxima y el tiempo de respuesta del
dispositivo.
El tiempo de respuesta est dado en funcin de la capacitancia de salida, la cual
se pude determinar aplicando una capacitancia C L como carga, donde:
dV I SS
(V / s ) .
=
dt C L
3. 30
Observando la figura 3.7, se puede ver que si se aplica una entrada escaln en la
compuerta de M 1 , M 2 se apagar y la corriente I SS circular a travs de M 1 , M 3 y
M 4 , por lo tanto, la ecuacin anterior describe la razn mxima de carga de la
capacitancia C L . Cuando el capacitor esta completamente cargado el transistor M 4 se
apaga, circulando una corriente I SS a travs de M 1 y M 3 .
Figura 3.7: Limitaciones de respuesta del amplificador diferencial.
48
Considerando la figura 3.8, la resistencia del nodo de salida es aproximadamente

(ro2 ro4 ) y la capacitancia esta dada por:
C TOT = C L + C db 4 + C gd 4 + C db 2 + C gd 2 .
3. 31
Figura 3.8: Capacitancias en el nodo de salida del amplificador diferencial.

La constante de tiempo en el nodo de salida esta dada por:
out = (ro 2 ro 4 ) C tot .
3. 32
Un aspecto importante de un amplificador diferencial es el rechazo de una seal

comn a ambas entradas. Considerando el circuito de la figura 3.9 y debido a que la
entrada no es una seal diferencial, el nodo de la fuente no podr ser considerado como
tierra fsica para acoplar una fuente de C.A, la fuente de corriente que alimenta a M 1 y
M 2 se remplaza por una resistencia equivalente en pequea seal. Se aplica una seal
de C.A. idntica en las compuertas de M 1 y M 2 , se puede calcular la ganancia en
modo comn. El voltaje de entrada en C.A. en modo comn de pequea seal v c se
escribir como:
v c = v gs1, 2 + 2i d ro 6 ,
3. 33
donde M 1 y M 2 proveen una corriente i d , que fluye a travs de la resistencia que

representa la fuente de corriente ro 6 , as, la ecuacin se puede reescribir como:
1
v c = i d
+ 2ro 6 i d 2ro 6 .
gm
3. 34
49
El voltaje de salida dada la simetra del circuito esta dado por:

v out = i d
1
1
.
= i d
g m3
g m4
3. 35
Figura 3.9: Amplificador diferencial con entrada comn.

La ganancia en modo comn, asumiendo que g m3 = g m 4 , es:
Ac =
v out
1 / g m4
1
.
=
=
vc
2ro 6
2 g m 4 ro 6
3. 36
La ganancia en modo comn puede ser disminuida (idealmente es cero) incrementando

la resistencia de salida de la fuente de corriente que se encuentra conectada al par
diferencial. La ganancia en modo diferencial est dada por la ecuacin 3.28, la razn de
rechazo en modo comn, en decibeles, del amplificador esta dada por:
CMRR = 20 log
Av
= 20 log g m1 (ro 2 ro 4 ) 2 g m 4 ro 6
Ac
3. 37
3.2.4. Etapa de fuente comn

Las fuentes de corrientes proveen un amplificador con la mayor carga resistiva
en los procesos CMOS. La figura 3.10 muestra un amplificador de fuente comn con
fuente de corriente.
50
Figura 3.10: Amplificador de fuente comn con carga de fuente de corriente.

De la figura anterior se sabe que M 2 es el componente de fuente comn del
amplificador, mientras que M 4 es la fuente de corriente.
La relacin entrada-salida Vo / Vi , cuando ambos transistores estn saturados
corresponde a la ganancia en pequea seal, como se muestra en la siguiente figura:
Figura 3.11: Caractersticas en C.D. de amplificador fuente comn.

Se puede observar que la salida en voltaje Vo depende en gran medida de la
alimentacin del amplificador, lo cual, es un problema comn en diseo de circuitos
integrados con tecnologa CMOS, es decir, fijar un voltaje deseado en los drenadores
de MOSFETs tipo p y tipo n conectados en serie, por ello se utiliza la
retroalimentacin, que permite alcanzar voltajes deseados a la salida del amplificador.
51
Una configuracin comnmente aplicada para polarizar el amplificador es

conectar una seal de C.A. a la entrada de la compuerta de M 2 , la salida de la seal se
encontrar en el drenador de M 4 y M 2 , una gran resistencia es conectada entre la
salida y la entrada, forzando a M 4 y M 2 a permanecer en saturacin.
A partir de la ecuacin 3.26, la resistencia dada por el drenador de M 2 , en
paralelo con la resistencia del transistor M 1 , est dada por:
ro 2 = ro1 = c / I D .
3. 38
La ganancia en voltaje del amplificador es la resistencia en el drenador M 1

dividido entre la resistencia en la fuente de M 1 :
Av =
vo ro1 ro 2
g m1
,
=
=
vi 1 / g m1 g o1 + g o 2
3. 39
donde ro1 = 1 / g o1 . Haciendo las respectivas substituciones para determinar el efecto de

la polarizacin en la ganancia de pequea seal, se tiene:
Av =
21 I D
I D (1 + 2 )
21
(1 + 2 ) I D
3. 40
La ecuacin muestra que entre menor sea la corriente de polarizacin mayor es la

ganancia, donde, la transconductancia y la salida de resistencia del MOSFET son
linealmente dependientes de la corriente de drenador.
La ganancia del amplificador puede ser incrementada utilizando una carga de
fuente de corriente en cascada en lugar de M 2 , teniendo una resistencia mucho ms
grande en la carga que en la salida de M 1 , esta ganancia es denominada como ganancia
de circuito abierto de amplificador de fuente comn, donde la ganancia se expresa
como:
Av =
21 I D
ro1
.
= g m1 ro1 =
1
I D 1
g m1
3. 41
De la ecuacin anterior, se observa que la ganancia se incrementa por un factor

de dos, con respecto a la ecuacin 3.40. Una configuracin diseada para alcanzar una
ganancia demasiado alta puede ser contraproducente. Como se vio anteriormente, al
aumentar la frecuencia se desfasa la salida con respecto a la entrada hasta el punto de
52
invertirse, llegado este punto, la ganancia debe ser nula o cero, sin embargo, esto no
sucede cuando la ganancia es muy grande. Generalmente se recurre a cargas
capacitvas y resistivas para modificar la ganancia a altas frecuencias, sin embargo,
existen ocasiones en que el valor de capacitancia y resistencia requerido es de tal
magnitud, que afecta el comportamiento del circuito, deformando la seal de salida y
presentando retardos en la respuesta. En el peor de los casos, la compensacin puede
significar una carga demasiado grande, traducindose en un consumo de corriente que
excede el permitido por el diseo de los transistores.
Es necesario disear el circuito de amplificacin de forma tal que no existan
capacitancias, ni resistencias de compensacin, siendo auto compensando por las
capacitancias presentes en los transistores, teniendo una ganancia tal, que sta sea
menor a uno cuando se invierta la fase debido a la alta frecuencia.
3.3. Diseo del OPAMP

El OPAMP es un elemento fundamental en el diseo de circuitos integrados
analgicos, donde la primera etapa es un amplificador diferencial y la segunda etapa,
encargada de elevar la ganancia, es una configuracin de fuente comn, debido a que
no se manejan cargas elevadas, slo cargas capacitvas pequeas o conversin de
seales, por lo que se prescinde de la etapa de potencia.
El diseo del OPAMP consiste en saber las especificaciones, seleccionar los
tamaos y las condiciones de polarizacin, hacer compensaciones para lograr
estabilidad, simular y caracterizar la ganancia en lazo abierto AOL , el rango de entrada
en modo comn CMR , el rango de rechazo en modo comn CMRR , relacin de
rechazo de la potencia de alimentacin PSRR , el rango de voltaje de salida, capacidad
de corriente y la potencia disipada.
Como ya se vio anteriormente, un factor importante a seleccionar es la corriente
I SS , la cual polariza al par diferencial, determina la ganancia, CMR , CMRR , la potencia
disipada, el rechazo al ruido, el retardo y consideraciones de diseo.

La ganancia en pequea seal del amplificador diferencial est dada por la
ecuacin 3.28 y 3.29, que puede expresarse como:
A1 = g m1 (ro 2 ro 4 ) =
( 2 + 4 )
=
I SS
2
.
( 2 + 4 )(VGS VTHN )
3. 42
53
Adems, se selecciona la corriente I SS y se debe determinar el voltaje VGS de los

MOSFET. En la prctica, se fija el largo L en un valor deseado y se incrementa el
ancho W . En general, entre ms largos sean los dispositivos, el voltaje VGS disminuye,
CMR se incrementa, el ruido en la entrada se atena, el acoplamiento entre etapas
mejora y la ganancia se incrementa a costa de aumentar las capacitancias parsitas y
disminuir la velocidad del dispositivo.
3.3.1. Seleccin de dimensiones, voltajes y corrientes de polarizacin

Se utiliza la tecnologa de fabricacin AMIS 1.5. Cabe resaltar que es una
medida de diseo del programa L-Edit y no est asociada a las ecuaciones anteriores,
por lo que en lo subsecuente se denominar como D . En sta tecnologa, los tamaos
mnimos aconsejados de diseo son L = 2D y W = 3D , siendo lambda D = 1.5m / 2 .
Se pretende un bajo consumo de potencia y dispositivos pequeos, puesto que el
tamao del diseo va de la mano con el costo de la fabricacin y el consumo con las
dimensiones.
Siguiendo el diseo de un amplificador diferencial, se selecciona una corriente
de 10 A y un voltaje en la compuerta VGS = VTHN + 0.3V para los transistores (Fig.
3.12). Con el fin de evitar efectos de deriva, longitud de canal y modulacin de
movilidad de los portadores de carga, se selecciona L = 5 D = 3.75m , a costa de
incrementar las capacitancias y disminuir la velocidad del dispositivo; sin embargo,
esto no tendr mayor afectacin, como se vera posteriormente.
3.3.2. Espejo de corriente

La fuente de corriente se disea de tal forma que, V DD = 5V , V SS = 0V ,
I SS = 10 A , VGS 5,6 = 0.85V , lo que asegura la saturacin, se calcula el valor de R
asumiendo que I D1 = I D 2 = 10 A .
Despejando de la ecuacin 3.5:
R=
V DD VGS 5,6 V SS
I SS
5V 0.85V 0V
= 450 k .
10 A
3. 43
54
Igualando las corrientes de M 5 y M 6 (Ec. 2.34), se encuentra la dimensin de

los transistores:
A
I SS = 10 A =
50 2 W
KPn W5,6
5, 6
(VGS 5,6 VTHN )2 = V
(0.85V 0.54V ) 2 ,
2 L5 , 6
2 3.75 m
3. 44
por lo tanto, W5 = W6 = 15.61m 21 D = 15.75m ; de tal forma que la corriente

I SS = 10.09 A . Aunque existe un pequeo incremento en el consumo de potencia y
disminuye la ganancia, esto no afectar al circuito. Una vez llevada a cabo la
simulacin, las dimensiones debern ajustarse para cumplir requerimientos de
polarizacion, adecuacin de seal, estabilidad, consumo de potencia y ganancia, entre
otros.
La impedancia de salida se define por la ecuacin 3.38, donde, se calcula a
partir de datos experimentales (tpicamente 0.06V 1 ), que en este caso ser:
ro 6 =
1
1
=
= 1.63MEG
1
I SS 0.06V 10.23A
3. 45
El valor de la corriente de salida I SS = 10.03A depende en mayor grado del

espejo de corriente y en menor medida de la carga que representa el amplificador
diferencial, por lo tanto, la resistencia que representan los transistores M 1 , M 2 , M 3 y
M 4 debe ser siempre menor que la resistencia a la salida del espejo de corriente.
3.3.3. Par diferencial

Puesto que circula la misma corriente en el par diferencial que en el espejo de
corriente, las dimensiones del par se calculan bajo las mismas condiciones y frmulas
que la configuracin anterior:
I SS
A
50 2 W
KPn W1, 2
1, 2
(VGS 5,6 VTHN )2 = V
(0.85V 0.54V ) 2 ,
= 10 A =
2 L1, 2
2 3.75 m
3. 46
de tal forma que W1 = W2 = 15.61m 21 D = 15.75 m , la corriente I SS = 10.09 A ,

siendo sta la corriente que circula por el dispositivo. En el caso de compensacin por
frecuencia es aconsejable aumentar estas dimensiones, as tambin , en el caso de que
el voltaje en las entradas afecte demasiado el valor de la corriente I SS , la cual
idealmente debe ser constante.
55
3.3.4. Carga de fuente de corriente

Utilizando las mismas reglas de diseo en los transistores tipo p, la carga de
fuente de corriente se construye asegurando una corriente I SS = 10.09 A , y un voltaje
VGS 34 = VTHP + 0.3V = 1.148V , V DD = 5V , V SS = 0V . W3 se determina de la ecuacin 2.34:
I SS = 10.09 A =
KPp W3, 4
2
L3
(V
GS 3, 4
VTHN ) =
2
17
A
V W3, 4 (1.14 0.84) 2 ,
2
3.75 m
3. 47
correspondiendo a W3 = W4 = 52.93m 71D = 53.25m e I SS = 10.15A ; este parmetro

es aumentado cuando se desee disminuir la cada de potencial en la carga de fuente de
corriente.
3.3.5. Etapa de fuente comn

Como ya se vio en la seccin 3.2.3, esta etapa consta de transistores
complementarios, a diferencia que en este caso, el transistor tipo n ( M 8 ) se polariza
como fuente de corriente y la entrada de la etapa de amplificacin se encuentra en la
compuerta del transistor tipo p ( M 7 ).
Se desea que circule la misma corriente por M 8 que por el espejo de corriente,
por tanto, M 8 tiene las mismas dimensiones que M 5 y M 6 . Esto es,
W8 = W5 = W6 = 15.61m 21 D = 15.75 m , mientras que el transistor M 7 tiene las
mismas dimensiones que los transistores M 3 y M 4 de la carga de fuente de corriente,
puesto que la corriente en M 8 es la misma que en M 7 y tiene el mismo valor que la
corriente presente en el espejo de corriente y el par diferencial.
3.3.6. Simulacin y ajustes al modelo

Los parmetros quedan a disposicin del diseo, compensacin y
acondicionamiento post-simulacin, la validez de los clculos se comprobar mediante
simulacin con la herramienta computacional Orcad, utilizando las bibliotecas de
parmetros con versin 3.1, nivel siete, para transistores con tecnologa AMIS 1.5.
Hasta el momento, las ecuaciones utilizadas tienen un grado de complejidad nivel tres,
es decir, involucran un nmero reducido de parmetros, actuando como gua en el
diseo.
56
En lo subsecuente, se ajustarn los parmetros en caso de ser necesario, en base

a simulaciones y los conocimientos previos. El circuito diseado se observa en la
siguiente figura:
Figura 3.12: Circuito de un OPAMP de dos etapas diseado mediante clculos

manuales.
En la figura 3.12 se observa el circuito de un OPAMP con las dimensiones de
los transistores calculadas manualmente; las entradas estn marcadas por smbolos: (-)
para la entrada inversora y (+) para la entrada no inversora. Con el fin de determinar
sus caractersticas, se simula el comportamiento del circuito aplicando un voltaje de
2.5V (V5) a la entrada inversora y un barrido en voltaje (V4) en la entrada no inversora,
que ir de 0 a 5V , con incrementos de 0.001V , como lo muestra la figura:
Figura 3.13 OPAMP con polarizacin en las entradas y puntas de prueba.
57
En el circuito de la figura 3.13 se observa la polarizacin de las entradas y las

puntas de prueba, I SS en R1 , VGS 5 en la fuente de M 5 , V DD V SG3 en el drenador de M 3
e I SS en la fuente de M 6 . Los resultados de la simulacin se aprecian en la figura 3.14.
Figura 3.14: Resultados de la simulacin al circuito de la figura 3.12.

De la figura 3.14a se sabe que la corriente I SS = 9.27 A en el transistor M 5 , de
la figura 3.14b que el voltaje VGS 5 = 826 mA , en la figura 3.14c se muestra la corriente
I SS = 9.51A en el transistor M 6 y en la figura 3.14d, se observa que el voltaje
VSG 3 = 5V 3.95V = 1.05V . Los parmetros son menores a los calculados, se debe
recordar que todos los clculos previos permiten asegurar que los transistores se
encuentren en modo de saturacin y por tanto, es necesario ajustarlos.
El voltaje VGS 5 se corrige de la siguiente manera: se considera la resistencia del
transistor M 5 en serie con la resistencia R1 y siguiendo el comportamiento de un
divisor de voltaje VGS 5 = ro5
VDD
se busca aumentar la resistencia interna del
R1 + ro5
dispositivo M 5 . De las ecuaciones 2.34 y 2.54, se observa que un medio para lograrlo
es disminuir del ancho del dispositivo W5 .
La corriente I SS se corrige disminuyendo el valor de la resistencia R1 , con lo
cual la corriente que fluye en M 5 y R1 aumenta.
58
En todo momento se debe tener presente que al ajustar las dimensiones y

parmetros de operacin de los dispositivos se debe verificar la operacin de todo el
circuito, de tal manera que cumpla con las reglas de diseo, esto es, se debe modificar
todos los dispositivos tomando en cuenta la nueva corriente y los cambios en la
polarizacin, basndose en las ecuaciones 2.32 y 3.47, que dictan el ancho de los
dispositivos presentes en este circuito.
Tras numerosas pruebas, se modific el tamao de los dispositivos, de tal forma
que los transistores M 1 , M 2 , M 5 , M 6 , M 8 tienen una disminucin en W y el nuevo
valor es 20D = 15m , la disminucin es pequea, ya que de hacerla mayor, el espejo
de corriente no ser capaz de soportar cargas muy grandes.
La saturacin de los transistores est asegurada, gracias a la disminucin en el
valor de la resistencia R1 , en las simulaciones, el voltaje VGS en el transistor M 5 es
858mV (Fig. 3.15b), lo cual, cumple la condicin VGS 5 0.3V + VTHN . La corriente I SS se
eleva a 10.9 A en M 5 (Fig. 3.15a) y a un valor de 11.1A en M 6 (Fig. 3.15c), el
voltaje VGS 5 = 5V 3.89V = 1.11V en M 5 (Fig. 3.15d), lo cual, asegura una correcta
polarizacin.
Figura 3.15: Simulacin en base a correcciones en base a polarizacin.
59
Recalculando W3, 4,5 de la ecuacin 3.47, se obtiene:

A
I SS = 10.9 A =
KPp W3, 4
2
L3
(V
VTHN ) =
17
GS 3, 4
V W3, 4 (1.11 0.84) 2 ,

2
3.75 m
el ancho de los dispositivos ser W3, 4 = 70.59 m 94 D = 70.5m , en este punto, el

circuito tendr una configuracin acorde con los requisitos de polarizacin (Fig. 3.16).
Figura 3.16: Dimensiones y polarizacion del OPAMP en base a simulaciones.

La ganancia de la segunda etapa de amplificacin es
A2 = g m7 (ro 7 ro8 ) =
2 7 I D7
( 7 + 8 )I D7
2
( 7 + 8 )(V SG VTHP )
3. 48
La ganancia en lazo abierto esta dada por la combinacin de la ganancia de la

primera etapa y la segunda etapa, en base a las ecuaciones 3.42 y 3.48:
AOL = A1 A2 = g m1 (ro 2 ro 4 ) [ g m 7 (ro 7 ro8 )]
(r
AOL
)(r
3. 49
02 o 4
o 7 o8
g m1
gm7
64444
47
44444
8 644474448 644447
44448
2
1
V
A 15
A 70.5
= 2 50 2
11.1A
2 17 2
11.1A = 3,163
V
V 3.75
V 3.75
( 2 0.06)11.1A
Si I SS fuera 10 A , la ganancia sera AOL = 3511

I SS = 1A la ganancia se incrementar por un factor de 10.
V
y se puede decir que si
V
60
La determinacin de la ganancia mediante simulacin se realiza aplicando una

seal a la entrada positiva, generalmente se hace un barrido desde V SS hasta V DD y se
aplica un voltaje igual a
V DD + V SS
en la entrada inversora, se mide la seal de salida y
2
la pendiente que forma ser la ganancia del dispositivo. Los resultados se muestran a
continuacin:
a
b
Fig. 3.17: Salida del OPAMP debida a un barrido de voltaje en la entrada. a) Barrido
de 0 a 5V con incrementos de 0.001V y b) Barrido de 2.47V a 2.53V con incrementos
de 0.0001V .
De la figura 3.17 se pude determinar que la ganancia esta dada por:
AOL =
2.93V
V
VSALIDA
=
= 4,305 ,
V
VENTRADA 6815 V
3. 50
la ganancia se ve modificada debido al efecto de cuerpo, que da como resultado la

variacin de y la consiguiente afectacin a la ecuacin 3.49.
La corriente de salida de la segunda etapa ser la misma que la de diseo, es
decir I SS = 10.9 A .
3.3.7. Anlisis del circuito de pequea seal

El modelo en pequea seal de un amplificador de dos etapas, considerando los
nodos de alta impedancia que determinan los polos dominantes, se muestra en la figura
3.18. La resistencia de la salida del amplificador diferencial R1 , que se encuentra a
tierra, esta dada por:
R1 = ro 2 ro 4
3. 51
61
Figura 3.18: Modelo de pequea seal para el amplificador de dos etapas.

La capacitancia C1 se puede calcular con ayuda de la ecuacin 3.31, donde, la
capacitancia de carga C L es C gs 7 + Cdg 7 . Debido a que la capacitancia C dg 7 se encuentra
conectada entre la entrada y la salida de un amplificador, se utiliza el Teorema de
Miller para descomponer la capacitancia en dos, donde una capacitancia es asociada a
la entrada y otra se asocia a la salida de la etapa de amplificacin. Las capacitancias de
Miller se suponen conectadas entre la compuerta y la tierra fsica y entre el drenador y
la tierra fsica. De tal forma que C L = C gs 7 + C MI , donde, C MI se conoce como la
capacitancia de Miller a la entrada (Ver seccin 2.3).
La capacitancia de Miller a la entrada se calcula multiplicando C gs 7 por un
factor (1 K ) , que en este caso ser K = A2 , el valor absoluto se debe a que se trata de
una ganancia; la capacitancia de salida se calcula multiplicando C gs 7 por el factor
1
1
, para transistores
1 y K = A2 de tal forma que CMI = (1 + A2 ) y CMO = 1 +
A
K
tipo p se tiene:
C1 = C gs 7 + C dg 7 (1 + A2 ) + C db 4 + C gd 4 + C db 2 + C gd 2
3. 52
Para el presente amplificador se tiene:

R1 =
1
1
=
= 1502 k
1
( m + m ) I SS 0.06V + 0.06V 1 11.1A / 2
3. 53
Las capacitancias se calcularn a partir de las ecuaciones 2.43-2.60, como se

muestra en la tabla 3.1, donde los valores que sern utilizados son tomados de los
parmetros para simulacin. La capacitancia C gb es asociada con el polisilicio de la
compuerta sobre la regin de campo elctrico, las capacitancias C gd y C gs se
determinan por la regin de operacin del transistor.
62
Tabla 3.1 Capacitancias del MOSFET

Nombre
C gd
Apagado
CGDO W
C db
Cj
Trodo
1
W L C ox
2
Cj
Saturacin
CGDO W
C gb
WLef + CGBO L
C ox
CGBO L
CGBO L
C gs
CGSO W
W L C ox
2
W L C ox
3
C sb
Cj
Cj
Cj
Cj
De la tabla 3.1 las capacitancias sern:

F
2
2
m
= 70.5m 3.75 m
= W3, 4,7 L3, 4,7 C OX
= 197 fF 3. 54
8
3
3
3.14 10 m
35.1 10 18
C gs 3, 4,7
=
Donde C ox
ox
TOX
( faradios / m 2 ) , ox = 35.1 10 18 F / m y TOX = 3.14 10 8 m

C gd 3, 4,7 = W CGDO = 70.5 1.68 E 10 = 11.84 fF
3. 55
Tal que CGDO es la capacitancia entre la compuerta y el drenador y esta dada por el
fabricante. La capacitancia fuente-substrato y drenador-sustrato se da por:
Csb = Cdb = Csb, db bottom + Csb, db sidewall
Csb, db bottom = CJ
C sb, db sidewall = CJSW
AD ( Area drenador )
Vdb
1 +
PB
MJ
PD ( Perimetro drenador )
Vdb
1 +
PBSW
MJSW
3. 56
3. 57
3. 58
Donde CJ es la capacitancia de agotamiento por unidad de rea para una polarizacin

nula, CJSW es la capacitancia de agotamiento por longitud de las paredes, PB , PBSW
son los potenciales debajo de la superficie y las paredes del drenador y MJ , MJSW
son los coeficientes de nivelacin debajo de la superficie y las paredes; todos los
anteriores parmetros se refieren al drenador o la fuente indistintamente y son dados
por el fabricante. Substituyendo los parmetros en las ecuaciones 3.57 y 3.58:
63

Csb, db bottom = 2.776174E - 4
C sb,db bottom = 1.398481E - 10
6 m 70.5m
0
1 +
0.99
0.5491204
= 117.4 fF
6 m + 6 m + 70.5m + 70.5m
0
1 +
0.99
0.100001
= 21.4 fF
C sb3, 4,7 = C db3, 4,7 = 117.4 fF + 21.4 fF = 138.8 fF
La capacitancia de compuerta al drenador en M 2 se calcular con el parmetro

CGBO , que es la capacitancia debida al traslape de la compuerta y el drenador y la
capacitancia de la compuerta al drenador en M 7 ser calculada mediante el parmetro
CGDO , que es la capacitancia debida al traslape de la compuerta y el drenador, de tal
forma que:
C gb3, 4,7 = CGBO L3, 4,7 = 1E 9
F
3.75 m = 3.75 fF
m
3. 59
F
15 m = 2.52 fF
m
3. 60
C gd1, 2,8 = CGDO W2 = 1.68 E 10
La capacitancia C db 2,8 se calcula en base a las ecuaciones 3.56-3.58:

C db 2,8 = 25 fF + 5.87 fF = 30.87 fF
De la ecuacin 3.48 A2 = 63.24
V
, por lo tanto, la capacitancia C1 es:
V
C1 = 197 fF + 11.84 fF (1 + 63.24) + 138.8 fF + 11.84 fF + 30.87 fF + 2.52 fF = 1.14 pF
El nodo en el drenador de M 7 esta caracterizado por R 2 y C 2 , donde, R 2 tiene

un valor idntico a R1 , debido a que la corriente de polarizacin es exactamente el
mismo:
R2 = 1502 k
64
La capacitancia C 2 esta dada por:
1
C 2 = C gd 7 1 +
+ C db7 + C db8 + C gd 8
A2
3. 61
C 2 = 11.84 fF 1 +
+ 138.8 fF + 30.87 fF + 2.52 fF = 184 fF
63.24
3.3.8. Anlisis de la respuesta en frecuencia

La ganancia del OPAMP en lazo cerrado se describe en trminos de:
ACL =
AOL
1 + AOL
3. 62
El amplificador se volver inestable cuando la ganancia de lazo abierto AOL = 1 sea:

AOL = 1 y AOL = 180
3. 63
representa la cantidad de la seal de salida que ser retroalimentada y substrada a la

entrada del amplificador; el mayor valor posible de sin amplificacin, se da cuando
= 1 , creando un seguidor de voltaje, como se muestra a continuacin:
Figura 3.19: OPAMP en configuracin de seguidor de voltaje.

Bajo la configuracin de seguidor de voltaje, la ecuacin 3.63 se puede escribir como:
AOL = 1
AOL = 180
3. 64
El trmino respuesta en frecuencia hace referencia a la respuesta de un sistema

en estado estacionario a una entrada sinusoidal. En los mtodos de respuesta en
frecuencia, la frecuencia de la seal de entrada se vara en un cierto rango, para
estudiar la respuesta resultante [3.14-3.16].
65
Una ventaja del mtodo de la respuesta en frecuencia, es que se pueden utilizar

los datos obtenidos de las medidas del sistema, sin deducir el modelo matemtico.
La salida en estado estacionario de una funcin de transferencia de un sistema,
se puede obtener directamente de la funcin de transferencia sinusoidal, es decir,
substituyendo en la funcin de transferencia s por j , donde es la frecuencia.
Diagramas de Bode
Un diagrama de Bode est formado por dos grficas; una es la grfica del
logaritmo de la magnitud de la funcin de transferencia sinusoidal, que es el cociente
de amplitud entre las seales sinusoidales de salida y de entrada, y la otra es la grfica
del ngulo de fase, que es el desplazamiento de fase de la seal sinusoidal de salida con
respecto a la entrada [3.15].
La simulacin en Orcad a una entrada que vara desde 0.01Hz hasta 10GHz , con
incrementos logartmicos de 10 dcadas, se muestra en la figura siguiente:
a
b
Figura 3.20 Diagramas de Bode usando Orcad. a) Margen de fase y b) Margen de
ganancia.
De la figura 3.20a se observa que el sistema presenta una ganancia unitaria (0
dB), correspondiente a un defasamiento de 45 . La figura 3.20b muestra que la
ganancia es 25.997 dB cuando la fase se ha invertido completamente. De lo anterior,
se concluye que el sistema no requiere compensacin externa.
66
3.3.9. Caracterizacin del OPAMP

Idealmente, si ambas entradas del amplificador se encuentran a tierra, el voltaje
de salida es el voltaje de tierra, sin embargo, esto no es as y esta descrito por el voltaje
de polarizacin nula, mostrado en la figura 3.21a, tal que Vos = 2.50202V .
Se denomina rango de salida al voltaje de salida ligado linealmente a la entrada
aplicada, la figura 3.21b muestra el potencial a la salida del amplificador para una
entrada que varia de 0V a 5V. Se observa que el rango va de 250 mV a 4.75V .
a
b
Figura 3.21: Salida del OPAMP a una entrada rampa de 0 a 5V con incrementos de
0.0001V para determinar a) el voltaje de polarizacin nula y b) el rango lineal de salida.
Una habilidad del amplificador diferencial es rechazar una seal comn aplicada
a sus dos entradas y est representada por la ganancia en modo comn, mostrada en la
figura 3.22 y descrita por la ecuacin 3.37, substituyendo:
(r02 ro 4 )
g m1
gm 4
644447
44448 644
47
444444
8
7448 644444
2
A 15
A 70.5
CMRR = 20 log 2 50 2
11.1A
2 17 2 3.75 11.1A 1.63M
V 3.75
V
(0.12)11.1A
CMRR ( dB ) = 41.486 dB = 0.00843V / V
3. 65
67
Figura 3.22: Ganancia en modo comn para una entrada que vara de 0 a 5V con
incrementos de 0.0001V .
De la figura 3.22, se observa que CMMR tiene un valor mnimo de 42.92 dB .
La potencia disipada por un amplificador operacional, es simplemente el
producto de la suma de las corrientes por el voltaje de alimentacin, para el circuito de
la figura 3.15, P = 5V (10.9 A + 11.1A + 11.1A) = 160 W .
El rechazo de fuente de alimentacin describe el comportamiento del
amplificador operacional en presencia de ruido en la alimentacin; una forma comn
de encontrar este parmetro es aplicando una seal senoidal en serie con la
alimentacin V DD , estando ambas entradas a tierra y ver su efecto en la salida.
PSRR = AOL /(v out / v sin )
3. 66
Tras efectuar la simulacin, se observa que vout / vsin 71.98dB para frecuencias
menores a 3.93 kHz y de 26.86dB cuando la ganancia del amplificador es cero, es
decir, cuando la frecuencia es 16.5 kHz (Fig. 3.23a), de esta forma
PSRR = 99.5dB / 26.86 dB = 3.704 dB = 0.653V / V .
La frecuencia mxima, es aquella que asegura tener una ganancia con un
mximo de 3dB de atenuacin en lazo abierto, es decir, si se sobrepasa la frecuencia
mxima existir una atenuacin mayor a 3dB , modificando las caractersticas del
dispositivo y la ganancia disminuir conforme la frecuencia aumente (Fig. 3.23b).
En la siguiente figura se observa que la frecuencia mxima es f max = 195kHz :
68
a
b
Figura 3.23 a) Simulacin para encontrar la relacin v out / v sin , b) Diagrama de bode.
La respuesta del sistema a una entrada escaln en modo seguidor permite
conocer el tiempo de respuesta del amplificador operacional.
Por medio de simulacin se determin que el tiempo necesario para alcanzar la
referencia, con una entrada escaln y una carga de 10nF es de 6 s es decir, los
cambios en la entrada de 1V en 0.0001s afectar a perodos de muestreo mayores a
166.66 kHz ; la simulacin se muestra en la figura 3.24.
Figura 3.24 Respuesta del OPAMP a una entrada escaln de 1V
69
3.4. Adecuacin de seal

La pelcula sensora de ZnO (Fig. 3.25) presenta una variacin resistiva con
respecto a la concentracin de CO , los valores de esta resistencia fueron obtenidos en
laboratorio, mediante equipo de medicin especialmente diseado para este efecto (Fig.
3.26) [3.1].
Figura 3.25: Microsensor real de dimensiones 20m x 20m.
Figura 3.26: Sistema de medicin.
70
Las mediciones se realizaron a 20, 100, 200 y 300C con concentraciones desde
0 ppm hasta 100 ppm, para caracterizar la resistencia (Fig. 3.27a), mediante una
estacin de prueba (Fig. 3.26), constituida por mecanismos de medicin ajustables. La
sensibilidad se calcul como S = ( Rref RGAS ) / Rref (Fig. 3.27b), con una estructura de
material aislante y puntas de prueba de tungsteno [3.1, 3.11, 3.12].
a)
b)
Figura 3.27: Mediciones en la pelcula sensora de ZnO. a) Resistencia contra
concentracin, b) Sensibilidad contra temperatura.
De los resultados anteriores se puede observar que el sensor tiene rango de
resistencia que vara desde un valor de 3.17 108 hasta un valor de 5.98 10 7 , con
un comportamiento logartmico, esto crea la necesidad de una etapa de adecuacin de
seal que permita linealizar el comportamiento del sensor y entregar una seal dentro
de un rango conveniente para su correcta medicin [3.1, 3.11, 3.12].
Las caractersticas elctricas de los semiconductores estn ntimamente ligadas a
la temperatura a la cual se encuentran, por esto, la pelcula de ZnO debe alcanzar
temperaturas de 300 C para el correcto proceso de adsorcin y desorcin de gases
oxidantes o reductivos. Para alcanzar la temperatura ptima, se hace uso de un
microcalefactor de polisilicio que eleva la temperatura del sensor por efecto Joule, una
micro placa caliente que distribuye el calor en forma homognea y un aislante trmico,
que en este caso, es un microfoso MEMS, desarrollado bajo tecnologa CMOS. La
respuesta en resistencia se muestra en la Figura 3.28:
71
Figura 3.28 Variacin de la resistencia del sensor y potencial a la salida de un divisor

de voltaje para diversas concentraciones de CO 2 .
El uso de una resistencia en serie con el sensor permite obtener valores de
voltaje para distintas concentraciones de CO 2 , porque no se puede medir directamente
la variacin en la resistencia del sensor. Si un equipo de medicin se conecta
directamente a la salida del divisor de voltaje, es muy posible que interacte como una
carga, es decir, actuar como una resistencia en paralelo con la resistencia del sensor,
afectando la medicin.
Se conecta un amplificador operacional en modo de seguidor de voltaje a la
salida del divisor, con lo que se anula la posibilidad de interaccin entre el sensor y la
carga, en este caso, la carga es un amplificador de ganancia variable.
La salida en voltaje del divisor de voltaje formado por el sensor de gases y la
resistencia de 100 M es logartmica y se desea una salida en voltaje proporcional a la
concentracin El amplificador de ganancia variable responde a la necesidad de
linealizar la variacin del voltaje de salida de la etapa de adecuacin de seal con
respecto al cambio en la concentracin de CO presente en el sensor.
72
Analizando la pendiente de la curva logartmica, se encontr que existen cuatro

regiones donde la variacin en la pendiente vara de forma mnima, por lo tanto, el
amplificador de ganancia variable tiene cuatro cambios posibles en su ganancia (con la
posibilidad de ser quince). Se debe entender que cada una de las regiones anteriores
tiene una pendiente distinta.
El amplificador de ganancia variable permite que la pendiente de todas las
regiones sea exactamente la misma, sin embargo, disminuye o aumenta la magnitud del
voltaje en esa regin, en otras palabras, desplaza la regin entera hacia arriba o hacia
abajo, por tal motivo, se recurre a voltajes de compensacin. Los voltajes de
compensacin son distintos para cada regin y dependen de la ganancia, son voltajes
que se restan o se suman a la regin entera, desplazndola hacia abajo o hacia arriba,
dependiendo si se aplica una ganancia o una atenuacin de seal respectivamente.
La variacin de la ganancia tiene como fin, que todas las regiones tengan
exactamente la misma pendiente y la compensacin tiene como fin unir todas esas
regiones, es decir, formar una salida lineal con respecto a la entrada.
El seguidor de voltaje que se acopla a la salida del OPAMP de ganancia variable
con el fin de evitar interacciones con la carga. La figura 3.29 muestra la configuracin
con la que se pretende este efecto:
Figura 3.29 Diseo esquemtico del Microcircuito
73
En el diseo se pretende que todas las resistencias sean externas, las resistencias
que hacen variar la ganancia, se determinan en base a la ganancia que se requiera
mediante la siguiente ecuacin:
AOL =
V SALIDA
R
= 2
V ENTRADA
R1
3. 67
Siguiendo el diseo de la figura 3.29, las terminales se observan en la parte superior del
diseo, de izquierda a derecha, la primera terminal y la tercera, son de alimentacin a
5V , la segunda terminal se conecta a una resistencia de 100 M , para crear un divisor
de voltaje y obtener una salida adecuada para el seguidor de voltaje As1 , cuya funcin
es eliminar la interaccin del sensor con la carga.
V div es el voltaje a las salida de As1 . Entre las terminales V div y R1 se conecta la
resistencia de entrada R1 ; Vc es el voltaje que compensa el cambio de ganancia del

amplificador operacional Agv ; CV 1, 2,3, 4 son las seales de control que determinan a
travs de qu resistencia se realiza la retroalimentacin; entre las terminales R f 1, 2,3, 4 y
V fb se conectan las resistencias de retroalimentacin R f y por ltimo, la seal del
amplificador de ganancia variable pasa por un seguidor de voltaje, que evita que la
carga drene corriente al amplificador de ganancia variable; VOUT es el voltaje de salida.
El microchip que se ha diseado, permite la conexin de cuatro resistencias con
las cuales se variar la ganancia de un amplificador operacional, sern conectadas a
transistores que funcionan como interruptores. Los transistores permiten seleccionar a
travs de qu resistencia se har la retroalimentacin; mediante una seal que activa o
desactiva cada uno de ellos, en base al voltaje de salida del primer amplificador
operacional. En el diseo se incluyen dos seguidores de voltaje y el propio sensor de
gases.
Se podra pensar que todas las resistencias y fuentes de voltaje de compensacin
pueden ser incluidos dentro del chip, pero se tienen diversas limitaciones en cuanto al
diseo de resistencias, al ser fabricadas pueden llegar a variar su valor 30% al valor de
diseo, al incluirlas, se aumenta el rea de diseo y se aumenta el costo de fabricacin
y por ltimo, la razn ms importante, el sensor de gases, como cualquier dispositivo
de medicin, requiere ser calibrado cada cierto tiempo, por tanto, se recurrir a
potencimetros como resistencia de retroalimentacin y los voltajes a la entrada no
inversora, se harn por medio de divisores de voltaje, es decir, potencimetros con una
resistencia en serie.
74
La deteccin de voltaje de activacin y el control de los transistores se har por

medio de amplificadores operacionales externos. [3.6-3.8, 3.14]
El acondicionamiento de seal se realiza de manera completamente arbitraria, es
decir, el diseo es flexible ya que permite modificar la seal de salida a partir de las
necesidades del usuario.
Debido al uso de un amplificador de ganancia variable, la seal de salida tendr
una pendiente negativa, se fijar un voltaje de salida de 3V para 0 ppm y una variacin
de -2mV por ppm, es decir -0.2V por cada 100 ppm; el ajuste de las ganancias se
deber hacer mediante simulacin y en caso de existir un circuito fsico, mediante
lecturas de variacin de voltaje contra ppm. Las anteriores condiciones son
completamente arbitrarias, se pude ajustar el voltaje de salida del divisor de voltaje
modificando el valor de la resistencia en serie con el sensor, se puede modificar el
voltaje de salida para 0 ppm por medio del voltaje de compensacin Vc y se puede
cambiar la variacin de voltaje con respecto a las ppm, determinando ganancias ms
bajas o altas con la ecuacin 3.67.
El circuito simulado en Orcad se muestra en la figura 3.30
Figura 3.30 Circuito equivalente a la figura 3.26, con polarizacin aplicadas.
En la figura 3.30 se observa el circuito de adecuacin de seal, con dos

amplificadores operacionales como seguidores de voltaje, que aslan el circuito de
adecuacin. En las figuras 3.31 y 3.32 se observan los voltajes de compensacin y
control respectivamente. En la parte superior de figura 3.33 se observa la salida de
potencial proveniente del sensor y una resistencia de 100 M en serie, en la parte
inferior se muestra la salida de voltaje de la etapa de adecuacin de seal, donde la
variacin de voltaje con respecto a las ppm de CO es la deseada y proporcional. Otro
parmetro importante es la resistencia de entrada Rin = 1E 30 , la cual, permite la
conexin del amplificador y el sensor.
75
Figura 3.31 Voltajes de compensacin
Figura 3.32 Voltajes de control
76
Figura 3.33: Potencial a la salida del divisor de voltaje (Superior), Salida de voltaje del
circuito de adecuacin de seal (inferior).
Otro factor es la resistencia de salida Rout = 14.66k , que define el valor mximo
de la carga del OPAMP, como se observa a continuacin:
a
b
Figura 3.34: Resistencia, a) a la entrada y, b) a la salida del OPAMP.
77
3.5. Conclusiones
El diseo de un amplificador operacional se debe efectuar en base a diversos
conocimientos: fsica de semiconductores, electricidad, magnetismo, funcionamiento y
modelado de transistores, configuraciones, conceptos de estabilidad, estabilidad en
frecuencia, manejo de paquetes de simulacin y aproximacin; finalmente todo lo
anterior slo funciona como gua en el diseo, ya que nicamente las simulaciones
computacionales pueden dar una aproximacin ms cercana a la realidad.
La variacin de la resistencia en funcin con la concentracin de monxido de
carbono del sensor de gases es logartmica, con una variacin de casi dos rdenes de
magnitud que hace necesario el uso de una etapa de adecuacin de seal, la cual,
linealizar la salida del sensor y llevar la seal de salida a un rango estandarizado o
deseado para su correcta medicin.
En etapas de adecuacin de seal se debe tener una buena aproximacin del
comportamiento del sensor; las aproximaciones aqu utilizadas se determinaron por
medio de Matlab con el mtodo de gradiente recursivo para alcanzar la mejor y ms
cercana, sin embargo, Orcad permite disear funciones ms aproximadas al
comportamiento de circuitos elctricos debido a que se utilizan elementos resistivos,
capacitivos e inductivos para disearlas, adems, las funciones generadas en Matlab
presentan complicaciones al ser definidas en Orcad.
No basta que un circuito diseado cumpla con la funcin bsica para la que se
emplear, tambin debe cumplir con todos los estndares de diseo y funcionamiento
definidos para circuitos, ya sea en circuitos extremadamente complejos o en circuitos
en extremo sencillos.
El diseo es una tarea ardua que requiere varias horas de simulacin y clculo
manual para encontrar una configuracin funcional. Se observ que el uso transistores
tipo p en lugar de tipo n, provoca que todos los transistores salgan de saturacin y el
comportamiento sea inestable, adems de aumentar el tamao del diseo. La utilizacin
de una etapa de adecuacin de seal tipo logartmica no funciona, debido a que las
constantes que definen a sta, no son iguales a los parmetros de respuesta del sensor y
por lo tanto, no se anulan mutuamente. Se intent variar la ganancia del amplificador
operacional en funcin de la entrada, lo cual, no dio resultados eficientes. Por ltimo,
se intent trabajar con las zonas no lineales de voltaje, es decir, las entradas que
provocan que la salida se acerque al voltaje de alimentacin, obteniendo resultados
positivos en la simulacin, sin embargo, el proceso de fabricacin afecta las
caractersticas de estas zonas de la salida del amplificador operacional.
78
3.6. Bibliografa
3.1 Aplicacin De Estructuras Micro-Electro-Mecnicas (MEMS) Con Tecnologa
CMOS Para Sensores De Parmetros Fsicos. Dr. Jos Lus Gonzlez Vidal, tesis de
3.2 J.Vac. Sci. Techno. B, vol. 6, no. 6, pp 1809-1813, Nov-Dec 1988 American
Institute of Physics.
3.3 American Institute of Physics. IEEE Electron Devices Meeting, 1988 American
Institute if Physics. 1986, pp 176-179.
3.4 Microelectronics, An Integrated Approach. Roger T. Howe, Charles G. Sodini.
Prentice Hall.
3.5 Operation and Modeling of the MOS Transistor. Yannks P. Tsiviois.
3.6 CMOS Circuit Design, Layout, and Simulation. R Jacob Baker, Harry W. Li and
David E. Boyce. Department of EE. Microelectronics Research Center. IEEE
PRESS.
3.8 Design of Analog CMOS Integrated Circuits. Behzad Razavi Professor of Electrical
Engineering. University of California. 2001. McGraw-Hill Higher Education.
3.9 MICROMECHATRONICS. Modelling, Analysis, and Design with MATLAB.
Victor Giurgiutiu, Sergey Edgard Lyshevsky. CRC PRESS
3.10 Electronic Circuits, Discrete and Integrated, Donald L. Schilling, Charles
Belove, Tuvia Apelewicz, Raymond J. Saccardi, 1999, Third Edition, McGrawHill Book Company.
3.11 J. L. Gonzlez-Vidal, Alfredo Reyes-Barranca y Wilfrido Calleja Arriaga,
Technological Processes For Micro-Heater And Micro-Hot-Plate In The
Implementation of a MEM Gas Sensor, 2nd International Conference on Electrical
and Electronics Engineering (ICEEE) and XI Conference on Electrical Engineering
(CIE 2005), Mexico City, Mxico, 7-9 de septiembre del 2005, 440-443.
3.12 J. L. Gonzlez-Vidal, Alfredo Reyes-Barranca, Wilfrido Calleja Arriaga, Juan
Silva-F e I. Jurez, Caracterizacin la interfase de Polisilicio-ZnO, para un
microsensor de gases micromaquinado, XXV Congreso Nacional Sociedad
Mexicana De Ciencia y Tecnologa de Superficies y Materiales, Zacatecas,
Zacatecas, 26-30 de septiembre del 2005.
3.13 W. Calleja-Arriaga, et al, CO Gas Sensor Based on a Doped ZnO Film with a
Microhotplate/Floating-Gate MIS Structure, MEMS and NEMS, AVS 52nd
International Symposium, Boston, MA, Estados Unidos, 30 de octubre-4 de
noviembre del 2005.
3.14 Process Control Instrumentation Technology. Curtis D. Johnson. Prentice Hall.
2003.
3.15 Ingeniera de Control Moderna. Katsuhiko Ogata. 4 edicin. Prentice Hall. 2003.
3.16 Ingeniera de Control Utilizando MATLAB, un enfoque prctico. Katsuhiko
Ogata. University of Minnesota. Prentice Hall. 1999.
Captulo 4
Layout
4.1. Introduccin
El diseo de un circuito para su fabricacin (Layout), comprende diversos pasos,
hasta el momento se han definido entradas y salidas, se han efectuado los clculos
manuales y la simulacin del circuito, en consecuencia, se debe hacer el diseo para
fabricacin.
Los diseos para aplicaciones especficas se denominan ASIC (Circuitos
Integrados para Aplicaciones Especficas), en el cual, es de extrema importancia que el
diseador del circuito sea capaz de definir el modelo para fabricacin y de entender los
efectos parsitos en ste. Los efectos se presentan como capacitancias, inductancias,
uniones pn, transistores bipolares y resistencias, el entendimiento de dichos problemas,
es indispensable para alcanzar precisin y velocidades de funcionamiento deseadas.
[4.1]
Para el diseo, se ha utilizado el programa de diseo Tanner L-Edit pro 8.11,
que permite evaluar las condiciones mnimas que aseguran el correcto funcionamiento.
4.2. Elementos de diseo

El Layout es un plano de construccin, donde se dibujan cuadrados o polgonos
en diferentes capas que indican como ensamblar el circuito, esto se hace en base a
qumicos, luminosos, litogrficos y de implantacin. [4.1-4.5]
La capa denominada Nwell es aqulla donde el substrato ha sido modificado, es
decir, se utiliza en substratos tipo p , con el fin de generar un rea de substrato tipo n.
En el actual diseo, esta rea se utiliza para construir dispositivos tipo p .
79
4. Layout
80
La capa active se utiliza para fabricar la regin del drenador y la fuente en los
MOSFET. La capa activa tambin es utilizada para conectar el Metal 1 al substrato o a
la oblea.
La capa de polisilicio (poly) se utiliza para construir las compuertas de los
MOSFET. Est constituida por pequeas regiones de silicio cristalino, es decir, tiene
una estructura atmica organizada. Estas capas se pueden utilizar para conectar a los
transistores entre si. La principal limitacin de esta capa para la interconexin es su
resistencia por unidad de rea, que presenta magnitudes de hasta el orden de 20 / m 2 .
La capacitancia que presenta es grande, debido a que estas capas se encuentran ms
cerca del substrato [4.1].
Las capas metlicas, llamadas Metal1 y Metal2 se utilizan para interconectar el
circuito que tiene una resistencia aproximada de 0.1 / m 2 . Sus propiedades, hacen de
estas capas mucho ms tiles que el polisilicio. Presentando capacitancias menores que
el polisilicio, por estar ms alejado del substrato. Presenta un fenmeno conocido como
electro migracin, que es un desgaste por exceso de corriente. Tpicamente se
recomienda no conducir ms de 1 a 2 mA por cada m de ancho [4.1].
Las uniones entre las capas anteriores se realizan mediante contactos de
polisilicio, contactos con las capas activas y uniones entre los metales, teniendo todas
stas una resistencia debida al contacto. Las uniones entre Metales presentan la ms
baja resistencia 0.05 a 0.08 . La resistencia de contacto para cualquier otro tipo de
contacto es como mnimo de 20 . Debido a lo anterior, se debe contar con el mayor
nmero posible de contactos entre dos capas y as, reducir la resistencia de contacto
[4.2].
4.3. Tcnicas de eliminacin de efectos parsitos

La tcnica interconstruccin (interdigitation), se utiliza para evitar los efectos
por resistencia de contacto, capacitancias, campos electromagnticos, errores en la
fabricacin, diferencias de temperatura, gradientes de potencial, entre otros [4.1, 4.3,
4.5].
En vez de construir un dispositivo de gran tamao, se construirn el mayor

nmero de dispositivos de pequeo tamao, cuya disposicin ser en espejo e
interconectados de tal forma, que los efectos indeseables inducidos en el circuito se
anulen mutuamente.
81
4. Layout
Los amplificadores son los dispositivos cuyas configuraciones requieren de

mayor trabajo de interconstruccin, ya que, cualquier efecto inducido se amplifica e
interacta con las seales que se desean operar; la configuracin de espejo ya no es
suficiente, de tal forma que se disean celdas donde los transistores se disponen
intercalados entre s, formando un arreglo cuadrado ( 2 2, 3 3, etc ), que se conecta a
otro arreglo exactamente igual. Las dimensiones L y W de los dispositivos no se ven
modificadas por esta tcnica [4.1].
El ancho de los elementos conductores deber ser el mayor posible para
disminuir la resistencia en metales ya que a travs de stos circularn corrientes y
habr cadas de potencial. Se reducen las dimensiones de los polisilicios para evitar
grandes capacitancias, ya que stos slo manejan seales de voltaje.
Los contactos entre capas tienen una resistencia de contacto, que se disminuir
con un mayor nmero de stos, debido a que su dimensin es fija.
Se construirn estructuras falsas en los extremos de los arreglos de transistores,
con el fin de eliminar un efecto de fabricacin que modifica el ngulo de las paredes de
las compuertas ms alejadas del centro del arreglo.
4.4. Micro sensor de gases ELISA 2005

El diseo completo del microsensor de gases a base de ZnO, consiste de:
-
Microsensor SG1.
Estructuras de prueba.
Diseos en cruz.
Arreglos de microsensores con microcalefactores nterdigitados.
El microsensor cuenta (Fig. 4.1), con una microestructura constituida por una
membrana de 115 m por lado, sostenida por cuatro puentes de Si3 N 4 y SiO2 en forma
de cruz de 28.5m de ancho, la cual contiene un microcalefactor ( MH ) de polisilicio
(poli_1) de 10 m de ancho y 371m de longitud; encima del MH se encuentra una
microplaca caliente ( MHP ) de otro polisilicio (poli_2) en forma de rombo de 100 m .
El MH y la MHP se encuentran aislados elctricamente por una capa de SiO2 de 800 A&
de espesor. El MH se extiende sobre los puentes superiores de la membrana. La MHP
se encuentra en contacto con la pelcula sensora de ZnO de 90 90 m por medio de
una ventana de 70 70 m grabada a la capa de SiO2 que cubre a dicha MHP . La
pelcula sensora de ZnO se encuentra expuesta al medio ambiente para tener
interaccin con el CO y realizar los procesos de adsorcin-desorcin de especies
oxidantes y reductoras. [4.6]
4. Layout
82
Figura 4.1: Micro sensor de gases Elisa 2005

El sensor se encuentra directamente expuesto al exterior, por lo que cualquier
elemento extrao puede daar la microestructura, teniendo esto en cuenta y debido a
que las propiedades de los semiconductores se ven modificadas por la presencia de luz,
se debe tener especial atencin en la manipulacin y las condiciones de caracterizacin.
4.5. Caractersticas trmicas del sensor de gases

La simulacin del comportamiento trmico del sensor es de vital importancia, ya
que de su correcto aislamiento depende el buen funcionamiento del resto del circuito de
medicin y adecuacin de seal, razn por la que se realizaron simulaciones trmicas
mediante el programa COVENTOR, con lo que se obtuvieron resultados satisfactorios
(Fig. 1.8).
a)
b)
Figura 4.2: microcalefactor suspendido sobre un microfoso. a) Diseo de fabricacin y
b) Prototipo.
83
4. Layout
Para la simulacin del aislamiento trmico, se utilizo una temperatura inicial de

300 K hasta la temperatura de operacin, es decir 600 K como se observa en la
siguiente figura:
Figura 4.3: Simulacin del comportamiento trmico del microcalefactor.

Se observa que la alta temperatura slo est presente al interior del microfoso,
sin embargo, se debe poner atencin en el hecho de que los puentes que suspenden al
sensor pueden ser afectados por temperaturas demasiado altas provocando su
elongacin o ruptura.
4.6. Etapa de Amplificacin

La etapa de amplificacin se encuentra dada en , que es la unidad de diseo,
por ejemplo, se dice que si una tecnologa tiene un tamao mnimo de diseo de 1.5m
la unidad de diseo est dada por
y por tanto
= 1.5m / 2
W = W ( m) / y L = L ( m) / , de esta forma, el diseo de fabricacin puede ser
adaptado a otras tecnologas, siempre y cuando la simulacin computacional garantice
la correcta operacin del circuito con los nuevos parmetros.
4. Layout
84
La figura 4.2 muestra dos amplificadores operacionales diseados en base a

mtodos de interconstruccin como seguidores de corriente y se encuentran a cada
extremo, se integra una etapa de adecuacin de seal con ganancia variable al centro y
los interruptores de control bajo una configuracin de transistores tipo p y tipo n en
paralelo, con el fin de mejorar el desempeo bajo cualquier situacin de polarizacin,
es decir, disminuir la resistencia debida a los transistores y asegurar la saturacin.
El circuito tiene una dimensin total de 1240 m 375 m que se alimenta a 5
volts; el circuito de adecuacin de seal demanda una corriente de 100 A , es decir,
4.8 E 4 W para su funcionamiento. Consta de diecinueve bornes de conexin que
abarcan, alimentacin, control, polarizacin, entradas y salidas.
Figura 4.4: Etapa de adecuacin de seal.
85
4. Layout
Fig. 4.5: Layout OPAMP.
4. Layout
86
Fig. 4.6: Layout interruptores de control de ganancia.
87
4. Layout
Figura 4.7: Mascarilla nwell del circuito de adecuacin de seal.
4. Layout
88
Figura 4.8: Mascarilla nselect del circuito de adecuacin de seal.
89
4. Layout
Figura 4.9: Mascarilla pselect del circuito de adecuacin de seal.
4. Layout
90
Figura 4.10: Mascarilla active del circuito de adecuacin de seal.
91
4. Layout
Figura 4.11: Mascarilla active contact del circuito de adecuacin de seal.
4. Layout
92
Figura 4.12: Mascarilla poly del circuito de adecuacin de seal.
93
4. Layout
Figura 4.13: Mascarilla poly contact del circuito de adecuacin de seal.
4. Layout
94
Figura 4.14: Mascarilla metal 1 del circuito de adecuacin de seal.
95
4. Layout
Figura 4.15: Mascarilla via del circuito de adecuacin de seal.
4. Layout
96
Figura 4.16. Mascarilla metal 2 del circuito de adecuacin de seal.
97
4. Layout
4.6. Conclusiones
Los microsensores pueden ser producidos en masa por medio de tecnologas de
fabricacin de microcircuitos, incluyendo microestructuras y micromquinas;
permitiendo bajos costos; siendo realmente tiles en innumerables aplicaciones, de tal
forma que la corriente a nivel mundial es fusionar macrosistemas con microsistemas;
Una de las reas mas beneficiadas es el sector automotriz, con el caso de los
neumticos inteligentes, microacelermetros, microsensores de temperatura y de gases,
entre otros; que brindan al conductor informacin detallada de los diversos sistemas
que conforman el automvil, a cada momento, sin que esto represente un costo
excesivo y, permiten un mejor nivel de seguridad para el usuario, previniendo
escenarios potencialmente dainos, para el caso de los sensores de gases, como es el
caso del monxido de carbono que es un gas incoloro, inodoro y altamente letal para el
ser humano, an en bajas concentraciones.
El sensor del que aqu se trata es un MEMS, se basa en una pelcula sensora de
ZnO , que opera a una temperatura de 300C, su fabricacin se realiza por medio de
tecnologa CMOS, cuenta con un microcalefactor para aumentar la temperatura de la
pelcula, una microplaca caliente que distribuye el calor uniformemente y un microfoso
que acta como aislante trmico.
El diseo de circuitos integrados para fabricacin depende de factores tales
como la tecnologa, parmetros y reglas de diseo, el tamao, costo y la flexibilidad de
la configuracin.
Las tcnicas de supresin de factores externos son de vital importancia, ya que
previenen la interaccin del medio con los componentes del diseo, o en su defecto, los
atenan; el sensor descrito tiene interaccin con el medio, por tal motivo no debe
exponerse a la luz.
Existen infinidad de diseos de amplificadores y configuraciones en libreras,
sin embargo, stos slo se utilizan en procesos digitales. En todo proceso analgico y
de adaptacin de seal, se debe disear el circuito en base a la entrada y la salida
deseada.
4. Layout
98
4.7. Bibliografa
4.1. CMOS Circuit Design, Layout, and Simulation. R Jacob Baker, Harry W. Li and
David E. Boyce. Department of EE. Microelectronics Research Center. IEEE
PRESS.
4.2. Anlisis y Diseo de Circuitos Integrados Analgicos. Paul R. Gray, Robert G.
4.3. Design of Analog CMOS Integrated Circuits. Behzad Razavi Professor of
Electrical Engineering. University of California, Los Angeles. 2001. McGrawHill Higher Education.
4.4. MICROMECHATRONICS. Modelling, Analysis, and Design with MATLAB.
Victor Giurgiutiu, Sergey Edgard Lyshevsky. CRC PRESS
4.5. Electronic Circuits, Discrete and Integrated, Donald L. Schilling, Charles Belove,
Tuvia Apelewicz, Raymond J. Saccardi, 1999, Third Edition, McGraw-Hill Book
Company.
4.6. Aplicacin De Estructuras Micro-Electro-Mecnicas (MEMS) Con Tecnologa
CMOS Para Sensores De Parmetros Fsicos. Dr. Jos Lus Gonzlez Vidal, tesis
de doctorado, CINVESTAV, 2006.
Captulo 5
Conclusiones y trabajos futuros.
En este trabajo de investigacin y diseo se obtuvieron los siguientes resultados:
Se dise y model un amplificador operacional libre de compensacin

externa, con bajo consumo, alta ganancia y baja frecuencia enfocado al
sensor de gases ELISA 2005, como mtodo de amplificacin y adecuacin
de seal.
Aproximacin de una funcin a la variacin de la resistencia con respecto a

la concentracin de CO del sensor de gases.
Se comprob la utilidad de la etapa de adecuamiento de seal mediante

simulacin en Orcad con un modelo nivel siete, permitiendo conocer los
parmetros, caractersticas de operacin y estabilidad de los amplificadores
operacionales.
Se diseo el layout de la etapa de amplificacin y adecuamiento de seal

bajo especificaciones de fabricacin y tcnicas de eliminacin de efectos
parsitos.
Trabajos Futuros
-
Comprobar el layout para su posterior fabricacin.
Una vez teniendo el prototipo, se han de realizar todo tipo de pruebas, en

frecuencia, en ambientes diversos, bajo condiciones extremas de operacin,
entre otras, para asegurar su correcto funcionamiento y conocer sus
caractersticas de operacin, con el fin de comercializar el diseo.
99
Apndice A
Parmetros de simulacin.
Transistor tipo n
.MODEL NMOS NMOS (
+VERSION = 3.1
+XJ = 3E-7
+K1 = 0.9254425
+K3B = -2.5231049
+DVT0W = 0
+DVT0 = 0.679086
+U0 = 665.426698
+UC = 3.603301E-11
+AGS = 0.1373072
+KETA = -4.83592E-3
+RDSW = 3E3
+WR = 1
+XL = 0
+DWB = 3.127438E-8
+CIT = 0
+CDSCB = 4.789094E-5
+DSUB = 0.4301893
+PDIBLC2 = 3.64481E-3
+PSCBE1 = 2.153596E9
+DELTA = 0.01
+PRT = 0
+KT1L = 0
+UB1 = -7.61E-18
+WL = 0
+WWN = 1
+LLN = 1
+LWL = 0
+CGDO = 1.68E-10
+CJ = 2.776174E-4
+CJSW = 1.398481E-10
+CJSWG = 6.4E-11
+CF = 0
)
*
LEVEL = 7
TNOM = 27
NCH = 7.5E16
K2 = -0.0761757
W0 = 1.937881E-6
DVT1W = 0
DVT1= 0.3869778
UA = 1.596265E-9
VSAT=1.028012E5
B0 = 2.333661E-6
A1= 0
PRWG = -0.0269755
WINT = 7.065225E-7
XW = 0
VOFF = -0.0390018
CDSC = 6.486613E-7
ETA0 = -0.096653
PCLM = 1.6250695
PDIBLCB = -0.1000009
PSCBE2 = 5.005E-10
RSH = 54.7
UTE = -1.5
KT2 = 0.022
UC1 = -5.6E-11
WLN = 1
WWL = 0
LW = 0
CAPMOD = 2
CGSO = 1.68E-10
PB = 0.99
PBSW = 0.99
PBSWG = 0.99
101
TOX = 3.14E-8
VTH0 = 0.5477785
K3
= 4.0590759
NLX = 1E-8
DVT2W = 0
DVT2 = -0.3694119
UB
= 2.028418E-18
A0
= 0.6371223
B1
= 5E-6
A2
=1
PRWB = -0.0947657
LINT = 2.524788E-7
DWG = -2.079306E-8
NFACTOR = 0.6755521
CDSCD = 0
ETAB = 0.013505
PDIBLC1 = 0.0110461
DROUT = 0.0795384
PVAG = 0.2222499
MOBMOD = 1
KT1 = -0.11
UA1 = 4.31E-9
AT
= 3.3E4
WW
=0
LL
=0
LWN = 1
XPART = 0.5
CGBO = 1E-9
MJ
= 0.5491204
MJSW = 0.100001
MJSWG = 0.100001
102
A. Parmetros de simulacin
Transistor tipo p
.MODEL PMOS PMOS (
+VERSION = 3.1
+XJ
= 3E-7
+K1
= 0.4513608
+K3B = -2.2238332
+DVT0W = 0
+DVT0 = 1.9061041
+U0
= 236.8923827
+UC
= -1.08562E-10
+AGS = 0.3512323
+KETA = -4.519106E-3
+RDSW = 3E3
+WR
=1
+XL
=0
+DWB = 3.857544E-8
+CIT = 0
+CDSCB = 1.091488E-4
+DSUB = 0.2873
+PDIBLC2 = 3.271335E-3
+PSCBE1 = 3.515038E9
+DELTA = 0.01
+PRT = 0
+KT1L = 0
+UB1 = -7.61E-18
+WL
=0
+WWN = 1
+LLN = 1
+LWL = 0
+CGDO = 1.97E-10
+CJ
= 3.013457E-4
+CJSW = 1.666252E-10
+CJSWG = 3.9E-11
+CF = 0
)
*
LEVEL = 7
TNOM = 27
TOX = 3.14E-8
NCH = 2.4E16
VTH0 = -0.8476404
K2
= 2.379699E-5
K3
= 13.3278347
W0
= 9.577236E-7
NLX = 1E-6
DVT1W = 0
DVT2W = 0
DVT1 = 0.4721513
DVT2 = -0.0229986
UA = 3.833306E-9
UB = 1.487688E-21
VSAT = 1.21776E5
A0
= 0.4765202
B0
= 5.752491E-6
B1
= 5E-6
A1
=0
A2
= 0.364
PRWG = 0.0666353
PRWB = -0.1903593
WINT = 7.565065E-7
LINT = 9.606365E-8
XW
=0
DWG = -2.13917E-8
VOFF = -0.0877184
NFACTOR = 0.2508342
CDSC = 2.924806E-5
CDSCD = 1.497572E-4
ETA0 = 0.26103
ETAB = 7.028921E-4
PCLM = 4.69004E-10
PDIBLC1 = 7.477411E-4
PDIBLCB = -1E-3
DROUT = 1E-3
PSCBE2 = 5.273648E-10 PVAG = 14.985
RSH = 75.9
MOBMOD = 1
UTE = -1.5
KT1 = -0.11
KT2 = 0.022
UA1 = 4.31E-9
UC1 = -5.6E-11
AT
= 3.3E4
WLN = 1
WW
=0
WWL = 0
LL
=0
LW
=0
LWN = 1
CAPMOD = 2
XPART = 0.5
CGSO = 1.97E-10
CGBO = 1E-9
PB
= 0.8
MJ
= 0.4447784
PBSW = 0.812875
MJSW = 0.1074902
PBSWG = 0.812875
MJSWG = 0.1074902

Amplicador Opam RT Hhhhhre E5tfgre GFSHSFHSF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Amplicador Opam RT Hhhhhre E5tfgre GFSHSFHSF

Uploaded by

Copyright:

Available Formats

UNIVERSIDAD AUTNOMA DEL

DISEO DE ETAPA DE AMPLIFICACIN Y

Para obtener el grado de

Por parte del CITIS:

Por parte del CONACYT y la UAEH:

A todos aqullos que me han brindado su

Figura 1.1: Microfotografa de engranes miniaturizados.

Los microsistemas pueden mejorar a los sistemas comunes, ya que permiten la

1.2 . Antecedentes de los sensores de gases

Tabla 1.1: Evolucin Historica de los sesores de gases [1.6].

Artculo, evento o desarrollo

1.3 . Sensores de gases

Existen muchos otros agentes oxidantes y reductores, como es el caso del

= Lmite de la banda de conduccin.

1.4 Amplificacin y adecuacin de seal

1.5 . Amplificador operacional (OPAMP)

El OPAMP representa, en esencia, un circuito electrnico de alta ganancia,

1.7. Organizacin de la tesis

2. Diseo de dispositivos CMOS

La ms simple clasificacin de los semiconductores es en base a la resistividad,

2. Diseo de dispositivos CMOS

Existen otras formas en la cuales se pueden mover cargas en un semiconductor,

2. Diseo de dispositivos CMOS

Los tomos capaces de donar un electrn, son denominados donadores

2. Diseo de dispositivos CMOS

2.1.4. Potencial de contacto.

2. Diseo de dispositivos CMOS

2. Diseo de dispositivos CMOS

Concentracin de portadores intrnsecos de carga, en una muestra de

Densidades constantes de dopado de N A atomos / cm 3 para el material

Si la regin de agotamiento penetra una distancia X 1 en la regin del tipo p y

Debido a que X 1 es la distancia que penetra la regin de agotamiento en el

donde K S es la constante dielctrica del silicio, y 0 es la permitividad del espacio

donde C1 es una constante. Sin embargo, el campo elctrico E dado por:

2. Diseo de dispositivos CMOS

Dado que fuera de la regin de agotamiento el campo elctrico es cero, existe la

substituyendo esta condicin en 2.7 se obtiene:

En la frmula anterior se puede observar que el campo elctrico existente en la

dada la condicin lmite anterior, se puede suponer que:

Debido a que el cero del potencial es tomado de manera arbitraria como el

En forma especfica, trataremos con el substrato tipo p, por lo que tenemos:

para el material tipo n tenemos:

2. Diseo de dispositivos CMOS

2.2. Transistores CMOS

Figura 2.3: Representaciones comunes de los transistores CMOS.

Figura 2.4: Corte seccional del transistor NMOS.

2. Diseo de dispositivos CMOS

El transistor se polariza de las siguiente forma: se aplica un potencial en las

2. Diseo de dispositivos CMOS

La curva de comportamiento del MOSFET polarizado de la figura 2.6, se

Figura 2.6: Dispositivo NMOS con voltajes de polarizacin aplicados.

Figura 2.7: Curvas caractersticas del transistor CMOS.

2. Diseo de dispositivos CMOS

En el caso de que el sustrato, la fuente y el drenaje se encuentran aterrizados y

Si la densidad de carga por unidad de superficie es:

Substituyendo X en 2.18 se obtiene:

Cuando el potencial en el silicio alcanza 0.3 V, que es aproximadamente dos

2. Diseo de dispositivos CMOS

En presencia de una capa de inversin y sin polarizacin en el sustrato, la regin

Si se aplica un voltaje V SB de polarizacin entre la fuente y el sustrato (positivo

El voltaje de compuerta VGS requerido para producir una capa de inversin, se

-Segundo: existe una funcin de diferencia de trabajo ms entre el metal de la

Haciendo uso de las ecuaciones 2.20 y 2.21 y simplificando mediante la suma y