UNIVERSIDADE FEDERAL DO MARANHO

CENTRO DE CINCIAS EXTAS E TECNOLOGICA

DEPARTAMENTO DE ENGENHARIA ELTRICA
DISCIPLINA LABORATRIO DE CIRCUITOS DIGITAIS

Relatrio Experimental de Circuitos Digitais

SO LUS
2014

Relatrio Experimental de Circuitos Digitais

Circuito do Display 7 Segmentos e Somador Completo de 4 bits
Relatrio tcnico apresentado como requisito
para a obteno de nota parcial da disciplina
Laboratrio de Circuitos Digitais da Universidade
Federal do Maranho, ministrada pelo prof. Luiz
Fernando.

SO LUS
2014

INTRODUO
A eletrnica digital pode ser definida como um conjunto de determinadas tcnicas e
dispositivos integrados que pode ter vrios graus de complexidade. Ela possui forte
aplicao em controle de processos industriais, equipamentos de processamento de
dados e equipamentos eletrnicos em geral.
Este trabalho tem como objetivo mostrar os experimentos realizados no programa
Labview de dois circuitos, sete segmentos e somador de 4 bits, e sua execuo na placa
FPGA.
MATERIAIS E MTODOS
Os mtodos utilizados foram as aplicaes do contedo terico aprendido na disciplina
de Circuitos Digitais, implementando-os no programa LabVIEW da National
Instruments, utilizando os recursos por ele oferecidos e a placa FPGA.
EXPERIMENTOS
Experimento 1 Display de 7 segmentos
Um display de sete segmentos usado como forma de exibir uma informao numrica
sobre as operaes internas de um dispositivo. Na Figura 01 mostrado um
esquemtico do decodificador com o display, sendo quatro pinos para a entrada e sete
sadas.

O experimento em questo usa dois displays de sete segmentos . Primeiramente para o

desenvolvimento do experimento foi preciso uma pequena pesquisa de sobre o
dispositivo, como ele deve se comportar e suas principais caractersticas. O display deve
mostrar os valores de 0 a 15 apenas, ou seja, ele deve decodificar um valor de quatro
bits para os respectivos segmentos do display (representados de A0 a G1).

Outro ponto necessrio foi a elaborar uma tabela verdade para ento obtermos as
equaes de cada segmento atravs do mapa de Karnaugh e por consequncia os seus
circuitos lgicos digitais.
Aps efetuarmos o mapa de Karnaugh de cada segmento obtivemos o circuito da figura
1.2, onde foram utilizados quatro entradas(SWO, SW1, SW2 e SW3), os segmentos do
display(SEGA0, SEGB0, SEGC0, SEGD0, SEGE0, SEGF0, SEGG0, SEGA1, SEGB1),
alm de portas AND, NOR e inversores.

Figura 1.1

Sua tabela verdade est representada na figura abaixo:

SW

SW

SW

SW

3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1

0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
0
1

1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
0

1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1

1
1
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1

1
1
0
1
0
0
0
1
0
1
0
1
0
1
0
0
0

1
1
0
0
0
1
1
1
0
1
1
1
0
0
0
1
1

1
0
0
1
1
1
1
1
0
1
1
0
0
1
1
1
1

As imagens abaixo foram tiradas da placa FPGA executando o circuito. Representando

os nmeros de 0 a 15 em funo da entrada desejvel.

Figura 1.2

Figura 1.3

Figura 1.4

Figura 1.5

Figura 1.6

Figura 1.7

Figura 1.8

Figura 1.9

Figura 1.10

Figura 1.11

Figura 1.12

Figura 1.13

Figura 1.14

Figura 1.15

Figura 16

Figura 1.17
Experimento 2 - Somador Completo (4 bits)
Os circuitos somadores permitem efetuar operaes de soma entre duas palavras de n
bits, levando em conta o nmero vai um ou carry. Um circuito somador completo
deve levar em conta o carry de um eventual antecessor para poder ser associado em
cascata a outros somadores e assim implementar somadores para palavras mais longas
que um bit.
O somador feito neste experimento faz a soma de dois nmeros de 2 bits cada. A
implementao do circuito no LabVIEW pode ser analisada na figura 3.0 e sua tabela
verdade no ser exposta aqui, haja vista, que se trata de uma tabela muito grande.

Figura 2.1 Visualizao do Circuito no Labview

Podemos ver alguns exemplos da execuo na placa FPGA. A figura 2.2 mostra a soma
dos respectivos nmeros em binrio, 0001 e 0001, como o resultado dessa soma 0010,
apenas o LED1 deve ficar aceso. J na figura 2.3 temos a soma de 0001 e 0010, com
resultado 0001, acendendo, assim, os LEDs LED1 e LED0. Fazendo a soma de 0011 e
0001 obtemos 0100 como resposta, como representado na figura 2.4. E na soma de 1001
e 0110 obtemos 1111, onde todos os 4 LEDs usados ficam acesos, podemos visualizar
essa soma na figura 2.5

Figura 2.2

Figura 2.3

Figura 2.4

Figura 18.5

CONCLUSO
A uso de uma ferramenta interativa para emulao de qualquer aplicao tecnolgica de
engenharia tem como vantagem bsica a possibilidade de se testar inmeras

configuraes diferentes e visualizar a influncia de cada um dos parmetros

envolvidos, o que numa abordagem tradicional (exerccios) estaria limitada
necessariamente a um nmero menor de experincias. No caso especfico de circuitos
digitais a implementao feita no contexto do software multimdia LabVIEW e a placa
FPGA permite uma visualizao do funcionamento de um circuito de forma muito
simples e rpida propiciando uma compreenso muito mais clara do comportamento do
mesmo. De tal maneira que foi possvel observar a execuo de uma lgica de um
circuito em uma placa FPGA, assim como o esperado.
REFERNCIAS
FPGA BOARD - User manual
Sistemas Digitais: Princpios e aplicaes (Ronaldo J. Tocci, Neal S. Widmer)
Somadores<http://www.pcs.usp.br/~labdig/pdffiles_2011/somadores_binarios.pdf>
Acesso em 29 de Julho de 2014.
Display.7segmentos<http://www.linuxemais.com/daniella/lib/exe/fetch.php?
media=disciplinas:ac:display7segmentos.pdf >. Acesso em 30 de Julho de 2014.