Universidad Nacional de

Ingeniera

Laboratorio N.1de FPGA

(Electrnica Digital I)
Profesor: Ing. Carlos Ortega
Huembes.

Jonathan Efran Fuentes.

2013-61128
Keller Josu Jiron Ruiz.
Objetivo

Familiarizar al usuario en el uso del ambiente de software integrado

Xilinx ISEv14.7 Project Navigator y el kit de desarrollo Basys2
mediante la creacin de un programa de lgica combinacional y su
respectiva simulacin.

Medios a utilizar
Por cada prctica y por cada puesto de laboratorio, los materiales a
utilizar es:
Cantidad
1
1
1

Descripcin
Computadora
Tarjeta de desarrollo Basys2 Digilent
Software Xilinx ISE Webpackv14.7

Introduccin
Los circuitos digitales presentan dos estados, un estado se aproxima a
cero volts (low) y el otro estado suministra el voltaje (high) y se pueden
procesar en nmeros binarios, en este caso 1 o 0.
Los circuitos digitales pueden estar conectados entre s por medio de
compuertas
digitales:
OR,
NOR,
AND,
exclusivamente
OR,
exclusivamente NOR y NAND.En esta prctica de laboratorio se
implementan las compuertas: AND, OR y XOR. El programa consiste en
describir tres salidas c, d y e como la combinacin lgica de las entradas
a y b. As, c = a+b, d = a*b y e = a b.

Actividades previas
Completar la tabla de las compuertas AND, OR y XOR con las ecuaciones
descritas anteriormente.
Entradas
a
0

b
0

c
0

Salidas
d
0

E
0

0
1
1

1
0
1

0
0
1

1
1
1

1
1
0

Actividades propuestas
Prctica
Llene la tabla de verdad segn las ecuaciones dadas y realice
la descripcin de las combinaciones lgicas en un programa
de VHDL. Verifique que la sintaxis del programa es correcta
utilizando los pasos descritos anteriormente incluyendo su
simulacin.
x
0
0
0
0
1
1
1
1

Entradas
y
z
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Salidas

a=( x + y )z

b=x y z

1
1
1
0
1
0
1
0

0
1
1
0
1
0
0
1

Procedimientos Realizados
1. Crear un nuevo proyecto ISE
El proyecto fue llamado compuertas 2 y se cre un mdulo
llamado de igual manera (Compuertas2) el cual contena tres
entradas (x, y, z) y dos salida (a y b).

2.Contenido del archivo compuertas2

2.1 Ahora se procede a verificar que la sintaxis del cdigo es

correcto, eso se consigue dando clic en check sintax,
cuando se conozca que el cdigo esta correcto se procede a
la simulacin.
3.Simulacion de un circuito digital
Una vez verificado la sintaxis, el siguiente paso sera la
simulacin, en el cual crearemos un nuevo archivo VHDL
llamado VHDL Test Bench. Para poder hacerlo se agrega una
nueva fuente New Source y escogemos el tipo de archivo el
cual llamaremos Compuertas2_tb. Se cambia el design de
implementation a modo simulation.
Se realiza la simulacin, para as comprobar el resultado del
archivo compuertas2, si la simulacin esta correcta este debe
generar las posibles combinaciones para las 3 entradas.
Cuando el archivo de simulacin se crea, se procede a
comentar todo aquello que se refiera a clock
Ahora se procede a agregar las siguientes lneas despus del
cometario --Insert stimulus here y antes de la sentencia end.

Estos cdigos, son las combinaciones que se dan al tener 3

entradas. Se Guarda los cambios y se procede a correr el
programa. El resultado de la Simulacin se muestra a

continuacin en la figura.

4. Asignacion de los pines en la tarjeta Basys 2

Se procede a cambiar de modo, se pasa de estar modo
simulation a modo Implementation, y se crea un nuevo
documento llamado Compuertas2, este archivo tendr una
extensin .ucf.
Cuando creamos el documento, se nos abre una ventana en
blanco, en donde se proceder a colocar los pines
correspondientes a la tarjeta Basys 2.
El cdigo es el siguiente:

Se selecciona en la ventana Sources el mdulo principal

Compuertas2.vhd, en la ventana Processes y se procede a
elegir Generate Programming File y doble clic en la opcin
Rerun All.
Se Verifica que aparezca el smbolo
en los procesos que
seleccionamos en el paso anterior de la ventana Processes.
Con esto, se ha creado el cdigo que ser suministrado a la
tarjeta Basys para que pueda trabajar de manera funcional
con nuestro proyecto.

Actividades de
aprendizaje
1. Introduzca una nueva variable (x), de tal manera que las salidas sean
una and de tres entradas, una or de tres entradas, qu sucede con
los valores de salidas?
R= Cambian rotundamente, y es que en la and todos los valores de
salida son 0 excepto la ltima salida que es 1, y en la or todas las
salidas son 1 excepto la primera salida 0

2. En una compuerta and de 2 entradas; si en una de sus entradas

recibe un 0 y en la otra un 1, Cul es su salida?
R= Ser un 0 tambin conocida como una salida en bajo.

3. Si una compuerta Nand recibe las mismas seales de entrada de la

pregunta anterior, Cul es su salida?
R= Ser un 1 tambin conocida como una salida en alto.

4. Explique por qu es til simular un sistema o un circuito. Considera

importante simular un circuito electrnico descrito con programacin?
R= Es de gran importancia realizar tal simulacin, dado a que con esta,
el usuario o el que ha realizado el cdigo, tiene una idea de cmo ser
su circuito una vez ya montado ya sea en una tarjeta (como en nuestro
caso tarjeta BASYS 2) o en una PCB ya hecha con anticipacin. En
nuestro caso, simular el cdigo nos muestra el resultado de todas
nuestras operaciones realizadas a lo largo del proyecto.

5. Cuando hacemos la simulacin de un circuito, es necesario

especificar la magnitud del retardo entre las seales de entrada y las
seales de salida? Justifique su repuesta.
R= Si es necesario, dado a que con esta magnitud de retardo es que
se puede apreciar con mayor exactitud las respuestas a las seales de
entrada, se puede ver entre ms cortas o mas dilatadas.

6. Qu sucede si cambia los tiempos de temporizacin? Cambiar #100

a #50en el programa que hizo en la prctica.
R= Lo que sucede es que las respuestas de los pulsos son mas
entrecortados, es decir cuando estaba en 100n los pulsos eran un
poco mas alargados (dilataban ms tiempo) mientras que con 50n los
pulsos son ms cortos (dilatan menos tiempo).

Simulacin con 50

Simulacin con 100n