COMUNICACIN DE DATOS INDUSTRIALES

VI Ciclo
Laboratorio N 5
MODULACIN FSK

Ciclo 2014-2

RHRG

Lab. N 5 Modulacin FSK

Pag. 2

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Modulacin Digital
Objetivos
1. Obtener una seal FSK.
2. Identificar la estructura de estos sistemas.
3. Determinar los lmites de operacin en presencia de interferencias.

Introduccin
En sistemas donde no es posible transmitir seales digitales, se hace necesario encontrar una
modulacin equivalente de dichos estados lgicos, esto de puede hacer desplazando la frecuencia
(FSK) o la fase (PSK) de una onda portadora.

Preparacin
Para la realizacin de este laboratorio se requiere la lectura previa del captulo 12 del libro
Sistemas de Comunicaciones Electrnicas de Wayne Tomasi. Tambin se recomienda la lectura del
captulo 10 del libro Introduccin a los Sistemas de Comunicacin del autor F. G. Stremler.

Equipos y Materiales

RHRG

Osciloscopio
Fuente de alimentacin.
Multmetro
Mdulo auxiliar DL 2560B
Mdulo de FSK DL 2562
Cables de conexin.

Pag. 3

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Fig. 1 Frontal del Panel auxiliar DL 2560 B

RHRG

Pag. 4

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Fig 2. Frontal del Panel DL 2562

RHRG

Pag. 5

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Modulacin FSK
Procedimiento
1.0 Operacin del mdulo
1.1 Seales de prueba
1. Conectar los mdulos a los instrumentos como se indica en la Figura N 3. Poner el osciloscopio en
sincronismo externo, usando (1) como seal de trigger.
2. Poner el selector CK RATE en 2400 y WORD LENGHT en 24 1. Visualizar en CH1 el trigger (1) y
en el CH2 los datos (3). La seal de trigger identifica el primer bit de la secuencia de 15 bits.
3. Poner CH2 en el clock (4). Contar el nmero de ciclos de clock entre un trigger y el sucesivo.
4. Poner CH1 en la seal DATA (3). Medir el nivel DATA en correspondencia con cada ciclo de
CLOCK. Esta es la secuencia de muestra utilizada para las pruebas. Conservar esta informacin
para los experimentos sucesivos.
5. Poner el selector de longitud de la secuencia de prueba en 2 8 1. Verificar que ya no se puede
visualizar la secuencia entera en la pantalla.
6. Poner el selector de clock rate en las distintas posiciones. Observar las correspondientes formas de
onda (1), (3), (4), respectivamente trigger, data y clock.
1.2 Regenerador de clock
1. Con CHI en (3) y trigger exterior, examinar con CH2 las formas de onda de las seales codificadas
(5), (6). El estudio en profundidad de estas seales ser la finalidad de un experimento sucesivo.
2. Con CHI en (3), CH2 en (10) y trigger exterior, mover el potencimetro "FREQUENCY ADJUST" en
un sentido y en el otro hasta cuando el LED LOCK del regenerador de clock se encienda.
Con esta operacin la frecuencia de oscilacin libre del PLL sufre variaciones hasta cuando el
regenerador no se engancha a la seal recibida.
Ajustar con cuidado la posicin del potencimetro para obtener un encendido completo y estable
del LED.
Atencin: el indicador "LOCK" se enciende mediante un circuito interior que compara el clock
regenerado con el clock de transmisin. Y por lo tanto es necesaria que la conexin (4) siempre se
haya realizado para el correcto funcionamiento del circuito.
3. Mover el potencimetro PHASE hasta visualizar la seal de clock regenerada. Notar como la seal
aparecer solo durante un ngulo limitado de rotacin del potencimetro.
4. Comparar en el osciloscopio el clock regenerado (10) con el de transmisin (4) verificando la
relacin temporal entre los dos.
5. Repetir las observaciones para distintas frecuencias de CK RATE.
1.3 Medidor de Jitter
Como ya hemos dicho, este dispositivo consiste en un gate OR-EXCLUSIVO seguido de un filtro de
paso bajo.
RHRG

Pag. 6

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Una de las dos entradas comparadas es el clock de transmisin. La otra entrada se conecta a la
seal de clock de salida del regenerador (10). La salida aparecer como una tensin continua de
nivel comprendida entre 0 y 5 V si las entradas tienen igual frecuencia y fase constante. Si el clock
regenerado tiene un error de fase variable, la salida del trigger meter aparecer como una seal
continua con una ondulacin superpuesta. En el caso de error de frecuencia la salida vara entre el
mximo y el mnimo a un ritmo dependiente de la diferencia de frecuencia entre las seales
comparadas.
1. Como prueba preliminar aplicaremos en la entrada RX CK la misma seal de clock de transmisin
(4) y observaremos la salida (15) con el osciloscopio.
2. A continuacin realizaremos la conexin indicada en la figura 3, poniendo en RX CK la seal (10).
3. Con el osciloscopio conectado en la salida se vara la fase del clock regenerado y despus la
frecuencia, observando las variaciones de la tensin de salida.
4. Repetir para otros valores de clock rate.
1.4 Simulador de medio de transmisin
1. Conectar CH1 a la salida del generador de ruido (11). Verificar la accin del control de nivel
relativo AMPLITUD (13).
2. Conectar CH1 a la salida del sumador (12) y CH2 a la seal de muestra (6). Verificar la forma de
onda de la seal-ruido para variar posiciones del control de nivel del ruido (13) y del nivel de
salida (14).
3. Repetir para distintos clock rates, de 2400 a 38.400 Khz.

2.0 Sistema FSK con cdigo de lnea NRZ

2.1 Sugerencias al estudiante
1. Realizar las conexiones mostradas en la figura 4.
En sustancia, las seales de clock y los datos generados por el DL 2560 B se llevan a la entrada
de la seccin transmisora del DL 2562, los datos codificados se ponen en la entrada del
modulador.
El terminal transmisor TX se conecta a la entrada del receptor RX y la salida del amplificador IF
se conecta al demodulador FM. La salida de este ltimo est conectada a la entrada del
decodificador NRZ y al regenerador de clock.
2. Trabajar el mdulo con: CK RATE a 2400 Hz,, WORD LENGTH a 2 4 1 y el osciloscopio con
trigger exterior en (1), estado IF del receptor en Wide Band.
3. Observar en el osciloscopio y tomar nota de las caractersticas de las siguientes seales: data (3),
clock (4) y carrier (6), y observar poniendo a 0 la perilla "MODULATION".
Regular la base de tiempo del osciloscopio para as poder visualzar en la pantalla una secuencia
entera de datos (15 periodos de clock).
RHRG

Pag. 7

Ciclo 2014-2

Lab. N 5 Modulacin FSK

2.2 Funcionamiento y rendimientos del modulador

4. Conectar CH1 a la entrada DATA IN del modulador (5) y CH2 a la salida del modulador (6).
Observar para diferentes posiciones de la perilla de control de la profundidad de modulacin, la
forma de onda de salida y determinar visualmente los lmites de linealidad en el funcionamiento
del modulador.
2.3 Rendimiento y caractersticas de la etapa de IF
5. Mover la sonda CH2 del osciloscopio al terminal (7), salida de la etapa de IF. Verificar la forma de
onda presente cuando el amplificador se predisponga para banda estrecha o banda ancha, para
diferentes valores del ndice de modulacin y para distintos clock rates.
2.4 Demodulador FM
6. Conectar el osciloscopio a la salida del demodulador (9) y estudiar los rendimientos de ste para
distintos valores de ndice de modulacin y para varios clock rates.
2.5 Regenerador de clock en recepcion
7. Para facilitar el uso de este circuito se dispone de un indicador luminoso que se enciende cuando
el regenerador se engancha correctamente con la secuencia de datos recibidos. Para que este
circuito detector de enganche funcione correctamente y por lo tanto se encienda el led, es
necesario que la seal de clock de transmisin se ponga en la seccin transmisora del panel (4),
aunque esta seal de clock de transmisin no sea estrechamente necesaria para la operacin del
codificador NRZ.
Preparar el regenerador de clock conectndolo como se indica en la figura 4. Girar la perilla f ADJ
hasta el encendido estable del Led que indica el enganche del regenerador a los datos
transmitidos. Conectar CH2 del osciloscopio a la salida del PHASE, SHIFTER (10). Regular la
fase hasta obtener, en el osciloscopio una seal con duty cycle de aprox. el 50%. Retocar, si
fuera el caso, el enganche del PLL.
2.6 Regenerador NRZ
8. Mover el CH1 del osciloscopio al terminal de entrada del decodificador (9) y el CH2 al terminal
REF, en los que es posible medir la tensin de referencia utilizada por el lmite de decisin de los
niveles lgicos en el interior del decodificador. Regular el potencimetro especial (REFERENCE)
de manera que el nivel de lmite sea intermedio entre el nivel mnimo y el mximo de la seal en
el terminal de entrada (9). Mover el CH1 del osciloscopio al terminal de entrada datos del
transmisor (3) y el CH2 a la salida del decodificador NRZ (1 l).
Operar, si fuera necesario, el potencimetro de la referencia de la fase del clock y de la frecuencia
libre del PLL (f ADJ) para as poder visualizar la secuencia de datos decodificada.
Comparar, poniendo atencin, esta secuencia con la transmitida, midiendo el retraso de fase entre
las dos.
9. Repetir el experimento con distintas velocidades de clock rate poco a poco en aumento retocando
a cada paso la frecuencia de trabajo del regenerador de clock y la fase de la seal regenerada.
Lo que nos permitir verificar la gradual degradacin de la calidad de la seal recibida (terminal 9)
y las dificultades gradualmente crecientes de enganche correcto del regenerador de clock a la
secuencia de datos recibidos.
RHRG

Pag. 8

Ciclo 2014-2

Lab. N 5 Modulacin FSK

3.0 Sistema FSK con codificacin duo-binaria de respuesta parcial.

1. Realizar las conexiones como se indica en la figura 5.
2. Poner el CK RATE a 2400 Hz y la WORD LENGHT a 2 4-1
3. Conectar el osciloscopio, en trigger exterior, en (1), CH1 en DATA IN (2), CH2 en la salida del
precodificador duo-binario (3).
Examinar la forma de onda observada y explicar cada aspecto.
La seal de lnea puede trasmitir los valores cero, alto(H), bajo (L). En cada intervalo de bit la
seal es:
H si el bit que hay que trasmitir es 1 y el bit anterior era 1.
L si el bit es 0 y el bit anterior era 0
0 si el bit es 1 y el bit anterior era 0
4. Enganchar el regenerador de clock operando f ADJ hasta el encendido completo del indicador
LOCK.
5. Regular la fase del clock regenerado a un valor intermedio.
6. Poner CH1 sobre el terminal (4), dejando CH2 en el terminal (3).
7. Regular DECISION POINT para obtener una tensin de lmite H a un valor intermedio entre el 0 y
el nivel alto de la seal recibida.
8. Poner CH1 sobre el terminal (5). Verificar que la tensin de lmite L est a un valor intermedio
entre el 0 y el nivel bajo de la seal recibida.
9. Poner CH1 en la salida del decodificador (6), dejando CH2 en la entrada (3).
10. Ajustar la fase del clock regenerado mediante la perilla PHASE y, si fuera necesario, la frecuencia
de ste y los lmites H y L para que de esta forma aparezca la seal decodificada.
11. Poner CH2 en la seal del generador (2) y comparar las trazas (seal generada y decodificada)
que aparecen en la pantalla.
12. Medir el retraso de fase que ocurre entre las dos seales
13. Repetir las observaciones para clock rates ms altos.

RHRG

Pag. 9

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Figura 3. Seales de prueba.

Figura 4. Modulacin y demodulacin FSK con cdigo de lnea NRZ.

RHRG

Pag. 10

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Figura 5. Modulacin y demodulacin FSK con cdigo de lnea duo binario.

RHRG

Pag. 11

Ciclo 2014-2

Lab. N 5 Modulacin FSK

Preguntas del laboratorio

a) Cul es la funcin de los codificadores de lnea?
b) Los datos utilizados como informacin pueden considerarse una secuencia aleatoria o una
secuencia seudo aleatoria.
Aplicacin de lo aprendido
Describa dos aplicaciones comerciales donde se utilice la modulacin FSK.

RHRG

Pag. 12