Professional Documents
Culture Documents
II. DESARROLLO
A. ProcedimientoTerico
Inicialmente se solicita para el circuito de la figura 1 analizar
sus curvas caractersticas.
INTRODUCIN
Los
(3)
Despejando VGSQ en su forma cuadrtica se obtiene:
(
)
(4)
(5)
(6)
(7)
Smbolo
Mnimo
Mximo
Unidad
VGS(th)
2.0
4.0
Vdc
Static DraintoSource
OnResistance
(VGS = 10 Vdc, ID = 2.5
Adc)
RDS(on)
1.5
Ohm
4.5
Adc
ID(on)
valor
DrainSource Voltage
VDSS
500
Vdc
DrainGate Voltage
(RGS = 1.0 M)
VDGR
500
Vdc
GateSource Voltage
VGS
20
Vdc
Drain Current
4.5
Continuous, TC = 25C
ID
3.0
18
Continuous, TC = 100C
Peak, TC = 25C
Tabla 1: parmetros del transistor IRF830.
Adc
)
(
(1)
)
(2)
(9)
Para Rs debe escogerse un valor muy pequeo, para este
anlisis Rs = 400
(
(10)
(11)
B. Simulacin
Para realizar la simulacin del circuito se tiene en cuenta
que el voltaje inicial ser de 0,100V, una frecuencia de
2000Hz.
1.
C. Montaje.
Al momento de realizar el montaje fue necesario tener en
cuenta la conexin de cada dispositivo, debido a que un error
en la conexin implica el mal funcionamiento del mismo.
Para la conexin del IRF830 el pin 1 es GATE, el 2 es
DRENO y el 3 es SOURCE.
Se procedi a realizar el montaje variando la frecuencia
entre su mximo y mnimo para determinar las frecuencias de
corte, las fotos a continuacin:
voltaje RMS en mV
10000
1000
100
voltaje RMS
en mV
10
1
1
100
10000 1000000
frecuencia en Hz
1000
3000
5000
13000
30000
70000
100000
150000
200000
250000
300000
350000
400000
450000
voltaje RMS en mV
1310
1450
1500
1390
1100
624
453
309
235
189
162
137
121
107
(13)
(14)
(15)
IV. CONCLUSIONES
B. Ecuaciones.
(1)
Ecuacin de
(2)
Ecuacin de
.
(3)
Ecuacin de
.
(4)
Ecuacin de .
(5)
Ecuacin de .
(6)
Ecuacin de .
(7)
Ecuacin de .
(8)
Ecuacin de .
(9)
Ecuacin de .
(12)
(13)
(14)
(15)
(16)
Ecuacin de .
Ecuacin de .
Ecuacin de .
Ecuacin de .
Ecuacin de .
Ecuacin de .
Ecuacin de Distorsin armnica total.
C. Tablas.
Tabla 1. Parmetros del transistor IRF830.
Tabla 2. Frecuencia vs Voltaje pico
REFERENCIAS
[1]
[2]
[3]
[4]