Circuitos Controladores Passagem

Circuitos Digitais
Cap. 4
Prof. Jos Maria P. de Menezes Jr.
Circuitos Digitais I - Engenharia Eltrica - UFPI
Objetivos
Circuitos Lgicos Combinacionais

Forma de Soma-de-Produtos
Simplificao de Circuitos Lgicos
Simplificao Algbrica
Projetando Circuitos Lgicos Combinacionais
Mtodo do Mapa de Karnaugh
Circuitos Exclusive-OR e Exclusive-NOR
Circuitos Gerador e Verificador de Paridade
Circuitos para Habilitar/Desabilitar
Caractersticas Bsicas de CIs Digitais
Circuitos Lgicos Combinacionais

Os circuitos descritos e analisados at o momento podem ser classificados
como CIRCUITOS LGICOS COMBINACIONAIS porque, em qualquer
instante de tempo, o nvel lgico da sada do circuito depende da combinao
dos nveis lgicos presente nas entradas.
Um circuito combinacional no possui a caracterstica de memria, portanto

sua sada depende apenas dos valores atuais das entradas.
Assim, justifica-se nos circuitos combinacionais um estudo mais detalhado da

simplificao dos circuitos lgicos. Dois mtodos sero usados: o primeiro
usar os teoremas da lgebra Booleana, e o segundo usar uma tcnica de
mapeamento.
Forma de Soma-de-Produtos
Os mtodos de simplificao e projetos de circuitos lgicos a serem estudados
requerem que a expresso esteja na forma de soma-de-produtos. Alguns
exemplos de expresses desse tipo so:
1. K.ABC
ABC
2. J.AB
ABC C D D
3. j AB C D EF GK H L
Cada uma dessas expresses consiste em dois ou mais termos AND (produtos
lgicos) conectados por operaes OR. Cada termo AND consiste em uma ou
mais variveis que aparecem individualmente na sua forma complementada ou
no-complementada.
Produto-de-Somas: Uma outra forma geral para expresses lgicas usada s
vezes chamada de produto-de-somas, e consiste em dois ou mais termos OR
(somas lgicas) conectados por operaes AND.
A B C D E F
J.
1. K.A B C A C
2.
Simplificao de Circuitos Lgicos

Uma vez obtida a expresso de um circuito lgico, podemos reduzi-la a uma
forma mais simples que contenha um menor nmero de termos ou variveis
em um ou mais termos da expresso. Essa nova expresso pode ento ser
usada na implementao de um circuito equivalente ao circuito original, mas
que contm menos portas lgicas e conexes.
Dois mtodos para simplificao de circuitos lgicos sero estudados:

(i) Simplificao Algbrica e (ii) Mapa de Karnaugh.
Podemos usar os teoremas da lgebra Booleana para nos auxiliar a simplificar
expresses de circuitos lgicos. Entretanto, nem sempre bvio qual teorema
deve ser aplicado para se obter o resultado mais simplificado. Assim, as
simplificaes algbricas so, muitas vezes, um processo de tentativa-e-erro.
Entretanto, com a experincia, pode-se obter resultados razoavelmente bons.
Uma metodologia para a aplicao dos teoremas Booleanos na busca pela
simplificao de expresses lgicas seguir os dois seguintes passos:
1. A expresso original colocada na forma de soma-de-produtos aplicandose repetidamente os teoremas de DeMorgan e a multiplicao de termos.
2. Uma vez que a expresso original esteja na forma de soma-de-produtos,
verifica-se se os termos produto tm fatores comuns, realizando a fatorao
sempre que possvel. Esta fatorao pode levar eliminao de termos.
Exemplo: Simplifique o circuito lgico abaixo.
Soluo:
O primeiro passo colocar a expresso na forma soma-de-produtos.
z ABC AB AC
ABC AB A C
ABC A B A C
DeMorgan
cancela inverses
ABC AB A A BC
multiplica
ABC A B ABC
A.A=A
primeiro passo
Soluo:
Obtida a forma soma-de-produtos (primeiro passo da simplificao):
z ABC AB ABC
parte-se para o passo 2 (buscar fatores comuns para realizar fatorao):
z ABC AB ABC
AC ( B B) AB
AC AB
ACB

Quando o nvel de sada desejado de um circuito lgico dado para todas as
condies de entrada possveis, os resultados podem ser convenientemente
apresentados em uma tabela-verdade. A expresso Booleana para o circuito
requerido pode ento ser obtida a partir desta tabela-verdade.
Por exemplo, considere a Tabela-Verdade abaixo que tem duas entradas, A e
B, e a sada x que ser nvel 1 apenas para o caso em que A = 0 e B = 1.
O circuito mostrado acima implementa a tabela-verdade apresentada.

Caso eu tenha interesse em conhecer circuitos que tenham sada 1 para
uma nica combinao na entrada ?

Para o caso de duas variveis lgicas, temos abaixo quatro circuitos que tm
sada nvel 1 apenas para uma das 4 possveis combinaes na entrada.
Esses circuitos poderiam ser combinados para implementar outras tabelas

verdade ?

Vamos considerar o caso no qual temos uma tabela verdade em que a sada
ser 1 apenas para dois casos distintos: A = 0, B = 1 e A = 1, B = 0. Como isso
pode ser implementado ?
Adotamos a forma de soma-de-produtos para obter a expresso e o

circuito a partir da tabela-verdade.

H um mtodo que automatiza a busca pela simplificao da expresso
do circuito se esta estiver no formato de soma de produtos.
O Mapa de Karnaugh um diagrama utilizado na minimizao de funes
booleanas. Chamamos a esse diagrama um mapa visto este ser um
mapeamento biunvoco a partir de uma tabela de verdade da funo que est
a ser analisada.
Os diagramas foram originalmente criados por Edward Veitch (1952) e
aperfeioados pelo engenheiro de telecomunicaes Maurice Karnaugh.
Karnaugh utilizou os diagramas para simplificar circuitos utilizados em
telefonia.
O nome completo do mtodo Veitch-Karnaugh, em homenagem aos seus
dois precursores, mas usualmente utiliza-se apenas o nome de Karnaugh
para o mtodo.

O mapa de Karnaugh um mtodo grfico usado para simplificar uma
equao lgica ou para converter uma tabela-verdade no seu circuito lgico
correspondente, de uma forma simples e metdica. Embora um mapa de
Karnaugh, ou simplesmente mapa K, possa ser usado em problemas que
envolvem qualquer nmero de variveis de entrada, sua utilidade prtica se
estende a cinco ou seis variveis.
O mapa K, assim como uma tabela-verdade, um meio de mostrar a relao
entre as entradas lgicas e a sada desejada. Segue abaixo um exemplo da
tabela-verdade de uma expresso lgica e seu mapa K correspondente.
Tabela-Verdade
Expresso
Mapa de Karnaugh
Como montar o mapa para mais de duas variveis ?

Exemplos com mais variveis:
Tabela-Verdade
Expresso
Mapa de Karnaugh

Exemplos com mais variveis:
Tabela-Verdade
Expresso
Mapa de Karnaugh

Pontos mais importantes do Mapa de Karnaugh:
1. A tabela-verdade fornece o valor da sada X para cada combinao de
valores de entrada. O mapa K fornece a mesma informao em um formato
diferente. Cada linha na tabela-verdade corresponde a um quadrado no
mapa K.
2. Os quadrados no mapa K so nomeados de forma que quadrados
adjacentes horizontalmente, ou verticalmente, diferem em apenas uma
varivel. Mapa pode ser dobrado.
3. Manter ordem na identificao dos quadrados.
4. Uma vez que um mapa K tenha sido preenchido com 0s e 1s, a expresso
na forma de soma-de-produtos para a sada X pode ser obtida fazendo-se a
operao OR dos quadrados que contm 1.
Como utilizar o mapa K para simplificar expresses ?

A expresso para a sada X pode ser simplificada combinando adequadamente
os quadrados do mapa K que contm 1. O processo de combinao desses 1s
denominado agrupamento.
Agrupamento de dois quadros no mapa K

Agrupando um par de 1s adjacentes em um mapa K, elimina-se a varivel
que aparece nas formas complementada e no-complementada.
Exemplo:
X ABC ABC
BC A A
(A)
BC
Exemplos:

Agrupamento de quatro quadros no mapa K (quartetos)
Agrupando um quarteto de 1s adjacentes em um mapa K, elimina-se duas
variveis que aparecem nas formas complementada e nocomplementada.
Exemplo:
X ABC ABC ABC A BC
AC B B AC B B
X C
AC AC
C A A
10
Exemplos:

Agrupamento de oito quadros no mapa K (octetos)
Agrupando um octeto de 1s adjacentes em um mapa K, elimina-se trs
variveis que aparecem nas formas complementada e nocomplementada.
Exemplos:
11
Exemplos:

Processo Completo de Simplificao
Quando uma varivel aparece nas formas complementada e nocomplementada em um agrupamento, tal varivel eliminada da
expresso. As variveis que no se alteram para todos os quadros do
agrupamento tm de permanecer na expresso final
Deve ficar claro que um grupo maior de 1s elimina mais variveis. Para ser
exato:
um grupo de dois 1s elimina uma varivel,
um grupo de quatro 1s elimina duas variveis, e
um grupo de oito 1s elimina trs variveis.
Esse princpio ser usado para se obter a expresso lgica simplificada a partir
do mapa K que contm qualquer combinao de 1s e 0s.
12

Procedimento para uso do mapa K na simplificao de expresses Booleanas:
1. Construa o mapa K e coloque os 1s nos quadros que correspondem aos 1s
na tabela-verdade. Coloque 0s nos demais quadros.
2. Analise o mapa quanto aos 1s adjacentes e agrupe os 1s que no sejam
adjacentes e quaisquer outros 1s. Esses so denominados 1s isolados.
3. Em seguida, procure os 1s que so adjacentes a somente um outro 1.
Agrupe todo par que contm tal 1.
4. Agrupe qualquer octeto, mesmo que ele contenha alguns 1s que j tenham
sido agrupados.
5. Agrupe qualquer quarteto que contenha um ou mais 1s que ainda no
tenham sido agrupados, certifique-se de usar o menor nmero de
agrupamentos.
6. Agrupe quaisquer pares necessrios para incluir quaisquer 1s que ainda
no tenham sido agrupados, certifique-se de usar o menor nmero de
agrupamentos.
7. Forme a soma OR de todos os termos gerados por cada grupo.

Exemplo I:
PASSO 1: Preenchimento.
PASSO 2: O quadro 4 o nico com 1
isolado grupo 4.
PASSO 3: O quadro 15 adjacente
apenas ao quadro 11 o nico com 1
isolado grupo 11,15.
PASSO 4: No h octetos.
PASSO 5: Os quadros 6, 7, 10 e 11
formam um quarteto grupo 6,7,10,11.
PASSO 6: Todos os 1s j esto
agrupados.
PASSO 7: O quadro 4 o nico com 1
isolado grupo 4.
13

Exemplo II: A partir do mapa k abaixo, obtenha a expresso
simplificada.
0
2
1
6
1
0
10
1
8
0
11
0
14
13
1
9
0
3
12
0
15
16

Exemplo III: A partir do mapa k abaixo, obtenha a expresso
simplificada.
1
2
1
6
1
0
10
14
0
11
0
13
1
9
0
3
12
0
15
16
Se for dada uma expresso lgica, pode-se usar o mtodo de Karnaugh ?
14

Preenchendo o Mapa K a partir da expresso da sada
Quando a sada desejada apresentada como uma expresso Booleana
em vez de uma tabela-verdade, o mapa K pode ser preenchido usando os
seguintes passos:
1. Passe a expresso para a forma de soma-de-produtos caso ela no
esteja neste formato.
2. Para cada termo produto da expresso na forma soma-de-produtos,
coloque um 1 em cada quadrado do mapa K cuja denominao seja a
mesma da combinao das variveis de entrada. Coloque um 0 em
todos os outros quadrados.
Exemplo 4-14

Preenchendo o Mapa K a partir da expresso da sada
Exemplo
Use o mapa K para simplificar a expresso:
y C A B D D A BC D
Soluo:
Expresso simplificada:
y AB C D
15

Condies de dont-care
Alguns circuitos lgicos podem ser projetados de forma que existam certas
condies de entrada para as quais no existem nveis de sada especificada
normalmente essas condies nunca ocorrero.
Para estas condies de entrada, a sada z no especificada nem como 0
nem como 1, e sim por um x que indica que aquela condio no importa
(dont-care).
Ex. do nvel de um tanque

Como simplificar a expresso lgica associada com a tabela-verdade ?

Condies de dont-care
Como no h uma sada especificada para as condies dont-care, o
projetista est livre para fazer a sada ser 0 ou 1 de forma a obter a expresso
mais simple.
Assim, sempre que ocorrerem condies de dont-care temos que decidir qual
x ser alterado para 0 e qual ser alterado para 1 de forma a se obter o melhor
agrupamento no mapa k.
16
Mintermos e Maxtermos
17
18
19
Mapa de Karnaugh
com
5 e 6 variveis
20
21
22
23
24

OU-Exclusivo (Exclusive-OR)
Considere o circuito lgico mostrado abaixo. Levante a tabela-verdade dele.
Esse circuito produz uma sada em nvel ALTO sempre que duas entradas
estiverem em nveis opostos.
25

OU-Exclusivo (Exclusive-OR)
Uma porta EX-OR (OU-EXCLUSIVO) tem apenas duas entradas; no existem
portas EX-OR de trs ou quatro entradas. Uma forma abreviada algumas
vezes usada para indicar uma sada EX-OR :
x A B
Existem disponveis alguns CIs contendo portas EX-OR, como os seguintes
que so chips qudruplos destas portas:
74LS86
- chip qudruplo EX-OR (famlia TTL)
74C86
- chip qudruplo EX-OR (famlia CMOS)
74HC86
- chip qudruplo EX-OR (CMOS de alta velocidade)

NOU-Exclusivo (Exclusive-NOR)
O circuito exclusive-NOR (abreviado EX-OR) opera de forma completamente
oposta ao circuito EX-OR. O circuito abaixo mostra o EX-NOR.
26

NOU-Exclusivo (Exclusive-NOR)
O EX-NOR gera uma sada em nvel ALTO se as duas entradas estiverem no
mesmo nvel lgico. De forma semelhante exclusive-OR, a exclusive-NOR
tambm tem apenas duas entradas e combina essas entradas de forma que a
sada seja:
x AB AB
Uma forma abreviada de indicar a expresso de sada de uma porta EX-NOR

:
x A B
Existem disponveis alguns CIs contendo portas EX-NOR, como os seguintes
que so chips qudruplos destas portas:
74LS266
- chip qudruplo EX-NOR (famlia TTL)
74C266
- chip qudruplo EX-NOR (famlia CMOS)
74HC266
- chip qudruplo EX-NOR (CMOS de alta velocidade)

Exemplos de aplicaes para as portas Exclusive-OR e Exclusive-NOR:
Circuitos Geradores e Verificadores de Paridade;
Circuitos para Habilitar/Desabilitar.
27

Um transmissor pode anexar um bit de paridade em um conjunto de bits
de dados antes de transmiti-los de forma a permitir que o receptor
detecte qualquer erro de um nico bit que ocorra na transmisso.
A paridade par opera de tal forma que gera uma sada 1 caso o nmero de
1s nas entradas for mpar, e 0 caso o nmero de 1s for par.
Considere que se deseja transmitir o caractere C cujo ASCII em 7 bits

1000011.
TRANSMISSOR
11000011
RECEPTOR
11100011
C
C
bit de paridade anexado
Rudo
Como implementar o circuito lgico ?

Gerador de Paridade Par
A lgica do Gerador de Paridade Par incluir um bit 1 caso o nmero de
1s contidos no conjunto de bits do cdigo seja mpar, ou incluir um bit 0
caso o nmero de 1s seja par.
A Porta EX-OR opera de tal forma que gera uma sada 1 caso o nmero de
1s nas entradas for mpar, e 0 caso o nmero de 1s for par.
Caso se desejasse trabalhar com Paridade mpar ?
28

Verificador de Paridade Par
A partir do gerador de paridade podemos implementar o verificador: gerase o bit de paridade do conjunto de bits do cdigo e compara-se com o
bit de paridade recebido.
Sendo:
A paridade gerada.
B paridade recebida.
x Erro.
gerador de paridade par

Cada uma das portas lgicas bsicas pode ser usada para controlar a
passagem de um sinal lgico da entrada para a sada. Assim, temos um
sinal lgico A na entrada e a outra entrada usada para controle
permintindo (habilitando) ou no (desabilitando) que o sinal A afete o
sinal na sada da porta.
29

Existem diferentes situaes no projeto de circuitos digitais em que a
passagem de um sinal lgico habilitada ou desabilitada dependendo
das condies presentes em uma ou mais entradas.
EXEMPLO I:
Dados os sinais A, B e C, projete um circuito lgico que permita a
passagem do sinal A para a sada apenas quando uma das entrada B ou
C, mas no ambas, for nvel ALTO; caso contrrio, a sada permanecer
em nvel ALTO.

EXEMPLO II:
Projete um circuito lgico com um sinal de entrada A, entrada de controle
B e sadas X e Y que opera da seguinte maneira:
1. Quando B = 1, X segue a entrada A e a sada Y 0.
2. Quando B = 0, X 0 e a sada Y segue a entrada A.
Este circuito denominado Circuito Direcionador de Pulsos.
30

CIs digitais so uma coleo de resistores, diodos e transistores
fabricados em um nico pedao de material semicondutor (geralmente
silcio), denominado substrato, comumente conhecido como chip.
O chip confinado em um encapsulamento protetor plstico ou
cermico, a partir do qual saem os pinos.
Um dos tipos de encapsulamento mais comum o Dual-In-Line (DIP),

assim denominado por conter duas linhas de pinos em paralelo.
Os pinos so numerados no sentido anti-horrio a partir de uma marca
em uma de suas extremidades.

CIs digitais so muitas vezes classificados de acordo com a
complexidade de seus circuitos medida pelo nmero de portas lgicas
equivalentes no seu substrato.
Complexidade
Portas por Chip
Integrao em pequena escala (SSI)
Menos do que 12
Integrao em mdia escala (MSI)
11 a 99
Integrao em larga escala (LSI)
100 a 9999
Integrao em escala muito larga (VLSI)
10.000 a 99.999
Integrao em escala ultra-larga (ULSI)
100.000 a 999.999
Integrao em escala giga (GSI)
1.000.000 ou mais
31

CIs digitais tambm podem ser classificados de acordo com o principal
tipo de componente eletrnico usado nos seus circuitos. CIs bipolares
so fabricados com transistores bipolares de juno (NPN e PNP). CIs
unipolares usam transistores unipolares por efeito-de-campo (MOSFETs
canal P e canal N) como seu elemento principal.
Famlia TTL famlia de CIs bipolares.
Famlia CMOS famlia de CIs unipolares.

Famlia TTL:
A famlia TTL (lgica transistor-transistor) consiste atualmente de vrias
subfamlias ou sries. A srie 74 padro foi a primeira srie de CIs TTL.
Ela no mais usada em novos projetos, tendo sido substituda por
vrias sries TTL de alta performance. CIs que pertencem srie
Schottky de baixa potncia tm sua identificao comeada por 74LS.
As diferenas entre as sries TTL tm a ver com suas caractersticas

eltricas, como: dissipao de potncia e velocidade de chaveamento
(comutao). Elas no diferem na disposio dos pinos ou na operao
lgica realizada pelos circuitos internos.
32

Famlia CMOS:
A famlia CMOS (semicondutor de xido metlico complementar) tem a
srie 4000 como sendo a sua mais antiga. Ela possui muitas das funes
lgicas da famlia TTL, mas no foi projetada para ser compatvel pino a
pino com os dispositivos TTL.
As sries 74C, 74HC, 74HCT, 74AC e 74ACT so as mais recentes das
famlias CMOS. As trs primeiras so compatveis pino a pino com os
dispositivos TTL de mesma numerao. As sries 74HC e 74 HCT operam
a uma velocidade maior que os dispositivos da 74C. A srie 74HCT foi
projetada para ser eletricamente compatvel com com dispositivos TTL.
As sries 74AC e 74ACT so CIs de altssimo desempenho nenhum
deles compatvel pino a pino com TTL. Os dispositivos 74ACT so
eletricamente compatveis com TTL.

Alimentao e terra
As conexes mais importantes dos CIs digitais so as de alimentao cc
e terra.
Faixas de tenso para nveis lgicos

Para dispositivos TTL, Vcc +5 V. Para dispositivos CMOS, Vdd pode estar
situado na faixa de +3 a +18 V, embora +5 V seja a tenso mais usada,
principalmente quando dispositivos CMOS so usados em um mesmo
circuito em conjunto com dispositivos TTL.
33

Faixas de tenso para nveis lgicos

Entradas no-conectadas (flutuantes)
Uma entrada flutuante em um circuito TTL funciona exatamente como se
estivesse em nvel lgico 1. Essa caracterstica freqentemente usada
quando se testa um circuito TTL. Entretanto, do ponto de vista de nveis
lgicos, no uma prtica recomendada, visto que uma entrada flutuante
em um circuito TTL extremamente suscetvel a sinais de rudos.
Uma entrada flutuante em um circuito CMOS pode ter resultados

desastrosos. O CI pode superaquecer e possivelmente se danificar. Por
essa razo, todas as entradas de um circuito CMOS devem ser
conectadas a um nvel lgico (BAIXO ou ALTO), ou sada de um CI.
34
Bibliografia Bsica
Tocci, R. j., Widmer, N. S.; Sistemas Digitais Princpios e Aplicaes - 8 Ed, Editora
Pearson, 2003.
Capuano, F. G., Idoeta, I.V.; Elementos de
Eletrnica Digital 26 Ed, Editora rica,1997.
35

Circuitos Controladores Passagem

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Circuitos Controladores Passagem

Uploaded by

Copyright:

Available Formats

Circuitos Digitais

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Lgicos Combinacionais

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Lgicos Combinacionais

Um circuito combinacional no possui a caracterstica de memria, portanto

Assim, justifica-se nos circuitos combinacionais um estudo mais detalhado da

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Simplificao de Circuitos Lgicos

Dois mtodos para simplificao de circuitos lgicos sero estudados:

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Projetando Circuitos Lgicos Combinacionais

O circuito mostrado acima implementa a tabela-verdade apresentada.

Circuitos Digitais I - Engenharia Eltrica - UFPI

Projetando Circuitos Lgicos Combinacionais

Esses circuitos poderiam ser combinados para implementar outras tabelas

Circuitos Digitais I - Engenharia Eltrica - UFPI

Projetando Circuitos Lgicos Combinacionais

Adotamos a forma de soma-de-produtos para obter a expresso e o

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Como montar o mapa para mais de duas variveis ?

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Como utilizar o mapa K para simplificar expresses ?

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Agrupamento de dois quadros no mapa K

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

X ABC ABC ABC A BC

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Se for dada uma expresso lgica, pode-se usar o mtodo de Karnaugh ?

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI

Mtodo do Mapa de Karnaugh

Circuitos Digitais I - Engenharia Eltrica - UFPI