UNIVERSIDAD TECNOLGICA DE PUEBLA

INGENIERA EN TECNOLOGAS PARA

LA

AUTOMATIZACIN

DISPOSITIVOS DIGITALES PROGRAMABLES

RAMIREZ BARRIENTOS MARCO ANTONIO
INTEGRANTES
ORTIZ ORTIZ ABEL
AMARO RIVERA DANIEL
SANCHEZ PEREZ CHRISTIAN ALEXIS
PRCTICA # 2
IMPLEMENTACIONES CON GAL16V8

10 A
10/02/2015

Objetivo

Realizar el control de avance de una banda transportadora utilizando una GAL:

Marco terico
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden
programarse para trabajar como
entradas y/o salidas, y en el caso de
ser usadas como salidas estas
pueden ser combinacionales o
registradas (Flip Flops), lo cual le da
la versatilidad de ser programado de
diferentes formas y para diferentes
requerimientos.

Proceso de acondicionadores de seal en banda trasportadora

La funcin de estos dispositivos es la de refrendar los cambios elctricos a una
misma escala de corriente o voltaje, adems provee aislamiento elctrico y filtraje
de la seal con la finalidad de la seal con el objetivo de proteger el sistema de
ruidos originado en el campo.

Lista de materiales:

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Pushbutton

Desarrollo de prctica
En esta prctica lo que se realiz el, paro y arranque de un motor por lo tanto se
consideran los siguientes aspectos en los cuales:
a) Si el sensor s1 detecta un objeto, el motor M de la banda transportadora gira y
lleva el objeto hacia el final de carrera de la banda
b) El motor M se detiene cuando el sensor s2 detecta el objeto.

Para esta prctica se implement el siguiente cdigo en VHDL, para esto

considerando tomar en cuenta las variables que nos proporcionaron el corrimiento
de este programa.

Posteriormente se realiz el circuito de simulacin en Proteus para verificar el

cdigo de manera que en cuanto esta simulacin realizar el circuito fsico. En la
imagen se se muestra el diagrama y la forma que se conecta la GAL. Ya que este
programa realiza el paro t arranque del motor, puesto que tiene el botn de
arranque y paro,

Finalmente se guard el programa a la GAL y realizar el circuito fsico

considerando las variables programadas en el (PLD). Se realiz el funcionamiento
accionando el botn de parao y arranque del motor. Con esto se verifico el
funcionamiento correcto de la prctica. En la imagen se muestra el encendido de
led que representa el motor.

Programa # 2

inversin de giro de un motor

Objetivo: Realizar un cdigo en VHDL que pueda realizar el giro de un motor,

posteriormente implementarlo en una GALFV8D
proteus, as como el circuito fsico.

y realizar la simulacin en

Marco terico
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden programarse para trabajar como entradas y/o
salidas, y en el caso de ser usadas como salidas estas pueden ser
combinacionales o registradas (Flip Flops), lo cual le da la versatilidad de ser
programado de diferentes formas y para diferentes requerimientos.

Para invertir el giro del motor habr

que invertir el giro del campo
magntico creado por el estator; de
esta forma el rotor tender a seguirlo
y girar en sentido contrario. Para
conseguirlo, basta con invertir un par
de fases cualesquiera de la lnea
trifsica de alimentacin al motor, lo que en la prctica se realiza con dos
contactores de conexin a red.

Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Pushbutton

De la misma banda anterior realizar un control en donde la banda corre de un lado

a otro controlado por los sensores s1 y s2, realice el diagrama de escalera e
implemntelo con la gal. Suponga dos salidas para el cambio de giro del motor.

Desarrollo de prctica
Se realiz el circuito electrnico de esta prctica considerando un botn de
arranque y otro de inversin de giro se puedo ver el encendido del led indicando
las diferentes funciones.

Se realiz el cdigo en VHDL posteriormente se obtuvo la simulacin en proteus

Resultados
Los resultados obtenidos fue ver el funcionamiento de este programa realizado en
VHDL y as mismo se logr ver fsicamente el funcionamiento del circuito
fsicamente.

Practica # 3. SIMULE E IMPLEMENTE UN SUMADOR COMPLETO

UTILIZANDO UNA GAL.
Objetivo: realizar un cdigo en vhdl, asi como simular en proteus el circuito
electrnico de dicho cdigo posteriormente realizar el circuito fsicamente
comprendiendo el concepto de sumador.

Marco Terico

GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output

(Output Logic Macrocell) pueden

programarse para trabajar como
entradas y/o salidas, y en el caso de
ser usadas como salidas estas
pueden ser combinacionales o
registradas (Flip Flops), lo cual le da
la versatilidad de ser programado de
diferentes formas y para diferentes
requerimientos.
Hasta aqu se ha logrado implementar una suma de dos nmeros de un bit, pero
en una computadora las sumas de hacen con un nmero mayor de bits.
Si cada par de sumandos binarios puede producir un bit de acarreo, tambin
debe tener la capacidad de reconocer cuando viene un bit de acarreo del sumador
de nivel inferior (digamos cuando en el sistema decimal hay un "llevo" debido a la
suma de las unidades y hay que pasarla a las decenas)
Para lograr este propsito se implementa el siguiente circuito con su tabla de
verdad

El circuito anterior es un poco complicado de graficar as que

se puede reemplazar por una caja negra con tres entradas y
dos salidas (ver la tabla de verdad)
Con la anteriormente mencionado se puede implementar un
sumador de "n" bits.

Nota: Cin = acarreo entrante, Cout = acarreo saliente

Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus
Dip switch
Pushbutton
Desarrollo de prctica

La practica consisti en desarrolla un programa, en el cual se lograra realizar una

suma en cdigo binario, puesta que se comparan dos valores de entradas y en
sus salida vemos la comparacin del resultado mediante un led que nos da el
valor de esa operacin y por consiguiente el otro nos indica el acareo que se
realiza.

Para
esto
utilizamos una tabla de verdad que nos indica la entrada de bits y mediante una
lgica de compuertas XOR y AND se logr obtener los valores en relacin a esta
operacin y a se pudo realizar con la implementacin del circuito fsicamente
utilizando una GAL16FV8D.

Resultados

La prctica nos gener algunas investigaciones pero sobre todo, que se logr la
comprensin y funcionamiento del sumador y el corrimiento de bits de acarreo.

4.- Simule en proteus e Implemente los siguientes circuitos con una

GAL
Codificador
Objetivo: Realizar un cdigo en VHDL, asi como simular en proteus el circuito
electrnico de dicho cdigo posteriormente realizar el circuito fsicamente
comprendiendo el concepto de un codificador.

Marco terico

GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden programarse para trabajar como entradas y/o
salidas, y en el caso de ser usadas como salidas estas pueden ser

combinacionales o registradas (Flip

Flops), lo cual le da la versatilidad de
ser programado de diferentes formas
y para diferentes requerimientos.

Es un dispositivo que realiza la

operacin inversa a la realizada por
los decodificadores. Generalmente,
poseen 2 n entradas y n salidas.
Cuando solo una de las entradas est activa para cada combinacin de salida, se
le denomina codificador completo. Por ejemplo, el siguiente circuito proporciona a
la salida la combinacin binaria de la entrada que se encuentra activada. En este
caso se trata de un codificador completo de 8 bits, o tambin llamado codificador
de 8 a 3 lneas:

Las salidas codificadas, generalmente se usan para controlar un conjunto de 2 n

dispositivos, suponiendo claro est que slo uno de ellos est activo en cualquier
momento. Sin embargo cuando nos encontremos con que se deben controlar
dispositivos que pueden estar activos al mismo tiempo, problema que se suelen
encontrar los sistemas microprocesadores, es preciso usar un dispositivo que nos
proporcione a la salida el cdigo del dispositivo que tenga ms alta prioridad.

Materia

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus
Dip switch
Pushbutton

Desarrollo de prctica
El desarrollo de prctica permiti observa la manera en la que funciona un
codificador ya que en lo que consisti fue realizar un condigo en VHDL y con este
mismo se realiz la simulacin en proteus, as como el circuito fsico.

Aqu se muestra la implementacin de este circuito que solo activa un bit y los
otros en cero de manera secuencial enciende un led mostrando la numeracin en
cdigo binario.
Resultados
Este circuito fue conocer cmo funciona el corrimiento de la numeracin en
condigo binario ya que se mostr por medio de led.

DECODIFICADOR
Objetivo.

Realizar un cdigo en VHDL, as como simular en proteus el circuito

electrnico de dicho cdigo posteriormente realizar el circuito fsicamente comprendiendo
el concepto de un decodificador.

Marco terico
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden programarse para trabajar como entradas y/o
salidas, y en el caso de ser usadas como salidas estas pueden ser
combinacionales o registradas (Flip Flops), lo cual le da la versatilidad de ser
programado de diferentes formas y para diferentes requerimientos.

En un sistema digital, como puede ser

nuestro PC, se pueden transmitir
tanto instrucciones como nmeros
mediante niveles binarios o trenes de
impulsos. Si, por ejemplo, los cuatro
bits de un mensaje se disponen para
transmitir rdenes, se pueden lograr
16 instrucciones diferentes, esto es lo
que denominbamos, informacin
codificada en sistema binario. Otras veces nos interesa que un conmutador de
varias posiciones pueda funcionar de acuerdo con este cdigo, es decir, para cada
uno de los diecisis cdigos debe ser excitada una sola lnea. A este proceso de
identificacin de un cdigo particular se le denomina decodificacin.

Decodificador bsico de dos

entradas y cuatro salidas
construidas a partir de compuertas
NAND
Dicho de otra manera, un
decodificador realiza la funcin
opuesta a la de codificar, es decir,
convierte un cdigo binario de varias entradas en salidas exclusivas. Podemos
distinguir dos tipos bsicos de decodificadores: los excitadores y los no
excitadores. En el primero de los casos tenemos, por ejemplo, aquellos cuya
misin es convertir el cdigo BCD de sus entradas al formato de salida necesario
para excitar un visualizador numrico o alfanumrico
Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus

Dip switch
Pushbutton

Desarrollo de prctica
Esta prctica realiza la operacin inversa al codificador puesto que solo hay dos
bit de entrado ya que al ir accionndolos en estados de cdigo binario de cero a
tres. Se activaran los valores de salida mostrando mostrando solo un valor en
estado positivo y los dems en estado cero.

Resultados
La seleccin de los dos bits de entrada que se acciona en cdigo binario del cero
al tres no di como resultado, solo un estado de los cuatro de salida ya que para
cada entrada de valor solo se corres el estado del led de salida accionando un
estado en forma positiva y los otros en cero.

MULTIPLEXOR

Objetivo. Realizar un cdigo en VHDL, as como simular en proteus el circuito

electrnico de dicho cdigo posteriormente realizar el circuito fsicamente
comprendiendo el concepto de un multiplexor.

Marco terico
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden
programarse para trabajar como
entradas y/o salidas, y en el caso de
ser usadas como salidas estas
pueden ser combinacionales o
registradas (Flip Flops), lo cual le da
la versatilidad de ser programado de
diferentes formas y para diferentes
requerimientos.

Los multiplexores son circuitos combinacionales que tienen varias entradas, una
sola salida y varias lneas de seleccin. Su funcionamiento podra asemejarse a
un conmutador de varias posiciones que simularan las entradas y el terminal
comn, la salida; la conmutacin se realizara por medio de la lnea de seleccin,
de tal modo que las seales presentes en las entradas aparecern en la salida en
el orden indicado por la lnea de seleccin; es decir, un multiplexor permite el
envo por una sola lnea de los datos presentes en varias lneas.

Diseo de un multiplexor El primer ejercicio consistir en crear el diseo de un

multiplexor de dos entradas de datos de un bit. Por tanto, este multiplexor tendr
una seal de seleccin (un bit).

Si S='1', por la salida Z tendremos A Si S='0',

Si S='1', por la salida Z tendremos A Si S='0',
Esquema del multiplexor (izquierda) y diseo en puertas (derecha)
Diseo usando puertas lgicas Si recordamos del ao pasado, un multiplexor en
puertas lgicas se describe como se muestra en la derecha de la figura 3.4. As
que creamos un nuevo proyecto llamado gate.mux (recuerda ponerlo en:
C:\practicas\ed2\tunombre). Crea un nuevo mdulo VHDL llamado tambin
GATE_MUX con los puertos llamados igual que los de la figura 3.4. La
arquitectura, en vez de llamarla BEHAVIORAL llmala GATE, para indicar que est
en el nivel de puertas

Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k

Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus
Dip switch
Push Button

Desarrollo de prctica
Esta prctica nos permite tener bits de entrada y bits de seleccin que nos
permiten activa el estado que se desea. Para esta prctica se realiz el uso de
una Gal 16fv8d con la que se implement el circuito presentado a continuacin.
Ya que se realiz el cdigo en VHDL y en proteus para ver la simulacin de cmo
funciona el circuito, posteriormente se realiz el circuito fsico en que se logr ver
cmo funciona dicho programa.

Resultados
Los multiplexores son circuitos combinacionales con varias entradas y una nica salida
de datos, estn dotados de entradas de control capaces de seleccionar una, y slo una, de las
entradas de datos para permitir su transmisin desde la entrada seleccionada hacia dicha
salida.

DEMULTIPLEXOR
Objetivo. Realizar un cdigo en VHDL, as como simular en proteus el circuito
electrnico de dicho cdigo posteriormente realizar el circuito fsicamente
comprendiendo el concepto de un demultiplexor.

Marco terico
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden programarse para trabajar como entradas y/o
salidas, y en el caso de ser usadas como salidas estas pueden ser
combinacionales o registradas (Flip Flops), lo cual le da la versatilidad de ser
programado de diferentes formas y para diferentes requerimientos.

En electrnica
digital,
un demultiplexor es
un circuito
combinacional que tiene una entrada
de
informacin
de
datos d y n
entradas de control que sirven para
seleccionar una de las 2 n salidas, por
la que ha de salir el dato que presente
en la entrada. Esto se consigue
aplicando a las entradas de control la
combinacin binaria correspondiente
a la salida que se desea seleccionar. Por ejemplo, si queremos que la informacin
que tenemos en la entrada d, salga por la salida S4, en la entrada de control se ha
de poner, de acuerdo con el peso de la misma, el valor 100, que es el 4 en binario.
En el campo de las telecomunicaciones el demultiplexor es un dispositivo que
puede recibir a travs de un medio de transmisin compartido una seal
compleja multiplexada y separar las distintas seales integrantes de la misma
encaminndolas a las salidas correspondientes.
La seal compleja puede ser tanto analgica como digital y estar multiplexada en
cualquiera de las distintas formas posibles para cada una de ellas.

Diagrama lgico de un demultiplexor 1 a 4.

El demultiplexor, es un circuito combinacional que aunque la funcin bsica es la
que hemos explicado, puede utilizarse en muchos casos como decodificador y
adopta cualquiera de las funciones que un decodificador realiza.

Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus
Dip switch
Pushbutton

Desarrollo de prctica
Con esta prctica se pretende selecciona en que posicin se quiere ver el valor de
salida ya que accionando nuestro bit de entrada en binario

Procedimientos

Se realiz el cdigo en VHDL y tambin la simulacin en proteus en donde se

simula el funcionamiento de este circuito, en donde el procedimiento de datos es
compartido y de seleccin.

Resultado
La prctica tanto fsica como simulada cumpli las expectativas de funcionalidad, y
se logr la comprensin de corrimientos de bits, ya que se indic por medio de un
circuito fsico el la funcin de bits por medio de led.

5.- Simular en proteus y armar el circuito decodificador de dos

entradas y 7 salidas que desplegu las letras HOLA mediante
un display de 7 segmentos y una GAL
Objetivo: Realizar un cdigo en VHDL, as como simular en proteus el circuito
electrnico de dicho cdigo posteriormente realizar el circuito fsicamente
comprendiendo el concepto de un de un codificador en donde se escriba hola.

Marco terico
GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.

 fmax = 250 Mhz.

3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden
programarse para trabajar como
entradas y/o salidas, y en el caso de
ser usadas como salidas estas
pueden ser combinacionales o
registradas (Flip Flops), lo cual le da
la versatilidad de ser programado de
diferentes formas y para diferentes
requerimientos.

En un sistema digital, como puede ser nuestro PC, se pueden transmitir tanto
instrucciones como nmeros mediante niveles binarios o trenes de impulsos. Si,
por ejemplo, los cuatro bits de un mensaje se disponen para transmitir rdenes, se
pueden lograr 16 instrucciones diferentes, esto es lo que denominbamos,
informacin codificada en sistema binario. Otras veces nos interesa que un
conmutador de varias posiciones pueda funcionar de acuerdo con este cdigo, es
decir, para cada uno de los diecisis cdigos debe ser excitada una sola lnea. A
este proceso de identificacin de un cdigo particular se le denomina
decodificacin.

Dicho de otra manera, un decodificador realiza la funcin opuesta a la de codificar,

es decir, convierte un cdigo binario de varias entradas en salidas exclusivas.
Podemos distinguir dos tipos bsicos de decodificadores: los excitadores y los no
excitadores. En el primero de los casos tenemos, por ejemplo, aquellos cuya
misin es convertir el cdigo BCD de sus entradas al formato de salida necesario
para excitar un visualizador numrico o alfanumrico.

Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus
Dip switch
Pushbutton

Display de 7 segmento ctodo

Desarrollo
Esta prctica
realiza
la
operacin
inversa
al
codificador
puesto
que
solo hay dos
bit de entrado
ya que al ir
accionndolos
en estados de
cdigo, en primera posicin nos se establece el cdigo binario de 0,1,2,3. Se
activaran los valores de salida mostrando H,O,L,A solo un valor en estado positivo
y los dems en estado cero.

Procedimiento
Se realiz el cdigo en VHDL, posteriormente se hizo la simulacin en proteus y
se realiz el circuito fsico en el cual se logr ver como se poda escribir hola

Resultados
Se logr entregar la prctica en tiempo y con esto, el principio de como de coo
realizar un mensaje por medio de un codificador.

6.- Display BCD

Objetivo: Realizar un cdigo en VHDL, as como simular en proteus el circuito
electrnico de dicho cdigo posteriormente realizar el circuito fsicamente
comprendiendo el concepto de un de un codificador en donde se pueda escribir
del 0 al 9.

Marco terico

GAL
GAL (Generic Array Logic), en espaol Arreglo Lgico Genrico, son un tipo de
circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido
diseados con el propsito de sustituir a la mayora de las PAL, manteniendo la
compatibilidad de sus terminales.
Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar
varias veces.
Como un ejemplo de las caractersticas ofrecidas por este tipo de dispositivos, a
continuacin se enlistan las especificaciones ms relevantes del circuito GAL16V8
de marca Lattice Semiconductor.
fmax = 250 Mhz.
3.5 ns mximo tiempo de propagacin.
2.5 ns mximo tiempo de propagacin de la entrada de reloj a el dato de salida.
Celdas Reprogramables.
Vcc = 5 Volts 5%
Consumo de corriente 90 mA.
Rapidez en el borrado <>
Las terminales de la 12 a 19 correspondientes al OLMC (Output
(Output Logic Macrocell) pueden
programarse para trabajar como
entradas y/o salidas, y en el caso de
ser usadas como salidas estas
pueden ser combinacionales o
registradas (Flip Flops), lo cual le da
la versatilidad de ser programado de
diferentes formas y para diferentes
requerimientos.

Material

(DLP) GAL16FV8D
Protoboard
Resistencias de 1k
Led
Jumper
Fuente de alimentacin 6v
Programador 866c
Simulador proteus
Dip switch
Pushbutton
Display de 7 segmentos catodo

Desarrollo de prctica
Para entender el segundo de los tipos veamos algunos ejemplos de ellos.
Tomemos un decodificador de dos entradas. Este har corresponder, a cada una
de las cuatro palabras posibles de formar con las dos entradas, una de las salidas.
Para la salida Y0, ser 1 cuando los bits de entrada A y B son 0. Luego, la
expresin booleana que le corresponde es: Y0 = /A * /B. El mismo razonamiento
se puede repetir para el resto de salidas.
Representamos la tabla de verdad correspondiente solamente a los diez dgitos
decimales, teniendo en cuenta que la entrada de inhibicin o "strobe" siempre se
encuentra a 1:
Entradas
ABCD

abcdefg

SIGNO

0000

1111110

1000

0110000

0100

1101101

1100

1111001

0010

0110011

1010

1011011

0110

0011111

1110

1110000

0001

1111111

1001

1110011

Se presenta la simulacin en proteus, y el cdigo en VHDL , as como el

circuito fsico.

Resultados

A partir de esta tabla se pueden obtener todas las expresiones booleanas para la
construccin de cada una de las salidas del cdigo de 7 segmentos.

La representacin visual de los diez dgitos decimales se suele realizar a travs

del denominado cdigo de visualizacin de siete segmentos