UNIVERSIDAD NACIONAL

PEDRO RUIZ GALLO

FACULTAD DE CIENCIAS FSICAS Y MATEMTICAS

CURSO

:
Circuitos Electrnicos

DOCENTE

:
Nombera Lossio Martn

TEMA

:
Transistores JFET y MOSFET

INTEGRANTES

:
Arrasco Montoya Diego
Cadena Villanueva Adrin
ChamayaCarhuatanta Roger
Santa Cruz Lpez Dany
Espinoza Lpiz Jhon Peter

Lambayeque, julio 2015

I. OBJETIVOS
- Analizar el comportamiento del transistor FET en circuitos de polarizacin, as
como aprender diferenciar entre un transistor FET y uno MOSFET.

II. INTRODUCCIN
TRANSISTORES DE EFECTO DE CAMPO (JFET Y MOSFET)
Los transistores de efecto de campo o FET se denominan as porque durante su
funcionamiento la seal de entrada crea un campo elctrico que controla el
paso de la corriente a travs del dispositivo. Estos transistores tambin se
denominan unipolares para distinguirlos de los transistores bipolares de unin
para destacar el hecho que slo un tipo de portadores- electrones o huecosinterviene en su funcionamiento.
Los transistores de efecto de campo o FET (Field Electric Transistor) son
semiconductores controlados por la tensin entre el dreno (Drain) y la fuente
(Source) VDS, y tambin por la tensin entre la puerta (Gate) y la fuente (VGS).
Los transistores de efecto de campo se comportan de dos maneras
dependiendo de su voltaje VDS, cuando este voltaje es menor al voltaje de
estrangulamiento (para los JFET es llamado VP, y para los MOSFET es llamado
VTH. Este voltaje nos lo da el fabricante del dispositivo), se dice que el
transistor se encuentra en una regin hmica donde su corriente es muy
pequea. Cuando su voltaje VDS, es mayor a este voltaje de estrangulamiento
se dice que el transistor se encuentra en la regin de saturacin y la corriente
ID, solo va a depender del voltaje VGS.
Los transistores de efecto campo de unin (JFET) fueron primero propuestos por
Schockley en 1952 y su funcionamiento se basa en el control del paso de la
corriente por el campo aplicado a la puerta, constituida por una o varias
uniones p-n polarizadas en inverso.

Finalmente,

existe

tambin

otro

tipo

de

transistores

denominados

genricamente MOSFET (metal- xido- semiconductor), de desarrollo ms

reciente, en los que el control de la corriente a travs del semiconductor se
realiza mediante un contacto separado del semiconductor por una capa
aislante(normalmente, xido de silicio). Es te tipo de transistores se utiliza
preferentemente en la electrnica digital.
En comparacin con los transistores bipolares, los FET presentan una
impedancia de entrada muy elevada y adems consumen muy poca potencia,
por lo que el uso se ha extendido sobre todo en los circuitos integrados.
Tambin encuentran aplicaciones en circuitos de alta frecuencia (microondas).

III. TRANSISTOR JFET

El transistor JFET (Junction Field Effect Transistor) constituye un tipo de FET de
puerta de unin, esto es, entre la puerta y el canal conductor tenemos una
unin pn.
ESTRUCTURA DE UN JFET
Se va a realizar el estudio de un JFET de canal n. En la Figura

puede

observarse su estructura tpica, representacin unidimensional (ms didctica)

y smbolo de circuito.

Figura: Transistor de unin

de efecto de campo JFET: (a)
Estructura

tpica;

(b)

Representacin circuital; (c)

Representacin simplificada.
PRINCIPIOS

DE

FUNCIONAMIENTO
Se va a describir el funcionamiento de un JFET de canal n. Si el JFET es de canal
p, el estudio es igualmente vlido sin ms que cambiar el sentido de las
tensiones y corrientes. En todo este apartado, se har referencia a las Figuras 3
8.

En este caso, las uniones de puerta-canal estn polarizadas directamente, por

lo que circular una gran cantidad de corriente a travs de la puerta. Este
funcionamiento no es el que se busca en el JFET, por lo que en los diseos
siempre se tratar de evitar la polarizacin directa de las uniones de puerta.

Si , Vds= 0 el dispositivo se encuentra en equilibrio termodinmico por lo

que Id= 0. En este caso, el canal entre las dos uniones de puerta est
totalmente abierto (Figura 3)

Si Vds empieza a tomar valores positivos pequeos, empezar a circular

una corriente Id pequea y proporcional. El canal tipo n acta como una
mera resistencia, la cada de tensin producida por Id a lo largo del canal
ser tambin pequea y prcticamente no influir en la polarizacin de
las uniones de puerta. Es decir, puesto que Vgs= 0, el nico potencial
que existe entre la puerta y el canal es el potencial termodinmico t.
Por lo tanto, en estas condiciones, el canal estar abierto e Id y Vds
seguirn la Ley de Ohm: Id=(Vds/Rcanal)
Nos encontramos en la REGIN HMICA o LINEAL (Figura 4 y Figura 8)

Si
Vds sigue aumentando de manera que sus valores empiezan a ser
notables, Id tambin aumentar pero la cada hmica de tensin a lo
largo del canal empezar modular el canal. Efectivamente, en la zona
del drenador aparece la unin se encuentra polarizada inversamente,
con una z.c.e. creciente, y el canal se empezar a contraer en dicha
zona (Figura 5). Como consecuencia de esta contraccin, la resistencia
del canal aumenta y las caractersticas Id Vds suavizan su pendiente.
Nos encontramos en la REGIN GRADUAL (Figura 5 y Figura 8).

Si seguimos aumentando los valores de Vds , llegar un momento en el

que el canal se contraiga por completo (Figura 6), y por lo tanto, la
conexin entre la fuente y el drenador desaparece por completo. Se dice

que el canal se ha estrangulado o pinchado. La tensin Vds a la que

tiene lugar este fenmeno se denomina tensin de drenador de
saturacin,

Vds,

sat.

En

esta

situacin,

la

pendiente

de

las

caractersticas Id- Vds se hace aproximadamente cero, Figura 8.

Nos encontramos en el punto de cambio de la REGIN GRADUAL a la
REGIN DE SATURACIN.

Para Vds > Vds, sat, la caracterstica IdVds se satura, es decir, Id

permanece aproximadamente constante e igual al valor Id, sat, Figura 8.
Por

qu

esta

afirmacin?,

no

es

posible

esperar

que

el

estrangulamiento del canal elimine por completo cualquier flujo de

corriente en el canal?, cmo se explica el hecho de que tensiones Vds
>Vds, sat no tengan prcticamente efecto en la corriente de drenador,
Id?
En respuesta a la primera pregunta, supongamos que al alcanzar el
estrangulamiento Id=0. En tal caso, el potencial a lo largo del canal sera
el mismo que con Vds=0, es decir, sera cero en todos los puntos del
canal. Por lo tanto, la diferencia de potencial entre el canal y las uniones
de puerta es el potencial termodinmico con lo que el canal debera
estar totalmente abierto. Este razonamiento contradice la suposicin
inicial de estrangulamiento del canal. En otras palabras, al igual que
suceda en el caso del MOSFET, para Vds> Vds, sat, debe fluir una
corriente para inducir y mantener la condicin de estrangulamiento. Esto

es, para Vds > Vds, sat siguen fluyendo electrones desde la fuente hacia
el drenador y, al alcanzar el estrangulamiento del canal sern acelerados
por el campo elctrico de la zona de carga de espacio. Por lo tanto, para
Vds > Vds, sat el punto de estrangulamiento se aproxima a la fuente.
Nos encontramos en la REGIN DE SATURACIN (Figura 7).

En lo que respecta a que Id Id, sat para Vds > Vds, sat, hay una explicacin
fsica muy sencilla. Para Vds > Vds, sat, el estrangulamiento del canal avanza
hacia la fuente una distancia L , Figura.7. El potencial por el lado del
drenador es Vds, mientras que, por el lado de la fuente es Vds, sat. Esto es VDS
Vds, sat cae a lo largo de la seccin vaca (estrangulada) del canal:
-

Si L << L, caso habitual, la regin comprendida entre la fuente y el

punto de estrangulamiento es esencialmente idntica en forma y con la
misma distribucin de voltajes en los extremos (cero y Vds, sat) que los
que se tenan al principio del estrangulamiento, con lo que Id ser la

misma, Figura 8.
Si L es comparable a L , entonces, la misma cada de tensin Vds, sat,
aparecer sobre una seccin del canal ms corta, L L , con lo que Id
aumentar ligeramente, Figura 8. Este efecto es notable en dispositivos
de canal corto.

En la Figura 15.8 se ha representado la caracterstica Id Vd de un JFET de

canal n indicando cada una de las regiones de funcionamiento.

En este caso, desde el principio, las uniones de puerta estn inversamente

polarizadas (Ig =0 ).
-

Para Vds =0, el canal est contrado uniformemente en todos sus puntos

debido a la Vgs aplicada y, adems, Id =0.

Para Vds > 0, se volver a repetir toda la secuencia anterior pero, en
este caso, la condicin de estrangulamiento del canal se dar a
tensiones Vds, sat inferiores.

TENSIN UMBRAL O TENSIN DE CORTE, VT

Se denomina tensin umbral, tensin de corte o tensin de puesta en
conduccin, a la tensin inversa de puerta que elimina todas las cargas libres
del canal con independencia de la tensin Vds aplicada. Es, por lo tanto, una
caracterstica del dispositivo que depende de la geometra del mismo.
Para su clculo, tendremos en cuenta que las uniones de puerta son muy
asimtricas (Na>> Nd) con lo que la anchura de la zona de carga de espacio
de

estas

uniones

se

extiende

prcticamente

por

el

lado

del

canal.

Consideraremos, adems, el caso ms general en el que los dos terminales de

puerta estn colocados a la misma tensin de referencia. Atendiendo a la

Figura 10 definimos,
d distancia entre las uniones metalrgicas (anchura metalrgica).
l anchura de la zona de carga de espacio por el lado del canal que coincide
prcticamente con la anchura total de la zona de carga de espacio.
w

anchura efectiva del canal que ser funcin de la tensin de puerta

aplicada.

Puesto que slo estamos aplicando Vgs , la contraccin del canal ser uniforme
en todos sus puntos. De la Figura 10 podemos escribir que,

La ecuacin (2) define la tensin umbral cuando los dos terminales de puerta
estn conectados entre s. Lo que est claro es que constituye una
caracterstica del dispositivo que depende de la geometra del mismo, siendo el
segundo trmino el dominante. Para |Vgs|> |Vt|, el canal hmico desaparece
por completo. No existe conexin fsica entre la fuente y el drenador y, por lo
tanto, el JFET no puede conducir Id= 0..
CURVAS CARACTERSTICAS DE UN JFET
En las Figuras 11 y12 se han representado las caractersticas de salida y
caractersticas de transferencia de un JFET de canal n.
En las caractersticas de salida pueden observarse las diferentes regiones de
funcionamiento comentadas anteriormente:
- Regin gradual, que incluye la regin puramente hmica o lineal.
- Regin de saturacin.
- Regin de ruptura.
- Regin de corte, |Vgs|> |Vt|. En estas curvas, se ha incluido la caracterstica
correspondiente a una Vgs= 0,2V (polarizacin directa de la unin de puerta).
En tal caso, la corriente de puerta Ig sera muy pequea puesto que Vgs<<Vt (
0,5V para el Si).

IV. TRANSISTOR MOSFET

El transistor MOSFET, como veremos, est basado en la estructura MOS. En los
MOSFET de enriquecimiento, una diferencia de tensin entre el electrodo de la
Puerta y el substrato induce un canal conductor entre los contactos de
Drenador

Surtidor,

gracias

al

efecto

de

campo.

El

trmino enriquecimiento hace referencia al incremento de la conductividad

elctrica debido a un aumento de la cantidad de portadores de carga en la
regin correspondiente al canal, que tambin es conocida como la zona de
inversin.

 ESTRUCTURA MOS
La estructura MOS esta compuesta de dos terminales y tres capas: Un
Substrato de silicio, puro o poco dopado p o n, sobre el cual se genera una
capa de Oxido de Silicio (SiO2) que, posee caractersticas dielctricas o
aislantes, lo que presenta una alta impedancia de entrada. Por ltimo, sobre
esta capa, se coloca una capa deMetal (Aluminio o polisilicio), que posee
caractersticas conductoras. En la parte inferior se coloca un contacto
hmico, en contacto con la capsula, como se ve en la figura.

La estructura MOS, acta como un condensador de placas paralelas en el

que G y B son las placas y el xido, el aislante. De este modo, cuando V GB=0,
la carga acumulada es cero y la distribucin de portadores es aleatoria y se
corresponde al estado de equilibrio en el semiconductor.

Cuando VGB>0, aparece un campo elctrico entre los terminales de Puerta y

substrato. La regin semiconductora p responde creando una regin de
empobrecimiento de cargas libres p+ (zona de deplexin), al igual que
ocurriera

en

la

regin P de

una

unin PN cuando

estaba

polarizada

negativamente. Esta regin de iones negativos, se incrementa con V GB.

Al llegar a la regin de VGB, los iones presentes en la zona semiconductora
de empobrecimiento, no pueden compensar el campo elctrico y se provoca
la acumulacin de cargas negativas libres (e-) atrados por el terminal

positivo.

Se

dice

entonces

que

la

estructura

ha

pasado

de

estar

en inversin dbil a inversin fuerte.

El proceso de inversin se identifica con el cambio de polaridad del
substrato, debajo de la regin de Puerta. En inversin fuerte, se forma as
un CANAL de e- libres, en las proximidades del terminal de Puerta (Gate) y de
huecos p+ en el extremo de la Puerta.
La intensidad de Puerta I G, es cero puesto que, en continua se comporta
como un condensador (GB). Por lo tanto, podemos decir que, la impedancia
desde la Puerta al substrato es prcticamente infinita e IG=0 siempre
en esttica. Bsicamente, la estructura MOS permite crear una densidad de
portadores libres suficiente para sustentar una corriente elctrica.
REGIONES DE OPERACIN

Cuando ya existe canal inducido y V DS va aumentando, el canal se contrae

en el lado del Drenador, ya que la diferencia de potencial Puerta-canal es en
ese punto, ms baja y la zona de transicin ms ancha. Es decir, siempre
que exista canal estaremos en regin hmica y el dispositivo presentar
baja resistencia.
La operacin de un transistor MOSFET se puede dividir en tres regiones de
operacin diferentes, dependiendo de las tensiones en sus terminales. Para
un transistor MOSFET N de enriquecimiento se tienen las siguientes
regiones: regin de corte, regin hmica y regin de saturacin.

Regin de corte.

El transistor estar en esta regin, cuando VGS < Vt. En estas condiciones el
transistor MOSFET, equivale elctricamente a un circuito abierto, entre los
terminales del Drenador-Surtidor. De acuerdo con el modelo bsico del
transistor, en esta regin, el dispositivo se encuentra apagado. No hay
conduccin entre Drenador y Surtidor, de modo que el MOSFET se comporta
como un interruptor abierto.
-

Regin hmica.

Cuando un MOSFET est polarizado en la regin hmica, el valor de

RDS(on) viene

dado

por

la

expresin:

VDS(on) = ID(on) x RDS(on)

En casi todas las hojas de datos, asocian el valor de R DS(on) a una corriente
de Drenaje (ID) especfica y el voltaje Puerta-Surtidor.
Por ejemplo, si VDS(on)=1V y ID(on)=100mA = 0'1 A; entonces,

Rds(on) = 1V = 10 Ohms
100mA
As mismo, el transistor estar en la regin hmica, cuando VGS > Vt y
VDS < ( VGS Vt ).
El MOSFET equivale a una resistencia variable conectada entre el Drenador
y Surtidor. El valor de esta resistencia vara dependiendo del valor que tenga
la tensin entre la Puerta y el Surtidor (V GS).
-

Regin de Saturacin.

El transistor MOSFET entra en esta zona de funcionamiento cuando la

tensin entre el Drenador y el Surtidor (V DS) supera un valor fijo denominado

tensin

de

saturacin

(Vds

sat

) Drenador-Surtidor;

este

valor

viene

determinado en las hojas caractersticas proporcionadas por el fabricante. En

esta zona, el MOSFET mantiene constante su corriente de Drenador (I D),
independientemente del valor de tensin que haya entre el Drenador y el
Surtidor (VDS). Por lo tanto, el transistor equivale a un generador de corriente
continua de valor ID.
Es decir; el MOSFET estar en esta regin, cuando VGS > Vt y VDS > ( VGS
Vt ).
O sea, estaremos en la regin de saturacin cuando el canal se interrumpe
o estrangula, lo que sucede cuando:
VDS VGS - VT Regin de saturacin

Cuando la tensin entre Drenador y Fuente supera cierto lmite, el canal de

conduccin, bajo la Puerta sufre un estrangulamiento en las cercanas del
Drenador y desaparece. La corriente entre Fuente y Drenador no se
interrumpe, es debido al campo elctrico entre ambos, pero se hace
independiente de la diferencia de potencial entre ambos terminales.

En la figura anterior, la parte casi vertical corresponde a la zona hmica, y

la parte casi horizontal corresponde a la zona activa. El MOSFET de
enriquecimiento, puede funcionar en cualquiera de ellas. En otras palabras,
puede actuar como una resistencia o como una fuente de corriente. El uso
principal est en la zona hmica.
Regin de Ruptura.
Esta zona apenas se utiliza porque el transistor MOSFET pierde sus
propiedades semiconductoras y se puede llegar a romper el componente
fsico. La palabra ruptura hace referencia a que se rompe la unin
semiconductora de la parte del terminal del drenador.
Los transistores unipolares estn limitados en tres magnitudes elctricas:
-En tensin: no se puede superar el valor mximo de tensin entre la
puerta y el surtidor. Este valor se
denomina BVgs. Tampoco se puede superar un valor mximo de tensin
entre el drenador y el surtidor denominado BVds.
-En corriente: no se puede superar un valor de corriente por el
drenador, conocido como Idmax.
-En potencia: este lmite viene marcado por Pdmax, y es la mxima
potencia que puede disipar el componente.

Resumiendo:
Mxima Tensin Puerta-Fuente. La delgada capa de dixido de silicio en
el MOSFET funciona como aislante, el cual, impide el paso de corriente de
Puerta, tanto para tensiones de Puerta negativas como positivas. Muchos
MOSFET estn protegidos con diodos zener internos, en paralelo con la

Puerta y la Fuente. La tensin del zener, es menor que la tensin PuertaFuente que soporta el MOSFET VGS(Max).

Zona hmica. El MOSFET es un dispositivo de conmutacin, por lo que

evitaremos, en lo posible, polarizarlo en la zona activa. La tensin de entrada
tpica tomar un valor bajo o alto. La tensin baja es 0 V, y la tensin alta es
VGS(on), especificado en hojas de caractersticas.

Drenador-Fuente

en

resistencia. Cuando

un

MOSFET

de

enriquecimiento se polariza en la zona activa, es equivalente a una

resistencia de RDS(on), especificada en hojas de caractersticas. En la curva
caracterstica existe un punto Qtest en la zona hmica. En este punto, I D(on) y
VDS(on) estn determinados, con los cuales se calcula R DS(on).

Capacidades parsitas. Al igual que en los transistores bipolares, la

existencia de condensadores parsitos en la estructura MOS origina el retraso
en la respuesta del mismo, cuando es excitado por una seal de tensin o
intensidad externa. La carga/descarga de los condensadores parsitos, requiere
un determinado tiempo, que determina la capacidad de respuesta de los
MOSFET a una excitacin. En la estructura y funcionamiento de estos
transistores se localizan dos grupos de capacidades:

De ellas, las capacidades de

Puerta suelen ser las ms significativas y dentro de ellas, la capacidad de
Puerta-Fuente CGS y de Drenador-Fuente, CDS son en general, las dominantes.
En la siguiente figura, se muestran las curvas de entrada y salida de un
transistor MOSFET N con Vt= 2V conectado en Fuente comn (SC), es decir,
el terminal de Fuente, es comn la seal de entrada V GS y las seales de
salida ID y VDS.
Estas curvas de salida, se obtienen al representar las variaciones de I D al
aumentar VDS, para diferentes valores de VGS, es decir, ID=(Vds)VGS=cte.

La curva ms baja es la curva de V GS(T). Cuando VGS es menor que VGS(T), la

corriente de Drenador es extremadamente pequea. Cuando V GS es mayor
que VGS(T), fluye una considerable corriente, cuyo valor depende de V GS.
Si VGSVT, el transistor MOSFET, estar en la regin de corte y la corriente
ID=0.
Si VGSVT, el transistor MOSFET, estar en la regin de conduccin y se
pueden dar dos casos:
a) Si VDSVGS-VT, el transistor MOSFET, estar en la regin

de

saturacin y la corriente ser constante para un valor determinado de V GS.

La curva de transferencia de la figura que representa I D=(VDS)VGS=cte., se
obtiene a partir de las curvas de salida para una tensin V DS constante que
site al transistor en saturacin. Se observa que aproximadamente
corresponde a la curva de una parbola con vrtice en V T y por tanto, la
corriente puede determinarse de forma aproximada por:
I D = k(VGS-VT)2
Donde k es el parmetro de transconductancia del MOSFET N y se mide
en mA/V2.
b) Si VDSVGS-VT, el transistor MOSFET, estar en la regin hmica de
forma que, al aumentar VDS, tambin lo harn la corriente y la resistencia del
canal. El comportamiento del transistor puede asociarse a la resistencia que
presenta el canal entre Drenador y Fuente.

Como puede observarse, las curvas obtenidas para el JFET son equivalentes a
las del MOSFET de deplexin o empobrecimiento, con la salvedad de que en los
JFET no se puede aumentar la anchura del canal con respecto a la situacin de
equilibrio.
Por lo tanto, se puede concluir que, en general, los dos dispositivos JFET y
MOSFET son similares en todo salvo: