lica de Chile

Pontificia Universidad Cato

Escuela de Ingeniera
ctrica
Departamento de Ingeniera Ele
IEE2712/1 - Sistemas Digitales

Proyecto #2
Contador binario de 8 bits

Profesor
Ayudantes

Integrantes

Grupo
Fecha

: Marcelo Guarini
: Andres Insunza
Camila Mu
noz
Ricardo Repenning
: Sebastian Largo
Fernando Irarrazaval
Andres Teston
: 19
: 22/06/2010

1.

Introducci
on

El objetivo de este proyecto es confeccionar un contador binario de 8 bits mediante pulsos

de reloj. El contador se implementara mediante un circuito secuencial.

2.

Diagrama del circuito secuencial

A continuaci
on presentamos el esquema logico de la implementacion.

Figura 1: Diagrama del circuito secuencial

3.

Explicaci
on del circuito secuencial

3.1.

Implementaci
on
Para la implementaci
on del circuito pedido, utilizamos:

1 protoboard, donde armamos nuestro circuito.

1 dip-switch de 8 entradas, para representar los 8 bits del input del contador.
2 4-bit full adder Toshiba TC4008BP.

 2 Quad D-flip flop, para guardar el resultado de la suma.

2 condensadores: uno de 1 F y otro de 0.1 F para implementar el regulador de voltaje
(LM7805) de 5V.
2 display de 7 segmentos.
14 resistencias de 680 k para utilizar en el display de 7 segmentos (7 por cada uno).
2 decodificadores de hexadecimal a 7 segmentos1 .
8 resistencias de 470 k para implementar los 0 y 1 logicos en el dip-switch.
2 condensadores: uno de 0.01 F y uno de 470 nF para implementar el reloj.
1 LM555, para implementar el reloj.
2 resistencias de 1.535 M para implementar el reloj.
1 diodo.

3.2.

L
ogica del circuito

Como hemos estudiado en clases, este circuito simula ser un circuito secuencial sncrono (por
los pulsos de reloj). Este circuito depende del input, como del estado actual del circuito. Nuestro
input siempre proviene del dip-switch, ya que nos indica el n
umero que debe ser sumado en cada
ciclo de reloj. El estado actual del circuito se encuentra almacenado en los flip flop D, donde se
encuentra el resultado de la suma en cada iteracion.
El reloj fue implementado tal como se recomendo en ayudanta, la frecuencia del reloj depende
1
de la siguiente f
ormula. f = 0,693C1(R1+2R2)
. Donde los valores no determinados son: C1 =
470nF , R1 = R2 = 1,535M . Entonces el valor de la frecuencia del reloj en nuestro circuito es
de 0,66 Hz.
En cada ciclo de reloj, se suman, el resultado anterior, junto con el input del dip-switch (que
marca cu
anto se debe sumar en cada iteracion), posteriormente el resultado se guarda en los flip
flop D para ser sumado con el dip-switch en la siguiente iteracion.

Disclaimer: debido a la no-disponibilidad del integrado, utilizamos un decodificador de bcd a 7 segmentos