Estrutura de um conversor multinvel para aplicao em

qualidade de energia elctrica

PEDRO MIGUEL PEREIRA MONTEIRO RODRIGUES

Dissertao para obteno do Grau de Mestre em

ENGENHARIA ELECTROTCNICA E DE COMPUTADORES

Jri
Presidente:

Prof. Doutor Paulo Jos da Costa Branco

Orientador:

Prof. Doutor Jos Fernando Alves da Silva

Co-Orientador:

Prof. Doutor Victor Manuel de Carvalho Ferno Pires

Vogais:

Prof. Doutor Joo Jos Esteves Santana

Outubro 2011

ii

 minha famlia

iii

iv

Agradecimentos

Ao Prof. Fernando Silva e ao Prof. Victor Pires por toda a disponibilidade, conhecimentos
transmitidos com exemplos prticos, orientaes e sugestes no decorrer da dissertao. Um muito
obrigado a ambos.
Aos meus pais, irmo e avs por todo apoio, carinho e compreenso ao longo destes anos de
estudante; pelas oportunidades e condies dadas; por acreditarem em mim.
minha namorada, Ins Martins, pelo apoio incondicional desde o primeiro dia, pela
motivao, carinho, compreenso e pacincia durante o desenvolvimento desta dissertao.
Aos meus grandes amigos, Abel Camelo e Priy Dessai que me acompanharam sempre
durante todos estes anos, em todos os momentos, com muita amizade e carinho. A ambos, um muito
obrigado.
Ao meu amigo e colega, Guilherme Caxaria, expresso-lhe o profundo agradecimento pelas
longas horas despendidas a meu lado na reviso da dissertao; por toda amizade demonstrada ao
longo destes anos de curso, e por todo o companheirismo a nvel pessoal e profissional.
Ao colega Nuno Pinheiro, pela ajuda fundamental no estudo e compreenso da cadeira de
Sistemas Electromecnicos.
A todos os meus amigos, colegas da SCDEEC e Siemens, que me apoiaram.

vi

Resumo

O presente estudo compreende uma abordagem a uma nova topologia de configurao no

mbito da converso multinvel com recurso a electrnica de potncia, com aplicabilidade ao nvel da
qualidade da energia elctrica. Este trabalho foi assente num conjunto de resultados de simulao,
representativos de diversas situaes de funcionamento, obtidos atravs da ferramenta Simulink do
software MatLab. De toda a abordagem resultou um conversor que consiste num inversor multinvel
hbrido, recorrendo este apenas a uma nica fonte DC. O conversor multinvel hbrido composto por
um inversor trifsico e trs inversores monofsicos, sendo que o primeiro alimentado pela fonte DC,
e os segundos atravs de trs condensadores. Este tipo de estrutura consiste na evoluo de uma
topologia j existente dentro da gama de conversores multinvel. Tendo ambas as fontes de
alimentao valores de tenso diferentes, este conversor considerado como um conversor
multinvel hbrido assimtrico.
Os condensadores utilizados nos inversores monofsicos permitem acrescentar nveis
adicionais de redundncia, essenciais para efectuar um equilbrio adequado da tenso destes. Para
manter o valor de tenso constante aos terminais dos condensadores, proposto um mtodo que
permite equilibrar o referido valor ao longo do funcionamento do conversor multinvel hbrido.
igualmente proposto um controlador de corrente, sendo este separado em componente
directa e componente em quadratura. O objectivo deste controlador o de regular o ndice de
modulao do inversor trifsico, bem como controlar os valores dos coeficientes de induo dos
inversores monofsicos, permitindo assim uma operao correcta dentro de um conjunto de
parmetros pretendidos.
A aplicabilidade do conversor multinvel hbrido obtido estende-se a diversos patamares da
produo da energia elctrica (com especial incidncia sobre as energias renovveis) e veculos
elctricos.
Num cenrio de optimizao, os dados adquiridos abrem espao para um aumento da
complexidade da electrnica envolvida no processo (e.g. uma maior quantidade de nveis de tenso),
permitindo reduo de rudos e fenmenos harmnicos.

Palavras-chave: converso multinvel, conversor multinvel hbrido, fonte DC isolada, controlo no

linear, controlo corrente, modelao PWM, inversores

vii

viii

Abstract

This work focuses on the analysis of a newly proposed hybrid multilevel inverter which resorts
to the use of a single DC source. Its scope of application is mainly in the field of energy quality. This
work is supported by simulation results, which represent a multitude of working conditions, obtained
through the use of the Simulink tool, from MatLab software. From the whole approach resulted a
converter that consists of a hybrid multilevel inverter that, as previously mentioned, uses a single DC
source. This converter is composed of a three-phase inverter and three single-phase inverters, being
that the first one is powered by the DC source, and the following ones are powered through the use of
capacitors. This type of structure is an evolution of an already existing configuration regarding
multilevel converters. Seeing that both the power sources have distinct voltage levels, this converter
may be considered as an asymmetric hybrid multilevel converter.
The capacitors, which are used in the single-phase inverters, allow for the adding of extra
redundancy levels, which, in turn, are critical to adequately balance their voltage. In order to keep a
non-varying voltage level throughout the whole operation process, a voltage balancing method will be
proposed.
A current controller will also be proposed, which can be analysed in two separate ways,
namely d component and q component. The objective of this controller is to regulate the three-phase
inverters modulation index and to control the values of the inductance coefficients from the singlephase inverters, thus allowing for correct functioning (i.e. within a set of predefined ranges) of the
converter.
The applicability of the obtained converter is extendible to a diversity of specific levels in what
comes to electrical power, especially regarding renewable power generation. In an optimization
scenario, the acquired data allows for an increase of the electronics complexity (e.g. openness to an
increase in the amount of voltage levels), thus allowing for noise and/or harmonic phenomena
reduction.

Keywords: Hybrid multilevel inverter, single DC source, sliding mode controller, power converter.

ix

ndice

Agradecimentos ..................................................................................................................... v
Resumo ................................................................................................................................ vii
Abstract ................................................................................................................................. ix
ndice .................................................................................................................................... xi
Lista de Figuras ................................................................................................................... xiii
Lista de Tabelas ................................................................................................................... xv
Lista de Smbolos ............................................................................................................... xvii
Lista de Acrnimos .............................................................................................................. xxi
1.

2.

Introduo ...................................................................................................................... 1
1.1.

Motivao ................................................................................................................ 1

1.2.

Objectivos ............................................................................................................... 2

1.3.

Organizao da Dissertao ................................................................................... 3

Converso Multinvel ...................................................................................................... 4

2.1.

Introduo e Enquadramento .................................................................................. 4

2.2.

Topologias de Conversores e semicondutores ........................................................ 5

2.2.1.

Dodos ligados ao ponto neutro ........................................................................... 6

2.2.2.

Condensadores Flutuantes .................................................................................. 9

2.2.3.

Associao srie de conversores em ponte ........................................................11

2.3.

3.

Comando de Conversores Multinvel ......................................................................13

2.3.1.

Modulao Sinusoidal de Largura de Impulso (SPWM) ......................................14

2.3.2.

Modulao por vectores espaciais (SVM) ...........................................................15

Conversor Multinvel Hbrido Trifsico ...........................................................................16

3.1.

Introduo ..............................................................................................................16

3.2.

Topologia e constituio do conversor ...................................................................16

3.2.1.

Inversor Trifsico em ponte completa .................................................................19

3.2.2.

Inversor Monofsico em ponte completa ............................................................21

3.3.

Modo de Operao do Conversor Multinvel Trifsico ............................................23

xi

4.

5.

3.4.

Equilbrio das Tenses nos Condensadores ..........................................................28

3.5.

Controlo do Conversor Multinvel Hbrido ...............................................................32

3.5.1.

Introduo...........................................................................................................32

3.5.2.

Modelao dinmica do conversor .....................................................................34

3.5.3.

Controlo da componente directa da corrente id ...................................................36

3.5.4.

Controlo da componente em quadratura da corrente iq .......................................38

Simulao e Resultados ................................................................................................43

4.1.

Parmetros utilizados .............................................................................................44

4.2.

Resultados das simulaes ....................................................................................46

Concluses ...................................................................................................................57
5.1.

Concluses ............................................................................................................57

5.2.

Trabalhos Futuros ..................................................................................................59

Bibliografia ...........................................................................................................................61
Anexo A ...............................................................................................................................63

xii

Lista de Figuras

Figura 2.1 Brao de um inversor monofsico com (a) dois nveis, (b) trs nveis e (c) n
nveis de tenso. Fonte: [1] ................................................................................................... 4
Figura 2.2 Forma da onda de tenso composta de um conversor com onze nveis de
tenso. Fonte: Adaptado de [2] ............................................................................................ 7
Figura 2.3 Brao de um conversor de dodos ligados ao ponto neutro, com trs nveis de
tenso. Fonte: [3] ................................................................................................................. 8
Figura 2.4 Brao de um conversor de condensador flutuante. Fonte: Adaptado de [3] ...... 9
Figura 2.5 Brao de uma associao srie de conversores em ponte. Fonte: [3] ..............11
Figura 2.6 Classificao dos mtodos de modulao na converso multinvel. Fonte: [1] .13
Figura 2.7 Formas de onda de modulao SPWM com trs nveis. Fonte: [3] ...................14
Figura 2.8 Representao dos vectores de tenso do inversor trifsico no plano . Fonte:
[4] .........................................................................................................................................15
Figura 3.1 Estrutura do conversor multinvel proposto. Fonte: [5] ......................................17
Figura 3.2 Inversor Trifsico em ponte completa com seis interruptores. ..........................19
Figura 3.3 Modulao PWM de trs nveis, onda portadora (triangular) e trs modulantes
sinusoidais. ..........................................................................................................................20
Figura 3.4 Estados possveis dos semicondutores no inversor trifsico. Fonte: [4] ............21
Figura 3.5 Inversor monofsico em ponte completa ..........................................................22
Figura 3.6 Modulao PWM de trs nveis. Fonte: [4] .......................................................23
Figura 3.7 Impulsos de comando dos semicondutores para uma modulao PWM de trs
nveis. Fonte: Adaptado do ficheiro de ajuda (Help) das Pontes Universais do
Simulink/Matlab ....................................................................................................................25
Figura 3.8 Forma de onda da tenso de sada de um brao do conversor multinvel hbrido
com 7 nveis Fonte: Adaptado de [8] ...................................................................................28
Figura 3.9 Tenses e Correntes de sada dos inversores monofsicos para cada fase.....30
Figura 3.10 - Diagrama de blocos da simulao de um dos inversores monofsicos, fase A
.............................................................................................................................................31
Figura 3.11 Diagrama simplificativo do controlador de corrente. .......................................33
Figura 3.12 - Esquema Equivalente do Conversor e sua carga. Fonte: Adaptado de [6] ......35
Figura 3.13 Diagrama de blocos do sistema em cadeia aberta. Fonte: [7].........................36
Figura 3.14 Diagrama de blocos do sistema em cadeia fechada. Fonte: [7] ......................36
Figura 3.15 Diagrama de blocos simplificado. Fonte: [7] ...................................................37
Figura 3.16 - Diagrama de blocos do regulador de tenso dos condensadores e controlo da
componente q da corrente ....................................................................................................39
xiii

Figura 3.17 Diagrama de blocos do controlo da corrente iq em cadeia fechada. Fonte: [5] 42
Figura 4.1 Tenso e Corrente na fase a do conversor; tenso obtida sada do inversor
trifsico e inversor monofsico; tenso aos terminais de um condensador na fase a. ..........46
Figura 4.2 - Tenses do inversor trifsico, inversor monofsico e do conversor multinvel
hbrido numa das fases do conversor ...................................................................................47
Figura 4.3 Tenses e correntes do conversor multinvel hbrido separadas por fase. ........48
Figura 4.4- Tenses e Correntes das trs fases do conversor multinvel hbrido obtidos para
uma amostra de 10 ms ........................................................................................................48
Figura 4.5 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos
terminais dos condensadores e erros observados nos controladores...................................49
Figura 4.6 Tenses e Correntes de sada do conversor multinvel hbrido, numa situao
com perturbaes nos valores de referncia das componentes de corrente. .......................50
Figura 4.7 - Efeito das perturbaes no comportamento das tenses e correntes de sada do
conversor multinvel hbrido. .................................................................................................51
Figura 4.8 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos
terminais dos condensadores e erros nos controladores de corrente, com Tpq=0.04s ..........52
Figura 4.9 - Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos
terminais dos condensadores e erros nos controladores de corrente, com Tpq=0.08ms .......53
Figura 4.10 Saturao nos controladores do ndice de modulao; coeficiente de induo
dos conversores monofsicos. com Tpq=0.04s .....................................................................54
Figura 4.11 - Saturao nos controladores do ndice de modulao; coeficiente de induo
dos conversores monofsicos, com Tpq=0.08s. ....................................................................54
Figura 4.12 Carga dos condensadores dos inversores monofsicos e tenses; correntes
de sada do conversor. .........................................................................................................55
Figura 4.13 Anlise de uma fase do conversor, durante o processo de carga do
condensador respeitante a essa mesma fase. .....................................................................56

xiv

Lista de Tabelas

Tabela 2-1 Combinaes de estados dos interruptores para um conversor NPC de trs
nveis..................................................................................................................................... 8
Tabela 2-2 Combinaes de estados dos interruptores para um conversor de condensador
flutuante. ..............................................................................................................................10
Tabela 2-3 Combinaes possveis de estado de interruptores num conversor em ponte. 12
Tabela 3-1 Parmetros de configurao do Simulink para pontes trifsicas e monofsicas.
.............................................................................................................................................18
Tabela 3-2 Vectores representativos dos interruptores/semicondutores para cada inversor
trifsico e para um m (m=2,3,4) inversor monofsico ...........................................................18
Tabela 3-3 Vectores possveis para cada estado de funcionamento do inversor, sequncia
de semicondutores e respectivos nveis de tenso em cada fase composta. .......................21
Tabela 3-4 Estados possveis dos interruptores do inversores monofsicos (m=4) e
respectiva tenso de sada, da Figura 3.5 ............................................................................22
Tabela 3-5 Tenso de sada do inversor trifsico, monofsico e do conversor multinvel
hbrido. .................................................................................................................................24
Tabela 3-6 Estados de funcionamento do conversor com respectiva sada trifsica e
monofsica por fase. ............................................................................................................27
Tabela 3-7 Valores limite dos comparadores de histerese para controlo dos
semicondutores nos inversores monofsicos. ......................................................................30
Tabela 4-1 Parmetros gerais do conversor, do conversor trifsico e monofsico. ...........44
Tabela 4-2 Parmetros do controlador de corrente para cada componente da mesma. ....44
Tabela 4-3 Constantes de tempo e ganhos dos controladores para ponto de operao
normal do conversor multinvel hbrido. ................................................................................45

xv

xvi

Lista de Smbolos

C - Capacidade elctrica. [F]

C(s) - Representao da funo de transferncia do controlador linear.
C - Matriz de Concordia.
Cdq - Matriz de Park.
Di Dodo
E0 -Perturbaes no conversor
f - Frequncia da rede de energia elctrica. [Hz]
fcomutao ; fpwm - Frequncia de comutao.relativa ao gerador PWM [Hz]
Gs(s) Funo Transferncia do controlador de corrente
I - Corrente elctrica [A]
i(t) - Valores instantneos de corrente. [A]
ia; ib; ic - Correntes instantneo do conversor no sistema trifsico. [A]
id; iq - Correntes do conversor multinvel em coordenadas dq. [A]
id ref ; iq ref Correntes de referncia do conversor, em coordenadas dq [A]
i0 - Corrente mdia de sada do conversor [A]
k constante de perdas no inversor monofsico
KD - Ganho incremental do conversor
KP; - Ganho proporcional do controlador PI
KI - Ganhos integral do controlador PI
ki - constante de proporcionalidade/amostragem
L - Coeficiente de induo da bobina [H]
Lcarga - Coeficiente de induo da bobina de carga [H]
Lconv - Coeficiente de induo da bobina do conversor monofsico [H]
Lt - Coeficiente total de induo equivalente [H]

xvii

m ndice de modulao do inversor trifsico

n nmero de nveis de tenso
p - Potncia activa trifsica instantnea.
P - Potncia activa mdia.
Q - Potncia reactiva mdia.
q - Potncia reactiva trifsica instantnea.
rL - Resistncia de perdas do inversor monofsico []
Rconv Resistncia do conversor []
Rcarga Resistncia de carga []
Rt Resistncia total equivalente []
s - Varivel complexa usada no domnio da frequncia (Laplace).
Sij Par (ij) de semicondutores ou semicondutor (Si)
T - Perodo [s]
Tpwm Perodo relativo ao gerador PWM [s]
t - Varivel temporal. [s]
Td -Tempo de Atraso dos semicondutores em relao ordem de comando [s]
Tqd -Tempo de Atraso do controlador de corrente da componente q [s]
Tz Zero do compensador linear
Udc - Tenso contnua de alimentao do inversor trifsico [V]
U Valor de tenso da bateria de alimentao do inversor [V]
Um Tenso no brao de uma clula multinvel [V]
uc - Tenso de controlo do modulador do conversor
u(t) - Valores instantneos da tenso [V]
u - Tenso de sada do inversor nas coordenadas de Clarke
vdq Tenso do conversor em coordenadas dq. [V]
vc - Valor instantneo da tenso aos terminais do condensador [V]

xviii

vc ref Valor de referncia da tenso aos terminais do condensador [V]

vab; vbc; vca - Tenso composta sada do conversor multinvel [V]
Vef -Valor eficaz de tenso [V]
vO Tenso de sida do conversor [V]
vT -Tenso de sada do inversor trifsico [V]
vM -Tenso de sada do inversor monofsico [V]
Vref_i Onda modulante sinusoidal
Vtri Onda portadora triangular
vPMW - Tenso caracterstica PWM de trs nveis
- ngulo de desfasagem entre a onda de tenso e a onda de corrente.
- ngulo de transformao de Park.
- Coeficiente de amortecimento do sistema.
-1

n - Frequncia prpria ou natural do sistema (no amortecida). [rad.s ]

k - varivel de comutao dos semicondutores

xix

xx

Lista de Acrnimos

abc Sistema de coordenadas trifsicas

dq Sistema de coordenadas de Park
DC - Tenso/ Corrente contnua (Direct Current)
EMC - Compatibilidade electromagntica
GTO - Tirstores de corte comandado (Gate Turn-off Thyristor)
IGBT - Transstor bipolar de porta isolada (Insulated Gate Bipolar Transistor)
MOSFET - Transistor de efeito de campo (Metal Oxide Semiconductor Field Effect Transistor)
NPC - Conversor de dodos de ligao ao neutro (Neutral Point Clamped)
PI - Controlador proporcional integral
PWM Modulao de largura de impulso (Pulse-width modulation)
SVM - Modulao por vectores espaciais (Space Vector Modulation)
SPWM -Modulao sinusoidal de largura de impulso (Sinusoidal Pulse Width Modulation )

xxi

xxii

1. Introduo

1.1. Motivao
Um dos principais problemas associados ao desenvolvimento e modernizao da sociedade
actual prende-se com o aumento do consumo de recursos e energia elctrica. Este aumento de
consumo tem consequncias directas na vida das populaes, nomeadamente a nvel ambiental e a
nvel econmico, sendo que a procura de fontes alternativas de energia e/ou do aumento da
eficincia das actualmente existentes. Neste contexto surge uma nova problemtica, nomeadamente
aquela referente qualidade da energia elctrica, como forma de melhorar a produo, transporte e
distribuio de energia, atravs da reduo/eliminao de fenmenos associados a perturbaes e
interrupes nas redes elctricas.
medida que, cada vez mais, se providencia o acesso das populaes a servios de distribuio
de energia, verifica-se um aumento do nmero de equipamentos elctricos ligados s redes. Este
aumento traduziu-se tambm num incremento da quantidade de perturbaes e interrupes na rede
elctrica, com consequncias directas para os consumidores, quer de cariz residencial, quer
comercial/industrial. Deste modo, dos referidos fenmenos resultam tambm pesadas consequncias
a nvel econmico, nomeadamente aquelas associadas danificao de equipamentos e interrupo
de processos fabris.
Actualmente, com a introduo de equipamentos baseados em microcontroladores e electrnica,
verificou-se tambm um aumento da sensibilidade destes face s referidas perturbaes. Outros
equipamentos com sistemas de comutao electrnica levam injeco de harmnicas e outros
fenmenos semelhantes nas redes elctricas. Todos os referidos fenmenos resultaram em que
governos e entidades reguladoras, um pouco por todo o mundo, procurassem e discutissem novos
mtodos, critrios e parmetros como forma de melhorar a qualidade da energia elctrica. Neste
contexto, e associado ao desenvolvimento tecnolgico, verificou-se o aparecimento de novos
equipamentos de maior fiabilidade, com desempenhos e rendimentos elevados, cumprindo elevados
padres de qualidade e reduzindo os fenmenos de perturbao a estes associados. Muitos destes
equipamentos e sistemas recorrem a conversores de electrnica de energia, baseados na comutao
de semicondutores de potncia e fontes de tenso independentes, sendo possvel controlar e regular
as grandezas elctricas associadas ao seu funcionamento.
A evoluo dos equipamentos associados converso multinvel traduziu-se, nos ltimos anos
em novos conceitos de converso para alta potncia, alta tenso, novos sistemas de controlo e
comando e incluso de novos semicondutores. Estes novos conversores apresentam rendimentos
relativamente elevados desempenhos face aos sistemas que alimentam. Os semicondutores so
controlados por diversas tcnicas de modulao com recurso a frequncias, da ordem de kHz,
reduzindo o efeito das harmnicas sada do conversor e outras perturbaes na rede. As
consequncias do uso de frequncias elevadas reflectem-se na diminuio do rendimento do

conversor atravs do aumento de perdas por comutao. Outras funcionalidades da converso

multinvel so: nivelamento de cargas, compensao de harmnicas e implementao de filtros
activos.
A gama de aplicao destes conversores de potncia estende-se tambm s energias
renovveis, sendo que, actualmente, muita da tecnologia a estas associada recorre a conversores de
energia como forma de maximizar o seu rendimento e diminuir perdas. Deste modo consegue-se
tambm, atravs do recurso electrnica de potncia, dar um elevado contributo para a massificao
da produo descentralizada de energia elctrica.

1.2. Objectivos
O objectivo desta dissertao consiste no estudo, comando, controlo e simulao de um
conversor multinvel para aplicao ao nvel do melhoramento da qualidade de energia elctrica.
O conversor, em funcionamento inversor, usa uma fonte de tenso contnua, um inversor
trifsico e 3 inversores monofsicos com condensadores no barramento DC. Esta topologia
relativamente pouco conhecida no mbito da converso multinvel de energia elctrica e levanta
problemas interessantes. Devido ao facto de ser necessrio manter constantes os valores das
tenses aos terminais dos condensadores, tem-se como objectivo estudar uma soluo para o
equilbrio destas, de forma a que os referidos condensadores possam ser utilizados como uma fonte
de tenso adicional, melhorando o desempenho global do conversor.
Para cumprir os requisitos e para manter parmetros de qualidade de energia elctrica,
objectiva-se projectar um controlador de corrente que, atravs de uma transformao de
coordenadas, analisar as componentes directa e em quadratura das correntes trifsicas de sada do
conversor. De acordo com os valores obtidos e com os seus valores de referncia, o controlador
permitir a obteno do ndice de modulao para o inversor trifsico e o comando para os inversores
monofsicos.
Por ltimo pretende-se apresentar os resultados referentes s simulaes computacionais
efectuadas, com recurso ao software MATLAB/Simulink, onde foram usados alguns modelos de
elementos elctricos e de electrnica de potncia. Deste modo possvel aproveitar determinadas
potencialidades para simulao do comando e controlo de conversores electrnicos e respectivos
elementos.

1.3. Organizao da Dissertao

Esta dissertao est estruturada em cinco captulos, bibliografia e anexos.
No captulo 1 (Introduo), feita a introduo ao tema da dissertao, sendo apresentadas as
motivaes, objectivos e descrio de metodologias para desenvolvimento do conversor.
No captulo 2 (Converso Multinvel) abordam-se os conceitos da converso multinvel. So
tambm abordados os modos de funcionamento, vantagens e desvantagens, diferentes topologias,
tcnicas de modulao, comando dos conversores e aplicaes destes. ainda efectuada uma
abordagem aos inversores monofsicos e trifsicos.
O captulo 3 (Conversor Multinvel Hbrido de Condensador Flutuante) apresenta-se como o
captulo fundamental desta dissertao, captulo este que aborda a topologia do conversor hbrido,
modos de operao, potencialidades e aplicaes do conversor multinvel hbrido trifsico em estudo.
Este captulo engloba ainda uma anlise sobre o funcionamento separado e combinado de inversores
trifsicos e monofsicos. Ser explicado o princpio de equilbrio das tenses nos condensadores e
suas limitaes bem como o controlador de corrente baseado em componentes dq. Neste contexto
sero tambm apresentadas as suas limitaes relativamente ao clculo do ndice de modulao e
ao coeficiente de induo dos inversores monofsicos.
No captulo 4 (Simulaes e Resultados Experimentais) demonstram-se os resultados do
conversor para diferentes condies de operao, regimes transitrio e permanente em resposta a
perturbaes e situaes extremas para perda de controlo. Condies de funcionamento e operao
tambm sero apresentadas.
No captulo 5 (Concluses) apresentam-se concluses sobre trabalho, desempenho, problemas
de funcionamento, bem como sugestes e melhoramentos para trabalhos futuros.
Na bibliografia encontram-se todas as referncias utilizadas na escrita da dissertao.
Nos anexos, sero apresentadas Transformaes de Park e Clarke utilizadas para
transformao das correntes de sada do conversor nas respectivas componentes dq. Sero includos
os esquemas, realizados em MATLAB/Simulink, do conversor, controlador de corrente e regulador de
tenso dos condensadores, bem como o cdigo das funes utilizadas para efectuar as referidas
transformaes. Sero includos alguns resultados relevantes para o estudo do conversor.

2. Converso Multinvel

2.1. Introduo e Enquadramento

Actualmente as exigncias do mercado energtico impem a necessidade de existncia de
determinados equipamentos que cumpram padres de qualidade de energia elctrica e que operem
com tenses elevadas (kV), correntes elevadas (kA), e potncias da ordem dos MW, como por
exemplo, aplicaes industriais, produo e distribuio de energia elctrica. Uma das dificuldades
destes equipamentos a ligao dos seus semicondutores s redes de mdia e alta tenso. Para
atingir estes novos nveis de tenso e potncia surgiu um novo conceito na electrnica de potncia, a
converso multinvel.
O conceito do conversor multinvel [1-3] baseado na combinao da comutao de
semicondutores de potncia com fontes de tenso, atingindo potncias elevadas e originando formas
de tenso de sada em escada, ou seja, uma tenso elevada de sada uma associao srie de
vrias fontes de menor tenso, sob a forma de onda em escada. Essas fontes podem ser
condensadores, baterias ou fontes de energias renovveis que, associadas comutao dos
semicondutores, resultam em nveis de tenso elevados, dependendo do nmero de fontes que se
encontram ligadas. Os processos de gerao dos sinais de disparo dos semicondutores de potncia
so efectuados com recurso a tcnicas de modulao de largura de impulso. Na Figura 2.1 encontrase um exemplo de associao e modulao deste tipo de conversores. Desta forma possvel reduzir
custos, aumentar o nmero de nveis de tenso, estados de comutao e diminuir a taxa de distoro
harmnica. Contudo, as consequncias para o aumento do nmero de nveis implicam uma maior
complexidade para o controlo e comando dos semicondutores e para o equilbrio das tenses nos
condensadores.

Figura 2.1 Brao de um inversor monofsico com (a) dois nveis, (b) trs nveis e (c) n nveis de tenso.
Fonte: [1]

De seguida apresentam-se algumas das vantagens deste tipo de conversores sobre outros, ditos
convencionais, de dois nveis, que recorrem a tcnicas de modulao semelhantes para comutao
dos semicondutores [1-2]:

Forma da onda de tenso de sada com baixa distoro harmnica.

Baixa derivada dv/dt em cada comutao, reduzindo problemas de compatibilidade

electromagntica (EMC).

Corrente de alimentao apresenta baixa distoro.

Tenses de modo comum (CM) mais pequenas e anuladas aquando do uso de mtodos
sofisticados de modulao.

Operao com baixas frequncias de comutao dos semicondutores, o que resulta

num aumento da eficincia do conversor devido s baixas perdas de comutao.

Conversor pode processar mais energia em mais estados.

Conversor reversvel: a energia pode transitar da entrada para sada ou vice-versa.

Como desvantagens temos:

Utilizao de um nmero elevado de semicondutores de potncia, para atingir potncias

elevadas.

Cada semicondutor de potncia necessita de circuito de comando.

Complexidade crescente com o aumento do nmero de nveis de tenso.

Problema de equilbrio de tenso em condensadores.

Os conversores multinvel apresentam diferentes topologias, estratgias de modulao e

controlo. Seguidamente ser feita uma introduo s topologias mais utilizadas e mtodos de
comando dos semicondutores.

2.2. Topologias de Conversores e semicondutores

A primeira patente de converso multinvel data de h 25 anos atrs. Desde ento, as
sucessivas combinaes feitas entre semicondutores de potncia com fontes de corrente contnua
permitiram que estes conversores tomassem um papel fundamental em aplicaes industriais, de
onde se destacam trs topologias de conversores [1-3,5]: dodos ligados ao ponto neutro,
condensadores flutuantes e conversores em ponte ligados em cascata.
Para melhor compreenso destas topologias e seu funcionamento, ficam algumas consideraes
a ter em conta: considera-se que os semicondutores de potncia tm comportamento ideal (tenso de
conduo nula, corrente nula no corte e comutao instantnea); cada semicondutor dimensionado
de modo a suportar tenses da fonte Udc tanto menores quanto maior for o nmero de nveis; o
estado de comutao dos semicondutores (Sij), ser designado por 1 ou 0, conduo e corte
respectivamente. Por ltimo, considera-se ainda que, se um semicondutor se encontra em conduo,

o semicondutor complementar se encontrar ao corte, evitando, deste modo, o curto-circuito do brao

do conversor.
{

(2.1)

O comando dos semicondutores feito de modo que as transies entre nveis sejam
efectuadas para nveis adjacentes, eliminando problemas de simultaneidade nos comandos.
Dados os elevados valores de tenso e potncia, os semicondutores mais usuais nestes
conversores so, para alm de dodos, tirstores de corte comandado (GTO) ou transstores bipolares
de porta isolada (IGBT). O IGBT tem a vantagem de possuir maior facilidade de comando em relao
ao GTO, bem como a possibilidade de operao com elevadas frequncias de comutao. Cada
interruptor do conversor pode ser constitudo por um transstor bipolar de porta isolada (IGBT) e por
um dodo em anti-paralelo. Em relao aos valores de tenso e corrente, o IGBT suporta at 3,6kV e
1kA, enquanto que o GTO opera at 6kV e 3kA. Todos os semicondutores so dimensionados para a
mxima corrente exigida pela carga.

2.2.1. Dodos ligados ao ponto neutro

Esta topologia [1-2], mais conhecida por Neutral Point Clamped (NPC), consiste numa fonte de
tenso contnua, dividida em vrios nveis de tenso, dependendo estes do nmero de
condensadores associados em srie. Paralelamente a cada um destes encontra-se uma cadeia de
semicondutores em srie. Em cada um dos braos do conversor existir um nvel de tenso.

No ponto neutro (ou ponto mdio dos condensadores) encontram-se ligados dois dodos que
atravs da conduo de determinados interruptores permitem obter o nvel de tenso de sada igual a
Udc/2. A obteno deste nvel conseguida devido ao facto dos dodos ligados no ponto mdio dos
condensadores actuarem como um divisor de tenso capacitivo, podendo ser vistos como dodos de
roda livre, permitindo a livre circulao da corrente e ligando ao potencial neutro dos condensadores.

Os semicondutores em srie permitem que o conversor seja capaz de suportar tenses mais
elevadas e idealmente a tenso total deve ser repartida por esses mesmos semicondutores.

A tenso mxima aplicada aos semicondutores de cada interruptor igual a Udc/2.e limitada
pelos condensadores e dodos usados.

De um modo geral, para n nveis de tenso, este conversor necessita de:

(n-1) condensadores no barramento DC.

2(n-1) semicondutores de potncia para cada brao.

(n-1)x(n-2) dodos por brao.

Como possvel verificar, este conversor requer um nmero elevado de dodos por brao para
que possa bloquear apenas tenses semelhantes s encontradas nos semicondutores. Esta
caracterstica do conversor implica um aumento quadrtico no nmero de dodos com os nveis de
tenso.

Figura 2.2 Forma da onda de tenso composta de um conversor com onze nveis de tenso.
Fonte: Adaptado de [2]

Aumentando os nveis de tenso neste tipo de conversor, diminui-se a distoro harmnica na

tenso de sada, devido existncia de mais degraus na sntese da onda de sada. As
consequncias deste aumento reflectem-se num aumento excessivo de dodos no ponto neutro,
numa maior complexidade de controlo e disparo dos semicondutores e numa maior dificuldade de
equilbrio das tenses nos condensadores.
Em seguida, ser explicado o modo de funcionamento para um conversor com trs nveis, sendo
que este o mais usual desta topologia.

Figura 2.3 Brao de um conversor de dodos ligados ao ponto neutro, com trs nveis de tenso.
Fonte: [3]

Para o conversor de trs nveis de tenso, temos uma tenso alimentao Udc sendo que, na
sada, se obtm uma tenso que pode tomar trs valores Um=[0, Udc/2, Udc]. Os quatros interruptores,
S1, S3, S2 e S4 comandaro o circuito de modo a obter os nveis de tenso desejados. Os
interruptores S1 e S2 tm os interruptores S3 e S4 como complementares, sendo que, deste modo,
quando um par de semicondutores se encontra em conduo, o outro estar ao corte, evitando assim
a ocorrncia de um curto-circuito do brao do conversor. Assim, quando S1 se encontra em
conduo, S3 est ao corte e o mesmo acontecer para S2 e S4.
Colocando em conduo S1 e S2 ou S3 e S4 obter-se- a tenso de sada Udc ou 0
respectivamente, sendo que, aquando da colocao conduo dos semicondutores S2 e S3 com os
dodos D1 e D2 se obter o nvel intermdio de tenso Udc/2.
Na tabela seguinte apresentam-se as combinaes possveis e nveis de tenso para um
conversor trs nveis:

Tabela 2-1 Combinaes de estados dos interruptores para um conversor NPC de trs nveis.

Estado dos interruptores

S1
S2
S3
S4
1
1
0
0
0
1
1
0
0
0
1
1

Tenso Sada
U1
Udc
Udc/2
0

Algumas das aplicaes desta topologia surgem em conversores para compensao de energia
reactiva, accionamentos de velocidades varivel e aplicaes de alta tenso, como transmisso DC.

Em seguida apresentam-se algumas vantagens e desvantagens referentes a esta topologia:

Vantagens:

Reduo do contedo harmnico nas tenses alternadas quando se aumenta o nmero de

nveis, evitando-se assim recurso a utilizao de filtros.

Rendimento elevado devido comutao em baixas frequncias dos semicondutores.

Controlo da potncia reactiva.

Desvantagens:

Com o aumento do nmero de nveis, aumenta o nmero de dodos ligado ao ponto neutro.

Aumento da complexidade com o aumento do nmero de dodos de bloqueio para elevados

nveis.

Dificuldade em controlar o trnsito de energia em tempo real.

2.2.2. Condensadores Flutuantes

Esta topologia [1,2,4] surge como alternativa topologia de dodos ligados ao ponto neutro,
utilizando um condensador Cm ligado entre os semicondutores, ao invs de dodos, e com uma
tenso adicional de Udc/2. A introduo de um nmero adicional de condensadores traz duas
situaes a ter conta, sendo que a primeira est relacionada com a introduo de nveis redundantes
de tenso, ou seja, possvel obter o mesmo nvel de tenso usando diferentes combinaes de
disparo de semicondutores e condensadores. A segunda situao prende-se com a dificuldade no
equilbrio das tenses nos condensadores flutuantes, o que obriga a um esforo adicional para os
manter no nvel de tenso determinado. Contudo as redundncias permitiro que estes carreguem ou
descarreguem, acabando por equilibrar essas mesmas tenses.

Figura 2.4 Brao de um conversor de condensador flutuante.

Fonte: Adaptado de [3]

Para n nveis de tenso, necessrio:

2x(n-1) semicondutores de potncia.

(n-1)x(n-2)/2 condensadores flutuantes por cada brao do conversor.

(n-1) condensadores ligados em srie no barramento/fonte DC.

Em cada brao do conversor, semelhana da topologia NPC, pode ser usado um dos n nveis
de tenso e, devido s redundncias, este conversor apresenta uma maior flexibilidade na sntese
dos nveis de tenso. Nesta topologia os semicondutores tambm tm pares complementares; neste
caso S1 e S4, e S2 e S3.
apresentada em seguida a explicao do funcionamento de um conversor com trs nveis de
tenso, como representado na fig. 2.4.
Os nveis possveis de tenso so Um=[-Udc/2, 0 , Udc/2]. Para o nvel de tenso Udc/2, S3 e S4
tm que estar em conduo, ou estado igual a 1. Para o nvel 0 necessrio ter um dos pares de
semicondutores em conduo, S1 e S3 ou S2 e S4 e, por ltimo, para o nvel Udc/2 necessria a
conduo de S1 e S2. O condensador flutuante C1 carregado quando S1 e S3 esto em conduo
e descarregado quando S2 e S4 esto em conduo. O equilbrio de tenso deste condensador deve
ser efectuado no nvel de tenso 0, pois existem combinaes redundantes para obteno desse
mesmo nvel, sendo que, deste modo, uma dessas combinaes ir carregar ou descarregar esse
mesmo condensador. Este facto pe em evidncia a flexibilidade deste conversor na sntese da
tenso de sada.
Na tabela 2.2 possvel observar as combinaes possveis dos estados dos interruptores para
um conversor com trs nveis de tenso de sada.
Tabela 2-2 Combinaes de estados dos interruptores para um conversor de condensador flutuante.

Estado dos interruptores

S1
S2
S3
S4
1
1
0
0
0
1
1
0
0
0
1
1

Tenso Sada
U1
Udc/2
0
-Udc/2

Esta topologia tem aplicao em compensao de energia reactiva.

Para concluir a apresentao desta topologia resumem-se as suas vantagens e desvantagens.
Vantagens:

Introduo de condensadores adicionais, proporcionando uma maior flexibilidade na sntese

dos nveis da tenso de sada.

Os estados redundantes permitem o equilbrio da tenso dos condensadores flutuantes.

Possibilidade de controlar potncia activa e reactiva.

10

Desvantagens:

Recurso a um numero maior de condensadores flutuantes, aumentando custos e diminuindo

tempo de vida mdio.

Controlo complexo para nveis de tenso para todos os condensadores, assim como para
carreg-los de incio.

Comutao e eficincia do conversor diminuem aquando do seu uso para transmisso de

potncia activa.

2.2.3. Associao srie de conversores em ponte

Como nota introdutria desta seco importante realar que esta topologia [1-4], que ser
apresentada a topologia base para o conversor multinvel em estudo e ter modificaes estruturais
e de comando explicadas no captulo seguinte. Os conceitos seguintes so vlidos e servem como
base para qualquer conversor com uma topologia deste tipo.
Esta topologia conhecida por Cascaded H-Brigdes uma associao srie de conversores em
ponte completa, alimentados por fontes de tenso DC independentes. Estes conversores tm como
aplicaes: compensao de energia reactiva, interface com fontes de energias renovveis,
aplicaes em baterias e em traco elctrica.
Na Figura 2.5 possvel observar uma associao de duas pontes monofsicas ou conversores
monofsicos, cada um com trs nveis de tenso Udc/2, 0 e Udc/2.
O clculo do nmero de nveis de tenso de sada dado por n=2s+1, sendo s o nmero de
fontes de tenso independentes com mesmo valor.

Figura 2.5 Brao de uma associao srie de conversores em ponte. Fonte: [3]

Como possvel verificar, esta topologia dispensa o uso extra de dodos ou condensadores
flutuantes, no sendo necessrio o equilbrio de tenses capacitivas e exigindo um menor nmero de

11

semicondutores. Contudo, a principal desvantagem reside no facto de esta topologia necessitar de

vrias fontes independentes para sintetizar vrios nveis de tenso de sada.
O modo de funcionamento deste conversor passa pela associao srie das diferentes tenses
de sada em cada clula multinvel. Logo, a tenso total de sada do conversor multinvel a soma
dos diferentes nveis de tenso de cada um dos dois conversores monofsicos.
Para se obter nvel Udc/2, necessrio que S1 e S4 estejam em conduo. Para obteno do
nvel 0, temos o par S1 e S3 ou o par S2 e S4 em conduo, e finalmente para Udc/2 temos S2 e S3
em conduo.
Tabela 2-3 Combinaes possveis de estado de interruptores num conversor em ponte.

Estado dos interruptores

S1
S2
S3
S4
1
0
0
1
1
0
1
0
0
1
0
1
0
1
1
0

Tenso Sada
U12
Udc/2
0
0
-Udc/2

Neste tipo de topologia o rendimento pode ser mais elevado, devido s baixas perdas por
comutao, obtidas custa de comutaes suaves nos semicondutores.
Em concluso, resumem-se as vantagens e desvantagens desta topologia:
Vantagens:

Nmero de nveis superior ao dobro do nmero das fontes de tenso (n=2s+1).

Recurso a um menor nmero de componentes, condensadores e dodos, relativamente s

outras topologias.

Possibilidade de criar estruturas modulares, devido semelhana de estruturas.

Tcnicas de comutao suaves.

Desvantagens:

Dependncia de fontes de tenso contnua independentes para cada conversor e da

capacidade destas de para armazenamento ou recuperao de energia.

Posto isto, o conversor multinvel hbrido em estudo ser uma evoluo da topologia
anteriormente apresentada. Esta evoluo caracterizada pelo uso de apenas uma fonte de tenso
contnua, ao invs de uma fonte por cada clula multinvel. As fontes adicionais sero substitudas
por condensadores, que permitem manter o mesmo nmero de nveis de tenso de sada.

12

2.3. Comando de Conversores Multinvel

Como referido no captulo anterior, com o aumento de nveis do conversor, aumenta a
complexidade do controlo dos semicondutores de potncia. A estratgia para controlar estes
semicondutores feita com recurso a modulaes por largura de impulso (Pulse Width Modulation PWM), em conversores convencionais. Para resolver as complexidades derivadas do aumento dos
nveis de tenso e do equilbrio das tenses nos condensadores, surgiram diferentes tcnicas de
comando dos semicondutores. Como existem diversas tcnicas de PWM, sero em seguida
apresentadas e discutidas as estratgias mais comuns e as que se considerou terem alguma
relevncia para o conversor em estudo. [1-5]
Como mostra a Figura 2.6, os diversos tipos de modulao podem ser classificados de acordo
com a frequncia de comutao dos semicondutores do conversor multinvel. Mtodos que trabalham
com frequncias baixas de comutao conseguem efectuar poucas comutaes durante um ciclo de
tenso de sada. Como estas tcnicas com baixas comutaes no so relevantes para o contexto de
aplicao desta dissertao, no sero apresentadas. Por outro lado, verifica-se que mtodos que
operam com altas frequncias de operao possuem um nmero elevado de comutaes dos
semicondutores durante um perodo da tenso de sada. Estes mtodos padecem de elevada
popularidade relativamente ao seu uso em aplicaes industriais. No caso da modulao sinusoidal
de largura de impulso (Sinusoidal Pulse Width Modulation SPWM) possvel, atravs da
desfasagem, reduzir as harmnicas na tenso de sada. Outro mtodo utilizado em conversores de
trs nveis aquele referente modulao por vectores espaciais (Space Vector Modulation SVM),
que, atravs de transformaes matriciais, representa todas as tenses de sada do conversor no
plano de Concrdia. Simultaneamente representa o estado das mesmas, permitindo identificar
estados redundantes em que existem diversos nveis de tenso e vrias combinaes de
semicondutores para obteno dos mesmos.

Controlo de vectores
espaciais
Modulao
frequncia
fundamental
Eliminao selectiva
de harmnicas
Modulao Multinvel
Modulao
sinusoidal de largura
de impulso
Modulao a
frequncias elevadas
Modulao por
vectores espaciais

Figura 2.6 Classificao dos mtodos de modulao na converso multinvel. Fonte: [1]

13

2.3.1. Modulao Sinusoidal de Largura de Impulso (SPWM)

Este mtodo considerado o mtodo mais simples e baseia-se na comparao de um sinal de
referncia sinusoidal com uma portadora triangular. Deste modo possvel eliminar harmnicas de
baixa frequncia e obter na sada do conversor tenses e correntes alternadas sinusoidais. Para um
brao de n nveis, esta tcnica usa n-1 portadoras triangulares sncronas, e em fase, com ndice de
pulsao mpar e uma modulante sinusoidal.
Na fig. 2.7 possvel observar um conversor multinvel de trs nveis, onde est representado v m
como sinal modulante sinusoidal, sendo que se tem, como portadoras triangulares, vT1 e vT2 e um
sendo que esta a tenso de sada do brao do conversor. [4]

Figura 2.7 Formas de onda de modulao SPWM com trs nveis. Fonte: [3]

A tenso um ,em valores pu, dada por:

(2.2)
{

A SPWM gera uma varivel de comutao k que descreve o estado dos interruptores num
brao do conversor. Para evitar a ocorrncia de curto-circuitos nos braos do conversor, os
interruptores em cada brao so complementares um do outro, ou seja, quando um semicondutor
est em conduo, o complementar est ao corte. Esta varivel (k) controlar quais os
semicondutores a conduzir ou a colocar ao corte.

14

Esta

modulao

de

fcil

implementao

de

baixo

custo,

recorrendo

microprocessadores, sendo que estes providenciam estabilidade adicional em sistemas de cadeia

aberta. Esta tambm permite o equilbrio de tenses capacitivas adicionando onda modulante uma
componente proporcional ao erro das tenses nos condensadores. Esta situao obtida com
recurso a uma regulao em malha fechada. Como contrapartida tem um desempenho lento e
dependente dos parmetros do sistema.

2.3.2. Modulao por vectores espaciais (SVM)

A SVM a representao vectorial no plano de Concrdia de cada tenso trifsica de
sada do conversor, consoante as combinaes possveis dos estados dos interruptores.
Por exemplo, analisar-se- resumidamente em seguida um inversor trifsico. [4] Para este
existem diversas combinaes, consoante os nveis possveis para tenso de sada de cada brao.
Assim sendo, as tenses de sada do inversor sero caracterizadas por u s e us. No caso do inversor
3

trifsico tem-se Udc,0,Udc, e o nmero total de estados 2 =8 possveis dentro de 2 combinaes

existentes.
Estas duas componentes so obtidas atravs da seguinte transformao, recorrendo s variveis de
comutao k :

[ ]

(2.3)

Para um inversor trifsico temos 8 vectores representados no plano :

Figura 2.8 Representao dos vectores de tenso do inversor trifsico no plano . Fonte: [4]

A modulao SVM comanda o conversor para obter um determinado vector, e no caso de no

ser um vector possvel, dentro das combinaes possveis, a modulao selecciona o vector possvel
mais prximo. Esta proximidade feita de acordo com a necessidade de equilibrar as tenses nos
condensadores durante um determinado tempo. Com esta representao vectorial possvel
encontrar vectores redundantes que podem ser usados para carregar os condensadores.

15

3. Conversor Multinvel Hbrido Trifsico

3.1. Introduo
Neste captulo efectuar-se- uma detalhada descrio do conversor em estudo. Sero
abordados os seguintes tpicos: constituio/estrutura do conversor, modos de funcionamento,
vantagens, desvantagens e possveis cenrios de aplicao. Ser tambm descrito um princpio de
equilbrio das tenses nos condensadores, no subcaptulo 3.4 deste documento. Este princpio, como
se ver em seguida, baseado num regulador de tenso. De igual modo, ser descrita a
implementao do controlador de corrente proposto, implementao esta recorrendo ao sistema de
coordenadas dq. Por ltimo, sero analisadas as limitaes do referido conversor.

3.2. Topologia e constituio do conversor

Um inversor trifsico de tenso tem como objectivo principal fornecer uma onda de tenso
alternada trifsica, partindo de um valor contnuo de tenso. A sua constituio consiste numa fonte
de tenso contnua (por ex.: baterias e/ou, possivelmente, condensadores) e em semicondutores de
potncia acoplados com dodos em antiparalelo. Estes acoplamentos podem ser considerados como
interruptores, e podem ser comandados atravs de tcnicas PWM (anteriormente apresentadas no
Captulo 2.3) que permitem um controlo mais eficaz do inversor.
O conversor em estudo consiste numa associao em cascata de um inversor trifsico (descrito
com maior detalhe no Captulo 3.3) com inversores monofsicos, encontrando-se estes ligados a
cada brao do referido trifsico. Esta associao resulta num conversor multinvel hbrido trifsico de
tenso, sendo possvel controlar as suas grandezas elctricas, como a amplitude, fase e frequncia.
Ocasionalmente poder ser necessrio o recurso a filtros activos de potncia entre conversor e carga,
com o propsito de atenuar o valor de amplitude das harmnicas de ordem superior fundamental.
Este conversor composto por um inversor trifsico com seis interruptores e trs inversores
monofsicos de tenso com quatro interruptores cada um. O inversor trifsico alimentado por uma
fonte de tenso contnua, sendo que os inversores monofsicos recorrem a condensadores como
fontes de tenso. Estes condensadores iro, por sua vez, carregar e descarregar em ciclos diferentes
durante o funcionamento do conversor, mantendo um nvel de tenso constante, permitindo, deste
modo, fornecer a energia necessria ao funcionamento dos inversores monofsicos e, por sua vez,
do conversor. O recurso a apenas uma fonte de tenso contnua, resulta em que esta topologia seja
uma evoluo da associao srie de conversores em ponte.

16

O valor de tenso de sada (vO) do conversor multinvel hbrido trifsico consiste na soma de dois
valores de tenso, nomeadamente o do inversor trifsico (vT) e o do inversor monofsico (vm). Na
Figura 3.1 encontram-se representadas as tenses de sada (vO) por fase do conversor, vab, vbc e vca,
respectivamente
(3.1)
vca

vab

vbc

Fonte
DC

Figura 3.1 Estrutura do conversor multinvel proposto. Fonte: [5]

A escolha dos semicondutores pode incidir sobre topologias do tipo IGBT ou MOSFET, uma vez
que ambas operam na gama de valores de tenso e correntes exigida (ver seco 2.2) para este
trabalho. No entanto, a escolha recaiu sobre os semicondutores do tipo MOSFET devido sua
rapidez e desempenho computacional no programa Simulink. No obstante, a biblioteca do Simulink
dispe de uma diversa gama de inversores, sendo possvel escolher o tipo de semicondutores para
utilizar com o modelo, dependendo unicamente esta da constituio do inversor pretendido. Estes
modelos de inversores sero usados para as simulaes do inversor trifsico e monofsico, sendo
que as estruturas destes se encontram representadas nos anexos deste documento. Para efectuar a
simulao do conversor foi escolhido (para os blocos do Simulink que representam os inversores) um
conjunto de parmetros de configurao, sendo que estes se encontram representados na Tabela 31. Os modelos de simulao do conversor encontram-se no Anexo A, na Figura A-1.

17

Tabela 3-1 Parmetros de configurao do Simulink para pontes trifsicas e monofsicas.

Inversor Trifsico

Inversores Monofsicos

Nmero de braos da ponte:

Resistncia Snubber ()

1x105

Tipo de Semicondutores

MOSFET / Dodos

Resistncia dos Semicondutores Ron

1x10-3

Existem ainda duas entradas necessrias para o funcionamento do inversor. Estas so: fonte de
alimentao (neste caso uma fonte de tenso contnua) e uma entrada para o comando dos
semicondutores. Esta ltima entrada recebe um vector ordenado com os impulsos correspondentes
ao funcionamento (conduo 1, ou corte 0) de cada semicondutor.
Na Tabela 3-2 efectuada a descrio dos vectores de comando dos semicondutores, bem
como a respectiva sequncia de entrada dos sinais nos blocos dos modelos dos inversores no
Simulink.
Tabela 3-2 Vectores representativos dos interruptores/semicondutores para cada inversor trifsico e
para um m (m=2,3,4) inversor monofsico

Topologia

Vector Semicondutores

Monofsico [

Trifsico

]
]

Por ltimo, referem-se os valores de tenso contnua escolhidos para os inversores. No caso do
inversor monofsico, sendo que este se encontra alimentado por condensadores, o valor indicado o
valor mdio durante o perodo de funcionamento do conversor. Posteriormente ser abordado um
princpio que permite o equilbrio desta tenso aos terminais do condensador.
{

(3.2)

Para compreenso do modo de funcionamento e constituio mais detalhada do conversor e da

sua topologia, efectua-se nos Captulos 3.2.1 e 3.2.2 uma abordagem ao funcionamento e operao
dos inversores trifsicos e monofsicos. A Figura A-1, no Anexo A, encontra-se os modelos de
simulao do conversor: inversor trifsico, inversores monofsicos e controlo de corrente.

18

3.2.1. Inversor Trifsico em ponte completa

Um inversor trifsico constitudo por trs braos (ou pernas) e, devido a restries topolgicas
cujo objectivo o de evitar curto-circuitos na fonte contnua, os semicondutores de potncia operam
em modo complementar ou seja, quando um se encontra em conduo, o seu complementar
encontra-se ao corte.
apresentado, no exemplo seguinte, o funcionamento de um inversor trifsico de tenso, sendo
que todas as consideraes e teoria apresentadas so igualmente utilizadas para o conversor em
estudo. [4]

Figura 3.2 Inversor Trifsico em ponte completa com seis interruptores.

Na Figura 3.2 encontra-se um inversor trifsico com dois semicondutores por cada brao k
(k=1,2,3), onde os pares de semicondutores complementares so:
Considerando-se que

uma funo de comutao dos semicondutores, e

o par

semicondutor complementar, tem-se:

(3.3)

Aplicando a funo de comutao (3.3) aos pares de semicondutores da Figura 3.2 temos:
{

(3.4)

19

As tenses de sada do inversor so dadas em funo de

1k:

(3.5)
As tenses compostas so obtidas atravs de:

(
(
(

)
)
)

(3.6)

Para que este inversor tenha um sistema equilibrado trifsico de tenses sua sada, a soma
das trs fases das tenses compostas (ou das tenses simples) em relao ao neutro, deve ser nula.
(3.7)

Para o conversor em estudo, necessrio saber o comportamento de um inversor quando se efectua

a tcnica de PWM com trs nveis. Deste modo o inversor ter como valores de tenso em cada fase
U,0,U. Partindo da utilizao de trs sinais sinusoidais de referncia (desfasados entre si de
120) e uma portadora triangular, as condies para efectuar o comando dos semicondutores de
potncia sero:
Vref_A>Vtri
Vref_A<Vtri

ON
ON

Vref_B>Vtri
Vref_B<Vtri

ON
ON

Vref_C>Vtri
Vref_C<Vtri

ON
ON

Figura 3.3 Modulao PWM de trs nveis, onda portadora (triangular) e trs modulantes sinusoidais.

Para este exemplo, os pares de semicondutores complementares so: S1 e S2; S3 e S4; S5 e

S6. Na Tabela 3-3 encontram-se os possveis estados de operao do conversor, funes de
combinaes dos semicondutores e diferentes valores de tenso associados a cada estado. Para
cada perodo existem seis estados distintos de comutao (Figura 3.3).

20

Tabela 3-3 Vectores possveis para cada estado de funcionamento do inversor, sequncia de
semicondutores e respectivos nveis de tenso em cada fase composta.

Estado
1
2
3
4
5
6
7
8

(a,b,c)
(0,0,0)
(1,0,0)
(1,1,0)
(0,1,0)
(0,1,1)
(0,0,1)
(1,0,1)
(1,1,1)

0
1
1
0
0
0
1
1

1
0
0
1
1
1
0
0

0
0
1
1
1
0
0
1

1
1
0
0
0
1
1
0

0
0
0
0
1
1
1
1

1
1
1
1
0
0
0
0

vab
0
U
0
-U
-U
0
U
0

vbc
0
0
U
U
0
-U
-U
0

vca
0
-U
-U
0
U
U
0
0

Devido a restries topolgicas e de funcionamento do inversor, conclui-se que existem apenas

3

oito (2 ) estados possveis, de entre as 26 combinaes existentes. [6] Relembra-se que os sinais de
comando dos semicondutores devem garantir que as transies entre nveis de tenso sejam feitas
para nveis adjacentes, no podendo a tenso transitar entre U e U sem passar pelo nvel intermdio
0.

Figura 3.4 Estados possveis dos semicondutores no inversor trifsico. Fonte: [4]

3.2.2. Inversor Monofsico em ponte completa

semelhana do estudo efectuado para o inversor trifsico de tenso, igualmente apresentado
o modo de funcionamento, estados dos semicondutores e tenses de sada para um inversor
monofsico, sendo que este se encontra representado na Figura 3.5. [4] Uma vez que este conversor
recorre ao uso de condensadores como fonte de alimentao dos inversores monofsicos, possvel
efectuar uma correspondncia para o estudo dos inversores monofsicos, sendo este baseado numa
fonte tenso contnua.

21

Figura 3.5 Inversor monofsico em ponte completa

O modo de funcionamento deste inversor mais simples. Definindo para o brao j{1,2} do
inversor m (m {2,3,4}) a varivel binria

(3.8)

A tenso de sada vom do conversor monofsico pode apresentar 3 valores distintos (nveis):

(
(
(

)
)
)

(3.9)

Na Tabela 3-4 encontram-se descritos os estados de funcionamento do inversor, com

combinao do comando dos semicondutores e respectivas tenses de sada. Verifica-se novamente
a existncia da, j mencionada, restrio com o objectivo de evitar curto-circuitos da fonte de tenso
do inversor, permitindo esta que apenas um semicondutor de cada brao esteja em conduo (1),
colocando o complementar ao corte (0).
Tabela 3-4 Estados possveis dos interruptores do inversores monofsicos (m=4) e respectiva tenso
de sada, da Figura 3.5

Estado
1
2
3
4

1
1
0
0

0
0
1
1

0
1
0
1

1
0
1
0

vom
Vc
0
0
-Vc

Desta tabela verifica-se a existncia de dois estados redundantes, estados 2 e 3, que podem ser
utilizados para efectuar o equilbrio das tenses nos condensadores.

22

Para estratgia de modulao, a escolha recai novamente sobre a modulao PWM com trs
nveis de tenso. Neste tipo de modulao existem quatro sub-intervalos distintos para comutao
dos semicondutores, como se verifica na Tabela 3-4. [4]

Figura 3.6 Modulao PWM de trs nveis. Fonte: [4]

Na Figura 3.6 encontra-se um exemplo da modulao PWM de trs nveis. Nesta situao a
tenso de sada ser positiva se o valor da amplitude da onda modulante for superior ao das duas
portadoras; nula se compreendida entre as duas e negativa se menor que as portadoras.

3.3. Modo de Operao do Conversor Multinvel Trifsico

Para o modo de operao do conversor sero, em seguida, efectuadas algumas consideraes:
a tenso vT a tenso de sada do inversor trifsico e tenso de sada do inversor monofsico v M.
Como foi referido anteriormente, este conversor multinvel hbrido resulta numa associao em
cascata de um inversor trifsico de tenso com trs inversores monofsicos de tenso. O conversor
alimentado por uma fonte de tenso contnua e por trs condensadores colocados nos inversores
monofsicos. Os nveis de tenso de sada do inversor trifsico so: vT,0,vT e do inversor
monofsico so: -vM,0,+vM. Relativamente s fontes de tenso usadas neste conversor, o inversor
trifsico encontra-se alimentado por uma fonte de tenso contnua com valor Udc e os inversores
monofsicos alimentados por condensadores com valores de tenso igual a Udc /2.

(3.10)

23

Sendo a tenso de sada do conversor a soma dos nveis de tenso do inversor trifsico com os
nveis de tenso de cada inversor monofsico, obter-se-o sete nveis de tenso diferentes para cada
fase do conversor multinvel hbrido trifsico:
vO=[vT-vM,-vT,-vM,0,vM,vT,vT+vM]

(3.11)

Para obteno destes nveis de tenso necessria uma correcta combinao do comando dos
semicondutores para ambos os inversores. Existiro combinaes que criaro estados redundantes,
em que o mesmo nvel de tenso poder ser obtido atravs de diferentes combinaes de comando
de diferentes semicondutores. Os estados redundantes ocorrem nos nveis de tenso:0, +vT- vM; vT+vM. Estes dois ltimos nveis so redundantes em relao aos nveis de tenso, aos quais
correspondem +vM e -vM respectivamente. Esta situao ocorre derivada da existncia de uma
relao de proporcionalidade de entre o valor de tenso escolhido para as fontes de alimentao
do inversor trifsico e o valor de tenso nos condensadores dos inversores monofsicos.
A assimetria, verificada nas fontes de tenso dos inversores, permite a maximizao dos nveis
de tenso de sada do conversor, resultante da eliminao de nveis redundantes. Deste modo, esta
topologia consegue alcanar os mesmos nveis de tenso, com menos semicondutores, menos
espao e menos custo que uma topologia simtrica, onde as amplitudes de tenso das fontes so
iguais.
Na Tabela 3-5 esto representados todos os nveis de tenso para o funcionamento do
conversor, incluindo os redundantes.
Tabela 3-5 Tenso de sada do inversor trifsico, monofsico e do conversor multinvel hbrido.

Tenso Inversor Trifsico

-vT
-vT
-vT
0
0
0
+vT
+vT
+vT

Tenso Inversor Monofsico

-vM
0
+vM
-vM
0
+vM
-vM
0
+vM

Tenso Sada Conversor Hbrido

-vT- vM
-vT
-vT+vM
- vM
0
+ vM
+vT- vM
+vT
+vT+vM

A operao do conversor efectuada com recurso a dois mtodos de controlo dos

semicondutores, um para cada um dos inversores. Para o inversor trifsico recorre-se a uma tcnica
PWM sinusoidal de trs nveis e para os inversores monofsicos, os semicondutores so controlados
de acordo com o nvel de tenso no condensador.
A tcnica PWM sinusoidal de trs nveis escolhida para o inversor trifsico idntica abordada
no captulo 3.2.1. Ser gerada uma onda portadora (onda triangular) e ondas de referncias
sinusoidais de igual amplitude e desfasadas de 120 entre si. Para este procedimento, utilizou-se um
gerador de sinais PWM, presente na biblioteca do Simulink. Este gerador PWM encontra-se

24

dependente da configurao do inversor em estudo, e permite seleccionar os seguintes parmetros

para obteno dos impulsos necessrios ao controlo dos semicondutores: frequncia da onda
portadora e ndice de modulao. Existe ainda uma possibilidade de fornecer um vector externo a
este bloco com os mesmos parmetros. Assim sendo o gerador, baseado na configurao
pretendida, neste caso um inversor trifsico com trs braos de tenso, gerar seis impulsos
diferentes e complementares dois a dois para os seis semicondutores do inversor trifsico, conforme
representado na Figura 3.7.

Figura 3.7 Impulsos de comando dos semicondutores para uma modulao PWM de trs nveis.
Fonte: Adaptado do ficheiro de ajuda (Help) das Pontes Universais do Simulink/Matlab

De acordo com a Figura 3.7 os semicondutores e os seus complementares so,

respectivamente, S1 e S2; S3 e S4; S5 e S6. As combinaes de comando dos semicondutores e
respectivos valores de tenso encontram-se descritos na Tabela 3-3 para o inversor trifsico.
A frequncia da portadora deve ter um valor mltiplo e mpar da frequncia de sada. Com este
critrio possvel eliminar as harmnicas mltiplas da frequncia da portadora nas tenses de linha e
fase [7]. O ndice de modulao determina a amplitude da variao da frequncia das ondas
modulantes. Quanto maior for o ndice de modulao, maior ser a variao de frequncia para o
mesmo sinal a transmitir e mais largo ser o espectro do sinal modulado.

25

Os parmetros escolhidos para o gerador PWM do Simulink so os seguintes:

{

(3.12)

Estes parmetros so usados enquanto o conversor multinvel hbrido no apresentar qualquer

tipo de controlo de corrente de sada. Posteriormente, com a implementao do controlo em malha
fechada da corrente de sada, o ndice de modulao deixar de ser um parmetro fixo para ser um
parmetro varivel, cuja obteno efectuada atravs do controlador de corrente na componente
directa.
O controlo dos semicondutores nos inversores monofsicos baseia-se num regulador de tenso
nos condensadores. Este regulador mede o nvel de tenso aos terminais do condensador e,
consoante o valor obtido, actua no comando dos semicondutores, permitindo, simultaneamente, que
o condensador carregue ou descarregue, consoante o sentido da corrente na carga e o nvel de
tenso pretendido para o conversor multinvel hbrido. Todo este princpio de equilbrio de tenses
nos condensadores e seu carregamento ser abordado no Captulo 3.4. Na Tabela 3-4 encontram-se
os estados dos semicondutores e respectivos nveis de tenso de sada para inversor monofsico.
Na Tabela 3-6 encontram-se descritos os estados de funcionamento do conversor, os estados de
conduo dos semicondutores, bem como os nveis de tenso de sada do conversor multinvel
hbrido trifsico. Relembra-se novamente que a soma das trs fases das tenses compostas dever
ser nula, permitindo deste modo que o conversor fornea sua sada um sistema simtrico e
equilibrado de tenses trifsicas desfasadas de 120 entre si com uma frequncia de 50Hz.Na Figura
3.8 encontram-se representados a forma e nveis de tenso tericos e os que se pretenderam obter
atravs da simulao do conversor.

26

Tabela 3-6 Estados de funcionamento do conversor com respectiva sada trifsica e monofsica por
fase.

Inversor

Inversor

Estado

Inversor

Monofsico Monofsico Monofsico

Trifsico

Inversor

10

11

12

13

14

15

16

17

18

19

Sada Conversor

Vt

Vm

Vo

Vbc

Vca

Va

Vb

Vc

Vab

Vbc

Vca

-Vt

Vt

-Vt

Vt

-Vt

Vt

+Vm

-Vm

+Vm

-Vt-Vm

Vt

Vt

-Vt

-Vm

+Vm

Vt

-Vt-Vm

+Vm

Vt

-Vt

Vt

-Vt

Vt

-Vt

+Vm

-Vm

Vt+Vm

-Vt

-Vm

Vt

-Vt

+Vm

-Vm

Vt+Vm

-Vm

-Vt

Vt

-Vt

Vt

-Vt

Vt

-Vt

+Vm

-Vm

Vt

+Vm

-Vt-Vm

Vt

-Vt

+Vm

-Vm

+Vm

Vt

-Vt-Vm

Vt

-Vt

Vt

-Vt

Vt

-Vt

-Vm

+Vm

-Vm

Vt+Vm

-Vt

-Vt

Vt

+Vm

-Vm

-Vt

Vt+Vm

-Vm

-Vt

Vt

-Vt

Vt

-Vt

Vt

-Vm

+Vm

-Vt-Vm

Vt

+Vm

-Vt

Vt

-Vm

+Vm

-Vt-Vm

+Vm

Vt

-Vt

Vt

-Vt

Vt

Vab

1
1

1
1

1
1

Sada Monofsica

Sada Trifsica

-Vt

Vt

-Vm

+Vm

-Vt

-Vm

Vt+Vm

-Vt

Vt

-Vm

+Vm

-Vm

-Vt

Vt+Vm

-Vt

Vt

-Vt

Vt

27

Figura 3.8 Forma de onda da tenso de sada de um brao do conversor multinvel hbrido com 7 nveis
Fonte: Adaptado de [8]

3.4. Equilbrio das Tenses nos Condensadores

Como referido anteriormente, para alimentao dos inversores monofsicos no conversor
multinvel hbrido recorre-se a trs condensadores. Para que estes condensadores possam fornecer a
energia necessria com um valor de tenso mdio constante, foi implementado um regulador de
tenso para cada um dos inversores monofsicos do inversor. Estes reguladores mediro o nvel de
tenso aos terminais dos condensadores, comandaro/actuaro sobre os semicondutores de
potncia e, consoante o sentido da corrente na carga e nvel de tenso pretendido, os condensadores
carregaro ou descarregaro. O conversor sem este tipo de regulao no teria capacidade de
fornecer os nveis de tenso adicionais associados aos inversores monofsicos, pois os
condensadores no teriam a possibilidade de carregar totalmente e fornecer a tenso mxima ao
conversor. Considerando a situao inicial em que os condensadores se encontram totalmente
carregados, estes acabariam por descarregar ao fim de poucos ciclos elctricos.
Para implementao dos reguladores para cada inversor monofsico, configurou-se o bloco do
gerador PWM do Simulink para o inversor trifsico usando os mesmos valores anteriormente
propostos no Captulo 3.3, a frequncia da portadora igual a 3050 Hz e ndice de modulao m=0,95.
No foi escolhido qualquer tipo de desfasagem para a fase do sinal gerado.
As tenses de sada do inversor trifsico que constitui parte do conversor apresentam todas a
mesma amplitude e esto desfasadas de 120 entre si. Assim sendo, essas mesmas tenses chegam
aos inversores monofsicos com a respectiva desfasagem de um sistema trifsico.
Sendo os inversores monofsicos alimentados por condensadores, estes no podem fornecer
potncia activa, apenas potncia reactiva. Deste modo o conversor monofsico comportar-se- como
uma indutncia virtual de valor L. [5] Para manter a tenso constante aos terminais dos

28

condensadores considera-se uma resistncia virtual negativa -rL, cuja potncia fornecida (ou
recebida) iguala em valor mdio as perdas do conversor monofsico. O valor desta resistncia
proporcional diferena da tenso de referncia dos condensadores e da tenso obtida aos terminais
dos mesmos.
Esta resistncia virtual rL dada por (3.13), em que K uma constante arbitrria positiva,
inversamente proporcional corrente.
(

(3.13)

Tomando em conta esta considerao a tenso de sada do inversor a seguinte:

(

(3.14)

Considerando vom uma tenso com trs nveis de sada, para alcanar o objectivo de controlar a
tenso, necessrio garantir a seguinte condio.

(3.15)

(3.16)

Manipulando a equao (3.15) e (3.16) obtm-se a seguinte relao de controlo:

,.

) /

( )-

(3.17)

Para implementar a relao de controlo descrita pela equao (3.17), esta dever ser
considerada como uma superfcie de deslizamento do controlo no linear, na componente q da
corrente. Este controlador ser abordado no Capitulo 3.5.4, e ser implementado com recurso a dois
comparadores de histerese. O modelo e diagramas de blocos relativos equao (3.17), de
regulao da tenso aos terminais dos condensadores, bem como o controlo da componente q da
corrente de sada encontram-se, no s na Figura 3.16., mas tambm no Capitulo 3.5.4.
A equao (3.16) define o erro em cada perodo entre a tenso de referncia do condensador e
a tenso medida aos terminais deste, no referido perodo. Este erro ser usado como critrio para
efectuar o comando dos semicondutores dos inversores monofsicos. A deciso de actuar, ou no,
sobre os semicondutores depende do valor do erro entre as tenses v om e v1 da equao (3.16). Este
erro dever ser o menor possvel e, como tal, dever ser limitado por comparadores de histerese,
sendo que estes possuem limites definidos para valores admissveis de erro. O regulador de tenso,
consoante o valor de erro obtido, permitir carregar ou descarregar o condensador, de modo a
eliminar ou reduzir o erro. Este erro manifesta-se como um tremor na forma de onda da tenso dos
condensadores. Este tremor est associado aos comparadores de histerese e seus intervalos.
Quanto menor for este intervalo, mais suave/exacto ser a forma de onda de tenso aos terminais
dos condensadores. Este processo de limitao do erro em cada perodo efectuar tantas

29

comutaes quanto as necessrias nos semicondutores, de modo a que o valor de tenso medida
nos terminais do condensador iguale o valor da tenso de referncia.
O valor mdio de tenso pretendido aos terminais do condensador de 200 V, e deve ser
constante durante o funcionamento do conversor, permitindo que este opere com sete nveis de
tenso. Os limites de erro para os comparadores de histerese encontram-se descritos na Tabela 3-7
onde se observa que os limites de erro so superiores para o par de semicondutores *

+.

Este facto justificado devido ao impacto do funcionamento destes dois semicondutores sobre o
conversor, pois estes definem o valor da tenso de sada do inversor monofsico entre +vo e -vo. Os
semicondutores *

+ apenas variam a tenso entre valor nulo e valor mximo de tenso

disponvel nos terminais do condensador.

Tabela 3-7 Valores limite dos comparadores de histerese para controlo dos semicondutores nos
inversores monofsicos.

Limite superior/inferior do erro

1/ -1
0.5/ -0.5

Par de semicondutores
+
*
+
*

Na situao em que os condensadores se encontrem totalmente descarregados, o conversor

carregar os condensadores e, durante este processo, a onda de tenso e a onda de corrente de
sada do conversor apresentaro efeitos transitrios inerentes deste processo. No Capitulo 4.2, na
Simulao 4, so apresentados os resultados do procedimento de carga dos condensadores quando
estes se encontram descarregados.

Figura 3.9 Tenses e Correntes de sada dos inversores monofsicos para cada fase

Na Figura 3.9 apresentam-se as formas de onda das trs tenses observadas nos inversores
monofsicos. Verificam-se na figura os trs nveis de tenso [-200;0;200] V para cada inversor,
resultantes da modulao de trs nveis. Para alm das tenses, observam-se ainda as respectivas
formas de onda das correntes de sada dos inversores, sendo que estas se encontram desfasadas
120 entre si.

30

Figura 3.10 - Diagrama de blocos da simulao de um dos inversores monofsicos, fase A

Na Figura 3.10 apresenta-se o modelo usado no Simulink para simular os inversores trifsicos.
Neste modelo a tenso Vpwm corresponde tenso Vom de sada do inversor monofsico.

31

3.5. Controlo do Conversor Multinvel Hbrido

3.5.1. Introduo
Neste captulo descrever-se- o sistema de controlo de corrente de sada do conversor multinvel
hbrido. O controlo ser efectuado com recurso a duas malhas de controlo, sendo que este ser
efectuado individualmente para cada inversor. Este sistema controlar tambm o ndice de
modulao do inversor trifsico e os valores dos coeficientes de induo dos inversores monofsicos.
O conversor apresenta sada um sistema trifsico de correntes no sistema de coordenadas
abc. Estas sero transformadas para um referencial dq, onde a anlise e o controlo da corrente so
efectuados atravs da componente directa e da componente em quadratura. O recurso a este
referencial dq justificado pela necessidade da existncia de um modelo do sistema de controlo que
seja invariante no tempo, onde as componentes alternadas que variem com este, permanecero
constantes neste referencial.
A transformao das correntes do sistema abc para referencial dq, ser efectuada com recurso
s Transformaes de Clarke e Park (estas encontram-se descritas no Anexo A). Aps esta
transformao, a componente directa e em quadratura sero comparadas com duas referncias de
corrente no referencial dq, id ref e iq ref. Estes valores de referncia baseiam-se na potncia activa e
reactiva do conversor e nos parmetros de qualidade pretendidos.
Para o controlo do conversor, cada uma das componentes ter a sua contribuio individual,
sendo que a componente directa da corrente, id, tem influncia no ndice de modulao do conversor
multinvel hbrido. Esta componente est relacionada com a potncia activa e, por sua vez, com o
nvel de tenso contnua do conversor. A componente em quadratura da corrente, iq encontra-se
associada potncia reactiva do conversor e, consequentemente, aos coeficientes de induo dos
conversores monofsicos.
O controlo destes parmetros permitir que o conversor opere em regime permanente com as
tenses e correntes pretendidas, seguindo sempre os requisitos de qualidade exigidos.
Para implementar os princpios de controlo adequados para o conversor em estudo, recorrer-se a modelos matemticos deste. Estes dependem do sistema de comando dos sinais de disparo dos
semicondutores, bem como do sistema de alimentao do conversor e da carga. Estes modelos
sero descritos com base em ganhos, tempos de atraso e funes de transferncia, caractersticos
do funcionamento do conversor em estudo.

32

idq ref

Controlo

vabc

de Corrente

Conversor

Multinvel

iabc

idq

dq

iabc
abc

Figura 3.11 Diagrama simplificativo do controlador de corrente.

A escolha do controlador para o conversor em estudo recaiu sobre um controlador linear de

cadeira fechada, que se encontra presente na Figura 3.11. Este tipo de controlo, ao recorrer a uma
malha de realimentao, permite a correco dos desvios gerados pelo funcionamento do conversor,
melhoramento do regime dinmico do sistema, regulao e limitao da corrente de sada a um
determinado valor de referncia. Os desvios obtm-se pela diferena entre as correntes de sada do
conversor e as correntes de referncia. O mtodo escolhido [5] para anular estes desvios efectuado
atravs de controladores/compensadores que impem novos valores do ndice de modulao/tenso
de controlo, m, do inversor trifsico, e novos valores para os coeficientes de induo, L, dos
inversores monofsicos. A escolha dos controladores, numa primeira anlise, recaiu sobre
controladores Proporcionais-Integrais (PI) bem como sistemas de 2ordem, mas verificou-se que a
componente reactiva do conversor necessita de um controlador diferente. Esta componente necessita
de um sistema mais lento, devido influncia que os coeficientes de induo tm sobre o
funcionamento geral do conversor. Se o conversor sofre grandes variaes no valor destes
coeficientes, estas influenciam os valores das correntes de sada do conversor, no cumprindo com
os critrios de qualidade necessrios para a implementao deste conversor. Devido a estes factores
optou-se por um controlador Integral, de 1ordem, onde o plo est localizado mais perto da origem
dos eixos no plano complexo. Sendo este sistema mais lento que o sistema de 2ordem, escolhido
para ndice de modulao, o conversor no sente as variaes abruptas e reage mais devagar,
originando um erro menor, que tende a ser corrigido ao longo do seu funcionamento em regime
permanente. O controlador PI, escolhido para o clculo dos coeficientes de induo dos conversores
monofsicos, um controlador que apresenta erro esttico de posio nulo (assegura insensibilidade
a perturbaes), tempo de resposta aceitvel e boa margem de estabilidade.
Adicionalmente, com os controladores, so utilizados limitadores para as referidas grandezas, de
modo a impedir que o conversor gere valores fora dos pretendidos, resultando num funcionamento
incorrecto deste. A Figura A-2 no Anexo A representa os modelos e diagramas de blocos de
simulao do controlador de corrente, separado nas suas componentes d e q.

33

3.5.2. Modelao dinmica do conversor

No modulador de largura de impulso do conversor trifsico, a onda portadora uma onda
triangular, simtrica, bipolar, com amplitude que varia entre -uc<uc(t)<uc durante um perodo T. [6] O
modulador compara a portadora com a modulante (-uc max<uc(t)<uc max)com e define os instantes de
conduo e corte quando as duas ondas tm valores iguais, como visto no capitulo 3.3.
No funcionamento dinmico do conversor existir um atraso discreto entre o aparecimento de
uma perturbao e a aco de corrigir essa perturbao. A aco de correco pode passar pelo
ajuste do ndice de modulao, ou pelo ajuste da tenso de controlo que actua na gerao dos
impulsos dos semicondutores; ou ainda pelo ajuste dos coeficientes de induo dos conversores
monofsicos. Este atraso ser definido como Td, e varia entre 0 e Tpwm., valores referidos frequncia
fpwm do modulador PWM. Para efectuar a simulao do conversor optou-se por utilizar o valor mdio,
tendo em conta os seguintes factores [6]:

Pequenas perturbaes na tenso de controlo uc

Frequncia das perturbaes inferior a 1/Tpwm

Constantes de tempo da carga em relao a T d

Td=Tpwm/2

(3.18)

A funo de transferncia do conversor est directamente relacionada com o sistema de

comando dos semicondutores e dada por:
( )

( )
( )

( )

(3.19)

Esta simplificao garante uma boa representao do comportamento dinmico do conversor,

nomeadamente boa estabilidade, erro esttico de posio nulo e boa velocidade de resposta.
Para um conversor deste tipo o ganho incremental KD dado pela razo entre o valor de tenso
de entrada e o valor da tenso de controlo [4]

(3.20)

No caso de uc = ucmax, o valor de KD ser mnimo, sendo que este que garante a estabilidade
do sistema.

34

Figura 3.12 - Esquema Equivalente do Conversor e sua carga. Fonte: Adaptado de [6]

O esquema equivalente do conversor e carga composto por uma resistncia e bobina, tanto
para o conversor (Rconv e Lconv ), como para a carga (Rcarga e Lcarga ). A tenso U tenso de
alimentao do conversor; i0 a corrente mdia de sada do conversor e E0 representa as
perturbaes no conversor. Para a construo do modelo matemtico ser igualmente necessrio
transformar estes parmetros recorrendo transformada de Laplace.
Assim sendo, teremos:
{

(3.21)

Pela lei das malhas ao circuito equivalente, temos:

(3.22)
Aplicando a transformada de Laplace, e considerando desprezveis as perturbaes devidas a
Eo e ao acoplamento cruzado de id e iq, obtm-se:

( )

Se

( )

( )

(3.23)

,e:
( )
( )

(3.24)

A funo de transferncia em cadeia aberta dada por:

( )

)(

(3.25)

35

m
(

Figura 3.13 Diagrama de blocos do sistema em cadeia aberta. Fonte: [6]

Esta soluo de cadeia aberta no suficiente para o controlo do conversor, uma vez que este
apresenta um erro esttico de posio pequeno e tem uma velocidade de resposta lenta.
Para implementao das tcnicas de controlo linear e, obteno de um sistema linear e
invariante no tempo (SLIT) necessrio usar as Transformaes de Clarke e Park. Aps este
processo, trabalhar-se- com as componentes directa e em quadratura da corrente de sada. Estas
sero analisadas e apresentadas com compensadores diferentes como mencionado anteriormente.

3.5.3. Controlo da componente directa da corrente id

A escolha de um compensador C(s) para a funo de transferncia do sistema em cadeia aberta
ter que ser feita com base num sistema de 2ordem, com um plo e com um zero, assegurando
deste modo uma dinmica em cadeia fechada. O tipo de compensador a utilizar depende do erro
esttico de posio, da estabilidade do sistema e tempo de resposta do sistema. De modo a cumprir
estes requisitos a escolha parte pela utilizao de um compensador proporcional-integral (PI). [6] A
componente proporcional no garante erro esttico de posio nulo, mas minimiza erros estticos at
um determinado valor de ganho sendo que, acima desse valor, pode originar instabilidade no sistema.
De modo a garantir erro esttico de posio nulo recorre-se a um compensador integral que
compromete a velocidade de resposta do sistema, devido presena de um plo perto da origem. A
combinao destes dois compensadores proporciona uma dinmica adequada e pretendida para um
sistema de 2ordem com erro esttico de posio nulo, boa estabilidade e boa velocidade de
resposta.

id ref

Ki

id
(

id
Ki
Figura 3.14
Diagrama
blocos
do sistema
cadeia fechada. Fonte: [6]
O compensador
PI ser
definido de
pela
seguinte
funo em
transferncia

36

Para o dimensionamento deste compensador recorrer-se- a um zero para anular o plo de

menor frequncia
( )
( )

( )

(3.26)

( )

(3.27)

Os ganhos proporcional,

, e integral,

so dados por:

(3.28)

(3.29)
Na realimentao usada uma constante de proporcionalidade
do conversor, obtendo-se assim

que includa no ganho global

. Esta realimentao permite reduzir os erros obtidos na

corrente sada do conversor em relao corrente de referncia.

id ref

id

id
Figura 3.15 Diagrama de blocos simplificado. Fonte: [6]

A funo de transferncia para este sistema simplificado [6] , dada por:

( )

( )
( )

(3.30)

Aplicando o teorema do valor final, comprova-se que o erro esttico de posio nulo,
cumprindo assim o objectivo de controlo de corrente,

( )
( )

(3.31)

37

Em seguida a funo de transferncia em cadeia fechada comparada com uma funo de um

sistema de 2ordem

, sendo

a frequncia angular das oscilaes amortecidas, e

o coeficiente de amortecimento, onde:

(3.32)
(3.33)

Substituindo a equao (3.32) na equao (3.33), o valor de Tp :

(

(3.34)

Para que exista um compromisso adequado entre a velocidade de resposta e sobreelevao do

sistema, o coeficiente de amortecimento deve ser igual a

cumprindo assim o critrio ITAE.

Deste modo, temos:

(3.35)

Este valor Tp, substitudo em (3.31) verifica que a resposta do sistema s depende do tempo de
atraso Td do conversor. O valor de Tp e Tz depende dos parmetros da resistncia, da bobina do
conversor e da carga. Para um determinado valor da bobina de carga o sistema deixa de ter o
comportamento desejado, tornando-se necessrio ajustar os controladores a novos valores das
bobinas de carga e conversor.

3.5.4. Controlo da componente em quadratura da corrente iq

Como anteriormente referido, esta componente requer um controlo diferente, pois necessita de
um sistema mais lento. O compensador a escolher ser semelhante a um sistema de 1ordem com
um compensador integral que, no tendo um bom desempenho ou velocidade de resposta, garante
um erro esttico de posio nulo. [5] Deste modo possvel que o sistema tenha menos variaes
nos coeficientes de induo dos conversores monofsicos.
Partindo da equao (3.17), sabendo que os semicondutores so comutados a frequncias
finitas, em valores instantneos existir um erro ev associado diferena de tenses vom e
componente fundamental v1, pelo que se pode escrever:

38

[ .

) /

( )]

(3.36)

Para obter um sistema estvel, esse erro tem de cumprir a condio:

(3.37)
Com a condio definida, procede-se escolha da estratgia para comutar os semicondutores
de modo a usar os trs nveis de tenso do conversor monofsico

)
(

(3.38)

Esta estratgia pode ser realizada usando dois comparadores histerticos, com histereses dadas
por 1 e 2, sendo 12

Figura 3.16 - Diagrama de blocos do regulador de tenso dos condensadores e controlo da componente
q da corrente

Para definir o valor do parmetro L usado em (3.17), considera-se que a componente reactiva da
corrente proporcional ao valor de L, sendo a proporcionalidade, no caso geral, uma dada funo
G(s) da frequncia.
( )

(3.39)

39

Pretendendo-se uma dinmica lenta para este regulador, e de 1 ordem com plo em -1/Tp, pode
escrever-se:
( )

(3.40)

Observando esta ltima relao, observa-se que o valor do coeficiente de induo para cada um
dos conversores monofsicos est dependente da funo de transferncia do conversor, da
constante de tempo e, sobretudo, do erro entre a referncia e valor de sada da corrente na sua
componente em quadratura.
Como L no pode variar rapidamente escala do perodo da rede elctrica, a constante de
tempo Tp escolhida deve ser superior a 20ms, logo:

(3.41)

O ganho G(s) do conversor monofsico depende, de forma no linear, da frequncia e de outros

parmetros do conversor. Pode calcular-se de forma aproximada transformando os valores de
potncia trifsica activa e reactiva do sistema de coordenadas abc para o sistema de coordenadas
dq. Sendo o sistema um sistema trifsico equilibrado, podem-se aplicar as mesmas transformaes
de Clarke e Park aos valores de potncia, tal como foi efectuado nas tenses e correntes do
conversor.
(3.42)

(3.43)

Sendo as tenses de sada do conversor, tenses em equilbrio e desfasadas de 120, temos:

(

(3.44)

Aplicando sucessivamente as transformaes de Clarke e Park, obter-se-:

(3.45)

40

Substituindo

nas equaes (3.44) e (3.45), obter-se-o as seguintes simplificaes:

{

(3.46)

Uma vez que a componente da tenso segundo o eixo q nula, possvel aplicar um processo
de simplificao s equaes das potncias no referencial girante dq. Deste modo, o clculo dos
valores de potncia depender unicamente de uma das duas componentes da corrente de sada do
conversor, nesse mesmo referencial. De (3.48) verifica-se que a potncia activa depende da
componente directa da corrente e que a potncia reactiva depende da componente em quadratura.
Para o clculo dos controladores necessrio fornecer ao sistema parmetros de referncia
para que exista um controlo de corrente que se aproxime de determinados valores. Manipulando as
equaes anteriores (3.48) obtm-se:

(3.47)

Para este controlador apenas relevante considerar a componente em quadratura da corrente.

A implementao do referido controlador apoiar-se- na utilizao das seguintes equaes:
(3.48)
( )

(3.49)
(3.50)
(3.51)

(3.52)
(3.53)

Considerando os seguintes valores como valores auxiliares:

(3.54)
(3.55)
(3.56)

41

Fixando o valor da potncia reactiva em 1 kVar e considerando uma resistncia de carga de 10

(3.57)
Rcarga=10

(3.58)

Tomando em conta estes valores e as seguintes expresses,

(

)
(

(3.59)
)

(3.60)
(3.61)
(3.62)

o valor obtido para o coeficiente de induo representa uma boa aproximao para o intervalo de
valores pretendidos. Tomando por base estas aproximaes e resultados obtidos, escolheu-se um
valor de ganho para o conversor com o valor de K=10

-3

Assim, atravs destes parmetros de controlo para o sistema de primeira ordem, representado
na Figura 3.17, com G=10

-3

e uma constante de tempo

, possvel controlar o valor dos

coeficientes de induo dos conversores monofsicos, o que efectuado atravs de um tempo de

resposta lento e de uma realimentao insensvel ao ganho do conversor. [5]

iq ref

()

iq
Figura 3.17 Diagrama de blocos do controlo da corrente iq em cadeia fechada. Fonte: [5]

Determinados os parmetros dos controladores, procede-se etapa seguinte de simulao e

obteno de resultados do conversor, em diferentes modos e operao.

42

4. Simulao e Resultados

Neste captulo apresentam-se os resultados de simulao obtidos no estudo do conversor

multinvel hbrido. Esta simulao pretende demonstrar e validar as hipteses tericas apresentadas
e seus parmetros, calculados de modo a que o conversor cumpra os objectivos a que foi proposto.
Estes resultados sero representados graficamente com recurso aos parmetros de simulao
previamente descritos. Sero ainda observadas todas as variveis necessrias ao estudo do
conversor multinvel hbrido, tais como os valores de tenses e correntes de sada do conversor e os
valores de tenso aos terminais dos condensadores dos conversores monofsicos. Ser ainda
abordado o comportamento do controlador da corrente de sada do conversor multinvel hbrido.
O procedimento da simulao assentar na seguinte metodologia: variao de parmetros da
carga do conversor multinvel hbrido entre valores de operao ditos nominais e valores limite. De
seguida alterar-se-o os valores de referncia das correntes de modo a verificar o comportamento e
tempo de resposta do conversor multinvel hbrido face a perturbaes no sistema.
Para a demonstrao dos resultados e aplicao dos mtodos apresentados em captulos
anteriores foram efectuadas diversas simulaes computacionais com recurso ferramenta Simulink
do programa MatLab. Esta ferramenta permite a modelao, simulao e anlise de sistemas
dinmicos lineares/no lineares, modelados em tempo contnuo ou discreto. As simulaes foram
obtidas atravs de mtodos pr-configurados do MatLab, para resoluo de equaes diferenciais
ordinrias. O mtodo de iterao escolhido foi ODE 45
Os modelos includos nas bibliotecas do Simulink representam de uma forma fivel os diversos
equipamentos/sistemas, tais como inversores trifsicos, inversores monofsicos, gerador PWM,
semicondutores MOSFET/dodos, e restantes elementos resistivos e indutivos. Destes modelos
possvel extrair-se resultados muito idnticos a simulaes/experincias laboratoriais. A biblioteca
usada nas simulaes foi a biblioteca SimPowerSystems onde possvel encontrar modelos que
foram includos na simulao, desde o gerador PWM aos inversores trifsicos e monofsicos. Os
parmetros demonstrados nos captulos tericos foram usados como variveis de configurao do
conversor multinvel hbrido para o funcionamento e condies pretendidos. Todos os modelos,
diagramas de blocos e constituio do conversor multinvel hbrido e seu controlo, encontram-se no
Anexo A.
Com base nos modelos do Simulink, bem como nos parmetros previamente descritos e nos
diagramas de blocos (criados de modo a simplificar a anlise e representao), apresentam-se os
seguintes resultados de simulao do conversor multinvel hbrido:

43

4.1. Parmetros utilizados

Na obteno das diferentes simulaes existiro parmetros que permanecero constantes de
simulao para simulao. De seguida sero apresentados esses mesmos parmetros e, para cada
simulao, sero indicados os parmetros variveis e seus respectivos valores.
Na Tabela 4-1 apresentam-se os parmetros de configurao geral do conversor multinvel
hbrido e para cada tipo de conversor, trifsico e monofsico.
Tabela 4-1 Parmetros gerais do conversor, do conversor trifsico e monofsico.

Conversor multinvel hbrido

f=50 Hz
fcomutao_pwm=3050 Hz

Conversor Trifsico

Vtrif=400 V

Conversor Monofsico

Vcondensador=200 V
Vcondensador ref=200 V
-3
Ccondensador=10e F
Perdas no Conversor=0.8

Na Tabela 4-2 apresentam-se os parmetros de controlo, ganhos e constantes de tempo,

permanecendo estes inalterados para cada uma das simulaes. Estes valores foram baseados no
captulo terico 3.5 para cada um dos controladores propostos.
Tabela 4-2 Parmetros do controlador de corrente para cada componente da mesma.

Controlador Linear PI para

componente d

Controlador no Linear para

componente q

Kid=0,1 (amostrador de corrente)

Kd=282.843
Td=0.000164
Tpq=0.04
Kiq=1 (amostrador de corrente)
Kq=0,25
-3
G=10

Todos os parmetros no referidos nestas tabelas variam ao longo do processo de

funcionamento do conversor multinvel hbrido, uma vez que estes dependem dos valores de
resistncia e dos coeficientes de induo da carga e do conversor multinvel hbrido.

44

Considerando que o conversor multinvel hbrido funcionar em modo ou com parmetros de

operao nominal, apresentada a Tabela 4-3. Esta representa os parmetros necessrios
(constantes de tempo e ganhos) para os controladores, lineares e no lineares, de corrente. O seu
clculo terico foi descrito no Capitulo 3.5.
Tabela 4-3 Constantes de tempo e ganhos dos controladores para ponto de operao nominal do
conversor multinvel hbrido.

Conversor multinvel hbrido

Rconv=0,01
Lt=0.01

Lconv=5mH
Rt=10.01

Rcarga=10
Tt=0.000999

Controlo: Componente d
Controlo: Componente q

Tp=0.000926
Tpq=0.04

Kpd=1.09
Kq=0.25

Kid=1079.42

Lcarga=5mH
Tz=0.000999

Apesar destes parmetros, apresentados na Tabela 4-3, serem considerados os parmetros de

base para as restantes simulaes, foram testados outros elementos resistivos e indutivos de modo a
obter valores limite de parmetros para o funcionamento do conversor. Para cada variao dos
elementos resistivos e indutivos do conversor e carga, os parmetros apresentados na Tabela 4-3
tomam diferentes valores.
Todos os modelos e diagramas relativos s simulaes do conversor, mtodo de equilbrio das
tenses dos condensadores e seus controladores, encontram-se no Anexo A.

45

4.2. Resultados das simulaes

Para as simulaes a efectuar, os parmetros determinantes para avaliao do comportamento
do conversor multinvel hbrido so os valores de resistncias do conversor e carga; coeficientes de
induo da carga e conversor; e as referncias das correntes nas componentes directas e em
quadratura. As tenses obtidas nas simulaes so tenses compostas, isto , tenses entre fases.
O objectivo principal destas simulaes verificar que o conversor multinvel hbrido segue o
comportamento das suas correntes de referncia, dadas pelo controlador, durante o seu
funcionamento nominal e funcionamento com perturbaes.

Simulao 1

Considera-se que esta simulao corresponde ao modo normal de operao do conversor

multinvel hbrido. Neste ser efectuada uma anlise mais detalhada do funcionamento do conversor
multinvel hbrido no seu global e para cada parte constituinte do mesmo. Para esta simulao os
parmetros encontram-se descritos na Tabela 4.3 e as componentes de referncia da corrente so:
id ref=25 A e iq ref=0 A

Figura 4.1 Tenso e Corrente na fase a do conversor; tenso obtida sada do inversor trifsico e
inversor monofsico; tenso aos terminais de um condensador na fase a.

Como base de criao da Figura 4.1 escolheu-se uma das trs fases do conversor, observandose cada parmetro simulado em funo do tempo. No procedimento de obteno do nvel de tenso
de sada do conversor, este efectuado com recurso soma dos nveis de tenso obtidos no

46

inversor trifsico com os obtidos no inversor monofsico em cada instante da simulao. O valor do
inversor monofsico est directamente associado ao nvel de tenso aos terminais do condensador
dessa fase.
Na Figura 4.2 efectuada uma anlise de uma amostra temporal de 10ms com o objectivo de
verificar os nveis de tenso dos inversores e do conversor multinvel hbrido. Como esperado, ambos
os inversores apresentam uma modelao de 3 nveis de tenso, com esta a variar entre os [400,0,400] V para o inversor trifsico e [-200,0,200] V para o inversor monofsico. No caso do
conversor multinvel hbrido apresentam-se em seguida os 7 nveis de tenso pretendidos, entre [600,-400,-200,0,200,400,600] V.

Figura 4.2 - Tenses do inversor trifsico, inversor monofsico e do conversor multinvel hbrido numa
das fases do conversor

Na Figura 4.3 apresentam-se as formas de onda das tenses e correntes para cada fase do
conversor multinvel hbrido, verificando-se que ambas apresentam formas de ondas sinusoidais.
Relativamente aos nveis de tenso, verifica-se a novamente a existncia dos sete nveis de
funcionamento do conversor multinvel hbrido. Estes sete nveis de tenso das trs fases encontramse representados com maior detalhe na Figura 4.4 para uma amostra temporal de 10ms. No caso da
corrente de sada esta apresenta um valor de amplitude de 25 A seguindo assim a sua a referncia,
sendo esta dada pela componente directa das correntes de sada.

47

Figura 4.3 Tenses e correntes do conversor multinvel hbrido separadas por fase.

Figura 4.4- Tenses e Correntes das trs fases do conversor multinvel hbrido obtidos para uma
amostra de 10 ms

48

Analisando com maior detalhe as correntes de sada do conversor, verifica-se na Figura 4.4 um
tremor nas formas de onda de corrente. Este tremor est associado aco de controlo e no
seguimento das correntes das correntes de referncia. O maior ou menor tremor depende da margem
de erro estabelecida em relao corrente de referncia dada ao controlador. Este tremor pode ser
reduzido atravs do aumento da frequncia de comando dos semicondutores e a atravs da reduo
da margem de erro. O aumento da frequncia pode implicar uma descida no rendimento do conversor
uma vez que aumentam as perdas de conduo e comutao dos semicondutores.
Na Figura 4.5, observa-se que o conversor apresenta o comportamento pretendido, com os
valores de tenso e corrente a corresponderem aos valores de referncia. O nvel de tenso aos
terminais do condensador apresenta uma pequena variao (em valor mdio) da tenso de controlo,
necessria para o equilbrio das tenses nos condensadores. Os valores dos erros observados nos
controladores oscilam perto do valor nulo, demonstrando assim que estes cumprem o objectivo e
mantm o conversor a operar segundo as suas referncias.

Figura 4.5 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos terminais dos
condensadores e erros observados nos controladores.

49

Simulao 2

Neste ensaio sero provocadas duas perturbaes no conversor, nomeadamente atravs da

alterao das referncias da componente directa e em quadratura da corrente. Observar-se-, para
alm dos efeitos destas perturbaes em tempos distintos, o comportamento do conversor e aco
do controlador de corrente. Os parmetros do conversor e carga esto descritos na Tabela 4.3 e os
valores de referncia e da perturbao das correntes so, respectivamente:
id ref=12,5 A e id (t=0.1s)= 25 A e iq ref=-10 A e iq (t=0.05s)=0 A
A Figura 4.6 representa os mesmos parmetros de constituio do conversor usados para a
simulao 1 sendo que, no caso em questo, o conversor sofre duas perturbaes em dois instantes
diferentes. Estas perturbaes sero abordadas posteriormente com recurso Figura 4.7. Nesta
simulao, tanto os valores das tenses como de corrente apresentam os valores pretendidos e de
acordo com as referncias dadas. Observam-se ainda os efeitos das perturbaes nas tenses aos
terminais dos condensadores e nos controladores de corrente.

Figura 4.6 Tenses e Correntes de sada do conversor multinvel hbrido, numa situao com
perturbaes nos valores de referncia das componentes de corrente.

Na Figura 4.6 observa-se o comportamento do conversor multinvel quando sofre duas

perturbaes, que se verificam sobretudo na amplitude da corrente de sada e no tremor da mesma.
A induo destas perturbaes tem como principal propsito testar o controlador de corrente,
implementado para manter o conversor a operar com estabilidade ao longo do seu funcionamento. As
perturbaes ocorrem nos seguintes instantes: 0,05s e 0,1s. Em 0,05s a perturbao causada

50

atravs da alterao do valor de referncia da componente em quadratura da corrente de -10 A para

0 A. Esta reduo da referncia da componente em quadratura permite que, em cada perodo de
clculo, o controlador de corrente da componente q siga uma referncia com uma menor margem de
erro, provocando assim um menor tremor nas correntes de sada. Este tremor na forma de onda de
corrente depende essencialmente do erro, entre o valor de referncia e o valor obtido no controlador,
bem como da frequncia de comutao dos semicondutores. Se esta margem de erro se reduzir, a
forma de onda de corrente apresentar um menor tremor. Este facto comprovado pela Figura
4.7,sendo que, aps os 0,07ms, a forma da onda de corrente apresenta uma maior suavidade.
No instante 0,1s existe uma alterao na amplitude da corrente de sada, sendo que esta
assume o dobro do seu valor inicial. Esta perturbao causada na componente directa da corrente
efectuada com uma transio dita mais suave para o conversor, pois esta componente altera o
ndice de modulao do gerador PWM. Recorrendo a um controlador PI, o sistema apresenta um
tempo de resposta mais rpido e mais estvel que o controlador do coeficiente do induo, abordado
anteriormente.
Durante as perturbaes observa-se que o conversor multinvel hbrido, apesar de ter todos os 7
nveis disponveis, opera apenas com alguns destes. Aps as perturbaes o conversor multinvel
hbrido retoma a utilizao de todos os seus nveis de tenso, e a onda de corrente de sada passar
a apresentar menor tremor. possvel, com base nestes factos demonstrados, afirmar que o
controlador de corrente cumpre com o seu objectivo de colocar o conversor a seguir o
comportamento das suas referncias e a apresentar o comportamento de funcionamento desejado.

Figura 4.7 - Efeito das perturbaes no comportamento das tenses e correntes de sada do conversor
multinvel hbrido.

51

Simulao 3

Para esta simulao foram utilizadas as seguintes referncias de corrente: id ref=25 A e iq ref=5 A.
Na obteno desta simulao constatou-se que o conversor apresentou uma variao significativa no
tremor da corrente e na estabilidade dos controladores. Deste modo procedeu-se ao ajuste do valor
de Tpq o que resultou em que o controlador de corrente da componente q possua uma constante de
tempo mais elevada, garantindo assim maior estabilidade e menor oscilao no clculo do coeficiente
de induo para os inversores monofsicos.

Figura 4.8 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos terminais dos
condensadores e erros nos controladores de corrente, com Tpq=0.04s

A relevncia desta simulao foca-se na referncia da componente em quadratura da

corrente que possui um valor positivo e superior a zero. Este facto aumenta a margem de erro
associada ao controlador, que visualizada no tremor de corrente de sada do conversor multinvel
hbrido. Outro factor prende-se com o controlador da componente q, cujo apresenta um valor de T pq
que torna o sistema instvel no calculo do coeficiente de induo dos inversores monofsicos. Assim,
de modo a tornar este controlador mais lento e mais estvel, optou-se por duplicar o valor inicial
Tpq=0.04s para 0.08s. Com a alterao deste parmetro o valor do coeficiente de induo apresenta
um valor mais estvel e constante, como verificado na Figura 4.11.
Na Figura 4.9 observa-se que o controlador da componente q mais lento do que verificado
na Figura 4.8. Contudo, as variaes verificadas junto aos terminais de tenso dos condensadores
so menores e com menor tremor. O erro associado ao controlador da componente q tambm
menor, graas ao aumento do valor de T pq, fazendo com que o controlador tenha um comportamento
mais lento, mas mais estvel.

52

Figura 4.9 - Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos terminais dos
condensadores e erros nos controladores de corrente, com T pq=0.08ms

Assumindo a componente em quadratura da corrente um valor de referncia diferente de zero,

os controladores do ndice de modulao e dos coeficientes de induo sofrero perturbaes.
Contudo, estas podem ser minimizadas ou corrigidas com recurso a implementao de limitadores de
saturao sada de cada um dos controladores, ou com alterao das constantes de atraso dos
controladores, vistas anteriormente. Estes limitadores previnem que os controladores gerem
parmetros fora da zona de funcionamento pretendida e em caso da ocorrncia de um valor superior
ou inferior ao permitido, o controlador fica limitado aos valores escolhidos de saturao. No caso do
ndice de modulao a saturao varia entre 0.01 e 0.99 e, para os coeficientes de induo, os limites
de saturao variam entre -0.1 e 0.1. Na Figura 4.8 apresenta-se ao longo do tempo de simulao a
variao do ndice de modulao e dos coeficientes de induo dos conversores monofsicos.
Como se verifica na Figura 4.10, o coeficiente de induo apresenta diversas variaes, o que
implica que o conversor altera constantemente os seus parmetros, provocando tremor na corrente
de sada do conversor e na tenso dos condensadores dos conversores monofsicos. Esta situao
no uma situao considerada ptima de funcionamento, uma vez que os parmetros dos
controladores se encontram em constante alterao. Na Figura 4.11 apresentam-se os controladores
e seus limites de saturao. Como se verifica o valor obtido para coeficiente de induo um valor
constante, o que permite que conversor multinvel hbrido opere com as condies pretendidas.

53

Figura 4.10 Saturao nos controladores do ndice de modulao; coeficiente de induo dos
conversores monofsicos. com Tpq=0.04s

Figura 4.11 - Saturao nos controladores do ndice de modulao; coeficiente de induo dos
conversores monofsicos, com Tpq=0.08s.

54

Simulao 4

O propsito desta simulao o de demonstrar que existe a possibilidade de o conversor

carregar os condensadores dos inversores monofsicos, na eventualidade de estes se encontrarem
descarregados.

Figura 4.12 Carga dos condensadores dos inversores monofsicos e tenses; correntes de sada do
conversor.

Na Figura 4.12 verifica-se que os condensadores (dos inversores monofsicos) se encontram

descarregados, e que o sistema de controlo (para equilbrio dos valores de tenso aos
terminais dos condensadores) iniciar o processo de carga at o valor da tenso aos seus
terminais atingir o valor de referncia de 200V. Aps esta situao o conversor recorrer ao
referido sistema de controlo de modo a manter constante o valor de tenso, seguindo o valor
da tenso de referncia. Durante o processo de carga os inversores monofsicos operam
apenas com os dodos em antiparalelo uma vez que os condensadores se encontram abaixo
da sua referncia (como j referido, de 200V). Para este processo existe um comparador, que
compara a tenso obtida aos terminais dos condensadores com os seus parmetros limite,
resultando na inibio (ou no) dos semicondutores relativos aos inversores monofsicos. Os
valores limite do comparador definem se o sistema de controlo desactivado ou no,
permitindo que este carregue os condensadores. Os condensadores sero carregados
atravs da fonte DC, a bateria do inversor trifsico, sem necessitarem de outro sistema
auxiliar qualquer para serem carregados. Na Figura 4.13 apresentam-se os efeitos do
processo de carga numa das fases do conversor, onde se verifica um aumento gradual do
valor de tenso do inversor monofsico consoante o aumento da carga do condensador. Ao
fim de 0,4s o conversor encontrar-se- no seu ponto de funcionamento normal, sendo que os
valores de corrente e tenso aos seus terminais se encontram nos valores pretendidos,

55

nomeadamente 25A e 600V. Para esta simulao, os valores usados para as componentes
da corrente foram: id ref=25 A e iq ref=0 A.

Figura 4.13 Anlise de uma fase do conversor, durante o processo de carga do condensador
respeitante a essa mesma fase.

56

5. Concluses

5.1. Concluses
O objectivo desta dissertao de mestrado foi o de apresentar uma nova estrutura para o
desenvolvimento de um conversor multinvel que respeitasse os critrios de qualidade de energia
elctrica. Com o desenvolvimento da electrnica de potncia, e com o aparecimento de novos
elementos, novas tcnicas de modulao e mtodos de controlo, foi possvel, usando uma
combinao de conversores, obter a arquitectura e os controladores para um novo conversor
multinvel com diversas aplicaes no panorama actual.
O estudo do conversor multinvel hbrido iniciou-se com base numa gama de conversores j
existente, encontrando-se uma topologia com possibilidade de melhoramento e estudo de novas
configuraes com novos elementos. Optou-se por uma estrutura baseada numa associao srie de
conversores em ponte, combinando um conversor trifsico de trs nveis e trs conversores
monofsicos em ponte, colocados separadamente em cada um dos braos do conversor trifsico.
Desta combinao de conversor trifsico com trs monofsicos resultou um conversor multinvel
hbrido trifsico, em que o nmero total dos nveis de tenso em cada brao trifsico a soma dos
nveis de tenso do conversor trifsico com cada monofsico. A escolha do tipo de modulao recaiu
sobre uma metodologia frequentemente utilizada neste tipo de conversores, nomeadamente a
modulao por largura de impulso de trs nveis para o inversor trifsico. Os inversores monofsicos
foram modulados e controlados usando uma abordagem no linear. Efectuou-se um estudo detalhado
para cada um dos conversores trifsico, monofsico e a combinao de ambos, relativamente s
grandezas de sada e de controlo.
Na estrutura proposta optou-se por colocar condensadores como fonte de alimentao dos
conversores monofsicos, sendo que esta opo reduz significativamente o peso fsico e econmico
de um conversor deste tipo, uma vez que apenas se recorre a uma fonte de tenso DC para alimentar
todo o conversor. Este novo elemento estrutural maximiza o nmero total de nveis de tenso
disponveis, permitindo obter nveis de adicionais de redundncia, os quais podero ser usados para
carregar e descarregar os condensadores. Este procedimento auxiliado por um mtodo no linear
que permite colocar a tenso dos condensadores num determinado nvel de referncia e evitar que
estes descarreguem. Com este mtodo de regulao, o valor mdio instantneo da tenso aos
terminais dos condensadores quase constante, comportando-se estes como uma fonte de tenso
contnua, resultado esperado para este trabalho.
Foi dimensionado um controlador de corrente para garantir o funcionamento do conversor e
permitir controlar a potncia activa e reactiva fornecida pelo conversor multinvel hbrido. Os
parmetros a controlar foram: o ndice de modulao do gerador PWM e os coeficientes de induo
equivalentes dos conversores monofsicos. Para cada um dos parmetros recorreu-se a diferentes

57

mtodos de controlo, uma vez que a variao destes parmetros influencia directamente o
comportamento geral do conversor multinvel.
Para implementar os controladores, procedeu-se transformao das correntes de dada do
converdor, do sistema de coordenadas abc para o sistema dq. Efectuado o desacoplamento das
correntes, implementou-se cada componente com um tipo de controlador. Para a componente directa
da corrente de sada do conversor, optou-se por um controlador linear PI, o que permitiu a obteno
de um bom tempo de resposta (na ordem dos ms) e, simultaneamente, boa estabilidade, garantindo
um erro esttico de posio nulo. Este controlador responsvel pela amplitude da componente d da
corrente de sada do conversor, encontrando-se esta igualmente relacionada com o ndice de
modulao do conversor. No caso da componente em quadratura, a escolha de um controlador linear
de 1 ordem permitiu controlar a componente reactiva do conversor. Este mtodo recorre a um
sistema de 1ordem com uma constante de tempo superior a 20ms, que permite ao controlador dos
coeficientes de induo dos inversores monofsicos um tempo necessrio de estabilidade, evitando
variaes ao longo do funcionamento deste, evitando instabilidade. Tendo este sistema um tempo de
resposta mais lento, permite-se ao conversor ajustar com maior rigor os controladores e garantir
maior estabilidade e convergncia num determinado valor para o coeficiente de induo dos
conversores monofsicos, reduzindo o erro da corrente em relao sua referncia. Caso exista uma
maior variao deste parmetro, o conversor apresenta tremor nas suas correntes de sada e pode
colocar os controladores numa situao de saturao. Esta saturao ou limitadores servem para
garantir que o conversor opera dentro dos parmetros pretendidos. Para o conversor e seus
controladores foram criados modelos dinmicos com as constantes de tempo, ganhos do conversor e
seus controladores directamente dependentes dos valores escolhidos para a estrutura do conversor.
Aps a determinao dos parmetros foram simuladas diversas situaes para a verificao do
comportamento do conversor face a perturbaes, com recurso ferramenta Simulink do MatLab.
Com base nos modelos apresentados, bem como nos seus valores de referncia iniciais (para as
componentes da corrente de sada) efectuaram-se perturbaes em determinados instantes e
observou-se que o conversor seguiu os valores de referncia dadas pelos controladores, teve bons
tempos de resposta (entre 7ms a 10ms para funcionamento normal e para perturbaes) e garantiu
estabilidade. Em determinadas simulaes, atravs da alterao das constantes de tempo dos
controladores, nomeadamente do controlador da componente q, permitiu-se que o conversor hbrido
multinvel operasse mais lentamente, de modo a garantir a estabilidade necessria para os valores
dos coeficientes de induo dos inversores monofsicos.
Foram testados valores limite para os coeficientes de induo do conversor e da carga, uma vez
que no possvel garantir um bom funcionamento para todos os valores de coeficientes de induo.
Esta situao ocorre quando o conversor multinvel hbrido apresenta um coeficiente de induo
global negativo. No caso dos condensadores dos conversores monofsicos, estes apresentam um
valor mdio de tenso quase constante ao longo do tempo, com um erro de afastamento de 1% da
tenso de referncia, o que garante os nveis de tenso monofsicos necessrios ao conversor
multinvel. Este valor de tenso constante aos terminais dos condensadores comprova a eficcia do
mtodo utilizado para equilibrar a tenso dos condensadores.

58

Numa anlise geral ao conjunto conversor multinvel e controlador de corrente, verifica-se que os
objectivos foram alcanados, uma vez que o conversor, numa grande maioria dos casos segue a
referncia e capaz de corrigir perturbaes nas referncias das componentes d q da corrente de
sada, o que revela alguma robustez dos controladores em regimes permanentes e dinmicos.

5.2. Trabalhos Futuros

Como trabalhos futuros para consolidao desta topologia de conversor multinvel sugere-se os
seguintes pontos:

Implementao laboratorial do conversor e seu respectivo controlador de corrente;

Reduo do tremor de corrente, atravs de uma nova soluo de controlo de corrente ou

melhoramento da existente;

Estudo de um conversor semelhante com maior nmero de nveis de sada, comparando com
os resultados obtidos;

59

60

Bibliografia

[1] J. Rodrguez, J. S. Lai, and F. Z. Peng, "Multilevel Inverters: A Survey of Topologies,

Controls and Applications," IEEE Transactions on Industry Applications, Aug. 2002.
[2] S. Khomfoi and L. M. Tolbert, "Multilevel Power Converters," in Power Electronics
Handbook, 2007, ch. 17.
[3] J. Fernando Alves da Silva, "Converso Multinvel em Electrnica de Potncia," in
Converso Multinvel em Electrnica de Potncia, Dezembro 2001.
[4] J. Fernando Alves da Silva, Textos de apoio da disciplina de "Sistemas de Energia em
Telecomunicaes". Instituto Superior Tcnico, Portugal, 2006/2007.
[5] V. Ferno Pires, J. Fernando Silva, and P. Rodrigues, "Hybrid Cascade Multilevel
Inverter Using a Single DC Source for Open-End Winding Induction Motors," 2011.
[6] J. Fernando Alves da Silva, Electrnica Industrial. Fundao Calouste Gulbenkian,
1998.
[7] J. Santana and F. Labrique, Electrnica de Potncia. Fundao Calouste Gulbenkian,
1991.
[8] F. Khoucha, A. Ales, and A. Khoudiri, "A 7-Level Single DC Source Cascade H-Bridge
Multilevel Inverters Control Using Hybrid Modulation," 2010.
[9] L. M. Tolbert and F. Z. Peng, "Multilevel Converters for Large Electric Drives," IEEE
Transactions on Industry Applications, vol. 35, pp. 36-44, Jan. 1999.
[10] H. Liu, L. M. Tolbert, Z. Du, B. Ozpineci, and J. N. Chiasson, "Hybrid Multilevel Inverter
with Single DC Source," IEEE Midwest Symposium on Circuits and Systems, no. 538541, 2008.
[11] A. Gomes, "Transformador e Conversor para DFACTS," Instituto Superior Tcnico,
Dissertao de Mestrado, Novembro 2010.
[12] J. F. Silva, Electrnica de Regulao e Comando - Texto de Apoio. Lisboa: seco de
Folhas, Instituto Superior Tcnico, 2010.

61

[13] J. Rodrguez, S. Kouro, R. Portillo, and M. Prez, "Multilevel Converters: An Enabling

Technology for High-Power Applications," Nov. 2009.

62

Figura A1 Diagrama de blocos da simulao do conversor. Imagem adaptada da

simulao original

Anexo A

63

Figura A.2 Diagrama de blocos dos controladores de corrente.

Figura A.3 Diagrama de blocos da transformao das tenses e correntes no sistema abc para o
sistema dq.

64

Figura A.4 Bloco representativo da ponte universal no Simulink/Matlab.

Fonte: Ficheiro de Ajuda do Matlab.

Figura A.5 Esquema elctrico da ponte trifsica do Matlab.

Fonte: Ficheiro de Ajuda do Matlab.

Figura A.6 Esquema elctrico da ponte monofsica do Matlab.

Fonte: Adaptada do Ficheiro de Ajuda do Matlab.

65

Transformao de Clarke:
Esta transformao permite que o referencial trifsico abc estacionrio se transforme num referencial
bifsico igualmente estacionrio.

[ ]
]

Transformao de Park:
Com esta transformao obtm-se um referencial sncrono dq atravs do referencial bifsico
estacionrio. O ngulo de desfasagem, , entre o eixo do referencial e o eixo d do referencial dq
de

. A componente homopolar desprezada nas transformaes efectuadas no decorrer do

trabalho.

(
[

)
(

) [ ]

Ficheiro de Dados.m usado para simulao:

%Dados
clc;
clear;
w=2*pi*50;
f_comutacao=3050;
Vtrifasico=400;
id_ref=25*sqrt(3/2);
iq_ref=0;
step_id=0.1;
step_iq=0.05;
id_final_value=id_ref*2;
iq_final_value=0;
%perdas associadas ao conversor monofasico na regulacao tensao
rLiLv=0.8;
%Parametros Conversor Monofasico
C_monofasico=10e-3;
Vc_ref=200;
Vc_step_time=0.03;

66

Vc_inicial=200;
Vc_final=0;
Lconv=5e-3;
Rconv=0.01;
%Parametro Carga em cada brao monofasico
Lcarga=5e-3;
Rcarga=10;
Xl=w*Lcarga;
%Parametros para controlo
Lt=Lconv+Lcarga;
Rt=Rconv+Rcarga;
Tt=Lt/Rt;
Tz=Tt;
%----------componente d-----------Kid=0.1;
Kdd=Vtrifasico/sqrt(2);
% Kdd=Vtrifasico;
%Td=T/2=pi/w
Td=(1/f_comutacao)/2;
% Tp=((2*Kdd*Ki*Td)/Rt)*10
Tp=((2*Kdd*Kid*Td)/Rt);
%ganhos PI componente id
Kp_d=Tz/Tp;
Ki_d=1/Tp;

%----------componente q-----------%NOTA: sistema de 1ordem

% Tdq=pi/w;
Kiq=1;
Tdq=pi/(w);
% Tdq=Td;
Kdq=1;
Tpq=(4*pi)/w;
% Tpq=0.08;
%ganho sistema 1ordem componente iq
K_q=10e-3/Tpq;
fprintf('Parametros do conversor \n');
fprintf(' Lt=%f \n Rt=%f\n Tt=%f \n Tz=%f \n\n',Lt,Rt,Tt,Tz);
fprintf('Parametros da Componente d \n');
fprintf(' Tp=%f \n Kp_d=%f \n Ki_d=%f \n\n\n',Tp,Kp_d,Ki_d);
fprintf('Parametros da Componente q \n');
fprintf(' Tpq=%f \n K_q=%f \n \n',Tpq,K_q);
%angulo teta para transformacao alfabeta->dq
teta_inicial=-pi/2;
%matriz transformaao para abc->alfa beta
Talfabeta=sqrt(2/3)*[1 -1/2 -1/2;0 (sqrt(3)/2) -(sqrt(3)/2);1/(sqrt(2))
1/(sqrt(2)) 1/(sqrt(2))];

67