Professional Documents
Culture Documents
PREGUNTA 1
Disear un registro de desplazamiento bidireccional; que permita ingresar datos en modo
paralelo de 4 bits; asimismo efectu desplazamiento hacia la derecha hacia la izquierda;
dependiendo de una seal de control.
Solucin
Empezamos el anlisis teniendo en cuenta que nuestros registros sern con los flip flop tipo D.
Como el de 4 bits usaremos 4 flip flop de tipo D, adems de que la entrada tiene que ser paralela,
entonces se ha colocado cuatro pulsadores para las entradas. Se necesita de un control que permita
desplazar los datos de derecha a izquierda o de izquierda a derecha dependiendo del control. Para
lograr esto se debe recordar que para desplazar datos solo conectamos la salida de cada flip flop
con la entrada del otro , si es de izquierda a derecha ser de menor peso a mayor peso; y si es lo
contrario ser de mayor a menor peso.
Como esto depende de una entrada de control, usamos dos AND cuya entrada ser el control en un
terminal y el negado de este en otro terminal, a si podremos controlar que sentido se quiere
realizar. Pero adems debemos hacer ingresar primero los datos en paralelo, por ello se ha
colocado una OR de 3 entradas donde se conectan las salidas de las 2 AND y la entrada que
corresponda.
Se debe tener claro que la entrada solo funciona para cargar el dato, una vez que queramos
desplazar los datos ser necesario que esta se des active, por ello lo conectamos por medios de
buffer de tres terminales y esta conectada a un control que cuando vale 0 hace la carga paralela y
cuando vale 1 hace el desplazamiento (de izquierda a derecha o viceversa dependiendo si el
control esta en 0 o en 1 respectivamente)
Todos los flip flop estn conectados de manera sncrona.
Este circuito se ha implementado y probado en CIRCUIT MAKER 2000
UNMSM - FIEE
Pgina 1
CIRCUITOS DIGITALES II
PREGUNTA 2
Utilizando IC 74193 y dispositivos de soporte se pide disear el circuito digital que permita
generar los estados siguientes:
0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0
1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1
2,3,4,5,6,7,8,9,10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,4,3,2
:
:
13,14,15,14,13
14,15,14
15
Y se repite secuencia peridica
Solucin
Vemos que se trata de dos contadores 74193 de los cuales uno estar en modo UP y el otro en
DONW y se trata de ir disminuyendo su inicio del UP y su final del DONW, para esto usamos
otros dos contadores 74193; adems se a implementado un MUX 2 a 1 el cual permite usar el reloj
para un contador y cuando este llegue a 15 cambia al otro a si el otro empieza a contar.
Para ir disminuyendo los topes de cada contador se usa un comparador 7485 con el cual su salida
A=B ser conectada al habilitador del MUX 2 a 1.
UNMSM - FIEE
Pgina 2
CIRCUITOS DIGITALES II
Las cargas paralelas tambin estn sincronizadas para evitar algn error en la cuenta
El circuito se ha implementado y probado en el simulador CIRCUIT MAKER 2000
PREGUNTA 3
Se tiene un ADC de aproximaciones sucesivas, de n=10bits, siendo el tamao de salto de
10mV; el circuito dispone de un generador de reloj, cuya frecuencia de salida es f=1MHz.
Determinar:
a) El tiempo de conversin, considerando una entrada analgica (Muestra de amplitud
8.35V)
b) En relacin a la pregunta anterior determine el valor digital obtenido despus de la
conversin (Vo=??)
c) Si la salida digital es 0101101011 calcular el valor de la seal de entrada analgica y el
tiempo de conversin empleado.
Solucin
Este tema no se desarrollo en clase.
UNMSM - FIEE
Pgina 3
CIRCUITOS DIGITALES II
PREGUNTA 4
En el diseo de un contador sncrono se han obtenido sus ecuaciones de estado de los FLIP
FLIPS:
J D =Q A . Q C + Q B
K D =Q C + Q B
Q
J C =Q A + Q B
D
K C =Q A QC +Q B
J B =Q A ( QC + Q D )
K B =Q A (QC +Q D )
J A =Q B . Q D +QC Q D
Q
K A =QD + QB
C
Qn+1
0
1
0
1
ESTAD
O
1
2
3
4
5
6
7
8
9
10
11
UNMSM - FIEE
J
0
1
X
X
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
1
1
0
1
0
1
0
K
X
X
1
0
QB
0
1
1
0
0
0
1
1
0
0
0
QA
0
1
0
1
1
0
1
0
1
0
0
SECUENC JD
IA
0
1
15
0
10
1
5
1
13
1
4
1
11
0
6
0
1
1
12
1
0
Pgina 4
JC
KC
JB KB JA
KA
1
1
1
1
0
1
1
0
1
0
0
1
1
0
0
1
1
1
0
1
1
0
1
0
0
1
0
1
0
0
1
1
1
0
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
0
CIRCUITOS DIGITALES II
PREGUNTA 5
Un sistema digital presenta las caractersticas siguientes:
A15-A0: Bus de direcciones
D7-D0: Bus de datos
: Seal de lectura
RD
:
WR Seal de escritura
: Requerimiento de memoria
MREQ
Disear un circuito digital para efectuar las funciones siguientes:
a) Escritura de datos D7D6D5D4D3D2D1D0 =00000000h a un banco de memorias
usando IC 2114 (4) en todas las direcciones del banco de memoria
b) Lectura de datos en el banco de memorias, indicadas en el ITEM anterior.
Comparando los datos ledos con los datos escritos; si son diferentes mostrar en un
LED rojo que existe error en la memoria
c) Repetir el diseo indicado en a) y b) considerando datos
D7D6D5D4D3D2D1D0=11111111h
Solucin
Vamos a usar dos 2114 y cuatro contadores 74193 y un integrado 74245 como son 16 entradas
tendremos en total 65535 direcciones.
Ademas el circuito cuenta con un codificador de entrada BCD
El circuito cuenta con lectura, escritura y con requerimiento de memoria
El circuito final sera implementado en PROTEUS ISIS
UNMSM - FIEE
Pgina 5
CIRCUITOS DIGITALES II
UNMSM - FIEE
Pgina 6
CIRCUITOS DIGITALES II
PREGUNTA 6
Disear un sistema temporizador digital programable de un canal, con las caractersticas
siguientes:
a) Rango de operacin hasta 23horas 59 minutos
b) Disponga de panel de display (2 displays para horas y 2 displays para minutos)
c) Luego de la programacin de la temporizacin en un tiempo de 5 minutos todos los
segmentos del display deben apagarse y solo deben quedar encendidos los puntos de
los displays
d) Debe tener una seal de control para visualizar el tiempo programado.
Solucin
El circuito final lo implementaremos en CIRCUIT MAKER 2000
Empezamos el analisis observando que al ser 4 displays para los minutos y horas , entonces
usaremos cuatro contadores BCD 74LS190.
Para el primer digito (el menos significativo) se usara un contador que cuente normalmente del 0
la cual genera un flanco de subida
al 9. Una vez que llegue a 9 este cuenta con una salida RS
cuando el contador pase del estado 9 al 0. Este flanco de subida lo podemos usar como reloj para
el segundo contador. En este contador necesitamos que solo cuente del 0-5 ( pues los minutos
maximo llegan a 59) , entonces usamos el artificio de conectar una compuerta NAND en la salidas
del contador de modo que salga un valor de 0 .
En el momento que el contador quiera pasar al estado 6 (0110) en ese momento el NAND estara
conectados de tal forma que tome los dos 1 y asi podamos obtener el 0 y conectarlo a la carga
) la cual registra el valor inicial ( A los 4 contadores se le inicializo con 0000).
paralela ( PL
Ademas sabemos que cuando llegue a 59min, el horario debe contar 1hora , por ello usaremos la
salida de la NAND tambien como flanco de subida colocandole en serie una puert inversora.
El tercer contador debe contar del 0-9 y cuando ya halla pasado dos veces por el 9 , solo debera
contar hasta el 3 (pues la unidad del horario maximo llega a 23).
El ultimo solo l debe contar del 0-2
Hasta hay tendriamos un temporizador simple que cuenta hasta 23h59min, pero ahora tendremos
que cumplir con las especificaciones que exige el problema, entonces
Para que podamos programarlo colocaremos pulsadores a las entradas, y estos estarn conectados
a la entrada de un comparador (En total se tendrn 4 comparadores y 16 pulsadores) de tal forma
que se pueda comparar con el tiempo que transcurre en nuestro temporizador y cuando coincidan
ocurra el suceso que se pide.
Ntese que los 4 nmeros tienen que ser iguales en cada comparador y ese es el nico caso que
ocurre y el de inters, por ello usaremos una compuerta AND de 4 pines para que en ese nico
caso su salida sea 1.
Ahora tenemos que hacer que luego de 5 minutos se apaguen todos los segmentos y a la vez se
enciendan los puntos de cada display (Cada display posee un solo punto)
UNMSM - FIEE
Pgina 7
CIRCUITOS DIGITALES II
Para apagar todos los segmentos simplemente cada display no deber recibir seal alguna, por ello
usaremos buffer de tres estados para conectar las salidas de los decodificadores a los display, en
total se cuenta 28 buffer de tres estados.
El objetivo sera que todos los pines habilitadores de los buffer los conectemos y hacer que
aparezca un 1 (Pues este buffer solo deja pasara informacin con 0).
Pero adems tenemos que recordar que esto ocurrir siempre que pasen 5 minutos de la
programacin, entonces colocamos otro contador 74LS190 el cual tendr su reloj compartido con
el primer contador de menor cifra significativa.
Ahora debemos tener en cuenta que solo en ese caso el contador debe empezar a funcionar, por
ello a la salida de la AND se coloca esta como reloj de un FLIP FLOP del tipo D, cuya entrada
estar a nivel 1 lgico. A si con solo ese flanco de subida comenzara a contar.
Como solo son 5min este contador contara hasta 5, entonces hacemos el artificio con la puerta
AND y cuando sea el estado 6 (0110) en ese momento se tendrn que apagar los segmentos y
quedarse all hasta que el usuario lo desee.
Entonces con solo conectar la salida de la AND no bastara pues solo ser 1 en un nico caso,
entonces aprovechamos que se presenta esta salida como un flanco de subida usamos un FLIP
FLOP del tipo D el cuya entrada estar a 1 lgico para que cada vez que reciba un flanco de
subida sea 1 y justamente el reloj de este FLIP FLOP ser la salida de la AND.
Con esto se logra el objetivo, pero el circuito tambin debe disponer de un CONTROL para poder
apreciar la hora grabada en los displays.
Entonces debemos de guardar la hora que grabamos, para ello podemos colocar otros 4
decodificadores en las entradas del comparador y adems de que cada entrada tambin poseer
buffer de 3 estados, de modo que cuando se active el control todos los datos se activan.
Colocamos en el mismo nodo estas entradas pues cuando estemos en este caso los otros estarn
des habilitados.
Finalmente se uni todos los PL y lo convertimos en un control de RESET, el cual sirve para
resetear el circuito
UNMSM - FIEE
Pgina 8
CIRCUITOS DIGITALES II
UNMSM - FIEE
Pgina 9
CIRCUITOS DIGITALES II
PREGUNTA 7
Se tiene 4 registros A,B,C,D cada uno de 4 bits. Disear el circuito mediante el cual se realice
la transferencia de datos entre 2 registros
Solucin
Como son 4 registros y queremos transferir datos de 2 a 2 (Tener en cuenta que transferir datos de
A B no es lo mismo que de B A) tendremos en total 12 maneras diferentes de realizar este
proceso, pues C24=12 .
En este problema usaremos 12 controles, de los cuales cuando uno este en 1 se realizara los
procesos que se describen en la tabla siguiente:
S1
S2
S3
S4
S5
S6
S7
S8
S9
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
S1
0
0
0
0
0
0
0
0
0
0
1
0
0
S1
1
0
0
0
0
0
0
0
0
0
0
1
0
S1
2
0
0
0
0
0
0
0
0
0
0
0
1
Transfere
ncia
AB
AC
AD
BA
BC
BD
CA
CB
CD
DA
DB
DC
UNMSM - FIEE
Pgina 10
CIRCUITOS DIGITALES II
UNMSM - FIEE
Pgina 11
CIRCUITOS DIGITALES II
PREGUNTA 8
Se dispone de 10IC 2114 (1Kx4b); 4 IC 2732 (4KB). Considerando que se tiene un sistema
administrador de memoria con bus de direcciones de 16 bits (A15-A0)
Bus de datos de 8 bits (D7-D0)
Seal de lectura/escritura R/ W
A1
5
0
0
A1
4
0
0
A1
3
0
0
A1
2
0
0
A1
1
0
0
A1
0
0
0
A
9
0
1
A
8
0
1
A
7
0
1
A
6
0
1
A
5
0
1
A
4
0
1
A
3
0
1
A
2
0
1
A
1
0
1
A
0
0
1
1024
2047
0
0
0
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
2048
3071
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
3072
4095
0
0
0
0
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
4096
5119
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
HEX
0000
h
03FF
h
0400
h
0700
h
0800
h
0BFF
h
0C00
h
0FFFh
1000
h
13FF
h
A15, A14 y A13, estn siempre en 0, por eso se colocar hacia la entrada de habilitacin del
decodificador
Vamos a usar un total de 10 IC RAM, decoder de 3 a 8.
El circuito se simulara en PROTEUS ISIS
UNMSM - FIEE
Pgina 12
CIRCUITOS DIGITALES II
A1
5
0
0
0
0
A1
4
0
0
0
0
A1
3
0
0
0
0
A1
2
0
0
1
1
A1
1
0
1
0
1
A1
0
0
1
0
1
A
9
0
1
0
1
A
8
0
1
0
1
A
7
0
1
0
1
A
6
0
1
0
1
A
5
0
1
0
1
A
4
0
1
0
1
A
3
0
1
0
1
A
2
0
1
0
1
A
1
0
1
0
1
A
0
0
1
0
1
8192
12287
12288
16383
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Pgina 13
HEX
0000h
0FFFh
1000h
1FFFF
h
2000h
2FFFh
3000h
3FFFh
CIRCUITOS DIGITALES II
PREGUNTA 9
Dado el circuito de la figura, formado por un registro de 4bits y una ROM de 16x3, se pide
responder lo siguiente:
UNMSM - FIEE
Pgina 14
CIRCUITOS DIGITALES II
Solucin
a) Este circuito posee 16 estados y cada estado tiene su propia salida , por ende es una
maquina de Moore
S0
Y3
0
UNMSM - FIEE
Y2
0
Y1
0
SB
0
Y2
0
Y1
0
Pgina 15
Y0
1
SB
X
Z2
0
Z1
0
Z0
1
CIRCUITOS DIGITALES II
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
1
0
1
0
1
0
0
1
0
1
1
1
0
0
1
0
0
1
1
1
1
0
0
1
0
0
1
0
0
1
1
1
0
0
1
1
0
0
0
1
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
1
0
0
1
1
1
0
1
0
1
0
0
1
0
1
1
1
0
0
1
0
0
1
1
1
1
0
0
1
0
Diagrama de estados
c) Anlisis
Para lograr este objetivo simplemente conectaremos a las entrada Q3n Q2n Qn SB otra
entrada adicional que este inicializada n el estado 0011, ya que en este estado inicia en
0000.
UNMSM - FIEE
Pgina 16
0
1
0
0
1
1
1
0
0
1
1
0
0
0
1
CIRCUITOS DIGITALES II
Para este usamos 4 buffer con deshabilitador de tal forma que cada uno este conectado dos
a fuente y dos a tierra (0011). Y adems el conector estar conectado a un circuito RC para
que en un pequeo tiempo el condensador se cargue y luego se deshabilite dejando pasar
las salidas de la ROM
S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
Q3n
Q2n
Qn
SB
R3
S3
R2
S2
R1
S1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
0
X
X
0
0
0
X
0
1
0
1
1
0
1
0
0
1
0
0
1
1
1
0
X
0
X
0
0
X
0
X
X
0
0
X
1
0
1
1
0
0
0
0
1
1
0
1
0
1
1
0
0
X
0
0
1
1
1
1
0
0
X
0
0
X
0
1
X
0
0
0
X
X
0
0
X
X
1
0
1
0
1
0
0
1
X
X
0
0
X
X
0
0
0
X
Para R3
Q
( 2 n SB)
R 3=Q3 n
UNMSM - FIEE
Pgina 17
Q3n+
1
0
1
0
0
1
1
1
0
1
0
1
0
0
1
0
1
Q2n+
1
0
1
1
0
0
1
0
0
1
1
1
1
0
0
1
0
Qn+
1
1
0
1
0
0
1
1
1
0
0
1
1
0
0
0
1
CIRCUITOS DIGITALES II
Para S3
Para R2
Q3n +Q3 n Q n)
R 2=Q2 n (Qn SB+. SB
Para S2
UNMSM - FIEE
Pgina 18
CIRCUITOS DIGITALES II
Para R1
Q3 n . Q2 n . SB
R 1=Q3 n Q2 n SB+
Para S1
S 1=Q3 n (Q 2 n SB)
UNMSM - FIEE
Pgina 19
CIRCUITOS DIGITALES II
J 3=( SB Q2 n )
n SB)
K 3=( Q2 n SB+Q
Para el 2do FF-JK
Q3 n . Q n SB)
Q2 n+1=Q2 n ( SB Qn+ Q3 n)+Q2 n (Q3 n Q n SB+
J 2=SB Qn +Q3 n
Q3 n . Q n SB)
K 2=(Q 3n Qn SB+
Qn+1= Q n ( Q3 n Q2 n + SBQ3 n + SB
n SB)
UNMSM - FIEE
Pgina 20
CIRCUITOS DIGITALES II
+ SB+ Q2 n
Q
Q3 n ( 2n+ Q3 n+ SB)
J 1=
n SB
K 1=Q2 n SB+Q
PREGUNTA 10
Para las tablas de estados mostrados, determinar:
i)
El tipo FSM que corresponde.
ii)
Desarrollar el grafo correspondiente.
iii)
Disear los circuitos FSM, en cada caso., utilizando :
a) Flip Flops JK
b) Flip Flop T.
Solucin
CASO 1
UNMSM - FIEE
Pgina 21
CIRCUITOS DIGITALES II
Q2n
Qn
Q2n+
1
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
1
1
0
1
0
1
0
1
0
0
0
1
1
0
0
1
1
1
0
1
UNMSM - FIEE
Pgina 22
Qn+
CIRCUITOS DIGITALES II
Por MK:
Y=XQn+Q2n Q n
i)
ii)
iii)
Circuito final
a) Por FF-JK
Q2n+1= Q2 n X+ Q2nQnX
J2 =X
K2= Q n X
UNMSM - FIEE
Pgina 23
CIRCUITOS DIGITALES II
CASO 2
UNMSM - FIEE
Pgina 24
CIRCUITOS DIGITALES II
Mapa de transicin
(00, A)=A
(01, A)=D
(10, A)=A
(11, A)=D
(00, B)=D
(01, B)=B
(10, B)=D
(11, B)=D
(00, C)=A
(01, C)=C
(10, C)=D
(11, C)=D
(00, D)=D
(01, D)=D
(10, D)=A
(11, D)=D
Mapa de estados
EST
Q2n
Qn
X2
X1
Qn+
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
1
1
0
1
1
0
1
1
1
1
1
0
1
0
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
Por MK:
UNMSM - FIEE
Pgina 25
CIRCUITOS DIGITALES II
i)
ii)
iii)
Circuito final
Para FF-JK
X2)
Q2n+1= Q2 n (Qn X 1 +QnX2+X1 Q n ) +Q2n(Qn X 2 +X1+ Qn
UNMSM - FIEE
Pgina 26
CIRCUITOS DIGITALES II
J2= QnX2+X1Qn
K2=
X 1 . QnX 2
CASO 3
UNMSM - FIEE
Pgina 27
CIRCUITOS DIGITALES II
Mapa de transicin
(0, A)=C
(1, A)=A
(0, B)=B
(1, B)=A
(0, C)=D
(1, C)=C
(0, D)=D
(1, D)=B
(0, E)=C
(1, E)=A
Mapa de estados
EST
0
1
2
3
4
5
6
7
8
9
Q3n
0
0
0
0
0
0
0
0
1
1
Q2n
0
0
0
0
1
1
1
1
0
0
Qn
0
0
1
1
0
0
1
1
0
0
X
0
1
0
1
0
1
0
1
0
1
Y
0
0
0
0
1
1
0
0
1
0
Por MK:
UNMSM - FIEE
Pgina 28
Q2n+
Qn+
1
0
0
0
1
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
CIRCUITOS DIGITALES II
Y=Q3n X + Q2 n Q n
i)
ii)
iii)
Circuito final
Para FF-JK
UNMSM - FIEE
Pgina 29
CIRCUITOS DIGITALES II
) +Q2 n ( X + Q n)
Y =Q2 n ( Q3 n X + Q3 n . Q n . X
J2= Q3 n X+ Q3 n . Q n . X
K2=XQn
Q 2n )+Qn ( X +Q2 n )
Y =Q n ( X
J1= X Q2 n
K1=X Q2 n
UNMSM - FIEE
Pgina 30
CIRCUITOS DIGITALES II
CASO 4
Q2n
Qn
Q2n+
1
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
1
1
0
0
1
1
0
1
Por MK:
UNMSM - FIEE
Pgina 31
Qn+
CIRCUITOS DIGITALES II
Y=XQn
i)
ii)
iii)
Circuito final
Para FF-JK
2 n Qn X
Q2n+1=Q2n (QnX)+ Q
J2= Q n X
K2= Qn X
UNMSM - FIEE
Pgina 32
CIRCUITOS DIGITALES II
Qn+1= Q n +Qn Q 2n X
J1=1
K1= Q2n X
CASO 5
UNMSM - FIEE
Pgina 33
CIRCUITOS DIGITALES II
(0, A)=D
(1, A)=B
(0, B)=D
(1, B)=B
(0, C)=C
(1, C)=A
(0, D)=A
(1, D)=C
Mapa de estados
EST
0
1
2
3
4
5
6
7
Q2n
0
0
0
0
1
1
1
1
Qn
0
0
1
1
0
0
1
1
X
0
1
0
1
0
1
0
1
Y
1
0
0
0
0
1
0
0
Q2n+
Qn+
1
0
1
0
1
0
0
1
1
1
1
1
0
0
0
0
Por MK:
Q2 n X
Y=
Qn
i)
ii)
UNMSM - FIEE
Pgina 34
CIRCUITOS DIGITALES II
iii)
Circuito final
Para FF-JK
2n X
Q2n+1=Q2n ( Qn X )+ Q
J2= X
K2= Qn X
Qn+1= Q n Q2n+QnQ2n
J1= Q2n
UNMSM - FIEE
Pgina 35
CIRCUITOS DIGITALES II
K1= Q2 n
UNMSM - FIEE
Pgina 36