Professional Documents
Culture Documents
Reglas Electricas
Reglas de Ruteo (Routing)
Reglas ara los componentes de montaje superficial (SMT)
Reglas para las mascaras (Mask)
Reglas para los planos de alimentaron (Plane)
Reglas para los puntos de prueba (Testopint)
186
Shortest
Horizontal
Vertical
Daisy-Simple
Daisy-MidDriven
Daisy-Balanced
Startburst
187
Simple
Daisy
MidDrive
n
Balanced
188
189
190
191
192
Figura 3.65 Uso del PCB para examinar las reglas de Diseo.
193
Directiva de PCB
194
Tamao de Via
Dimetro Externo: 62.5Mil
Preferente: 20 Mil
Max: 25 Mil
Ancho de pista P1
Min 25 Mil
Max: 50 Mil
Preferente: 40 Mil
Max: 50 Mil
Preferente: 50 Mil
Max: 60 Mil
Preferente: 25 Mil
Max: 30 Mil
Preferente: 30 Mil
Max: 20
195
RUTEO DE PISTAS
El ruteo es el trazo de pistas que se realiza para interconectar los
componentes en el PCB el ruteo se puede realizar de forma manual
o automtica
Ruteo Manual
El proceso de ruteo en forma manual se realiza al ejecutar los
comandos
Place/Interacrive Routing
Place/Differential Pair Routing
Place/Smart Interactive Routing
196
197
198
199
200
201
CLASSES.
Las classes son grupos organizados definidos en Object Class
Las classes permiten dar una organizacin en el diseo del PCB y
ejecutar acciones sobre la clase establecida como identificar un
grupo de conexiones, realizar reglas de diseo.
Las classes pueden ser definidos para:
Nets
Components.
Layers
Pads,
from-to
202
El procedimiento es:
Elegir el Object Classes.
Adicionar o Renombrar la Classes.
Seleccionar los Objetos deseados de la columna no
Members a la columna Menbers.
POLGONOS DE MASA Y DE ENERGA.
Los polgonos de Masa y de Energa son reas diseadas para la
Distribucin de Energa.
Disipacin Trmica
La utilidad del polgono de Masa es mantener uniforme la energa
en el PCB y el diseo geomtrico del polgono debe mantener una
Distribucin de Energa y Disipacin Trmica. Figura 3.73
203
204
Plano Slido
Plano de Malla
Plano de Contorno
205
Propiedades
Las propiedades de los polgonos son:
Layer: Establecer la capa donde se coloca el polgono.
Lock Primitives: Se recomienda siempre mantener activa la casilla
por que bloquea todos los objetos individuales de (Trazos,
Geometras de pista) y de esa manera no son borrados por el
polgono.
206
Net Options
Son las opciones establecidas para el Net a conectar.
Connect to Net: Se selecciona el Net al que se conecta al
polgono.
Se eligen 3 formas de cmo se conecta el polgono con respecto al
Plano.
1. Pour Over All Same Net Objects: El polgono se conecta a
todos los objetos que estn conectados al Net seleccionado.
2. Dont Pour Over Same Net Objects: No se conecta el
polgono a los objetos del net seleccionado.
3. Pour Over Same Net Polygons Only: El polgono se conecta
solo al net de cableado seleccionado.
Remove Dead Copper: Si esta activa la casilla realiza la operacin
de eliminar las reas del polgono que no se conecten al net
seleccionado.
En el diseo de un PCB los polgonos de Masa o Energa se
disean con un criterio establecido y es posible que se requiera que
un rea del PCB no se requiera colocar el polgono.
El programa ofrece dos comandos que son tiles para el diseo de
polgono de masa o energa.
Poligon Pour Cotout: Se disea un poligono que no afectara
el area del PCB al ejecutar el Comando Place/Poligon Pour.
Slice Polygon Pour: Secciona el poligono cerado.
207
POLGONOS DE REGIN.
Los Polgonos de Regin son polgonos que se editan en el rea de
diseo del PCB. Figura 3.76
Poligono de
Region
208
209
PUNTOS DE PRUEBA.
Los puntos de prueba son terminales bsicamente Pad`s y en
algunos casos Vias que se utilizan para realizar la verificacin de un
Terminal o referencia como nivel de voltaje, corriente, datos etc.
Figura 3.78
210
Seleccin de
punto de Prueba
211
212
DISEO LGRIMA.
El diseo Lgrima consiste en suavizar las interconexiones que
existe entre los trazos de pista y los pads o vias este diseo tiene
dos ventajas.
Mejor distribucin de energa
Reduccin de impedancia caracterstica del PCB
Para realizar el diseo Lgrima se ejecuta el comando
Tools/Teardrops Figura 3.81
Aparece una ventana que esta conformado por tres grupos con las
siguientes opciones:
General
All Pads: Realiza el diseo lagrima en todos los pads.
All vias: Realiza el diseo lgrima en todos los vias.
Select Object Only: Realiza el diseo lagrima solo en los objetos
seleccionados.
213
Action
Add: Realiza el diseo lagrima en el rea de PCB
Remove: Remueve el diseo Lagrima que se creo en el rea PCB.
Teardrop Style:
Arc: Es el estilo del diseo lagrima el cual se ejecuta en arco con
respecto al Pad
Track: Es el estilo del diseo lagrima el cual se ejecuta en arco
respecto al pad y la pista trazada.
En la figura 3.82 se observa la diferencia del trazado de pista sin
diseo lgrima y uno con diseo lagrima.
214
215
PANEL PCB.
El Panel PCB es el panel de trabajo diseado para la edicin del
PCB, por sus herramientas lo trasforman en un excelente asistente
para la edicin del PCB.
El Panel PCB esta compuesto por 6 Secciones divido en 5 reas
Cada uno. Figura 3.83
Seleccin de Seccin
rea de Seccin 1
rea de Seccin 2
rea de Seccin 3
Minivisor
216
Nets.
Components.
Rules.
From To Editor.
Split Plane Editor.
Differential Pairs Editor.
Nets
La seccin de nets, Figura 3.84 se divide en tres reas las cuales
son:
1. rea Nets Class: Es el rea que describe los Nets Class
diseados en la edicin del PCB.
2. rea Nets: Es el rea que describe los nets asignados dentro
del Net Class seleccionado.
3. rea Primitivas: Es el rea de los elementos primitivas del
elemento seleccionado.
217
Area Nets
Area Primitivas
218
Components.
La seccin de Components, Figura 3.85 se divide en tres reas las
cuales son:
1. rea Component Class: Es el rea que describe los
Component Class diseados en la edicin del PCB.
2. rea Components: Es el rea que describe los components
asignados dentro del Component Class seleccionado.
3. rea Component Primitives: Es el rea de los Components
primitives del elemento seleccionado.
rea Component
Class
rea
Components
rea de
Component
Primitives
219
Rules.
Esta seccin hace referencia a las Reglas de Diseo del PCB es
muy til para la edicin del PCB, es descrita como Rules, Figura
3.86
La seccin rules se divide en tres reas las cuales son:
1. rea de Categoras Reglas: Es el rea de las Reglas de
Diseo creadas para el diseo de edicin del PCB.
2. rea de Descripcin de Regla: Es el rea que describe las
asignaciones de la regla seleccionada.
3. rea de Violaciones de Regla: Es el rea violaciones que se
estn realizando en la regla de diseo.
rea de Categora
de Reglas
rea de
Descripcin de
Regla
Violaciones de
Regla
Figura 3.86 Seccin Rules Panel PCB
220
From To Editor
En el From To Editor se listan todos los Nets del diseo de PCB
donde se pueden crear grupos para asignar una topologa de PCB.
Figura 3.87
La seccin From To Editor se divide en tres reas las cuales son:
1. rea de Nets: Es el rea de Nets del diseo de edicin del
PCB.
2. rea de Nodes on Net: Es el rea de Nodos del Net
Seleccionado.
3. rea From-Tos on Net: Es el rea donde son asignados los
nodos de unin para realizar la topologa de ruteo.
Para realizar la asignacin de grupos, el procedimiento es:
Seleccionar el net que se elige para asignar la topologa
de ruteo. Elegir los Nodos on Net disponibles.
Dar clic con el botn izquierdo del Mouse sobre el botn
Add From To del panel PCB para agregarlo al rea
From Tos Net en esta rea se asigna la topologa de
ruteo y da clic con el botn izquierdo del mouse en el
botn Generate.
221
Area de Nets
Area de
Nodes on Net
Area
From-Tos on Net
222
Area Layers
Split Plane
Area
Pads/Vias
223
224
rea
Diffential Pairs
rea
Designator
rea Nets
225
226
227
rea de Nets
rea de Displays
Tipo de
Presentacin.
228
229
230
Los datos del reporte pueden ser tiles para identificar el error o
violacin de regla que se ejecuta en el diseo del PCB y realizar la
correccin adecuada.
El proceso de verificacin del PCB no se limita al identificar
violaciones de reglas de diseo, es necesario realizar
verificaciones de dimensiones Fsicas del PCB, Pads/Vias,
Perforaciones, Footprints de componentes, Colocacion de
Componentes, Etc.
El proceso de diseo del PCB es recurrente y realizar su
verificacin es una tarea que se repite a cada proceso que se
ejecute hasta realizar el diseo del PCB adecuado para el Diseo
Electrnico que se elabora.
231
232
233
234
235
236
237
238
Gerber Files: Son los archivos estndar para crear un PCB a travs
de las diferentes carpetas se seleccionan y se realizan las
propiedades para crear los archivos Gerber de cada capa. Figura
3.106
239
240
241
242
243
244
245
246
GENERADOR DE OBRA.
El Programa Altium Designer tiene la opcin de realizar la
generacin de obra donde integra archivos de fabricacin,
ensamble, reporte, etc., a travs de Output Job donde integran la
Lista de materiales, Planos de capa, Planos de ensamble, Gerber,
NC drill, Pick and Place. Planos de ensamblaje, Netlist, etc. La
generacin de obra es de gran utilidad en aplicaciones de
manufactura o para otros proyectos.
Para ejecutar el Generador de Obra Output Job, se ejecuta el
comando File/New/Output Job se abre el editor generador de
obra. Figura 3.114
247
Report output
Se realiza la configuracin de los archivos contenidos en los grupos
al seleccionarlos y dar clic en el botn derecho del Mouse en la
opcin Configure.
Una vez configurados los archivos se realiza la generacin de obra
segn los requerimientos que se deseen en las opciones que tiene
para ejecutar los archivos en el editor que es posible con los
botones de generacin en la opcin que se desee. Figura 3.115
248
249
Panel de
Editor
rea de
Edicin de
Smbolo de
Componente.
Model Manager
Panel Editor: En esta rea los paneles de editor son una gran
herramienta en el diseo de un smbolo de esquema los paneles
mas usados son el Panel Project, Inspector y SCH Library.
250
Lista de
componentes
Aliases
Pines
Modelo
251
252
Al establecer las propiedades de cada pin nos a una idea mas clara
de cmo esta definido el smbolo de componente creado o
modificado, ahora para darle propiedades al smbolo de
componente se realiza al ejecutar el comando Tool/Parameter
Manager y se abre la ventana de propiedades de componente ver
figura 4.6
253
254
255
C:\Diseos PCB\Componente\TMS470.SchLib
11264
Number of Components
Component List
TMS470
256
Library
TMS470
Reference
Description Microcontrolador 16/32Bits
Flash
Kind
Standard
Aliases
Component has no aliases
Designator U?
Number of 3
Parameters
Number of 100
Pins
Number of 2
Models
Parameters
Name
Value
Type
Visible
Fabricante
Texas Instruments
STRING
False
Datasheet
TMS470RA1256
STRING
False
Comment
TMS470
STRING
True
Models
Model Name
Model Type
Model Name
Model Type
Description
Height
Dimension
Number of Pads
Number of
Primitives
PCB3D
LCC100
Footprint
0mil
1448mil x 1448mil
100
109
257
258
259
BARRA DE
ICONOS
MENUS
DEZPLEGABLES
CURSOR DE
VENTANA
PANEL
PCB
CURSOR DE
VENTANA
MINIVISOR
CAPAS
DE PISTA
ANA
260
Componentes
Primitivas de
Componentes
Minivisor
261
262
Componentes
Documentacin de
Funcionamiento y
Caractersticas del
Componente
263
264
265
266
267
268
269
CAPITULO V: ANALISIS.
SIMULACIN ELECTRNICA.
En el desarrollo de un diseo, realizar evaluaciones y conocer la
respuesta del circuito es posible al simularlo como se muestra en
la figura 5.1
270
271
Figura 5.3 Barras de Iconos que se pueden usar para realizar una Simulacin.
272
273
274
275
276
FIN
Este producto cuenta
Con soporte y asesora.
Envi sus dudas y
comentarios a:
contacto@editorialviadas.com.mx
277