Tarea No. 1, Luis Gmez.

UNIVERSIDAD DEL NORTE

Luis Gmez Ariza.

del Norte Barranquilla, Colombia

Etapas de salidaUniversidad
en simulacin
de LTspice
Abstract In this practice mosfet transistors for performing
output stage and their characterization by means of the LT Spice
program are used.
Index Terms LTspice, MOSFET, Salida clase A y B,
transistores.

I.

EJERCICIO ETAPA DE SALIDA CLASE A

Dado el circuito siguiente presente en la figura 1, desarrolle lo

siguiente:

Teniendo en cuenta que la corriente de drenaje de M2 segn la

ecuacin de la corriente de un Mosfet es:

I D =Kn'

W
2
(V GSV t )
L

Y como se tiene que

I D 2=I 10 K

I 10 K=Kn '

W
2
(V GSV t )
L

Se Reemplaza el valor de VGS en la ecuacin y tenemos

que:

2.5 V V gs
W
=Kn' (V GSV t )2
10 K
L

Se reemplazan el resto de datos y se tiene que:

A
1.5 m
2.5 V V gs
V2
=52.2
(V gs 0.7086V )2
10 K
0.6 m
Los valores para V gs pueden ser:
V gs =0.9072 V
V gs =1.5581 V
Dado que se trata de una etapa de salida clase A, todos los
transistores se encuentran trabajando, por lo que se deben
encontrar en saturacin por lo que VGS tiene que ser mayor que
Figura 1. Etapa de Salida Clase A

a. Estime tericamente la corriente de polarizacin.

Se utiliz un transistor Mosfet que corresponde a las
especificaciones del modelo Ami06N por la inclusin de una
librera. Teniendo en cuenta que para el transistor N-MOS, se
tiene que

'

K n =52.2

A
,
V2

V T =0.7086 V y que W

b.
y L varan. Se procede a realizar los respectivos clculos.
Dado que M2 y M3 se encuentran formando un espejo de
corriente, la corriente que pasa por la resistencia de 10K es
la misma que la que masa por el drenaje del mosfet M2. Por lo
que:

I D 2=I 10 K

Adems, hay que tener en cuenta que el voltaje VGS presentado

entre M3 y M2 es:

V gs=V DD I 10 KR

Se despeja la corriente que pasa por la resistencia de 10 K.

V DD V gs
R
2.5 V V gs
I 10 K=
10 K
I 10 K=

VT. Por lo que se elige

V gs =1.5581 V .

Dado esto se tiene que la corriente de polarizacin

es:

I 10 K

A
1.5 m
V2
I 10 K=52.2
(1.5581V 0.7086 V )2
0.6 m
I 10 K=94.17 A =I D 2

Dibuje la funcin de transferencia VO vs. VI para una

resistencia de carga RL = 100K.
Teniendo en cuenta la saturacin se comprueba que cuando
RL = 100K se tiene que

IR L =94.17 A100 K
IR L =9.417 V

Por lo que a -9.417 V la grfica se saturara lo que no ocurre

por ende la seal de entrada no sufre cortes a la salida como se
observa en la grfica 1.

Tarea No. 1, Luis Gmez.

UNIVERSIDAD DEL NORTE

Figura 2. Etapa de Salida Clase A en LTSpice

Grfica 1.Funcion de transferencia etapa de salida clase A con Rl

de 100 K.

Las grficas resultantes para la comprobacin de los incisos

anteriores se muestran en las grficas 3 y 4.

c.

Repita el Inciso b. para una resistencia de carga RL =

1k.
Teniendo en cuenta la saturacin se comprueba que cuando
RL = 1K se tiene que

IR L =94.17 A1 K
IR L =0.09417 V

Por lo que a -0.09417 V la grfica se satura por lo que la seal

de entrada se corta a la salida como se observa en la grfica 2.

Grfica 3.Funcion de transferencia etapa de salida clase A con

RL de 100 K en LTSpice

Grfica 2.Funcion de transferencia etapa de salida clase A con Rl

de 1 K.

d.

Utilice SPICE para verificar Incisos a., b. y c.

Utilizando el software de simulacin LTSpice se desarroll el

circuito de la figura 1 como se muestra en la figura 2.

Grfica 4.Funcion de transferencia etapa de salida clase A con

RL de 1 K en LTSpic.

Tarea No. 1, Luis Gmez.

UNIVERSIDAD DEL NORTE

Ohm que la corriente de carga es:

e.

Con la ayuda del simulador determine la THD para el Inciso

c.
Se procede a hallar el THD (Total Harmonic Distorsion) que
es la relacin de las armnicas de la seal con respecto a la
frecuencia fundamental [3]. Se realizar por medio del
comando .four. El resultado se mostrar en el error log del
software LTSpice, lo anterior se muestra en la figura 3 y 4,
para las correspondientes resistencias.

I L=

V o MAX 2.5 V
=
=0.25 mA
RL
10 K

Teniendo en cuenta que la etapa de salida corresponde a una

clase B, uno de los transistores trabajara, el otro se comportar
como un seguidor, por lo que se puede decir que la corriente
I L =I D 1=0.25 mA , teniendo en cuenta que la corriente
circula por el transistor Mosfet N-MOS. En este caso el
transistor corresponde al transistor con las especificaciones del
modelo Ami06N por la inclusin de una librera.
Utilizando la ecuacin respectiva de los transistores Mosfet.

I D =Kn'

W
(V GSV t )2
L

Teniendo en cuenta que para el transistor N-MOS, se tiene que

A
V T =0.7086 V y que W=19200
,
V2
m y L=0.6 m y V t =0.7086 V .
'

K n =52.2

Figura 3. Valor de THD para RL de 100K

Se trata de despejar Vgs.

(V GSV t )2 =

V GS=
Figura 4. Valor de THD para RL de 1K

W
K n'
L

ID
W
K n'
L

+V t =

25 mA
+ 0.7086 V
19200
A
52.2 2
0.6
V

V GS=0.7297 V

II. EJERCICIO ETAPA DE SALIDA CLASE B

Dado el circuito presente en la figura 5, desarrolle lo
planteado:

ID

Ya teniendo el valor de

V GS se halla el valor de

V DS SAT =V GSV t
V DS SAT =0.7297 V 0.7086 V
V DS SAT =0.0211 V
Ahora se halla el valor de corriente que pasa por la carga que
corresponde a:

V DDV DS SAT
RL
2.5 V 0.0211 V
I L=
10 K
I L=

I L =0.2478 mA
Figura 5. Etapa de Salida Clase B.

a.

Estime tericamente la mxima corriente que puede ser

enviada/extrada de la resistencia de carga.
Suponiendo

V o MAX=V DD =2.5V

se toma por ley de

Por lo que el valor de corriente mxima que puede ser

entrada de la resistencia de carga corresponde a 0.2478 mA.

b.

Dibuje la funcin de transferencia VO vs. VI.

Tarea No. 1, Luis Gmez.

UNIVERSIDAD DEL NORTE

Se realiza la respectiva funcin de transferencia en la que

V 0 de la etapa de salida estar acotada por

V DD V DS SAT
la fuente de alimentacin menos la
tensin de saturacin y por
|V DD V DS SAT| . La salida depender del valor de
tensin a la entrada V I pero la salida solo llegar hasta los
lmites
anteriormente
mencionados.
La
grfica
correspondiente se muestra en la grfica 5.

Figura 6. Etapa de Salida Clase B e n LTSpice.

Grfica 5. Funcin de transferencia VO vs. VI de clase B.

c.

La funcin de transferencia correspondiente hallada en

simulacin se muestra en la grfica 6.

Utilice SPICE para verificar Incisos a. y b.

Por medio del software LTSpice se procede a comprobar los

datos obtenidos. Para ello se coloca una tensin de entrada con
valor equivalente a la fuente de alimentacin VDD (VI=2.5V).
Esto con la finalidad de comprobar lo anteriormente
encontrado con respecto a la corriente a travs de la carga. El
resultado se muestra en la grfica 6.

Grfica 7. Funcin de transferencia VO vs. VI de clase B en

LTSpice.

Con las grficas 6 y 7 se verifica los incisos anteriormente

mencionados.
d.

Grfica 6. Corriente a travs de la carga RL.

Lo mostrado en la grfica 5 deja ver que la corriente mxima a

travs de la carga es de 213.8 A, lo que sera equivalente a
0.213 mA, por lo que la corriente hallada tericamente es
cercana al valor real obtenido en el simulador.

Con la ayuda del simulador muestre la forma de onda de

salida para una onda sinusoidal de entrada con valor pico
de 1.5V y frecuencia igual a 10kHz.

Se toma el circuito correspondiente en LTSpice y se le asigna

una onda sinusoidal de entrada con valor pico de 1.5 y
frecuencia de 10KHz y se toma la grfica resultante a la
salida. La grafica correspondiente se muestra en la grfica 8
donde la onda de color verde muestra el valor de V I y la roja
muestra el valor a la salida VO.

Tarea No. 1, Luis Gmez.

UNIVERSIDAD DEL NORTE

Grfica 8. VI y VO en funcin del tiempo.

e. Con la ayuda del simulador determine la THD.

Se procede a hallar el THD (Total Harmonic Distorsion). Se
realizar por medio del comando .four. El resultado se
mostrar en el error log del software LTSpice, lo anterior se
muestra en la figura 7. Donde el THD tiene un valor de
11.79158%.

Por otra parte, se tiene que la etapa de salida clase B, presenta

una alta eficiencia a costa de una perdida de linealidad, esto
muestra que dicha etapa tiene poco consumo de potencia,
debido a que los transistores solo trabajan cuando est
presente una seal de entrada lo que difiere de la clase A en la
que los transistores siempre se encuentran activos.
Un hecho que se pudo corroborar por medio del software de
simulacin LTSpice es que al probar las etapas de salida se
muestra que la ganancia de estas etapas es casi unitaria
considerando las perdidas por saturacin u otros.
En la clase A se muestra que la resistencia de carga R L
determina si la entrada se ver afectada por cortes por
saturacin a su salida por lo que se debe elegir correctamente
la carga a utilizar considerando el circuito. Al probar el THD
con una resistencia de carga baja se presenta un alto valor de
THD lo que indica que hay un alto grado de distorsin. Pero,
con un valor de resistencia de carga adecuada se presente un
valor menor al 1% demostrando que se presenta poca
distorsin y por ende deja ver su alto grado de linealidad.
La etapa de salida clase B por su parte con respecto al THD
mostro un valor significativo de 11% no demasiado alto, ni
muy bajo lo que demuestra que se presentan algunas
distorsiones pero no a gran escala.
Finalmente solo cabe recalcar que los valores tericos en su
mayora estuvieron muy cercanos a los valores reales
arrojados por el simulador por lo que se pudo determinar
cmo era en parte el funcionamiento de dichas etapas de
salida.
IV. BIBLIOGRAFA

Figura 7. Valor de THD

III. CONCLUSIONES
Uno de los rasgos ms importantes de las etapas de salida son
el hecho de que mantienen linealidad pero con el
inconveniente de que para hacerlo requiere de un alto
consumo de potencia lo que hace que la eficiencia sea baja.

[1] Etapas de salida. Sedra , Adel; Smith, Kenneth. Circuitos

Microelectrnicos. 4ta Ed.
[2] Appendix LTSpice
[3] THD. Tllez, Eugenio. Distorsin Armnica. Programa de
ahorro de energa.
Disponible en:
http://www.cimec.org.mx/documents/ArmonicaCompleto.pdf