Diseo VLSI

Diseo de elementos de memoria

Enric Pastor
Dept. Arquitectura de Computadors
UPC

Tipos de elementos de memoria

l
l

Utilizados para almacenar informacin binaria (registros).

Dependen de la sincronizacin con el clock:
Flip-flop: sincronizado por flanco
Latch: sincronizado por nivel
Pulse-mode
Asncronos (sin clock)
Variedad en su implementacin:
Velocidad
Carga sobre el clock
Estticos / dinmicos

Flip-flop tipo D
l

Almacena un dato en el flanco descendente del reloj:

tsetup : datos estables antes del flanco de reloj
thold : datos estables despus del reloj
td-q : tiempo de propagacin

Clk
D Q

tsetup thold

clk
D
Q

td-q

Flip-flop tipo D esttico

l

Estructura Master-Slave esttica.

Master

Slave

D Q
clk

Flip-flop tipo D esttico

Master: transparente

Slave: almacena un dato

0
D Q
1 clk

Flip-flop tipo D esttico

Master: almacena un dato

Slave: transparente

D Q

clk

Flip-flop tipo D esttico

Master: almacena un dato

Slave: transparente

0
D Q
0 clk

Flip-flop tipo D esttico

Master: transparente

Slave: almacena un dato

D Q

clk

Flip-flop tipo D esttico

l
l

Podemos eliminar una puerta de paso

El inversor que implementa el feedback debe ser weak

Flip-flop tipo D esttico

l

Podemos eliminar una puerta de paso

El inversor que implementa el feedback debe ser weak

El transistor weak debe poner menos corriente que la entrada

10

Flip-flop tipo D alternativo

l
l

Evita utilizar las puertas de paso

Las substituye por puertas tri-state

11

Flip-flop tipo D alternativo

l
l

Evita utilizar las puertas de paso

Las substituye por puertas tri-state

0
0
X

12

Flip-flop tipo D alternativo

l
l

C2MOS

Clocked CMOS, evita utilizar las puertas de paso

Las substituye por puertas tri-state

X
0

13

Flip-flop tipo D dinmico

l
l

Almacena un dato en la capacidad de entrada del inversor

Requiere una frecuencia mnima de operacin

14

Flip-flop tipo D dinmico

l
l

Almacena un dato en la capacidad de entrada del inversor

Requiere una frecuencia mnima de operacin

15

Flip-flop tipo D dinmico

l

Estructura Master-Slave

D Q
clk

16

Flip-flop tipo D dinmico

Master: transparente

Slave: almacena un dato

0
D Q
1 clk

17

Flip-flop tipo D dinmico

Master: transparente

Slave: almacena un dato

D Q

clk

18

Flip-flop tipo D dinmico

Master: almacena un dato

Slave: transparente

0
D Q
0 clk

19

Flip-flop tipo D dinmico

Master: transparente

Slave: almacena un dato

D Q

clk

20

Latch tipo D
l

Almacena un dato en el nivel negativo del reloj:

thold: datos estables despus de la fase transparente
tlatch: tiempo de propagacin

Transparente

Opaco

Clk
D Q

thold

clk
D
Q

tlatch

21

Latch tipo D
l

Almacena un dato en el nivel negativo del reloj:

thold: datos estables despus de la fase transparente
tlatch: tiempo de propagacin
tsetup: datos estables antes de la fase opaca
Transparente

Opaco

Clk
D Q

tsetup thold

clk
D
Q

tlatch

22

Latch tipo D esttico

l

Utiliza el mismo esquema que el flip-flop.

Transparente

23

Latch tipo D esttico

l

Utiliza el mismo esquema que el flip-flop.

Opaco

24

Latch tipo D dinmico C2MOS

l

Permite un mejor control del nodo interno que almacena el

valor en el latch.

25

Latch tipo D dinmico (Alpha 21064)

l

Nmero de transistores reducido (activo con Clk = 1).

1

X
0

26

Latch tipo D dinmico (Alpha 21064)

l

Nmero de transistores reducido (activo con Clk = 1).

1

X
1

27

Latch tipo D dinmico (Alpha 21064)

l

Nmero de transistores reducido (activo con Clk = 1).

0

X
1

28

Latch tipo D dinmico (Alpha 21064)

l

Nmero de transistores reducido (activo con Clk = 1).

0

X
0

29

Latch tipo D dinmico (Alpha 21064)

l

Nmero de transistores reducido (activo con Clk = 1).

1

X
0

30

Conclusiones
l

Elementos de memoria para almacenar informacin en el datapath de los procesadores.

Distintos tipos de biestables segn la estrategia de clocking.
Master-slave.
Dinmicos / estticos.

Los biestables requieren un caracterizacin especial:

Tiempo de hold.
Tiempo de setup.
Tiempo de latch.

31