Professional Documents
Culture Documents
Claudio Sanso
1 ottobre 2012
Indice
1 LAmplificatore Operazionale
1.1 Analisi introduttiva . . . . . . . . . . . . . . . . . . .
1.1.1 Amplificatori operazionali ideali . . . . . . .
1.1.2 Amplificatori operazionali non ideali . . . . .
1.1.3 Voltage follower . . . . . . . . . . . . . . . . .
1.1.4 Amplificatore di transresistenza . . . . . . . .
1.1.5 Amplificatore invertente . . . . . . . . . . . .
1.2 Specchi di Corrente . . . . . . . . . . . . . . . . . . .
1.2.1 Specchio di corrente a BJT . . . . . . . . . .
1.2.2 Specchio di corrente a MOSFET . . . . . . .
1.3 Stadio Differenziale . . . . . . . . . . . . . . . . . . .
1.3.1 Modo differenziale e modo comune . . . . . .
1.3.2 Amplificatore differenziale a BJT . . . . . . .
1.3.3 Amplificatore differenziale a MOSFET . . . .
1.4 Schema semplificato di un amplificatore operazionale
1.5 Stadi di Potenza a Transistori Bipolari . . . . . . . .
1.5.1 Transistori bipolari di potenza . . . . . . . .
1.5.2 Classi di potenza . . . . . . . . . . . . . . . .
1.5.3 Classe A . . . . . . . . . . . . . . . . . . . . .
1.5.4 Classe B . . . . . . . . . . . . . . . . . . . . .
1.5.5 Classe AB . . . . . . . . . . . . . . . . . . . .
1.6 Modelli dellA.O. reale . . . . . . . . . . . . . . . . .
1.6.1 Offset di tensione e corrente . . . . . . . . . .
1.6.2 Dinamica di ingresso di modo comune . . . .
1.6.3 Dinamica di uscita . . . . . . . . . . . . . . .
1.6.4 Impedenze di ingresso . . . . . . . . . . . . .
1.6.5 Guadagno differenziale . . . . . . . . . . . . .
1.6.6 Amplificatore operazionale CMOS . . . . . .
1.7 Dimensionamento di un amplificatore . . . . . . . . .
1.7.1 specifiche . . . . . . . . . . . . . . . . . . . .
1.7.2 Progetto . . . . . . . . . . . . . . . . . . . . .
1.8 Risposta in frequenza . . . . . . . . . . . . . . . . .
1.8.1 Funzione di trasferimento . . . . . . . . . . .
1.8.2 Guadagno danello . . . . . . . . . . . . . . .
1.8.3 Prodotto banda-guadagno . . . . . . . . . . .
1.8.4 Slew Rate . . . . . . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
6
7
7
9
14
14
15
17
17
23
25
25
29
34
35
38
38
41
42
45
49
55
56
57
58
59
61
62
63
63
63
70
70
72
76
79
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
82
82
83
88
93
94
97
99
101
101
101
102
109
111
114
3 Filtri attivi
3.1 Filtri del primo ordine . . . . . . . . . . . . . . . . . . . .
3.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . .
3.1.2 Passa-basso . . . . . . . . . . . . . . . . . . . . . .
3.1.3 Derivatore e passa-alto . . . . . . . . . . . . . . . .
3.1.4 Passa-banda . . . . . . . . . . . . . . . . . . . . . .
3.1.5 Rotatore di fase . . . . . . . . . . . . . . . . . . . .
3.2 Filtri del II ordine . . . . . . . . . . . . . . . . . . . . . .
3.2.1 Passa-basso . . . . . . . . . . . . . . . . . . . . . .
3.2.2 Passa-alto . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 Passa-banda . . . . . . . . . . . . . . . . . . . . . .
3.2.4 Elimina-banda . . . . . . . . . . . . . . . . . . . .
3.2.5 Passa tutto o giratore . . . . . . . . . . . . . . . .
3.3 Circuiti per filtri del II ordine . . . . . . . . . . . . . . . .
3.3.1 Celle a guadagno finito . . . . . . . . . . . . . . .
3.3.2 Celle a guadagno infinito . . . . . . . . . . . . . .
3.3.3 Celle basate su amplificatori operazionali multipli .
3.4 Filtri di ordine superiore al II . . . . . . . . . . . . . . . .
3.4.1 Maschera di progetto . . . . . . . . . . . . . . . . .
3.4.2 Risposte standard . . . . . . . . . . . . . . . . . .
3.4.3 Progetto di un filtro passa basso . . . . . . . . . .
3.4.4 Circuito di simulazione di uninduttanza . . . . . .
3.4.5 Dati per il progetto di filtri passa-basso . . . . . .
3.5 Filtri a capacit commutate . . . . . . . . . . . . . . . . .
3.5.1 Principio di funzionamento . . . . . . . . . . . . .
3.5.2 Integratore . . . . . . . . . . . . . . . . . . . . . .
3.5.3 Limiti di frequenza di clock . . . . . . . . . . . . .
3.5.4 Effetti delle capacit parassite . . . . . . . . . . .
3.5.5 Integratori stray insensitive . . . . . . . . . . . . .
3.5.6 Comportamento in frequenza . . . . . . . . . . . .
3.5.7 Filtro del secondo ordine con cella biquadratica . .
3.5.8 Approfondimenti . . . . . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
119
121
122
123
124
125
126
128
128
130
131
132
133
133
134
140
143
147
148
148
149
150
152
159
159
161
163
164
165
166
168
169
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
170
170
171
172
173
173
178
179
180
182
183
187
191
192
192
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
tensione
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
193
194
194
195
196
196
196
200
201
201
202
204
205
206
215
215
216
217
219
222
225
227
228
231
6 Transistori in commutazione
6.1 Interruttori a BJT . . . . . . . . . . . . . .
6.1.1 Funzionamento in saturazione . . . .
6.1.2 Esempio pratico di progetto . . . . .
6.2 Interruttori a MOSFET . . . . . . . . . . .
6.2.1 Interruttore aperto e chiuso . . . . .
6.2.2 Esempio pratico di progetto . . . . .
6.3 Comportamento dinamico . . . . . . . . . .
6.3.1 Comportamento dinamico dei diodi .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
233
234
236
237
238
239
240
241
242
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
243
245
248
249
251
7 Circuiti logici
7.1 Porte logiche . . . . . . . . . . . . . . . . . . . . .
7.1.1 Parametri elettrici statici delle porte logiche
7.1.2 Compatibilit tra porte logiche . . . . . . .
7.1.3 Margini di rumore . . . . . . . . . . . . . .
7.1.4 Fan-out . . . . . . . . . . . . . . . . . . . .
7.1.5 Famiglie logiche . . . . . . . . . . . . . . . .
7.1.6 Ingressi delle porte logiche . . . . . . . . . .
7.1.7 Uscite delle porte logiche . . . . . . . . . .
7.2 Cenni sulla famiglia logica TTL . . . . . . . . . . .
7.3 Porte CMOS . . . . . . . . . . . . . . . . . . . . .
7.3.1 Logica statica complementare . . . . . . . .
7.3.2 Logica nMOS-like . . . . . . . . . . . . . .
7.3.3 Logica dinamica . . . . . . . . . . . . . . .
7.3.4 Logica a Transmission Gate . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
254
254
255
259
259
260
261
262
265
268
269
269
276
277
280
6.4
dei
dei
. .
. .
. .
BJT . . .
MOSFET
. . . . . .
. . . . . .
. . . . . .
.
.
.
.
.
8 Circuiti di interfaccia
282
9 Alimentatori
283
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
284
284
285
288
294
295
296
296
297
301
301
302
304
308
308
308
310
312
315
316
317
319
320
320
Capitolo 1
LAmplificatore
Operazionale
Indice
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
Analisi introduttiva . . . . . . . . . . . . . . . . . .
7
1.1.1 Amplificatori operazionali ideali . . . . . . . . . . .
7
1.1.2 Amplificatori operazionali non ideali . . . . . . . . .
9
1.1.3 Voltage follower . . . . . . . . . . . . . . . . . . . . . 14
1.1.4 Amplificatore di transresistenza . . . . . . . . . . . . 14
1.1.5 Amplificatore invertente . . . . . . . . . . . . . . . . 15
Specchi di Corrente . . . . . . . . . . . . . . . . . .
17
1.2.1 Specchio di corrente a BJT . . . . . . . . . . . . . . 17
1.2.2 Specchio di corrente a MOSFET . . . . . . . . . . . 23
Stadio Differenziale . . . . . . . . . . . . . . . . . .
25
1.3.1 Modo differenziale e modo comune . . . . . . . . . . 25
1.3.2 Amplificatore differenziale a BJT . . . . . . . . . . . 29
1.3.3 Amplificatore differenziale a MOSFET . . . . . . . . 34
Schema semplificato di un amplificatore operazionale 35
Stadi di Potenza a Transistori Bipolari . . . . . .
38
1.5.1 Transistori bipolari di potenza . . . . . . . . . . . . 38
1.5.2 Classi di potenza . . . . . . . . . . . . . . . . . . . . 41
1.5.3 Classe A . . . . . . . . . . . . . . . . . . . . . . . . . 42
1.5.4 Classe B . . . . . . . . . . . . . . . . . . . . . . . . . 45
1.5.5 Classe AB . . . . . . . . . . . . . . . . . . . . . . . . 49
Modelli dellA.O. reale . . . . . . . . . . . . . . . .
55
1.6.1 Offset di tensione e corrente . . . . . . . . . . . . . . 56
1.6.2 Dinamica di ingresso di modo comune . . . . . . . . 57
1.6.3 Dinamica di uscita . . . . . . . . . . . . . . . . . . . 58
1.6.4 Impedenze di ingresso . . . . . . . . . . . . . . . . . 59
1.6.5 Guadagno differenziale . . . . . . . . . . . . . . . . . 61
1.6.6 Amplificatore operazionale CMOS . . . . . . . . . . 62
Dimensionamento di un amplificatore . . . . . . .
63
1.7.1 specifiche . . . . . . . . . . . . . . . . . . . . . . . . 63
1.7.2 Progetto . . . . . . . . . . . . . . . . . . . . . . . . . 63
Risposta in frequenza . . . . . . . . . . . . . . . . .
70
1.8.1 Funzione di trasferimento . . . . . . . . . . . . . . . 70
1.8.2 Guadagno danello . . . . . . . . . . . . . . . . . . . 72
1.8.3
1.8.4
1.1
1.1.1
Prodotto banda-guadagno . . . . . . . . . . . . . . .
Slew Rate . . . . . . . . . . . . . . . . . . . . . . . .
76
79
Analisi introduttiva
Amplificatori operazionali ideali
approccio pi semplice allo studio dei circuiti basati su amplificatori operazionali prevede lutilizzo di un modello blackbox (che non specifica
come sia costituito allinterno il dispositivo in questione).
La rappresentazione pi comunemente utilizzata per lamplificatore operazionale quella di un triangolo, dotato di due morsetti di ingresso, due morsetti di alimentazione (spesso omessi nei circuiti) ed un morsetto di uscita; i
morsetti di ingresso, caratterizzati dai simboli + e - (rispettivamente detti
anche ingresso non invertente e ingresso invertente), sono gli ingressi dei
segnali che lamplificatore operazionale dovr, per lappunto, amplificare; i morsetti di alimentazione, come il nome suggerisce, hanno lo scopo di polarizzare e
fornire potenza al circuito contenuto allinterno dellamplificatore operazionale,
al fine di poterlo utilizzare correttamente.
Le equazioni che governano il funzionamento di un amplificatore operazionale
ideale sono:
i+ = i 0
vd = v+ v 0
Queste equazioni sono fondamentali al fine dello studio di un generico circuito contenente uno (o pi) amplificatori operazionali. Dal momento che lamplificatore operazionale ha guadagno tendente a infinito, si pu intuire che, per
avere unuscita finita, ossia affinch il risultato delloperazione di prodotto tra
tensione differenziale vd (tensione tra i morsetti + e -) e guadagno differenziale Ad dellamplificatore sia finito, si debba avere vd 0. Di conseguenza
nellamplificatore operazionale ideale la caduta di tensione tra i morsetti quasi
nulla e la corrente di ingresso quasi nulla, indipendentemente dalla resistenza
differenziale presente tra i morsetti dingresso. Per semplificare i conti, si pu
pensare che i morsetti delloperazionale oppongano alle correnti di ingresso una
resistenza differenziale rd .
Riassumendo, le caratteristiche fondamentali dellamplificatore operazionale
ideale sono:
Guadagno differenziale tendente a infinito;
Resistenza differenziale dingresso tendente a infinito (ipotesi comoda ma
non necessaria);
Resistenza di uscita tendente a 0;
Tensione differenziale di ingresso tendente a 0;
Correnti entranti negli ingressi tendenti a 0.
Proviamo ad utilizzare le nozioni appena apprese in un esempio pratico.
R2
R1
vu
vi
Vogliamo, a questo punto, trarre alcune conclusioni riguardo lesempio pratico appena presentato:
In questa prima parte della trattazione, lamplificatore operazionale verr
utilizzato retroazionato. La reazione negativa comporter, come in qualsiasi tipo di sistema dotato di reazione, gli effetti gi noti dai primi corsi
di Elettronica: variazioni delle impedenze di ingresso o uscita, aumento
della banda passante e altro.
Quando la reazione collegata al morsetto - delloperazionale, essa
negativa, in quanto il segnale va sempre in contrapposizione allingresso,
diminuendolo. Una reazione sul morsetto non invertente sar positiva;
Nella teoria dei controlli automatici, i sistemi retroazionati sono spesso
modellati con un blocco di amplificazione A e un blocco di retroazione
(figura 1.2). Nel caso degli amplificatori operazionali, spesso semplice
8
R1
= v = v+
R1 + R2
si pu dire che:
=
R1
R1 + R2
A
Ve
Vu
1.1.2
R1
vu
vd
+
Ad vd
vi
vd =
vu
Ad
Da qui:
vi
Quindi:
vu
1
vu
= vu vu +
= vi
Ad
Ad
Ad + 1
vu
Ad
1
1
Ad
T
= vi
=
=
=
Ad
vi
1 + Ad
1 + Ad
1+T
10
Impedenza dingresso
Possiamo complicare la nostra trattazione inserendo altre non idealit: le impedenze degli amplificatori operazionali. Consideriamo una resistenza differenziale
rd non infinita (non consideriamo per ora la resistenza di uscita, dunque la
tensione viene ancora prelevata da un generatore ideale di tensione).
R2
Iu
R1
vu
vd
rd
+
Ad vd
Ix
vx
Inoltre:
vu = R2 Iu + R1 (Iu + Ix ) Ad rd Ix = R2 Iu + R1 (Iu + Ix )
Raccogliendo Iu :
Iu (R1 + R2 ) = Ad rd Ix R1 Ix Iu =
Ad rd Ix R1 Ix
R1 + R2
R1
R1 R2
Ad rd Ix +
Ix
R1 + R2
R1 + R2
R1
R1 +R2
zi =
Vx
= rd (1 + Ad ) + R1 //R2
Ix
Il secondo termine si pu spesso considerare trascurabile rispetto al primo (concorre ad aumentare limpedenza, quindi trascurandolo si ottiene un
worst case); cosa interessante il fatto che anche questo modello, decisamente perfezionato rispetto a quello ideale, non comporta particolari modifiche
al comportamento del circuito: la retroazione con confronto in serie fa aumentare notevolmente limpedenza di ingresso del circuito, rendendo ancora una volta
accettabile lipotesi di amplificatore operazionale ideale in molti dei nostri conti.
Impedenza duscita
Al fine di perfezionare il modello gi presentato occorre considerare gli eventuali
effetti dellimpedenza di uscita. Consideriamo dunque il modello dellamplificatore operazionale di figura 1.5.
Per calcolare limpedenza di uscita colleghiamo ad essa un generatore di
tensione di prova, il solito Vx , e dunque consideriamo spenti tutti gli altri generatori indipendenti del circuito (i pilotati ovviamente no!). La corrente Ix sar
composta da due contributi: uno che entrer nel ramo del generatore pilotato
Ad vd e uno che andr nel ramo di R2 ; possibile semplificare la trattazione
osservando che I2 I1 : dal momento che ro una resistenza molto pi piccola
di R1 , R2 , e anche del loro parallelo, potremmo dire che Ix I1 . Trascurare
I2 comporta lottenere come risultato un valore di impedenza pi alto di quello
12
R2
I2
R1
Ix
I1
rd
vd
ro
Vx
+
Ad vd
Vx Ad vd
ro
R1
Vx
R1 + R2
Vx + Ad Vx
ro
Da qui:
Ix
1 + Ad
,
Vx
ro
Ad = T
Quindi:
Zo =
Vx
ro
Ix
1+T
vu
vi
1.1.3
Voltage follower
Una variante del circuito del quale abbiamo ampiamente parlato quella della
figura 1.6.
In questa topologia si ha la massima retroazione possibile: il fatto di avere
come retroazione un corto circuito massimizza la porzione di segnale riportato in
ingresso ( = 1); le conseguenze sono da un lato di rendere unitario il guadagno
del circuito, ma daltra parte di rendere il guadagno danello il pi alto possibile, aumentando moltissimo limpedenza di ingresso e riducendo dello stesso
fattore quella di uscita; questo circuito assorbir dunque pochissima corrente
dallingresso e in uscita sar sostanzialmente un generatore ideale di tensione
(ossia a impedenza pressoch nulla).
La configurazione voltage follower molto utilizzata proprio come separatore dimpedenza. Torneremo ad occuparci del voltage follower quando parleremo
di risposta in frequenza degli amplificatori operazionali.
1.1.4
Amplificatore di transresistenza
R2
Vu
IR
1.1.5
Amplificatore invertente
Lamplificatore di transresistenza alla base di questa topologia, rappresentante, assieme allamplificatore non invertente, una delle pi diffuse configurazioni
per quanto riguarda lutilizzo lineare dellamplificatore operazionale. Nella fattispecie, come vedremo tra breve, questa topologia sar alla base di molti altri
circuiti lineari basati sul dispositivo attivo.
Se, a partire dalla precedente topologia, sostituiamo il generatore di corrente
con un generatore di tensione, seguito da una resistenza in serie come in figura
1.8, otteniamo una configurazione in cui la tensione dingresso viene dapprima
convertita in una corrente, che poi viene riconvertita in tensione dalluscita
dellamplificatore.
Prima di esporre il (breve) calcolo del guadagno di questo circuito, presentiamone subito il punto debole: la resistenza di ingresso, Ri , pari a R1 , ossia
alla resistenza in serie al generatore di tensione di ingresso. Infatti, dal momento
che R1 collegata tra un generatore di tensione e uno 0 V virtuale, ossia un
morsetto con una differenza di potenziale nulla rispetto ad un morsetto collegato
a 0 V (il morsetto non invertente), si pu dire valga lequazione alla maglia verso
lo 0 V passando per il -; introducendo un generatore di prova di tensione, Vx ,
si avr, su R1 , una corrente Ix pari a:
Ix =
Vx
Vx
zi =
= R1
R1
Ix
15
R2
R1
vu
vi
Vi
R2
R1
Da qui:
R2
Vu
=
Vi
R1
Questo amplificatore, dunque, in grado di amplificare (con unespressione molto semplice, dipendente esclusivamente dal rapporto delle resistenze) ed
invertire di fase (ruotare di 180 ) il segnale di ingresso.
Tenendo conto del guadagno Ad non infinito dellamplificatore operazionale,
si possono rifare i conti ottenendo:
Vi + vd
vd Vu
=
R1
R2
Ma vd = Vu /Ad , da cui:
Vi = Vu
R1 + R2
R1
+
R2
Ad R2
= 1
Vi
R1 1 + A1
1 + A1
d
vCC
R1
IR
IO
IB1
IB2
T1
T2
IE1
IE2
1.2
Specchi di Corrente
Lo specchio di corrente uno dei blocchi fondamentali dellamplificatore operazionale: si tratta di un circuito a transistori in grado di fornire una corrente
duscita uguale o proporzionale alla corrente di ingresso, chiamata corrente di riferimento. Questo tipo di topologia pu dunque essere utilizzata al fine di creare
generatori di corrente quasi ideali, con una dinamica di tensione molto elevata.
Esaminiamo due implementazioni di questo circuito fondamentale: una basata sulluso di transistori bipolari e unaltra basata sui MOSFET.
1.2.1
IR
Vx
Vx
gm Vx
Le correnti di saturazione avrebbero una notevole dipendenza dalla temperatura ma, poich supponiamo di lavorare su un circuito integrato, una variazione
di temperatura provocher variazioni di corrente proporzionali nelle due giunzioni. Allora il rapporto tra le due correnti dipender solo dalla superficie delle
giunzioni dei due dispositivi:
IO
IS2
A2
=
=
IR
IS1
A1
Gli specchi di corrente hanno funzionamento approssimativamente ideale
solo allinterno dei circuiti integrati; questa topologia non ha prestazioni soddisfacenti se realizzata con due transistor discreti, in quanto le temperature di
giunzione possono differire di parecchi gradi e variare diversamente nel tempo. Una soluzione consiste nellutilizzare non transistor singoli ma una coppia
differenziale (due transistor accoppiati su uno stesso chip).
Impedenze di ingresso e uscita
Caratterizziamo a questo punto i parametri fondamentali del circuito: impedenza di ingresso e di uscita.
Per quanto riguarda T1 , la sua impedenza di ingresso si pu ricavare dallo
schema di figura 1.10
Come al solito, limpedenza di ingresso si calcola utilizzando un generatore di
tensione di prova Vx e misurandone la corrente duscita. Dal momento che si ha
18
VBE
r
gm VBE
r0
Vx
Vx
1
=
Ix
gm
Vx
+
Ix 0
Vx
ro
Zo =
Vx
= ro
Ix
Allora limpedenza sul ramo utile come generatore di corrente elevata e questo circuito sar normalmente un buon generatore di corrente. Tuttavia leffetto
Early dipende dalla tecnologia impiegata per realizzare i transistori e quindi occorre tenerne conto. Unaltra condizione necessaria al buon funzionamento che
la tensione di polarizzazione di T2 sia tale da tenere in zona lineare il transistore.
1 La resistenza r serve a tenere conto della dipendenza della corrente di collettore i dalla
o
c
caduta di tensione vce . Viene calcolata come rapporto tra un parametro chiamato tensione di
Early VA e la corrente IC di polarizzazione ro = VA /IC . Indicativamente VA nellordine del
centinaio abbondante di volt per npn mentre pi basso per i pnp.
19
IR
IO
T1
T2
vBE2
vBE1
IS1 IO
Supponendo poi che i transistor abbiano area uguale, le correnti di saturazione saranno uguali, dal momento che ci troviamo in un circuito integrato. Si
ha quindi che:
VBE1 VBE2
VT
IR
IO =
=
ln
R
R
IO
Date R ed IR , possibile ricavare IO con un procedimento iterativo di risoluzione delle equazioni che non ammettono soluzione esplicita. In fase di progetto
20
quello che interessa ricavare il valore della resistenza R che permette di ottenere determinate correnti, quindi in tale caso semplice risolvere lequazione
rispetto ad R.
Influenza delle correnti di base
In tutte le relazioni trovate sopra abbiamo sempre trascurato le correnti di base
dei transistor, IB1 e IB2 . Quali sono le approssimazioni commesse, rispetto al
caso reale? Sviluppiamo i conti nel caso di due transistor con la stessa area di
giunzione. La prima operazione da fare calcolare IE1 tenendo conto delle due
correnti di base. Per quanto riguarda il transistore al lato debole, abbiamo:
IE1 = IB1 + IC1 = IB1 + [IR (IB2 + IB1 )] = IR IB2
IE2 = IO + IB2
Dal fatto che le tensioni VBE sono uguali e che le correnti di saturazione
sono altrettanto uguali, abbiamo che IE1 = IE2 .
IE1 = IE2 IR IB2 = IO + IB2
IB2 =
IO
2
Si ha che:
IO = IR 2
IO
2
Dunque:
IO =
IR
1 + 2/2
IB1 + IB2
3 + 1
VCC
IR
IB3
T3
IO
IB1
IB2
T1
T2
Si pu dire che:
= 1 = 2 = 3 ; + 1
IB3 =
IB1 + IB2
IB1 + IB2
2IB1
=
3 + 1
Per gli stessi motivi di prima, si ha che IE1 = IE2 e da ci segue che
IR IB3 + IB1 = IO + IB2
IR IB3 = IC1
IB1 =
IR IB3
IO = IC2
IB2 =
IO
Dunque:
1
IR IB3 + IB1 = (IR IB3 ) 1 +
1
IO + IB2 = IO 1 +
22
2
IR 1 2 = IO
Questo circuito dunque molto meglio del precedente: se = 100 (ad esempio), si avr 2 = 10000, e quindi la differenza tra le correnti sar estremamente
ridotta!
1.2.2
IO
M2
M1
Dove:
ID = kn (VGS VT n )2 (1 + VDS )
kn =
1
Wn
n COX
2
Ln
Wn la lunghezza, Ln la larghezza del dispositivo. Per semplificare la trattazione, spesso leffetto di channel lenght modulation del MOSFET () verr
trascurato.
Consideriamo le seguenti equazioni, per i due MOSFET:
IR = ID1 = k1 (VGS VT n,1 )2
2 Si
23
go VDS
gm VGS
VGS
VDS
ID
= 2k1 (VGS VT n,1 )
VGS
Quindi:
gm =
Si ha che:
Zi =
2IR
VGS VT n,1
1
VGS VT n,1
=
gm
2IR
1
IO
= kn (VGS VT n,2 )2 IO Zo =
VDS
IO
In applicazioni che richiedono impedenza duscita pi grande si possono utilizzare altre configurazioni, ad esempio quella di Wilson modificata, costituita
da quattro transistori, che per non sar qui trattata in dettaglio. Basti sapere
che questa configurazione sfrutta lo stesso meccanismo di aumento della RO del
cascode: esso abbina le elevate impedenza di ingresso e transconduttanza di uno
stadio CS con lampia larghezza di banda e le propriet di buffer di corrente del
CG.
24
1.3
Stadio Differenziale
1.3.1
V2
Vu
V1
(a)
V1
V2
I1
I2
VBE1
VBE2
IO
(b)
Figura 1.16: Amplificatore differenziale generico (a) e una sua realizzazione con
BJT (b).
Nella figura 1.16a rappresentato un amplificatore differenziale; luscita di
questo stadio sar una combinazione lineare dei due segnali dingresso:
25
Vu = A1 V1 + A2 V2
Perch lo stadio sia differenziale luscita devessere proporzionale alla differenza degli ingressi, questo pu essere tradotto in unespressione che pu essere
confrontata con la precedente per ricavare un vincolo sulle amplificazioni A1 e
A2 dello stadio.
Vu = K(V1 V2 )
A2
V2 = A1 V1 + A2 V2
K(V1 V2 ) = A1 V1 +
A1
A2
= 1 = A1 = A2
A1
I coefficienti devono dunque essere uguali in modulo e opposti in segno.
Per analizzare in modo pi comodo questo sistema, matematicamente effettuiamo un cambio di sistema di riferimento: anzich descrivere luscita Vu in
termini di combinazione lineare degli ingressi, riscriviamola come combinazione tra la tensione differenziale vd , ossia la differenza degli ingressi (tensione di
modo differenziale) e un secondo termine VC , la tensione di modo comune,
o valor medio degli ingressi
Nella figura 1.17 sono rappresentati due segnali sinusoidali V1 e V2 e i corrispondenti modi comune VC e differenziale vd . I nuovi parametri sono derivabili
semplicemente dalle due tensioni di ingresso:
vd = V1 V2
VC = (V1 + V2 )/2
Il risultato introducendo questa nuova base si pu esprimere luscita come
combinazione lineare dei due nuovi segnali vd e VC e non pi come grandezza
proporzionale alle due tensioni V1 e V2 ai terminali:
Vu = Ad vd + AC VC
Dove:
A1 A2
; AC = A1 + A2
2
Ci che abbiamo fatto con questa operazione separare i modi di funzionamento dellamplificatore, ossia considerare il sistema come se fosse composto da
due stadi: lamplificatore differenziale amplifica esclusivamente la differenza tra
i segnali di ingresso, mentre lamplificatore di modo comune amplifica (o meglio,
attenua) esclusivamente la media tra i segnali di ingresso.
Lamplificatore differenziale ideale, per definizione, deve amplificare solo il
modo differenziale e quindi ha Ad molto grande e AC nullo, in modo da non
amplificare la componente di modo comune dei segnali in ingresso ma piuttosto
annullarla. Al limite si vorrebbe che luscita di un amplificatore differenziale Vu
sia solo funzione di vd :
Ad =
Vu = Ad vd
26
V
V1
2
VC
V2
(a)
V
V1
vd
0
V2
6
(b)
Figura 1.17: Modo comune (a) e modo differenziale (b) di una coppia di segnali
sinusoidali V1 e V2 . Si osservino i valori in corrispondenza dei massimi, minimi
e zeri dei segnali.
27
potr variare il segnale dingresso allora sono dettati proprio dalla dinamica di
ingresso di modo comune.
Da questo punto di vista lamplificatore invertente non ha limitazioni dalla
dinamica di ingresso di modo comune in quanto la tensione dingresso viene
convertita in corrente (entrambi i terminali di ingresso si trovano a 0 V reali o
virtuali) e quindi i limiti del circuito sono dettati solo dalla dinamica duscita.
1.3.2
RC
RC
V1
V2
I1
I2
VBE2
VBE1
IO
VAL
29
IO
1 + evd /VT
IO evd /VT
1 + evd /VT
Studiamo ora graficamente queste funzioni, analizzandone in particolare gli
andamenti asintotici e nellintorno dellorigine (figura 1.19).
I1 =
I1,2
I1
I2
0.8
0.6
0.4
0.2
vd /VT
Figura 1.19: Grafico delle correnti dello stadio differenziale al variare del segnale
di modo differenziale.
Vediamo, facilmente, che:
lim I1 = 0
lim I1 = IO
vd
vd +
lim I2 = IO
lim I2 = 0
vd
vd +
30
IO
2
La zona in cui entrambe le correnti sono attive molto ridotta (dal momento
che, in un intorno dellorigine, lesponenziale presenta un andamento crescente molto accentuato); si pu stimare che inoltre le curve siano, in un intorno
dellorigine, linearizzabili, e ossia approssimabili con le rette tangenti, per:
I1 (0) = I2 (0) =
vd [VT ; VT ]
Da qui:
IO
gm0 vd
2
Il termine gm0 una transconduttanza, che rappresenta il fattore di proporzionalit tra ingresso in tensione vd ed uscita in corrente dellamplificatore;
Cerchiamo di quantificare il termine I1 IO /2:
I2 = IO I1
I1
I1
I1 I2
IO
=
2
2
IO
IO evd /VT 1
=
2
2 evd /VT + 1
tanh(x) =
ex ex
e2x 1
1 e2x
= 2x
=
x
x
e +e
e +1
1 + e2x
31
I1
IO
vd
IO
IO
1+
=
vd
+
2
2VT
2
4VT
1 IO /2
1
IO
=
= gm
4VT
2 VT
2
IO
data dalla somma di IO e della corrente che scorre nella resistenza ro che
tiene conto delle non idealit del generatore; si avr che:
VC VBE
ro
Nel modello di piccolo segnale presente ro sugli emettitori. Dato che il
circuito idealmente simmetrico e presenta lo stesso ingresso, si pu immaginare
di spezzarlo in due dividendo la ro in una coppia di resistenze poste in parallelo,
che insieme siano equivalenti a ro , quindi pari ognuna a 2ro .
Se la tensione di uscita viene prelevata tra i due collettori, il modo comune
in uscita viene eliminato (almeno idealmente) perch entrambi i terminali si
IO
= IO +
32
vC
vC
I1
I2
VBE1
vA
VBE2
rO
IO
IO
Figura 1.20: Schema dello stadio differenziale con generatore reale di corrente.
trovano allo stesso potenziale e quindi la differenza nulla. Invece se luscita
viene prelevata tra uno solo dei collettori e lo 0 V di riferimento, il modo comune
VC viene amplificato.
Relativamente al modo comune, ognuno dei due transistor della coppia differenziale forma uno stadio di amplificazione a emettitore comune, dato che tale
tensione entra nella base e luscita prelevata sul collettore. Lamplificazione
del modo comune pari a
vc1 = VC
1
RC
RC
RC
RC = AC =
ZiB
( + 1)2ro + r
( + 1)2ro
2ro
Quindi AC , che vorremmo fosse nulla, dipende dalla resistenza di uscita del
generatore di corrente che polarizza lo stadio differenziale. Esso dovrebbe essere
il pi ideale possibile (ro ) per ridurre AC .
Per valutare la bont dello stadio differenziale con uscita prelevata su un
solo collettore, valutiamo il CMRR facendo il rapporto tra lamplificazione
differenziale e di modo comune in dB.
RC gm0
Ad
= 20 log gm0 ro
=
20
log
CMMR = 20 log
RC /(2ro )
AC
2
Il modello utilizzato molto semplice perch non tiene conto di alcuna asimmetria del sistema: sufficiente una piccola differenza tra le resistenze viste come
carico dai due collettori affinch le amplificazioni dovute ai due transistori della
coppia siano diverse luna dallaltra e si abbia AC 6= 0 anche nel caso che luscita
sia prelevata in modo differenziale tra i due collettori. La stessa osservazione si
pu ripetere ragionando sul dei transistor.
33
VAL
RD
V1
RD
I1
M1
I2
M2
V2
VGS1
VGS2
I0
VAL
1.3.3
Come per lo specchio di corrente, possibile realizzare un amplificatore differenziale anche a partire da transistori di tipo MOS, utilizzando una topologia
analoga al circuito a BJT. Lo schema di riferimento visibile in fig. 1.21.
Il comportamento del circuito assomiglia a quello del differenziale a BJT,
con limportante differenza di non assorbire corrente continua dagli ingressi.
Si ha:
vd = V1 V2 = VGS1 VGS2
vd
Vtn )2
2
ma pu essere linearizzato nellintorno di vd = 0 introducendo una transconduttanza gm0 , analogamente a quanto fatto per il differenziale a BJT.
I1 = kn (VGS0 +
34
I1 I0 /2 + gm0 vd
I2 I0 /2 gm0 vd
I0
1
2 (VGS0 Vtn )
1.4
35
+VAL
T5
RM
T8
T6
T7
IB7
I1
I2
OUT
IN1
T1
T2
IN2
T4
T9
T3
VAL
Figura 1.22: Modello circuitale di un semplice amplificatore operazionale.
Amplificatore differenziale Lo stadio differenziale (composto da T1 e T2 )
il cuore dellingresso delloperazionale. Un problema che non ci eravamo posti
nella trattazione appena fatta di questo circuito era relativo alla dinamica di
modo comune. Se si torna alle formule viste nel paragrafo 1.3.2 e allo schema
della relativa figura 1.18, si nota che il guadagno di tensione dello stadio
direttamente proporzionale al valore della resistenza di carico RC . Si vorrebbe
dunque avere RC pi alta possibile per ottimizzare il guadagno. Se per si
considera che cosa succede quando vd = 0, si nota che la tensione che si trova
sui collettori vale Vc1 = VAL Rc1 I0 /2. Perch lo stadio funzioni in linearit
occorre che la tesnione sulla base sia pi bassa di quella sul collettore, quindi
pi RC grande, pi si riduce la dinamica di ingresso.
Un secondo problema che da un lato si vorrebbe prelevare unuscita di
tipo differenziale per massimizzare il guadagno dello stadio, dallaltro il resto
del circuito pi semplice se si usa una configurazione di tipo single-ended.
Si sostituiscono allora le due resistenze di collettore con un circuito pi
complicato chiamato carico attivo. Mediante questo circuito si ottiene unuscita differenziale in corrente piuttosto che una differenza di tensioni tra i due
collettori.
Carico attivo Il carico attivo non altro che uno specchio di corrente formato da T5 e T6 . Esso ha il duplice compito di caricare lo stadio differenziale
36
In questo modo luscita del primo stadio di amplificazione pari alla differenza delle correnti, direttamente proporzionale al modo differenziale. Sfruttando
entrambe le correnti si ottiene anche una transconduttanza doppia.
Amplificatore di tensione In uscita dal primo stadio si deve avere un circuito in grado di guadagnare molto in tensione: lamplificatore operazionale deve
avere un guadagno differenziale di tensione elevatissimo perch devessere utilizzato in sistemi retroazionati nei quali si vuole che Ad in modo che
la funzione di trasferimento sia determinata solo dalla rete di retroazione .
Non interessa esattamente a quanto ammonti il guadagno in tensione ad anello
aperto Ad , basta che sia estremamente elevato.
Dai corsi precedenti si sa che un amplificatore a transistor bipolari che guadagna molto in tensione difficilmente ha anche impedenza duscita bassa. Sar
dunque necessario fare seguire questo stadio da un terzo che si occupi di abbassare limpedenza duscita. Un blocco che pu fornire un elevato guadagno
in tensione la coppia Darlington. Nel nostro circuito abbiamo quindi inserito
una coppia darlington formata dai transistor T7 e T8 . Si ricorda che una coppia
darlington ha prestazioni equivalenti ad un supertransistoril cui beta vale:
IC = IC7 + IC8 = IB7 7 + 8 (7 + 1)IB7
Mentre la VBE :
eq 7 8
VBE,eq = VBE,7 + VBE,8 2VBE
37
1.5
Pu
Pu
=
<1
Pa
Pu + Pd
1.5.1
Per poter sostenere tensioni e correnti elevate corrispondenti a potenze nellordine di alcuni watt o decine di watt, i BJT devono essere realizzati con dimensioni,
strutture e tecniche differenti rispetto a quelle impiegate per i transistori bipolari
che sono stati considerati fino a questo punto della trattazione (quelli chiamati
di segnale).
I transistori di potenza non trovano solo applicazione negli amplificatori ma
anche nei cosiddetti circuiti riconducibili al settore dellelettronica di poten-
38
50
40
30
20
10
0
0
25
50
75
100
125
150
TC - Case Temperature - C
La costante di proporzionalit JA prende il nome di resistenza termica e corrisponde allincremento di temperatura dovuto alla dissipazione di 1 W: pertanto
si misura in C/W. Per poter dissipare una grande potenza senza incrementare
molto la temperatura occorre avere la resistenza termica pi bassa possibile.
La resistenza termica tra giunzione ed ambiente anche definibile come il
rapporto tra il massimo incremento di temperatura a partire da TA0 e la massima
potenza dissipabile a tale temperatura PD0 . Allora ad una temperatura ambiente
qualsiasi TA possibile dissipare al massimo PDmax .
39
JA =
TJmax TA0
PD0
PDmax =
TJmax TA
JA
Il parametro JA scomponibile in alcuni contributi che si sommano e singolarmente rappresentano la resistenza termica tra giunzione e contenitore JC
e tra contenitore ed ambiente CA . Questultima eventualmente pu essere ulteriormente scomposta in resistenza tra contenitore e dissipatore (heat sink) CS
e tra dissipatore ed ambiente SA .
Il progettista pu agire su alcuni di questi parametri per aumentare la possibilit di dissipare potenza dei transistori che maggiormente rischiano di danneggiarsi introducendo conduttori metallici nel progetto per facilitare il trasferimento di calore allambiente mediante fenomeni di irraggiamento e convezione. Introducendo questi apparati aggiuntivi si cambia la resistenza termica
complessiva, passando ovviamente ad una di valore pi piccolo.
Il dissipatore infinito un sistema ideale che caratterizzato da CA = 0
e quindi impone TC = TA , riducendo la resistenza termica complessiva al solo
contributo JC e rappresenta la massima potenza dissipabile dal dispositivo ad
una certa temperatura.
I produttori dei transistori forniscono un grafico come quello riportato in
figura 1.23. Esso riporta la massima potenza dissipabile dal dispositivo in corrispondenza della temperatura del contenitore. Per TC < TC0 = 25 C dissipabile una potenza PD0 mentre al crescere della temperatura PDmax decresce
linearmente fino ad annullarsi quando TC = TJmax .
Parametri BJT di potenza I transistori bipolari di potenza hanno dimensioni differenti da quelli di segnale e perci anche parametri tipici differenti.
interessante osservare la forma della Safe Operating Area (fig. 1.24), luogo dei punti del piano VCE /IC della caratteristica del BJT che rappresentano
degli stati di funzionamento regolare. Allesterno della curva tensione-corrente
il dispositivo pu restare danneggiato irrimediabilmente. La SOA pu essere
disegnata su assi lineari o logaritmici (scelta standard per i data sheet).
Allesponente dellespressione esponenziale che rappresenta la dipendenza
della IC dalla VBE compare un fattore correttivo = 2 al denominatore
per correnti elevate, come accade per i diodi.
Il dei BJT di potenza pi basso di quelli di segnale, essendo solitamente
nellordine delle decine.
La resistenza differenziale che modellizza la giunzione base-emettitore
nellordine di pochi , invece la resistenza serie della base non trascurabile.
La massima corrente di collettore sopportabile ICmax nellordine delle decine di ampre, mentre la massima tensione BVCEO normalmente compresa tra 50 V e 500 V, oltre ai quali la giunzione base-collettore polarizzata
inversamente entra in breakdown, che spesso ne causa la rottura.
Le due iperboli indicate con 1 e 2 nel grafico della SOA (rappresentate da
segmenti rettilinei a causa degli assi logaritmici usati nellesempio) derivano rispettivamente da: il limite di potenza dissipabile alla temperatura
40
MAXIMUM FORWARD-BIAS
SAFE OPERATING AREA
IC - Collector Current - A
100
DC Operation
10
IC MAX
10
2
01
VBV CEO
001
10
10
100
1000
Figura 1.24: Safe Operating Area. Esempio dal data sheet del TIP31C
considerata (VCE IC = PDmax ) e dal limite di breakdown secondario causato dalle disuniformit della densit di corrente attraverso la giunzione
(IC (VCE ) = cost.).
Infine, i transistori bipolari di potenza sono distinguibili dagli altri a causa
del contenitore, studiato per dissipare agevolmente calore come stato discusso
precedentemente.
1.5.2
Classi di potenza
Classe C: un elemento di potenza, che conduce per alcuni tratti del periodo
del segnale (angolo di conduzione: < 360 ).
Le classi utilizzate in banda audio sono le prime tre, mentre lelevata distorsione della classe C ne limita luso in circuiti a radiofrequenza. Sono poi definite
altre classi di amplificatori, che prevedono o luso di tecnologie a commutazione
(classi D, E), di circuiti risonanti (classi E, F) o variazioni della tensione di
alimentazione in funzione del livello del segnale (classi G e H).
Nel seguito ci occuperemo delle classi A, B e AB.
1.5.3
Classe A
VAL
RB1
Rs
Cs
T1
RB2
vs
ZL
vu
42
+VAL
T1
IL
vs
RL
I0
VAL
Figura 1.26: Amplificatore in classe A con doppia alimentazione.
importante calcolare i limiti della dinamica duscita. Il limite superiore
dettato dalla necessit di avere il transistor in linearit. Possiamo quindi dire
che il segnale dingresso deve essere vs VAL . Se la tensione di alimentazione
VAL >> VBE possiamo dire che VLM AX
= VAL . Per il limite inferiore, occorre
notare che IL = IE I0 . Poich IE 0, si ha IL I0 , quindi VL /RL I0 .
Se vogliamo una dinamica duscita simmetrica, allora sufficiente scegliere I0 =
VAL /RL . In questo modo si ha VAL VL VAL .
La transcaratteristica del circuito riportata in fig. 1.27. Il segnale duscita
traslato rispetto allingresso di una quantit pari alla VB E del transistor. Nel
seguito trascureremo questa traslazione, che pu essere facilmente compensata.
Un metodo molto efficace per compensare la traslazione riportato in fig. 1.28.
Analizziamo ora il rendimento del circuito applicando allingresso un segnale
di tipo sinusoidale. Per quantificare il rendimento occorre calcolare la potenza
sul carico PL e quella assorbita dallalimentazione PAL . Landamento del segnale
sul carico sar del tipo IL = Ip sin(t), Ip = Vp /RL , dove Ip e Vp rappresentano
il valore di picco della corrente e della tensione sul carico,.
La corrente assorbita dallalimentazione ha due contributi: quello dovuto al
ramo positivo, +VAL , pari alla corrente di collettore IC del transistor, mentre
quello dovuto al ramo negativo dovuto alla corrente costante di polarizzazione
I0 .
Per la potenza si ha:
PAL+
1
=
T
VAL IC dt
IC = I0 + Ip sin(t)
43
VL
VAL VBE
VBE
+VAL
vs
I0 RL
Figura 1.27: Transcaratteristica dellamplificatore.
PAL+ =
VAL
T
[I0 + Ip sin(t)] dt =
T
= VAL I0 + VAL Ip cos(t)|0
0
= VAL I0
Si sfruttato il fatto che un segnale sinusoidale a media nulla ha integrale nullo sul periodo di oscillazione. Il ramo negativo ha contributo pari
a PAL = VAL I0 , quindi la potenza totale assorbita dallalimentazione vale:
PAL = 2VAL I0 . Se si sceglie I0 = VAL /RL , per massimizzare la dinamica di
tensione di uscita, si ha infine:
2
2VAL
RL
Rimane da calcolare la potenza (utile) del segnale sul carico PL .
PAL =
PL =
=
=
=
=
Z
1 T
RL (Ip sin(t))2 dt =
T 0
Z
Ip2 RL T
sin2 (t)dt =
T
0
Ip2 RL T
=
T
2
2
Ip RL
=
2
Vp2
2RL
44
+VAL
T1
IL
vs
RL
I0
VAL
Figura 1.28: Amplificatore in classe A con recupero della VBE
= =
Vp2
Vp2
PL
RL
=
=
2
2
PAL
2RL 2VAL
4VAL
1.5.4
Classe B
45
+VAL
T1
IL
T2
vs
RL
VAL
Figura 1.29: Schema base di amplificatore in classe B.
stadio realizzato con la stessa tecnica ma con un pnp, collegato al polo negativo
dellalimentazione, amplificherebbe solo le semionde negative.
Il circuito in classe B mette insieme il funzionamento dei due amplificatori
complementari con punto di funzionamento a riposo pari al riferimento di 0 V.
Quando il segnale di ingresso, Vi , positivo, il transistore T1 in zona di conduzione, mentre il transistore T2 in zona di interdizione; dualmente, quando
Vi negativo, T1 interdetto e T2 conduce.
Questo tipo di sistema di amplificazione funziona in classe B, proprio perch
solo uno dei due transistori conduce, mentre laltro rimane interdetto. Ognuno
dei transistori si comporta di fatto come in uno stadio a collettore comune, e il
risultato finale, dallesterno, quello di vedere un solo emitter follower: i due
stadi, separati, si dividono i compiti, dal momento che uno si occupa del solo
segnale positivo, laltro del solo segnale negativo. Si riducono notevolmente gli
sprechi di corrente, dal momento che lunica corrente richiesta dallalimentazione
quella necessaria per pilotare il carico del sistema di amplificazione (mantenere
il segnale sinusoidale in uscita).
Le equazioni di funzionamento dei due sono le seguenti:
Vu,npn = Vi VBE
Vu,pnp = Vi + VEB
VL
VAL VBE
VAL
VBE
+VAL
vs
VAL + VEB
Figura 1.30: Transcaratteristica dellamplificatore in classe B.
forma donda amplificata da uno stadio del genere dunque sar simile a quella
in figura 1.31.
Questo fenomeno detto distorsione di crossover e dipende dal fatto che
i transistori non sono sempre in condizioni di condurre. Quando rimangono
entrambi interdetti provocano una distorsione (apprezzabile) del segnale, non
riproducendo in uscita una porzione di esso.
Si pu ridurre il crossover mantenendo il sistema in classe B, se si modifica il
circuito in modo simile a quanto fatto nellamplificatore in classe A con doppia
alimentazione (fig. 1.28). Lo schema corrispondente riportato in figura 1.32.
Lamplificatore operazionale cercher di mantenere nullo il segnale differenziale
di ingresso: per ottenere ci, quando il segnale duscita attraversa lo zero, lamplificatore operazionale genera sulla propria uscita uno scalino di ampiezza pari
a 2VBE che compensa la zona morta della coppia di transistor. La distorsione
non eliminata completamente a causa del limite di slew-rate dellop-amp, di
cui parleremo in seguito.
Rendimento
Abbiamo gi notato che rispetto allamplificatore in classe A ci dovrebbe essere
un miglioramento nel rendimento perch non c pi il contributo della corrente
di polarizzazione: tutta la corrente assorbita dallalimentatore scorre nel carico.
Vogliamo ora quantificare il rendimento di questo stadio.
Consideriamo come al solito un segnale di uscita di tipo sinusoidale con
corrente di picco Ip e corrispondente tensione di picco Vp , Ip = Vp /RL , IL =
Ip sin(t). Nel semiperiodo positivo della sinusoide condurr il transistor T1 e la
sua corrente di collettore IC1 sar circa pari alla corrente nel carico (trascuriamo
il contributo di IB1 , che non significativo ai fini della potenza). Ma la corrente
IC1 anche pari alla corrente assorbita dal ramo positivo dellalimentazione.
47
0.5
0.5
1
5
10
15
PAL+ =
PAL+
VAL
=
T
VAL IC1 dt
T /2
Ip sin(t) dt =
1 1
T /2
cos(t)|0
T
1 T
= VAL Ip
2
T 2
VAL Ip
=
= VAL Ip
La potenza assorbita nel semiperiodo negativo dal ramo negativo dellalimentazione ha identico valore, per cui la potenza totale vale:
2VAL Ip
PL =
Vp Ip
2
PL
Vp Ip
Vp
=
=
PAL
2
2VAL Ip
VAL 4
48
+VAL
T1
IL
T2
RL
vs
VAL
Figura 1.32: Compensazione della distorsione di crossover.
Poich la dinamica duscita massima equivale allincirca alla tensione dalimentazione, in questo caso il rendimento massimo max = /4 = 0.78, cio
circa tre volte pi elevato di quanto raggiungibile con uno stadio in classe A. In
assenza di segnale non viene assorbita corrente dallalimentazione.
1.5.5
Classe AB
Per eliminare il fenomeno del crossover bisogna fornire ai due transistor due
segnali diversi, scalati ognuno di una tensione pari alla VBE del rispettivo transistor, in modo che il transistor entri in conduzione per lintero semiperiodo di
sua competenza (fig. 1.33).
Lo scalamento della tensione dingresso pu essere ottenuto in vari modi, di
cui il pi semplice tramite due diodi posti sul percorso del segnale.
Il circuito risultante non pi classificabile nella classe B dato che, per garantire lassenza della distorsione di crossover, in alcuni brevi istanti di tempo tutti
e due i transistori si trovano in stato di conduzione; perci questa configurazione
appartiene alla cosiddetta classe AB.
Polarizzazione con diodi Introducendo due diodi tra lingresso e la base si
ottiene una tensione aggiuntiva che compensa quella minima necessaria allaccensione della giunzione (fig.1.34). Aggiungere solo i diodi non basta, perch
dallingresso non si riuscirebbe a far scorrere corrente nella base dei transistor.
Occorre allora fornire in qualche modo la corrente di base. Il metodo pi semplice consiste nel collegare due resistori tra le rispettive alimentazioni e le basi
dei transistor.
Esistono altri modi di polarizzare i diodi, che consentono di ovviare ad alcuni
problemi legati alluso dei resistori. Il concetto verr sviluppato in un esempio
pratico alla fine della trattazione.
49
+VAL
T1
VBE
IL
vs
VEB
T2
RL
VAL
Figura 1.33: Schema teorico di amplificatore in classe AB.
Polarizzazione con moltiplicatore di VBE Un sistema alternativo per eliminare la zona morta della caratteristica sfrutta un transistor aggiuntivo T3 ,
nella configurazione rappresentata in figura 1.35. Trascurando la corrente di base di T3 , le resistenze R1 ed R2 si trovano collegate in serie e sono attraversate
dalla corrente IR .
Tuttavia, la caduta di tensione su R1 imposta pari alla VBE di T3 , quindi
la caduta di tensione totale tra le basi dei due transistori di potenza pari alla
VBE moltiplicata per un coefficiente legato al rapporto tra le resistenze, invece
che alle V dei diodi come nella soluzione precedente.
VBE3
(R1 + R2 ) = VBE3
R1
R2
1+
R1
+VAL
RB1
T1
D1
IL
vs
D2
T2
RL
RB2
VAL
Figura 1.34: Amplificatore in classe AB con diodi e resistori.
stor dipende dalla temperatura di giunzione. Dato che la VBEON diminuisce di
2.5 mV C1 , pi aumenta la temperatura dei transistor, pi aumenta la differenza tra la V dei diodi e la VBEON dei transistor, provocando un aumento
della corrente e quindi un ulteriore aumento della temperatura di giunzione. Si
ha cio un fenomeno di reazione positiva, che porta ad un aumento incontrollato
della temperatura degli elementi di potenza fino alla rottura degli stessi.
La soluzione a questo problema consiste nellintrodurre degli elementi che
contrastino questa reazione positiva e si oppongano allaumento di corrente. In
figura 1.36 schematizzata una semplice soluzione, consistente nellaggiunta di
due resistori sugli emettitori degli elementi di potenza.
Quali variazioni nel funzionamento del circuito sono introdotte da queste
resistenze?
Introducendo le resistenze sugli emettitori si protegge il circuito dalla fuga
termica nel seguente modo: quando la temperatura aumenta, diminuendo la VBEON dei transistor, aumenta la corrente che scorre nei transistor
ma anche quella che scorre nelle resistenze RE . Le resistenze allora contropolarizzano i BJT: dal momento che scorre su di esse una corrente
pi elevata, cade su di loro una tensione che fa aumentare la tensione di
emettitore, abbassando di fatto la differenza tra VBEON + VE e la V del
rispettivo diodo, riducendo la corrente che scorre nel transistor.
Le resistenze forniscono una prima protezione per quanto riguarda le sovracorrenti sui BJT: una corrente eccessiva in uscita fa cadere una tensione
51
+VAL
RB1
T1
IR
R1
T3
IL
R2
T2
vs
RL
RB2
VAL
Figura 1.35: Realizzazione pratica dellamplificatore di classe AB con
moltiplicatore di VBE .
elevata sulle resistenze. In questo modo, per il ramo positivo, in caso di
cortocircuito sulluscita la massima corrente che pu scorrere nel transistor T1 vale ILM AX VAL /RE1 . Questa semplice soluzione ha per delle
controindicazioni.
Il difetto di queste resistenze che aumentano limpedenza di uscita dello
stadio di amplificazione. Inoltre la caduta di tensione ai loro capi provoca
un abbassamento della dinamica di uscita. Dal momento che esse sono
comunque cos utili non possibile eliminarle ma andranno dimensionate
in modo da essere compatibili con le altre specifiche del circuito, cio in
generale molto piccole.
Protezione dai corto-circuiti
Gli stadi di potenza rappresentano normalmente luscita di un circuito elettronico. Molte volte i terminali del carico sono collegati dagli utenti del circuito,
inoltre il carico spesso la parte del sistema con affidabilit pi bassa. Lo stadio
di potenza deve avere sufficiente robustezza da sopravvivere ad eventi come un
corto circuito.
In tale situazione al circuito viene richiesta molta corrente mentre la tensione
sul carico nulla, dunque i transistor si trovano a dissipare molta potenza. Se
non si aggiungono dei dispositivi di protezione, la corrente che scorre limitata
solo dalla massima corrente erogabile dallalimentatore, rischiando la rottura
52
+VAL
RB1
T1
D1
vs
VE1
RE1
VE2
RE2
IL
D2
RL
T2
RB2
VAL
Figura 1.36: Stadio amplificatore di classe AB con resistenze di emettitore.
di uno dei componenti attivi per superamento della massima temperatura di
giunzione. Le resistenze sugli emettitori viste nel paragrafo precedente sono
in grado di limitare la corrente fornita dal circuito, ma, come notato sopra,
difficilmente possibile dimensionarli in modo da fornire una protezione efficace
ad un carico in corto circuito.
Si utilizza allora una forma di protezione attiva che deve continuare a verificare lo stato di corrente delluscita, in modo da poter fornire una sorta di segnale
di shutdown allamplificatore, come mostrato in fig. 1.37. In pratica, si misura
la corrente che scorre negli elementi attivi dello stadio di potenza mediante le
resistenze gi viste poste sugli emettitori, RE1 e RE2 . Si introduce per una
reazione positiva mediante due transistor aggiuntivi T5 e T6 .
Quando la corrente supera il valore massimo prefissato dal progettista, la caduta di tensione su RE1 o RE2 raggiunge la VBEON del rispettivo transistor T5 o
T6 . Se questi transistor entrano in conduzione, tramite il loro collettore riducono
la corrente di base del rispettivo transistor di potenza, limitando il guadagno
dello stadio ed evitando di fatto lulteriore aumento di corrente duscita.
53
+VAL
RB1
T1
T5
D1
RE1
IL
vs
RE2
D2
RL
T6
T2
RB2
VAL
Figura 1.37: classe AB con protezione da cortocircuito in uscita
54
1.6
Conoscendo la struttura di base dellamplificatore operazionale e avendo studiato le principali topologie di stadi di potenza, possibile perfezionare lo schema
di un amplificatore operazionale introducendo in uscita uno stadio in classe AB
(fig. 1.38).
+VAL
T5
RM
T8
T6
T7
T10
IN
T1
T2
IN+
D1
RE1
OUT
RE2
D2
T11
T4
T9
T3
VAL
Figura 1.38: Schema circuitale di un amplificatore operazionale con amplificatore
di potenza di classe AB.
Questo schema dellamplificatore operazionale pi completo del precedente
ma non rispecchia ancora totalmente la struttura di un operazionale reale. Sono
infatti stati omessi ad esempio i transistor per la protezione contro i cortocircuiti
in uscita, che abbiamo studiato nel paragrafo precedente. Inoltre gli operazionali
reali sono studiati in modo da ottimizzare le prestazioni del circuito a scapito
della complessit. In ogni caso, lo schema riportato permette di comprendere i
limiti operativi degli A.O. per quanto riguarda dinamica di ingresso e uscita,
55
1.6.1
Il modello ideale dellamplificatore operazionale valido in prima approssimazione per la fase iniziale di progetto o di analisi di una vasta gamma di circuiti,
tuttavia in molti casi necessario, nelle successive fasi di progetto, tenere conto
degli scostamenti del funzionamento del componente reale da quello ideale. Tali
scostamenti sono dovuti alla struttura interna del circuito e alle tolleranze degli
elementi attivi e passivi.
Correnti di ingresso
In un amplificatore operazionale ideale le correnti entranti nei morsetti di ingresso sono nulle per definizione.
Dallo schema interno dellA.O. reale in tecnologia bipolare di fig. 1.38, si nota
che i terminali di ingresso sono collegati alle basi di due BJT disposti in modo
da formare uno stadio differenziale, le cui correnti non possono sicuramente
essere nulle: se fossero nulle, infatti, i transistori non sarebbero polarizzati e
lamplificatore non potrebbe funzionare in linearit.
Le correnti I+ e I possono essere stimate facilmente, I+ = I2 /(2 + 1) e
I = I1 /(1 + 1). Poich la corrente I0 di uscita dallo specchio costituito da
T3 e T4 generalmente bassa, dellordine di decine di microampere, si tratta di
correnti effettivamente molto basse, ma comunque mai nulle. Ne consegue che
in ogni circuito utilizzante un amplificatore operazionale devessere presente un
percorso per la corrente continua tra ciascun ingresso ed un punto collegato al
potenziale di riferimento del sistema. Non possibile collegare ad un ingresso delloperazionale solo un condensatore in serie, perch provocherebbe linterdizione
del corrispondente transistor.
Dallespressione di I+ e I si capisce subito come di fatto sia difficile che
queste correnti siano uguali tra loro, in quanto, anche se lamplificatore viene
normalmente usato con tensione differenziale dingresso molto piccola, tale per
cui le due correnti I1 e I2 siano circa pari a I0 /2, ben difficilmente 1 = 2 .
Per tenere conto delle correnti di polarizzazione in ingresso durante lo studio
di circuiti con operazionali, possibile introdurre nel modello una coppia di generatori di corrente in corrispondenza dei due terminali di ingresso IN+ e IN .
Inoltre comodo rappresentare tali correnti scomponendole in due contributi
come stato fatto per le tensioni v+ e v : si definiscono le correnti di bias e
offset, rispettivamente modo comune e differenziale delle due correnti.
Ibias :=
I+ + I
2
Iof f set
Iof f set
I = Ibias
2
2
Nei paragrafi successivi verr spiegato come ridurre linfluenza di queste correnti allinterno dei circuiti. Infatti preferibile che il loro contributo sulluscita
sia minore possibile, o perlomeno sia trascurabile rispetto agli ingressi principali del circuito. La corrente di bias la corrente media che scorre negli ingressi,
= I+ = Ibias +
56
1.6.2
Poich la caduta tra base ed emettitore dei transistor NPN e dei PNP pu
essere considerata uguale in modulo allinterno di un circuito integrato, chiameremo VBE tale numero (pari alla VEB dei PNP). Tenendo conto del fatto che
entrambe le tensioni di base (uguali al modo comune VC ) devono essere minori
di quelle di collettore appena determinate, si ricava la massima tensione di modo
comune dalla pi stringente delle due disequazioni. La pi bassa delle tensioni
di collettore VC2 .
VC1 > VB1 = VC
= VCmax = VAL 2VBE
VC2 > VB2 = VC
Laltro limite della dinamica viene raggiunto quando la tensione della base
di T2 scende tanto da portare fuori dalla linearit il transistore T4 . Dato che
57
Figura 1.39: Andamento della dinamica di uscita in Vpp in funzione del carico
espresso in k per la.o. TL082 alimentato con tensioni simmetriche VAL =
15 V.
la tensione VBE2 approssimativamente costante, si pu determinare anche in
questo caso quando il collettore di T4 raggiunge la tensione della sua base, che
legata alla tensione negativa di alimentazione.
Nel nostro circuito i due limiti di dinamica di ingresso di modo comune sono
simmetrici e pari circa alla tensione di alimentazione meno un volt e mezzo.
Esistono molte varianti allo schema da noi studiato, che portano a dinamiche
di ingresso diverse. Gli amplificatori costruiti per alimentazione singola hanno
in genere limite inferiore di dinamica di modo comune pari a 0 V. Esistono poi
amplificatori in cui la dinamica di ingresso di modo comune coincide, a meno di
pochi millivolt, con la tensione di alimentazione. Questa configurazione detta
rail-to-rail input.
1.6.3
Dinamica di uscita
min = 10 V
typ = 13.5 V
1.6.4
Impedenze di ingresso
vd
id
vd 1
2 r
vd
= 2r
id
Resistenze di modo comune Per ottenere un risultato significativo relativamente alla resistenza di ingresso di modo comune, occorre tenere conto della
resistenza di uscita dello specchio di corrente, ro .
Per valutare la resistenza di modo comune procediamo applicando un generatore di prova VC ad entrambi gli ingressi dello stadio. Il calcolo risulta semplificato se, sfruttando la simmetria del circuito, lo si scompone in due porzioni
relative a un singolo transistore, come in fig. 1.40.
La resistenza di ingresso vista dal singolo stadio allora riconducibile alla
seguente espressione:
ric1 =
vc
= r + 2ro (1 + ) 2ro (1 + )
ic1
59
I1
I2
T1
T2
VC
ro
I0
(a)
I1
I2
T1
T2
VC
VC
2ro
I0
2
2ro
I0
2
(b)
Figura 1.40: Calcolo della resistenza di modo comune (a) Circuito iniziale (b)
Circuito equivalente
60
Dato che i due stadi sono in parallelo, la resistenza complessiva pari alla
met.
ric = ro (1 + )
La resistenza di ingresso di modo comune risulta molto pi elevata di quella
di modo differenziale. In molti casi possibile trascurarla.
1.6.5
Guadagno differenziale
Darlington
Differenziale
gm1 vd
vd
rd
Potenza
ro
gm2 v2
v2
v3
ri2
ri3
v3
Vu
Vu
vd
Il secondo stadio la coppia Darlington: anchessa si comporta come amplificatore di tensione di guadagno elevato. Questo stadio di tipo invertente
(questa considerazione sar utile per la stabilizzazione in frequenza).
v3 = ri3 gm2 v2
Lo stadio finale di potenza non aumenta ulteriormente il guadagno in tensione: il suo compito quello di amplificare la corrente o, equivalentemente, di
abbassare limpedenza duscita.
Vu = ri2 ri3 gm1 gm2 vd
Questo modello pu tornare utile per avere una stima del guadagno complessivo del circuito.
61
VAL
M6
M5
IR
M8
IN
M1
M2
IN+
OU T
M3
M4
M7
VAL
Figura 1.42: Amplificatore operazionale CMOS.
1.6.6
1.7
Dimensionamento di un amplificatore
Dopo avere studiato le caratteristiche degli amplificatori operazionali reali, siamo in grado di dimensionare correttamente i componenti in un circuito basato su amplificatori operazionali. Riprendiamo il progetto dellamplificatore
non invertente, tenendo conto delle non idealit dellamplificatore operazionale
usato.
1.7.1
specifiche
1.7.2
Progetto
Nel progettare un circuito bisogna sempre per prima cosa verificare la congruenza delle specifiche. Nel seguito si far riferimento al datasheet del componente
LM741 della National Semiconductor, disponibile in rete allindirizzo:
http://www.national.com/ds/LM/LM741.pdf
Maximum ratings
La prima cosa da fare controllare se le specifiche possono essere soddisfatte
dalla.o. che stato scelto. Quindi si controllano le caratteristiche della sezione
maximum ratings, ossia le grandezze limite considerate sicure per loperativit
del componente. In questo caso la massima tensione di alimentazione simmetrica
per la versione commerciale del dispositivo (LM741C, Operating Temperature
Range 0 C to 70 C) pari a VAL = 18 V e quindi compatibile con le specifiche.
Gli altri parametri presenti nella sezione devono essere controllati attentamente
in un progetto reale, ma in questo caso non vi nulla di significativo.
63
Caratteristiche elettriche
Occorre poi valutare se lamplificatore in grado di pilotare il carico e di fornire
su di esso la dinamica di tensione richiesta. Ci spostiamo quindi nella sezione
delle caratteristiche elettriche del datasheet (pagina 3 del documento) e troviamo
alcuni parametri utili.
Il parametro Output Voltage Swing indicativo della dinamica per ampi
segnali. Si noti che la massima tensione raggiungibile minore al diminuire
della resistenza del carico, quindi occorre controllare la compatibilit con la RL
prsente nelle specifiche. Per garantire il funzionamento del dispositivo in ogni
condizione, si prendono in considerazione le grandezze caratteristiche del caso
peggiore.
Nel datasheet leggiamo:
Se RL 10 k, Vmin = 12 V, Vtyp = 14 V
Se RL 2 k, Vmin = 10 V, Vtyp = 13 V
Nei due casi elencati di RL = 2 k e RL = 10 k si pu determinare la
corrente massima erogabile dalloperazionale nelle rispettive condizioni di carico.
Questa corrente un importante parametro da tenere presente nelle successive
fasi di progetto.
RL = 2 k = VMAX = 10 V = IMAX =
RL = 10 k = VMAX = 12 V = IMAX =
VMAX
= 5 mA
RL
VMAX
= 1.2 mA
RL
Si nota poi che la corrente di cortocircuito vale 25 mA. Il valore di resistenza di carico che ci interessa intermedia tra le due elencate e la dinamica di
uscita da specifiche raggiungibile con una RL pi bassa di quanto previsto nel
progetto. Dunque anche questo dato compatibile con la nostra applicazione.
R2
If
R1
+
R3
Iu
IL
RL
Vu
Vi
64
Schema elettrico
Lo schema del circuito riportato nella figura 1.43. Rispetto allo schema di base
con due sole resistenze, stata aggiunta R3 per motivi che saranno chiariti in
seguito. Nella figura stata esplicitata la resistenza RL , che normalmente non si
disegna perch si suppone faccia parte di un altro circuito da collegare alluscita
delloperazionale. Anche se non fosse disegnata occorrerebbe comunque tenere
conto della corrente che lamplificatore deve poter fornire ad essa.
Il rapporto tra le resistenze R2 e R1 dato dalla funzione di trasferimento
del circuito ideale dellamplificatore non invertente: lamplificazione deve essere
AV = 10 come richiesto dalle specifiche.
Vu
R2
= 10 = R2 = 9R1
= 1+
Vi
R1
Si osservi che linformazione che stata ricavata dal circuito ideale relativa: rappresenta il rapporto tra le resistenze da impiegare ma non fornisce
unindicazione sul loro effettivo valore assoluto. Non fornisce inoltre indicazioni
sul valore di R3 , la cui presenza inifluente sul funzionamento del circuito nel
caso di operazionale ideale. Per ottimizzare i valori assoluti dei parametri di progetto (R1 , R2 e R3 ) sono necessarie delle considerazioni aggiuntive sulluscita,
la retroazione e le non idealit.
Correnti di retroazione e carico
La corrente erogata dallamplificatore operazionale Iu si divide in due nel nodo
di uscita sul quale sono collegati la resistenza R2 della retroazione e il carico.
La corrente di retroazione If mentre quella che circola nel carico IL ; si possono confrontare le due intensit di corrente ricavando le cadute di tensione sui
resistori.
Iu = If + IL
If =
Vu
Vu
=
R1 + R2
R2 10/9
Per dimensionare la corrente di retroazione necessario considerare che essa non deve troppo elevata per non sottrarre corrente al carico, ma non deve
neanche essere troppo bassa, per motivi che verranno chiariti meglio nel seguito.
Una possibile soluzione quantitativa consiste nel porre unordine di grandezza
di differenza tra la massima IL prevista e If . Abbiamo visto che la massima
corrente per garantire la specifica sulla dinamica di tensione di uscita di 10 V
pari a 5 mA. Allora:
If 5 mA = R2
10
10 V
= 2 k
R2
9
5 103 A
R2 20 k
65
R1
Ib + Iof f /2
Vof f
ro
Vu
rid
Ad vd
vd
+
R3
Vi
Ib Iof f /2
66
R1
Vof f
ro
rid
Vu
vd
Ad vd
R3
Vof f
67
R2
R1
Ib + Iof f /2
0V
ro
rid
0V
Vu
vd
Ad vd
R3
68
R2
R1
ro
rid
Vu
vd
Ad vd
Ib Iof f /2
Dopo avere eliminato leffetto di Ib sulluscita, non si pu fare altro che selezionare il valore di R2 in modo che il contributo della Iof f sia almeno trascurabile
rispetto a quello della Vof f , che non riducibile.
Vof f AV R2 Iof f = R2
Vof f AV
Iof f
Nel caso in esame, estraiamo dal datasheet del componente LM741 i parametri di offset di worst case e calcoliamo il valore limite di R2 :
R2 10
6 103
= 0.3 M
2 107
69
R2 30 k
1.8
Risposta in frequenza
Finora stato studiato il comportamento in continua dellamplificatore operazionale, trascurandone la risposta in frequenza.
Abbiamo visto che lamplificatore, nella sua versione a BJT, costituito da
tre stadi di amplificazione, che possono ridursi a due in tecnologia CMOS. Il
sistema viene usato in applicazioni lineari solo inserendo una rete di reazione,
come abbiamo gi visto. Poich ogni stadio di amplificazione introduce almeno
un polo, se utilizziamo lapprossimazione pi semplice, detta appunto a polo
dominante, la stabilit dellamplificatore non garantita a priori, anzi occorre
studiare la stabilit del sistema in funzione della rete di reazione adottata.
Si suppone che dai corsi precedenti siano gi noti il concetto di reazione e le
tecniche per studiare la stabilit dei sistemi reazionati, per cui qui analizzeremo
solo il caso specifico richiamando i fondamenti quando necessario.
Sappiamo che un sistema reazionato stabile, cio si comporta da amplificatore, quando la reazione negativa, cio quando il segnale di uscita viene
riportato in ingresso con uno sfasamento di 180 . Questo facile da ottenere
a basse frequenze, mentre a frequenze pi alte la rotazione di fase aggiuntiva
introdotta dai poli dellamplificatore pu portare il sistema verso la reazione
positiva, cio verso linstabilit.
1.8.1
Funzione di trasferimento
Ricordiamo ancora, sebbene si spera che non ce ne sia bisogno, che ogni polo
nel semipiano di sinistra della funzione di trasferimento del sistema introduce
una rotazione di 90 sulla fase della f.d.t. medesima. Tale rotazione comincia
a manifestarsi gradualmente a partire da una decade prima della pulsazione p
del polo, completando la rotazione una decade dopo. In corrispondenza della
pulsazione p la rotazione della fase della f.d.t. vale 45 . Le variazioni di fase
dovute a pi poli vicini tra di loro si sommano.
Dato che lamplificatore operazionale composto da tre stadi (differenziale,
Darlington e amplificatore di potenza), il sistema caratterizzato da tre poli.
Normalmente i primi due sono sufficientemente distanti tra di loro (ben pi di
una decade, di solito). Ciascuno dei tre stadi presenta una determinata frequenza
70
di cut-off. Il primo dei poli naturali dellamplificatore operazionale deriva dalluscita dello stadio differenziale caricata dallingresso del Darlington: leffetto
Miller amplifica la capacit presente tra base e collettore del Darlington a causa
dellelevato guadagno di tensione presente tra quei due terminali dei transistor.
Inoltre lelevata impedenza vista dalla capacit aumenta il valore della costante
di tempo, diminuendo la frequenza di taglio dello stadio.
A
|A|
40 dB/dec
90
180
p1
p2
p3
71
1.8.2
Guadagno danello
Dal momento che non possibile cancellare i poli del sistema, la soluzione del
problema consiste nel fare in modo che il sistema non amplifichi i segnali a
frequenze troppo alte, a rischio di generare retroazione positiva. Utilizziamo
nuovamente le notazioni gi introdotte allinizio del capitolo per studiare le impedenze di ingresso e uscita e gli effetti di Ad (si veda la figura 1.2, sezione 1.1.1
e seguenti). Il segnale di retroazione pari al prodotto tra il segnale di ingresso
e quello presente alluscita dellamplificatore a sua volta attenuato dalla rete
di retroazione. Chiamando A lamplificazione del sistema e lattenuazione introdotta dalla rete di reazione, la porzione di segnale riportata in ingresso dal
sistema amplificata di un fattore A = T , chiamato guadagno di anello. Perci
lo sfasamento tra segnale di ingresso e di retroazione pari a 180 pi la fase
del guadagno di anello.
Il margine di fase definito come la differenza di fase tra 180 (cio reazione positiva) e la fase del guadagno danello alla pulsazione T alla quale il
valore assoluto del guadagno di anello unitario |A| = 1. Pi alto il margine
di fase pi il sistema stabile. Se il margine di fase ridotto, inferiore a 45 , le
frequenze intorno ad T sono esaltate rispetto a quanto previsto dalla funzione
di trasferimento del sistema ideale (fenomeni di ringing e overshoot).
Il margine di guadagno definito come il valore assoluto del guadagno di
anello in dB corrispondente alla pulsazione con A(180 ) = 180 . sostanzialmente lattenuazione del segnale di retroazione positiva perch in un sistema
stabile il valore assoluto di A(180 ) deve essere minore di uno. Infatti se il
segnale di retroazione viene attenuato non pu dare inizio a quel processo di
deriva che porta fuori linearit il sistema ad altre frequenze.
Per ottenere un margine di fase di 45 occorre che il guadagno danello sia
pari a 0 dB in corrispondenza della frequenza del secondo polo.
Un modo di ottenere questo risultato consiste nellabbassare il guadagno di
anello. Il problema che diminuendo il guadagno di anello si diminuirebbero
anche i benefici della retroazione, fondamentali per utilizzare in modo corretto
lamplificatore operazionale.
Operativamente necessario introdurre elementi reattivi di valore opportuno
in punti specifici del circuito, seguendo due tecniche principali:
portare a frequenze pi basse la posizione del primo polo (polo dominante)
delloperazionale;
introdurre un ulteriore polo nel sistema, tale da essere a frequenza molto
bassa e divenire dunque il nuovo polo dominante. Questo metodo riduce
drasticamente la banda passante del sistema ed quindi utilizzato solo
quando non sia possibile modificare la posizione del polo delloperazionale.
72
|A|
0 dB
Margine di guadagno
A
0
90
Margine di fase
180
p1
180
|A|
20 dB/dec
40 dB/dec
0 dB
60 dB/dec
p1
p2
p3
74
ro
gm1 vd
vd
rd
gm2 v2
v2
v3
ri2
v3
ri3
C1
Vu
C2
rd
gm2 v2
v2
v3
ri2
v3
ri3
C1
Vu
C2
1
1K
Zout = ZC
K
K 1
v3 = gm2 Z3 v2
K = gm2 Z3
1
CC gm2 Ri3 Ri2
1.8.3
Prodotto banda-guadagno
Abbiamo visto che per un amplificatore operazionale compensato a voltage follower il diagramma di Bode del modulo del guadagno Ad assume un andamento
simile a quello riportato in figura 1.54.
Per frequenze inferiori a quella del secondo polo (corrispondente a unamplificazione di modulo pari a 0 dB), si ha un andamento in frequenza approssimabile
con una funzione di trasferimento ad un solo polo.
Ad (f ) =
Ad0
1 + j ff0
1
1
1+
76
1
T
+VAL
T5
RM
T8
T6
T7
T10
CC
IN
T1
T2
IN+
D1
RE1
OUT
RE2
D2
T11
T4
T9
T3
VAL
Figura 1.53: Condensatore di compensazione sullamplificatore operazionale
desempio.
77
|A|
20 dB/dec
0 dB
f0
fBW
40 dB/dec
1
1
1 + 1+jf /f0
Ad0
1
Ad0
Ad0 1 + 1 + j f
Ad0
Ad0 f0
1
Ad0
<< 1
da cui
AV
1
1
1 + j A ff
0
d0
AV = 1
1 + T1
per cui anche per questa configurazione si ottiene la stessa banda passante, se
si considera come guadagno quello della configurazione non invertente con la
stessa rete di reazione .
Current feedback
Il legame tra guadagno e banda passante trovato sopra una conseguenza diretta
del modo in cui sono costruiti gli amplificatori operazionali normali. In realt lo schema che abbiamo utilizzato, che viene chiamato voltage feedback, cio
con reazione in tensione, non lunico possibile per realizzare un amplificatore
operazionale. Esistono anche amplificatori operazionali di tipo current feedback,
o a reazione di corrente, in cui questo legame non c. In questi amplificatori
la banda passante e la stabilit dipendono dal valore assoluto della resistenza di reazione R2 . Uninteressante e comprensibile introduzione agli amplificatori current feedback si trova sul sito della Texas Instruments (www.ti.com):
Application report slva051 Voltage Feedback vs Current Feedback Op Amps.
Gli amplificatori current feedback sono usati in applicazioni in alta frequenza
ove occorre ampia banda passante anche con guadagni elevati.
1.8.4
Slew Rate
Le limitazioni in frequenza dellamplificatore operazionale non derivano esclusivamente dalla banda passante, ma anche da un parametro non lineare, che
agisce nel dominio del tempo: lo slew rate.
Lo slew rate per definizione la massima velocit di variazione del segnale
duscita dellamplificatore.
VU
SR (VU ) = max
t
79
TIME (2ms/DIV)
Legame tra BW e SR Da quanto visto sopra, il condensatore di compensazione responsabile sia della banda passante dellamplificatore operazionale, in
quanto viene progettato per rendere il sistema stabile e determina il prodotto
banda-guadagno, sia dello slew rate.
Occorre insistere sul differente significato di questi due parametri: la banda
passante un parametro di piccolo segnale: indica qual la frequenza massima che viene riportata sulluscita dellamplificatore senza attenuazione (o con
unattenuazione massima di 3 dB), per un segnale di ampiezza infinitesima. Lo
slew rate invece un parametro di ampio segnale, che indica la massima velocit
di variazione delluscita.
Ma, dato un certo segnale sulluscita, quale dei due limiti interviene per
primo?
Calcoliamo il limite di slew rate per un segnale di tipo sinusoidale:
80
Dunque la massima ampiezza di un segnale sinusoidale in uscita da un amplificatore operazionale decresce con la frequenza con legame di tipo iperbolico.
Esempio 2. Si voglia utilizzare un operazionale modello TL082 per realizzare
un amplificatore con banda passante pari a f0 = 400 kHz. Qual il massimo
guadagno utilizzabile e qual la massima ampiezza duscita indistorta quando
il segnale dingresso una sinusoide a frequenza 400 kHz?
Vpk SR =
Undistorted Output
Voltage Swing
Bode Plot
GBW
= 10
f0
13
V = 5.17 V
2 0.4
Lo stesso risultato si pu ottenere utilizzando i grafici presenti sul data sheet.
I due grafici pi significativi sono riportati in figura 1.56.
VpkM AX =
81
Capitolo 2
Applicazioni
dellamplificatore
operazionale
Indice
2.1
2.2
2.3
2.4
2.5
2.6
2.7
Configurazione invertente . . . . . . . . . . .
2.1.1 Integratore . . . . . . . . . . . . . . . . . . .
2.1.2 Derivatore . . . . . . . . . . . . . . . . . . . .
2.1.3 Sommatore invertente . . . . . . . . . . . . .
Amplificatore differenziale . . . . . . . . . . .
Sommatore non invertente . . . . . . . . . . .
Sommatore generalizzato . . . . . . . . . . . .
Amplificatori da strumentazione . . . . . . .
2.5.1 Introduzione . . . . . . . . . . . . . . . . . .
2.5.2 Compatibilit elettromagnetica . . . . . . . .
2.5.3 Amplificatori da strumentazione . . . . . . .
2.5.4 Amplificatore a due operazionali . . . . . . .
Amplificatori audio . . . . . . . . . . . . . . .
Circuiti ad alimentazione singola . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
82
83
88
93
94
97
99
101
. 101
. 101
. 102
. 109
111
114
.
.
.
n questo capitolo vengono analizzate alcune applicazioni lineari dellamplificatore operazionale, tra cui i vari tipi di sommatore, lamplificatore differenziale, lamplificatore da strumentazione e i circuiti monoalimentati.
2.1
Configurazione invertente
82
rete di reazione, ottenendo, con due generiche impedenze Z1 e Z2 (al posto dei
corrispondenti resistori R1 e R2 ), qualcosa di molto pi generale:
Z2
Vu
=
Vi
Z1
Questo significa che, scegliendo Z1 e Z2 idonee, possibile sintetizzare con
facilit funzioni di trasferimento a nostra scelta, con risultati anche molto differenti da quello che potrebbe essere un semplice amplificatore. Per questo si suol
dire che lamplificatore invertente sia la madre di molti circuiti lineari basati
sulluso dellamplificatore operazionale, quali filtri attivi o circuiti di vario tipo.
Nei prossimi paragrafi inizieremo a presentare un primo esempio di schema basato sullamplificatore invertente. Come capiremo presto, il nome operazionale
del dispositivo di amplificazione sul quale ci stiamo basando deriva proprio dal
fatto che, programmandone luso con alcuni elementi esterni, possibile, in maniera molto semplice, ottenere operazioni matematiche di vario tipo sui segnali
(derivazione, logaritmo, integrazione, combinazioni lineari).
2.1.1
Integratore
R1
vu
vi
R1
sR1 C2
=
R1 + 1/(sC2 )
1 + sR1 C2
|A |
0 dB
f0
Figura 2.2: Caratteristica ideale dellintegratore.
Il stato al solito ricavato semplicemente valutando la porzione di segnale in uscita rispetto allingresso, annullando temporaneamente il segnale di
ingresso, ossia il generatore di tensione.
Un integratore reale non si comporta come il suo modello ideale: la.o. non
ha un guadagno veramente tendente ad infinito. Si possono ottenere delle informazioni utili sul funzionamento effettivo ricordando quanto appena osservato: la
sua configurazione la stessa di quella di un amplificatore invertente nel quale
le resistenze sono sostituite da generiche impedenze.
Il suo guadagno ad anello chiuso si pu indicare AV e dipende sia dal
guadagno danello A della.o. che dalla rete di retroazione .
AV =
A
1
1 + A
Dato che il primo fattore corrisponde al guadagno ad anello chiuso del sistema ideale (A ), si suole chiamarlo A . Esso dipende solo dalla rete di
retroazione composta da elementi passivi. Il suo andamento molto semplice,
si veda la fig. 2.2.
84
1
1
Z2
=
=
Z1
sC2 R1
Chiamando f0 la frequenza per cui il guadagno del circuito unitario si ha:
A =
f0 =
1
2R1 C2
A (jf ) =
1
jf /f0
|A| , ||
|A|
0 dB
||
f1
f0
|A|
0 dB
f1
f0
A
= A
lim
0 1 + A
Da cui AV = A. Per frequenze basse il sistema non ha guadagno tendente a
infinito, come in un integratore ideale, bens uguale al guadagno delloperazionale.
Si pu arrivare allo stesso risultato anche osservando che per basse frequenze
il condensatore si comporta in modo prossimo ad un circuito aperto, quindi il
circuito perde la retroazione e ci si avvicina alla situazione di a.o. ad anello
aperto: guadagno pari ad Ad .
Ci ricordiamo per che quando si usa un amplificatore operazionale ad anello
aperto, di fatto la dinamica dingresso risulta praticamente nulla e lamplificatore esce di linearit, portandosi in saturazione.
86
Si potrebbe pensare di ovviare al problema mandando allingresso dellintegratore solo segnali a valor medio nullo. Di fatto per sono sufficienti le correnti
di polarizzazione e la tensione di offset, tutti parametri in continua, a portare il
circuito alla saturazione.
Lintegratore per un circuito molto utile, dunque necessario trovare il
modo di superare le limitazioni del circuito. Esistono due possibilit, presentate
nei prossimi paragrafi.
Reset periodico
Se il sistema deve funzionare solo per un tempo limitato, possibile azzerare
periodicamente luscita del circuito, facendolo lavorare solo per un periodo di
tempo tale da rendere trascurabile il contributo dellintegrale della corrente di
polarizzazione. In pratica si aggiunge un interruttore elettronico che cortocircuita il condensatore quando lintegratore non in uso. Allinizio del periodo di
integrazione si apre linterruttore e lo si richiude al termine in modo da ripartire sempre dalle stesse condizioni iniziali. Questa tecnica viene spesso adottata
nella realizzazione di voltmetri a rampa.
Integratore con perdite
Se il sistema deve simulare il comportamento di un integratore in un campo di
frequenze limitato che non includa la continua, possibile modificare il circuito
in modo che esso abbia un guadagno in continua finito (fig. 2.5).
R2
R1
vu
ve
87
R2 /(sC)
R2
1
=
=
sC
R2 + 1/(sC)
1 + sR2 C
Vu
Z2
R2
1
=
=
Vi
Z1
R1 1 + sR2 C
0 dB
f2
2.1.2
Derivatore
88
C
vu
ve
Vu
Z2
R2
sR2 C
1
=
=
=
;
fp =
Vi
Z1
1/(sC) + R1
1 + sR1 C
2R1 C
Anche questo circuito pu essere visto come un filtro e sar quindi ripreso
nel capitolo sui filtri. Per la stabilit occorre calcolare il nuovo :
=
1 + sR1 C
1 + s (R1 + R2 ) C
89
|A |
0 dB
f0
Figura 2.8: Caratteristica ideale del derivatore.
In questo caso la rete di reazione introduce una coppia polo-zero e quindi
riduce, come gi asserito, i problemi di instabilit.
90
|A| , ||
|A|
0 dB
f
||
|A|
f1
f0
0 dB
f1
f0
Figura 2.9: Diagrammi di Bode dei blocchi A e (sopra), del guadagno danello
(sotto) per un derivatore.
91
R2
R1
C
vu
ve
92
2.1.3
Sommatore invertente
R3
v1
R1
vu
v2
R3
R1
vu
v1
Figura 2.12: Schema circuitale del sommatore invertente con una tensione su un
solo terminale di ingresso.
Consideriamo solo il generatore di segnale V1 acceso, e gli altri spenti (fig.
2.12). Vediamo che da un lato il morsetto non invertente sempre collegato allo
0V , ma di conseguenza anche il morsetto non invertente si trova a 0V virtuale.
Dal momento che solo R1 ha il proprio generatore attivo, si pu dire che R3 sia
collegata a 0 V su entrambi i terminali, quindi in essa non vi sar caduta di
93
R2
R2
V1
V2
R1
R3
2.2
Amplificatore differenziale
Abbiamo fatto le somme (invertite) ma.. possiamo anche fare generiche combinazioni lineari di un certo numero di segnali? Vorremmo, ad esempio, avere
unuscita con la forma:
Vu = K(V1 V2 )
R2
V2
R1
R2
R1
vu
v2
v1
V2
Vu = V1
R3 + R4
R1
R1
V+ = V1
R2
R2
R4
R2
R1
R2
1+
=
=
R1
R1
R3 + R4
R1 R1 + R2
R1 + R2
95
R2
R1
vu
v2
v1
R3
R4
I1 =
R1
R4 + R3
R4 + R3 R1
La tensione di uscita, Vu , sar:
96
R2
R1
vu
vC
R3
R4
Vu =
R4
VC I2 R2
R4 + R3
VC =
R3 + R4
R1 R3 + R4
R4
R2 R3
=
1
VC
R3 + R4
R1 R4
Vu =
VC
R3 + R4
R1 R4
2.3
97
Rf
RN
Vu
RP1
VP1
RP2
VP2
RP3
VP3
Figura 2.16: Sommatore non invertente.
Vu |VP =
1
Rf
RP2 //RP3
1+
VP1
RN
RP1 + RP2 //RP3
Rf
RN
RP
VP1
RP1
2.4
Sommatore generalizzato
RN1
VN1
RNn
VNn
Vu
RP1
VP1
RPp
VPp
Figura 2.17: Sommatore generalizzato.
Considerando un sistema con n ingressi sul lato invertente e p ingressi sul
lato non invertente, possibile ricavare le equazioni di funzionamento con la
sovrapposizione degli effetti.
Per quanto riguarda il guadagno riferito agli ingressi posti sul lato invertente
delloperazionale, si ha:
Vu |VN =
i
Rf
VNi
RNi
mentre per gli ingressi posti sul lato non invertente ci si pu ricondurre al
caso visto nella sezione 2.3 considerando per RN :
RN = RN1 //RN2 // . . . //RNn
Complessivamente, lespressione della funzione di trasferimento sar:
99
Vu = (AN + 1)
p
n
X
X
Rf
RP
VPj
VNi
RPj
RNi
i=1
j=1
p
X
j=1
KPj VPj
n
X
i=1
KNi VNi
AN =
ma, chiamando AP =
piamo che
Pp
i=1
X
Rf
KNi
=
RN
i=1
100
2.5
2.5.1
Amplificatori da strumentazione
Introduzione
Ci siamo gi occupati della topologia circuitale chiamata con il nome di amplificatore differenziale: un amplificatore in grado di realizzare la funzione di
trasferimento 2.1.
Vu
= K(V1 V2 )
Vi
(2.1)
2.5.2
Compatibilit elettromagnetica
2.5.3
Amplificatori da strumentazione
Per i motivi espressi sopra (e anche per altre applicazioni) sono nati degli amplificatori differenziali ad alte prestazioni. Questi amplificatori vanno sotto il
nome di amplificatore da strumentazione. Analizziamo come tale amplificatore
migliori le caratteristiche del semplice amplificatore differenziale (fig.2.18).
Come stato spiegato nel capitolo relativo a questo circuito, dal confronto
della funzione di trasferimento con la 2.1 si ottiene che per avere unamplificazione differenziale pari a K, si deve imporre la 2.2, in cui la prima relazione
permette di avere guadagno K, mentre le altre due permettono di minimizzare
il contributo della corrente di polarizzazione dellingresso delloperazionale.
R2 /R1 = R4 /R3 = K
R2 = R4
(2.2)
R1 = R3
Ma quali problemi ha questo circuito? Il principale limpedenza di ingresso:
infatti limpedenza vista dal morsetto invertente pari a R1 , mentre quella vista
102
V2
R1
R2
Vu
+
V1
R3
R4
K1 = 1 +
R1 + Req2
R3 + R4 + Req1
K2 =
103
V1 V2
(Ra + R + Rb )
(2.3)
R
Combinando le funzione di trasferimento dello stadio finale e lespressione
delluscita differenziale dei preamplificatori 2.3, si trova il legame complessivo
che lega lingresso e luscita del sistema. Inoltre sono sempre considerate valide
le ipotesi di ottimizzazione delloffset e CMRR 2.2.
Vu1 Vu2 =
R4
R2
=
R1
R3
Vu = (Vu1 Vu2 )
R2
Ra + R + Rb R2
=
(V1 V2 )
R1
R
R1
Ad =
Ra + R + Rb R2
R
R1
104
(2.4)
V2
V2
R1
R2
Vu
V1
V1
R3
R4
Figura 2.19: Schema dellalmplificatore che impiega dei voltage follower come
buffer.
V2
Vu2
R1
R2
Rb
V1
Ra
Vu1
R3
R4
105
Vu
Allora lamplificazione differenziale del sistema Ad (R) funzione di R e quindi facilmente regolabile. Tuttavia questa valida configurazione ulteriormente
migliorabile con lintroduzione di due ingressi ausiliari.
Amplificatore da strumentazione completo
+
R1
R2
SEN SE
V2
Rb
R
Ra
Vu
V1
R3
R4
REF
106
SEN SE
V2
Vu
R
V1
VREF
Figura 2.22: Simbolo dellamplificatore da strumentazione.
SEN SE
V2
Vu
Vu
R
V1
inamp
amp classe B
Figura 2.23: Sistema di amplificazione composto da un amplificatore da strumentazione e uno di potenza. Per ridurre le distorsioni si utilizza la retroazione
collegando il terminale di uscita di potenza con il SENSE dellin-amp.
ferenziale) collegata tra i suoi stessi terminali di uscita e invertente, le distorsioni
dellamplificatore di potenza si ritroverebbero sulluscita del sistema.
Se invece di collegare la resistenza di retroazione R2 sulluscita Vu la su collega su Vu (2.23, uscita dellamplificatore di potenza, si ottiene che concettualmente lamplificatore differenziale e quello di potenza diventano un solo blocco
modellabile come un solo operazionale. Quindi lanalisi del modello risultante
(analogo a quello di un amplificatore differenziale) descritto da unequazione
che lega direttamente le tensioni provenienti dagli stadi di preamplificazione e
luscita di sistema.
Vu = K(V1 V2 )
107
R2 Ra + R + Rb
(V1 V2 ) + VREF
R1
R
Considerazioni conclusive
Lamplificatore da strumentazione viene realizzato integrando gli operazionali e
le resistenze nello stesso package, lasciando raggiungibili dallesterno i terminali
di alimentazione, ingressi, uscite, resistenza R, riferimento e retroazione.
Infine il nome di amplificatore da strumentazione deriva dal fatto che trova
largo impiego in tutti i sistemi di misura o di amplificazione di segnali provenienti da trasduttori che richiedano unelevata reiezione del rumore (o della
componente di segnale)di modo comune.
Un esempio di integrato di questo tipo lINA114, in-amp generico che pu
fornire un guadagno 1 < G < 104 , presenta CM RR = 115 dB @G = 1000. La
regolazione del guadagno semplicemente calcolabile dalla formula che stata
ricavata precedentemente (eq.2.4).
G=1+
50 k
R
108
2.5.4
Esiste unaltra configurazione in grado di funzionare come amplificatore da strumentazione, basata su due soli amplificatori operazionali. Vedremo che questa configurazione ha prestazioni inferiori a quella presentata sopra, ma la sua
maggiore semplicit porta a sceglierla in diverse occasioni.
Lo schema iniziale visibile in figura 2.24 Ricaviamo quali sono le condizioni
R4
VREF
R3
R1
V2
R2
Vu1
V1
Vu
+ VREF
Vu = V1 1 +
R1
R3
R1
R3 R1
R2
R4 R2
R2
=
+
R1
R1
R3 R1
R3 = R2
I
R5
R4
VREF
R3
R1
V2
R2
Vu1
V1
Vu
(V1 V2 )
R5
VREF
R2
R1
V2
R2
Vu1
V1
Vu
In conclusione, anche questo circuito permette di modificare il guadagno differenziale agendo su una sola resistenza. La limitazione pi grossa di questo
sistema risiede nel comportamento in frequenza: i due segnali di ingresso sono applicati in punti del circuito che presentano un cammino elettrico diverso
rispetto alluscita. Infatti il segnale V2 viene elaborato da due amplificatori operazionali, mentre V1 viene applicato al secondo e confrontato con luscita del
primo. Questo causa dei problemi in alta frequenza, quando lo sfasamento operato dal primo operazionale rispetto al comportamento in continua non pi
trascurabile. Questa soluzione utilizzata solo per segnali a bassa frequenza.
2.6
Amplificatori audio
Tutti gli utilizzi studiati finora dellamplificatore operazionale (tranne il derivatore) prevedono che la banda passante del circuito comprenda la continua.
Esistono per molte applicazioni in cui non richiesto amplificare la continua, anzi opportuno eliminare la componente continua del segnale dingresso,
che potrebbe causare limitazioni nella dinamica di ingresso/uscita del circuito.
In generale si chiamano amplificatori audio quei circuiti che lavorano su una
banda di frequenze che non include la continua ma non cos ampia da essere
classificata radiofrequenza. La banda audio nominale comprende le frequenze
tra 20 Hz e 20 kHz, se si intende riprodurre musica ad alta fedelt, da 300 Hz a
3200 Hz se si vuole gestire un segnale telefonico, ma le tecniche e gli schemi possono essere utilizzati anche per segnali a frequenza pi alta o pi bassa rispetto
a questi limiti, con i dovuti aggiustamenti delle costanti di tempo.
Leliminazione della continua si ottiene come gi fatto in corsi precedenti
per i circuiti amplificatori a singolo transistor, ma occorre prestare attenzione ad alcune regole base, che verranno illustrate nel seguito lavorando su un
amplificatore non invertente per banda audio.
C2
C1
R1
R2
Vu
+
Vi
C3
R3
111
112
R2 = 100 k
R1 = 10 k
R3 = 100 k
Con questa selezione il guadagno nominale in banda vale 11, comunque allinterno delle specifiche.
Occorre ora assegnare un valore ai condensatori. Poich C2 sar dimensionato per intervenire a frequenze molto pi alte di C3 e C1 , possiamo considerare separatamente i suoi effetti, sostituendo gli altri condensatori con dei
cortocircuiti.
La funzione di trasferimento in alta frequenza ha la seguente espressione:
Vu
R1 + R2 s(R1 //R2 )C2 + 1
=
Vi
R1
sR2 C2 + 1
da cui la frequenza del polo :
fp2 =
1
1
= C2 =
= 80 pF
2R2 C2
2 20 kHz 100 k
1
2R1 C1
1
2R3 C3
Ora dobbiamo decidere quale polo piazzare al limite inferiore della banda
passante dellamplificatore: laltro polo sar posizionato una decade pi sotto
in modo da non aumentare la pendenza della caratteristica intorno al limite
113
inferiore della banda e quindi non alterare il valore della frequenza a 3 dB.
Dato che la resistenza R3 pi grossa di R1 , conviene assegnarla al polo a
frequenza pi bassa, in modo da ridurre il valore del condensatore associato.
Possiamo quindi scrivere:
1
= 800 nF
2 20 Hz 10 k
1
C3 =
= 800 nF
2 2 Hz 100 k
Quindi C1 e C3 saranno due condensatori uguali di valore normalizzato pari
a 820 nF.
A questo punto possiamo ricalcolare le frequenze dei poli con i valori normalizzati dei condensatori, aggiungere le frequenze degli zeri e disegnare il
diagramma di Bode della funzione di trasferimento:
C1 =
fz1 = 1.8 Hz; fp3 = 1.9 Hz; fp1 = 19 Hz; fp2 = 23 kHz; fz2 = 260 kHz.
Vu
Vi
20.8 dB
0 dB
10 Hz
fz1
fp3
100 Hz
1 kHz
10 kHz
fp1
fp2
100 kHz
fz2
2.7
114
Vu
4V
3V
2V
1V
1V
2V
3V
Vi
R2
VAL
R1
Vu
Vi
R3
VAL
R2
R2
3.5 V
= 3.5 V =
=
= 0.7
R4
R4
5V
Laltra condizione :
1+
R2
=4
R1 //R4
AV Vof f
4 1 mV
=
= 4 M
Iof f
1 nA
Fissiamo allora R2 = 100 k. Questo porta a R4 = 143 k (valore che compare nella serie E96). Sostituendo i valori trovati nellespressione contente R1
si ottiene R1 = 43.5 k. Il valore normalizzato pi vicino nella serie E96
R1 = 43.2 k. Rimane da calcolare R3 che pari al parallelo delle altre tre
resistenze. Il calcolo porta a R3 = 24.9 k, che esiste nella serie E96.
Esempio 5. Si realizzi un amplificatore invertente per un segnale in banda audio
(da 20 Hz a 20 kHz) con AV = 10 10% e VAL = 5 V. Si utilizzi un amplificatore
operazionale LM324 e resistenze normalizzate della serie E12.
116
C2
R2
R1
C1
Vu
Vi
VAL
R3
R4
C3
R4
= 1.75 V
R3 + R4
Da cui R3 /R4 = 1.86. Per minimizzare gli offset il parallelo di queste resistenze
deve essere pari alla resistenza vista dal morsetto invertente in continua. Dato che il condensatore C1 esclude in continua il contributo di R1 , si ha che
R3 //R4 = R2 .
Il guadagno in banda vale AV = R2 /R1 . Per dimensionare R2 si possono
fare le solite considerazioni sugli offset, verificando dal data sheet i parame117
1 2 mV
ADC Vof f
=
= 400 k
Iof f
5 nA
1
1
= C2 =
= 204 pF
2R2 C2
239 k 20 kHz
fp1 =
1
1
= C1 =
= 2.04 F
2R1 C1
23.9 k 20 Hz
1
2(R3 //R4 )C3
Possiamo imporre fp3 = 2.5 Hz. In questo modo un eventuale rumore a 100 Hz
sullalimentazione sar riportato in uscita attenuato di circa 20 dB nonostante
lamplificazione che abbiamo considerato sopra. Facendo i conti si ottiene C3 =
51 F. Il valore normalizzato pi prossimo C3 = 47 F. Si pu utilizzare un
condensatore elettrolitico, in quanto la tensione ai capi ha sempre lo stesso
segno.
118
Capitolo 3
Filtri attivi
Indice
3.1
3.2
3.3
3.4
3.5
121
122
123
124
125
126
128
. 128
. 130
. 131
. 132
. 133
133
. 134
. 140
. 143
147
. 148
. 148
. 149
. 150
. 152
159
. 159
. 161
. 163
. 164
. 165
. 166
. 168
. 169
.
.
.
.
.
119
telecomunicazioni. La realizzazione di filtri pu essere effettuata con molte tecniche diverse, a seconda del campo di frequenza ed in generale delle caratteristiche
e specifiche del sistema di cui il filtro deve fare parte. Le tecniche di realizzazione possono prevedere luso di soli componenti passivi, oppure di componenti
attivi e passivi, di sistemi campionati, di sistemi numerici. In questo capitolo
ci si limita allo studio dei filtri attivi, cio dei filtri costituiti da componenti
passivi (resistenze e condensatori) e da amplificatori operazionali. Rispetto ai
filtri che impiegano solo componenti passivi, i filtri attivi hanno il sostanziale
vantaggio di non richiedere luso di induttanze, che sono, tra i componenti passivi, quelli pi problematici da realizzare, soprattutto per applicazioni in bassa
frequenza, in quanto difficilmente miniaturizzabili, imprecise, pesanti e gravate
da molti parametri parassiti. Tali componenti nei filtri attivi sono sostituiti da
amplificatori operazionali (componenti attivi quasi ideali). A bassa frequenza
le induttanze trovano ormai impiego solo quando necessario filtrare segnali
ad alta potenza. possibile progettare filtri che approssimino, con una data
tolleranza, qualunque funzione di trasferimento fisicamente realizzabile. Le tecniche di progettazione risultano per di complessit non affrontabile in un corso
generale di elettronica applicata. Inoltre esistono ormai sistemi di CAD per la
progettazione di filtri che rendono obsolete le tecniche di progettazione classiche
per filtri generici. Ci si limiter di conseguenza allo studio dei soli filtri notevoli:
passa basso, passa alto, passa banda, elimina banda e giratori (o passatutto,
che cambiano solo la fase). Per ognuno di questi filtri esiste una funzione di
trasferimento ideale, detta funzione a gradino, riportata, per i primi quattro
tipi elencati, in figura 3.1. Ogni filtro notevole definisce un campo di frequenze
in cui il segnale di ingresso passa inalterato attraverso il filtro ed un campo di
frequenze per cui il filtro non trasmette il segnale in uscita. Tali campi sono
denominati rispettivamente banda passante e banda attenuata del filtro.
120
Funzioni di trasferimento del tipo riportato in figura 3.1 non sono fisicamente realizzabili, occorre dunque effettuare delle approssimazioni in modo da
esprimere tali funzioni nella forma:
H(s) =
N (s)
D(s)
3.1
I filtri attivi del primo ordine possono essere realizzati a partire dalla generalizzazione dello stadio amplificatore invertente ad amplificatore operazionale.
Abbiamo gi studiato questa configurazione nel capitolo precedente (in realt
abbiamo gi studiato, senza chiamarli cos, quasi tutti i filtri del primo ordine).
121
3.1.1
Integratore
3.1.2
Passa-basso
R2
1 + sR2 C
Vu
R2
1
=
Ve
R1 1 + sR2 C
Questa funzione di trasferimento pu essere ricondotta ad un formato standard (anche detto forma canonica), relativo ad un filtro con guadagno unitario
in banda passante e con frequenza di taglio unitaria, modificando opportunamente lespressione per tenere conto di guadagno reale e frequenza di taglio
reale. Il diagramma di Bode della funzione di trasferimento standard di un filtro
passa basso del primo ordine riportato in figura 3.6
dB |H|
0
0
H
-22.5
-10
-45
-67.5
-20
0.1
f/f0
-90
10
0.01
0.1
10 f/f0 100
Figura 3.6: Funzione di trasferimento standard di un filtro passa basso del primo
ordine
123
1
1 + j ff0
R2
1
e H0 =
2R2 C
R1
Di conseguenza, sostituendo nel circuito base di figura 3.2 a Z2 un condensatore con in parallelo una resistenza e a Z1 una resistenza, si ottiene una funzione
di trasferimento di tipo passa basso di cui possibile controllare facilmente i
parametri dimensionando opportunamente i componenti. Nel filtro passa basso
del primo ordine si hanno due parametri su cui giocare: H0 e f0 .
3.1.3
Derivatore e passa-alto
Si consideri nuovamente il circuito dellintegratore e si scambino tra loro resistenza e condensatore. Si ottiene il circuito di figura 3.7.
sR1 C + 1 Vu
sR2 C
=
,
sC
Ve
sR1 C + 1
124
dB
j ff0
1 + j ff0
90
H
67.5
-10
45
|H|
22.5
-20
0.1
f/f0
10
0
0.01
0.1
10 f/f0 100
3.1.4
Passa-banda
125
j ff1
1+
j ff1
1
1 + j ff2
90
H
-10
-20
0.1
10
f/f0
-90
100
0.1
10
f/f0 100
3.1.5
Rotatore di fase
I filtri trattati in precedenza modificano sia il modulo, sia la fase della tensione
di uscita in funzione della frequenza. Esiste unaltra funzione di trasferimento
126
notevole del primo ordine che non ha effetti sullampiezza del segnale ma solo
sulla fase. Il circuito che la realizza riportato in figura 3.12.
0
H
-45
dB |H|
0
-90
-10
-135
-20
0.1
f/f0
-180
10
0.01
0.1
10 f/f0 100
1
sR1 C + 1
R2
1 sR1 C
R2
1
) Ve
= Ve
(1 +
1 + sR1 C
R2
R2
1 + sR1 C
H(jf ) =
1 j ff0
1+
j ff0
127
, f0 =
1
2R1 C
3.2
Lo studio dei filtri del II ordine verr affrontato in due fasi: per ogni tipo di
filtro si esaminer la forma standard assunta dalla corrispondente funzione di
trasferimento ed il significato dei parametri in gioco. In seguito si studieranno
dei circuiti in grado di realizzare il filtro.
3.2.1
Passa-basso
Nel dominio della frequenza, un filtro passa basso del secondo ordine ha una
funzione di trasferimento data da
H(jf ) = H0lp Hlp
dove H0lp il guadagno in continua e Hlp la funzione di trasferimento
standard a guadagno unitario, definita come:
f
1
Hlp j
= 2
f0
f
f0 + Qj ff0 + 1
Questa espressione, nel dominio della frequenza, ha una formulazione equivalente nel dominio della trasformata di Laplace:
Hlp (s) =
s2
02
+ 20 s + 02
oppure
Hlp (s) =
s2 +
02
0
Qs
+ 02
128
Nel seguito saranno presentati i grafici degli andamenti normalizzati dei filtri.
Per disegnarli ci si rif allespressione in f /f0 . Poich per nei corsi di elettronica
si lavora spesso nel dominio delle pulsazioni , risulta pi agevole ora utilizzare
lultima espressione vista sopra, riportata nel dominio di Fourier:
Hlp (j) =
( 2 )
02
+ j Q0 + 02
|H|
H
Q
-90
-40
-80
-180
0.01
0.1
10 f/f 100
0
0.01
0.1
10 f/f 100
0
Per Q alti, la funzione ha valore superiore agli asintoti in tale punto. Occorre
dunque aspettarsi che la funzione, almeno per un certo campo di valori di Q,
abbia un massimo nellintorno di 0 . Si pu verificare questo derivando Hlp e
studiando gli attraversamenti per lo zero delladerivata. Si ottiene che effettivamente la funzione ha un massimo se Q > 2/2. La posizione del picco
in:
129
pk
r
1
= 0 1
2Q2
Q
|Hlp |max = q
1
1 4Q
2
Per valori alti di Q la posizione del picco tende a coincidere con 0 ed il suo
valore tende a Q.
Fra i filtri che non presentano picco, il filtro con Q = 2/2 quello che passa
pi rapidamente dallasintoto a 0 dB allasintoto a 40 dB/decade. La risposta
in frequenza di tale filtro detta risposta massimamente piatta o risposta alla
Butterworth.
3.2.2
Passa-alto
Hhp (s) =
s2
s2
+ (0 /Q)s + 0 2
Si osserva che il denominatore uguale a quello del filtro passa-basso, perch caratteristico di tutte le funzioni del II ordine. Il numeratore definisce
uno zero doppio in continua. Una propriet interessante di questa funzione di
trasferimento che pu essere ricavata dalla funzione passa-basso mediante un
cambio di variabile: se si esegue una trasformazione s 1/s e si ricava la funzione di trasferimento nella nuova variabile 1/s, dalla Hlp ci si riconduce alla
Hhp . La funzione di trasferimento del filtro passa-alto pu essere vista su di un
diagramma di Bode come la funzione del corrispondente filtro passa-basso ribaltata rispetto al punto = 0 . Questa osservazione pu essere sfruttata anche
in fase di sintesi del filtro.
dB
180
|H|
Q
Q
90
-40
-80
0.01
0.1
0
0.01
10 f/f 100
0
0.1
10 f/f 100
0
Figura 3.15: Funzione di trasferimento standard del filtro passa-alto del II ordine
in funzione di Q
Con riferimento alla figura 3.15, le caratteristiche della funzione sono dunque:
per frequenze alte la funzione di trasferimento asintotica allasse a 0 dB.
130
per frequenze basse ha per asintoto una retta con pendenza di 40 dB/dec.
che incrocia lasse a 0 dB nel punto = 0
Analogamente a quanto studiato per il filtro passa-basso, se Q < 2/2 la funzione non
tendente a infinito,
ha picchi e raggiunge il valore massimo per
se Q > 2/2 la funzione ha un picco. Il filtro con Q = 2/2 caratterizzato
dalla massima rapidit di passaggio tra banda passante e banda attenuata senza
presentare picchi in banda passante (risposta passa-alto alla Butterworth).
3.2.3
Passa-banda
Hbp (s) =
+90
0
dB |H|
(0 /Q)s
s2 + (0 /Q)s + 0 2
H
Q
-20
0
Q
-40
-60
0.01
-90
0.1
10 f/f 100
0
0.01
0.1
10 f/f 100
0
a 3 dB, cio lampiezza della banda di frequenza per cui la curva di risposta
del filtro si mantiene al di sopra della retta a 3 dB. Dallintersezione delle due
curve si individuano due frequenze: fL limite inferiore della banda passante, fH
limite superiore
della banda passante; analiticamente, se si risolve lequazione
|Hbp (j)| = 2/2 si ha che:
r
fL
1
1
= 1+
f0
4Q2
2Q
r
1
1
fH
= 1+
+
2
f0
4Q
2Q
Da queste due espressioni si ottiene anche che:
p
f0 = fL fH
3.2.4
Elimina-banda
Hn (s) =
0 2 + s2
s2 + Q0 s + 0 2
dB |H|
0
90
-20
Q
-40
0.1
-90
0.01
f/f0 10
0.1
10 f/f 100
0
3.2.5
s2
s2 +
0
Qs
0
Qs
+ 0 2
+ 0 2
Come per i filtri del primo ordine, al numeratore si hanno zeri a destra.
evidente che il numeratore e il denominatore sono complessi coniugati, per cui
se si fa il rapporto tra i moduli si ottiene sempre 1. La rotazione di fase la
somma di quella dovuta al polo del II ordine (180 ) e quella dovuta allo zero a
destra del II ordine, per un totale di (360 ), come evidenziato in figura 3.18
0
-180
-360
0.01
0.1
10 f/f 100
0
Figura 3.18: Fase della funzione di trasferimento standard del filtro giratore del
II ordine in funzione di Q
3.3
3.3.1
Y2
Y1
Y3
VX
Ve
Y4
Vu
Vu
Y4
Vx = Vu 1 +
Y3
Sostituendo questa espressione nella prima, si ricava lespressione della funzione di trasferimento:
Vu
Y1 Y3
=
Ve
Y4 (Y1 + Y2 + Y3 ) + Y1 Y3
Verranno analizzate nel seguito le configurazioni Sallen-Key passa-basso e
passa-alto.
Sallen-Key passa-basso
Per ottenere una funzione di trasferimento passa-basso occorre che il numeratore
sia di grado 0 e il denominatore sia di secondo grado. Analizzando la funzione di
trasferimento generica ricavata sopra, si vede che si ottiene un passa-basso se Y1
e Y3 sono resistenze e Y2 e Y4 sono condensatori. Si usa denominare Y3 = 1/R,
Y1 = 1/mR, Y4 = C, Y2 = nC. Lo schema elettrico riportato in figura 3.20.
nC
mR
Ve
R
VX
Vu
Vu
135
Q=
1
1
1
=
= C =
mnRC
mnR0
2 n22 k f0
1
1
mn
n
=
= 2 = C =
=
= 904 pF
m+1
2
4Qf0 R
4 2 22 k 2 kHz
Non essendo 904 pF un valore normalizzato secondo la serie E12, si sceglie quello pi vicino C = 1 nF, approssimando per eccesso; a questo punto
possibile ricavare anche la capacit del secondo condensatore nC.
n = 4Q2 = nC = 4Q2 C = 16 nF 18 nF
136
Una volta che sia n che C sono fissati a partire dai valori iniziali di m e R,
si procede con una seconda iterazione per determinare i valori definitivi di m e
R assumendo fissati quelli di n e C.
n = 18;
Q=
n
mn
2
m + 1 = 0 = m = 2
= 2 = m2
m+1
Q2
Questo risultato si ottiene risolvendo lequazione di secondo grado e considerando come valida la sola radice positiva che ha un senso fisico. Per quanto
riguarda R si utilizza laltra relazione di progetto.
R=
= 13.3 k = m R = 26.6 k 27 k
2f0 mnC
Si osservi che il valore della resistenza R non ha subito una grande variazione
rispetto al valore scelto inizialmente mentre m raddoppiato. Per riassumere,
il processo utilizzato per il progetto del circuito composto da due iterazioni.
1. Fissati dei valori casuali delle resistenze, sensati rispetto alle caratteristiche dellamplificatore operazionale, si calcolano i parametri capacitivi,
ossia n e C;
2. A partire dai valori capacitivi determinati nella prima fase, si ricalcolano
i parametri m e R, completando il progetto.
Sallen-Key passa-alto
Per ottenere una funzione di tipo passa-alto occorre avere numeratore e denominatore della funzione di trasferimento entrambi del secondordine. Esaminando
la funzione generica, si vede che si pu ottenere questo risultato se si sostituiscono Y1 e Y3 con condensatori e i restanti componenti con resistenze. Lo schema
relativo riportato in figura 3.21.
C
Ve
R nC
VX
mR
Vu
Vu
RA
Y1
Ve
Y2
Y3
Y4
RB
K
Vu
Vu/K
Vu/K
K=1+RB /RA
Vu
Comparando questa espressione con quella della funzione passa-basso standard del secondordine, si ha:
138
RA
nC
mR
Ve
RB
R
VX
Vu/K
Vu
2
Vu
= H0 Hlp = H0 2 00
Ve
s + Q s + 02
con
H0 = K; f0 =
1
mn
; Q=
2 mnRC
m + 1 + (1 K)mn
139
3.3.2
Y1
Ve Y4
Y2
Y3
Y5
Vx
Vu
140
C2
R5
C3
R1
Ve
R4
Vu
sC3 /R1
Vu
=
Ve
1/R5 (1/R1 + sC2 + sC3 + 1/R4 ) + s2 C2 C3
che semplificata diventa:
sC3 R4 R5
Vu
= 2
Ve
s C2 C3 R1 R4 R5 + sR1 R4 (C2 + C3 ) + R1 + R4
Si ricava lespressione di f0 , di Q e di H0 .
1
p
2 C2 C3 R5 (R1 k R4 )
p
C2 C3 R5 (R1 k R4 )
Q=
(R1 k R4 )(C2 + C3 )
f0 =
C3 R5
(C2 + C3 )R1
La resistenza R4 potrebbe in realt essere eliminata, visto che se R4 fosse
infinita, il filtro sarebbe lo stesso un passa-banda. Eliminando R4 e ponendo
C3 = C2 = C le formule si semplificano notevolmente:
H0 =
2C R5 R1
r
1
R5
Q=
2
R1
f0 =
R5
2R1
Come si pu notare, leliminazione di R4 crea un problema in quanto lamplificazione in banda passante risulta legata a Q dalla relazione:
H0 =
H0 = 2Q2
Per cui in filtri con Q elevato la dinamica di ingresso risulta notevolmente
ridotta. In questo caso opportuno reintrodurre R4 , la cui funzione proprio
quella di partitore in ingresso insieme ad R1 .
Nella versione senza R4 questa configurazione permette di realizzare filtri
passa-banda con solo quattro componenti passivi, cio con un livello di complessit paragonabile a quello della configurazione Sallen-Key per i filtri passa-basso
e passa-alto.
141
R2
R1
Ve
C5
R3
C4
Vu
2 C4 C5 R2 R3
r
C4
R1
Q=
R2 R3
(R2 + R3 )[R2 k R3 + R1 ] C5
f0 =
H0 =
R2
R1
1
2RC
R1
R + 2R1
H0 =
R
R1
142
3.3.3
I filtri del secondo ordine incontrati sin qui sono costituiti da circuiti relativamente semplici che arrivano al loro scopo con un minimo di componenti.
Tuttavia, la semplicit non si ottiene senza sacrificare qualcosa e questi circuiti, bench godano di larga diffusione, sono spesso difficili da accordare e in
alcuni casi sono troppo sensibili alle non idealit dei componenti, in particolare
al prodotto banda-guadagno degli amplificatori operazionali, che limitano il Q
ottenibile. Inoltre la riduzione del numero di componenti, soprattutto operazionali, era una preoccupazione quando questi dispositivi erano costosi. Ora i costi
sono scesi drasticamente e questi dispositivi hanno un prezzo competitivo con
quello dei componenti passivi. Si possono inoltre integrare diversi amplificatori
in un unico chip, assieme ad alcuni componenti passivi, riducendo lingombro a
quello di un filtro con un solo operazionale.
Si pone quindi la domanda se la versatilit e le prestazioni dei filtri possano
essere migliorati inserendo pi componenti attivi. La risposta data dai filtri
ad amplificatori operazionali multipli del tipo a variabili di stato e biquadratici
che inoltre possono fornire pi di una risposta simultaneamente e sono pi facili
da accordare e meno sensibili alle non idealit dei componenti.
Filtri a variabili di stato
Il filtro a variabili di stato stato progettato a partire dalla teoria dei controlli
automatici. Fornisce contemporaneamente unuscita passa-alto, una passa-basso
e una passa-banda. il concetto che sta dietro questi circuiti semplice: prendendo
un blocco passa-alto con una funzione di trasferimento del tipo:
F (s) =
s2
s2 + (0 /Q)s + 02
1
A1
s
V0 = VA
1
A0
s2
VA A1
VA
= A2 VA = Vi
2 A0
s
s
Il prodotto A2 VA solo funzione dellingresso del sistema Vi , quindi possibile ricavare la funzione di trasferimento VA /Vi .
143
Vi
A0
A1
V0
V1
VA A2
1
A2
VA
B0
B1
B2
VLP
VBP
VHP
Figura 3.27: Schema a blocchi del filtro di secondo ordine a variabili di stato.
144
A2 s2 + A1 s + A0
VA
s2
= Vi =
=
(3.1)
2
2
s
Vi
A2 s + A1 s + A0
Si osserva facilmente che le tensioni di uscita etichettate con i pedici dei tipi
di filtri elementari sono funzione di VA e quindi le loro funzioni di trasferimento
si ricavano in modo semplice dalla equazione 3.1.
VA
B2 s2
A2 s2 + A1 s + A0
B1 s
=
A2 s2 + A1 s + A0
B0
=
A2 s2 + A1 s + A0
VHP =
VBP
VLP
Questo diagramma a blocchi pu essere realizzato in pratica con degli amplificatori operazionali configurati come sommatore o integratore. Una realizzazione pratica visibile in figura 3.28.
R4
R5
R3
C1
R6
C2
R7
Ve
VHP
R1
VLP
R2
VBP
1
VHP
sC1 R6
1
VBP
sC2 R7
Sostituendo nella prima equazione si ottiene:
VLP =
R5
VHP
=
Ve
R3
R4 R6 R7 C1 C2 2
s
R5
R5
R5
+
R4 R7 C2 1 +
R4 R6 R7 C1 C2 2
R3
R4
s +
R2
R5
1+
R5
R1
145
s+1
R5
R3
p
R5 /R4
1
f0 =
2 R6 R7 C1 C2
p
(1 + R2 /R1 ) (R5 R6 C1 )/(R4 R7 C2 )
Q=
1 + R5 /R3 + R5 /R4
R4
R3
1 + R2 /R1
1 + R3 /R4 + R3 /R5
1
2RC
1 + R2 /R1
3
Esistono dei circuiti integrati che hanno allinterno da una a quattro celle
di questo tipo, che includono gli operazionali e i condensatori degli integratori.
Utilizzando alcune resistenze esterne di precisione e collegando opportunamente
tra loro i piedini degli integrati possibile configurarli in modo da ottenere filtri
di tipo e ordine desiderato.
Q=
Cella biquadratica
Noto anche come filtro risonante o filtro di Tow-Thomas, il filtro biquadratico
della figura 3.29 consiste in due integratori e in un terzo amplificatore operazionale invertente ad amplificazione unitaria il cui scopo di invertire la polarit
.
Nel caso in cui riuscissimo a realizzare uno degli integratori di tipo non invertente, lamplificatore invertente non servirebbe pi e il circuito sarebbe quindi
realizzato con solo due amplificatori operazionali. Realizzare un integratore non
invertente non per semplice e ci sono molti problemi di stabilit , quindi la
cella biquadratica si realizza con tutti e tre gli stadi descritti. Per analizzare
il circuito si osserva che lamplificatore operazionale pi a sinistra pu essere
considerato come un integratore di tre segnali distinti in ingresso: Ve ,VLP e
VBP . Quindi:
VBP =
1
1
1
Ve
VLP
VBP
sR1 C1
sR5 C1
sR2 C1
Inoltre si ha che:
146
C1
R1
R5
C2
R2
R3
R4
R3
Ve
VBP
-VLP
VLP
VLP =
1
VBP
sC2 R4
2 R4 R5 C1 C2
s
R22 C1
Q=
R4 R5 C2
f0 =
H0BP =
H0LP =
R2
R1
R5
R1
3.4
Tutti i filtri di ordine superiore al secondo possono essere realizzati come cascata
di celle del secondo ordine: un qualunque polinomio in s pu essere composto
nel prodotto di una serie di radici reali o complesse coniugate. Le radici reali
generano celle del primo ordine, le radici complesse coniugate generano celle
147
del secondo ordine. Esistono per dei metodi di realizzazione dei filtri di ordine
superiore al secondo che, in certi casi, generano filtri migliori di quelli che si
otterrebbero operando la scomposizione.
3.4.1
Maschera di progetto
|H|
fs
f
fc
Figura 3.30: Maschera di progetto
3.4.2
Risposte standard
Butterworth di ordine N
I filtri di Butterworth sono caratterizzati dal seguente andamento del modulo
della funzione di trasferimento:
|H| = r
1+
1
f
fc
2n
148
Chebyshev di ordine N
Questo filtro prevede che si rilassi la condizione di piattezza in banda passante e
si definisca il valore massimo delle oscillazioni in banda passante. Ammettendo
un certo ripple in banda passante si ha il vantaggio di una pi ripida transizione
del filtro nel passaggio alla banda attenuata, a parit di grado del polinomio e
quindi di complessit del filtro. fc la frequenza di spigolo, cio la frequenza in
cui il filtro esce per la prima volta dal limite di ondulazione fissato per la banda
passante. I dati di progetto per filtri di Chebishev con 1dB di ondulazione
in banda sono riportati in tab. 3.3, landamento del modulo della funzione di
trasferimento riportato nelle figg. 3.38, 3.39 e 3.40. I dati relativi a filtri con
0.5dB di ondulazione in banda invece sono riportati in tab. 3.4. Per landamento
del modulo in banda passante sufficiente scalare opportunamente lasse y delle
figg. 3.38 e 3.39, landamento in banda attenuata invece visibile in fig. 3.41.
Filtri Ellittici
In questo caso si rilassa la condizione di banda attenuata, utilizzando una cascata di celle di tipo passa-basso ed elimina-banda. Questi filtri hanno una
transizione molto marcata tra banda passante e banda attenuata. Sono anche
chiamati filtri di Cauer.
Filtri di Bessel
I filtri di Bessel hanno prestazioni in modulo peggiori di quelle dei filtri di
Butterworth ma hanno la particolarit di mantenere un ritardo di fase lineare.
Questo permette di mantenere le relazioni di fase tra componenti del segnale a
frequenza diversa, e quindi non introducono distorsione di fase in segnali non
sinusoidali. I dati per il progetto di filtri di Bessel sono riportati in tab. 3.1,
landamento del modulo nelle figg. 3.34 e 3.35.
Comparazione tra i diversi tipi di filtro
Sul diagramma di Bode landamento asintotico del modulo della funzione di
trasferimento di tutti i filtri passa-basso di ordine n in banda attenuata rappresentato da una retta con pendenza 20ndB/decade. A seconda dei vincoli
posti per landamento in banda passante per la transizione tra banda passante
e banda attenuata avviene in modo diverso. A titolo di esempio, in fig. 10.12
sono riportate le caratteristiche di quattro filtri di ordine 5, tutti con identica
frequenza a 3dB, differenziati per il comportamento in banda passante. E
evidente come, rilassando i requisiti in banda passante, si abbia un pi rapido
passaggio in banda attenuata. La scelta di effettuare la comparazione mantenendo la stessa frequenza a 3dB puramente arbitraria: per effettuare una
comparazione corretta bisogna attenersi alle richieste riportate nella maschera
di progetto.
3.4.3
3.4.4
Un altro modo per realizzare filtri attivi progettare i filtri come se fossero filtri
passivi RLC, sostituendo le induttanze con dei componenti attivi. Si pu infatti
simulare il comportamento di uninduttanza con una coppia di operazionali. Ora
si vedr solo il caso di uninduttanza con un capo a massa.
Ix
Vx
Z1
Va1
A2
Z2
A1
Va2
Z5
Vx
Z3
Z4
Vx
150
componenti occorre inserire per ottenere lequivalente di uninduttanza, colleghiamo nel punto A un generatore di prova Vx e calcoliamo Ix in funzione di
Vx .
Ix =
Vx VA1
Z1
R1 R3 R5 C2
Vx
=s
= sL
Ix
R4
R3
1
1
= 2
s2 R2 R4 C1 C5
s D
Ve
Vu
Vu
R
C
Ve
R1
A2
C2
Vu
R3
A1
R4
R5
Vu = Vu 1 +
R5
Prendendo luscita su A2 dunque limpedenza bassa e si mantengono i
vantaggi di disaccoppiamento tra filtro e carico propri dei filtri attivi.
3.4.5
Le tabelle che seguono permetto il progetto di filtri passa-basso di ordine compreso tra 2 e 10, di Bessel, Butterworth, Chebyshev 1dB e Chebyshev 0.5dB.
n.
poli
2
3
4
5
6
7
8
9
10
cella 1
Q
f0
0.577
I ord.
0.522
I ord.
0.510
I ord.
0.506
I ord.
0.504
1.732
2.322
3.023
3.647
4.336
4.972
5.655
6.297
6.976
cella 2
Q
f0
0.691
0.806
0.564
0.611
0.532
0.560
0.520
0.538
2.542
3.389
3.778
4.567
5.066
5.825
6.371
7.112
cella 3
Q
f0
0.917
1.023
0.661
0.711
0.589
0.620
4.261
5.149
5.379
6.210
6.607
7.405
cella 4
Q
f0
1.126
1.226
0.760
0.810
cella 5
Q
f0
6.050
6.959
7.056 1.322 7.877
7.914 1.415 8.800
152
n.
poli
2
3
4
5
6
7
8
9
10
cella 1
Q
f0
0.7071
I ordine
0.5412
I ordine
0.5176
I ordine
0.5098
I ordine
0.5037
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
cella 2
Q
f0
1.0000
1.3066
0.6180
0.7071
0.5550
0.6013
0.5321
0.5612
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
cella 3
Q
f0
1.6180
1.9319
0.8019
0.9000
0.6527
0.7071
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
cella 4
Q
f0
2.2470
2.5629
1.0000
1.1013
cella 5
Q
f0
1.0000
1.0000
1.0000 2.8794 1.0000
1.0000 3.1962 1.0000
n.
poli
2
3
4
5
6
7
8
9
10
cella 1
Q
f0
0.9565
I ordine
0.7845
I ordine
0.7609
I ordine
0.7530
I ordine
0.7495
1.0500
0.4942
0.5286
0.2895
0.3531
0.2054
0.2651
0.1593
0.2121
cella 2
Q
f0
2.0177
3.5590
1.3988
2.1980
2.6169
1.9564
1.2600
1.8645
0.9971
0.9932
0.6552
0.7468
0.4801
0.5838
0.3773
0.4761
cella 3
Q
f0
5.5565
8.0037
3.1559
4.2661
5.5266
3.5605
cella 4
Q
f0
cella 5
Q
f0
0.9941
0.9954
0.8084 10.8987 0.9963
0.8506 14.2406 0.9971
0.6622 5.5266 0.8806 18.0287 0.9976
0.7215 6.9367 0.9025 22.2628 0.9980
Tabella 3.3: Filtri di Chebyshev con 1dB di ripple in banda passante, normalizzati in modo da avere attenuazione pari allestremo inferiore della banda di
oscillazione per f = 1
n.
poli
2
3
4
5
6
7
8
9
10
cella 1
Q
f0
0.8637
I ordine
0.7051
I ordine
0.6836
I ordine
0.6766
I ordine
0.6734
1.2313
0.6265
0.5970
0.3623
0.3962
0.2562
0.2967
0.1984
0.2372
cella 2
Q
f0
1.7062
2.9406
1.1778
1.8104
1.0916
1.6107
1.0604
1.5347
1.0689
1.0313
0.6905
0.7681
0.5039
0.5989
0.3954
0.4878
cella 3
Q
f0
4.5450
6.5128
2.5755
3.4657
2.2131
2.8913
cella 4
Q
f0
cella 5
Q
f0
1.0177
1.0114
0.8227 8.8418 1.0080
0.8610 11.5308 1.0059
0.6727 4.4780 0.8885 14.5794 1.0046
0.7293 5.6114 0.9087 17.9872 1.0037
Tabella 3.4: Filtri di Chebyshev con 0.5dB di ripple in banda passante, normalizzati in modo da avere attenuazione pari allestremo inferiore della banda di
oscillazione per f = 1
153
0
dB
7
6
5
4
-1
-2
0.1
0.5
0
dB
4
3
-10
2
7
10
-20
-30
-40
-50
5
154
10
0
dB
4 5
10
-1
-2
-3
0.1
0.5
0
dB
-20
-40
-60
-80
4
10
10
155
1
dB
10
2
3
-1
0.1
0.5
1
dB
8
0
5
-1
0.1
0.5
156
0
dB
-20
2
-40
-60
-80
10
10
0
dB
-20
2
-40
-60
-80
10
10
157
0
dB
-40
ss
Be
rw
el
tte
5d
0.
1d
th
or
he
he
ys
ys
eb
eb
Bu
Ch
Ch
-80
-120
0.1
10
158
3.5
3.5.1
Principio di funzionamento
Q = C(V2 V1 )
159
3.5.2
Integratore
dove
f0 =
C1
1
fclk C1 =
fclk
2C2
2C2
Si nota che il valore di f0 dipende dal rapporto delle due capacit . Il fatto
di avere un rapporto fra condensatori molto importante: infatti le capacit
integrate che si riescono a costruire non sono molto precise, in particolare si
hanno variazioni anche da una realizzazione allaltra del circuito integrato, a
161
C=
F
2RC
2R 1 103
Se si usa per R un valore compreso tra 10 k e 100 k, si dovrebbe utilizzare un condensatore dellordine dei nF, ma condensatori di questo ordine di
grandezza sono difficilmente integrabili. Usando invece la tecnica delle capacit commutate la frequenza di guadagno unitario dipende non pi da un valore
assoluto di capacit ma da un rapporto, quindi, se si usa per fclk = 100 kHz, si
ottiene:
f0 = 1 103 Hz =
C1
1
C1
1
100 103 Hz
2
C2
C2
16
ovvero si riesce a realizzare un integratore equivalente a quello RC, con due
condensatori di valore molto pi basso, ad esempio C1 = 1 pF, C2 = 16 pF.
Altri integratori, cio con diverse frequenze di taglio, possono essere realizzati
semplicemente variando la frequenza fclk . La frequenza caratteristica del filtro
proporzionale alla frequenza di temporizzazione fclk , rendendo i filtri a capacit commutate intrinsecamente di tipo programmabile. Uno stesso circuito
pu dunque presentare frequenza di guadagno unitario diversa a seconda della
frequenza con cui commutano gli interruttori; sfruttando questa caratteristica,
in commercio sono dunque presenti filtri universali che hanno una frequenza
di taglio programmabile ad un valore pari, per esempio, ad 1/100 della frequenza di clock. Ovviamente il campo di variazione della frequenza di clock non
illimitato, esiste per unampia banda di frequenza in cui possibile utilizzare il circuito in modi diversi, semplicemente variando la fclk . I limiti sono
sostanzialmente due:
f0 = 1 103 Hz =
3.5.3
La realizzazione di un circuito a capacit commutate su singolo chip di silicio viene effettuata impiegando componenti non ideali, che presentano cio dei
parametri parassiti che possono influire, anche con una certa importanza, sul
comportamento del dispositivo, introducendo alcuni importanti limiti di funzionamento. Gli elementi da considerare sono: gli interruttori, realizzati come gi
visto con dei transistor MOS; gli amplificatori operazionali; i condensatori. Per
conoscere il limite superiore alla frequenza di clock applicabile al circuito si deve
analizzare il comportamento in alta frequenza di tutti gli elementi. Per quanto
riguarda linterruttore, esso presenta una resistenza ron il cui valore tipico
di 1 k. Utilizzando tale interruttore con una capacit commutata il cui valore
tipico di 10 pF, si ha un circuito equivalente del tipo riportato in figura 3.47.
CVC1
I
T T =
= 1 102 s
C1
I
3.5.4
3.5.5
3.5.6
Comportamento in frequenza
167
In caso il segnale o il rumore presenti allingresso del filtro abbiano componenti in alta frequenza, consigliabile inserire, a monte del filtro a capacit
commutate, un filtro passa-basso tempo-continuo. Tale filtro sar normalmente
molto semplice, ad esempio un gruppo RC. Molti filtri a capacit commutate recenti integrano un filtro di questo tipo in ingresso. Qualora poi non siano
tollerabili le componeti in alta frequenza generate dal filtro per effetto del campionamento, un altro semplice gruppo RC posto in uscita pu normalmente
eliminare il problema.
3.5.7
La cella biquadratica qui analizzata viene realizzata con solo due amplificatori
operazionali a dispetto di quanto succedeva nel caso visto nel capitolo precedente dove ne erano necessari tre. Questo dovuto al fatto che possibile costruire
un integratore non invertente con un unico operazionale. Occorre ribadire che
non tutte le soluzioni circuitali valide utilizzando resistenze e condensatori sono
direttamente convertibili in circuiti a capacit commutate. Infatti, se la resistenza non si trova tra due punti di bassa impedenza, la sostituzione con una
capacit commutata pi complessa e non viene trattata in questo corso.
Il circuito del filtro riportato in figura 3.53. Il primo stadio un filtro del
primo ordine che agisce sulla somma dei segnali Ve e VL P , mentre il secondo
stadio lavora da integratore non invertente.
VLP
= HLP
Ve
con f0 =
1 C1
fclk
2 C2
Q=
C1
C3
Uno degli impieghi tipici delle capacit commutate, come facilmente intuibile da quanto detto fino ad ora, proprio quello di generare filtri universali.
La cella base utilizzata non normalmente quella biquadratica, ma una configurazione pi complessa che permette limplementazione di tutte le funzioni di
trasferimento standard (passa basso, passa alto, passa banda, ecc), derivata dal
filtro a variabili di stato. I filtri universali si programmano generalmente connettendo opportunamente dei piedini di ingresso/uscita e tarando le caratteristiche
del filtro mediante resistenze di precisione esterne. Luso di resistenze per la
taratura del filtro non in contrasto con la teoria delle capacit commutate. Infatti, se internamente ad un circuito integrato difficile realizzare resistenze di
precisione, tali componenti sono invece reperibili a basso costo come componenti
discreti.
3.5.8
Approfondimenti
169
Capitolo 4
Amplificatore logaritmico . . . . . . . . . . . . . .
4.1.1 Eliminazione della dipendenza da . . . . . . . . .
4.1.2 Riduzione della dipendenza dalla temperatura . . .
4.1.3 Disaccoppiamento delle impedenze . . . . . . . . .
4.1.4 Esempio pratico di progetto . . . . . . . . . . . . .
4.2 Raddrizzatore a singola semionda (diodo ideale) .
4.2.1 Prima ipotesi . . . . . . . . . . . . . . . . . . . . .
4.2.2 Circuito corretto . . . . . . . . . . . . . . . . . . .
4.2.3 Traslazione della caratteristica . . . . . . . . . . .
4.3 Raddrizzatore a doppia semionda . . . . . . . . . .
4.3.1 Raddrizzatore a doppia semionda generalizzato . .
4.3.2 Esempio di Progetto . . . . . . . . . . . . . . . . .
4.3.3 Comportamento in frequenza . . . . . . . . . . . .
4.3.4 Scambio dei diodi . . . . . . . . . . . . . . . . . .
170
171
172
173
173
178
. 179
. 180
. 182
183
. 187
. 191
. 192
. 192
.
.
.
.
circuiti analizzati in questo capitolo impiegano elementi non lineari (diodi e transistori) nella rete di retroazione, sebbene gli amplificatori operazionali operino in regime lineare e quindi continuino a valere le due equazioni
costitutive della.o. ideale (vd = 0 e i+ = i = 0). Quando un operazionale funziona in modo lineare la f.d.t. del sistema determinata dalla rete di retroazione,
quindi se si introducono elementi non lineari si possono ottenere caratteristiche
Vu /Vi non lineari.
4.1
Amplificatore logaritmico
ID
Vi
R
VD
Vu
ID = IS eVD /(VT ) 1 IS eVD /(VT )
Quindi luscita proporzionale al logaritmo naturale della tensione di ingresso: lamplificatore ha funzione di trasferimento con andamento logaritmico.
4.1.1
171
T1
Vi
R
Vu
Vi
T2
R
Vu
Vu
Vu = VT ln
4.1.2
Vi
R IS
Sfruttando le propriet matematiche del calcolo del logaritmo si pu eliminare la dipendenza della caratteristica dalla IS introducendo un transistore
supplementare collegato ad una sorgente di corrente.
Dato che la differenza di logaritmi pari al logaritmo del rapporto degli
argomenti, si pu ottenere la semplificazione di termini uguali nel rapporto se
si utilizza un collegamento appropriato.
In riferimento allo schema di figura 4.3, si pu scrivere una equazione alla maglia nella quale compaiono le due tensioni tra base ed emettitore (ad andamento
logaritmico) e la tensione Vu di uscita.
172
Vu = Vu + VBE2
I0
IS2
I0
Vi
+ VT ln
= VT ln
RIS1
IS2
R0
R0
4.1.3
Vu = VT 1 +
R1 k R3
R VAL
R3
4.1.4
VAL
T1
Vi
R0
T2
I0
R
R4
Vu
VREF
R3
R2
R1
Vi
R I0
necessario dimensionare i parametri del circuito precedentemente presentato e la prima scelta da fare quella del punto centrale della transcaratteristica,
ossia il punto di lavoro del sistema nel senso un po diverso da quello dei sistemi
lineari. Trattandosi di un amplificatore logaritmico, il punto di lavoro si impone
attraverso i parametri contenuti nellargomento del logaritmo.
Deriva termica
Il punto pi importante da considerare proprio quello in cui la deriva termica si
annulla: esiste un punto della caratteristica nel quale si ha la minima variazione
delluscita al variare della temperatura. Poich la dipendenza dalla temperatura
rappresentata dalla tensione VT , il punto a deriva nulla quello in cui il
logaritmo si annulla, ossia in cui largomento ha valore unitario.
Vi
V+
Vi
V+
= ln
=
= 0
=1
VT
R I0
VT
R I0
174
10 V
Vu
8V
6V
4V
2V
0V
0.1 V
1V
10 V
Vi
Vu q
VT ln[Vi /(R I0 )]
10 V
= 83.518
26 103 V ln(0.1 V/10 V)
mentre ponendo R I0 = 1 V si ha q = 5 V.
Esistono quindi molte possibilit di ottenere la stessa funzione di trasferimento globale, ma qual la migliore?
Se analizziamo le due soluzioni trovate sopra al variare della temperatura,
scopriamo che il comportamento nei due casi diverso. In figura 4.6 sono riportate le curve ottenute a 0 C in verde, a 25 C in blu e a 50 C in rosso, a
175
10 V
Vu
8V
10 V
Vu
8V
6V
6V
4V
4V
2V
2V
0V
0.1 V
1V
10 V
Vi 0 V
0.1 V
1V
10 V
Vi
Figura 4.6: Effetto della temperatura sulla caratteristica per le due soluzioni
proposte.
sinistra per R I0 = 10 V, a destra per R I0 = 1 V. Si vede chiaramente che la
seconda soluzione migliore della prima in quanto il massimo scostamento dalla
curva blu decisamente pi contenuto. In pratica la scelta migliore consiste nel
piazzare il punto a deriva termica nulla al centro della caratteristica, cio in:
Vi =
Questo equivale a imporre:
p
ViM AX ViM IN
R I0 =
Scelta della resistenza R
p
ViM AX ViM IN
ViM IN
Iof f
Ib +
R
2
176
0.1 V
= 167 k
0.6 A
Impostiamo allora R = 15 k.
Corrente I0
Dalle condizioni viste sopra per la deriva termica possiamo fissare il valore di
I0 :
1V
= 67 A
15 k
Per generare tale corrente nel modo pi semplice possibile si ricorre al
collegamento di una resistenza R0 tra il collettore di T2 e lalimentazione VAL .
Possiamo considerare semplicemente I0 = VAL /R0 in quanto la tensione
sul collettore di T2 sempre molto prossima a 0 V (per la precisione pari a
VBE1 + VBE2 ). Allora possiamo imporre:
I0 =
R0 =
15 V
= 225 k
67 A
9V
15 k = 12.3 k
10 V + 1 V
Allora R4 = 10 k rispetta le condizioni imposte anche tenendo conto della
tolleranza della resistenza.
R4 <
Tensione di riferimento
Sappiamo che la nostra scelta del punto a deriva termica nulla richiede una
traslazione della caratteristica di 5 V (termine q calcolato sopra). Si ha quindi:
q = VREF
177
R2
= 5V
R3
2 102
3 102
4 102
4.2
178
Vu
Figura 4.8: Segnale prodotto dal raddizzatore a singola semionda (in blu) a
partire da una tensione sinusoidale (in rosso).
Non bisogna confondere questo circuito con quelli utilizzati in ambito di
potenza, cio con segnali ad elevata tensione e/o corrente. Il circuito che analizzeremo ora non trasferisce potenza dal segnale dingresso al carico, i suoi usi
sono nel campo dei sistemi di misura o di elaborazione del segnale. Lobiettivo
ottenere un segnale raddrizzato non affetto dallerrore dovuto alla tensione di
soglia dei diodi al silicio.
Vu
Vi
R1
R2
VD
ID
Vu
4.2.1
Prima ipotesi
179
R2
Vi V
R1
Vu
5
Vi
10
10
5
10
Figura 4.10: Transcaratteristica del circuito di fig. 4.9. In rosso la caratteristica
desiderata.
Per Vi < 0 il comportamento ancora pi problematico! Infatti se il diodo
non lascia passare corrente in R2 , elimina anche la retroazione dellamplificatore
operazionale, per cui Vu satura alla massima tensione duscita delloperazionale.
Questo spiega landamento della figura 4.10 per tensioni di ingresso negative.
Si potrebbe pensare di eliminare la dipendenza delluscita dalla V semplicemente prelevando il segnale dallanodo (Vu ) invece che dal catodo del diodo.
Infatti la caduta di tensione sulla resistenza R2 (lineare) viene prelevata cos
com senza sommare la caduta di tensione del diodo (non lineare). Rimane il
problema della mancanza di retroazione per tensioni di ingresso negative, che
fa s che con tensioni negative lingresso delloperazionale non sia pi a massa
virtuale. Si ottiene quindi una caratteristica di uscita molto diversa da quella
desiderata anche su Vu (fig. 4.11).
4.2.2
Circuito corretto
180
2 Vu
Vi
10
10
2
4
6
8
10
181
Vu
R2
D2
D1
RL
Vi
R1
4.2.3
Per ottenere leffetto desiderato necessario introdurre una tensione aggiuntiva VREF da sovrapporre allingresso invertente delloperazionale mediante R3
(fig.4.14).
Luscita Vu nulla se D2 conduce tutta la corrente proveniente dagli ingressi
. Viceversa Vu negativa se la resistenza R2 attraversata da corrente proveniente da Vi e VREF , in questa situazione D1 polarizzato direttamente e D2
inversamente.
La corrente IR2 scorre su R2 se e solo se I2 > 0 (utilizzando la convenzione
del disegno). Questultima la somma delle correnti che scorrono su R1 e R3 ,
dal momento che lamplificatore operazionale in stato di linearit e quindi non
assorbe corrente in ingresso.
I1 + I3 > 0 =
VREF
Vi
+
>0
R1
R3
(4.2)
2 Vu
Vi
10
10
2
4
6
8
10
Vi
VREF
R1
=
= Vi = VP A = VREF
R1
R3
R3
R1
R3
R2
=
R1
VP A = VREF
Vu
Vi Vi >VP A
(4.3)
(4.4)
4.3
Vu
R2
D2
D1
RL
Vi
R1
VREF
R3
Figura 4.14: Variante del raddrizzatore a singola semionda con una tensione di
riferimento aggiuntiva.
Vu
1
VREF R
R3
Vi
R2
R1
R4
R4
Vi
R3
R5
R1
R1 R3
R5
Quando invece Vi < 0, D1 non conduce e dunque V1 = 0 V. Perci se V1
nulla allora Vu solo funzione dellingresso collegato a Vi tramite R5 .
Vi < 0 = V1 = 0 = Vu = Vi
184
R4
>0
R5
Vu
4
Vi
4
= 1 =
=2
(4.5)
Vi
R3 R1
R5
R3 R1
Vi >0
185
V1
R2
D2
R3
R4
D1
Vi
R1
R5
Figura 4.17: Schema circuitale del raddrizzatore a doppia semionda.
la scelta n 1 non del tutto insensata, per quanto raramente utilizzata
dal momento che essa ottimizza gli effetti degli offset sulluscita seppur
riducendo la dinamica del sistema: se serve un sistema preciso, estremamente insensibile alle tensioni e correnti di offset, conviene impiegare
questa soluzione perch amplifica in misura minore le componenti di offset
del secondo amplificatore operazionale.
se si intende massimizzare la dinamica di ingresso, scelta piuttosto
comune, conviene adottare la seconda possibilit, ossia rendere unitario il
guadagno del primo amplificatore operazionale.
Il motivo illustrabile con questo esempio: impiegando la prima soluzione con
i parametri seguenti
VAL = 15 V
Vi = 10 V
R2
=2
R1
186
Vu
Vu
3
2
1
Vi
1
4.3.1
VR1
Vi
+
> 0 = V1 < 0
R1
R6
Vi > VR1
R1
= VP A = V1 < 0
R6
187
V1
R2
D2
R3
R4
D1
VR1
Vu
R6
Vi
R1
VR2
R5
R7
Vi > VP A = V1 =
VR1
Vi
+
R1
R6
R2
Vu
4
2
Vi
2
2
Figura 4.20: Traslazione dovuta a VR1 sulluscita di un raddrizzatore a doppia
semionda. In rosso: ramo positivo della caratteristica senza VR1
Contemporaneamente la VR1 ha anche un effetto su Vu quando non bloccata dal raddrizzatore (cio quando Vi > VP A ), quindi complessivamente questa
tensione di riferimento trasla la caratteristica elementare sia rispetto a Vi che
rispetto a Vu (traslazione obliqua, in termini geometrici). In fig. 4.20 si pu notare leffetto di traslazione della sola VR1 su un raddrizzatore a doppia semionda
con guadagno 3/2 per Vi < VP A e 1 per Vi > VP A , con VP A = 2 V.
188
R4
Vi < VP A = Vu = Vi
R5
R2 R4
R4
R2 R4
Vi > VP A = Vu = Vi
+ VR1
R1 R3
R5
R6 R3
(4.6)
(4.7)
R1
R6
Vu (Vi = VP A ) = VR1
R1 R4
R6 R5
Al variare di VR1 sia Vi che Vu subiscono delle variazioni come si era affermato
qualitativamente parlando di traslazione obliqua della caratteristica. Inoltre
molto importante notare che lo spostamento del punto angoloso P.A. avviene
lungo una retta con pendenza costante determinabile analiticamente.
R4
Vu (VP A )
=
Vi
R5
In effetti il P.A. corrisponde ad una tensione di ingresso tale da portare il
raddrizzatore a singola semionda nella situazione limite in cui la sua uscita V1
si annulli. Quando V1 = 0 allora luscita del sistema Vu dipende solo da Vi come
stato affermato precedentemente. Perci la Vu varia con VP A con landamento
del secondo stadio (amplificatore invertente).
Effetto della tensione VR2
In conclusione del paragrafo precedente stato dimostrato che la VR1 trasla
obliquamente la caratteristica Vu /Vi ; per poter traslare il punto angoloso in una
posizione qualsiasi del piano cartesiano necessario introdurre una ulteriore
tensione di riferimento VR2 .
La VR2 viene introdotta nel sistema a valle del raddrizzatore a singola semionda perch il suo effetto sulluscita non dipenda dal valore della Vi a differenza di quanto avviene per VR1 . Il contributo su Vu dovuto a VR2 pertanto sempre
presente e quindi consente di traslare verticalmente di un valore desiderato il
grafico della caratteristica.
In altre parole la prima tensione di riferimento trasla obliquamente la caratteristica e la seconda la trasla verticalmente. Leffetto di VR2 su Vu quello
tipico di un segnale di polarizzazione introdotto in un amplificatore invertente.
Vu |VR2 = VR2
R4
R7
Caratteristica complessiva
La caratteristica generica finale che tiene conto dei vari contributi portati dai
parametri di progetto del circuito riportata nello schema di figura 4.21.
Sono presenti ben pi gradi di libert rispetto ai circuiti precedenti, con la
possibilit di ottenere forme donda pi elaborate. Lo scopo di questo paragrafo
189
Vu
VR1 e VR2
No VR
VR1
VR2
Vi
2
Figura 4.21: Effetti singoli e combinati delle traslazioni introdotte da VR1 e VR2
sulla caratteristica del circuito di fig. 4.19.
di riassumere i parametri delle forme donda ottenibili con questo circuito. In
particolare si aggiunto anche il valore delluscita con ingresso nullo.
le coordinate del punto angoloso, limite tra la regione di funzionamento
come raddrizzatore e amplificatore non invertente del segnale di ingresso
Vi , dipendono dalle tensioni di riferimento.
Vi,P A = VR1
R1
R6
Vu,P A = VR1
R1 R4
R4
VR2
R6 R5
R7
lamplificazione del segnale a destra del punto angoloso dipende dai valori
delle resistenze R1 , R2 , R3 , R4 ed R5 ; pu essere positiva o negativa a
seconda dei valori di queste:
Vu
R4
R2 R4
+
Vu =
=
Vi
R1 R3
R5
Vi >VP A
lamplificazione del segnale a sinistra del punto angoloso dipende dai valori
delle resistenze R4 ed R5 e ha segno negativo perch coinvolto il solo
secondo stadio che un amplificatore invertente.
R4
V
u
=
Vu =
Vi
R5
Vi <VP A
190
4.3.2
Esempio di Progetto
Dimensionare il circuito raddrizzatore a doppia semionda che fornisca la transcaratteristica mostrata precedentemente (fig. 4.18), ipotizzando VAL = 15 V.
Dal grafico si possono facilmente ricavare le pendenze dei due segmenti corrispondenti alle amplificazioni degli stadi alle quali sono legati i rapporti delle
resistenze.
Vu =
R4
1V 4V
3
=
=
R5
2V 0V
2
Vu (Vi = 0) = VR2
Dal momento che necessaria una VR2 negativa, essa pu essere posta pari
alla tensione di alimentazione 15 V che disponibile da specifiche, dimensionando R4 e R7 in modo che, invece di amplificare, attenuino i 15 V portando
un contributo di 4 V richiesti sulluscita.
Vu |VR2 =VAL = 15 V
R4
R4
4
= 4 V =
=
R7
R7
15
Lamplificazione a destra del punto angoloso unitaria, pertanto ci si ritrova in una situazione analoga a quella incontrata nel corso del progetto del
raddrizzatore a singola semionda effettuato in precedenza. Supponendo di voler
massimizzare la dinamica di ingresso si impone guadagno unitario per il primo
stadio di amplificazione.
Vu+ =
4V 1V
=1
5V 2V
R4 R2
3
5
R4 R2
= 1 =
=
R3 R1
2
R3 R1
2
R2
R4
5
= 1 =
=
R1
R3
2
Lultimo parametro da stabilire VR1 e per fare ci si considera lascissa del
punto angoloso. Anche in questo caso la tensione di riferimento viene imposta
uguale a VAL e si determina il rapporto tra R1 e R6 che fissi la Vi,P A desiderata.
191
Vi,P A = VR1
R1
R1
R1
2
= VAL
= 2 V =
=
R6
R6
R6
15
Occorre fissare il valore assoluto di almeno due resistori e ricavare gli altri,
considerando le caratteristiche di corrente ed offset dellamplificatore operazionale utilizzato. Supponendo un amplificatore tipico e volenfo utilizzare solo componenti della serie E12, possiamo per esempio fissare R2 = 27 k ed R4 = 68 k.
Con questi valori si ricavano: R5 = 47 k, R3 = 27 k, R1 = 27 k, R6 = 220 k
ed R7 = 270 k.
4.3.3
Comportamento in frequenza
Si nota infine che il comportamento in frequenza del raddrizzatore a doppia semionda non particolarmente buono, il circuito utilizzabile solo per frequenze
molto al di sotto del prodotto banda guadagno degli amplificatori operazionali.
Questo perch il secondo operazionale somma il segnale proveniente direttamente dallingresso con il segnale alluscita del primo stadio, che per da questo
ritardato. Ad alta frequenza ci porta a delle significative distorsioni delluscita.
4.3.4
192
Capitolo 5
Amplificatore operazionale
fuori linearit
Indice
5.1
5.2
5.3
5.4
5.5
Comparatori di soglia . . . . . . . . . . . . . . . . .
5.1.1 Comparatore invertente . . . . . . . . . . . . . . .
5.1.2 Comparatore non invertente . . . . . . . . . . . . .
5.1.3 Comparatori e decisione binaria . . . . . . . . . . .
5.1.4 Sensibilit al rumore . . . . . . . . . . . . . . . . .
5.1.5 Comparatori con isteresi . . . . . . . . . . . . . . .
5.1.6 Realizzazione circuitale dei comparatori di tensione
Multivibratori astabili . . . . . . . . . . . . . . . .
5.2.1 Schema circuitale . . . . . . . . . . . . . . . . . . .
5.2.2 Analisi quantitativa . . . . . . . . . . . . . . . . .
Generatore di onda triangolare . . . . . . . . . . .
5.3.1 Analisi quantitativa . . . . . . . . . . . . . . . . .
5.3.2 Esempio teorico/pratico di progetto . . . . . . . .
Oscillatori sinusoidali . . . . . . . . . . . . . . . . .
5.4.1 Condizioni di Barkhausen . . . . . . . . . . . . . .
5.4.2 Realizzazione pratica . . . . . . . . . . . . . . . . .
5.4.3 Oscillatore a ponte di Wien . . . . . . . . . . . . .
5.4.4 Oscillatore a sfasamento . . . . . . . . . . . . . . .
5.4.5 Oscillatori a tre punti . . . . . . . . . . . . . . . .
5.4.6 Oscillatori al quarzo . . . . . . . . . . . . . . . . .
Voltage Controlled Oscillator (VCO) . . . . . . . .
5.5.1 Analisi del funzionamento . . . . . . . . . . . . . .
5.5.2 circuito alternativo . . . . . . . . . . . . . . . . . .
194
194
195
196
196
196
200
201
. 201
. 202
204
. 205
. 206
215
. 215
. 216
. 217
. 219
. 222
. 225
227
. 228
. 231
.
.
.
.
.
.
193
5.1
Comparatori di soglia
Vu
VOH
Vu
VR
Vi
Vi
VR
VOL
5.1.1
Comparatore invertente
194
con il simbolo VOL . Vice versa, quando vd positiva allora loperazionale satura
alla tensione massima di uscita VOH .
VOH vd > 0 = VR Vi > 0 = Vi < VR
Vu =
VOL vd < 0 = VR Vi < 0 = Vi > VR
Quando la Vi assume un valore analogo a VR , si pu approssimare landamento della transcaratteristica Vu (Vi ) con un segmento di retta verticale, dato
che la pendenza data dallamplificazione differenziale Ad .
Laggettivo invertente attribuito a questa configurazione deriva dal fatto
che: quando la tensione di ingresso superiore a quella di riferimento allora
luscita assume il valore Vu = VOL ; invece quando Vi < VR allora Vu = VOH . Il
segnale di ingresso collegato al morsetto invertente.
5.1.2
Se si scambiano tra loro il segnale di ingresso e la tensione di riferimento, collegando il primo sul terminale non invertente e la secondo sullaltro morsetto, si
ottiene un comparatore di soglia non invertente (fig. 5.2).
In questa configurazione il segnale differenziale che comanda luscita dato
dalla differenza vd = Vi VR e quindi luscita alta quando Vi superiore a VR .
VOH vd > 0 = Vi VR > 0 = Vi > VR
Vu =
VOL vd < 0 = Vi VR < 0 = Vi < VR
Vu
VOH
Vu
VR
VR
Vi
Vi
VOL
Figura 5.2: Schema circuitale del comparatore di soglia non invertente e relativa
transcaratteristica.
Le informazioni sulla dinamica di uscita di un certo amplificatore operazionale si possono ricavare dal suo datasheet. Infatti dispositivi realizzati con
tecnologie diverse possono avere differenze di dinamica sensibili, anche se in
linea di massima le due tensioni ottenute sono prossime a VAL .
195
5.1.3
5.1.4
Sensibilit al rumore
I comparatori analizzati nei paragrafi precedenti hanno il difetto di essere estremamente sensibili al rumore quando il livello del segnale di ingresso circa
uguale a quello di riferimento.
Tutti i segnali sono soggetti al rumore indotto dallalimentazione, dallagitazione termica o da disturbi elettromagnetici esterni. Il rumore modellizzabile
come un segnale dalle caratteristiche casuali che si sovrappone a quello utile.
Normalmente lampiezza del segnale di rumore molto ridotta: la probabilit
che si verifichi un impulso di rumore di ampiezza elevata remota. Quindi se il
segnale di ingresso ha un valore molto pi grande o molto pi piccolo di quello
di riferimento VR , improbabile che si verifichi una commutazione delluscita
dovuta al rumore sovrapposto a Vi .
Invece, se il segnale di ingresso ha un valore prossimo a quello di riferimento,
sufficiente una piccola tensione di rumore per portare il segnale totale di
ingresso oltre la soglia VR provocando una commutazione indesiderata perch
non dovuta a Vi (grafico superiore della figura 5.3).
Nel caso limite in cui Vi = VR tutte le commutazioni sono dovute al rumore
e quindi luscita Vu diventa funzione del rumore, rendendo casuale luscita del
sistema.
5.1.5
196
t
Comparatore con isteresi
Vi , Vu
t
Figura 5.3: Nei grafici: segnale ideale in ingresso in rosso e sommato a rumore in
verde; segnale duscita senza rumore in blu, con rumore in nero. Linee orizzontali
blu: tensioni di soglia
Comparatore invertente
Per avere unisteresi nel comportamento del circuito la commutazione deve avvenire per valori diversi di Vi a seconda di quale livello di uscita sia presente:
questo risultato pu essere ottenuto applicando una retroazione positiva al circuito, secondo lo schema rappresentato in figura 5.4. Il segnale di uscita viene
riportato allingresso sul terminale non invertente e perci viene sommato a Vi .
Poich loperazionale fuori linearit non valgono pi le solite condizioni di
funzionamento: V+ 6= V . Si aggiunge per unaltra informazione: la tensione
di uscita ha natura binaria, ossia pu assumere solo uno di due valori (VOL e
VOH ). Invece la resistenza di ingresso delloperazionale si pu sempre considerare
elevata, dunque si pu comunque trascurare la corrente entrante nei morsetti
delloperazionale.
Dallanalisi del circuito di figura 5.4 si pu determinare lespressione della
tensione al morsetto non invertente (V+ (Vu , VR )) e calcolare per quali valori
della tensione di ingresso Vi si raggiunga la commutazione, a seconda del valore
presente in uscita Vu .
V+ = VR
R1
R2
+ Vu
R1 + R2
R1 + R2
197
Vu
VOH
Vu
+
VS2
Vi
R1
VR
V+
VS1
Vi
R2
VOL
R1
R2
+ VOH
R1 + R2
R1 + R2
R2
R1
+ VOL
R1 + R2
R1 + R2
Si noti che VR non coincide con il valore medio di VS1 e VS2 e che VS1 > VS2 .
Due parametri importanti del sistema sono lampiezza dellisteresi VS1 VS2
e il suo valore medio.
VS1 VS2 = (VOH VOL )
R1
R1 + R2
VS1 + VS2
VOH + VOL
R2
R1
+
= VR
2
R1 + R2
2
R1 + R2
Nel caso in cui gli estremi della dinamica di uscita della.o. siano simmetrici
e quindi VOL e VOH siano uguali a meno del segno, si possono ricavare delle
espressioni semplificate sia per quanto riguarda lampiezza dellisteresi sia per
il valor medio.
VOH = VOL = VS1 VS2 = 2VOH
198
R1
R1 + R2
VS1 + VS2
R2
= VR
2
R1 + R2
Si cos dimostrato che listeresi non centrata su VR , a meno di VR nulla,
ossia che VR non il valore medio dellisteresi. Il valore medio sempre inferiore
in modulo a VR , se |VR | > 0.
VOH = VOL =
Vu
+
VS2
VR
R1
Vi
V+
VS1
Vi
R2
VOL
VS2 = VR
R1 + R2
R1
VOH
R2
R2
199
R1
(VOH VOL )
R2
R1
R1 + R2
VS1 + VS2
(VOH + VOL )
= VR
2
R2
2R2
Nel caso di dinamica di uscita simmetrica , cio VOL = VOH , si ottengono
espressioni semplificate dei due parametri.
VS1 VS2 = 2
R1
VOH
R2
VS1 + VS2
R1 + R2
= VR
2
R2
Anche nel caso del comparatore non invertente dunque il valor medio delle soglie non coincide con VR a meno che VR sia nulla. In questo comparatore il valor
medio delle soglie sempre in modulo maggiore della tensione di riferimento.
5.1.6
Sebbene qualunque amplificatore operazionale possa essere utilizzato come comparatore, possibile creare una versione circuitale dellamplificatore ottimizzata
per questo uso. In particolare interessa avere slew-rate elevato, bassi offset, ampia dinamica dingresso differenziale, elevata impedenza dingresso, basse correnti dingresso anche fuori dalla zona di funzionamento lineare. Molti amplificatori
operazionali costruiti per lavorare in linearit hanno dei diodi a protezione degli
ingressi che entrano in conduzione in caso di elevata tensione differenziale. Tali
circuiti creano problemi in quanto le correnti di ingresso diventano molto elevate
in situazioni che non si verificano nelluso lineare ma sono normali nelluso con
reazione positiva. Inoltre il condensatore di compensazione inutile nel caso dei
comparatori e limita fortemente lo slew-rate del circuito. Altra caratteristica
richiesta unelevata velocit di uscita dalla saturazione, cosa non garantita
dagli operazionali costruiti per lavorare in linearit.
Come gi ampiamente spiegato, luscita del comparatore di soglia digitale, assumendo solo due possibili valori. In molti casi, luscita del comparatore
deve essere collegata allingresso di una porta logica. Uno schema comune della
porzione di uscita di un comparatore di soglia riportato in figura 5.6, in cui
si hanno due terminali collegati al collettore ed allemettitore di un BJT che
sostituisce lo stadio di potenza di uscita delloperazionale. Lemettitore collegato ad un riferimento di tensione di valore prossimo alla VOL del circuito.
Dualmente, il collettore collegato a quella che si vuole che sia VOH mediante
la resistenza di pull-up del circuito (RP U ).
Questo transistore funziona da interruttore: se Ib 0, allora il BJT va in
stato di saturazione e VC VE (a meno di una piccola caduta di tensione, al
massimo nellordine dei 0.2 V). La tensione in uscita in questo stato VOL , dal
momento che la tensione di emettitore sar prossima a quella di collettore; se
Ib = 0, invece, il BJT va in stato di interdizione e la tensione di uscita sale a
VOH .
200
VH
RP U
Vu
Ib
VL
Figura 5.6: Modello circuitale della sola parte di uscita di un comparatore di
soglia open collector.
Questo tipo di uscita detta open collector. Nei capitoli dedicati ai transistor in commutazione e alle porte logiche studieremo pi approfonditamente
il comportamento di questo stadio.
5.2
Multivibratori astabili
5.2.1
Schema circuitale
Vu
VC
V+
R2
R1
Il fatto che Vu sia costante e pari a VOH dunque porta il condensatore a caricarsi fino a quando non viene raggiunto il livello di commutazione del comparatore VC = V+ = VS1 , ossia la tensione di soglia alta, che, appena raggiunta, far
commutare luscita del comparatore e del sistema da alta a bassa(Vu = VOL ).
Quando luscita diventa bassa, il condensatore inizia un nuovo transitorio
esponenziale in cui la nuova tensione di regime ora V = VOL . Il transitorio
esponenziale del condensatore tende a raggiungere questo nuovo livello, ma al
raggiungimento della soglia VS2 si ha una nuova commutazione del comparatore,
la cui uscita torna al livello VOH e il ciclo riprende dallinizio.
Complessivamente la tensione sul condensatore ha un andamento a dente di
sega (fig. 5.8) a causa del susseguirsi delle fasi di carica e scarica. La forma del
segnale Vu nel dominio del tempo unonda quadra.
Infine si osservi che il sistema non ha un ingresso: si tratta dunque di un
generatore e non di un blocco di elaborazione di segnale.
5.2.2
Analisi quantitativa
A partire dal calcolo della tensione sul condensatore vC (t), coerentemente con
il discorso precedente si considera t = 0 listante della seconda commutazione,
quella da livello basso a livello alto delluscita. Supponendo che le tensioni VOH
202
VC , Vu
VOH
VS1
t
VS2
VOL
Figura 5.8: Andamento delle tensioni Vu e VC rispettivamente in blu e rosso.
e VOL siano simmetriche, ovvero VOL = VOH , possiamo dire che il periodo del
multivibratore astabile il doppio di uno dei due semiperiodi del ciclo.
Dopo la commutazione le tensioni rilevanti sono: V = Vu = VOH , V0+ =
VS2 e limpedenza vista dalla capacit C semplicemente la resistenza R ad
essa in serie; quindi si utilizza la formula del transitorio della generica rete RC.
vC (t) = (V0+ V ) et/ + V
V0+ = VS2
= Req C = RC
V = VOH
VS1 VOH
= T = 2RC ln
VS2 VOH
VS1 VOH
VS2 VOH
Usando la propriet del logaritmo e osservando che numeratore e denominatore del suo argomento sono entrambi negativi, si ottiene lespressione operativa
di T .
VOH VS2
T = 2RC ln
VOH VS1
203
R1
R1
; VS2 = VOL
;
VOH = VOL
R1 + R2
R1 + R2
R1
R2
VOH VS1 = VOH 1
= VOH
R1 + R2
R1 + R2
2R1 + R2
R1
= VOH
VOH VS2 = VOH 1 +
R1 + R2
R1 + R2
2R1 + R2
V
OH
R1 + R2
= 2RC ln 2R1 + R2
= T = 2RC ln
R2
R2
VOH
R1 + R2
VS1 = VOH
Questultima espressione interessante perch ci dice che la frequenza dellonda quadra non dipende dal valore di VOH e VOL , purch tali tensioni siano simmetriche. Questo in pratica vuole dire che la frequenza slegata dalle
variazioni eventuali della tensione di alimentazione del circuito.
5.3
VQ
R1
R2
VT
Figura 5.10: Schema circuitale del generatore di onda triangolare, composto da
un integratore e un comparatore di soglia.
triangolare, ci si accorge che la funzione del gruppo R-C proprio quella di fare
lintegrale approssimato dellonda quadra. Infatti la funzione di trasferimento
tra Vu e VC
VC
1
=
Vu
1 + sRC
che approssima lintegrale (1/(sRC)) per alte frequenze. Lidea dunque di sostituire il gruppo R-C con un integratore, in modo da generare una vera onda
triangolare al posto della approssimazione a dente di sega. C un problema di
dettaglio, cio noi siamo capaci a progettare facilmente un integratore invertente, con funzione di trasferimento 1/(sRC), mentre molto pi complicato
realizzare un integratore non invertente, ma sufficiente sostituire un comparatore di soglia non invertente a quello invertente del circuito precedente per
ottenere il funzionamento corretto.
In conclusione, il circuito di un generatore donda triangolare (e quadra)
riportato in figura 5.10.
5.3.1
Analisi quantitativa
La figura 5.11 riporta landamento nel tempo delle forme donda alluscita del
comparatore di soglia e dellintegratore.
Allavanzare del tempo t il condensatore si carica e il suo terminale che non
collegato agli 0 V raggiunge il livello di tensione di soglia alto VS1 , dunque
il comparatore (non invertente) commuta da VOL a VOH . Allora lintegratore
invertente inizia a caricarsi linearmente con una tensione sempre pi negativa,
fino a raggiungere la tensione VS2 , che provoca la commutazione opposta. A
questo punto il processo ciclico riprende dallinizio. Anche in questo caso lanalisi
ha inizio dallandamento temporale della tensione sullelemento reattivo.
Z t
1
vQ (t)dt
vT (t) = vT (0)
RC 0
Per ricavare il periodo di oscillazione, concentriamoci sul tratto della caratteristica che inizia dalla commutazione che porta la tensione VQ , uscita del
comparatore di soglia, al livello VOH . Assumendo questo istante di tempo come
origine, si ottiene:
205
VOH
VT , VQ
VS1
t
VS2
VOL
Figura 5.11: Forme donda del generatore donda triangolare.
VOH
t
RC
Poniamo inoltre la condizione di valori simmetrici per luscita, cio VOL =
VOH ; in questo caso i due tratti in discesa e in salita saranno percorsi nello
stesso tempo, cio il duty-cycle delle due forme donda sar pari al 50%. Dopo
un tempo pari a T /2 viene raggiunta VS2 ; sostituendo ed invertendo la relazione
si ricava il periodo della forma donda.
vT (t) = VS1
VS2 = VS1
VOH T
VS1 VS2
= T = 2RC
RC 2
VOH
R1
R1
= T = 4RC
R2
R2
Da questo circuito base si possono, aggiungendo pochi componenti, ricavare varianti con alcune funzionalit aggiuntive, come illustrato nellesempio
seguente.
5.3.2
Circuito base
Progettare un generatore di onda triangolare che soddisfi le specifiche seguenti:
frequenza duscita f = 500 Hz;
ampiezza picco-picco dellonda triangolare VT pp = 8 V;
tensione di alimentazione dellamplificatore operazionale VAL = 15 V;
206
R1
R2
R1
= R2 = 3R1
R2
1
R1
= 2 ms = 4RC
f
R2
4
RC = RC = 1.5 ms
3
Per la scelta dei valori assoluti occorre tenere presente che R deve essere al
abbastanza alta, ma anche in questo caso non devessere troppo elevata. Quindi
una scelta sensata R = 100 k. Sono ovviamente ammissibili anche valori pi
bassi, ma questa scelta ci torner utile nelle versioni successive del circuito.
= 2 ms =
207
T = 2RC
VS1 VS2
VOH
= f =
VOH
2RC(VS1 VS2 )
V3 = VOH
xP1 + R3
xP1 + R3
= VOH
;
xP1 + R3 + (1 x)P1
P1 + R3
VT
VQ
R1
R2
P1
R
V3
R3
500 Hz
10
P1 + R3
9
10
Lapprossimazione finale permette di garantire un campo di frequenze di una
decade anche tenendo conto delle tolleranze delle resistenze.
Determinazione dei parametri di progetto I conti fatti sopra sono in realt approssimati: la tensione V3 cos calcolata la tensione a vuoto del partitore
costituito da (1 x)P1 e xP1 + R3 , non tiene cio conto della caduta dovuta alla
corrente che scorre in R. Bisognerebbe effettuare unanalisi pi accurata tenendo
conto della resistenza equivalente Thevenin del circuito. Il circuito equivalente
corretto per quanto riguarda lintegratore riportato in figura 5.13.
Req
R
C
Veq
VT
+
Figura 5.13: Circuito equivalente dellintegratore a seguito dellintroduzione di
P1 .
Si osserva che la resistenza Req in serie a R e quindi concorre a modificare
la frequenza duscita, che tra laltro non ha pi un andamento lineare in funzione della posizione del cursore del potenziometro. Per ovviare al problema, si
pu considerare Req un termine derrore e fare in modo che la sua influenza sul
comportamento del sistema sia trascurabile. Unaltra soluzione potrebbe consistere nellinserimento di un voltage follower tra il cursore del potenziometro ed
R ma il circuito diventerebbe pi complesso e costoso.
Calcoliamo quindi il valore di Req .
Req = Req (x) =
209
se P1 > R3
4
max Req =
P1 R3 se P1 R3
P1 + R3
inserendo la relazione gi trovata tra R3 e P1 , nel nostro caso si ha
max Req =
1
1
11
P1 P1
10
4
4
1
P1 5%R = P1 4 5 k = 20 k
4
In commercio si trovano potenziometri della serie E3 con valori 1; 2.2; 4.7
per decade. Nel nostro caso possiamo scegliere P1 = 10 k. Questo valore
soddisfa ampiamente la condizione sopra trovata e nel contempo non carica
eccessivamente luscita del comparatore di soglia.
=
Vof f set,T
VS1 + VS2
R1 + R2
=
= VREF
= VREF
2
R2
R1
4
1+
= VREF
R2
3
In corrispondenza del Vof f set,T massimo si deve avere la tensione di riferimento VREF massima e lo stesso discorso deve valere per il minimo, simmetrico
in questo caso specifico.
max Vof f set,T = 4 V =
4
max VREF = 4 V = max VREF = 3 V
3
210
P2
R5
R4
+VAL
VAL
VT
VQ
R1
R2
P1
R3
4
min VREF = 4 V = min VREF = 3 V
3
Nel nostro circuito la tensione VREF ricavata a partire dalle due tensioni di
alimentazione mediante il partitore costituito da P2 , R4 e R5 . Anche in questo
caso la tensione di riferimento sar funzione della posizione del cursore di P2 .
Poich le specifiche richiedono che le tensioni di riferimento massima e minima siano simmetriche, si avr R4 = R5 . La tensione di riferimento massima
corrisponder ad avere il cursore alla estrema destra in fig. 5.14. Essendo le due
tensioni di alimentazione simmetriche, facile capire che il punto centrale di P2
si trova a 0 V. Si pu allora affermare che la tensione di riferimento massima
corrisponde a:
max VREF =
max VREF
P2 /2
VAL
P2 /2 + R4
P2 /2
P2
1
=3 V=
(15 V) =
=
P2 /2 + R4
2
5
P2
1
1
1
R4 =
P2
= R4 = 2P2
5
2
5
2
211
P2
+ R4
2
Si possono scegliere i valori dalla serie E12 R4 18 k, e P2 = 10 k utilizzando quindi un potenziometro analogo a quello suggerito in precedenza per
P1 .
Generatore di onde triangolari a duty-cycle variabile
possibile ottenere un generatore di onde triangolari con duty-cycle regolabile
introducendo unulteriore modifica al circuito. Questa regolazione modifica i
tempi di salita e discesa del segnale triangolare, senza per modificarne il periodo
complessivo (cio mantenendo costante la frequenza).
Aggiungiamo allora una ultima specifica al nostro progetto, lasciando le altre
invariate:
Duty-cycle dellonda quadra regolabile tra DCmin = 25% e DCMAX =
75%.
Nel circuito trattato nella sezione precedente (fig. 5.12) si ha T1 = T2 = T2
cio abbiamo tempi di salita e discesa uguali.
Partendo dalla definizione del duty cycle DC, si nota che esso dipende dalla
durata del tempo di salita T1 , la quale a sua volta funzione di diverse grandezze.
DC =
T1
;
T
T1 =
VS1 VS2
RC; T2 = T T1
VOH
Come parametro libero rimasto R, ossia la resistenza di reazione dal comparatore di tensione verso lintegratore. Essa stabilisce quanta corrente circoli
nella reazione e quindi la costante di tempo dellintegratore. Ovviamente impiegando una sola resistenza per integrare due tensioni costanti ma simmetriche
non possibile avere pendenze diverse nei due semiperiodi.
Lidea alla base della variazione del duty cycle la seguente: bisogna impiegare una rete in grado di mandare al condensatore correnti diverse a seconda
del verso della corrente (entrante/uscente cio carica/scarica).
Per ottenere questo risultato bisogna sostituire la resistenza R con qualcosa
di pi complicato, per esempio utilizzando dei diodi come interruttori pilotati
dalla polarit della tensione duscita del comparatore di soglia.
P3
R6
D2
D1
212
VS1 VS2
C (Ra + Rb + 2 R6 )
VOH
T1
Ra + R6
=
T1 + T2
Ra + Rb + 2 R6
Inoltre Ra + Rb = P3 ; dal momento che con il cursore possibile modificare il valore di y, in questo modo si potr modificare la resistenza vista dal
condensatore nelle diverse situazioni, quindi regolare il duty cycle. La resistenza
R6 serve ad evitare che, nelle due posizioni estreme del potenziometro, in uno
dei semiperiodi luscita del comparatore di soglia sia in cortocircuito con lingresso invertente dellintegratore che ricordiamo essere a massa virutale. Tale
condizione porterebbe ad un funzionamento anomalo del sistema.
Introducendo P3 e il valore di Ra , si ottengono le espressioni finali:
VS1 VS2
C (P3 + 2 R6 )
VOH
T =
DC =
yP3 + R6
P3 + 2 R6
VS1 VS2
C 2R
VOH
VS1 VS2
C (P3 + 2R6 )
VOH
yP3 + R6
P3 + 2R6
Se il minimo del duty cycle deve essere 25%, dal momento che il minimo si
ottiene allestremo del potenziometro tale per cui y = 0, si ha una espressione
da cui ricavare R6 e da questa P3 .
213
P2
R5
R4
+VAL
VAL
VT
VQ
R1
R2
P1
P3
R6
D2
D1
R3
Figura 5.16: Generatore di onde triangolari con regolazione del duty cycle per
mezzo del potenziomentro P3 .
min DC = DC(y = 0) =
1
200 k
R6
=
= R6 =
= 50 k 47 k
P3 + 2R6
4
4
R6b
P3
R6a
D2
D1
Figura 5.17: Schema del sotto-circuito da sostituire alla resistenza R per ottenere
la regolazione del duty cycle con limiti asimmetrici.
A parte questa osservazione, le espressioni sono del tutto analoghe a quelle
appena affrontate ma con lintroduzione di un grado di libert in pi rispetto
allesempio pratico precedente.
Considerazioni Lanalisi che stata effettuata nei paragrafi precedenti approssimativa perch i diodi sono stati considerati ideali. Si potrebbero studiare
espressioni pi accurate che tengano conto della caduta di tensione V sui diodi quando si trovano in polarizzazione diretta. Il loro contributo trascurabile
quando il cursore di P1 sia in posizione elevata (frequenza alta), diventa sempre pi importante per valori di V3 via via pi bassi (la frequenza pi bassa
rispetto a quella del circuito senza regolazione del duty-cycle).
5.4
Oscillatori sinusoidali
5.4.1
Condizioni di Barkhausen
Lo schema della fig. 5.18 rappresenta un sistema lineare con retroazione positiva. Se in tale sistema viene iniettato un segnale sinusoidale, tale segnale viene
215
Ve
Vf
Vu
5.4.2
Realizzazione pratica
Per ottenere un generatore sinusoidale funzionante si applica la seguente strategia: sufficiente che si presenti un disturbo causale molto debole contenente la
frequenza che si vuole produrre per dare inizio al funzionamento (innesco delloscillazione). Tale frequenza deve essere amplificata notevolmente ed in modo
selettivo dal sistema con retroazione positiva (|T | > 1) fino a raggiungere un
livello soddisfacente; quando esso viene raggiunto il guadagno della retroazione
deve diventare unitario per mantenere stabile il segnale in uscita.
Per evitare fluttuazioni nel livello di segnale, occorre che (|T | < 1) nel caso
in cui il segnale assumesse per qualunque motivo un livello maggiore di quello
desiderato.
Allaccensione e per bassi livelli di segnale in uscita: |T | > 1;
Per lampiezza desiderata in uscita: |T | = 1, T = 0;
Per segnali di intensit eccessiva: |T | < 1.
216
5.4.3
R2
Vu
+
R
Vi
Z1
C
Vf
Z2
T :=
vf
vi
Nel circuito di figura 5.19, la croce rossa segnata sul disegno indica il punto
in cui si apre lanello di reazione: sopra di essa vi il segnale in ingresso allamplificatore vi , sotto il segnale retroazionato vf . Consideriamo inoltre, per rendere
pi comoda la notazione, le seguenti definizioni delle impedenze tratteggiate nel
disegno.
Z1 = R +
1 + sRC
1
=
sC
sC
217
1
R
=
sC
1 + sRC
R2
Vu = 1 +
vi
R1
Z2 = R k
vf =
= vf = vi 1 +
= vi 1 +
= vi 1 +
Z2
Vu
Z1 + Z2
R2
(R)/(1 + sRC)
=
R1 (R)/(1 + sRC) + (1 + sRC)/(sC)
sRC
R2
=
R1
(1 + sRC)2 + sRC
R2
sRC
2 2 2
R1
s R C + 3sRC + 1
T (j) = 1 +
R1
2 R2 C 2 + 3jRC + 1
R1
3j0 RC
02 R2 C 2 1 = 0 = f0 =
Avremo un oscillatore se sar verificata la prima delle condizioni di Barkhausen, cio se |T (j0 )| = 1. Quindi
1
R2
R2
= 1 =
=2
|T (j0 )| = 1 +
R1
3
R1
Lo schema studiato per non pu funzionare in pratica per due motivi, derivanti sulle osservazioni gi fatte sulle condizioni di Barkhausen. Da un lato,
basta una tolleranza infinitesima in uno solo dei componenti passivi e il guadagno del circuito sar diverso da uno alla frequenza per cui la rotazione di fase
nulla, dallaltro, quandanche le condizioni di Barkhausen fossero soddisfatte
218
correttamente, come si innesca loscillazione? Bisogner allora introdurre un elemento non lineare nel circuito che da un lato permetta linnesco delloscillazione,
dallaltro stabilizzi lampiezza della forma donda in uscita.
La soluzione pi famosa a questo problema fu trovata da William Hewlett
(cofondatore di HP) nel 1939. Nel suo circuito (che non prevedeva un amplificatore operazionale, che sarebbe stato inventato alcuni decenni dopo, ma un
amplificatore a valvole) la resistenza R1 era sostituita da una piccola lampada a filamento. Queste lampade presentano una resistenza bassa se il filamento
freddo. La resistenza aumenta in modo proporzionale alla temperatura del
filamento. Poich tale temperatura dipende dal valore RMS del segnale, allaccensione il sistema ha guadagno molto maggiore di 1 e il rumore presente nel
circuito permette linnesco delle oscillazioni. Quando queste raggiungono lampiezza desiderata il guadagno si porta al valore unitario (cio R1 = 0.5 R2 ) e il
circuito si stabilizza.
La soluzione moderna pi complessa e non univoca. Si pu ad esempio
pensare di sostituire la lampadina con un MOS che riceva sul gate una tensione di
pilotaggio inversamente proporzionale allampiezza del segnale, oppure utilizzare
dei diodi per variare il valore di R2 in funzione dellampiezza del segnale. Anche
in questo caso esistono diverse varianti. Noi esamineremo una di queste varianti,
riportata in figura 5.20.
La nostra soluzione consiste nellutilizzo di due diodi zener in antiserie. Quando il segnale di uscita negativo e sufficientemente ampio, D2 in zona zener e
subisce una caduta di tensione VZ ; dualmente, D1 in conduzione diretta e fa
solo cadere una tensione V ai propri capi.
Invece quando il segnale di uscita positivo e di ampiezza sufficiente, VD1 =
VZ e VD2 = V . Finch il livello del segnale di uscita tale per cui i diodi non
entrino in conduzione, il guadagno del blocco A vale 1 + R2/R1 , mentre quando
D1 e D2 entrano in conduzione la resistenza R2a si pone in parallelo a R2 e il
guadagno diventa 1 + (R2 k R2a )/R1 . Con opportune scelte delle resistenze si fa
in modo che il guadagno danello sia maggiore di uno nel primo caso e minore di
uno nel secondo, ottenendo la stabilizzazione dellampiezza del segnale duscita.
Questa variazione di guadagno nel tempo produce una certa distorsione della
forma donda duscita, pi marcata tanto pi i due guadagni sono diversi tra loro.
Il segnale sul morsetto non invertente delloperazionale presenta una replica del
segnale duscita filtrata dalla rete di reazione, pertanto pu essere utilizzato al
posto di quello duscita, ricordando che si tratta di un segnale ad alta impedenza
e quindi il carico influisce sul funzionamento del circuito.
5.4.4
Oscillatore a sfasamento
219
D1
D2
R2a
R1
R2
Vu
+
R
R2
vu
=
ve
R
s3 R 3 C 3
vf
= 3 3 3
vu
s R C + 6s2 R2 C 2 + 5sRC + 1
vf
R2
s3 R 3 C 3
=
3 3 3
ve
R s R C + 6s2 R2 C 2 + 5sRC + 1
220
R
Ve
R2
Vu
+
Vf
C
Vf
Vu
R2 (jR3 C 3 3 )
R(j 3 R3 C 3 6 2 R2 C 2 + 5jRC + 1)
f0 =
1 = 602 R2 C 2 0 =
6RC
2 6RC
Sostituendo questo risultato intermedio in T (j), si ottiene:
R2
T (j0 ) =
R
=
6 6
=
5
1
+
6 6
6
R2
R2 = 29R
29R
221
Questa la condizione di oscillazione per loscillatore a sfasamento: dimensionando le resistenze secondo il criterio appena ricavato, le condizioni di Barkhausen sono verificate per un singolo valore di pulsazione, = 0 , quindi
esister un punto di funzionamento nel quale il circuito oscilla. Occorre, come
gi notato pi sopra, inserire una non linearit per stabilizzare le oscillazioni
allampiezza desiderata.
5.4.5
+
ZL
vi
Vu
RO
Av vi
Z3
vf
Z2
Z1
Vu = VO
ZL
ZL + RO
Z2 (Z1 + Z3 )
Z1 + Z2 + Z3
dove VO = Av vi la tensione di uscita a vuoto dellamplificatore.
Per quanto riguarda limpedenza di ingresso dello stadio, essa si considera
molto alta e la si trascura.
La tensione Vu si ripartisce tra Z3 e Z1 ; possiamo quindi in questo modo
calcolare la tensione di feedback come in un partitore.
ZL = (Z1 + Z3 ) k Z2 =
vf =
Z1 ZL Av vi
Z1
Vu = vf =
Z1 + Z3
(Z1 + Z3 ) (ZL + RO )
vf =
Z1 Z2 Av vi
RO (Z1 + Z2 + Z3 ) + Z2 (Z1 + Z3 )
=
=
j 2 X1 X2 Av
jRO (X1 + X2 + X3 ) + j 2 X2 (X1 + X3 )
X1 X2 Av
jRO (X1 + X2 + X3 ) X2 (X1 + X3 )
Affinch lespressione sia reale e quindi la fase sia 0 , deve esistere una certa
= 0 tale per cui si elimini la parte immaginaria del denominatore (dal
momento che, in questa funzione, il numeratore reale).
= 0 = X1 + X2 + X3 = 0 = X1 + X3 = X2
T (j0 ) =
X1 X2 Av
X1
=
Av
2
X2
X2
Stadio di amplificazione
Vcc
ZC
R2
T
R1
RE
CE
Figura 5.24: Stadio amplificatore con BJT npn a emettitore comune con
autopolarizzazione (self-biasing).
Un tipico stadio di amplificazione a singolo transistor rappresentato in
figura 5.24. Si tratta di uno stadio common emitter con circuito di polarizzazione
self-biasing. Per aumentare il guadagno in alta frequenza, la resistenza RE viene
cortocircuitata per il segnale mediante il condensatore CE . Il carico sul collettore
rappresentato da una generica impedenza ZC che deve essere una resistenza
o un cortocircuito per la continua. I due oscillatori visti sopra possono essere
costruiti attorno a questo stadio, aggiungendo la rete di reazione opportuna.
La figura 5.25 riporta la realizzazione delloscillatore Colpitts.
Il risonatore Colpitts costituito da C1 , C2 e L3 , mentre il condensatore CB
deve essere un cortocircuito alla frequenza del segnale e serve solo per separare
la rete di polarizzazione in continua. ZC pu essere una resistenza o un circuito
accordato, nel qual caso occorre valutare molto attentamente le interazioni con
la rete di reazione.
Dalla relazione trovata prima X1 + X2 + X3 = 0 si ricava la frequenza di
oscillazione, che risulta pari a:
1
fosc =
2
L3
C1 C2
C1 + C2
In realt la frequenza di oscillazione sar sempre pi bassa di quanto calcolato con questa formula, che non tiene conto di diversi fattori quali ad esempio
le capacit parassite del transistore.
Per quanto riguarda la seconda condizione di Barkhausen e linnesco delle
oscillazioni, occorre osservare che in uno stadio a transistore il guadagno diminuisce allaumentare del livello del segnale dingresso (mentre aumenta la
distorsione). Questo fenomeno molto utile negli oscillatori: si progetta il sistema per avere un guadagno maggiore di uno per piccolo segnale, in modo da
224
Vcc
R2
ZC
L3
T
C2
CB
C1
R1
RE
CE
5.4.6
Oscillatori al quarzo
Nei sistemi elettronici digitali i segnali di clock vengono generati in modo molto
differente rispetto a quelli descritti nei paragrafi precedenti.
225
Vcc
R2
L2
C3
T
CB
L1
R1
RE
CE
Vcc
R2
C1
CB
R1
RE
CE
X
L
C1
5.5
227
VAL
LD
CD
Vu
Vu
T
X
C1
X
RG RS
C2
CS
(a)
(b)
Figura 5.29: Oscillatori al quarzo: (a) a JFET, (b) basato su inverter CMOS.
Per quanto riguarda invece i VCO ad onda quadra, studieremo una tra le
tante soluzioni possibili, derivata dal generatore di onda triangolare e quadra.
In tale generatore, la frequenza di oscillazione dipende dal tempo impiegato da
un condensatore che si carica a corrente costante per passare da un livello di
soglia ad un altro. Lidea quella di avere la corrente di carica proporzionale ad
una tensione di controllo che chiameremo Vc . Consideriamo lo schema di figura
5.30.
5.5.1
228
VAL
R
T3
Vc
VA
Vu
C
T2
T1
T4
RB
Figura 5.30: Schema circuitale elementare di un VCO.
VAL VEB Vc
R
Questa corrente, dal momento che i transistori T1 e T2 sono interdetti, deve
passare nel diodo. Dal diodo, infine, va verso il condensatore C che si carica a
corrente costante; caricandosi, tuttavia, aumenter la tensione VA fino a superare
la tensione di soglia VS1 .
Superata questa tensione, il comparatore di soglia (non invertente) commuta, portando luscita a livello alto VOH . Questo valore di tensione fa scorrere
corrente nel transistore T4 , che va in saturazione. In questo stato, che sar trattato compiutamente in un capitolo successivo, il transistor si comporta come
un interruttore chiuso verso massa, con una tensione residua tra collettore ed
emettitore chiamata VCESAT dellordine di 0.2 V.
Il nodo comune ai due emettitori di T1 e T2 sar dunque a una tensione
prossima a 0 V e vedr una bassa impedenza. In questo modo T1 e T2 lavorano come uno specchio di corrente: la corrente I che nella situazione precedente
proveniva dal collettore di T3 , ora non pu circolare nel diodo che polarizzato
inversamente. Infatti, se sul collettore di T4 sono presenti circa 0.2 V, assumendo
che VBE,1 sia dellordine di 0.7 V, allora si ha una tensione di circa 0.9 V sul collettore di T1 . Il diodo si trova dunque compreso tra la tensione del condensatore
VA e 0.9 V. Finch VA si mantiene al di sopra di 0.9 V (o meno, tenendo conto
della V del diodo), il diodo polarizzato inversamente.
Il collettore di T2 non pu assorbire corrente da VAL e quindi aspira corrente
dal condensatore, che in questo semi-ciclo in fase di scarica fino a quando
I
229
la tensione ai suoi capi rimane superiore alla tensione di soglia inferiore del
commutatore. Superata la soglia bassa di tensione VS2 al termine del processo
di scarica del condensatore, il ciclo ricomincia da capo: oltrepassata VS2 , T4 si
interdice, T1 e T2 si interdicono di conseguenza e la corrente quindi torna a
scorrere sul diodo ricaricando il condensatore.
Riassumendo, il transistor T3 si comporta come generatore di corrente proporzionale al valore della tensione di controllo, mentre T1 , T2 , T4 e D formano un
deviatore che cambia il verso della corrente generata da T3 in modo da caricare
o scaricare il condensatore C.
Vc , Vu
VOH
VS1
VS2
VOL
Figura 5.31: Andamento temporale delle tensioni del VCO (rosso: Vc , blu: Vu .
Controllo della frequenza Per quantificare il periodo del VCO, detto T2 il
tempo impiegato per passare dalla tensione VS2 a VS1 , si ha che lescursione della
tensione ai capi del condensatore pari allampiezza dellisteresi del comparatore
e la quantit di carica trasferita dipende dalla corrente I.
I T
C 2
Come stato osservato precedentemente, la corrente I funzione della tensione di controllo di ingresso Vc durante la fase di carica del condensatore.
Combinando le due espressione di T e I si ricava T (Vc ).
VS1 VS2 =
I=
VAL VEB Vc
R
= T = 2(VS1 VS2 )
= f =
C
(VS1 VS2 )RC
=2
I
VAL VEB Vc
VAL VEB Vc
2(VS1 VS2 )RC
230
Condizioni di funzionamento Affinch il dispositivo abbia un funzionamento come quello che stato descritto, devono essere soddisfatte alcune condizioni.
necessario che la tensione di soglia VS2 sia maggiore di 0.9 V. Questo limite
di tensione deriva dal fatto che il collettore di T1 si trova a circa tale potenziale
durante la fase di scarica del condensatore. Affinch vi sia la scarica, il diodo
deve rimanere interdetto e quindi la tensione del catodo, uguale a quella sul
condensatore, deve essere superiore a quella dellanodo fissata a circa 0.9 V. Per
questo motivo la minima tensione raggiunta dal condensatore (VS2 ) devessere
maggiore di 0.9 V.
Per quanto riguarda invece la tensione di controllo del VCO Vc , sono presenti
un limite superiore ed uno inferiore.
Vc,MAX VAL VEB ; supponendo che si abbia VEBON = 0.7 V, si pu
stimare il limite massimo della tensione Vc come:
Vc,MAX = VAL 0.8 V
In questo modo si garantisce un minimo di corrente al collettore di T3 .
VC,min VS1 + V : in questo modo si ha la garanzia mantenere il transistore T3 in linearit, evitando di abbassare la tensione di base ad un valore
inferiore rispetto a quella di collettore.
5.5.2
circuito alternativo
VAL
T3
T5
Vu
C
R
Vc
T2
T1
T4
RB
Figura 5.32: VCO con specchio di corrente in ingresso.
VAL VEB Vc
R
232
Capitolo 6
Transistori in
commutazione
Indice
6.1
Interruttori a BJT . . . . . . . . . . . . . . . .
6.1.1 Funzionamento in saturazione . . . . . . . . .
6.1.2 Esempio pratico di progetto . . . . . . . . . .
6.2 Interruttori a MOSFET . . . . . . . . . . . .
6.2.1 Interruttore aperto e chiuso . . . . . . . . . .
6.2.2 Esempio pratico di progetto . . . . . . . . . .
6.3 Comportamento dinamico . . . . . . . . . . .
6.3.1 Comportamento dinamico dei diodi . . . . . .
6.3.2 Comportamento dinamico dei BJT . . . . . .
6.3.3 Comportamento dinamico dei MOSFET . . .
6.4 Interruttori bidirezionali . . . . . . . . . . . .
6.4.1 Pass transistor . . . . . . . . . . . . . . . . .
6.4.2 Transmission gate . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
234
. 236
. 237
238
. 239
. 240
241
. 242
. 243
. 245
248
. 249
. 251
233
VAL
VAL
low side
high side
6.1
Interruttori a BJT
In zona lineare, il BJT un dispositivo in grado di fornire unuscita in prima approssimazione proporzionale al livello di segnale in ingresso: si comporta quindi
da amplificatore. Per simulare un interruttore si vorrebbero avere esclusivamente due livelli di tensione di uscita associati allo stato ON/OFF o, in circuiti
logici, TRUE/FALSE, 0/1, HIGH/LOW.
Per capire la differenza tra le applicazioni lineari e ON/OFF analizziamo un
semplice circuito che pu, con alcune limitazioni, essere usato sia in applicazioni
lineari sia in commutazione. Il circuito riportato in figura 6.2 ed composto
da un BJT sul cui collettore collegato un carico, RC , riferito allalimentazione
mentre in ingresso imposta una tensione di controllo trasformata in corrente
di base dalla resistenza RB .
Quando Vi nulla, il BJT non polarizzato e quindi si trova in stato di interdizione. Lo stato di interdizione rappresentabile come una coppia di circuiti
aperti tra base-collettore e emettitore-collettore. Di conseguenza la tensione di
uscita pari alla tensione di alimentazione (non vi caduta di tensione su RC
in quanto in essa non circola corrente).
Al crescere della Vi , superata la tensione di soglia VBEON , la giunzione baseemettitore si polarizza direttamente e porta il BJT in zona di funzionamento
attiva diretta. La caduta di tensione tra base ed emettitore approssimativamente costante e quindi si pu scrivere unespressione che leghi la corrente di
base attraverso RB alla Vi .
234
VAL
RC
VC
T
Vi
RB
VAL
VC
Interdizione Linearit
Saturazione
Vi
VBEON
Figura 6.3: Transcaratteristica del circuito di fig. 6.2 con indicazione della zona
di lavoro del BJT.
Vi > VBEON = IB =
Vi VBEON
RB
Vi VBEON
RB
235
6.1.1
Funzionamento in saturazione
Quando il transistore entra in saturazione, la tensione collettore-emettitore continua a decrescere allaumentare della corrente di base, tuttavia landamento
subisce una variazione notevole di pendenza: VC continua a tendere asintoticamente a zero, ma in modo estremamente lento. Per applicazioni generiche si pu
considerare la tensione di uscita costante pari a VCESAT = 0.2 V.
Il funzionamento pu essere modellato in modo empirico considerando che
la corrente di base si divida in due componenti, la prima subisce lamplificazione come nel caso lineare, mentre quella in eccesso rispetto al modello lineare
raggiunge lemettitore senza amplificazione.
Lo stato di saturazione pu essere trattato matematicamente usando il modello completo di Ebers-Moll:
VBE
VBC
VBE
IS VT
1
IE = IS e VT e VT +
e
F
Risulta tuttavia decisamente pi pratico utilizzare altri metodi per progettare un circuito in cui sia garantita la saturazione del transistore in determinate
condizioni.
Osserviamo intanto che, quando si trova in saturazione, il BJT pu essere
attraversato da qualsiasi coppia di valori di correnti IB , IC (purch al di sotto
dei limiti strutturali del dispositivo) a patto che il loro rapporto sia inferiore di
quello (massimo) che si avrebbe in funzionamento lineare. Osserviamo inoltre
che la corrente di collettore determinata dal carico pi che dal transistore, in
quanto la caduta di tensione sul carico allincirca costante e pari alla tensione
di alimentazione. Introduciamo allora un parametro di progetto che chiamiamo
f orzato :
IC
< hF E
IB
Il nome f orzato deriva dal fatto che il progettista pu forzare qualunque
valore del rapporto in base alle sue esigenze, purch entro i limiti espressi dalla
diseguaglianza vista qui sopra.
Per realizzare un buon interruttore occorre progettare il circuito evitando
che la tensione di comando cada nellinsieme dei valori di Vi che portano il transistore in stato di funzionamento lineare: in questo modo si possono associare
linterdizione e la saturazione rispettivamente agli stati di interruttore aperto e
chiuso.
Il BJT lavora in interdizione se Vi < VBE : la giunzione base-emettitore non
polarizzata direttamente e quindi il transistore spento. Per quanto riguarda
la zona di saturazione, occorre conoscere il minimo del transistore.
Osservando la caratteristica 6.3 si osserva che lampiezza della regione di funzionamento lineare dipende dalla pendenza del segmento rettilineo dato dal rapporto tra VC /Vi . Questo rapporto dipende dai valori delle resistenze presenti
e dal parametro hF E come stato ricavato nei paragrafi precedenti.
Un valore elevato di hF E corrisponde ad un rapido passaggio dalla tensione
alta a quella bassa. Perci necessario conoscere il minimo hF E che consente
di ricavare la massima ampiezza dellintervallo di Vi con funzionamento lineare
del BJT.
f orzato =
236
6.1.2
In riferimento alla fig. 6.2, data VAL = 10 V, utilizzando come carico RC una
lampadina (approssimata come carico lineare) da 0.5 W a 10 V, dimensionare il
circuito in modo tale per cui la lampadina sia accesa con Vi > 5 V e sia spenta
con Vi < 0.5 V .
I parametri di progetto sono il transistore e la resistenza RB . necessario
che il primo sopporti una corrente di collettore superiore a quella sul carico RC
tale da accendere la lampadina.
PL = IC VC = 0.5 W = 10 V IC = 0.5 W = IC = 50 mA
Il collettore del BJT deve dunque essere in grado di reggere almeno una
corrente pari a 50 mA e 10 V di tensione VCEO . Ad esempio il 2N2222A che
utilizziamo nelle esperienze di laboratorio soddisfa queste specifiche.
Dobbiamo ora progettare la resistenza di base RB . Abbiamo visto che in
saturazione:
IC = f orzato IB
75
hF Emin
=
= 25
3
3
IC
f orzato
50 mA
= 2 mA
25
A questo punto necessario risalire alla resistenza di base e pertanto necessario conoscere al tensione base-emettitore di saturazione (che leggermente
maggiore di quella in linearit), da datasheet: VBESAT = 1 V.
IB =
Vi VBESAT
Vi VBESAT
= 2 mA = RB =
= 2 k
RB
2 mA
237
VAL
RD
VD
T
Vi
RG
Figura 6.4: Semplice circuito di interruttore con MOSFET.
VD
Interdizione
Saturazione di canale
VAL
Zona Resistiva
Vi
Vth Vth + VD
Figura 6.5: Transcaratteristica del circuito di fig. 6.4 con lindicazione delle varie
zone di funzionamento.
6.2
Interruttori a MOSFET
1
W
Cox
(VGS Vth )2 (1 + VDS )
2
L
238
6.2.1
I due modi di funzionamento del MOSFET che devono essere associati alla
condizione di interruttore aperto e chiuso sono rispettivamente
Vi 0: MOSFET in interdizione e circuito aperto tra drain e source.
Quindi non vi corrente attraverso RD e nessuna caduta di tensione ai
suoi capi. In conclusione VD VAL ;
Vi VAL : MOSFET in zona resistiva e approssimabile a una piccola resistenza di pochi ohm tra drain e source, di valore molto pi basso rispetto
a RD , perci VD 0 V.
Come abbiamo fatto per quanto riguarda il BJT, studiamo un esempio pratico di progetto, atto a capire le differenze di progetto tra BJT e MOSFET in
ambito di interruttori elettronici.
239
VAL
RD
VD
RON
Figura 6.6: MOSFET in zona resistiva in serie alla lampadina (RD ) nel circuito
dellesempio di progetto.
6.2.2
La resistenza Req
10 V
= 200
50 mA
Quando il MOSFET acceso, il canale source-drain presenta un comportamento resistivo, e nel circuito si pu modellare la resistenza di canale con una
RON come in fig. 6.6.
Req =
240
Drain-Source Voltage
Gate-Source Voltage
Drain Current
Continuous
Pulsed
PD
VGS = 0 V,
ID = 100 A
ON CHARACTERISTICS
VGS(th) Gate Threshold Voltage
RDS(ON)
VDS = VGS ,
ID = 1 mA
Static Drain-Source On-Resistance VGS = 10 V,
ID = 200 mA
Units
60
V
20
V
500
mA
1200
mA
800
mW
2.4 mW C1
60
0.8
Units
V
2.1
1.2
Tabella 6.1: Alcuni parametri del BS170 dal datasheet Fairchild Semiconductors
Come si nota, i parametri relativi a tensione di alimentazione (VDSS e
BVDSS ) non destano problemi, cos come la massima corrente di drain un
ordine di grandezza maggiore di quanto previsto dal nostro circuito. Bisogna
prestare attenzione a RDS(ON ) in quanto specificata per una tensione VGS
decisamente pi alta di quella in uso. Occorre per ci verificare la dipendenza
di questo parametro da VGS . Dai grafici delle figure 2, 3 e 4 del datasheet (non
riportati nella tabella), si vede che ragionevole nel nostro caso prevedere al
massimo un raddoppio della RON rispetto al valore massimo previsto in tabella.
Siamo quindi comunque entro i limiti di progetto. Un parametro da verificare
la massima dissipazione di potenza ammissibile per il dispositivo. Considerando
la massima corrente di Drain di 50 mA e la massima RON di 10 , la massima
dissipazione di potenza vale:
2
RON = 25 mW
PD = ID
6.3
Comportamento dinamico
6.3.1
Per capire le problematiche relative al transistore bipolare, cominciamo analizzando un circuito pi semplice, composto da un generatore donda quadra, un
diodo e un carico, come riportato in figura 6.7.
D1
Vi
RL
Vu
Figura 6.7: Semplice circuito per lo studio del legame dinamico tra tensione in
ingresso ed uscita.
Se si considera il modello di diodo utilizzato per le analisi in continua, ci si
aspetta una tensione di uscita con lo stesso andamento di quella di ingresso a
meno di una caduta di tensione ai capi del diodo. Utilizzando come diodo un
1N4007, come RL una resistenza da 10 e un generatore che produca unonda quadra di ampiezza pari a 10 V, considerando 1 V di caduta sul diodo, si
dovrebbe ottenere un andamento come quello indicato in figura 6.8.
Vi , Vu
10 V
9V
Figura 6.8: Andamento ideale dei segnali del circuito 6.7 nel dominio del tempo.
Un modello pi realistico del diodo dovrebbe prevedere un leggero ritardo
del segnale di uscita rispetto allingresso. Simulando tuttavia con Spice questo
circuito, come in figura 6.9(a), si vede chiaramente che, successivamente al fronte
di discesa dellingresso, sulluscita si ha una tensione negativa che si mantiene
per un certo tempo (circa 26 s nellesempio).
Si noti che la tensione negativa circa pari a 1 V. La differenza di potenziale
tra ingresso e uscita stata accumulata e viene temporaneamente mantenuta
dalla capacit di giunzione.
242
10
Vi , Vu (V)
10
Vi , Vu (V)
t (s)
20
40
60
(a)
80
t (s)
100
20
40
60
(b)
80
100
Figura 6.9: Simulazione Spice del circuito 6.7 (a) con 1N4007 (diodo di potenza
al silicio), (b) con 1N5819 (diodo Schottky).
Quando il diodo o la giunzione del BJT passano da interdizione a polarizzazione diretta di fatto necessario caricare la capacit di giunzione per ottenere
ai suoi capi la tensione V (o VBE nel caso del transistore).
Per riportare in interdizione il diodo o il transistore occorre scaricare questa
capacit, facendo fluire la carica in senso opposto. Il tempo di scarica dipende
dal diodo o dal BJT in questione: solitamente si considera un parametro detto
tRR (Reverse Recovery Time). Esso il tempo che il diodo impiega per ritornare
allinterdizione in un circuito specificato dal datasheet. Parametro alternativo
QRR , che indica la quantit di carica da estrarre dal diodo per riportarlo
allinterdizione. Per i diodi di potenza, esiste una classificazione dei dispositivi
in standard recovery, fast recovery, super-fast recovery e altri ancora.
Classe particolare di diodi sono i diodi Schottky: essi sono costituiti da una
giunzione metallo-semiconduttore invece che semiconduttore-semiconduttore.
Da un lato hanno una V bassa e una giunzione dalla capacit parassita molto
ridotta, ma daltra parte tensioni massime applicabili molto basse (non oltre i
100 V, limite piuttosto basso per un diodo di potenza). Utilizzando un 1N5819
al posto dell1N4007 nella simulazione Spice del circuito di figura 6.7 si ottiene
landamento riportato in figura 6.9(b).
6.3.2
I transistori bipolari in commutazione hanno comportamento simile ai diodi appena studiati. In fase di passaggio da saturazione ad interdizione occorre svuotare la giunzione base-emettitore dalla carica accumulata durante la permanenza
in saturazione.
Si avr dunque un piccolo ritardo nel passaggio interdizione-saturazione ed
un ritardo molto maggiore per la transizione inversa. Verifichiamo anche in
questo caso il comportamento in commutazione del circuito di prova di figura
6.2 mediante simulazione Spice. Nella simulazione si utilizzato un transistor
2N2222, mentre le resistenze sono state poste RB = 330 e RC = 4.7 k, la
tensione di alimentazione stata fissata a 10 V e il segnale di ingresso unonda
quadra con tempi di salita e discesa pari a 100 ns. I risultati della simulazione
sono visibili in figura 6.10.
243
10
Vi , VC (V)
5
t (s)
2
10
Figura 6.10: Simulazione Spice del circuito di figura 6.2. In blu lingresso, in
rosso VBE , in verde VC .
Esiste un modo di migliorare le prestazioni dinamiche dellinterruttore: aggiungere un condensatore, detto condensatore di accelerazione, in parallelo alla
resistenza di base. In fig. 6.11 si possono vedere lo schema elettrico e i risultati
di una simulazione Spice del circuito con gli stessi parametri citati sopra e un
condensatore da 1 nF.
VAL
RC
10
Vi , VC (V)
VC
T
Vi
t (s)
RB
10
244
VAL
RC
10
Vi , VC (V)
VC
T
Vi
t (s)
RB
10
Figura 6.12: Circuito a BJT che impiega un diodo Schotky tra base e collettore
per controllare il funzionamento della giunzione.
lelo alla giunzione BC entra in conduzione per una tensione diretta pi bassa di
quella di un diodo al silicio normale. Dunque la corrente in eccesso rispetto alla
linearit non passa dalla base del transistor e non provoca accumulo di carica in
eccesso nella giunzione. Tale soluzione stata utilizzata per velocizzare il comportamento di circuiti logici bipolari, ma non pu essere applicata per tensioni
di alimentazione elevate, in quanto non esistono diodi Schottky che sopportino
elevate tensioni inverse.
6.3.3
245
VAL
RD
VD
CGD
T
CDS
Vi
RG
CGS
246
VAL
RD
VD
CGD
T
CDS
CGS
IG
400
247
6.4
Interruttori bidirezionali
Vi
RL
248
Vi
RL
VAL
Figura 6.17: Interruttore bidirezionale elementare realizzato con un nMOS.
6.4.1
Pass transistor
Si noti che, a causa delle ipotesi fatte, VDS VGS VTn , quindi, quando
il MOSFET in stato di accensione, esso si trova sempre in zona resistiva.
249
RON
Vi
RL
Figura 6.18: Modello semplificato del circuito con interruttore chiuso in cui il
MOSFET rappresentato dalla sua RON .
RON
Vi
VAL VTn
Figura 6.19: Grafico di RON (Vi ).
Il circuito equivalente, in caso di transistore MOS acceso, quello di figura
6.18.
possibile ricavare unespressione della resistenza di canale RON a partire
dalla caratteristica iD (vGS , vDS ) dello stato resistivo.
iD = n Cox
RON =
vDS
=
iD
Wn
(vGS VTn )vDS
Ln
1
Wn
n Cox
(VAL Vi VT n )
Ln
250
VAL
Vi
RL
1
Wp
(Vi + VTp )
p COX
Lp
6.4.2
Transmission gate
I due tipi di pass transistor che abbiamo studiato hanno comportamento duale in
funzione della tensione dingresso. Lutilizzo dellnMOS privilegia i bassi livelli
di tensione dingresso, mentre il pMOS adatto ad alti livelli di tensione. I
due circuiti si comportano nello stato ON come una resistenza non lineare,
funzione della tensione di ingresso. Non difficile immaginare che, mettendo
251
RON
Vi
VTp
Figura 6.21: Grafico di RON (Vi ) per il pMOS.
VAL
Vi
RL
VAL
Figura 6.22: Schema circuitale del transmission gate.
in parallelo i canali di un nMOS e di un pMOS i cui gate siano pilotati
opportunamente, sia possibile creare un circuito che presenti nello stato ON una
resistenza sufficientemente bassa per qualunque valore di tensione di ingresso.
Il circuito disegnato in fig. 6.22. Si noti il pilotaggio in controfase dei gate:
lo stato ON si ottiene con il gate del nMOS collegato a VAL e il gate del pMOS
a 0 V. Viceversa per lo stato di interruttore aperto.
Verifichiamo il funzionamento del circuito calcolando la RON . Essendo i canali dei due transistor in parallelo possiamo calcolare agevolmente la conduttanza ON come somma delle conduttanze dei due componenti.
Wp
Wn
(VAL Vi VT n ) + p Cox
(Vi + VT p )
Ln
Lp
Questa espressione valida solo nella zona in cui entrambi i transistor funzionano, cio per VTp < Vi < VAL VTn . Nelle regioni nelle quali solo uno dei
due circuiti funziona, le espressioni resteranno del tutto analoghe a quelle calcolate per i rispettivi pass transistor. Ci non crea problemi: in queste regioni,
252
infatti, si hanno comunque resistenze molto basse grazie al fatto che funziona
solo linterruttore migliore.
Si noti che la dipendenza della GON (e quindi della RON dalla tensione
dingresso ora limitata al termine:
Wn
Wp
n Cox
Vi p Cox
Lp
Ln
Se allora si progettano i transistor in modo che
k = p Cox Wp /Lp = n Cox Wn /Ln
si ottiene lindipendenza di RON dalla tensione dingresso nella regione in
cui entrambi i transistor sono attivi. In questo caso si ha:
RON =
1
k(VAL VT n + VT p )
Vi
VTp
VAL VTn
253
Capitolo 7
Circuiti logici
Indice
7.1
Porte logiche . . . . . . . . . . . . . . . . . . .
7.1.1 Parametri elettrici statici delle porte logiche .
7.1.2 Compatibilit tra porte logiche . . . . . . . .
7.1.3 Margini di rumore . . . . . . . . . . . . . . .
7.1.4 Fan-out . . . . . . . . . . . . . . . . . . . . .
7.1.5 Famiglie logiche . . . . . . . . . . . . . . . . .
7.1.6 Ingressi delle porte logiche . . . . . . . . . . .
7.1.7 Uscite delle porte logiche . . . . . . . . . . .
7.2 Cenni sulla famiglia logica TTL . . . . . . . .
7.3 Porte CMOS . . . . . . . . . . . . . . . . . . .
7.3.1 Logica statica complementare . . . . . . . . .
7.3.2 Logica nMOS-like . . . . . . . . . . . . . . .
7.3.3 Logica dinamica . . . . . . . . . . . . . . . .
7.3.4 Logica a Transmission Gate . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
254
255
259
259
260
261
262
265
268
269
. 269
. 276
. 277
. 280
.
.
.
.
.
.
.
7.1
Porte logiche
Cominciamo lanalisi dei circuiti digitali considerando le porte combinatorie elementari. Nel capitolo sui transistori in commutazione abbiamo gi analizzato dei
circuiti che svolgono la funzione di inverter, infatti sia il circuito base utilizzato
per lo studio del BJT, sia quello introdotto nello studio del MOSFET, producono
sul carico una uscita bassa in corrispondenza di un valore elevato della tensione
254
VAL
1
(a)
(b)
(c)
Figura 7.1: Simboli logici dellinverter: (a) standard de facto (b) standard IEEE
(c) con connessione esplicita alle alimentazioni.
dingresso, mentre generano unuscita alta in corrispondenza ad un valore basso
di ingresso. La funzione logica realizzata dunque linversione (NOT), funzione
propria dellinverter.
Nel seguito assoceremo in generale il livello elettrico alto (anche detto H)
al livello logico 1, il livello basso (L) al livello logico 0. Tale associazione, detta
logica positiva, usuale ma non obbligatoria. Ci sono casi in cui conviene associare L alluno logico e H allo zero logico. In questo caso si parler di logica
negata.
E sempre possibile rappresentare una porta logica mediante lo schema elettrico che realizza la funzione logica, ma diventa molto difficile progettare e analizzare il circuito. Nellelettronica circuitale si preferisce dunque attuare una rappresentazione di livello pi alto, astraendo dalla realizzazione circuitale. Esistono
diversi standard di disegno delle porte logiche, tra cui uno definito dallIEEE,
che per non ha avuto molta fortuna tra i progettisti. Noi utilizzeremo lo stile
di disegno pi diffuso, anche se mai standardizzato, in cui linverter rappresentato come in figura 7.1a. La figura 7.1b rappresenta il simbolo IEEE mentre
in 7.1c sono esplicitati i terminali di alimentazione della porta, generalmente
omessi negli schemi dei circuiti digitali ma fondamentali per il funzionamento
del dispositivo.
7.1.1
255
Vu
Vi
(a)
Vu
Vi
(b)
Figura 7.2: a) Circuito di prova dellinverter. b) Transcaratteristica.
Una possibile caratteristica Vi /Vu dellinverter reale riportata in figura
7.2b. La caratteristica disegnata quella ideale di un inverter in tecnologia
CMOS e la ritroveremo pi avanti. Nella figura si nota chiaramente lesistenza
di un ampio intervallo di tensioni di ingresso che produce una tensione duscita
prossima a quella di alimentazione e di un secondo campo di tensioni di ingresso
che produce una tensione duscita prossima a 0 V. Questi due campi sono separati da una zona di transizione in cui si ha il cambiamento di stato della porta.
Se ripetessimo il nostro esperimento con porte dello stesso tipo, oppure con la
stessa porta ma variando la temperatura, il carico o la tensione di alimentazione,
otterremmo caratteristiche simili ma non perfettamente sovrapponibili.
Tensioni di ingresso e uscita
I costruttori delle porte logiche, tenendo conto della variabilit dei processi di
produzione, del campo di temperatura di funzionamento, dei limiti di carico
ammissibile e delle caratteristiche circuitali delle porte logiche, definiscono i
campi di tensione di ingresso che in ogni caso sono interpretati dal dispositivo
come livello di tensione basso o alto.
Nel grafico 7.3 si possono notare alcuni livelli di tensione di ingresso particolarmente significativi:
VIL la massima tensione di ingresso che il costruttore garantisce sia
interpretata dal dispositivo come livello basso (L). Perci le tensioni di
livello basso sono comprese tra 0 V e VIL .
256
Vu
Livello L
Livello H
Vi
VIL
VIH
VAL
II
IO
VI
VO
258
correnti, quindi IOL > 0 e IOH < 0. Questo ragionamento confermato pensando alle semplici porte studiate nel capitolo sui transistor in commutazione.
Con transistor interdetto (uscita alta), luscita della porta equivalente ad una
resistenza (RC o RD a seconda del circuito) collegata a VAL , per cui, a meno
che il carico non sia in grado di forzare tensioni superiori a VAL , la porta potr
solo fornire correnti uscenti, quindi IIH > 0. Allo stesso modo, con transistor
in saturazione (livello basso), si ha un interruttore chiuso verso 0 V e la porta
potr solo assorbire corrente dal carico, quindi IOL > 0.
Nel caso di porte realizzate con dei MOSFET (ingresso sul gate), lingresso
non assorbe alcuna corrente, a meno di considerare i circuiti di protezione di cui
parleremo in seguito. La corrente reale sullingresso sar molto bassa e potr in
questo caso essere entrante o uscente dal dispositivo.
7.1.2
Una delle funzioni dei parametri elettrici statici stabilire se sia possibile o meno
collegare luscita di una porta logica allingresso di unaltra, cio se due porte
logiche sono tra loro compatibili. Come abbiamo visto, i parametri elettrici
che abbiamo studiato non rappresentano la tensione che troviamo realmente
sulluscita di una porta logica o la corrente effettivamente fornita o assorbita,
ma i valori limite di un intervallo. Dunque non sappiamo esattamente quale sia la
tensione presente nel circuito ma conosciamo i limiti che essa potr assumere in
condizioni fisiologiche. Per stabilire se due porte A e B possono essere collegate
tra loro, con luscita di A collegata allingresso di B, occorrer verificare che B
non rappresenti per A un carico troppo elevato e che le tensioni generate da A
a livello logico alto e basso siano correttamente interpretate da B.
In pratica occorrer verificare che:
|IIH,B | < |IOH,A |
|IIL,B | < |IOL,A |
per quanto riguarda le correnti. Relativamente alle tensioni, se le porte sono
alimentate con la stessa tensione VAL , dovr essere
VIH,B < VOH,A
VIL,B > VOL,A
In caso di tensioni di alimentazione diverse occorrer anche tenere conto degli
altri estremi degli intervalli: i valori di tensione possibili alluscita di A devono
essere tutti ammissibili dallingresso di B, cio rientrare nel campo di tensioni
valido per un valore alto o basso di ingresso.
In figura 7.5a evidenziata graficamente la relazione tra gli intervalli di
tensione duscita e di ingresso di due porte tra loro compatibili. In generale la
porta accetta in ingresso livelli di tensione leggermente pi ampi della tensione
di alimentazione. La connessione possibile se lintervallo di tensioni generabili
dalluscita (in verde) ricade completamente nel campo di tensioni ammissibili
per lingresso (in rosso).
7.1.3
Margini di rumore
bene che gli intervalli di tensione ammessi dallingresso siano pi ampi degli
intervalli generabili dalluscita. In questo modo non si avranno problemi an259
VAL + 0.3 V
VAL
VOH
VOH
Noise Margin H
VIH
VIH
VIL
VIL
VOL
Noise Margin L
VOL
0V
0.3 V
B
(a)
B
(b)
7.1.4
Fan-out
Spesso luscita di una porta logica deve essere collegata a pi ingressi di porte, generalmente costruite con la stessa tecnologia. Si definisce fan-out di una
porta sia il numero di ingressi collegati alluscita di quella porta in un circuito
specifico, sia il numero massimo di ingressi di porte costruite con la stessa tecnologia collegabili alluscita rispettando i vincoli per la compatibilit dei livelli
di tensione e di corrente. Conoscendo il massimo fan-out della porta, diventa
immediato verificare se possibile o meno realizzare un circuito digitale.
Per calcolare il fan-out limite nel caso in cui gli ingressi da collegare abbiano tutti le stesse caratteristiche elettriche, sufficiente, una volta verificata la
compatibilit tra le tensioni di ingresso e uscita, calcolare la quantit:
IOH IOL
FO = min
;
IIH IIL
260
7.1.5
Famiglie logiche
Anche se non abbiamo ancora studiato linterno delle porte logiche, abbiamo
visto che esse sono basate su transistor bipolari o a effetto di campo pilotati
in commutazione. Nel progetto delle porte logiche pratica comune separare
la porzione di circuito che realizza la particolare funzione logica dallinterfaccia
di ingresso e di uscita, cio dalla parte responsabile del collegamento ad altri
blocchi. In questo modo le caratteristiche elettriche statiche delle porte logiche
dipenderanno dalla tecnologia utilizzata mentre saranno quasi completamente
indipendenti dalla funzione logica svolta dalla porta.
Un insieme di circuiti logici che realizzano funzioni logiche diverse creati con
la stessa tecnologia e con caratteristiche statiche di ingresso/uscita comuni
detto famiglia logica.
Le prime famiglie logiche commercializzate erano basate su transistori bipolari. Sono state introdotte a partire dal 1962 (primo circuito logico integrato
prodotto commercialmente). Successivamente si sono rese disponibili porte logiche basate su MOSFET. Ogni famiglia logica contraddistinta da una sigla.
Le prime sono state: ECL (Emitter Coupled Logic), DTL (Diode Transistor Logic) e RTL (Resistor Transistor Logic). La RTL stata utilizzata per creare la
prima CPU basata su circuiti integrati (Computer di guida del razzo vettore
Apollo). La pi diffusa famiglia logica degli anni 60 e 70 per la famiglia TTL
(Transistor-Transistor Logic).
La verisone LS di questa famiglia logica (Low power Schottky), introdotta
nel 1976, rimasta per decenni lo standard di riferimento per le caratteristiche
elettriche statiche delle porte logiche. Ancora oggi in alcune occasioni si ragiona
in termini di carichi TTL-LS equivalenti. La tensione di alimentazione tipica
delle famiglie logiche bipolari di quegli anni era 5 V.
Per la famiglia logica TTL stata creata una serie di circuiti integrati la
cui sigla era caratterizzata da un prefisso comune: 74 (commerciale) oppure 54
(militare). A questo prefisso seguivano due o tre cifre indicanti la funzione logica
svolta dal circuito e la piedinatura. Ad esempio, il circuito 7400 conteneva 4
porte NAND a due ingressi, mentre il 7404 aveva sei inverter. Quando sono state
introdotte le famiglie logiche successive, si mantenuta la struttura ideata per
la TTL, realizzando circuiti funzionalmente e topologicamente compatibili. La
sigla dei nuovi circuiti conteneva sempre lo stesso prefisso numerico 74, seguito
da una o pi lettere indicanti la nuova famiglia logica, terminato infine dallo
stesso codice numerico gi usato per il corrispondente circuito TTL. Cos ad
esempio il sestuplo inverter in tecnologia LS siglato 74LS04. Il componente
pin-to-pin compatible con il 7404.
La prima famiglia logica a sfruttare la tecnologia CMOS stata la serie
4000, che non manteneva la compatibilit pin-to-pin con la serie TTL ed era
caratterizzata da consumi estremamente bassi, grande flessibilit nella tensione
di alimentazione (2 V - 18 V) e estrema lentezza nelle commutazioni.
La prima famiglia logica CMOS ad avere prestazioni dinamiche compatibili
con le tecnologie bipolari stata la famiglia HC (High speed CMOS), introdotta
nel 1982. La famiglia HC mantiene la compatibilit funzionale e topologica con
la TTL (es. 74HC04).
Nel corso degli anni la quantit di funzioni integrabili sullo stesso chip
cresciuta con una legge esponenziale (legge di Moore), quindi le funzioni semplici
svolte da un integrato della serie 74 non sono pi generalmente richieste: lintero
261
TTL-LS
HC
VAL = 4.5 V
VIL
VIH
0.8 V
2.0 V
IIL 400.0 A
IIH
20.0 A
VIL
VIH
1.35 V
3.15 V
IIL
IIH
VOL
0.5 V
IOL
8.0 mA
VOH
2.7 V
IOH
0.4 mA
VOL
VOL
VOH
VOH
0.1 V
0.33 V
4.4 V
3.84 V
IOL
IOL
IOH
IOH
1 A
1 A
20.0 A
4.0 mA
20.0 A
4.0 mA
7.1.6
262
Ingresso Schmitt-trigger
Quando abbiamo trattato loperazionale come comparatore di tensione abbiamo
visto che lintroduzione di una isteresi migliora il comportamento del dispositivo
in presenza di rumore. Lingresso di una porta logica di fatto un comparatore
di tensione. Lingresso standard non ha isteresi, quindi se il segnale dingresso
affetto da rumore e ha un livello vicino alla tensione di commutazione della porta, lo stato logico letto dalla porta varier casualmente in funzione del
rumore. In una situazione normale in cui luscita e gli ingressi cui collegata
siano ragionevolmente vicini, la correttezza del livello logico letto dagli ingressi
garantita dal margine di rumore. Se per uscita e ingresso sono lontani, ad
esempio su schede diverse collegate da un cavo, possibile che il rumore sommato al segnale digitale sia cos alto da provocare la situazione sopra descritta
e portare a commutazioni spurie che possono pregiudicare il funzionamento del
sistema.
Per ovviare a questi problemi sono state introdotte porte con ingressi dotati
di isteresi. Tali porte sono molto pi immuni al rumore delle porte standard.
Lingresso con isteresi viene comunemente chiamato Schmitt-trigger.
Vu
Vi
Figura 7.6: Caratteristica e simbolo di un inverter Schmitt-trigger.
In figura 7.6 riportata la caratteristica ingresso uscita tipica di un inverter
con ingresso a trigger di Schmitt, assieme al simbolo di questo dispositivo.
R
C
D1
R
D2
7.1.7
VAL
Vu
Vu
Vu
OE
*
OE
(a)
(b)
(c)
Figura 7.9: Modelli circuitali semplificati e simboli circuitali delle uscite totempole (a) tri-state (b) e open-collector/open-drain (c).
Il modello circuitale semplificato di ogni configurazione ed il simbolo che la
identifica in uno schema elettrico sono riportati in figura 7.9.
Uscita Totem-pole
Luscita normale detta totem-pole. A seconda dello stato della porta questa
uscita genera un livello elettrico H o L. Il modello pi semplice di questa uscita
costituito da due interruttori in controfase, uno collegato tra luscita e 0 V,
laltro tra uscita e VAL . Il nome totem-pole (Il palo del totem degli Indiani
dAmerica) deriva dalla struttura interna delle porte TTL, in cui, sulluscita, a
partire dallalimentazione, si trovavano in serie una resistenza, un transistor, un
diodo e un secondo transistor, questultimo con lemettitore a 0 V (si veda pi
oltre, figura 7.11). Nello schema il disegno delluscita assomigliava (con un po
di fantasia) al totem, con le varie figure sedute una sullaltra.
265
IN
OE
OUT
L
H
L
H
L
L
H
H
Z
Z
H
L
Tabella 7.2: Tavola di verit dellinverter con uscita tri-state. Si osservi che
quando lingresso Output Enable attivo il comportamento della porta quello
usuale, mentre quando non attivo luscita disabilitata e si trova nello stato
ad alta impedenza a prescindere dallingresso.
Uscita tri-state
Quando una porta logica deve pilotare una linea di una connessione a bus, come
nel caso di un registro collegato ad una linea dati di una cpu, necessario che
solo una uscita tra le molte collegate in parallelo sia abilitata in ogni istante
di tempo. In caso contrario si otterrebbero delle condizioni anomale quando
due uscite dovessero cercare di forzare un diverso livello elettrico sulla linea.
Si utilizzano allora porte con unuscita particolare, detta tri-sate (o 3-state,
three-state o altro ancora a seconda del produttore).
Questa uscita pu essere abilitata o disabilitata in funzione del valore logico
presente su un ingresso dedicato chiamato Output Enable, o OE (figura 7.9b). Se
OE attivo, la porta funziona come una porta totem-pole. Se invece OE non
attivo, la porta viene disabilitata e presenta in uscita unimpedenza molto
alta. Concettualmente OE agisce su un interruttore posto in serie alluscita
della porta (lo schema elettrico pu in realt essere molto diverso da questa
semplificazione).
Ci aumenta il numero di possibili stati delluscita rispetto alla totem-pole:
infatti si hanno 3 stati simboleggiati da L, H e Z.
La tabella 7.2 mostra la tavola della verit per un inverter con uscita tri-state.
Nelle connessioni al bus dati di un microprocessore il segnale OE ricavato
a partire dal valore presente sul bus indirizzi mediante un decodificatore. Spesso
il segnale OE attivo a livello basso (OE).
Uscita open-collector (open-drain)
In alcuni casi esiste lesigenza di avere pi dispositivi che possano attivare la
stessa linea, senza che ci sia un supervisore che abiliti a turno le uscite corrispondenti. il caso ad esempio di una linea di interrupt condivisa di un microprocessore, oppure dei segnali di controllo del bus PCI. In alcune situazioni,
durante la produzione del sistema non noto il numero di dispositivi presenti
sulla linea, ad esempio nel caso del bus PCI incluso in un PC. Il numero effettivo
di schede presenti sul bus viene deciso dallutente del sistema, quindi ogni linea
potr avere una o pi porte che in determinate condizioni dovr essere in grado
di forzare un valore di tensione sulla linea stessa.
In situazioni del genere si usano delle porte dotate di unuscita speciale,
detta open-collector se la tecnologia di costruzione bipolare, open-drain nel
caso di MOS.
266
Le porte open-drain possono solo forzare sulla linea il valore L oppure essere
sconnesse (Z). Comparandole con una porta totem-pole si vede che nelle porte
open-drain esiste solo linterruttore verso 0 V, mentre del tutto assente la
connessione a VAL .
Negli schemi elettrici queste porte sono di solito contrassegnate da un simbolo (pallino, asterisco, rombo) posto in prossimit delluscita, come ad esempio
in figura 7.9c.
Il fatto che la porta possa solo imporre un valore basso o essere in alta
impedenza implica che il valore alto sulla linea collegata alluscita sia generato
da un componente esterno. Questo componente consiste quasi sempre in una
resistenza collegata tra la linea e la tensione di alimentazione, detta resistenza di
pull-up. Quando la porta nello stato Z, la resistenza eleva la tensione sulla linea
a un valore prossimo alla tensione dalimentazione, riconosciuto come H dagli
ingressi. Quando la porta invece nello stato L, forza la linea ad un valore basso,
assorbendo la corrente che in questo caso attraversa la resistenza. Ovviamente
per dimensionare la resistenza occorre prestare attenzione alle correnti massime
di uscita della porta logica.
Alcune porte open-collector possono sopportare sulluscita tensioni decisamente pi elevate della propria tensione di alimentazione. Tali porte possono
essere sfruttate per interfacciare porte logiche a bassa tensione a circuiti logici ad alta tensione. Ad esempio i controllori logici programmabili industriali
utilizzano ingressi a 12 V o 24 V, non compatibili con le logiche standard a 5 V.
Limpiego pi diffuso per questo tipo di porte per nella configurazione
detta wired-OR, in cui diverse uscite open-drain pilotano la stessa linea, come
in figura 7.10.
VAL
Rpu
A
Z
L
Z
L
Z
Z
L
L
H
L
L
L
R4
R1
R2
T3
In
T2
T1
D1
Out
D2
T4
R3
7.2
268
Considerando lingresso a 0 V, il transistor T1 in saturazione: questo perch la base collegata a VAL tramite R1 , lemettitore a 0 V e la tensione di
collettore non pu superare circa 1.2 V, pari alla somma delle VBE di T2 e T4 ;
inoltre T1 non pu aspirare una corrente significativa dal collettore per come
esso collegato alla base di T2 . T2 risulta quindi interdetto, come pure T4 . T3
conduce portando luscita a un livello alto, seppure pi basso della tensione di
alimentazione.
Se invece consideriamo lingresoo alto (VAL ), T1 si trover in regione attiva
inversa, in quanto la tensione di emettitore decisamente pi alta di quella di
collettore (sempre intorno a 1.2 V come nel caso precedente). Sar quindi in
grado di iniettare corrente in T2 che entrer in saturazione, seguito da T4 . T3
interdetto, anche grazie alla presenza del diodo D1 . Di conseguenza luscita
sar pari alla VCESAT di T4 , cio bassa.
Il diodo D2 funge da protezione per lingresso (diodo di clamp).
Un limite alla velocit di questo circuito dato dal fatto che i transistor durante la commutazione del circuito devono passare da saturazione a interdizione.
Un notevole miglioramento della velocit o del consumo della porta venuto
rispettivamente dalle famiglie S e LS in cui gli elementi attivi sono stati rimpiazzati da transistor Schottky (cio da dispositivi accoppiati a diodi Schottky
posti tra base e collettore per evitare la saturazione del transistor, come visto
nel capitolo sui transistor in commutazione).
La porta NAND in tecnologia TTL molto simile allinverter. Si sostituisce
T1 con un transistor multi-emettitore (cio un dispositivo con pi aree di emettitore associate alla stessa base). Ogni emettitore collegato a un ingresso della
porta. Se almeno un emettitore a livello basso, il transistor va in saturazione
e luscita alta. Solo nel caso in cui tutti gli emettitori siano a tensione alta,
luscita va a livello basso.
7.3
Porte CMOS
7.3.1
Per quanto riguarda questa tecnica per realizzare circuiti logici, ci occuperemo
dapprima di studiare a fondo la porta pi semplice, linverter, poi aggiungeremo transistor per ottenere circuiti in grado di realizzare funzioni logiche pi
complesse.
Inverter
La realizzazione di un inverter in logica CMOS statica complementare molto
intuitiva. Consideriamo inizialmente che la porta che vogliamo costruire deve
269
avere unuscita totem-pole. Questo significa avere due interruttori che collegano
luscita rispettivamente alla tensione di alimentazione e a 0 V, come in figura
7.9a.
VAL
M2
In
Out
M1
Vu
5
Vi
Wp
Wn
(Vi VT n )2 = p COX
(Vi VAL VT p )2
Ln
Lp
Wn
Wp
= p COX
Ln
Lp
Wp
Wn
= p
Ln
Lp
272
permette ancora dei gradi di libert, che possono essere sfruttati per definire
la capacit di pilotaggio della porta. Se questa interna ad un circuito integrato e deve pilotare poche porte di piccole dimensioni, allora si adotteranno i
minimi valori ammessi dal processo per le dimensioni dei transistor, se invece la
porta deve pilotare un carico esterno, i transistor saranno progettati per avere
una bassa resistenza duscita e unalta capacit di pilotaggio, a scapito delle
dimensioni.
NAND e NOR
Abbiamo visto come si realizzi un inverter in logica statica complementare. Per
poter sintetizzare qualunque funzione logica, abbiamo per bisogno di costruire
una porta NAND o NOR.
Nellanalisi dellinverter abbiamo notato come il transistor NMOS collegato
tra uscita e 0 V sia utilizzato per fornire il valore basso in uscita, mentre il PMOS
sia attivo quando luscita debba assumere un valore alto. possibile estendere
questa funzionalit osservando che per realizzare una qualunque funzione logica
occorre una rete di NMOS che si attivi quando la funzione logica deve fornire
unuscita bassa e una rete di PMOS attiva per valori alti di uscita.
Proviamo a costruire questa rete nel caso semplice di una porta NOR a due
ingressi (A e B). Luscita della porta deve essere bassa se almeno uno degli
ingressi alto. Questa funzione si ottiene facilmente collegando due NMOS con
il canale in parallelo tra uscita e 0 V, con i gate collegati rispettivamente a A e
B. Luscita deve essere bassa se e solo se entrambi gli ingressi sono bassi. Allora
la rete di PMOS deve creare un percorso a bassa resistenza tra uscita e VAL solo
quando entrambi gli ingressi sono bassi. Questo si ottiene inserendo due PMOS
con i gate collegati rispettivamente a A e B e i canali in serie tra uscita e VAL .
In figura 7.14 possibile vedere lo schema risultante.
VAL
M4
B
M2
A
Out
M1
A
M3
B
A
H
H
L
L
H
L
H
L
L
L
L
H
273
Lo schema di una porta NAND a due ingressi si costruisce nello stesso modo, ma i ruoli della rete di NMOS e di PMOS sono invertiti. Infatti, essendo
necessario avere un valore basso in uscita solo in corrispondenza di un valore
alto di entrambi gli ingressi, i canali dei due transistor NMOS saranno collegati
in serie tra uscita e tensione di riferimento, mentre i canali dei transistor PMOS
saranno connessi in parallelo tra uscita e alimentazione essendo necessario un
valore alto in uscita in corrispondenza di almeno un valore basso in ingresso.
Lo schema risultante per la porta NAND riportato in figura 7.15.
VAL
M2
A
M4
B
U
M3
B
M1
A
A
H
H
L
L
H
L
H
L
L
H
H
H
274
un livello basso in uscita. La situazione duale per il PMOS (un livello basso
di ingresso al pi produce un livello alto duscita).
Esistono equazioni logiche pi complesse che sono sintetizzabili direttamente come porte logiche statiche complementari. Queste equazioni devono essere
esprimibili in una forma detta AOI, per And-Or-Invert. Luscita deve cio essere
espressa come la negazione di una serie di AND e OR degli ingressi affermati,
ad esempio:
U = (A + B) (C + D)
VAL
M6
B
M8
D
M2
M4
C
U
M3
C
M7
D
M1
M5
B
7.3.2
Logica nMOS-like
Il difetto principale della logica complementare consiste nella necessit di realizzare due reti logiche duali che forniscono separatamente i valori alto e basso
delluscita. Per realizzare ogni funzione logica sono necessarie sempre sia la rete
di pull-up che quella di pull-down. Questo fatto, per quanto i MOSFET occupino relativamente poca area di silicio, sconveniente perch si utilizza il doppio
dello spazio necessario a definire una funzione logica.
Per risparmiare spazio si pu pensare di realizzare una sola delle due funzioni
complementari e trovare un modo di fissare luscita al valore opposto quando la
logica implementata non sia attiva.
Questo metodo di lavoro era utilizzato agli albori della tecnologia MOS quando non si riusciva ad integrare in un solo chip transistor di tipo N e di tipo P.
Se ad esempio si utilizzavano solo nMOS, si realizzava la rete di pull-down per
collegare luscita a 0 V e si aggiungeva sulluscita una resistenza di pull-up, come
nella logica open-drain, per portare luscita della porta a livello alto quando la
rete di pull-down non era attiva.
La stessa tecnica si pu utilizzare anche nei circuiti CMOS, dove la resistenza viene sostituita da un pMOS, opportunamente dimensionato in modo da
garantire un livello logico corretto quando luscita della porta deve assumere
un valore basso, con il gate permanentemente collegato a 0 V. Ad esempio, la
funzione di figura 7.16 si realizza in logica nMOS-like con il circuito di figura
7.17.
Questa realizzazione pi compatta della logica complementare ma soffre
di un grosso problema che ne limita fortemente lutilizzo: quando luscita della
porta bassa scorre corrente da VAL a 0 V, si ha cio dissipazione di potenza non
solo nella commutazione ma anche in condizioni statiche. Si perde quindi uno
276
VAL
M2
U
M3
C
M7
D
M1
M5
B
7.3.3
Logica dinamica
277
U
I1
I2
In
rete di
pull-down
nMOS
Figura 7.18: Schema a blocchi di una porta in logica dinamica con solo pMOS
di precarica.
Precharge/Evaluation
possibile generalizzare quanto osservato sopra e ricavarne un modo di realizzare circuiti logici dinamici. Lo schema a blocchi di una rete dinamica del tipo
che abbiamo considerato visibile in figura 7.18.
Il funzionamento diviso in due fasi successive a seconda del valore di :
= L detta fase di precarica. Gli ingressi devono assumere valori tali da
non attivare la rete di pull-down. Qualunque rete in nMOS non attiva
278
se tutti gli ingressi sono a valore basso. Luscita viene precaricata a valore
alto.
= H detta fase di valutazione. Gli ingressi assumono il valore effettivo
per cui il blocco logico deve calcolare luscita. Se il valore assunto tale da
attivare la rete di pull-down, luscita si porter a livello basso, altrimenti
rimarr alta. Si noti che gli ingressi non possono variare ulteriormente fino
alla fase di precarica successiva (la porta pu avere solo una transizione
da H a L e non viceversa).
Possiamo notare che questa tecnica ha diversi problemi: il pi grave che
in fase di precarica luscita viene portata a livello alto, mentre gli ingressi devono essere a livello basso. Questo vuol dire che non possibile connettere
direttamente in cascata luscita allingresso di un altro blocco dello stesso tipo.
Se si devono mettere in cascata funzioni logiche dinamiche si pu agire in
diversi modi. Una possibilit alternare porte logiche basate su rete di nMOS di
pull-down e un pMOS di precarica con altre duali basate su una rete di pMOS
di pull-up e un nMOS di precarica. Per queste porte la precarica delluscita a
0 V e la fase di valutazione fa eventualmente commutare luscita a livello alto.
Gli ingressi in fase di precarica devono essere alti. Questa soluzione non ottima
nel senso che i pMOS sono pi lenti o pi grossi dei transistor nMOS.
VAL
M2
U
I1
I2
rete di
pull-down
nMOS
In
M1
Figura 7.19: Schema a blocchi di una porta in logica dinamica con pMOS di
precarica e nMOS di abilitazione.
Unaltra soluzione consiste nellaggiungere in serie alla rete di nMOS, verso
0 V, un ulteriore nMOS collegato allo stesso segnale di precarica , detto foot,
che disconnette la rete di pull-down in fase di precarica, ottenendo la struttura
di figura 7.19.
279
Domino Logic
Anche questa precauzione non sempre sufficiente a proteggere il circuito da
false commutazioni di porte di questo tipo connesse in cascata. Lo studio di
dettaglio delle tecniche usate fuori dagli scopi di questo corso, si pu tuttavia
accennare al fatto che se si aggiunge un inverter alluscita di una porta logica
del tipo di figura 7.19, si ottiene da un lato una porta logica NON invertente, in
grado di realizzare funzioni tipo AND o OR, dallaltro che nella fase di precarica
e allinizio della fase di valutazione luscita della porta a livello basso e quindi
compatibile con logiche dello stesso tipo. Questo accorgimento alla base della
struttura denominata domino logic, una delle pi utilizzate in pratica. Il nome
deriva dal fatto che, in caso di diversi livelli di logica in cascata, allinizio della
fase di valutazione il primo livello di logica eventualmente commuter, poi il
secondo, il terzo e cos via come nel caso di una serie di tessere del domino
disposte in verticale in riga.
Charge sharing
La logica dinamica soffre anche di altri problemi. Se ad esempio la rete di nMOS
quella di figura 7.17, si nota che i drain di M1 e M5 sono in parallelo e
formano un nodo intermedio che si trova in uno stato di alta impedenza in fase
di precarica se gli ingressi sono a livello basso. La tensione su questo nodo in
questo caso dipende da qual era il valore degli ingressi nella fase di valutazione
precedente. Se questo valore diverso dal livello alto e se nella fase di valutazione
successiva uno o entrambi gli ingressi C o D sono alti, mentre A e B sono bassi,
le capacit parassite delluscita e del nodo intermedio si vengono a trovare in
parallelo e quindi c tra loro un passaggio di carica e una variazione di tensione
delluscita. possibile che tale variazione sia sufficientemente alta da portare
ad una commutazione non voluta delluscita. Tale fenomeno si chiama charge
sharing. Per evitarlo occorre aggiungere dei pMOS di precarica su tutti i nodi
intermedi a meno che la loro capacit parassita sia molto pi piccola di quella
relativa alluscita.
7.3.4
Unaltra tecnica atta a realizzare funzioni logiche utilizza come elemento base
non un inverter ma un transmission gate (in seguito TG), che abbiamo studiato
nel capitolo precedente. Questa tecnica sfruttata in particolare nella realizzazione di circuiti logici programmabili, o FPGA (Field Programmable Gate
Array). Lelemento base realizzabile facilmente con una coppia di transmission
gate il multiplexer.
La funzione logica di un multiplexer quella di trasmettere alluscita U il
segnale binario A quando il segnale di selezione S alto, mentre sulluscita
compare il valore presente sul secondo ingresso B quando S basso. Il segnale
di controllo S il selettore del canale di ingresso e il circuito si comporta come
un deviatore elettronico a due vie.
S = 1 = U = A
U = AS +BS
S = 0 = U = B
Realizzare questa funzione in logica statica complementare richiede tre porte
NAND a due ingressi (o NOR a due ingressi) e un inverter, per un totale di 14
280
transistor. Risulta molto semplice verificare che la topologia di fig. 7.20 realizza
la stessa funzione, utilizzando solo 6 transistor (i quattro di figura pi due
necessari per ricavare il segnale S se solo S disponibile).
S
T G2
T G1
S
Figura 7.20: Realizzazione di un multiplexer (MUX) con transmission gate.
Quando S alto, il transmission gate inferiore T G1 conduce, collegando effettivamente luscita allingresso A. Essendo pilotato in controfase, il transmission
gate superiore T G2 si trova in alta impedenza con questo valore di S.
Se invece S basso, T G1 in alta impedenza mentre T G2 conduce collegando
lingresso B alluscita U .
Luso dei transmission gate risulta particolarmente vantaggioso nella sintesi di altre porte logiche che richiedono molti transistor se realizzate in logica
complementare. Un esempio la funzione logica EX-OR.
Pur essendo una struttura pi compatta di quella ottenibile con logica complementare, non sempre possibile o conveniente usarla, a causa di una sostanziale differenza tra porte a transmission gate e porte standard. Abbiamo detto
infatti che quando un TG attivo, instaura un percorso di bassa impedenza tra
ingresso e uscita. Il circuito equivalente una resistenza in serie tra il terminale
di ingresso e quello duscita, di valore pari alla RON del TG. Il livello di tensione presente in ingresso viene dunque propagato alluscita, senza nessun tipo di
amplificazione o, per meglio dire, rigenerazione. Ogni rumore in ingresso sar
trasferito in uscita e le capacit parassite presenti nel circuito formeranno con
la RON un filtro passabasso.
In una porta realizzata invece in logica statica complementare lingresso collegato a un comparatore di soglia e il livello della tensione duscita indipendente
dal rumore presente sullingresso, purch esso non superi la soglia.
Dunque impensabile utilizzare lunghe sequenze di TG per realizzare un
circuito logico complesso. Occorre in ogni caso interporre ogni qualche livello di
logica una porta complementare per evitare il rischio di un deterioramento del
segnale tale da indurre malfunzionamenti nel circuito logico.
281
Capitolo 8
Circuiti di interfaccia
282
Capitolo 9
Alimentatori
283
Capitolo 10
10.1
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
284
. 285
. 288
. 294
295
296
296
. 297
301
. 301
. 302
. 304
. 308
308
. 308
. 310
. 312
315
. 316
. 317
. 319
. 320
. 320
Viene detta analogica una grandezza che pu assumere qualsiasi valore entro un
determinato intervallo: per contro viene detta numerica una grandezza che pu
avere unicamente un insieme discreto (finito) di valori. Si usa in genere il termine
grandezza analogica per indicare continuit sia nel tempo che nellampiezza e il
termine grandezza digitale o numerica per indicare una discretizzazione nel tempo e nellampiezza. Nel loro stato naturale le variabili che portano informazioni,
come la tensione, la corrente e il tempo, hanno forma analogica. La moderna tec-
284
10.1.1
Campionamento
x(t)
a)
b)
xs(t)
c)
285
Possiamo ottenere la serie di campioni, cio il segnale campionato xs (t) (figura 10.1-c) moltiplicando il segnale x(t) per una serie di di Dirac (figura 10.1-b):
xs (t) = x(t)
+
X
n=
(t nTs )
+
+
1 X
1 X
1
1
=
Xs (f ) = X(f )
f n
X f n
Ts n=
Ts
Ts n=
Ts
Possiamo osservare che, partendo da un segnale a spettro limitato (vedi
figura 10.2-a) , si ottiene un segnale con spettro periodico non limitato (vedi
figura 10.2-b). Per ricostruire il segnale originario x(t) a partire dal segnale
campionato xs (t) sufficiente isolare mediante un filtro passa basso la parte di
spettro in banda base. Lisolamento dello spettro principale possibile solo se i
vari spettri secondari non si ricoprono (vedi figura 10.2-c)e cio se 1/(2Ts ) > Bf .
La frequenza fs = 1/Ts , denominata frequenza di campionamento. Dunque
la minima frequenza di campionamento per riuscire a isolare la parte di spettro
in banda base, evitando la sovrapposizione di repliche traslate di X(f ), fN =
2Bf . Tale frequenza detta frequenza di Nyquist. Possiamo adesso enunciare
allora il Teorema del Campionamento: un segnale con una banda limitata Bf
pu essere completamente ricostruito dai suoi campioni se stato campionato
con una frequenza fs > 2Bf . Se la condizione di Nyquist non verificata, cio
se campiono ad una frequenza pi bassa (sottocampionamento) , gli spettri
del segnale campionato si ricoprono uno con laltro e questo fenomeno detto
aliasing. Laliasing non permette una corretta ricostruzione del segnale.
Campionamento con treno di impulsi rettangolari
Il campionamento tramite treno di delta non fisicamente realizzabile. Molti
convertitori richiedono che il segnale sia presente stabilmente allingresso per
un certo tempo. Il segnale viene campionato e mantenuto costante per il tempo
necessario da un circuito apposito detto sample and hold. Agli effetti pratici non
vi alcuna differenza nelleffettuare questa operazione rispetto alla teoria, se il
valore mantenuto il valore assunto dal segnale nellistante esatto di campionamento. Se per occorre ricostruire un segnale analogico a partire dalla sequenza
numerica ottenuta, bisogna ricorrere ad un apposito convertitore, detto convertitore digitale/analogico. Anche questo circuito non in grado di generare delle
delta di Dirac. La forma donda duscita di un convertitore digitale/analogico
quasi sempre (almeno in prima approssimazione) una successione di impulsi di
durata finita di forma rettangolare. Normalmente questi impulsi hanno durata
pari al periodo di campionamento e la forma donda duscita costituita da
286
Figura 10.2: Spettro a) Spettro del segnale continuo b) Spettro del segnale
campionato c) Spettro del segnale campionato con aliasing
una serie di gradini, ma gli impulsi possono anche essere pi stretti e il segnale
pu tornare a zero tra un campione e il successivo. E possibile modellare la
sequenza delle due conversioni (A/D e successiva D/A) con un campionamento
effettuato non con un treno dimpulsi ma con una sequenza di porte. La funzione campionante r(t) dunque un impulso rettangolare di ampiezza unitaria e
durata Tc Ts . Otteniamo il segnale xr (t) in figura 10.3.
xr (t) =
+
X
n=
con
xr (t) =
1
0
per 0 t < Tc
altrove
Se per ricostruire il segnale si utilizza, come nel caso ideale, in serie al convertitore D/A un filtro passa basso per recuperare la replica centrale dello spettro,
si ottiene un segnale xr (t) distorto rispetto a x(t) in quanto non si eliminato
il contributo dello spettro R(f ) di r(t). Si ha infatti
Xr (f ) = X(f )R(f )
cio X(f ) modulato dallo spettro di R(f ). Si capisce quindi che per riottenere
X(f ) bisogna filtrare xr (t) con un filtro con funzione di trasferimento R(f )1 .
287
xr(t)
Hr(f)
f
Figura 10.4: Andamento del modulo del filtro ricostruttore
La situazione pi comune si ha, come spiegato sopra, quando limpulso
rettangolare r(t) ha una durata pari a Ts .
Lo spettro di R(f ) facilmente calcolabile. Se Tc = Ts si ha ad esempio:
jf /fs sin (f /fs )
R(f ) = e
f
f
R1 (f ) = ejf /fs
sin (f /fs )
10.1.2
Quantizzazione
288
Errore di quantizzazione
Per valutare lentit di questi errori esaminiamo la conversione di una grandezza
analogica A, variabile con continuit nellintervallo S, in una grandezza numerica
D, costituita da 2N bit. Come si pu vedere in figura 10.5, loperazione di
conversione consiste nel mappare il campo di variabilit della A sul campo di
variabilit della D.
D
Ad
2N
In un numero binario le cifre pi significativa (prima a sinistra) e meno significativa (ultima a destra), sono indicate rispettivamente come Most Significant
Bit (MSB) e Least Significant Bit (LSB). Lampiezza Ad di ogni intervallo di A
viene indicata come 1 LSB e vale:
S
= 1 LSB
2N
Ne segue che lerrore q sar limitato da
Ad = Ai+1 Ai =
1
1
S
Ad = LSB = N +1
2
2
2
La quantizzazione uniforme pu essere rappresentata in un diagramma cartesiano come in figura 10.6-a. La grandezza di ingresso A compare in ascissa,
mentre in ordinata compare un insieme di punti che rappresenta la variabile
discreta D. Dal momento che uno stesso valore di D rappresenta un campo
di valori di A, la funzione di trasferimento formata da tratti orizzontali, di
|q | 6
289
D
a)
eq
b)
LSB
- LSB
2
dove A
e 2q sono le varianze rispettivamente del segnale e del rumore.
Allinterno di un intervallo Ad , generalmente molto piccolo rispetto allampiezza del segnale, possiamo pensare che la probabilit di campionare il segnale
in qualunque punto dellintervallo sia indipendente dal punto stesso. Questo significa che q ha una distribuzione di ampiezza (q ) uniforme, come indicato in
290
+Ad
2
Ad
2
2q (q )dq =
A2d
12
eq
Ad/2
1/Ad
r(e)
-Ad/2
Figura 10.7: Distribuzione di ampiezza di q
Se la conversione A/D avviene su N bit, sappiamo che Ad = S/2N e quindi
otteniamo
S2
12 22N
A questo punto, per calcolare lSN Rq basta calcolare la potenza del segnale
di ingresso per le diverse situazioni. Vediamo alcuni esempi per segnali di vario
tipo.
2q =
Onda triangolare.
A
+S
+S
1/S
t
-S
r(A)
-S
S2
12
e quindi
SN Rq =
S 2 12 22N
= 22N
12 S 2
291
S2
8
3 2N
2
2
SN Rq =
e
S2
4
quindi
SN Rq = 3 22N
292
A
+3s
t
-3s
r(A)
S2
36
1 2N
2
3
SNRq
4.77
1.6
0
N
-4.8
293
10.1.3
Il sistema di conversione
S/H
A/D
sparmiare ponendone solo uno dopo il multiplexer. Il motivo sta nel fatto che
il multiplexer crea un singolo segnale discontinuo in ampiezza, dipendente dalla
cadenza della commutazione, a partire da un insieme segnali continui (a tutti
gli effetti un campionatore). Ponendo il filtro dopo il multiplexer andremmo a
rovinare il segnale per colpa della funzione di trasferimento del filtro, che inserisce una memoria temporale. Il segnale convertito sarebbe dipendente non solo
dal segnale in ingresso al multiplexer nel periodo di campionamento, ma anche
dal valore dei segnali convertiti negli periodi precedenti.
A
A
MUX
S/H
A/D
Segnali di controllo
10.2
Amplificatore di condizionamento
La dinamica del segnale da campionare raramente coincide con quella del convertitore A/D, in quanto i costruttori prevedono per questi componenti alcuni
campi di tensione standard (es. [0,5V], [-5V,+5V], [-10V,+10V]). Si visto che
il rapporto segnale/rumore di quantizzazione migliora quanto pi le due dinamiche sono simili. Il compito dellamplificatore di condizionamento allora quello
amplificare ed eventualmente traslare il segnale di ingresso (sommare una componente continua) in modo da ottimizzare il processo di conversione. A volte
sono affidate allamplificatore di condizionamento anche altre funzioni di adattamento, come ad esempio la linearizzazione della funzione di trasferimento del
sensore, per i sensori di temperatura a termocoppia, la conversione da segnale
in corrente a segnale in tensione, lisolamento galvanico tra sensore e sistema di
acquisizione dati.
La forma pi semplice di un amplificatore di condizionamento costituita
da un amplificatore di tensione non invertente, con la possibilit di sommare
una tensione per leventuale traslazione, come in figura 10.15.
Spesso lingresso dellamplificatore di tipo differenziale. In questo caso si
utilizza un amplificatore da strumentazione. Lo scopo di un ingresso differenziale di eliminare i problemi dovuti a diversit nelle tensioni di riferimento
(masse) del sensore e del sistema dacquisizione o al rumore presente sui fili di
interconnessione nel caso di sensori distanti.
295
R
pppp pppp3pppp p
ppR
pp pppp2pppp
..................
....
..
..
....
...
...
....... ........
......
VR
R
p pppp ppp1p pppp
r r
c
6
pp p pp p p
p p pp p p
p pp p p p pp
p p p pp p p
pp
ppp ppp
p
p
p
p
p
p
p
+ p p pp
pp
pp p pp p p
c
6
Vu
Ve
10.3
Filtro antialiasing
Le funzioni del filtro antialiasing sono di eliminare il pi possibile eventuali porzioni dello spettro del segnale o del rumore dingresso poste al di fuori della
banda utile del convertitore. Se queste componenti arrivassero allingresso del
convertitore, esse sarebbero ribaltate per effetto dellaliasing sulla banda del segnale e costituirebbero del rumore non pi eliminabile. Il filtro antialiasing
dunque normalmente un filtro passa-basso, anche se ci sono casi in cui loperazione di conversione si accompagna ad una traslazione in banda del segnale,
una sorta di demodulazione: in questi casi il filtro diventa un passa-banda.
Per il dimensionamento del filtro antialiasing occorre valutare la relazione
esistente tra la banda utile del segnale Bf e la frequenza di campionamento fs .
Laliasing un problema se il suo effetto di alterare lo spettro allinterno della
banda del segnale. La componente a frequenza pi bassa nel segnale dingresso
che pu essere ribaltata dallaliasing allinterno di Bf si trova a frequenza fs
Bf . Dunque il filtro deve avere banda passante pari almeno a Bf e deve attenuare
sufficientemente ogni componente a frequenza superiore a fs Bf . Generalmente
si considera sufficiente unattenuazione a tale frequenza pari a 1/2N +1 , in modo
che un segnale in ingresso di ampiezza picco-picco pari a S venga ridotto dal
filtro ad un livello paragonabile a quello del rumore di quantizzazione. Quanto
pi la frequenza di campionamento vicina al limite di Nyquist, tanto pi
ripido dovr essere nel filtro antialiasing il passaggio tra banda passante e banda
attenuata. Lordine (numero di poli) del filtro antialiasing cresce dunque tanto
pi bassa la frequenza di campionamento.
10.4
Convertitore digitale/analogico
Il blocco fondamentale dei sistemi di acquisizione dati il convertitore Digitale/Analogico, detto anche D/A o DAC. Infatti anche molti schemi di convertitori
Analogico/Digitale sono costruiti attorno ad un convertitore D/A, posto in vari
modi allinterno di un anello di reazione. Per questo motivo il convertitore D/A
studiato prima del convertitore Analogico/Digitale.
296
N-
D/A
c
6
VA
10.4.1
Funzione di trasferimento
Comportamento statico
Consideriamo innanzitutto i convertitori dal punto di vista statico, studiamo
cio la loro funzione di trasferimento supponendo che il valore numerico sugli N
fili di ingresso sia stabile da tempo infinito. Otteniamo una transcaratteristica
costituita da un insieme di 2N valori di tensione. Se la corrispondenza tra i
punti dellasse discreto e i valori delle tensioni lineare, allora tutti i punti della
caratteristica giacciono sulla stessa retta. Tracciando per la caratteristica di
un convertitore reale non avremo mai una retta che intercetta tutti i punti, in
quanto i punti reali sono affetti da errore e quindi sono variamente spostati in
verticale rispetto alla posizione ideale, come si pu vedere in figura 10.18.
Se dunque si uniscono i punti della transcaratteristica reale del convertitore,
non si ottiene una retta ma una spezzata. Per poter paragonare le prestazioni
del convertitore reale con quelle di progetto si pu costruire la retta che meglio
297
298
per ogni punto, come la distanza tra il punto e la retta migliore approssimante
(figura 10.20).
i
X
j=0
299
DNLj .
da cui si vede come lINL sia lintegrale del DNL. Gli errori INL e DNL sono
quindi correlati, ma vengono dati entrambi dal costruttore. LINL misura lo
scostamento dalla linearit, mentre il DNL importante quando il convertitore
fa parte di anelli di controllo per evidenziare eventuali instabilit. Infatti, quando
il DNL sia superiore a 1 LSB, pu succedere che il convertitore sia non monotono,
cio che, per alcuni valori del numero dingresso, la caratteristica cambi segno. Se
la pendenza della caratteristica globalmente positiva, si ha un errore di non
monotonicit se il valore duscita A(j) corrispondente al numero in ingresso
j A(j) < A(i) con j > i. La condizione INL > 1 LSB necessaria ma non
sufficiente per avere errore di non monotonicit.
Comportamento dinamico
Analizziamo ora il comportamento di un convertitore dal punto di vista dinamico, cio considerando il numero N in ingresso che varia da N1 a N2 .
.....................
...
..
....
...
...
....... .........
......
VR
pp
ppppppppppp R
pppp G 2N 1
c
ppppppp
pppppp R
pppp
c
pppppp
ppppppp R
pppp
c
Mc
2N
Resistenze
p pp p p p p
pppppp
p p p p pp p p
p pp p p p pp
p pp p p
p
p
pp p p p
+ pppp ppp
p
p
p pp p p p p
c
6
VA
ppppppp
p pppp R
p pppp
c
2c
pppppppp
pppppppppp R
ppppppp
ppppppppp R
1c
0c
10.5
10.5.1
Convertitore Potenziometrico
M
MR
VR = N VR
2N R
2
301
+
...........
..... .......
...
..
....
.
..
...
.....................
VR
pppppppp
pppppppp RG
pppppp
pppppp R
p pppp
ppppppp
ppppppp R
pppp
pppppppp
p pppppppp R
pp
ppppppppppp R
p pppp
ppppppp
pppppp R
p pppp
ppppppp
pppppppppp R
ppppppp
pppppppppp R
QQ
k
c
c
c
QQ
k
QQ
k
c
c
c
QQ
k
c
c
QQ
k
c
QQ
k
QQ
k
p pp p p p p
p p p p pp
p p p pp p p p p
p p p p pp p
pp p p p p
p
p
p
p
p
p
p
p
p
p
+p p p p
p
p p p p pp
c
6
VA
N =3
BIT 2
BIT 1
c
BIT 0
Figura 10.25: Realizzazione con albero binario di deviatori pilotati dai bit di
ingresso
dove M R la resistenza vista tra la presa M e massa mentre 2N R la resistenza totale. Per realizzare questo convertitore sono necessari 2N resistenze e 2N
interruttori. Gli interruttori saranno chiusi uno alla volta a seconda del valore
della configurazione in ingresso. Il voltage follower serve per disaccoppiare il
carico dalla tensione ricavata. Un convertitore realizzato in questo modo non va
bene quando lingresso su molti bit, ad esempio per 16 bit (standard audio
Hi-fi) occorrono 216 = 65536 resistenze e 216 interruttori. Il convertitore potenziometrico comunque utilizzato anche perch permette di realizzare, variando
le resistenze, una legge di conversione qualunque, purch monotona. Variando
le resistenze si variano gli intervalli di tensione.
10.5.2
Esistono altri modi per realizzare convertitori D/A, utilizzando un numero minore di elementi. Si pu osservare che un convertitore D/A lineare deve produrre in uscita una tensione vA che sia proporzionale al numero di ingresso D:
vA = Ad D dove Ad una costante e ha le dimensioni di una tensione. Il numero di ingresso rappresentato da un codice binario espresso su N fili. Ogni
filo trasporta uninformazione binaria (0 o 1) il cui significato dipende dal tipo
di codifica utilizzato dallingresso. Il tipo di codifica pi comune prevede che sul
filo i-esimo venga indicato il coefficiente Ci di pesoP
2i del numero dingresso.
1
i
Il numero D viene cio espresso nella forma D = N
i=0 Ci 2 . Esplicitando i
contributi dei singoli fili nellespressione di vA si ha:
vA = Ad
N
1
X
Ci 2i
i=0
Questa formula suggerisce come realizzare un convertitore D/A: si deve generare la grandezza di uscita come somma di N grandezze (tensioni o correnti)
302
2N 1 Ad P
cP
CN 1
vA
Generatore
4Ad P
cP
C2
2Ad P
cP
C1
Ad P
cP
C0
Ci =
1,
interruttore chiuso
0, interruttore aperto
ppppR
ppp p pp pp p
pp p pp pp p pp p
pp2R
..
...................
...
..
....
.
..
...
....................
VR
CN1
CN2
N2
R
pppp pppfp pppp
r
r
r
C1
2N1
pppp pppp ppppR
C0
p pp p p p p
pppppp
p p p p pp p p
p pp p p p p
p pp pp p
p
pp p p p p
+ pp p p p p p
pp
p pp p p p p
c
6
VA
N 1
VR Rf X
Ci 2i
2N 1 R i=0
nera una corrente che sar indipendente dalle altre, quindi ogni ramo dar un
contributo allerrore totale sulluscita indipendente da ogni altro. In particolare, se si utilizzano componenti tutti con la stessa tolleranza, il ramo relativo
allMSB contribuir da solo al 50% dellerrore totale del convertitore dovuto
alle correnti; l MSB 1 sar responsabile del 25% dellerrore e cosi via fino
allLSB. La precisione complessiva del convertitore determinata dal numero
di bit che si desidera convertire. Affinch tutti i bit siano significativi (e non
introducano solo rumore sulluscita) necessario che lerrore totale commesso
dal convertitore sia inferiore a 21 LSB. Se anche lerrore fosse imputabile solo alle
resistenze, serve allora che ogni resistenza (nel caso di componenti tutti con la
stessa tolleranza) abbia precisione migliore di 1/2N . In pratica bisogna anche
tenere conto del fatto che gli interruttori vengono realizzati normalmente utilizzando dei transistor MOS in configurazione pass-transistor o transmission gate.
Quando linterruttore chiuso, la resistenza serie, RON , non nulla e costituisce
un termine derrore aggiuntivo sulla resistenza del ramo.
Sono possibili alcune varianti a questo schema. La pi importante prevede
dei deviatori collegati o a massa (se Ci = 0) o a massa virtuale (quindi allingresso delloperazionale) al posto degli interruttori, come visibile in figura 10.28.
Il generatore VR non ideale, quindi ha una resistenza interna. La tensione generata potrebbe quindi variare variando la corrente prelevata dal generatore
stesso. Utilizzando dei deviatori al posto degli interruttori, la corrente prelevata
dal generatore VR non cambia al variare del numero dingresso, quindi viene eliminata una possibile causa di errore. Questo schema denominato a deviatori
di corrente, per differenziarlo da unaltra variante, detta a deviatori di tensione.
Tale variante si ottiene sempre mediante dei deviatori, collegati per a monte
delle resistenze del ramo, in modo da collegare il ramo a VR , se Ci = 1, a massa
altrimenti. Questa variante permette di pilotare le resistenze dei vari rami a
partire da un circuito logico CMOS. Infatti il circuito equivalente duscita di un
circuito CMOS proprio costituito da un deviatore collegato a massa o a VAL , a
seconda del livello logico duscita. Se allora si usa VR = VAL , i deviatori possono
essere costituiti dalle uscite di qualunque circuito CMOS. Anche in questo caso
bisogna tenere in conto limpedenza duscita del circuito, che si somma al valore
della resistenza del ramo e costituisce quindi un termine derrore aggiuntivo.
Un problema di questi convertitori risiede nelleccessiva dispersione dei valori
delle resistenze dei vari rami. Confrontando infatti le resistenze associate allMSB e allLSB, si nota che la seconda 2N 1 volte pi grande della prima. Se ad
esempio si vuole realizzare con questa topologia un convertitore D/A integrato,
essendo costante la resistivit del materiale impiegato per costruire le resistenze, il rapporto tra le dimensioni delle resistenze proporzionale al rapporto dei
valori. Dunque larea utilizzata per le resistenze pi grandi risulta molto elevata,
se quelle piccole devono essere molto precise, quindi occupare aree significative.
Si cerca allora di realizzare un convertitore con i pregi del convertitore a
grandezze pesate, ma che non sia basato su resistenze molto diverse.
10.5.3
....................
...
..
..
....
...
..
....... ........
......
VR
ppppR
p ppp ppp p
c
c
c
pp pp pp ppp p p
r pp2R
c
N2
c
2
R
r p pp p ppp p pp pp p
c
N1
2 p pp pp p p R
c
p p pp p p
c
r
r
r
r
r
Rf
p p pp p ppp p pp pp
p pp p p p p
pppppp
p p p p pp p p
p pp p p p p
pp
p p pp p pp
p
p
p
p
p
+ p ppppp
pp
p pp p p p p
c
6
VA
VR
VR
= N
2R2N 1
2 R
Rf trasforma le correnti dei rami i cui deviatori sono commutati sul nodo di
massa virtuale in una tensione duscita di valore:
I LSB =
Vu = VR
N 1
Rf X
Ci 2i
2N R i=0
o, in modo equivalente:
Vu = VR
305
Rf
D
2N R
.........
..... ........
..
..
....
.
..
...
....................
.................
....
..
....
..
...
..
..... ......
............
pppppppp
pppppppppp R
2I
?
VR
pppppppp
pppppppppp 2R
?
I
VR
pppppppp
pppppppppp 2R
?
I
pppR
p pppp ppp pp
+
...........
.... .......
...
..
....
.
...
..
.....................
ppppR
p pp p p pp p p
+
....................
...
..
....
.
..
...
....................
.
ppppppp
pppppppppp 2R
?
I/2
ppppppp
pppppppppp 2R
?
I/2
p pp R
ppp p pp pp p
ppppppp
pppppp 2R
p pppp
?
I
VR
ppppppp
pppppppppp 2R
?
I
VR
ppppR
pp pp pp pp p
ppppppp
pppppp 2R
p pppp
I/2
ppppppp
pppppp 2R
p pppp
?
I/4
ppppppp
pppppp 2R
p pppp
?
I/2N 2
ppppppp
pppppp 2R
p pppp
?
I/2N 1
ppppppp
pppppp 2R
p pppp
?
I/2N 1
pppR
p ppp p pp pp
+
...........
.... .......
...
..
....
...
..
.....................
VR
pppR
p p pp p ppp p
pp
ppppppppppp 2R
p pppp
c
pp
ppppppppppp 2R
p pppp
c
r
r
M SB
pppR
p pp pp p pp p
pp
ppppppppppp 2R
p pppp
c
r
r
pp
ppppppppppp 2R
p pppp
c
r
r
pp
ppppppppppp 2R
p pppp
c
Rf
ppp p pp pp p ppp p
r
r
r
LSB
306
p pp p p p p
p p p p pp
p p p pp p p p pp
p p p pp p p
p pp p p
p
p
p
p
p
+p p p p p p p p p
p
p pp p p p p
c
6
VA
ReteP assiva
P,
c,
l
l
......................
...
...
.
..
.................
P,
c,
l
l
Q
l
lc
,
,
VR ..........
Q
l
lc
,
,
I
?
I
?
......
....... .........
..
...
...
.
...
..
...... .......
.........
VR
b)
a)
ppppR
pp pp p pp p p
ppppppp
pppppp 2R
ppp
c
ppppppp
pppppp 2R
ppp
c
r
r
ppppR
ppp p pp pp p
ppppppp
pppppp 2R
ppp
c
r
r
ppppppp
pppppp 2R
ppp
c
r
r
ppppppp
pppppp 2R
ppp
c
r
Rf
ppp p ppp p pp pp p
r
r
......
....... .........
..
...
...
...
..
....... ........
......
VR
p pp p p p p
p p p p pp
p p p pp p p p p
p p p p pp p
pp p p p p
p
p
p
p
p
p
p
p
p
p
+p p p p
p
p p p p pp
c
6
VA
307
10.5.4
Convertitori moltiplicativi
10.6
Convertitore analogico/digitale
10.6.1
Funzione di trasferimento
D 6
r
r
r
r
r
r
r
r
A
D 6
r
r
r
r
r
r
r
r
A
309
segmenti reali. Anche qui possiamo definire i due errori: errore di offset (differenza di intercetta con lasse delle ascisse tra retta migliore approssimante ed
ideale) e lerrore di guadagno (differenza di pendenza).
Anche in questo circuito gli errori lineari sono facilmente compensabili,
agendo su guadagno e offset dellamplificatore di condizionamento, ma non
particolarmente significativi ai fini di valutare la bont del convertitore.
Si definiscono quindi gli errori di non linearit integrale e differenziale
che si calcolano sulla retta migliore approssimante. Lerrore di non linearit
integrale, IN L, riferito al codice duscita i, la distanza tra il punto centrale
del segmento che produce in uscita il codice i e la retta migliore approssimante.
Lerrore di non linearit differenziale, DN L, riferito al codice duscita i, invece
dato dalla differenza tra lampiezza del segmento medio del convertitore (cio
del segmento determinato utilizzando la retta migliore approssimante) e quella
del segmento che produce in uscita il codice i. In figura 10.35 sono evidenziati
graficamente gli errori di non linearit integrale e differenziale.
10.6.2
Il compito di un convertitore A/D di produrre in uscita una grandezza numerica che rappresenti al meglio il valore di tensione presente allingresso. Studiando
la transcaratteristica si vede che essa prevede sullingresso circa 2N valori di tensione di soglia, se il numero digitale su N bit, che rappresentano gli estremi dei
singoli segmenti in cui la caratteristica divisa. Il convertitore deve individuare
quali sono le due soglie tra cui compreso il valore di tensione dingresso. Un
primo circuito che possiamo vedere quello mostrato in figura 10.36.
310
c
6
Va
c
Rp
pppp pppG
p p p pp
r
ppppppp
ppppppppp R
r
.....................
...
..
....
.
..
...
....................
..
p pp p p p pp
p p p pp
+ p p p pp p p p p
p p p p p pp
ppp p
p
p
p
pp pp
p p p p p p pp p
pp pp p pp p
pp p p p pp
r +p p p pp p p p pp p p p p
p p p p p pp
pp p p p
p
p
p
p
p p
pp p pp pp p p
pp p p p pp p
pp p p p pp
r +p p p pp p p p pp p p p p
p p p p p pp
pp p p p p
p
p
p
p
p
p
p
p
p
p
p p p p
p
p p pp p p
r
Vr
pp p
( pppppppppppp R
pp
2N
r
pppppppp
pppppppppp R
r
ppppppp
ppppppppp R
2N 1
P RIORIT Y
EN CODER
p pp p p p p
p p p p pp
+ p p p pp p p p p
p p p p p pp
pp p p
p
p
p p p pp
p pp p p p pp p
p
p pp p p p p
r
Figura 10.36: Convertitore A/D parallelo o flash.
311
LOGICA
DI
DECODIF ICA
D
=
c
6
V
pp p p pp p
p p pp p p
p pp p p p pp p
p p pp p p p
p pp p
p
p
p
pp p p
+p pp p p pp p p p
pp p p p p p
LOGICA
?
D/A
Figura 10.37: Schema generale dei convertitori con D/A in reazione.
Il convertitore composto da circa 2N resistenze collegate in serie, in modo
da produrre le necessarie tensioni di soglia a partire da un unico generatore
di riferimento. I comparatori agiscono tutti in parallelo e la loro uscita indica
se il segnale dingresso supera o meno la soglia di ognuno dei comparatori. Le
uscite sono circa 2N : il numero minimo di comparazioni da effettuare 2N 1,
ma a volte utile rilevare situazioni di sovraccarico del convertitore e quindi
aggiungere due comparatori che controllano se il livello di tensione dingresso
al di fuori della dinamica del convertitore. Per il codice generato, pur essendo
N
su 2N 1 fili, non pu assumere tutte le 22 configurazioni teoricamente esprimibili, ma solo alcune con caratteristiche particolari. Infatti tutti i comparatori
la cui soglia di tensione inferiore al livello assunto dal segnale genereranno un
uno, tutti gli altri uno zero. I valori possibili saranno dunque del tipo {00...0000,
00...0001, 00...0011, 00...0111, ..., 11...1111} Questo tipo di codice detto termometrico. Le parole di codice diverse sono solo 2N . E dunque possibile posporre
un circuito logico combinatorio che ricodifica luscita su N bit.
Questo circuito utilizza 2N comparatori e resistenze. Il numero di componenti
molto elevato e questo un grosso svantaggio. Il circuito per possiede un
pregio che consiste nel permettere di confrontare in parallelo il segnale con
tutte le soglie possibili. Questo modo di operare il pi veloce che esista, per
cui questo schema viene impiegato quando la velocit richiesta al convertitore
il fattore predominante rispetto al costo e alla complessit. Questo circuito
chiamato convertitore parallelo o flash ed alla base di molti convertitori
veloci.
Esistono poi dei convertitori derivati da questo che hanno meno comparatori,
in quanto la conversione viene effettuata in due passi successivi, ma sono pi
lenti. Vanno sotto il nome di convertitori half-flash.
10.6.3
CLK
c
6
V
a
!
pp p p pp p
p p pp p p
p pp p p p pp p
p p pp p p p
p pp p
p
p
p
pp p p
+p pp p p pp p p p
pp p p p p p
CON T AT ORE
U/D
?
DAC
c
6
V
c
Figura 10.38: Convertitore A/D ad inseguimento.
313
10.7
CLK
c
6
V
SOC
a
!
p p p pp p p
p p pp p
p p pp p p p pp p
p p pp p p p
p p pp p
p
p
p
p
p
+p p p p p p p p p
p
p pp p p p
SAR
EOC
-
DAC
c
6
V
c
Figura 10.41: Convertitore ad approssimazioni successive.
c
6
V
c
6
V
6
S/H
10.7.1
Fase di sample
Vu
Ve
Vu , Ve
t
S
ON
SAMPLE
HOLD SAMPLE
HOLD
OFF
c
6
V
r 6r
r
Cm
S/H
c
6
V
10.7.2
transizione sample-hold
Occupiamoci ora della transizione da Sample a Hold. Il passaggio tra le due fasi
imposto da una transizione dellingresso digitale di comando (in figura 10.43
una transizione alto-basso, ma ovviamente il senso dipende da come viene
realizzato il circuito). Trattandosi di un dispositivo fisico, tale comando viene
interpretato con un certo ritardo. Per comprendere il funzionamento del circuito
317
occorre rifarsi ad un modello semplice di S/H (figura 10.44). Il sistema idealmente composto da un interruttore pilotato dal segnale digitale di comando e
da un condensatore che lavora da elemento di memoria per la tensione dingresso. Questa una rappresentazione troppo semplificata in quanto il condensatore
deve essere isolato dal carico per evitare che si scarichi in fase di hold, cos come lingresso non pu essere collegato direttamente al condensatore in fase di
sample per evitare problemi dovuti allimpedenza non nulla del generatore di
ingresso.
La commutazione dellinterruttore non avviene in tempo zero, ma in un tempo detto tempo di apertura come si vede in figura 10.45. Il tempo di apertura
inoltre non completamente noto, in quanto dipende sia dalle caratteristiche
del circuito sia dalle condizioni di utilizzo (ambientali, livello di tensione dingresso, ecc.). E possibile caratterizzare il tempo di apertura in modo statistico,
determinando un valore medio e unincertezza, la cui ampiezza detta jitter
dapertura tjA . Il valore medio del tempo di apertura noto e compensabile,
non cos lincertezza. Per conoscere lentit dellerrore sulla tensione duscita
dovuto allincertezza, vorremmo che questa fosse espressa in tensione, non come
tempo.
CGS
VG .
CM + CGS
318
Capacit
? Parassite
CDS
Capacit di
Mantenimento
?
CGS
?
Cm
r
Figura 10.46: Capacit parassite nei MOS.
Ma CGS CM e quindi
P = Vu
CGS
Q
VG
CM
CM
Questo errore fa s che la tensione campionata sia pi o meno alta della tensione
dingresso. Tale errore denominato errore di piedistallo.
Si dovr inoltre tener conto anche di un tempo di assetto prima di poter
leggere la tensione duscita. Tale tempo dovuto alla risposta al transitorio del
circuito.
10.7.3
fase di hold
IT perd
tconv
CM
dove tconv la durata della fase di hold e coincide normalmente con il tempo di
conversione del convertitore A/D connesso in cascata al S/H.
Esiste unaltra causa derrore dovuta alla capacit parassita dellinterruttore
posta a cavallo dello stesso (figura 10.46), CDS . Tale condensatore permette il
passaggio di una certa quantit di corrente attraverso linterruttore anche se
linterruttore stesso aperto. Questo genera un errore di feedthrough. Tale errore dipende dalle variazioni del segnale dingresso durante la fase di hold, dal
valore del condensatore CDS e dal valore di CM . E possibile valutare quantitativamente il massimo errore a partire dallo slew rate del segnale dingresso
e approssimando la formula come per lerrore di piedistallo in quanto i due
condensatori sono di valore molto diverso:
F T =
CDS
SRVe tconv
CM
319
t
Decadimento
e feed through
10.7.4
transizione hold-sample
HOLD
SAMPLE
Tempo di acquisizione
10.7.5
Finora abbiamo ipotizzato un circuito di sample & hold simile a quello rappresentato in figura 10.44. Abbiamo gi detto che questo circuito non funziona
in modo adeguato, perch sensibile alla resistenza di uscita del circuito che
genera il segnale dingresso RS e alla resistenza di carico RL . Quando chiudiamo linterruttore (fase di sample), RS e RL sono in serie e si crea un partitore
con il risultato che il segnale campionato non il segnale di ingresso ma un
segnale attenuato. Inoltre RS , in serie alla RON dellinterruttore, crea problemi
dinamici perch accoppiandosi a CM crea un filtro passabasso con conseguenti
limitazioni di banda passante e di velocit di acquisizione. In fase di hold la RL
320
Rg
pp pp pp pp ppp p p
+
...................
...
....
...
..
..
..
....
..................
Ve
p p p p pp p
p p pp p p
+ p pp p p p pp p
p p pp p p
pp p p
p
p
p
p p pp
ppppp ppp
p
p p p p p pp
r c
CM
pp p p pp p
p p pp p p
+ p pp p p p pp p
p p pp p p p
ppppp p
p
p
p
p
p
p
p
p
p
p
p p pp
p
p p pp p p
6
ppppppp
pp pppp R V
pppp L u
Figura 10.49: Circuito di Sample & hold con due voltage follower.
CM
+
.....................
...
..
...
..
..
....
..
...................
Ve
p p p p pp p
p p pp p p
p pp p p p pp p
p p pp p
r c
1 pp p p p pp p pp p
p
p pp p p pp p pp pp p
+pp p p p p p p p
p p p pp p p
p p pp p pp
r
pp p p pp p
p p pp p p
p pp p p p pp p
p p pp p
2 p p p pp p p pppp p
p
p
+p p p p p p p p
p
pp p p pp p
c
6
Vu
c
tenendo la tensione duscita costante e pari allultimo valore letto della tensione
dingresso. I diodi servono ad evitare che, con interruttore aperto, la tensione
ai capi dellinterruttore si allontani troppo dal valore assunto in fase di sample
(0 V). In questo modo si velocizza la transizione Hold-Sample e si riduce leffetto
dellerrore di feedthrough. Si noti il segno della reazione: essendo lintegratore
uno stadio invertente, per avere reazione complessivamente negativa, la reazione
sul primo operazionale deve essere riportata sullingresso non invertente.
Concludiamo il discorso sui S/H analizzando in quale caso questi circuiti
debbano essere usati in un sistema di acquisizione dati. Quando il convertitore
A/D richiede che il segnale di ingresso resti costante per il tempo di conversione,
in generale occorre un S/H per campionare lingresso. Si pu evitare di inserire
il S/H se il segnale non ha variazioni significative durante il tempo di conversione. Se ad esempio lingresso del convertitore fose collegato a un sensore di
temperatura non avrei bisogno di S/H perch in pochi microsecondi la temperatura ha normalmente variazioni infinitesime. Se ho invece segnali di ingresso
con slew rate SRi elevato, ho bisogno di usare un S/H. Possiamo dire che NON
ho bisogno del S/H se
1 LSB
SR i
2 T conv
322