UNIVERSIDAD SURCOLOMBIANA

FACULTAD DE INGENIERIA PROGRAMA DE ELECTRONICA

ELECTRONICA DIGITAL
YEINER CARVAJAL Q. 2010192399DEIBER ANDRES ALDANA 2010194119
PRACTICA No 5 APLICACIN DEL SUMADOR COMO CONVERTIDOR DE
CODIGO 25/05/12

1. OBJETIVOS

OBJETIVO GENERAL

Disear la lgica necesaria para que un sumador en paralelo funcione como

un convertido de cdigo de Aiken a BCD, comprendiendo su funcionamiento

OBJETIVOS ESPECIFICOS

Disear una lgica que realice el acople entre el codificador y el sumador, es

decir, una lgica que entregue los datos de entrada en cdigo AIKEN

Comprender el funcionamiento de un sumador en paralelo y detectar la lgica

que se debe aplicar en el sumando B

2. JUSTIFICACIN

Cuando un circuito combinacional toma un determinado cdigo numrico en sus

entradas, y en sus salidas se obtiene otro cdigo numrico diferente, estamos
hablando de un circuito lgico combinacional convertidor de cdigo, por ejemplo,
un circuito combinacional que convierta de cdigo Aiken (2421) a cdigo BCD
natural (8421).
Una de las tcnicas ms utilizadas en los sistemas convertidores de cogido, es la
utilizacin de los sumadores en paralelo, como el 74x238 74x38, los cuales
son muy importantes en este tipo de sistemas digitales en donde se procesan
datos numricos, sino que tambin en computadoras en la conocida como unidad
aritmtica lgica (ALU).

3. MARCO TEORICO

Sumadores binarios en paralelo (sumador total)

Las computadoras y calculadoras realizan las operaciones de suma sobre dos
nmeros binarios a la vez, en donde cada nmero binario puede tener varios
dgitos. Un sumador total en paralelo como el 74x238 (de 4 bits), es un
dispositivo capaz de sumar bit a bit los bits de dos nmeros binarios diferentes,
produciendo de igual manera el acarreo correspondiente
correspondiente en la suma de cada bit, y
sumndolo de forma normal a los bits siguientes, tal como se hara en una suma
normal de dos nmeros; este sumador total consta de varios sumadores
completos en paralelo, los cuales reciben, cada uno, un los bits de los nmeros
n
a
sumar, desde el LSB hasta el MSB.

Sumador total 74x238

Circuitera interna del sumador completo

4. ELEMENTOS, MATERIALES Y EQUIPOS

INSTRUMENTOS: multmetro digital (DDM), fuente de poder, protoboard,

alambre telefnico.

COMPONENTES: 2 C.I 74LS148 (CODIFICADORES), 2 C.I 74LS32 (OR), 1

C.I 74LS04 (NOT), 2 C.I 74LS08 (AND), I C.I 74LS283 (SUMADOR), I C.I
74LS47 (DECODIFICADOR), 10 resistores de 68 K, 1 resistor de 12 K, 7
resistores de 270 , 10 switches.
5. DESARROLLO ANALITICO

El diseo del circuito exiga que se cumpliera las condiciones encontradas en la

tabla 1 y la tabla 2 Para el sistema codificador y la lgica adicional para generar el
sumando B del circuito sumador respectivamente, en sntesis el sistema
codificador deba entregar los datos en cdigo AIKEN y el sumando B del circuito
sumador debera ser 0000 para las combinaciones del 0 al 4 en Aiken y debera
ser igual a 1010 para los digitos mayores que 4, para presentar las salidas del
sistema codificador se diseo una lgica adicional, para lo cual se utilizo la
informacin contenida en la tabla 1, con los cual se empleo el mtodo de mapas
de Karnaugh, de la misma manera se diseo la lgica adicional para el sumando
B, este procedimiento se encuentra en el documento previo entregado el da de la
practica. Los resultados tericos fueron los siguientes:

Ecuaciones obtenidas:

Salida D(2) = (~A21*~A01)+(~A21*~A11)+(~GS2)

Salida C(4) = (~A21*~A11)+(~A21*A01)+(~GS2)

Salida B(2) = (~A21*A11*~A01)+(A21*~A11)+(~GS2)

Salida A(1) = (~A01)+(~A02)

B3 = B1 = A3

B2 = B0 = 0

Tabla 1. Tabla de verdad lgica del sistema codificador

Tabla 2. Tabla de verdad de las entradas y salidas del sumador

Los resistores obtenidos fueron los siguientes:

= 12

=
=

=
=

=
=

=
=

=
=

=
=

=
= 270

68

6. PROCEDIMIENTO

Para el desarrollo de esta prctica se hizo el respectivo montaje del circuito de la

figura 3 en un protoboard, una vez montado se alimento con una fuente de voltaje
de 5 V y se procedi a medir la tensin en las salidas del sistema codificador y en
la salida activada y una salida no activada del sistema decodificador para cada
una de las entradas del codificador, estos datos se plasmaron en la tabla 3.

Tabla 3. Resultados obtenidos

COMB.

0
3
6
9

Entradas del sumador (V)

SUMANDO
AIKEN (salidas codif icador)
A3
A2
A1
A0
B3 B2 B1
0,2 0,2 0,2 0,2 0,2
0
0,2
0,2 0,2 4,2 4,2 0,2
0
0,2
4,2 4,2 0,2 0,2 4,2
0
4,2
4,2 4,2 4,2 4,2 4,2
0
4,2

B0
0
0
0
0

Salidas sumador (V)

BCD
S3
S2
S1
S0
0,2 0,2 0,2 0,2
0,2 0,2 4,3 4,3
0,2 4,3 4,3 0,2
4,2 0,1 0,2 4,2

Figura 1. Circuito completo del sistema de codificacin y decodificacin

Posteriormente se procedi a ejecutar la prueba de prioridad del sistema

codificador, para la cual se activaron simultneamente las entradas 1,3 y 6 y como
era de esperarse la salida del sistema codificador correspondi al cdigo BCD del
numero 6.
Finalmente se ejecuto la prueba de habilitacin del sistema decodificador, como se
observa en el plano del circuito esta entrada es activa en bajo, lo que quiere decir
que cuando se conecta a tierra el sistema se encuentra habilitado y cuando se
conecta a un 1 lgico el sistema se deshabilita, tal cual como sucedi en la
prctica, como una aplicacin adicional y para que el circuito solo se encuentre
activado cuando 1 o ms entradas se encuentren activas, la solucin es conectar
la salida de seleccin de grupo del sistema codificador con la entrada de
habilitacin del sistema decodificador.

7. ANALISIS DE RESULTADOS

Al igual que cualquier I.C lgico, el sumador total 74x238 funciona bajo los
estndares de valores de tensin y corriente en las entradas y salidas altas y
bajas, proporcionados por la circuitera interna del mismo, basada en lgica de
compuertas TTL CMOS.

De la igual forma estos circuitos nunca van a operar en las regiones prohibidas
mientras no se exceda su factor de carga o se exija demasiada corriente en sus
salidas, en especial la referencia 74LS283 tiene sus salidas activas en bajo, lo
cual es una gran ventaja ya que puede llegar a proporcionar hasta 8 mA, corriente
suficiente para encender un segmento del display.

8. CONCLUSIONES

Los sumadores en la implementacin de sistemas convertidores de cdigo,

representan una herramienta bastante til a la hora del diseo de estos, ya
que en ocasiones simplifican mucho el proceso de diseo e implementacin
y por supuesto costos.

Adems de los sistemas convertidores de cdigo diseados para

requerimientos especficos, como es el caso de la prctica anterior, el
decodificador controlador de 7 segmentos, tambin es un convertidor de
cdigo, ya que cambia un cdigo de entrada (BCD) al cdigo de 7
segmentos que es requerido para la pantalla de leds.

En sistemas lgicos de mucha mayor escala, como es el caso de las

computadoras, los sumadores representan una parte muy importante en la
formacin de dichos sistemas; al ser combinados con compuertas lgicas y
flip-flops en las unidades aritmticas lgicas desempean las operaciones
aritmticas sobre nmeros binarios, estos circuitos realizan operaciones a
velocidades muy altas, razn por la cual los I.C 74x238 74x38 son
unidades sumadoras que minimizan los retardos de operacin al funcionar
con circuitos internos de acarreo anticipado.

Otra gran ventaja que presenta este circuito sumador es q su tiempo de

retraso tanto en alto como en bajo en el peor de los casos es de tan solo 30
ns, por lo cual se pueden manejar medianas velocidades de conmutacin
en sus entradas sin obtener datos errneos en sus salidas, esto se debe a
que en su circuitera interna tiene agregado el acarreo adelantado el cual
elimina los tiempos de retardo de cada salida de acarreo para cada bit
manejado.

9. BLIBLIOGRAFIA

Ronald J. Tocci ,Sistemas Digitales - Principios y Aplicaciones.

Thomas L. Floyd, Fundamentos de Sistemas Digitales, Prentice Hall, 7

edicin

John F. Wakerly, Diseo digital: Principios y prcticas, Prentice Hall, 3

edicin.