Professional Documents
Culture Documents
DEPARTAMENTO DE ELECTRONICA,
TELECOMUNICACIONES Y REDES DE INFORMACION
PREPARATORIO DE:
SISTEMAS DIGITALES
Prctica #6
Realizado por:
Alumno (s): Danilo Calvachi
Grupo:
GR-2
(Espacio Reservado)
Fecha de entrega: 2015 / _12_ / _07_
______________________
Ao
mes
da
Sancin:
Semestre:
2015-B
f.
Recibido por:
1. Objetivos:
Familiarizar al estudiante con la utilizacin y funcionamiento de circuitos
lgicos combinacionales que realizan operaciones aritmticas binarias.
2. Trabajo Preparatorio:
I.
II.
Decimal Cdigo
Binario
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
Cdigo
GRAY
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
III.
A= A3 A2 A1 A0
B= B3 B2 B1 B0
S= C0 S3 S2 S1 S0
Como se observa en la figura anterior el primer bloque del sumador tiene dos entradas de datos:
Ao, Bo, y dos salidas: So y un exceso carry parcial Co que ingresa al siguiente bloque por eso
recibe el nombre de medio sumador(Half- Adder); los otros bloques todos ellos tienen tres
entradas de datos: A1,B1 (bits de A y B) y Ci( exceso parcial de la columna anterior) y generan
dos salidas: S1y Co, cada uno de ellos recibe el nombre de sumador completo( Full-Adder).
Diseo del semisumador:
En primer lugar se realizara el diseo del semisumador para ello utilizaremos la tabla de
funcionamiento que se indica a continuacin:
B
A
Carry
0
0
0
0
0
1
1
0
1
Carry
0
0
0
1
0
1
0
0
XOR
XOR
AND
OR
CIRCUITO IMPLEMENTADO:
U6:A
S0
1
3
A0
74LS86
U2:A
1
3
B0
2
7408
U6:B
A1
U6:C
S1
10
B1
74LS86
74LS86
U2:B
U2:C
U3:A
9
6
10
3
2
7408
7408
7432
A2
U1:A
U1:B
S2
5
74LS86
B2
74LS86
U2:D
U5:A
12
U3:B
1
11
13
6
5
7408
7408
7432
A3
U1:C
U1:D
S3
12
10
11
13
74LS86
B3
74LS86
U5:B
U5:C
U3:C
9
6
8
10
7408
10
7408
7432
IV.
B3B2B1B0 A3A2A1A0
1
SC S3 S2 S1
1
U1
10
8
3
1
11
7
4
16
13
A1
A2
A3
A4
U2
S1
S2
S3
S4
9
6
2
15
10
8
3
1
11
7
4
16
B1
B2
B3
B4
C0
C4
14
13
7483
A1
A2
A3
A4
S1
S2
S3
S4
9
6
2
15
B1
B2
B3
B4
C0
C4
14
7483
U3:B
4
6
5
U3:A
7432
1
U4:A
1
3
7432
2
7408
V.
Bibliografa:
[1]. http://pdf1.alldatasheet.es/datasheet-pdf/view/99989/TI/SN74283.html
[2]. http://www.datasheetspdf.com/PDF/SN7483A/332314/1
[3]. http://pdf.datasheetarchive.com/datasheetsmain/Datasheets-X2/DSA848000144.pdfhttp://pdf1.alldatasheet.es/datasheetpdf/view/127086/TI/SN7480.html
[4]. http://ql212.internetdsl.tpnet.pl:8080/datasheets//integrated_circuits/S/SN/S
N7482.pdf
[5]. https://www3.amherst.edu/~sfkaplan/courses/2002/spring/cs14/74LS181datasheet.pdf
S0
1