SISTEMA DE MONITOREO Y CONTROL

MODULADO EN REDES ELCTRICAS

JUAN SEBASTIN CARVAJAL INFANTE

Estudiante de Ingeniera Electrnica
COD. 1015435329

DIEGO JAVIER MORENO RUSINQUE

Estudiante de Ingeniera Electrnica
COD. 1024505281

UNIVERSIDAD CENTRAL
FACULTAD DE INGENIERA
DEPARTAMENTO DE INGENIERA ELECTRNICA
BOGOT D.C.
2015

SISTEMA DE MONITOREO Y CONTROL

MODULADO EN REDES ELCTRICAS

JUAN SEBASTIN CARVAJAL INFANTE

Estudiante de Ingeniera Electrnica
COD. 1015435329

DIEGO JAVIER MORENO RUSINQUE

Estudiante de Ingeniera Electrnica
COD. 1024505281

TRABAJO DE GRADO

DIRECTOR: ING. JAVIER CASAS SALGADO M.SC

UNIVERSIDAD CENTRAL
FACULTAD DE INGENIERA
DEPARTAMENTO DE INGENIERA ELECTRNICA
BOGOT D.C.
2015

Nota de aceptacin:
__________________________________
__________________________________
__________________________________
__________________________________
__________________________________
__________________________________

__________________________________
Firma del presidente del jurado

__________________________________
Firma del jurado

__________________________________
Firma del jurado

Bogot, Abril de 2015

AGRADECIMIENTOS
Agradecemos a nuestras familias por su constante apoyo y por citar frases de
aliento y fervor que da a da nos impulsaron a culminar con xito este proyecto.
Es muy importante para nosotros percibir que todo el entorno se confabulaba
positivamente para que forjramos un camino exitoso y lleno de prosperidad.
Agradecemos al profesor Javier Casas Salgado, no solo por su colaboracin
infinita en este trabajo, sino porque que ha sido un pilar fundamental en nuestra
formacin profesional, el conocimiento que difundi en nosotros, sin duda
alguna nos ha permitido desempearnos laboralmente con tranquilidad y
seguridad.

CONTENIDO

Pg.
INTRODUCCIN

OBJETIVOS

OBJETIVOS ESPECIFICOS

1. MARCO TERICO
4
1.1. POWER LINE COMMUNICATION
4
1.1.1 Tipos de modulacin
5
Banda ancha
5
Banda angosta
5
1.1.2 Normatividad
5
1.2. TRANSCEIVER
8
1.3. RED ELECTRICA
9
1.3.1. Impedancia de red elctrica
10
1.3.2. Ruido
10
2. DESARROLLO DEL SISTEMA MODULADO EN REDES ELCTRICAS 12
2.1. SMPS TOPOLOGIA FLYBACK
14
2.1.1. Diseo SMPS
14
2.1.1.1. Clculos preliminares (Paso I)
15
2.1.1.2. Puente rectificador
15
2.1.1.3. Condensador de entrada
16
2.1.1.4. Clculos preliminares (Paso II)
17
2.1.1.5. Condiciones de funcionamiento
20
2.1.1.6. Diseo del transformador Flyback
21
2.1.1.7. Circuito Clamp
25
2.1.1.8. Rectificador Secundario
26
2.1.1.9. Condensador de Salida y Post Filter
27
2.1.1.10. Red de inicio del integrado de control
28
2.1.1.11. Sensor de corriente devanado primario
29
2.1.1.12. Circuito detector de corriente cero
30
2.1.1.13. Diseo de lazo de control
31
2.2. PLC TRANSCEIVER
35
2.2.1. Generalidades
35
2.2.2. Registro de control
36
2.2.3. Acceso principal
39
2.2.4. Acoplamiento a la red elctrica
39
2.2.4.1. Filtro Activo (Transmisin)
39

2.2.4.2. Filtro Pasivo (Transmisin)

2.2.4.3. Filtro Pasivo (Recepcin)
2.3. CONTADOR DE POTENCIA
2.3.1. Interfaz SPI
2.3.2. Calibracin del ADE7753
2.3.2.1. Calibracin de CF
2.3.2.2. Calibracin de ganancia vatio
2.3.2.3. Calculo de compensacin de vatio
2.3.3. Clculo de potencia activa
3. ANALISIS DE RESULTADOS
4. CONCLUSIONES
5. BIBLIOGRAFIA

41
41
42
45
46
46
48
50
52
53
54
55

LISTA DE ANEXOS
Pg.
Anexo A. Esquemtico Fuente QR 10 V 0.5 A
Anexo B. Curvas caractersticas del ncleo de ferrita PC47ETD19-Z
Anexo C. Esquemtico Transmisor
Anexo D. Esquemtico Receptor
Anexo E. PCB Fuente
Anexo F. PCB Transmisor
Anexo G. PCB Receptor

58
58
59
60
61
62
63

LISTA DE FIGURAS
Pg.
Figura 1. Modulaciones de banda angosta
Figura 2. Principales seales moduladas sobre la red
Figura 3. Impedancia vs Frecuencia CENELEC (Power line urban)
Figura 4. Diagrama de bloques del sistema
Figura 5. Voltaje de entrada
Figura 6. Voltaje drain-source
Figura 7. Elementos parsitos circuito quasi-resonante QR
Figura 8. El gap en el ncleo reduce la pendiente de la curva de histresis
Figura 9. Dimensiones parte PC47ETD19-Z
Figura 10. Clamp RCD
Figura 11. Circuito de arranque L6565
Figura 12. Capacidad de potencia Vs Voltaje de entrada
Figura 13. Modo QR
Figura 14. Lazo de control QR flyback
Figura 15. Diagramas de Bode G1 y G2
Figura 16. Circuito de realimentacin
Figura 17. Interfaz sincrnica ST7540/Host Controller
Figura 18. Proceso de escritura y lectura registro de control
Figura 19. Seal de CLR/T y RxD
Figura 20. Transmisin y recepcin de datos
Figura 21. Diagrama de bode filtro activo Tx
Figura 22. Respuesta en frecuencia del filtro pasivo Rx
Figura 23. Operacin de lectura y escritura al registro de comunicaciones
Figura 24. Escritura y lectura registro LYNECYC= 0x07D0

6
8
11
13
16
17
19
22
22
25
28
30
32
31
33
34
35
37
38
39
40
42
45
46

LISTA DE TABLAS
Pg.
Tabla 1. Bandas de frecuencia utilizadas en power line carrier
7
Tabla 2. Especificaciones Convertidor
14
Tabla 3. Clculos preliminares
15
Tabla 4. Valor de
21
Tabla 5. Clculos preliminares condiciones de funcionamiento del convertidor
22
Tabla 6. Caractersticas del material PC47 TDK
23
Tabla 7. Caractersticas del ncleo PC47ETD19-Z
23
Tabla 8. Caractersticas fsicas del alambre
25
Tabla 9. Funcin de transferencia de la planta
33
Tabla 10. Implementacin del controlador
35
Tabla 11. Interfaz de comunicacin
36
Tabla 12. Datos en el registro de control
38
Tabla 13. Registros del ADE7753
44
Tabla 14. Configuracin de los registros del ADE7753
52

RESUMEN

TITULO: SISTEMA DE MONITOREO Y CONTROL MODULADO EN REDES

ELCTRICAS
AUTORES: JUAN SEBASTIN CARVAJAL INFANTE. DIEGO JAVIER
MORENO RUSINQUE
PALABRAS CLAVES: Sistema de Sensado, Transmisin Red Elctrica,
Potencia.
CONTENIDO
En este proyecto se desarrolla un sistema de sensado de potencia en el
suministro de energa en una residencia, el sistema est compuesto por dos
terminales remotos y un concentrador de informacin. Un factor relevante y tal
vez el ms importante en la ejecucin del proyecto es que la comunicacin
entre los dispositivos se hace a travs de la red elctrica, por consiguiente; es
de preciso cuidado los componentes y mtodos que se emplearan, para
transmitir una informacin veraz y fiable.
El propsito de implementar este sistema es obtener el consumo real de
potencia en locaciones particulares de un domicilio, la principal caracterstica
que debe poseer esta rea habitacional, es que sea un lugar tomado en
arriendo, ya que en dichos lugares no se tiene la certeza de la cantidad de
dinero que se cancela por el consumo del servicio pblico de la energa
elctrica. El anterior planteamiento genera el entorno ideal para la
implementacin de este proyecto.

ABSTRACT

TITLE: MONITORING
NETWORKS

AND

MODULAR

CONTROL

IN

ELECTRICITY

AUTHORS: JUAN SEBASTIAN CARVAJAL INFANTE. DIEGO JAVIER

MORENO RUSINQUE.
KEYWORDS: Sensing System, Transmission Network, Power.
CONTENT
This project intends to develop a power sensing system in a residence, the
system will be composed of two remote terminals and a hub of information. An
factor important and maybe the most important project implementation is that
communication between devices will take performed using as a means of
transmission mains, therefore; care is needed components and methods that will
be used to transmit a accurate and reliable information.
The idea of implementing this system is to obtain the actual power consumption
at particular locations in the home, the main feature that must have this
residential area, is it a place taken "lease" because in these places do not have
the certainty the amount of money that is being paid for public service
consumption of electricity. The above approach creates the ideal for the
implementation of this project environment.

INTRODUCCIN

Uno de los recursos en los que se sustenta la sociedad moderna es la energa

elctrica. Es imprescindible la utilizacin de este tipo de energa para facilitar y
optimizar el desarrollo de la mayora de las tareas diarias del hombre, por
consiguiente; se puede afirmar, que adems de permitir la ejecucin de
actividades cotidianas, es necesaria para el funcionamiento de los diversos
dispositivos y objetos que se emplean comnmente.
La tecnologa evoluciona da a da a pasos abismales, en gran medida, gracias
a los nuevos y mejores usos que se le da a la electricidad, as como a la
capacidad del cerebro humano para generar conocimiento dando solucin a
problemas de diversa ndole.
Un gran desarrollo desde finales del siglo XX principalmente en Europa y
Norteamrica ha sido sistemas capaces de transmitir datos empleando como
medio fsico de comunicacin el cableado de red elctrica en un hogar. Sin
embargo, como es habitual con este tipo de tecnologas emergentes en los
pases latinoamericanos ha sido muy poco su desarrollo e implementacin,
principalmente por los grandes costos que se generan en materia de
investigacin y ejecucin. Todo esto confluye en un campo de accin gigante
para la ejecucin de proyectos a pequea escala que permitan clarificar y
generar conocimiento abordando esta temtica.
Por esta razn, se realiz un sistema de sensado de potencia en una residencia
que emplea como medio de transmisin la red elctrica, (PLC Power Line
Comunications), con el que se pretende generar conciencia en la ciudadana
para un ptimo y eficiente consumo de la energa elctrica; cabe recalcar que
este cambio de pensamiento y el adoptar nuevas costumbres, es uno de las
principales objetivos de un Smart Grid (Redes inteligentes).

OBJETIVOS

OBJETIVO GENERAL

Disear e implementar un sistema electrnico para recolectar informacin de la

potencia elctrica que est siendo consumida en una residencia.
OBJETIVOS ESPECFICOS

Disear e implementar dos terminales remotos que se encarguen de

capturar la informacin del consumo elctrico en una red domiciliaria.

Disear y realizar un concentrador para la recoleccin, almacenamiento y

tratamiento de la informacin transmitida por los terminales remotos.

Construir los moduladores en banda estrecha para la comunicacin entre

los terminales remotos y el concentrador.

Estudiar tcnicas de acoplamiento a la red elctrica efectivas e

implementarlas en todos los mdulos que se van a construir.

1. MARCO TERICO

1.1. POWER LINE COMMUNICATION

En todos los sistemas de comunicaciones es necesario el uso de un medio
fsico de transporte, del que depender en gran medida la buena calidad de
transmisin de la informacin. Este medio de transporte es el encargado de que
la informacin pueda transferirse de un dispositivo a otro de manera confiable y
segura. Cada medio de transmisin tiene caractersticas intrnsecas que lo
hacen ms ptimo que otros para determinadas aplicaciones, en la actualidad
estos medios se clasifican de acuerdo a su estructura fsica, los ms empleados
son: cable coaxial, UTP, fibra ptica, medios inalmbricos como microondas y
radiofrecuencia. No obstante; cabe mencionar que los medios anteriormente
mencionados fueron concebidos por el ser humano para lograr enlaces de
interconexin entre equipos remotos, lo que no pasa con la infraestructura
cableada de un domicilio, que se cre con las caractersticas ptimas de baja
impedancia para que pueda fluir la energa elctrica suficiente y energizar
electrodomsticos y alumbrado elctrico. Entonces, si se retoma el hecho de
que la red de distribucin de energa elctrica est excluida del grupo de
medios de transmisin de informacin, se encontrar una temtica muy amplia
que a nivel global es trabajada por profesionales de mltiples reas del
conocimiento Power Line Communication, la metodologa que sigue este tipo de
comunicacin se basa en el trmino OPLAT (Onda Portadora por Lnea de Alta
Tensin) esta tecnologa permite enlaces de datos como son telemandos,
monitoreo de estados de equipo primario, medicin, tele proteccin y dar
servicios de telefona. [1].
El principio de la comunicacin por ondas portadores en lneas de energa o por
sus siglas en ingles PLC (Power Line Comunications), se basa en inyectar una
seal de informacin codificada de baja potencia y con frecuencia superior a 60
Hz presentes en la red elctrica, de tal forma que cualquier equipo provisto de
comunicacin PLC pueda decodificar la informacin presente en la lnea. Esta
tecnologa emergente y en auge se podra considerar que es la prxima
revolucin relevante desde la invencin de la Internet, este tipo de redes se
denominan redes inteligentes y con plena seguridad desempearn un papel
importante en las sociedades del maana.
4

En la actualidad varios pases europeos y Norteamrica, se han interesado en

el desarrollo e investigacin de la transmisin de informacin a travs de las
lneas elctricas, invirtiendo grandes sumas de dinero en (Smart Grid) redes
inteligentes, creando de esta manera un sistema interconectado de potencia
donde tanto energa como informacin fluyen de las empresas prestadoras de
cada componente del servicio a los usuarios finales y viceversa, de forma
totalmente automtica, de manera que se alcance un alto nivel de eficiencia,
confiabilidad, seguridad, economa y sostenibilidad en el suministro de
electricidad. [2]. Estas redes tienen el potencial de reducir las emisiones de
dixido de carbono a travs de la integracin de los recursos de energa
renovable distribuida, almacenamiento de energa, y el plug- in de vehculos
elctricos hbridos. [3,4].
1.1.1. Tipos de modulacin
Recapitulando el tema de medios de transmisin, las redes elctricas son un
mal medio para las transmisiones de comunicaciones. Los problemas que
ocasionan son: atenuacin con la frecuencia, variaciones con la impedancia,
multicamino y condiciones desfavorables de ruido. Para mitigar en lo posible
estos inconvenientes, se pueden emplear dos tipos de modulaciones en las
PLCs.

Banda ancha: PLC crea una red de telecomunicaciones multiservicio

basada en IP, adems usa frecuencias en el rango de 1 a 34 MHz y
alcanza un mximo de 200 Mbit/s.

Banda angosta: Comprende un rgimen binario con caractersticas de

muy baja velocidad (del orden de kbits/seg). Figura 1. Entre las
aplicaciones se tienen: automatizacin de la red elctrica, domtica y
lectura de contadores.

1.1.2. Normatividad
Como consideracin general en un sistema de comunicacin abierta es
obligatorio contar con normas y directrices para garantizar que cada nodo,
independientemente del fabricante, no comprometa las caractersticas de toda
la red y el rendimiento del sistema de comunicacin.

Figura 1: Modulaciones de banda angosta

(Fuente: ADD Group. OFDM the 3rdgenerationof narrowbandPower Line

Communications)

Este aspecto es relevante por la presencia de varios fabricantes y diferentes

electrodomsticos en una vivienda, as que se debe considerar que una lengua
comn (protocolo) sea obligatorio en todo el canal. En el ltimo ao el
CENELEC (Comit Europeo de Estndares de Electrotcnica) ha publicado una
serie de regulaciones sobre la comunicacin en las instalaciones elctricas de
baja tensin.
En particular, se pueden enunciar:

La EN50065-1, relativa a las disposiciones generales, bandas de

frecuencia y perturbaciones electromagnticas. [5].
La EN50065-4-2, se refiere al bajo voltaje de desacoplamiento, requisitos
del filtro y de seguridad. [6].
La EN50065-7 sobre la impedancia de los dispositivos. [7].
La EN50065-2-1 sobre requisitos de proteccin.

En el ltimo perodo tambin hay una especie de acuerdo entre los fabricantes
de electrodomsticos con los protocolos de EHS (European Home System),
aunque una gran cantidad de protocolos son personalizados, la tendencia ha
sido a utilizar firmwares homogneos. [8].
Adems del CENELEC, existe la Comisin Federal de Comunicaciones (FCC),
estos son los organismos de aplicacin de normas reguladoras en Europa y
USA, respectivamente.
En USA se puede utilizar para las comunicaciones por la lnea de energa
elctrica, 110V~/60Hz, la banda de frecuencia de 0 a 500 KHz. Sin embargo, la
normativa reguladora en Europa es ms estricta en cuanto al ancho de banda
para aplicaciones en lneas elctricas de baja tensin, 220V~/ 50Hz , la norma
CENELEC slo permite utilizar frecuencias entre 3 KHz y 148,5 KHz para la red
pblica de energa elctrica y para fines de domtica en hogares y en edificios
pblicos.
Los diferentes rangos de frecuencia con las restricciones de uso impuestas por
las normas de CENELEC se muestran en el Tabla 1. Se puede observar que el
espectro est dividido en cinco bandas de frecuencias.

Tabla 1: Bandas de frecuencia utilizadas en power line carrier [9].

Algunas de las especificaciones de importancia definidas en el estndar

EN50065 en relacin con la Banda A de CENELEC, son los niveles de tensin
7

mximos de la seal, de 134 dBV (equivalente a 5 V- 0dB) especificado en 9

KHz, y de 120 dBV (equivalente al 1V) especificado en 95 KHz. Otro
parmetro importante que fija la norma, es el nivel de potencia mxima de
transmisin, el cual no debe exceder de 500 mW.
1.2.

TRANSCEIVER

Hay tres factores principales que han condicionado hasta ahora el campo de la
comunicacin por lnea de energa:
a) El lento desarrollo de la normativa internacional y las normas;
b) Algunas limitaciones tcnicas ligadas a la red elctrica;
c) Consideracin sobre los costes desde el punto de vista general.
El primer factor se detalla en la seccin 1.1.2. Normatividad.
La segunda consideracin crtica se refiere a los problemas tcnicos con la
topologa especfica de la red elctrica, La Figura 2 representa un escenario
tpico de la seal presente en una red elctrica. Por varias razones que se
enumeran en el prrafo siguiente (baja impedancia, diferentes tipos de
perturbaciones, etc.) la seal FSK recibida tiene un nivel muy bajo y se mezcla
con un gran nivel de ruido.
Figura 2: Principales seales moduladas sobre la red

(Fuente: FSK Power-Line Transceiver Description Application Note AN1714. ST)

Los aspectos de ruido y baja impedancia son ms crticos en una casa

residencial que cuenta con una gran diversidad de diferentes aparatos
electrnicos que son empleados diariamente. [10].
Cada entidad de la red tiene que ser capaz de gestionar una comunicacin
fiable tambin en estas condiciones crticas. Para alcanzar este objetivo todos
los aspectos de diseo de la aplicacin tienen que ser considerados
cuidadosamente, desde la interfaz de acoplamiento a la administracin de
energa.
Por ltimo, pero no menos importante la consideracin sobre el punto de vista
econmico. No es una simple consideracin de la relacin de costo de nodo a
una lnea de potencia equivalente o solucin inalmbrica, sino tambin otros
aspectos como el coste de la instalacin y la configuracin de toda la red.
Otra cuestin econmica que tiene que ser considerada es el consumo de
energa de un nico nodo de comunicacin. El consumo de energa de cada
unidad de comunicacin tiene que ser menor de lo posible ya que cada unidad
debe permanecer siempre en la lista para recibir comandos de un transmisor
remoto. Estas limitaciones son an ms relevantes en aplicaciones con un gran
nmero de nodos. Considere por ejemplo el control de un sistema de
iluminacin de las calles con miles de lmparas o un sistema de medicin con
varios miles de contadores elctricos.
La idea de utilizar las lneas de energa para fines de comunicacin se ha
estudiado desde finales del siglo pasado. La ventaja obvia es la amplia
disponibilidad de propagacin de la infraestructura elctrica, por lo que los
costos de implementacin en teora se limitan a conectar mdems a la red
elctrica existente. [11].
1.3.

RED ELCTRICA

El medio de comunicacin (red elctrica) consiste en todo lo relacionado a las

tomas de corriente. Esto incluye cableado de la casa en las paredes del edificio,
el cableado del aparato, y los aparatos de s mismos, el panel de servicio, el
cable triplex para conectar al panel de servicio hasta transformador de
distribucin y el transformador de distribucin propia.

Por otro lado, los transformadores de distribucin suelen servir para ms de una
residencia, por lo tanto, las cargas y el cableado de todas las residencias deben
considerarse ya que estn conectados al mismo transformador.
1.3.1. Impedancia de red elctrica
Una lnea de alimentacin tiene una impedancia muy variable, dependiendo de
varios factores como, por ejemplo su configuracin (conexin en estrella,
conexin en anillo) o el nmero de entidades vinculadas.
Una gran cantidad de datos sobre este tema ha sido publicada por Malack y
Engstrom de IBM (Laboratorio de Compatibilidad Electromagntico), que mide
la impedancia de RF de 86 sistemas comerciales de distribucin de CA en seis
pases europeos (ver Figura 3).
Estas mediciones muestran que la impedancia de los circuitos de potencia
residenciales aumenta con la frecuencia y est en el intervalo de
aproximadamente 1,5 a 8 a 100KHz. Parece que esta impedancia se
determina por dos parmetros - las cargas conectadas a la red y la impedancia
del transformador de distribucin. En los ltimos aos una tercera influencia se
ha presentado, en particular en la red residencial. Est representada por los
filtros EMI montados en la ltima generacin de aparatos electrodomsticos
(refrigeradores, lavadoras, televisores, hi-fi). La impedancia es generalmente
inductiva. [13].
Para cargas resistivas tpicas, se espera atenuacin de la seal a ser de 2 a 50
dB a 150 kHz, dependiendo del transformador de distribucin utilizado y el
tamao de las cargas.
1.3.2. Ruido
Los aparatos conectados al mismo transformador secundario al que el sistema
portador de lnea de alimentacin est conectado, causan la principal fuente de
ruido. Las principales fuentes de ruido sern Triacs utilizados en reguladores de
luz, motores universales, fuentes de alimentacin conmutadas y lmparas
fluorescentes.
Los Triacs generan ruido con la seal de potencia de 50 Hz y este ruido
aparece como armnicos de 50 Hz. En los ltimos aos otras dos fuentes de
fuerte ruido se han introducido en la red elctrica. Son las lmparas
fluorescentes compactas (CFL) y las fuentes de alimentacin de conmutacin
de batera recargable (por ejemplo porttil) o pequeos electrodomsticos.
10

Figura 3: Impedancia vs Frecuencia CENELEC (Power line urban)

(Fuente: Determining of Impedance and Attenuation on Power Line

Communication System [14])

11

2. DESARROLLO DEL SISTEMA DE MODULACIN EN REDES

ELCTRICAS

El desarrollo del proyecto se ejecut en diferentes etapas, las cuales estn

constituidas por el diseo e implementacin de cada uno de los bloques
funcionales que componen el sistema. Figura 4.
Dos transmisores que continuamente registran lecturas de potencia y
envan estos datos por la red, estos dispositivos estarn ubicados en los
outlets (tomacorriente) donde se energizan los electrodomsticos que
comnmente se usan en una vivienda.
Un receptor (concentrador), que recolecta los datos enviados a travs de
la red y permite una visualizacin en tiempo real de la potencia sensada
por los transmisores.
Cada uno de los bloques anteriormente nombrados est constituido por:
Fuente conmutada de
.
Un Transceiver que realiza la interfaz de la red elctrica y un sistema
(normalmente un microprocesador con algunos sensores), este
transceiver est encargado de la aplicacin y las capas superiores del
protocolo de comunicacin.
El contador de potencia que agrupado con unos sensores, es el
encargado de suministrar el consumo de potencia sobre la lnea.
NOTA: El receptor no posee un contador de potencia, debido a que desempea
funciones de recolector de datos.

12

Figura 4: Diagrama de bloques del sistema

P
10 V
5V

SMPS FLYBACK
CONVERTER

EMISOR

TRANSDUCERS
(CURRENT/VOLTAGE)

ENERGY
METERING
5V

10 V

HOST
CONTROLLER

PLC
TRANSCEIVER

LINE
COUPLING
INTERFACE

LOAD

RECEPTOR

10 V
5V

5V

10 V

HOST
CONTROLLER

PLC
TRANSCEIVER

SMPS FLYBACK
CONVERTER

LINE
COUPLING
INTERFACE

POWER LINE

Fuente: Los autores

13

2.1.

SMPS TOPOLOGIA FLYBACK

La topologa Flyback es comnmente empleada en aplicaciones de bajo costo y

en las que se requiera suministrar un valor de potencia entre 5W y 150W . En
este caso, el diseo implementado est en capacidad de entregar una potencia
de 5 W.
A continuacin, se har una descripcin breve sobre el funcionamiento de esta
topologa, Anexo A. La operacin de flyback se puede reconocer fcilmente
teniendo en cuenta la posicin de los puntos en el devanado primario y
secundario del transformador (estos puntos muestran los inicios de los
bobinados). Durante el estado on del Mosfet (IRF840), los extremos con
puntos de todos los bobinados son negativos con respecto a sus extremos sin
puntos y la energa se almacena en el transformador de potencia, en este
perodo de tiempo el diodo est polarizado inversamente obligando que la
corriente hacia la carga, solamente sea suministrada a travs del condensador
de salida. Cuando el Mosfet pasa a estado "off", la energa almacenada en el
transformador se transfiere a la carga y al condensador, sustituyendo de esta
manera la corriente perdida en el estado anterior.
El transformador debe considerarse como un inductor con dos devanados, uno
para el almacenamiento de energa en el transformador y el otro para el
suministro de la energa en el condensador de salida. Adems suple una
necesidad de seguridad muy importante provee al circuito de un aislamiento
elctrico.

2.1.1. Diseo SMPS

Las especificaciones de la fuente estn consignadas en la Tabla 2.
Smbolo

Descripcin

Valores

Voltaje de salida
Potencia mxima de salida
Corriente de salida
Eficiencia
Frecuencia mnima de conmutacin
Voltaje limitado por circuito clamp

Tabla 2. Especificaciones Convertidor

14

El punto de partida para el diseo de la fuente conmutada (SMPS switchedmode power supply), es la definicin de los valores de voltaje y de frecuencia
nominal de las lneas de distribucin de la red elctrica que alimentan la fuente.
Los niveles de tensin de la red son:

Con respecto a la frecuencia de la lnea se tiene:

Estas especificaciones permiten configurar protecciones por cada de tensin y

son tiles para realizar los clculos de los circuitos que componen el lazo de
control del integrado L6565 (Controlador SMPS), tal vez, el principal
componente de la fuente.
2.1.1.1.

Clculos preliminares (Paso I)

Hay algunas cantidades que necesitan ser calculadas antes de comenzar el

diseo individual de cada bloque funcional del convertidor. Tabla 3.
Smbolo

Descripcin

Valores

Potencia de entrada

Mnimo pico de voltaje de entrada

Mximo pico de voltaje de entrada

Tabla 3. Clculos preliminares

Un valor tpico de
(Puente rectificador y cada de tensin filtro de
interferencia electromagntica EMI), es de 3 V. [15]. Esta cada de tensin se
resta al pico de voltaje AC de entrada que afecta a la tensin de riso pico
presente en el voltaje DC, dando como resultado el
2.1.1.2.

Puente rectificador

No se necesitan consideraciones especiales para seleccionar el puente

rectificador, debido a que la potencia requerida es limitada. Un puente de
diodos estndar de 1A y 400/600 V de tensin inversa ser apropiado.

15

2.1.1.3.

Condensador de entrada

El condensador de entrada
, junto con el puente rectificador, convierte la
tensin de la red en una tensin DC no regulada,
es la tensin de entrada
para el convertidor flyback. El valor de
debe ser suficiente para tener un
rizado relativamente bajo. Figura 5. En el mnimo valor de la tensin de la red
, el valor de
, determinar el mnimo valor de la tensin de entrada al
convertidor
. Un aspecto a tener en cuenta es que los valores mximos
del ciclo de trabajo y de la corriente de pico mxima permitidos por el L6565 no
debern ser superados por la tensin
Figura 5. Voltaje de entrada

(Fuente: Application Note AN1262. ST)

Existen dos condiciones claramente perceptibles al escoger un valor de

A mayor valor de
, mayor ser
y
, menor ser el pico y la
corriente RMS a travs del Mosfet (xxxxx). Todo se traducir en menor
disipacin de energa del mosfet y menor rango del ciclo de trabajo para
lograr la regulacin, pero al tener un mayor tamao del condensador,
mayor ser el pico y la corriente RMS extrada de la red, es decir, ms
disipacin de energa en el puente rectificador.
A menor valor de
, se obtendr una mayor disipacin de energa en el
mosfet y menor en el puente rectificador.
Ante estas condiciones es recomendado un valor de
, que cause una
amplitud pico a pico de rizado de un 25-30% de la tensin pico de la red
,
lo que significa que
ser de un 70-75% del valor pico.
(1)

16

(2)

El valor de

, simplemente es el promedio entre

(3)

A continuacin, se evalan la potencia del transformador

y
,
es el
tiempo de carga de
, mientras los diodos estn conduciendo. Inicialmente
supone un valor igual a cero, despus de algunas iteraciones tanto
y
llegaran a sus respectivos valores.

(4)

(5)

2.1.1.4.

Clculos preliminares (Paso II)

A continuacin se evalan, la potencia procesada por el transformador

y la
cada de tensin media a travs de la resistencia interna del MOSFET
.
se resta a
, el valor resultante es la tensin realmente aplicada al
devanado primario del transformador. El valor de
(resistencia drainsource) debe asignarse teniendo en cuenta el valor mximo que el fabricante
recomienda en la hoja tcnica de fabricacin. Tabla 4.
Drain-Source On State Resistance

0.85

Tabla 4. Valor de

(6)

17

En la ecuacin (6),
se refiere a la cada de voltaje forward en el diodo
secundario, para bajos voltajes de salida
15 V un diodo Schottky se puede
utilizar y una cada forward tpica de 0.5V puede ser considerada; para
tensiones de salida ms altas se utilizar un diodo PN ultrarrpido, con una
cada forward tpica de 0,8 V.
(7)

En la ecuacin (7),
es la tensin reflejada, este valor debe ser tan alto como
sea posible, de hecho, esto conlleva a un ciclo de trabajo mayor, lo que
minimiza la corriente RMS a travs del IC MOSFET. Hay dos posibles
limitaciones a la tensin mxima reflejada:
Debe ser considerado cierto margen del ciclo de trabajo por los efectos
transitorios generados por las cargas, el ciclo de trabajo mximo
permitido por los dispositivos es (67% min) por lo tanto la tensin
reflejada debe ser tal que el ciclo de trabajo mximo (a la tensin de
entrada mnima y mxima potencia de salida) no exceda de 62-64%.
La otra limitacin es que la suma de la tensin mxima de entrada
, la tensin reflejada
y el pico de sobretensin
debe estar
por debajo de la ruptura interna del MOSFET (700 V min), esto debido a
la inductancia de fuga
. Otros valores tambin deben ser
considerados: al menos se recomienda 50 V para fijar una recuperacin
forward del diodo del circuito clamp. La Figura 6, ilustra cmo se
distribuye la tensin de drain-source. Un valor de
de 120 V, llevar a
una tensin mxima de drenaje de 320 V, dejando suficiente espacio
para una desmagnetizacin eficiente de la inductancia de fuga
. El
ciclo de trabajo mximo debe ser alrededor del 60%.

Valor medido: Voltaje drain-source

18

Figura 6. Voltaje drain-source

(Fuente: Application Note AN1262. ST)

es la sobretensin de inductancia de fuga

. La inductancia de fuga
representa el flujo magntico generado por el devanado primario que no es
transferido al secundario, cuando el MOSFET est apagado Almacena energa
que no ser entregada al secundario y que necesita ser transferida o disipada
en otros lugares. Figura 7.
Figura 7. Elementos parsitos circuito quasi-resonante QR

(Tomado de: Application Note AN1326. ST)

Por ltimo, se halla el ciclo de trabajo mximo

. Si este valor excede a 6264%, el voltaje reflejado
debe ser bajo, o el voltaje mnimo de entrada
19

debe aumentarse, mediante la seleccin de una capacitancia de entrada

ms grande.
(8)

El mximo pico de corriente en el devanado primario

viene dado por:

(9)

2.1.1.5.

Condiciones de funcionamiento

Se necesita estudiar el comportamiento del integrado L6565 en las peores

condiciones de funcionamiento, para esto, es necesario que se evalen las
condiciones de funcionamiento
. Esto se har con la ayuda de las
relaciones de la Tabla 5.
Smbolo

Descripcin

Valores

Ciclo til (Interruptor ON)

Corriente DC del primario

Corriente RMS del primario

Relacin de perodos de conmutacin de

conduccin del diodo del secundario

Corriente pico del secundario

20

Smbolo

Descripcin

Valores

Corriente DC del secundario

Corriente RMS del secundario

Tabla 5. Clculos preliminares condiciones de funcionamiento del

convertidor
2.1.1.6.

Diseo del transformador Flyback

Para completar el conjunto de datos necesarios para disear el transformador

flyback, se deben definir el valor de la inductancia primaria
y la relacin de
espiras de primario a secundario .
La inductancia primaria ser elegida de manera que el convertidor opera en el
lmite entre DCM (Modo continuo) y CCM (Modo discontinuo) con
.

(10)

La relacin de espiras se define con el fin de obtener el valor de tensin

reflejada
deseada:
(11)

A partir de este momento, se puede comenzar con la seleccin del ncleo

magntico, su material y su geometra.
En cuanto al material magntico, una ferrita blanda estndar (con gap de aire)
es la opcin habitual. La geometra ser normalmente en E, ya que resultan en
bobinados menos estrechos y ms delgados. Se debe tener en cuenta que
minimizar la inductancia de fuga es una de las principales tareas en el diseo
de un transformador flyback.
La adicin de un espacio de aire a un ncleo de ferrita slido logra dos
resultados. En primer lugar, inclina la curva de histresis como se muestra en la
Figura 8 y por lo tanto disminuye su permeabilidad, que debe ser conocida para
21

seleccionar el nmero de vueltas para una inductancia deseada. Segundo, y

ms importante, aumenta el nmero de amperios por vuelta que puede tolerar
antes de que sature.
Figura 8. El gap en el ncleo reduce la pendiente de la curva de histresis

(Fuente: Switching Power Supply. Third Edition)

La siguiente cantidad a ser definida es el pico de densidad de flujo

. Como
se muestra en la Tabla 6, las ferritas del material PC47 se saturan por encima
de 0,3 T por lo tanto un valor de
igual 0.35 T se puede seleccionar para
maximizar la utilizacin del ncleo. Este mximo de densidad de flujo pico se
producir cuando la corriente primaria sea mxima.
Anteriormente, se afirm que el material del ncleo de ferrita que se emple fue
el PC47, ahora, se especificaran sus dimensiones. Figura 9.
Figura 9. Dimensiones parte PC47ETD19-Z

(Fuente: Ferrite Core for Switching Power Supplies)

22

Tabla 6. Caractersticas del material PC47 TDK

(Fuente: TDK Ferrite Cores PC47)

El ncleo tiene las siguientes caractersticas:

Parmetros

Valor

rea de seccin transversal efectiva

Relacin de Inductancia por nmero de espiras
Gap
Tabla 7. Caractersticas del ncleo PC47ETD19-Z

Las curvas donde se obtuvieron los valores de la tabla 7, se encuentran

consignadas en el Anexo B.
Si se hace una recopilacin de todos los datos analizados en este ltimo
apartado, sin duda alguna, se puede hallar el nmero de espiras de cada uno
de los devanados y el calibre del cable que se utilizar para culminar con la
fabricacin del Flyback.
Nmero de espiras mnimo en el devanada primario:
(12)

23

 Nmero de espiras mximo en el devanada primario:

(13)

Nmero de espiras en el devanada secundario:

(14)

Nmero de espiras en el devanada auxiliar:

(15)

Nota: La desmagnetizacin del transformador se detecta a travs de devanado

auxiliar que alimenta el L6565.
.
Diseo de los devanados: Las prdidas en el cobre sern igualmente
asignados al devanado primario y al devanado secundario (la potencia
manejada por el auxiliar es despreciable). Por lo tanto la resistencia
mxima del devanado primario y del secundario sern respectivamente:
(16)

(17)

El rea de la seccin transversal del conductor de cobre del devanado

primario y secundario se obtiene teniendo en cuenta la resistividad del
cobre a 100 C
y el promedio de longitud
por vuelta del carrete al ncleo seleccionado es 4.
(18)

24

(19)

De acuerdo a una tabla de caractersticas fsicas de alambre de cobre,

basta con tener en cuenta las mediciones de rea transversal para
identificar el nmero de alambre que se us para realizar los devanados.

AWG

Area
Copper
[

30

0.000509

33

0.000254

Tabla 8. Caractersticas fsicas del alambre

Como resultado, el devanado primario se fabric con un alambre No. 30
AWG y el secundario 33 AWG.
2.1.1.7.

Circuito clamp

El pin drain del Mosfet tiene que ser fijado a un nivel de tensin, para evitar
que el pico debido a la inductancia de fuga del transformador supere su tensin
de ruptura. Un clamp RCD (ver figura 10), es una solucin econmica y muy
empleada.
Figura 10. Clamp RCD

Fuente: Los autores

25

El clamp puede no ser necesario en un convertidor de

, pero antes de
desistir a su implementacin, es importante revisar cuidadosamente el pico en
sobrecarga y las condiciones de puesta en funcionamiento, para asegurarse de
que el voltaje del MOSFET no se superar nunca.
El condensador en el clamp, es cargado por la energa almacenada en la
inductancia de fuga y debe asegurarse de que la mxima sobretensin
permitida
no se exceder en ningn caso, incluso en condiciones de
cortocircuito. Su valor mnimo ser entonces:
(20)

El tipo de condensador debe experimentar bajas prdidas (pelcula dielctrica

de polipropileno o polietileno) para reducir la disipacin de energa y evitar el
sobrecalentamiento debido a las corrientes pico que experimenta.
La resistencia en el clamp debe tener un valor mnimo de:
(21)

Y su potencia nominal est dada por:

(22)

Por lo general, el valor de la resistencia y el condensador se selecciona mucho

mayor que el valor mnimo para reducir las prdidas. Por ltimo se har
referencia al diodo de bloqueo, debe ser de recuperacin rpida y rpido
encendido, para evitar sobretensiones adicionales en drain. Se emple la
referencia CURN102-HF que es un diodo de recuperacin ultrarrpida de 1A a
400 V de voltaje inverso.
2.1.1.8.

Rectificador secundario

Para esta seccin del convertidor, se debe utilizar un diodo ultrarrpido o,

siempre que sea permitido por la tensin inversa, un tipo Schottky. Este ltimo,
adems de la optimizacin por la recuperacin inversa, reduce al mnimo las
26

prdidas de conduccin. A continuacin se verificara la tensin inversa que

podra experimentar:
(23)

En este caso se seleccion un diodo Schottky. (STPS2L30A).

2.1.1.9.

Condensador de salida y post filter

La funcin de filtrado la suelen suplir grandes condensadores electrolticos de

baja ESR, los parmetros que se tuvieron en cuenta a la hora de su seleccin
fueron:
Tensin de trabajo.
Ondulacin RMS.
Valor ESR. (Resistencia Serie Equivalente).
El voltaje de funcionamiento DC del capacitor debe ser mayor que
, se
recomienda un margen de 25% para mayor fiabilidad. La corriente CA en el
capacitor experimenta cambios a causa disipacin de potencia por su ESR,
ocasionando un aumento de temperatura, siendo esta la principal responsable
de que el condensador se deteriore con mayor facilidad. Por lo tanto, es
importante no hacer funcionar el condensador ms all de su tensin nominal
CA, de lo contrario su vida til se acorta considerablemente.
Primero, se hallar el valor de la resistencia en serie del condensador (ESR),
cabe anotar que la ondulacin de salida es causada principalmente por la
resistencia en serie y no por la capacitancia como tal.
(24)

El

es el voltaje de ondulacin de salida y corresponde al 2% de

Del catlogo de algn fabricante de capacitores, se puede obtener la siguiente

expresin para valores pequeos de ESR.
(25)

27

Para obtener un cierto margen y mejor dispersin trmica, la eleccin final es

utilizar dos condensadores en paralelo.
2.1.1.10. Red de inicio del integrado de control
Para garantizar que el integrado L6565 arranque tan pronto como se aplica la
tensin de lnea, es necesario precargar los condensadores
y . (Figura 11),
esto se logra con una resistencia conectada al bus DC.
La corriente requerida para el arranque del integrado estar determinada por el
valor
. De la hoja de datos del fabricante se puede obtener el
valor de esta corriente que no debe superar los
.
(26)

Figura 11. Circuito de arranque L6565

Fuente: Los autores

Ahora se determinar el valor de la capacitancia
, que se establece de
acuerdo con otro requisito. Este condensador debe ser capaz de suministrar
energa al controlador L6565 hasta que alcance su estado estacionario, esta
transicin tarda en promedio unos
como mximo (segn hoja de datos).
Ahora bien, otra condicin que debe cumplir el condensador es el voltaje de
histresis mnimo en el L6565 (diferencia entre el umbral de inicio y el umbral
de mnima tensin) esta tensin es de
, esto quiere decir que el voltaje a
travs de
debe ser mnimo de
durante el perodo de arranque. Por
28

ltimo, en la hoja tcnica del L6565 se contempla que la mxima corriente de

reposo despus del encendido es de
, con este dato final, se tendr:
(27)
Al revisar el circuito de arranque, se percibir que falta definir la resistencia
el diodo . El diodo tiene que soportar una tensin inversa igual a:

(28)

Debido a que el diodo no ser sometido a condiciones crticas de corriente ni de

voltaje, un 1N4148 ser una opcin adecuada.
La resistencia
en serie a
filtra el pico de voltaje generado por el devanado
auxiliar, cuando se aumenta la carga a la salida del convertidor. El valor ptimo
depende de los parmetros parsitos del transformador (principalmente el
acoplamiento entre el auxiliar y el devanado secundario), se puede ajustar
empricamente, pero el fabricante recomienda una resistencia de
.
2.1.1.11. Sensor corriente devanado primario
La corriente primaria es detectada a travs de un resistor
, el voltaje
resultante es aplicado al pin CS del L6565 y se compara con una referencia
interna para determinar el apagado del MOSFET, la importancia de esta
resistencia es tal que tendr una influencia en los valores de
y por
supuesto de
. En la Figura 12a, se puede identificar una relacin no lineal
entre
y
, los tiempos hacen referencia al estado transitorio del
Mosfet, por otro lado en Figura 12b, se puede percibir un cambio considerable
de potencia para diferentes rangos de voltaje de entrada, esto se mitiga con un
circuito de compensacin definido por el valor de .
El valor ptimo de ,
minimiza la variacin de potencia en el rango de
tensin de entrada, este valor se conoce mediante ecuacin:
(29)

29

Figura 12. Capacidad de potencia Vs Voltaje de entrada

(Fuente: Application Note AN1326. ST)

Ahora bien, se proceder a hallar el valor de la resistencia

,
(30)

El valor de 0.467, corresponde a una condicin para que el

no exceda los
, recomendados por el fabricante. Remtase a la hoja de datos del L6565.
2.1.1.12. Circuito detector de corriente cero
La desmagnetizacin del transformador ser detectada a travs del bobinado
auxiliar que alimenta el IC: de hecho, la tensin desarrollada en este bobonado
es una rplica exacta de la tensin que expiremanta el pin drain del Mosfet,
simplemente que es reducido por la relacin de espiras auxiliar-primario
.
Figura 13.
El circuito ZCD, experimenta dos momentos principalmente:
Cuando el
cae por debajo de
se establece el disparo del PWM
y el estado en on del Mosfet. (Circuito de disparo).
No obstante, antes de la disminucin de voltaje, descrita anteriormente,
el pin 5 (ZCD) debe experimentar una aumento de tensin superior a
, por lo general esta variacin es causada por la desconexin del
Mosfet. (Circuito de armado).
Esto es posible gracias a que al interior del integrado, se encuentra un
comparador con histresis
, conectado a la entrada de un
monoestable que se activa con un flanco positivo. Las seales se pueden
analizar en la Figura 13.
30

Se debe tener en cuenta que el voltaje en el pin 5, no debe sobrepasar los

limites inferior ni superior, establecidos dos circutios clamp. El clamp superior
normalmente es fijado a
, mientras que el inferior est por encima de cero.
A continuacin, se proceder a hallar la resistencia que conformara el circuito
ZCD, este resistor tiene que limitar la corriente suministrada por el auxiliar,
dentro de la capacidad nominal de los clamp internos (
minimo cada uno).
Para seleccionar su valor, se debe considerar la peor condicin que ocurre
mientras el Mosfet est en estado on, a la mxima tensin de entrada. El valor
mnimo de resistencia ser entonces:
(31)

Considerando el nivel mximo ms abajo del clamp

de corriente del pin
.

y la capacidad minima

2.1.1.13. Diseo de lazo de control

El lazo de control se puede resumir como se muestra en la Figura 14, donde
cada bloque se describe por su funcin de transferencia en el dominio de la
frecuencia compleja.
El modulador PWM + Conjunto de la etapa de potencia, se denominara
la "planta" en este lazo.
El amplificador de error ser el "controlador".
El objetivo de este diseo es asegurar que el sistema resultante sea estable y
con buen desempeo en trminos de regulacin y respuesta dinmica.
Figura 14. Lazo de control QR flyback

(Fuente: Datasheet L6565. ST)

31

Figura 13. Modo QR

(Fuente: Datasheet L6565. ST)

Ahora se proceder a determinar la funcin de transferencia de la planta

, con el fin de seleccionar una estructura adecuada para
. La
funcin de transferencia
es descrita en la Tabla 9 y su diagrama de
Bode ilustrado en la Figura 15b.
La definicin de
, corresponde a la relacin de
que es la ganancia
del PWM, donde
es el ciclo de trabajo mximo y
corresponde al optimo voltaje en el pin COMP del integrado.

32

Tabla 9. Funcin de transferencia de la planta

El sistema se estabilizar con un lazo cerrado Figura 16, su funcin de
transferencia es
Figura 15b, que comprende un polo en el origen y un
par de polos en cero, est definida como:

(32)

Figura 15. Diagramas de Bode G1 y G2

(Fuente: Application Note AN1262. ST)

33

El circuito de realimentacin del lazo de control utiliza una disposicin popular

con un TL431 como referencia secundaria o amplificador de error, y un
optoacoplador (PC816) para transferir la seal de control al lado del primario. El
amplificador de error del L6565 se usa entonces como una fuente de corriente,
cuya caracterstica se muestra en la Figura 16, as: el voltaje
cambia (y el
ciclo de trabajo es controlado) modulando la corriente
a travs del pin
COMP, as que un cambio de
provocar un cambio de
.
Figura 16. Circuito de realimentacin

Fuente: Los Autores

Ahora, se pasar a discutir el valor de algunas notaciones utilizadas en las
frmulas de Tabla 10, el
del regulador de voltaje shunt (TL431), es la
tensin de referencia que es igual a
, el
es la cada de tensin del
LED del optoacoplador en este caso
, mientras que los valores de
y
, se pueden obtener del datasheet del integrado L6565.
Por ltimo se har referencia a CTR que es la relacin de transferencia de
corriente del optoacoplador su valor oscila entre 0.8 y 1.6.

34

Tabla 10. Implementacin del controlador

2.2.

PLC TRANSCEIVER

El transceiver ST7540 tiene como funcin realizar la comunicacin sobre la red

elctrica, usando una modulacin por desplazamiento de frecuencia (FSK). La
tcnica de modulacin FSK se traduce en una seal digital, en este caso una
seal sinusoidal que puede tener dos frecuencias de diferentes valores, uno
para el nivel lgico alto de la seal digital (FH) y otro para el nivel bajo (FL).
2.2.1. Generalidades
La interfaz de comunicacin empleada para entablar el canal de comunicacin
entre el Host y el ST7540, tiene dos caractersticas muy relevantes: (Figura 17).

El tipo de interfaz es SPI (Serial Peripheral Interface).

El modo de acceso entre dispositivos es sincrnico.

Es estrictamente necesario establecer la comunicacin con los atributos

anteriormente mencionados, ya que es la nica forma en que se puede tener
acceso al registro de control del transceiver.
Figura 17. Interfaz sincrnica ST7540/Host Controller

(Fuente: Datasheet ST7540)

35

Para seleccionar la interfaz SPI, el pin 12 (UART/SPI) debe ser forzado a 0los
otros pines que interactan con el host son: (Tabla 11).

RxD: Datos de salida RX.

TxD: Datos de entrada TX.
RxTx: Seleccin de Tx o Rx.
"1" Sesin de RX.
"0" Sesin de TX.
CLR/T: La seal de reloj en la comunicacin sincrnica.
REG_DATA: Selector de acceso a registro de control o principal.
"1" Registro de control.
"0" Acceso principal.

TRANSCEIVER

EMISOR

RECEPTOR

SPI ST7540

SPI PIC18F25K22

SPI PIC18F25K22

Pin 4 (RxD)

Pin 15 (SDI)

Pin 15 (SDI)

Pin 6 (TxD)

Pin 16 (SDO)

Pin 16 (SDO)

Pin 5 (RxTx)

Pin 13 (RC2)

Pin 13 (RC2)

Pin 8 (CLR/T)

Pin 14 (SCK)

Pin 14 (SCK)

Pin 2 (REG_DATA)

Pin 12 (RC1)

Pin 12 (RC1)

Tabla 11. Interfaz de comunicacin

2.2.2. Registro de Control
El registro de control del ST7540 se compone por 24 bits, que permiten la
configuracin de las principales caractersticas del canal de comunicacin:

Frecuencia de la portadora 72 KHz.

Baud rate 2400 bits/s.
Desviacin de frecuencia de 0.5.
Time out de la transmisin 1s.

Los procesos de escritura y lectura al registro de control, estn definidos por el

pin CLR/T (clock). (Figura 18) Se debe tener en cuenta que el intercambio de
datos entre el tranceiver y el host es bidireccional, pero no se gesta en el mismo
instante de tiempo, definiendo la conexin como Half Duplex. En esta conexin
el tranceiver es el maestro y el host es el esclavo.

36

Figura 18. Proceso de escritura y lectura registro de control

REGISTRO DE
CONTROL

Lneas de interfaz Host:

RxD
TxD
RxTx
CLR/T
REG_DATA

No
TRANSMISIN Y
RECEPCIN DATOS
(RED ELCTRICA)

REG_DATA = 1

Si

Si

No
RxTx = 1
Escritura Registro de
Control

Lectura Registro de Control

Los datos se cargan a

travs de TxD

Los datos se envan a

travs de RxD

No
Recepcin 24
bits

Si

Si

CONFIGURACIN
FINALIZADA

Fuente: Los autores

37

No
Transmisin
24 bits

Los datos escritos en el registro de control son:

MS
B
0

LS
B
0 0 1 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 1

0X1362D7

Tabla 12. Datos en el registro de control

En las transmisiones siempre se enva primero el bit ms significativo, lo que
permite tener una clara interpretacin de la seal enviada en un proceso de
escritura. En la figura 19, se pueden observar dos seales: la de color azul en la
parte superior, corresponde al pin CLR/T (reloj generado por un cristal de 16
MHz ubicado entre los pines X1 y X2). La de color amarillo en la parte inferior,
es escaneada del pin RxD, a travs de un proceso de lectura, por parte del host
(PIC18F25K22).
Figura 19. Seal de CLR/T y RxD

Fuente: Los autores

2.2.3. Acceso principal
Para transmitir o recibir datos a travs de la red, el pin REG_DATA del ST7540
siempre debe ser igual a 0. Las posibles condiciones sern: (Figura 20).
38

Si el pin RxTx se establece en "1" y REG_DATA = "0" (recepcin de

datos), el ST7540 entra en un estado de inactividad y la lnea CLR / T es
forzada a 0. Despus de un tiempo (Tcc) el mdem almacena los datos
recibidos por el pin RxD.

Si la lnea RxTx se establece en "0" y REG_DATA = "0" (transmisin de

datos), el ST7540 entra en un estado de inactividad y los circuitos de
transmisin se encienden. Despus de un tiempo (Tcc) el mdem
comienza a transmitir los datos presentes en la lnea TxD
Figura 20. Transmisin y recepcin de datos

(Fuente: Datasheet ST7540)

2.2.4. Acoplamiento a la red elctrica
La interfaz que se emple para acoplar las seales (datos) a la red elctrica,
est compuesta de tres tipos de filtros diferentes:
-

Filtro activo (Transmisin).

Filtro pasivo (Transmisin).
Filtro pasivo (Recepcin).

2.2.4.1.

Filtro Activo (Transmisin)

El filtro activo Tx se basa en el amplificador de potencia (PA) interno que posee

el ST7540, cuyas entradas y salida estn disponibles en los pines del
empaquetado, permitiendo elaborar una red de filtrado alrededor del
amplificador.
La funcin de transferencia de segundo orden del filtro es:

39

(33)

Donde:

ecuacin (33) se puede hallar el valor de la frecuencia de corte:

Figura 21. Diagrama Bode

deDiagram
bode filtro activo Tx
20

Magnitude (dB)

0
-20
-40
-60
-80
0
-45

Phase (deg)

Con

-90
-135
-180
4

10

10

10

Frequency (rad/sec)

Fuente: Los autores

40

10

10

2.2.4.2.

Filtro Pasivo (Transmisin)

El acople a la lnea de alimentacin requiere algunos componentes pasivos,

adems de la etapa de filtrado activo. En particular, la seccin de filtro pasivo Tx
est hecha del condensador de desacoplamiento C22, el transformador T2, el
inductor L5 y el condensador C23 por seguridad. El valor de L5 ha sido elegido
con precisin para tener una alta corriente de saturacin (> 1 A) y una
resistencia en serie equivalente muy baja (<0,2 ), esto se requiere para limitar
las prdidas de insercin y de distorsin incluso con una carga alta. La
frecuencia central se calcula como:
(34)

2.2.4.3.

Filtro Pasivo (Recepcin)

El filtro de Rx se compone de una resistencia en serie con un LC resonante en

paralelo. La funcin de transferencia del filtro se puede escribir como:

(35)

Donde
es la resistencia en serie DC de la bobina (en este caso, alrededor
de 2 ). La frecuencia central y el factor de calidad del filtro se pueden expresar
como:

41

Figura 22. Respuesta en frecuencia del filtro pasivo Rx

(Fuente: Application Note AN2451. ST)

2.3.

CONTADOR DE POTENCIA

EL ADE7753 es un medidor integrado multifuncin que incorpora dos deltasigma ADC de 16bits, un integrador (sobre el CH1), sensor de temperatura y
todo el procesamiento requerido para desarrollar mediciones de energa activa,
reactiva y aparente, mediciones de voltaje de lnea, clculos de voltaje y
corriente RMS, el ADE7753 ofrece una interfaz para acoplarse con sensores de
corriente ya sea bobinas de Rogowski, transformadores de corriente o sensores
de efecto hall, lo que suprime la necesidad de agregar un integrador externo.
Adems posee registros de acumulacin, control e interrupciones que aseguran
una medicin fiable. Tabla 13.
ADDRESS

REGISTRO

R/W

0X01

WAVEFORM

0X02

AENERGY

0X03

RAENERGY

0X04

LAENERGY

0X05

VAENERGY

DESCRIPCIN
Contiene los datos de la onda muestreada, la fuente de los datos y longitud
del registro se seleccionan en los bits 13 y 14 del registro MODE.
La potencia activa es acumulada en este registro.
El mismo registro de potencia activa, pero es reseteado despus de una
operacin de lectura.
La potencia activa instantnea es acumulada. Los ciclos de lnea se
configuran en LYNECYC.

BITS

La potencia aparente es acumulada en este registro.

24

42

24
24
24
24

ADDRESS

REGISTRO

R/W

DESCRIPCIN

BITS

0X06

RVAENERGY

El mismo registro de energa activa, pero es reseteado despus de una

operacin de lectura.

24

0X07

LVAENERGY

La potencia real instantnea es acumulada en este registro. Los ciclos de

lnea se configuran en LYNECYC.

24

0X08

LVARENERGY

La potencia reactiva instantnea es acumulada en este registro. Los ciclos de

lnea se configuran en LYNECYC.

24

0X09

MODE

R/W

Se configuran frecuencias de muestreo y filtros de modos de calibracin.

16

0X0A

IRQEN

R/W

Habilitacin de interrupciones. El registro STATUS registrara interrupciones

aunque estas estn deshabilitadas.

16

0X0B

STATUS

Registro del estado de interrupciones.

16

0X0C

RSTSTATUS

El mismo registro de status excepto que despus de una operacin de

lectura resetea todas las banderas.

16

0X0D

CH1OS

R/W

Ajusta el offset del canal 1, el bit 6 no es usado y del bit 0 al 5 se remueve el

offset del canal. Poniendo un 1 en el bit MSB se habilita el integrador
digital del canal.

0X0E

CH2OS

R/W

Ajusta el offset del canal 2, los bits 6 y 7 no son usados, los bits del 0 al 5
remueven el offset del canal.

0X0F

GAIN

R/W

Ajusta la ganancia del amplificador operacional programable (PGA) en los

canales 1 y 2.

0X10

PHCAL

R/W

Calibracin de fase, la correccin de fase entre el canal 1 y el canal 2 puede

ser ajustada escribiendo en los 6 bits de este registro. El valor oscila entre
0X1D y 0X21.

0X11

APOS

R/W

Correccin de offset de la potencia activa, se pueden remover pequeos

offset de la potencia.

16

0X12

WGAIN

R/W

Ajusta la ganancia de potencia activa, el rango de calibracin es de +-50%

del valor nominal, la resolucin de la ganancia es 0.0244%/LSB.

12

0X13

WDIV

R/W

Divide la potencia activa, la potencia activa es dividida por el valor de este

registro antes de ser almacenada en el registro AENERGY.

0X14

CFNUM

R/W

Numerador divisor de frecuencia, se ajusta la frecuencia del tren de pulsos.

12

0X15

CFDEN

R/W

Denominador divisor de frecuencia, se ajusta la frecuencia del tren de

pulsos.

12

0X16

IRMS

Valor RMS de la corriente (canal 1).

24

0X17

VRMS

Valor RMS del voltaje (canal 2).

24

0X18

IRMSOS

R/W

Correccin de offset del valor RMS del canal 1.

12

43

ADDRESS

REGISTRO

R/W

DESCRIPCIN

BITS

0X19

VRMSOS

R/W

Correccin de offset del valor RMS del canal 2.

12

0X1A

VAGAIN

R/W

Ajusta la ganancia de potencia aparente, el rango de calibracin es de +-50%

del valor nominal, la resolucin de la ganancia es 0.0244%/LSB.

12

0X1B

VADIV

R/W

Divide la potencia aparente, la potencia aparente es dividida por el valor de

este registro antes de ser almacenada, en el registro VAENERGY.

0X1C

LINECYC

R/W

Acumulacin de ciclos de la lnea de potencia.

16

0X1D

ZXTOUT

R/W

Tiempo de espera para la deteccin de cruce por cero en el canal 2. Si no se

detecta, la interrupcin IRQ es activada.

12

0X1E

SAGCYC

R/W

Especifica el nmero de ciclos de lnea consecutivos sobre el canal 2 antes

de que la salida SAG sea activado.

0X1F

SAGLVL

R/W

Determina el nivel de pico sobre el canal 2.

0X20

IPKLVL

R/W

Guarda el nivel de pico de corriente mximo, si se excede, la bandera PKV en

el registro status se pone a uno.

0X21

VPKLVL

R/W

Guarda el nivel de pico de voltaje mximo, si se excede, la bandera PKV en el

registro status se pone a uno.

0X22

IPEAK

El mximo valor de entrada de corriente es almacenado en este registro.

24

0X23

RSTIPEAK

El mismo registro anterior excepto que despus de una lectura se resetea.

24

0X24

VPEAK

El mximo valor de entrada de voltaje es almacenado en este registro.

24

0X25

RSTVPEAK

El mismo registro anterior excepto que despus de una lectura se resetea.

24

0X26

TEMP

Contiene el resultado de la ltima conversin de temperatura.

0X27

PERIOD

El mismo registro anterior excepto que despus de una lectura se resetea.

16

0X280X3C

Se configura el periodo del canal 2. El MSB es siempre cero

0X3D

TMODE

R/W

Registro de prueba del registro MODE.

0X3E

CHKSUM

Es igual a la suma de todos los unos previamente ledos en la operacin de

lectura serial.

0X3F

DIEREV

Contiene la revisin del nmero de silicio.

Tabla 13. Registros del ADE7753

Fuente: Datasheet ADE7753ADSZ
44

2.3.1. Interfaz SPI

La comunicacin con el ADE7753 se realiza por medio de la interfaz SPI, las
operaciones de lectura y escritura en los registros se realiza por medio de esta
interfaz siendo el microcontrolador el maestro de la comunicacin, encargado
de suministrarle al ADE7753 la seal de sincronizacin para las operaciones de
lectura y escritura.
Esta comunicacin es hecha por cuatro seales SCLK, DIN, DOUT Y CS. La
seal de reloj es aplicada la entrada lgica SCLK, los datos son fijados al
ADE7753 por la entrada lgica DIN durante un flanco de bajada de la seal
SCLK. El pin lgico CS es la entrada Chip-select, un nivel lgico bajo coloca al
ADE7753 en modo de comunicacin, un salto a nivel lgico alto durante una
operacin de lectura o escritura abortara la comunicacin con el ADE7753, por
lo que este pin debe estar en nivel lgico bajo para asegurar una operacin de
transferencia de datos exitosa.
El acceso a los registros ya sea para realizar una operacin de lectura o de
escritura debe llevar siempre como encabezado la direccin del registro a leer o
escribir. Figura 23.
Figura 23. Operacin de lectura y escritura al registro de comunicaciones

(Fuente: Datasheet ADE7753)

Para identificar qu tipo de operacin se va a realizar sobre el ADE, se debe

tener en cuenta el estado del primer bit. Si se enva un cero, el ADE realiza
una operacin de lectura y si es enviado un uno se procede a escribir sus
registros internos. Figura 24.

45

Figura 24. Escritura y lectura registro LYNECYC= 0x07D0

Fuente: Los Autores

2.3.2. Calibracin del ADE7753

La calibracin del ADE7753 consiste en escribir los valores correspondientes en
los registros asociados al clculo de la potencia activa, los registros de control y
operacin, as como en el registro de interrupciones. Para obtener como
resultado la ptima operacin del integrado.
2.3.2.1.

Calibracin de CF

CF hace referencia a una salida lgica que ofrece informacin de la energa

activa, es usada para calibrar el ADE. Este pin ofrece una seal de salida que
posee una frecuencia que se relaciona con la energa calculada en un tiempo
con una carga determinada.

(36)

Donde:
MeterConstant: 3.2 imp/Wh
Load: Carga de calibracin 9.21 A - 119 V
El primer paso en la calibracin del ADE7753 es calcular el valor del registro
CFDEN. Esto se hace comparando el valor esperado de CF nominal con el
valor obtenido cuando los valores de corriente de base (Carga de calibracin)
46

son aplicados al ADE. El valor de CF esperado cuando se aplica la corriente de

base se calcula aplicando la ecuacin (36). Para este valor se asume un factor
de potencia unitario

El ADE7753 presenta una seal de salida en el pin CF con un valor de

frecuencia mximo de 23Khz cuando los valores de entrada son full scale es
decir 1Vpp.
(37)

El valor de frecuencia de la seal a la salida del pin CF se relaciona con el valor

de energa activa segn la siguiente ecuacin:
(38)
Donde:
LAENERGY: Acumula el valor de potencia activa instantnea durante un valor
de tiempo que es especificado a travs del valor del registro LINECYC.
WDIV: El valor de la energa activa es dividido por el valor de este registro antes
de ser almacenado en el registro AENERGY
CFNUM y CFDEN: La salida de frecuencia del pin CF es ajustada por estos
valores.
Tiempo de acumulacin: Es el valor en segundos durante los cuales se
almaceno la energa.
El siguiente valor a ser calculado es CFDEN, este valor puede ser obtenido por
medio de la relacin de CF nominal a la corriente de base y CF experimental a
la corriente de base.
47

(39)

Este valor ser cargado en el registro CFDEN.

2.3.2.2.

Calibracin de ganancia de vatio

Los valores de CFDEN Y CFNUM deben ser cargados en sus respectivos

registros antes de iniciar esta calibracin. CFDEN=0A87 Y CFNUM=0000.
El propsito de esta calibracin es obtener el valor que se cargara en el registro
WGAIN. El clculo de la potencia activa puede ser calibrado escribiendo en este
registro de 12 bits. La resolucin de la ganancia es 0.024%/LSB.
El valor de WGAIN puede ser expresado mediante la relacin de los valores del
registro LAENERGY.
(40)

El valor de

se obtiene con la siguiente ecuacin

(41)

Donde:
LINECYC: Registro con el nmero de medios ciclos de lnea (valor 2000
fabricante)
Donde:
(42)
CLKIN= Frecuencia del ADE7753 3.57MHz
48

El valor del registro PERIOD debe ser ledo del ADE7753 este registro
almacena el valor del periodo de la seal de entrada del canal 2 (canal de
voltaje) por medio de un detector de cruce por cero.
El valor obtenido de este registro es
. Con este valor se procede a
calcular el valor del periodo de lnea usando la ecuacin (42).

El ltimo valor que hace falta para calcular el valor de WGAIN es

este valor debe ser ledo del ADE7753.
El valor ledo del registro fue
valor del registro WGAIN.

, luego se calcula el

El valor de este registro debe ser almacenado en complemento a dos.

49

Ahora, se calcul el valor de Wh por cada bit en el registro LAENERGY

(43)

2.3.2.3.

Clculo de compensacin de vatio

Para el clculo de la compensacin de vatio primero se debe escribir en el

registro LINECYC=35700 esto fijar un tiempo durante el cual, el registro
LAENERGY almacenar energa activa para una carga muy pequea. Esta
carga tiene las siguientes caractersticas
.
Despus se procede a leer el valor del registro LAENERGY para esta carga.
Este valor es
.
Ahora se necesita calcular el valor de
calcular
.

para poder

(44)
Este valor se obtiene con la siguiente ecuacin.
(45)

50

Ahora si se puede obtener el valor de

El error proporcional al bit menos significativo del registro

calcula:

Se

(46)

Por ltimo, se calcula el valor del registro APOS. Este registro de 16 bits
asegura la correccin de pequeos offset del clculo de la potencia activa
(47)

51

2.3.3. Clculo de la potencia activa

El valor ledo en el registro LAENERGY debe ser multiplicado por el valor de
, para obtener la lectura de potencia activa en unidades Wh.
Se debe tener presente que el proceso de calibracin, se debe realizar la
primera vez que se energiza todo el sistema, esto garantizar que las lecturas
de potencia sean confiables y veraces, finalmente los valores a ser quemados
en los registros despus de haber realizado los clculos de calibracin son:
Tabla 14.
Registro

Valor

Descripcin

CH1OS

0x0080

Integrador a la entrada del canal 1 habilitado

GAIN

0x0000

Ganancia 1 para la entrada del canal 1 ,entrada full scale 0.5v

CH2OS

0x0000

No remover offset a la entrada del canal 2

CFDEN

0x0CD7

Valor usado para la calibracin del clculo de potencia activa

CFNUM

0x0000

Valor usado para la calibracin del clculo de potencia activa

WDIV

0x0000

Valor usado para la calibracin del clculo de potencia activa

LINECYC

0x07D0

Tiempo de acumulacin de la potencia de 16.7 seg

MODE

0x0088

HPF(High-pass filter) en el canal 1 habilitado, LPF(Low-pass

filter) del canal 2 habilitado, CF habilitado, deteccin de
SAG(Deteccin de cada de tensin de lnea) deshabilitado,
acumulacin de energa en ciclos de lnea

IRQEN

0x0004

Habilitar interrupcin cuando se complete un ciclo de lnea

definido por LINECYC

PHCAL

0x000D

Calibracin de fase(no implementada)

APOS

0x3985

Correccin de OFFSET de la potencia activa

WGAIN

0xFEFB

Ajuste de ganancia de potencia activa

VADIV

0x0000

Valor del divisor de energa aparente en 1

VAGAIN

0x0000

Ganancia de energa aparente en 1

IRMSOS

0x0000

Correccin del canal 1 RMS offset en 0

VRMSOS

0x0000

Correccin del canal 2 RMS offset en 0

Tabla 14. Configuracin de los registros del ADE7753

Fuente: Datasheet ADE7753ADSZ

52

3. ANLISIS DE RESULTADOS
La fuente SMPS fue diseada para suministrar una corriente mxima de 500
mA y a mxima carga se puede corroborar que efectivamente cumple con esta
especificacin, pero se present un inconveniente cuando se alimentaban el
transmisor y el receptor, ya que la fuente presentaba fluctuaciones y no
mantena un suministro constante de energa. Esto se corrigi fijando una
resistencia en paralelo a la salida obligando a la fuente suministrar ms
corriente a los circuitos.
Analizando el mdulo de comunicaciones se encontr un gran inconveniente
con el modem, a la hora de entablar un enlace con el Host (PIC18F25K22),
siempre era abortado cualquier intento de comunicacin para acceder a los
registros de control, este suceso, obligo a desarrollar una serie de funciones
para el correcto funcionamiento de la interfaz SPI, dejando de lado las libreras
disponibles en el compilador C18 que haban sido muy tiles en la etapa
preliminar del proyecto. (Pruebas en protoboard).
Se estudi en detalle los diagramas de tiempo necesarios para acceder al
registro de control y principal del modem y se opt por emplear retardos y un
escaneo de los flancos ascendentes de la seal de reloj, como resultado se
obtuvo una optima sincronizacin de las operaciones de lectura y escritura del
host hacia el modem.
El ADE7753 presenta una variacin en la lectura de potencia con cargas bajas
a pesar de la calibracin y correcta configuracin, no obstante con cargas altas
los porcentajes de errores estn dentro del margen de tolerancia para un tipo de
medicin de estas caractersticas.

53

4. CONCLUSIONES

Se realiz una segunda versin del sistema de monitoreo y control

modulado en las redes elctricas, con un redimensionamiento de las
PCBs, minimizando de esta manera los recursos empleados y
ermitiendo una mayor versatilidad en la prediccin de errores de diseo y
anlisis de seales de funcionamiento. Adems se migr a tecnologas
acordes a las exigencias actuales del mercado.

Se dise y construy una fuente quasi resonante con una eficiencia

superior al 70%, se concibi desde cero con ayuda de manuales y
literatura, se plante paso a paso cada uno de los principales circuitos
que la componen obteniendo excelentes resultados. Las tres fuentes
construidas se sometieron a pruebas de funcionamiento por largos
periodos de tiempo a mxima carga (0.5 A) y todas experimentaron
respuestas favorables a este tipo de exigencias.

Se disearon e implementaron una serie de transformadores de tipo

flyback, fueron embobinados cada uno con 3 devanados: un primario,
un secundario y un auxiliar. Los transformadores operaron dentro del
rango de funcionamiento de la fuente a pesar de los posibles errores de
manufacturacin y la adecuacin de un ncleo de ferrita obtenido en el
mercado local.

Se implement un medidor de potencia activa con el integrado ADE7753,

gracias a su correcta configuracin y calibracin, se obtuvieron unos
clculos de potencia veraces.

Se logr la transmisin de datos a travs de la red elctrica utilizando la

modulacin FSK generada por un modem ST7540, que fue configurado
por medio de un microcontrolador empleando una interfaz SPI, gracias a
su funcionalidad y caractersticas se simplifico en gran medida el diseo
de la aplicacin.

54

5. BIBLIOGRAFIA

[1] Campos, R. (2007). Sistemas de comunicacin empleados en el rea de

transmisin de la cfe. Universidad Autnoma de Zacatecas. Mxico
[2]

Redes

elctricas

inteligentes.

Grupo

de

investigacin

CIDET.

http://www.cidet.org.co/redes-electricas-inteligentes-smart-grids.
[3] B. A. Hamilton, J. Miller, and B. Renz, Understanding the benefits of smart
grid, Tech. Rep. DOE/NETL-2010/1413, U.S. Department of Energy, 2010.
[4] L. T. Berger and K. Iniewski, Smart GridApplicacions, Communications and
Security, John Wiley & Sons, 2012.
[5] CENELEC, European Committee for Electrotechnical Standardization - EN
50065-1, Signaling on low-voltage electrical installations in the frequency range
3 kHz to 148,5 kHz. Part 1: General requirements, frequency bands and
electromagnetic disturbances - July 2001.
[6] CENELEC, European Committee for Electrotechnical Standardization - EN
50065-4-2, Signaling on low-voltage electrical installations in the frequency
range
3 kHz to 148,5 Khz. Part 4-2: Low voltage decoupling filters- Safety
requirements - August 2001.
[7] CENELEC, European Committee for Electrotechnical Standardization - EN
50065-7, Signaling on low-voltage electrical installations in the frequency range
3 kHz to 148,5 Khz. Part 7: Equipment impedance - November 2001.
[8] EHSA, European Home System Association - EHS specifications, version
1.3a - May 2001.
[9] CENELEC, European Committee for Electrotechnical Standardization - prEN
50065-2- 1, Signaling on low-voltage electrical installations in the frequency
55

range 3 kHz to 148,5 kHz. Part 2-1: Immunity requirements for mains
Communications Equipment and systems operating in the range of frequencies
95 kHz to 148,5 kHz and intended for use in Residential, Commercial and Light
Industrial Environments 1999.
[10]

M.

Burns,

NIST

SGIP

catalog

of

standards,

October

2010, http://collaborate.nist.gov/twikisggrid/bin/view/SmartGrid/SGIPCatalogOfS
tandards.
[11] P. A. Brown, Power line communicationspast present and future,
in Proceedings of the International Symposium on Power Line Communicatons
and Its Applications (ISPLC '99), pp. 18, September 1999.
[12] SGS-THOMSON - Power Line Modem & Applications data book September 1994.
[13] Measurements of Impedance and Attenuation at CENELEC Bands for
Power Line Communications Systems. Published online 2008 dec 8. doi:
http://www.mdpi.com/1424-8220/8/12/8027
[14] Karadeniz, E. Determining of Impedance and Attenuation on Power Line
Communication System. MSc Thesis, Karadeniz Technical University: Trabzon,
Turkey, 2006.
[15] OFFLINE FLYBACK CONVERTERS DESIGN METHODOLOGY WITH THE
L6590 FAMILY. AN1262 APPLICATION NOTE. STMicroelectronics. Fuente de
internet:
http://pdf.datasheetcatalog.com/datasheet/SGSThomsonMicroelectronics/mXyw
ysu.pdf
[16] L6565 QUASI-RESONANT CONTROLLER. AN1326 APPLICATION NOTE.
STMicroelectronics. Fuente de internet:
http://freedatasheets.com/downloads/Application%20Note%20Power%20Supply
%20And%20Power%20Management%20L6565%20AN1326.pdf
56

[17] ST7540 FSK powerline transceiver design guide for AMR. AN2451
Application note. STMicroelectronics. Fuente de internet:
http://www.st.com/web/en/resource/technical/document/application_note/CD001
43379.pdf

57

ANEXO A. Esquemtico Fuente QR 10 V 0.5 A

ANEXO B. Curvas caractersticas del ncleo de ferrita PC47ETD19-Z

58

ANEXO C. Esquemtico Transmisor

59

ANEXO D. Esquemtico Receptor

60

ANEXO E. PCB Fuente

Silk Screen

Top

Drill and Sizes

61

Bottom

ANEXO F. PCB Transmisor

Silk Screen

Top

Drill and Sizes

62

Bottom

ANEXO G. PCB Receptor

Silk Screen

Top

Drill and Size

63

Bottom

64