Universidad Politcnica Salesiana-Sede Cuenca.

Huanga Julio, Morocho Vinicio

jhuanga@est.ups.edu.ec emorocho@est.ups.edu.ec
Universidad Politcnica Salesiana - Sede Cuenca
Laboratorio de Electrnica Digital

Practica #9: MDULOS CONTADORES

PREFIJABLES, APLICADOS A MOTOR PASOPASO.

Resumen: En la presente practica se presenta el diseo de

un sistema para el control de conteo ascendente-descendente
prefijable MOD 99, al cual se le puede establecer el nmero
de repeticiones que se deseen visualizar en displays a 7
segmentos, este sistema adems controlara el movimiento de
un motor paso-paso el cual tendr un sentido horario con el
conteo ascendente y anti horario con el conteo descendente,
todo este proceso se lo realizo con el software Quartus II y el
banco de pruebas de Altera.
Palabras ClavesFPGA, Quartus II, contador decadico,
motor paso-paso.
OBJETIVOS
Objetivo General:
Disear un sistema para el control de conteo ascendente
descendente prefijable MOD 99, para el control de un motor
paso-paso.
Objetivos Especficos:

Aplicar los conocimientos adquiridos en el rea de

electrnica digital para el diseo de un sistema de
conteo y control de un motor paso-paso.
Simular el funcionamiento del sistema diseado en
un software de diseo como Proteus u Multisim.
Cargar el diseo simulado a el banco de pruebas de
Altera.
Verificar su funcionamiento en el banco de Prueba,
comparndolo con los datos obtenidos en la
simulacin realizada.

I.

INTRODUCCIN

En el presente documento se muestra el diseo realizado para

el control de un motor paso-paso, este control se lo realizo a
travs de un contador MOD 99 ascendente-descendente, el
cual puede ser ajustado el valor inferior de donde iniciara el
conteo y el valor superior donde finalizara el conteo y
regresara contando de forma descendente, realizando un
numero de repeticiones de esta secuencia hasta un nmero que
se puede fijar en otra
entrada de datos, siendo este un mximo de 9 repeticiones.
Este proceso a su vez controlara un motor paso-paso el cual
tendr una secuencia de giro horario cuando se tenga el conteo

ascendente y anti horario cuando se tenga la secuencia de

conteo descendente.
Para poder cumplir con este objetivo se requiri del uso de
contadores
decadico,
comparadores
de
magnitud,
decodificadores a 7 segmentos, displays a 7 segmento nodo
comn, flip-flops JK y tipo D, dipsuichs, una seal de reloj y
varios tipos de compuertas lgicas. Todos estos dispositivos
usados se los detallara ms a continuacin.
II. MARCO TERICO
A. FPGA
Una FPGA (del ingls Field Programmable Gate Array) es un
dispositivo semiconductor que contiene bloques de lgica
cuya interconexin y funcionalidad puede ser configurada 'in
situ' mediante un lenguaje de descripcin especializado. La
lgica programable puede reproducir desde funciones tan
sencillas como las llevadas a cabo por una puerta lgica o un
sistema combinacional hasta complejos sistemas en un chip.
La adopcin de chips FPGA en las industrias ha sido
impulsada por el hecho de que los FPGAs combinan lo mejor
de los circuitos integrados de aplicacin especfica (ASICs) y
de los sistemas basados en procesadores. Estos beneficios
incluyen los siguientes:
Tiempos ms rpidos de respuesta de E/S y
funcionalidad especializada
Exceder la potencia de cmputo de procesadores de
seales digitales
Rpida generacin de prototipos y verificacin sin el
proceso de fabricacin del diseo personalizado de
ASIC
Implementar funcionalidad personalizada con la
fiabilidad de hardware determinstico dedicado
Se puede actualizar en campo, eliminando los gastos
por rediseo personalizado de ASIC y mantenimiento
Este banco de pruebas permite al usuario verificar el
funcionamiento de un diseo ya antes cargado en la misma.
Este dispositivo de hardware posee mtodos de entrada de
datos as como de salida los cuales el usuario puede usar segn
se haya asignado en el diseo cargado con Quartus II, la parte
central de este dispositivo es el chip ALTERA Cyclone, en
donde se graba el diseo.

Universidad Politcnica Salesiana-Sede Cuenca.

C. Contador Decadico.
B. Quartus II 9.1sp2
Es un entorno visual que nos permite programar un diseo
digital, ya sea de forma esquemtica o usando un lenguaje de
programacin especifico.
Este entorno permite la comprobacin de un diseo y
correccin de posibles errores, adems de permitir al usuario
cargar seales de entrada en forma de onda y verificar la
respuesta que se tendr en la salida. Este programa trabaja
conjuntamente con el banco de pruebas de Altera ya que se
deber ingresar los pines de entrada y salida necesarios en el
diseo, estos pines vienen numerados especficamente para
poder asignarlos (ver catalogo). Desde este programa se podr
cargar el respectivo diseo en banco de prueba de altera, el
cual grabara el diseo ingresado.
Area de trabajo esquematica

Un contador decadico es un dispositivo ya establecido que nos

dar una secuencia de conteo de una dcada, es decir de diez
bits (0 al 9). El dispositivo 74LS192, es un tipo de contador de
dcada que nos puede dar un conteo ascendente y un conteo
descendente segn se lo establezca en su entrada (UP o DN).
Usa una seal de reloj para dar el cambio de nmero, teniendo
en su salida un nmero de 4 bits (BCD), el cual se lo podr
visualizar en un display de 7 segmento.

D. Motor Paso-Paso.
El motor a paso es un dispositivo electromecnico que
convierte una serie de impulsos elctricos en desplazamientos
angulares discretos, lo que significa que es capaz de avanzar
una serie de grados (paso) dependiendo de sus entradas de
control. El motor paso a paso se comporta de la misma manera
que un conversor digital-analgico (D/A) y puede ser
gobernado por impulsos procedentes de sistemas lgicos.

Disposicin de pines de entrada y salida

Este motor presenta las ventajas de tener precisin y

repetitividad en cuanto al posicionamiento. Entre sus
principales aplicaciones destacan como motor de frecuencia
variable, motor de corriente continua sin escobillas,
servomotores y motores controlados digitalmente.

Obtencin de datos simulados.

III. DESARROLLO

Universidad Politcnica Salesiana-Sede Cuenca.

1.

Diseo en Proteus.

Control de un motor paso-paso mediante un contador MOD

99 ascendente descendente.
Para alcanzar este objetivo se proscedio a utilizar diversos
componentes como lo son contadores decadicos,
comparadores de magnitus, compuestas loguicas, dipsuich,
decodificadores a 7 segmentos, motor paso paso, display a 7
segmentos, flip flops JK y tipo D.

2.

Diseo ya implementado en Quartus II

Diseo en el entorno esquematico.

IV. RECURSOS (ACCESORIOS Y MATERIAL FUNGIBLE):

Computadora.
Programa Quartus II.
Banco de pruebas Altera.
V.

Datos obtenidos de la simulacion

3.

Funcionamiento del programa en el banco de

pruebas Altera.

CONCLUSIONES Y RECOMENDACIONES

Se pudo obtener un funcionamiento satisfactorio del

diseo planteado.
Se comprob y capacito sobre el funcionamiento del
programa Cuartos II
Se pudo obtener conocimiento sobre la manipulacin
y uso del banco de pruebas de Altera.
Se concluye adems que el uso de esta til
herramienta nos ha resultado de gran ayuda para
poder poner en funcionamiento diseos de circuitos
digitales.

Como recomendacin se pone nfasis en la manipulacin de

este delicado sistema ya que posee una variedad de
componentes que fcilmente se podran daar causando
perjuicios econmicos, se recomienda adems una mayor
capacitacin sobre el uso del programa Quartus II ya que
todava hay vacos acerca de todas la herramientas que se
podran explotar del mismo para un mayor provecho por parte
de los alumnos.
VI. REFERENCIAS
[1]
[2]

Tocci, "Sistemas Digitales", 2010

NI, "NI FPGA", http://www.ni.com/fpga/esa/