Volumen Vi Electrónica Digital

Jorge Alberto Garbero
Ingeniera Electrnica
Email: jagelectronica@live.com
ELECTR ICA DIGITAL

Podemos decir que la electrnica es la ciencia que estudia la conduccin elctrica tanto en el vaco, en los
gases y en los semiconductores, utilizando dispositivos basados en estos fenmenos fsicos, como por
ejemplo los bulbos de vaco (comnmente denominados vlvulas, las que actualmente son poco utilizadas),
transistores, diodos, etc.
No es necesario decir donde los componentes electrnicos toman parte de nuestra vida, basta mirar alrededor
y veremos decenas de aplicaciones de la electrnica.
La electrnica digital, al contrario de la lineal o analgica, no manipula seales, ya sea de corriente o
de tensin continua; utiliza en cambio seales discretas, o sea, seales elctricas que apenas poseen dos
condiciones o estados posibles.
Las seales que caracterizan la voz humana, por ejemplo, varan en amplitud y frecuencia con el tiempo. Esto
quiere decir lo siguiente: en un momento dado la seal presenta una determinada amplitud y determinada
frecuencia. Un instante despus puede ocurrir la variacin de esta amplitud en forma continua hasta alcanzar
un cierto nivel, despus de lo cual volver a variar en nivel y/o frecuencia, de forma tambin continua a
medida que transcurre el tiempo. La amplitud de esta seal (seal analgica) podr asumir cualquier valor,
pudiendo tomar infinitos valores (al menos tericamente). Figura 1
En las seales digitales, al contrario de las analgicas, la amplitud vara abruptamente de un valor
lmite a otro tambin lmite, no existiendo estados o fases intermedias entre estos dos lmites.
En la Figura 2 se representa una seal digital en forma de tensin. Note como la tensin vara
repentinamente entre los dos estados: estado alto y estado bajo.
El estado alto puede ser caracterizado como la tensin ms positiva de la seal y el estado bajo por la
tensin ms negativa de esa seal. En este caso se est utilizando LOGICA POSITIVA.
Puede ser utilizada la inversa, es decir el estado alto puede ser caracterizado como la tensin ms negativa
de la seal y el estado bajo por la tensin ms positiva de esa seal. Este caso se est utilizando LOGICA
EGATIVA.
1
JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ
Es usual representar cada uno de los dos estados de una seal digital por dos smbolos matemticos:
0 y 1
nuevamente podemos aplicar una de las dos lgicas:
Lgica Positiva
1 corresponde al mayor valor de tensin de la seal digital.
0 corresponde al menor valor de tensin de la seal digital.
Lgica egativa
1 corresponde al menor valor de tensin de la seal digital.
0 corresponde al mayor valor de tensin de la seal digital.
En la Figura 3 se representa lo que se acaba de afirmar sobre lgica positiva y lgica negativa.
Normalmente se identifica los dos estados lgicos de una seal digital, por las iniciales de las palabras del
idioma ingles:
H (high) (alto)
L (low) (bajo)
Estructura de una seal digital
Las seales digitales pueden obtenerse a partir de elementos elctricos o electrnicos propiamente dichos.
Por ejemplo, una lmpara incandescente posee slo dos estados bien definidos de funcionamiento:
Apagada o Encendida
A cada una de estas dos condiciones se puede asociar un estado lgico, que tanto podr ser 0 (cero) o 1 (uno),
o sea:
Lmpara encendida 0 o 1
Lmpara apagada 1 o 0
Resultados semejantes se pueden obtener sustituyendo la lmpara por los contactos de un relay o por un
simple interruptor de una va. El pasaje o no pasaje de corriente por un cable, tambin caracteriza los dos
estados lgicos de una seal digital.
2
Estos son solo algunos ejemplos de una gran cantidad de dispositivos de dos estados, capaces de caracterizar
cualquier seal digital.
Para la generacin y manejo de las seales digitales se utilizan circuitos formados por componentes
electrnicos capaces de cumplir funciones lgicas, en que los smbolos 0 y 1 se traducen por dos niveles,
perfectamente definidos, de una tensin elctrica (circuitos lgicos).
Originalmente estos circuitos eran realizados utilizando componentes discretos, esto se traduca en placas de
circuito impreso de gran tamao y con una alta densidad de componentes. El advenimiento en los comienzos
de la dcada del 60 de los circuitos integrados posibilito que actualmente un pequeo encapsulado (chip)
contenga miles de circuitos digitales capaces de administrar las seales digitales, circuitos tales como:
Compuertas AND NAND OR NOR XOR XNOR - NOT
Flip-Flop de distintas caractersticas
Registros de desplazamiento
Contadores de distintas caractersticas
Elementos de clculo aritmtico
Conversores Analgicos/Digitales (A/D)
Conversores Digitales/Analgicos (D/A)
Memorias
Microprocesadores
Microcontroladores
Al tener los circuitos electrnicos digitales solo dos estados lgicos posibles de tensin o corriente
perfectamente definidos (0 o1; H o L), su naturaleza es binaria, puede manejar solo dos dgitos.
Sistema Decimal
Actualmente la mayora utilizamos el sistema decimal (de 10 dgitos) para realizar operaciones matemticas.
Este sistema se basa en la combinacin de 10 dgitos (del 0 al 9). Construimos nmeros con estos 10 dgitos
y por eso decimos que su base o raz es 10.
Para entender los nmeros decimales primero debemos conocer la notacin posicional.
Cuando se escriben nmeros, la posicin (o "lugar") de cada nmero es importante.
Tomemos como ejemplo el nmero 428:
El 8 est en la posicin de las unidades , por lo que su valor es 8
El 2 est en la posicin de las decenas, su valor es dos decenas (20)
El 4 est en la posicin de las centenas, su valor es cuatro centenas (400)
Observe que a partir de las unidades, cada posicin que aumenta hacia la izquierda vale 10 veces ms
que la anterior.
El mismo nmero se puede escribir tambin con la siguiente notacin:
4 x 102 + 2 x 101 + 8 x 100 = 428
Coma o Punto decimal

La coma o punto decimal es la parte ms importante de un nmero decimal. Est exactamente a la
derecha de la posicin de las unidades. Sin l, es difcil determinar cul es cada posicin.
Ahora podemos seguir con valores cada vez ms pequeos, como dcimas, centsimas, milsimas y
ms.
El nmero del ejemplo se leera como: Sesenta y siete y doscientas treinta y cinco milsimas.
o tambin se puede expresar como una fraccin decimal:
O como un nmero entero y una fraccin decimal:
Sistema Binario
El sistema binario en matemticas e informtica es un sistema de numeracin en el que los nmeros se
representan utilizando las cifras 0 y 1, es decir solo 2 dgitos, esto en informtica tiene mucha
importancia ya que las computadoras trabajan internamente con 2 niveles de Tensin lo que hace que
su sistema de numeracin natural sea binario, por ejemplo 1 para High (alto) y 0 para Low (bajo).
Se basa en la representacin de cantidades utilizando los dgitos 1 y 0. Por tanto su base es 2 (nmero
de dgitos del sistema).
Cada dgito de un nmero en este sistema se denomina bit (contraccin de binary digit).
Por ejemplo el nmero en binario 1011 es de 4 bits. Recuerde que cualquier nmero binario solo puede
tener ceros y unos.
Un nmero binario puede ser representado por cualquier secuencia de bits (dgitos binarios), que a su
vez pueden ser representados por cualquier mecanismo capaz de estar en dos estados mutuamente
exclusivos.
meros Binarios
Con un dgito binario solo se pueden lograr dos combinaciones, 0 o 1.

4
Con dos dgitos binarios se pueden lograr cuatro combinaciones:

00 01 10 11
Con tres dgitos binarios se pueden lograr ocho combinaciones:
00 01 10 11 100 101 110 111
Con cuatro dgitos binarios se pueden lograr diecisis combinaciones:
00 01 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 -1111
Vemos que por cada dgito que se agrega se dobla el nmero de combinaciones.
Con cuatro dgitos se logra representar los primeros 16 nmeros binarios
TABLA DE CO VERSI DECIMAL A BI ARIO DE 8 DGITOS
Para entender los nmeros binarios, al igual que en los decimales, primero debemos conocer la
notacin posicional.
Cuando se escriben nmeros binarios, la posicin (o "lugar") de cada nmero es importante.
Expresado en potencias de 2
Como se distingue si un nmero est expresado en binario o en decimal

Tomemos como ejemplo el nmero 11010
En decimal este nmero se lee once mil diez.
Si se expresara en binario debera tener a la derecha de las unidades el sub ndice 2 => 110102
En binario este nmero se lee U O U O CERO U O CERO.
Conversin de binario a decimal
Tomemos como ejemplo el nmero utilizado anteriormente 110102
Se resuelve multiplicando cada dgito binario por la potencia
de 2 correspondiente a la posicin que ocupa el mismo. Los
nmeros decimales equivalentes as obtenidos se suman para
lograr el nmero equivalente final.
Tambin es posible resolverlo, escribiendo para cada dgito = 1 del

nmero binario, el decimal equivalente a esa posicin. Los nmeros
decimales equivalentes as obtenidos se suman para lograr el nmero
equivalente final.
JORGE A. GARBERO INGENIERIA ELECTRONICA
Si el nmero binario es fraccionario, se resuelve siguiendo el mismo mtodo que el empleado

anteriormente.
Conversin de decimal a binario

Para hacer la conversin de decimal a binario, hay que ir dividiendo el nmero decimal entre dos e ir
anotando el resto (un 0 si el resultado de la divisin es par y un 1 si es impar). Para sacar la cifra en binario se
toma el ltimo cociente (siempre ser 1) y todos los restos de las divisiones de abajo arriba, en orden
ascendente.
Tomemos como ejemplo el nmero decimal 45:
Otro ejemplo
SUMA DE MEROS BI ARIOS

Tabla para sumar nmeros binarios
Suma de dos nmeros binarios

Como ejemplo sumemos los nmeros binarios 00102 (decimal 2) y 01102 (decimal 6)
La suma en decimal es 2 + 6 = 8
7
Primer paso
De la misma forma que hacemos cuando sumamos nmeros del sistema
decimal, esta operacin matemtica la comenzamos a realizar de derecha a
izquierda, comenzando por los ltimos dgitos de ambos sumandos, como en
el siguiente ejemplo:
En la tabla de suma de nmeros binarios podemos comprobar que 0 + 0 = 0
Segundo paso
Se suman los siguientes dgitos 1 + 1 = 10 (segn la tabla), se escribe el 0 y
se acarrea o lleva un 1. Por tanto, el 0 correspondiente a tercera posicin
de derecha a izquierda del primer sumando, toma ahora el valor 1.
Tercer paso
Al haber tomado el 0 de la tercera posicin el valor 1, tendremos
que sumar 1 + 1 = 10. De nuevo acarreamos o llevamos un 1, que
tendremos que pasar a la cuarta posicin del sumando.
Cuarto paso
El valor 1 que toma el dgito 0 de la cuarta posicin lo sumamos al dgito
0 del sumando de abajo. De acuerdo con la tabla tenemos que 1+ 0 = 1.
El resultado final de la suma de los dos nmeros binarios es: 1 0 0 0 => Decimal 8
Otros ejemplos
RESTA DE MEROS BI ARIOS

El algoritmo de la resta en sistema binario es el mismo que en el sistema decimal. Pero conviene repasar la
operacin de restar en decimal para comprender la operacin binaria, que es ms sencilla. Los trminos que
intervienen en la resta se llaman minuendo, sustraendo y diferencia.
Tabla para restar nmeros binarios
0-0=0
1-0=1
1-1=0
0 - 1 = 1 (se transforma en 10 - 1 = 1) (en sistema decimal equivale a 2 - 1 = 1)
La resta 0 - 1 se resuelve igual que en el sistema decimal, tomando una unidad prestada de la posicin
siguiente: 0 - 1 = 1 y debo 1, lo que equivale a decir en el sistema decimal, 2- 1 = 1.
8
Por ejemplo veamos la resta en binario de los nmeros decimales 26 5 = 21
Otros ejemplos
10001 => Decimal 17
- 01010 => Decimal - 10
-----00111 => Decimal
7
11011001 => Decimal 217

- 10101011 => Decimal - 171
-------00101110 => Decimal

46
Para simplificar las restas y reducir la posibilidad de cometer errores hay varios mtodos:
Dividir los nmeros largos en grupos. En el siguiente ejemplo, vemos cmo se divide una resta larga en tres
restas cortas:
100110011101
-010101110010
010000101011
1001 1001 1101

- 0101 -0111 -0010
- - -0100
0010 1011
La resta de dos nmeros binarios puede obtenerse sumando al minuendo el complemento a dos del
sustraendo.
El complemento a dos de un nmero binario se obtiene invirtiendo sus dgitos, es decir cambiar los 0
por 1 y los 1 por 0 y al nmero as obtenido sumarle 1.
Por ejemplo, buscar el complemento a 2 del nmero binario 10110
Ejemplos de resta de dos nmeros binarios utilizando el complemento a dos:

La resta en decimal de los nmeros 88 - 36 = 52, en binario utilizando el complemento a dos es:
En el resultado sobra un bit, que se desborda por la izquierda. Pero, como el nmero resultante no
puede ser ms largo que el minuendo, el bit sobrante se desprecia.
Vamos a restar 219 (110110112) 23 (101112) = 196 (110001002), directamente y utilizando el
complemento a dos:
9
11011011
-00010111
-11000100
11011011
+11101001
-----------Bit desbordado => 111000100
el complemento a dos de 00010111 es 11101001
Despreciando el bit que se desborda por la izquierda, se llega al resultado correcto:

11000100 en binario, 196 en decimal.
PRODUCTO DE MEROS BI ARIOS
Tabla para multiplicar para nmeros binarios
0 x0 = 0
0 x1 = 0
1 x0 = 0
1 x1 = 1
El producto en binario se realiza igual que en nmeros decimales; aunque se lleva a cabo con ms
sencillez, ya que el 0 multiplicado por cualquier nmero da 0, y el 1 es el elemento neutro del producto.
Multiplicamos:
DIVISI DE MEROS BI ARIOS

La divisin binaria sigue el mismo procedimiento que el utilizado en decimales, multiplicacin y resta
al que estamos acostumbrados.
Solo hay que entender que restar es en la forma binara y no como la decimal que hacemos por
ejemplo:
100 - 11=89, porque 1002 -112 en binario es 0012
Ejemplo
Se intenta dividir el dividendo por el divisor, empezando por tomar en ambos el mismo nmero de cifras
(101 entre 110, en el ejemplo siguiente). Si no puede dividirse, se intenta la divisin tomando un dgito ms
(1010 entre 110).
10
Otro ejemplo =>
CDIGOS BI ARIOS
El Cdigo Binario es un sistema de representacin de textos o de procesadores de instrucciones de una
computadora, que hace uso del sistema binario, en tanto, el sistema binario puro es aquel sistema de
numeracin que se emplea en matemticas y en informtica y en el cual los nmeros se representan
usando nicamente las cifras cero y uno (0 y 1).
Especialmente a instancias de las telecomunicaciones y de la informtica este cdigo se emplea con
diferentes mtodos de codificacin de datos como ser: cadenas de caracteres, cadenas de bits, pudiendo ser
de ancho fijo o de ancho variable.
Los sistemas de numeracin de la actualidad son ponderados, lo cual significa que cada posicin de una
secuencia de dgitos tendr asociado un peso, en tanto, el sistema binario es de hecho un sistema de
numeracin de este tipo: ponderado.
Otra de las caractersticas de este tipo de cdigo es la continuidad que hace que las posibles combinaciones
del cdigo sean adyacentes, o sea de cualquier combinacin del cdigo a la siguiente cambiar solamente un
bit (cdigo continuo). Y el cdigo ser cclico cuando la ltima combinacin sea a su vez adyacente a la
primera.
Por su lado, los cdigos correctores de error y los cdigos detectores de error suponen una solucin muy
importante y definitiva al problema de la transmisin de datos a travs de impulsos elctricos, ya que existen
una buena cantidad de factores que pueden desencadenar un cambio en la seal elctrica en un momento
determinado ocasionando de este modo el error que mencionbamos.
Cdigos binarios con peso
Los nmeros binarios puros son difciles de manejar.
Por ejemplo, convertir el nmero binario puro 101100012 a decimal : 101100012 = 17710
Hacer esta conversin sin una calculadora lleva bastante tiempo.
El Cdigo Decimal Codificado Binario 8421 (BCD 8421) realiza la conversin a decimal de forma ms
fcil.
Decimal
0
1
2
3
4
5
6
7
8
9
BCD
8 4 2 1
23 22 21 20
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
La tabla de la izquierda muestra el Cdigo BCD de cuatro bits para los dgitos
decimales del 0 al 9.
Observe que el cdigo BCD es un cdigo con peso. El bit ms significativo tiene
un peso de 8 y el menos significativo de 1, por eso este cdigo es denominado
BCD 8421, aunque por ser el ms utilizado normalmente se lo menciona como
BCD.
Existen otros cdigos BCD que asignan otros pesos a las cuatro posiciones.
11
El cdigo 8421
Es un tipo de cdigo denominado BCD (Binary Coded Decimal)
Decimal Codificado a Binario significa que cada dgito decimal (0 al 9) es representado por un
cdigo binario de 4 bits.
La designacin 8421 indica los pesos binarios de los 4 bits (23, 22, 21, 20).
Tiene como ventaja la facilidad de conversin entre 8421 y decimal.
Cdigos Invlidos
Con 4 bits es posible representar en binario 16 nmeros (0000 al 1111), sin embargo en 8421 solo se utilizan
10.
Los 6 cdigos no utilizados son: 1010, 1011, 1100, 1101, 1110 y 1111. Estos cdigos son invlidos en BCD
8421.
Conversin de un nmero decimal a cdigo BCD
Para expresar cualquier nmero decimal en BCD, simplemente se reemplaza cada dgito decimal con
el cdigo BCD de 4 bits correspondiente.
Conversin de un nmero expresado en cdigo BCD a Decimal

Iniciar con el bit del extremo derecho y dividir el nmero expresado en BCD en grupos de 4 bits.
Escribir el dgito decimal representado por cada grupo de 4 bits.
Si al dividir el nmero en grupos de 4 bits, el ltimo grupo no contiene 4 bits se debe completar dicho grupo
agregando 0s a la izquierda.
Por ejemplo
Suma de nmeros expresados en BCD

1. Realizar la suma binaria de cada columna normalmente.
2. Si la suma de los 4 bits es menor o igual a 9, el resultado obtenido es un nmero BCD vlido.
3. Si la suma de los 4 bits en alguna columna es mayor a 9 o si se genera un arrastre (carry) fuera
del grupo de los 4 bits, el resultado es invlido.
En ese caso aadir 6 (0110) a la suma de 4 bits para evitar los 6 estados invlidos y regresar el
cdigo a 8421.
Si resulta un arrastre (carry) cuando se suma el 6, simplemente aada el carry al siguiente
grupo de 4 bits.
12
Ejemplos donde la suma de los 4 bits es menor o igual a 9:
Observe que en cada caso la suma de cualquier columna de 4 bits no excede de 9, por lo que los resultados
son nmeros BCD vlidos.
Ejemplos del procedimiento a seguir en el caso de sumas invlidas:
Decimal codificado binario (BCD) es una denominacin general que puede aplicarse a cualquiera de
diferentes cdigos. Si bien el cdigo binario BCD 8421 es un cdigo muy utilizado, existen otros cdigos
por ejemplo:
Cdigo Octal
Decimal
0
1
2
3
4
5
6
7
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
El Cdigo Octal es un cdigo de 3 bits, se utiliza para representar los

nmeros del 0 al 7.
En la tabla de la derecha se resume este sistema de codificacin.
El bit de la izquierda (C) se denomina MSB o Bit Ms Significativo.
El bit de la derecha (A) se denomina LSB o Bit Menos Significativo.
13
Cdigo Hexadecimal
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
El Cdigo Hexadecimal es un cdigo de 4 bits, se utiliza

para representar los nmeros del 0 al 15.
En la tabla de la derecha se resume este sistema de
codificacin.
El bit de la izquierda (D) se denomina MSB o Bit Ms
Significativo.
El bit de la derecha (A) se denomina LSB o Bit Menos
Significativo.
Cdigo ASCII
El Cdigo ASCII es un cdigo Alfa
umrico de 7 bits que se utiliza en
sistemas digitales avanzados como
computadoras. Es utilizado por ejemplo
para realizar interfaces en teclados de
computadoras, impresoras, etc.
Con el se puede representar hasta 128
caracteres de informacin diferentes,
incluyendo letras en mayscula y
minscula,
nmeros,
signos
de
puntuacin, instrucciones y caracteres
especiales como #, $, *, [, {, }, , etc.
Los primeros tres bits son los Ms
Significativos (MSB) y los cuatro
ltimos son los Menos Significativos
(LSB).
Por ejemplo el cdigo ASCII para la
letra K (mayscula) es 1001011.
El de la letra k (minscula) es
1101011.
El del nmero 9 es 0111001.
El del nmero 5 es 0110101.
El del signo = es 0111101.
El del signo % es 0100101.
14
COMPUERTAS LGICAS
Las computadoras digitales utilizan el sistema de nmeros binarios, que tiene dos dgitos 0 y 1.
Un dgito binario se denomina un bit.
La informacin es manejada en las computadoras digitales en grupos de bits. Utilizando
diversas tcnicas de codificacin los grupos de bits pueden representar no solamente nmeros
binarios sino tambin otros smbolos discretos cualesquiera, tales como dgitos decimales o
letras de alfabeto.
Utilizando arreglos binarios y diversas tcnicas de codificacin, los dgitos binarios o grupos de
bits pueden utilizarse para desarrollar conjuntos completos de instrucciones para realizar
diversos tipos de clculos.
La informacin binaria se representa en un sistema digital por cantidades fsicas denominadas
seales.
Las seales elctricas utilizadas en un sistema digital son tensiones que pueden tomar
cualquiera de dos valores reconocibles y que representan una variable binaria igual a 1 o 0.
Las seales elctricas utilizadas en un sistema

digital son tensiones que pueden tomar cualquiera
de dos valores reconocibles y que representan una
variable binaria igual a 1 o 0.
La figura muestra un ejemplo de una seal
binaria
Como se muestra en la figura, cada valor binario tiene una desviacin aceptable del valor nominal. La regin
intermedia entre las dos regiones permitidas (zona agrisada) se cruza solamente durante la transicin de
estado (0 a 1 o 1 a 0). Los terminales de entrada de un circuito digital aceptan seales binarias dentro de las
tolerancias permitidas y los circuitos responden en los terminales de salida con seales binarias que caen
dentro de dichas tolerancias.
La lgica binaria tiene que ver con variables binarias y con operaciones que toman un sentido
lgico. La manipulacin de informacin binaria se hace por circuitos lgicos que se denominan
Compuertas.
Las compuertas son circuitos integrados que generan seales en binario 1 0 cuando se
satisfacen los requisitos de entrada lgica.
Las diversas compuertas lgicas se encuentran comnmente en sistemas de computadoras
digitales. Cada compuerta tiene un smbolo grfico diferente y su operacin puede describirse
por medio de una funcin algebraica. Las relaciones entrada - salida de las variables binarias
para cada compuerta pueden representarse en una tabla de verdad.
Circuitos Lgicos Bsicos utilizados en Electrnica Digital denominados comnmente
Compuertas Lgicas o Logic Gates
Todos los Sistemas Digitales se construyen utilizando tres Compuertas Lgicas Bsicas que son:
Compuerta A D
Compuerta OR
Compuerta OT
15
Las Compuertas Lgicas operan con Nmeros Binarios, por lo tanto sus entradas o salidas solo pueden tomar
dos estados 1 o 0.
Se establece
Presencia de tensin
Ausencia de tensin
En trminos de tensin
H ( high)
L (low)
En nomenclatura digital
1
0
Compuerta Lgica A D de dos Entradas
En el circuito de la Figura 4 se muestra el estado que toma la Salida S de la Compuerta AND, en funcin de
los distintos estados que pueden adoptar sus Entradas A y B.
El estado que toma la Salida S de la Compuerta Lgica AND, en funcin de los

distintos estados que pueden adoptar sus Entradas A y B se representa en la
denominada Tabla de Verdad aqu mostrada.
16
Existen Compuertas AND que tienen ms de dos entradas, por ejemplo 4, 8, etc. Todas tienen una
caracterstica fundamental, que es la siguiente:
La caracterstica fundamental del Circuito Lgico A D consiste en presentar una Salida Lgica igual
a 1 cuando y solo cuando todas sus Entradas se encuentren a ivel Lgico 1.
Compuerta Lgica OR de dos Entradas
En el circuito de la Figura 5 se muestra el estado que toma la Salida S de la Compuerta Lgica OR, en
funcin de los distintos estados que pueden adoptar sus Entradas A y B.
El estado que toma la Salida S de la Compuerta Lgica OR, en funcin de los

Existen Compuertas OR que tienen ms de dos entradas, por ejemplo 4, 8, etc. Todas tienen una
La caracterstica fundamental del Circuito Lgico OR consiste en presentar una Salida Lgica igual a
0 cuando y solo cuando todas sus Entradas se encuentren a ivel Lgico 0.
17
Compuerta Lgica OT
En el circuito de la Figura 6 se muestra el estado que toma la Salida S de la Compuerta Lgica NOT, en
funcin de la de los dos nicos estados que puede adoptar su nica Entrada A.
El estado que toma la Salida S de la Compuerta Lgica NOT, en funcin de los dos
nicos estados que pueden adoptar su nica Entrada A se representa en la
La caracterstica fundamental del Circuito Lgico OT consiste en presentar una Salida Lgica con
un nivel lgico siempre opuesto al nivel en el que se encuentra su Entrada. Tambin se dice que iega
o Invierte el nivel lgico de su Entrada.
Todos los que alguna vez hemos diseado un circuito digital sabemos lo importante que es contar con
una herramienta virtual que nos permita realizar una simulacin de funcionamiento del circuito
diseado antes de llevarlo a la prctica. Estos software suelen ser bastante caros y muchas veces el
estudiante o tcnico no tiene acceso a ellos.
Existe el Constructor Virtual de Circuitos Digitales que es completamente gratis y que no tiene
nada que envidiarle a muchas de las herramientas de pago.
Este programa ha sido desarrollado por Arturo Javier Miguel De Priego Paz Soldan, Ingeniero
Electrnico de la Pontificia Universidad Catlica de Per.
El programa puede descargarse desde la Pgina WEB: www.geocities.com/tourdigital
Correo electrnico: amiguel@pucp.edu.pe
He utilizado este programa para mostrar prcticamente el funcionamiento de las compuertas AND, OR y
NOT vistas en las Figuras 4, 5, y 6 pero ahora con Circuitos Integrados Reales.
18
Circuitos Integrados utilizados:

74LS08: Cudruple compuerta AND de dos entradas
74LS32: Cudruple compuerta OR de dos entradas
74LS04: Sxtuple compuerta NOT
*En cada caso los LED A y B muestran el estado de las entradas y el LED S muestra el estado de la salida.
*LED apagado indica la no presencia de tensin o sea un 0 Lgico.
*LED encendido indica la presencia de tensin o sea un 1 Lgico.
*Para el ejemplo, de cada circuito integrado se utiliza solo una compuerta, la 1.
19
Hasta este punto se analiz los operadores lgicos bsicos. A partir de ellos por combinaciones o
agrupaciones apropiadas, se pueden obtener todos los dems circuitos lgicos por complejos que
puedan ser.
Las combinaciones ms simples de estos tres circuitos bsicos dan como resultado otras cuatro compuertas
lgicas ms, de amplia aplicacin prctica.
Compuerta Lgica A D
Compuerta Lgica OR
Compuerta Lgica OR Exclusivo
Compuerta Lgica OR Exclusivo
20
Compuerta Lgica A D
Una Compuerta Lgica NAND consiste en una Compuerta Lgica AND seguida por una Compuerta Lgica
NOT.
Observe que la salida de la compuerta AND, S, luego es invertida por la

compuerta NOT, siendo la salida final S.
Smbolo de una Compuerta Lgica A D de dos Entradas
El pequeo crculo de la Salida S indica que la seal de salida es invertida o negada.

En el circuito de la Figura 7 se muestra el estado que toma la Salida S de la Compuerta NAND, en funcin de
los distintos estados que pueden adoptar sus Entradas A y B.
El estado que toma la Salida S de la Compuerta Lgica NAND, en funcin de los

21
Existen Compuertas AND que tienen ms de dos entradas, por ejemplo 4, 8, etc. Todas tienen una
La caracterstica fundamental del Circuito Lgico A D consiste en presentar una Salida Lgica
igual a 0 cuando y solo cuando todas sus Entradas se encuentren a ivel Lgico 1.
Comparando los resultados arrojados por las Tablas de

Verdad de las compuertas lgicas AND y NAND se llega a la
conclusin que los estados lgicos de estas compuertas son
complementarios.
Compuerta Lgica OR
Una Compuerta Lgica NOR consiste en una Compuerta Lgica OR seguida por una Compuerta Lgica
NOT.
Observe que la salida de la compuerta OR, S, luego es invertida por la

compuerta NOT, siendo la salida final S.
Smbolo de una Compuerta Lgica OR de dos Entradas
El pequeo crculo de la Salida S indica que la seal de salida es invertida
o negada.
En el circuito de la Figura
8 se muestra el estado que
toma la Salida S de la
Compuerta NOR, en
funcin de los distintos
estados
que
pueden
adoptar sus Entradas A y
B.
22
El estado que toma la Salida S de la Compuerta Lgica NOR, en funcin de los

Existen Compuertas NOR que tienen ms de dos entradas, por ejemplo 4, 8, etc. Todas tienen una
La caracterstica fundamental del Circuito Lgico OR consiste en presentar una Salida Lgica igual
a 1 cuando y solo cuando todas sus Entradas se encuentren a ivel Lgico 0.
Comparando los resultados arrojados por las Tablas de

Verdad de las compuertas lgicas OR y NOR se llega a la
conclusin que los estados lgicos de estas compuertas son
complementarios.
Nuevamente he utilizado el programa Constructor Virtual de Circuitos Digitales para mostrar

prcticamente el funcionamiento de las compuertas NAND y NOR vistas en las Figuras 7 y 8, pero ahora con
Circuitos Integrados Reales.
74LS00: Cudruple compuerta NAND de dos entradas
74LS02: Cudruple compuerta NOR de dos entradas
*Para el ejemplo, de cada circuito integrado se utiliza solo una compuerta, la 1.
23
24
Circuito Lgico OR EXCLUSIVO

Anteriormente se planteo el funcionamiento de la Compuerta Lgica OR, su lgica de operacin puede
plantearse considerando la siguiente afirmacin:
Maana ir al supermercado o al cine.
con esta afirmacin nada me impide
Ir nicamente al supermercado, o
Ir nicamente al cine, o
Ir a los dos sitios
Yo no dije que solamente ira a uno de estos dos sitios
Tenemos aqu planteado el denominado OR I CLUSIVO
Si se modifica ligeramente la afirmacin planteada anteriormente digo:
Maana ir solamente al supermercado o solamente al cine
Indudablemente se elimina la hiptesis de que ocurran los dos hechos
Tenemos aqu planteado el denominado OR EXCLUSIVO
Este nuevo operador lgico se obtiene combinando tres compuertas lgicas ya conocidas, que son:
Una compuerta OR
Una compuerta A D
Una compuerta A D
25
En el circuito de la Figura 9 se muestra el estado que toma la Salida S del Circuito Lgico OR Exclusivo, en
funcin de los distintos estados que pueden adoptar sus Entradas A y B.
El estado que toma la Salida S del Circuito Lgico OR EXCLUSIVO, en

funcin de los distintos estados que pueden adoptar sus Entradas A y B se
representa en la denominada Tabla de Verdad aqu mostrada.
La caracterstica fundamental del Circuito Lgico OR EXCLUSIVO consiste en presentar una salida
lgica igual a 0, cuando y siempre cuando, todas sus entradas se encuentren al mismo nivel lgico, o
sea que ambas estn en nivel 0 o en nivel 1.
prcticamente el funcionamiento del Circuito Lgico OR EXCLUSIVO visto en la Figuras 9, pero ahora
con un Circuito Integrado Real.
Circuito Integrado utilizado:
74LS86: Cudruple compuerta XOR de dos entradas
*Para el ejemplo, del circuito integrado se utiliza solo una compuerta, la 1.
26
27
Asi como a las salidas de los circuitos lgicos AND y OR fueron asociados circuitos lgicos de negacin
NOT para formar sus respectivos circuitos lgicos complementarios NAND y NOR, tambin en este caso es
posible asociar un circuito de negacin a la salida del circuito lgico OR EXCLUSIVO, dando origen asi al
denominado Circuito Lgico NOR EXCLUSIVO.
A continuacin se muestran algunos ejemplos de cmo combinar una misma compuerta para
lograr implementar una compuerta diferente.
La funcin lgica NOT puede implementarse con una compuerta NAND o una NOR conectando las
entradas A y B entre s en cada una de ellas. Figura 10
28
La funcin lgica AND puede implementarse con dos compuertas NAND. Figura 11
La funcin lgica OR puede implementarse con dos compuertas NOR. Figura 12

prcticamente el funcionamiento de las compuertas NAND y NOR vistas en las Figuras 11 y 12, pero ahora
con Circuitos Integrados Reales.
74LS00: Cudruple compuerta A D de dos entradas
74LS02: Cudruple compuerta OR de dos entradas
29
*Para el ejemplo, de cada circuito integrado se utiliza dos compuertas, la 1 y la 2.
30
Veamos ahora como son las seales de salida de las Funciones Lgicas A D y OR cuando en
sus entradas ya no se aplican niveles lgicos (0 o 1) constantes sino trenes de pulsos compuestos
por 0s y 1s o la combinacin de ambos.
31
Seal de Salida de una Compuerta A D, que recibe en su Entrada A un tren de pulsos, mientras su
Entrada B est a ivel Lgico 1. Figura 13
Si la Entrada B estuviera a ivel Lgico 0 cuando se presenta el tren de pulsos en la Entrada A, la Salida
de la funcin lgica A D sera siempre 0.
Seal de Salida de una Compuerta A D, que recibe en sus Entradas A y B trenes de pulso diferentes.
Figura 14
32
Seal de Salida de una Compuerta OR, que recibe en su Entrada A un tren de pulsos, mientras su
Entrada B est a nivel 0. Figura 15
Si la Entrada B estuviera a ivel Lgico 1 cuando se presenta el tren de pulsos en la Entrada A, la Salida
de la funcin lgica OR sera siempre 1.
Seal de Salida de una Compuerta OR, que recibe en sus Entradas A y B trenes de pulso diferentes.
Figura 16
33
Funciones Lgicas utilizando compuertas lgicas simples

Las funciones lgicas son un conjunto de variables lgicas relacionadas entre s mediante operaciones
lgicas: producto lgico, suma lgica, inversin.
Un mtodo muy utilizado para disear un circuito lgico a partir de compuertas lgicas y que este circuito
nos resuelva una funcin lgica, consiste en plantear dicha funcin en forma cannica.
El trmino cannico de una funcin lgica es aquel en el cual aparecen todas las variables lgicas
consideradas en su forma original o invertida (negada).
Si la operacin lgica es el producto lgico de las variables, al trmino cannico se lo denomina
mintrmino.
Un mintrmino es aquel donde estn presentes todas las variables (directas o negadas) de la funcin en
forma de producto lgico.
Por ejemplo, los mintrminos posibles de la funcin Q = f (A,B) son:
La cantidad de mintrminos que se pueden obtener de una funcin lgica que contenga n variables es 2n.
Una funcin lgica de 2 variables tiene 22 = 4 mintrminos
3 variables tiene 23 = 8 mintrminos
4 variables tiene 24 = 16 mintrminos

Expresiones cannicas en forma de Suma de Productos
Supongamos que deseamos construir un circuito digital que utilizando compuertas lgicas simples nos
resuelva una ecuacin determinada como la siguiente:
En este ejemplo estamos planteando la suma de productos de dos variables, A y B.

Para comenzar un problema de diseo lgico es necesario construir primero una Tabla de Verdad que detalle
la operacin exacta que deseamos realice el circuito digital.
Por ltimo se dibuja el circuito lgico y se comprueba que cumpla la Tabla de Verdad. Figura 17
34
Suma de Productos de tres variables - (Figura 18)

En este ejemplo estamos planteando la suma de productos de tres variables, A, B, C.
Si la operacin lgica es la suma lgica de las variables, al trmino cannico se lo denomina

maxitrmino.
Un maxitrmino es aquel donde estn presentes todas las variables (directas o negadas) de la
funcin en forma de suma lgica.
Por ejemplo, los maxitrminos posibles de la funcin X = f (A,B) son:
35
La cantidad de maxitrminos que se pueden obtener de una funcin lgica que contenga n variables es 2n.
Expresiones cannicas en forma de Producto de Sumas
Supongamos que deseamos construir un circuito digital que utilizando compuertas lgicas simples nos
resuelva una ecuacin determinada como la siguiente:
En este ejemplo estamos planteando el producto de sumas de tres variables, A, B, C.

Para comenzar un problema de diseo lgico es necesario construir primero una Tabla de Verdad que detalle
la operacin exacta que deseamos realice el circuito digital.
36
Producto de sumas con cuatro variables (Figura 20)
Conversin de Cdigos
Una aplicacin de las compuertas lgicas en los sistemas digitales
es la de conversores de cdigos. Los cdigos ms utilizados son los
binario BCD 8421, octal, hexadecimal, ASCII y el decimal.
Como sabemos los dispositivos digitales pueden procesar solamente
los bits 1 y 0. Para el ser humano, comprender grandes cadenas de
bits 1s y 0s es difcil. Por esta razn, se necesitan conversores de
cdigo para traducir el lenguaje de alto nivel del ser humano al
lenguaje de mquina.
Veamos el diagrama de bloque de una calculadora (figura
izquierda).
37
Entre el teclado y la Unidad Central de Proceso (CPU) hay un codificador, este traduce el nmero decimal
pulsado en el teclado a cdigo binario.
La CPU realiza su operacin en binario y genera un resultado en cdigo binario. Este resultado es procesado
por el decodificador que traduce el cdigo binario de la CPU a un cdigo especial que hace que se presente
en el display, en decimal, el resultado obtenido por la CPU.
En resumen, el codificador acta como traductor del lenguaje humano al lenguaje de mquina.
El decodificador hace el proceso inverso, traduce el lenguaje de mquina al lenguaje humano.
Codificador de Decimal a Decimal Codificado Binario (BCD 8421).
Como ejemplo, utilizamos uno de los tantos circuitos integrados codificadores de decimal a binario, el
74147. Este circuito se denomina codificador de prioridad de 10 a 4 lneas.
Este codificador tiene diez entradas en decimal y cuatro salidas codificadas en binario BCD 8421.
El codificador puede tener una sola entrada activa (entrada puesta a 0 lgico) que produce una nica salida.
En las figuras siguientes se muestran como ejemplo algunos estados:
38
Decodificador de Binario (BCD 8421) a Decimal.

Un decodificador prcticamente puede considerarse lo opuesto a un codificador.
Como ejemplo, utilizamos uno de los tantos circuitos integrados decodificadores de binario BCD a
decimal, el 7442.
Este decodificador tiene cuatro entradas que deben ser codificadas en BCD 8421 y diez salidas, una para
cada dgito decimal (del 0 al 9). Los inversores dispuestos en cada salida se deben a que las salidas son
activas a nivel 0 lgico y para activar los indicadores es necesario un 1 lgico.
39
Decodificador BCD a Cdigo de 7 segmentos

Un proceso comn de un circuito digital es convertir el lenguaje de mquina a
nmeros decimales y presentarlos en un display de 7 segmentos. Un
visualizador muy utilizado es el de diodos emisores de luz (LED). Estos
pueden fabricarse con Leds rojos, verdes, azules. Pueden ser de ctodo
comn (los 7 Leds tienen los ctodos unidos) o de nodo comn (los 7 Leds
tienen los nodos unidos).
Tambin existen los visualizadores LCD, son los ms utilizados en
dispositivos alimentados por batera dado su bajo consumo.
Como ejemplo, utilizamos uno de los tantos circuitos integrados decodificadores de binario BCD a
cdigo de 7 segmentos, el 7447.
Este decodificador tiene cuatro entradas que deben ser codificadas en BCD 8421 y siete salidas, una para
cada segmento. Los inversores dispuestos en cada salida se deben a que las salidas son activas a nivel 0
lgico y el display utilizado es de ctodo comn, por lo que para activar cada segmento se necesita un 1
lgico.
40
Volvemos a utilizar el programa Constructor Virtual de Circuitos Digitales para mostrar prcticamente el
funcionamiento del Codificador de Decimal a Decimal Codificado Binario (BCD 8421) en conjunto con el
Decodificador BCD a Cdigo de 7 segmentos.
El circuito planteado se muestra en la Figura 21
41
42
Circuitos aritmticos
Los circuitos aritmticos son comunes en muchos sistemas digitales. Con simples compuertas lgicas
interconectadas entre s, se pueden disear circuitos lgicos combinacionales que permiten realizar distintas
operaciones aritmticas en binario.
Como ejemplo, para disear un sumador completo de dos bits (Figura 22) se pueden utilizar:
2 compuertas AND => del CI 4081 (cudruple compuerta AND de 2 entradas)
2 compuertas XOR => del CI 4070 (cudruple compuerta XOR de 2 entradas)
1 compuerta OR
=> del CI 4071 (cudruple compuerta OR de 2 entradas)
El ejemplo dado tiene una finalidad didctica. Observe que para lograrlo se han utilizado tres circuitos
integrados distintos. Hay circuitos integrados en los que un solo chip contiene un sumador completo con ms
posibilidades.
Por ejemplo el CI 74LS83, que es un sumador paralelo de 4 bits (Figura 23)
43
En la Figura 24 se muestran algunas sumas realizadas con el CI 74LS83
Observe que la suma mayor que es posible obtener corresponde al nmero binario:
1 1 1 1 => decimal 15
Utilizando dos sumadores 74LS83 conectados en cascada es posible lograr sumas cuya cifra mayor es el
binario:
1 1 1 1 1 1 1 1 => decimal 255
Esto es posible porque al utilizar dos sumadores completos de 4 bits se forma un sumador completo de 8 bits.
Con tres sumadores completos conectados entre s, se logra un sumador completo de 12 bits.
Con cuatro sumadores se obtiene un sumador de 16 bits.
Con ocho sumadores se obtiene un sumador de 32 bits.
En la Figura 25 se muestra el sumador completo de 8 bits formado con dos CI 74LS 83.
44
Observe en el circuito de la Figura 25 que la Salida de Acarreo (CO) del primer sumador est conectada a la
Entrada de Arrastre (CI) del segundo sumador.
En la Figura 26 se muestran algunas sumas realizadas con el sumador paralelo de 8 bits:
45
Restador binario de 4 bits

Introduciendo algunos pequeos cambios en el circuito de aplicacin, un sumador paralelo puede utilizarse
para realizar sustracciones binarias.
Recuerde que:
La resta de dos nmeros binarios puede obtenerse sumando al minuendo el complemento a dos del
sustraendo.
El complemento a dos de un nmero binario se obtiene invirtiendo sus dgitos, es decir cambiar los 0
por 1 y los 1 por 0 y al nmero as obtenido sumarle 1.
En el circuito de la Figura 27 se aprecia cmo se logra el complemento a 2 del sustraendo. El complemento a
1 se logra invirtiendo los bits (B1 a B4) por medio de las compuertas lgicas inversoras (IC2a a IC2c). La
suma de 1 bit es producto de llevar la entrada CI del sumador a nivel lgico alto (+ 5V).
46
Sumador/Restador binario de 4 bits

Introduciendo algunos pequeos cambios en el circuito de aplicacin, un sumador paralelo puede utilizarse para
realizar sumas y sustracciones binarias.
En la Figura 28 se muestra el nuevo circuito planteado. Con respecto al circuito de la Figura 27 se han substituido los
inversores lgicos por compuertas lgicas XOR y se ha agregado una entrada independiente que cumple la funcin de
seleccin de modo de operacin a realizar, suma o resta.
En la Figura 29-A el CI tiene el Control de Modo a nivel lgico 0 por lo que acta como sumador de los datos
presentes en sus entradas A y B al estar la entrada CI a nivel lgico 0. Las compuertas XOR son transparentes para los
datos de las entradas B, es decir el dato de salida es igual al de su entrada.
En la Figura 29-B el CI tiene el Control de Modo a nivel lgico 1 por lo que acta como restador de los datos
presentes en sus entradas A y B. Las compuertas XOR funcionan como inversores para los datos de las entradas B, es
decir el dato de salida es la negacin del dato de su entrada produciendo el complemento a 1 del sustraendo. Al estar la
entrada CI a nivel lgico 1 se suma 1 bit completando as el complemento a 2 del sustraendo.
47
Unidad de Aritmtica y Lgica (ALU)

Las unidades de aritmtica y lgica (ALU) constituyen dispositivos tiles y verstiles que implementan
diferentes operaciones lgicas y aritmticas, generalmente en un solo circuito integrado.
Funcionalmente, una unidad del tipo 74181 acepta como datos dos palabras de cuatro bits:
A = A3 A2 A1 A0 y B = B3 B2 B1 B0, produciendo como resultado otra palabra de 4 bits:
F = F3 F2 F1 F0 (Figura 30)
Adems de estas lneas posee un acarreo de entrada Cn y un acarreo de salida Cn+4, activos a nivel bajo.
La operacin que se realiza sobre los datos de entrada A y B est
determinada por las entradas de seleccin S = S3 S2 S1 S0 y la
entrada de modo M.
Cuando M = 0 (Low) las operaciones que se realizan son
aritmticas (suma, resta, etc.), mientras que:
cuando M = 1 (High) las operaciones que se realizan son lgicas
(A D, OR, etc.).
Los acarreos de entrada y de salida solo tienen sentido cuando se
trata de operaciones aritmticas.
La Tabla de Verdad que se muestra a continuacin ilustra las
distintas operaciones que se realizan en trminos del valor de las
entradas S y M.
Tabla de Verdad de la ALU 74181
48
A continuacin se muestran algunos ejemplos de funcionamiento de la ALU 74181 resueltos en el

Laboratorio Virtual Electronics Workbench.
Suma de dos nmeros binarios
Dato A: 1 0 0 0 (decimal 8) + Dato B: 0 1 0 0 (decimal 4)
Resultado: 1 1 0 0 (decimal 12)
Resta de dos nmeros binarios

Dato A: 1 1 1 0 (decimal 14) - Dato B: 1 0 0 1 (decimal 9)
Resultado: 0 1 0 1 (decimal 5)
49
Funcin lgica A D
Dato A: 1 0 1 1 AND Dato B: 1 0 0 1
A AND B = 1 0 0 1
Funcin lgica XOR

Dato A: 1 0 1 1 AND Dato B: 0 0 0 1
A XOR B = 1 0 1 0
50
Este tipo de ALU's tiene un nmero muy limitado de bits en cuanto a la longitud de las palabras sobre las que
opera (4 bits). Es posible conectar, por ejemplo, dos CI 74181 en cascada para realizar operaciones
aritmtico-lgicas con palabras de un nmero de dgitos considerablemente mayores (8 dgitos). Esto se
consigue conectando el acarreo de salida Cn+4 de un CI con el acarreo de entrada Cn del siguiente que es el
que maneja los bits ms significativos y adems puenteando todas las entradas M y S de cada uno de los CI.
Ver circuito en la Figura 31
Tambin es posible realizar prcticas de funcionamiento de la ALU 74181 utilizando el programa

Constructor Virtual de Circuitos.
Operacin Aritmtica Suma (F = A + B)
51
Funcin Lgica A D (F = A.B)
Siguiendo los dos ejemplos mostrados, se sugiere realizar prcticas para entender todas las posibilidades que
brinda el circuito integrado 74181.
Multiplexores
Los multiplexores, tambin llamados selectores de datos son circuitos combinacionales que seleccionan una
de varias lneas de entrada y dirigen el dato presente en esa lnea a una nica lnea de salida.
Un multiplexor opera en forma anloga a un interruptor mecnico de una va y varias posiciones. (Figura 32)
Los multiplexores se utilizan en sistemas de transmisin de datos, generadores de funciones lgicas, etc.
Un multiplexor es un circuito lgico combinacional con un cierto nmero de lneas de entrada (M), un
cierto nmero de lneas de seleccin ( ) y una nica lnea de salida (Y) en la que se presenta la
informacin disponible en una de las entradas, de acuerdo al cdigo presente en sus lneas de seleccin.
(Figura 33)
El multiplexor (MUX) de la Figura 33 es de M = 8 lneas de entrada con = 3 lneas de seleccin.
Por ejemplo si se aplica el cdigo S2=0; S1=1; S0=0 => (010) en las lneas de seleccin, en la salida Y se
tendr la informacin presente en la entrada D2.
52
Si se selecciona el cdigo S2=1, S1=0; S0=1 => (101), en la salida Y se tendr la informacin presente en la
entrada D5. Observe que para seleccionar cada entrada, se debe poner en las entradas de seleccin el nmero
de la entrada deseada pero en nmeros binarios, siendo siempre el bit menos significativo S0.
En la Figura 34 se muestra el multiplexor 74151 en un circuito armado en el Laboratorio Virtual
Electronics Workbench. Las entradas de seleccin son C = S2; B = S1; A = S0, se ha elegido el cdigo
000 por lo que la informacin presente en la entrada D0 aparece en la salida Y.
En la Figura 35 se tiene el mismo circuito pero ahora se ha elegido el cdigo 001, por lo que la informacin
presente en la entrada D1 es la que aparece en la salida Y.
Hay multiplexores integrados de 2, 4, 8, 16, 32 canales y ms.

Con lneas de seleccin es posible direccionar hasta M = 2 canales. Por ejemplo si
por lo que se tiene M = 32 lneas de entrada de informacin posibles.
53
= 5 entonces M = 25
Demultiplexores
Los demultiplexores son circuitos lgicos combinacionales que se utilizan en los sistemas digitales para la
distribucin de datos.
Un demultiplexor realiza la funcin opuesta a la que efecta un multiplexor.
Un demultiplexor opera en forma anloga a un interruptor mecnico de una va y varias posiciones.
(Figura 36)
Los multiplexores se utilizan para la distribucin de datos, circuitos lgicos, decodificadores lgicos, etc.
Un demultiplexor (tambin llamado DEMUX) es un circuito lgico combinacional con una lnea de
entrada de datos (G), un cierto nmero de entradas de seleccin ( ) y un cierto nmero de lneas de
salida (M) que, de acuerdo con un cdigo binario aplicado a las lneas de seleccin, transfiere el dato
presente en la lnea de entrada a una de las lneas de salida. (Figura 37)
El demultiplexor (DEMUX) de la Figura 37 es de M = 8 lneas de salida con = 3 lneas de seleccin.
Por ejemplo si se aplica el cdigo S2=0; S1=1; S1=0 => (011) en las lneas de seleccin, el dato presente en
la entrada G se direcciona a la salida Y3.
Si se selecciona el cdigo S2=1, S1=1; S0=1 => (111), el dato presente en la entrada G se transfiere a la
salida Y7. Observe que para seleccionar cada salida, se debe poner en las entradas de seleccin el nmero de
la salida deseada pero en nmeros binarios, siendo siempre el bit menos significativo S0.
En la Figura 38 se muestra el demultiplexor 74138 en un circuito armado en el Laboratorio Virtual
Electronics Workbench. Las entradas de seleccin son C = S2; B = S1; A = S0, se ha elegido el cdigo
000 por lo que la informacin presente en la entrada G2A se transfiere a la salida Y0.
54
En la Figura 39 se tiene el mismo circuito pero ahora se ha elegido el cdigo 100, por lo que la informacin
presente en la entrada G2A se transfiere a la salida Y4.
Hay demultiplexores integrados de 2, 4, 8, 16, 32 canales de salida y ms.

Con lneas de seleccin es posible direccionar la informacin de la entrada G hasta M = 2 canales de
salida. Por ejemplo si = 5 entonces M = 25 por lo que se tiene M = 32 lneas de salida de informacin
posibles.
Comparadores
Un comparador de n bits es un circuito combinacional que tiene por entradas dos nmeros binarios de n
bits cada uno (A y B), determinando a su salida si uno es menor, mayor o igual que el otro. Para ello
dispone de tres salidas tpicas:
A < B (A menor que B),
A = B (A igual a B)
A > B (A mayor que B)
Existen comparadores de cuatro y cinco bits, si bien mediante varios de stos se pueden construir
comparadores mayores.
Un tpico circuito comparador de cuatro bits es el

circuito integrado 74LS85, que se fabrica con tres
entradas adicionales de control A<B, A=B, A>B
(entradas en cascada), adems de las ocho entradas
correspondientes a los dos nmeros binarios A y B de
cuatro bits cada uno.
A0, A1, A2, A3: dato A de 4 bits

B0, B1, B2, B3: dato B de 4 bits
A<B , A=B, A>B : entradas en cascada (seales de control)
A>B, A=B, A< B: salidas resultado de comparacin
55
En las siguientes figuras vemos las tres posibilidades de comparacin entre dos nmeros binarios de 4 bits.
Es posible montar un circuito comparador de 8 bits, conectando en cascada dos CI 74LS85, tal como se
muestra en la figura siguiente:
A0, A1, A2, A3, A4, A5, A6, A7: dato A de 8 bits
B0, B1, B2, B3, B4, B5, B6, B7: dato B de 8 bits
56
Hasta aqu se ha explicado el funcionamiento de Circuitos Digitales Combinacionales, en adelante

pasaremos a tratar Circuitos Digitales Secuenciales tales como, Flip-Flops, Contadores, Registros,
Memorias, etc.
Si se quiere estudiar el funcionamiento de estos circuitos armndolos fsicamente en protoboards o circuitos
impresos experimentales, hay que tener la precaucin que las llaves y/o pulsadores que se utilicen para
generar los distintos pulsos de entrada no deben conectarse directamente al pin del circuito integrado que se
trate. Esto se debe a que los interruptores mecnicos presentan un problema: son susceptibles al
fenmeno de rebote. Debido a su construccin, los contactos de un interruptor mecnico rebotan
varias veces antes de cerrarse o abrirse en forma definitiva, provocando que su salida oscile,
generando pulsos indeseables, antes de estabilizarse en el nivel lgico 0 o 1.
La presencia de rebotes es particularmente crtica en circuitos sensibles a pulsos y cambios de estado
como flip-flops, contadores, registros, memorias, etc., porque ocasiona el funcionamiento errneo de
los mismos.
Existen varias formas de eliminar el fenmeno de rebote
57
Flip- Flop y distintos Multivibradores

Los circuitos lgicos pueden clasificarse en dos grupos.
1) Los circuitos conformados con compuertas lgicas se denominan Circuitos Lgicos
Combinacionales.
2) Los circuitos conformados con Flip Flops se denominan Circuitos Lgicos Secuenciales.
Estos circuitos lgicos son muy importantes debido a su caracterstica de memoria.
Los flip flop se interconectan de distinta forma para formar circuitos lgicos secuenciales que
almacenen datos , generen tiempos, cuenten y sigan secuencias.
Existen tres circuitos clasificados segn la forma en que retienen o memorizan el estado que adoptan sus
salidas:
Circuitos Biestables o Flip-Flop (FF)
Son aquellos que cambian de estado cada vez que reciben una seal de entrada ya sea nivel bajo (0) o alto
(1), es decir retienen el dato de salida aunque desaparezca el de entrada.
Conclusin: Poseen dos estados estables
Circuitos Monoestables
Tienen un nico nivel de salida estable.
Estos circuitos cambian de estado slo si se mantiene la seal de entrada a nivel alto (1) o bajo (0). Si sta se
quita, luego de un tiempo, determinado por los componentes del circuito la salida regresa a su estado
anterior.
Conclusin: Poseen un slo estado estable y otro metaestable
Circuitos Astables
Son circuitos gobernados por una red de tiempo R-C (Resistencia-Capacitor) y un circuito de realimentacin,
a diferencia de los anteriores se puede decir que:
Conclusin: o poseen un estado estable sino dos metaestables
Circuito Biestable o Flip - Flop
Los circuitos biestables son muy conocidos y empleados como elementos de memoria, ya que son capaces de
almacenar un bit de informacin. En general, son conocidos como Flip-Flop y poseen dos estados estables,
uno a nivel alto (1 lgico) y otro a nivel bajo (0 lgico).
Flip Flop RS (Reset Set) (Latch)
Un Flip Flop bsico se puede construir utilizando dos compuertas NAND conectadas de tal forma que se
realimente una entrada de una con la salida de la otra, quedando libre una entrada de cada compuerta, las que
sern utilizadas para control, denominadas Set y Reset.
Los flip flop tienen dos salidas complementarias denominadas:
La salida Q es normalmente la ms utilizada, la otra
Q=1,
(no Q)=0 y viceversa, cuando Q=0, =1.
es la salida complementaria de Q, es decir cuando
En la Figura 40 tenemos un Flip Flop RS construido con dos compuertas NAND. Observe la
realimentacin de la salida de cada compuerta NAND a una de las entradas de la otra compuerta.
58
En el circuito mostrado en la Figura 40, las entradas SET y RESET del flip flop no pueden estar ambas a
nivel lgico 0. Este estado no es utilizado y es denominado estado prohibido. En esta condicin el flip flop
est en una condicin indeterminada y sus salidas Q y
oscilan entre 0 y 1.
Un nivel bajo (0 lgico) aplicado en la entrada SET del flip-flop (Figura 40-SET), hace que la salida negada
(NAND 2) sea 0 debido a la tabla de verdad de la compuerta NAND. Al realimentar desde esta salida la
entrada de la segunda compuerta (NAND 1) y estando la otra entrada de la misma a nivel lgico 0, la salida
normal Q ser 1 debido a la tabla de verdad de la compuerta NAND.
Ahora bien, esta seal realimenta la primer compuerta, por lo tanto el FF se mantendr en este estado
indefinidamente aunque desaparezca el nivel 0 de la entrada SET y esta vuelva a nivel lgico 1.
El flip-flop cambiar de estado cuando reciba un 0 lgico en su entrada RESET, en ese instante Q pasa a
nivel 0 y
toma nivel alto, 1 lgico. (Figura 40-RESET). El FF se mantendr en este estado
indefinidamente aunque desaparezca el nivel 0 de la entrada RESET y esta vuelva a nivel lgico 1.
Conclusin: El biestable posee dos entradas Set y Reset que trabajan con un mismo nivel de seal, provee
dos salidas, una salida normal Q que refleja la seal de entrada Set y otra
que es el complemento de la
anterior.
Cuando la tabla de verdad indica la condicin de Set = 0, significa
poner la salida Q = 1.
La condicin de Reset = 0 significa (borrar) poner la salida Q = 0.
Debido a que mantiene temporalmente los datos, el flip-flop RS se
denomina tambin Cerrojo RS.
El flip-flop RS es considerado un dispositivo de memoria elemental
ya que puede almacenar un solo bit como dato.
El flip-flop o cerrojo RS es un dispositivo asincrnico ya que no opera en conjuncin con un pulso reloj
(clock) o temporizador. Es el nico biestable asincrnico, los dems requieren de una seal de reloj para su
funcionamiento.
Cuando se activa una entrada, por ejemplo la entrada Set, se activa inmediatamente la salida normal Q.
Cuando se activa una entrada, por ejemplo la entrada Reset, se borra inmediatamente la salida normal Q.
Estas activaciones pueden realizarse en cualquier momento que se disponga dar esa orden, sin tener que estar
estar sincronizadas con otros circuitos, por lo tanto el cerrojo RS opera de forma asincrnica.
59
El cronograma correspondiente a un biestable R-S con compuertas NAND se muestra en la Figura 41.
Como estamos analizando un biestable asincrnico, sus salidas no dependern de una seal de reloj, sino de
cmo se cambien las entradas R y S y del estado anterior de las mismas.
Lo que hacemos es cambiar los valores de las dos entradas R y S y observamos las seales de salida Q y .
Los estados de las entradas R y S se han elegido arbitrariamente para realizar el cronograma, partiendo de
que Q se encuentra a nivel bajo (Q=0).
La condicin R=S=0 origina un modo de funcionamiento no vlido del biestable, lo que es un gran
inconveniente en cualquier latch de tipo RESET-SET.
Circuito integrado 4043
4043 - CUATRO FLIP-FLOPS R-S (Lgica OR)

Este circuito integrado contiene cuatro flip-flops R-S
asincrnicos independientes con salidas tri-state.
En la Figura 42 se muestra el funcionamiento de uno de los
cuatro flip-flop, el 2, resaltado en verde.
En cada uno de los flip-flops, las entradas SET y RESET pueden estar referidas normalmente a nivel bajo (0
lgico). Figura 42-A
60
Si la entrada SET es llevada por un instante a nivel alto (1 lgico), la salida ir y permanecer a nivel alto (1
lgico). Figura 42-B
Si la entrada RESET es llevada por un instante a nivel alto ( 1 lgico) la salida ir y permanecer a nivel
bajo (0 lgico).
Las dos entradas no pueden ser llevadas al mismo tiempo a nivel alto, pues eso representa un estado no
permitido.
Las salidas van al estado de alta impedancia con la entrada E0 (habilitacin o ENABLE) es llevada a nivel
bajo.
Cuando el nivel de la entrada E est a nivel alto, las salidas son conectadas a los flip-flops, transfiriendo sus
estados para los circuitos externos.
Como estos circuitos son asincrnicos, no utilizan clocks (pulsos reloj o de sincronismo), ellos no deben ser
conectados en cascada para formar contadores o shift-registers (registros de desplazamiento).
Flip Flop RS sincrnico
El Flip-Flop RS sincrnico opera en conjunto con el reloj o dispositivo de sincronizacin de los circuitos
que componen el sistema.
En la Figura 43 vemos que se agregan dos compuertas NAND (compuertas 3 y 4) para construir un Flip
Flop RS sincrnico. Las compuertas NAND 1 y 2 siguen conformando el cerrojo o flip flop RS.
Debido al efecto inversor de las compuertas 3 y 4 las entradas SET y RESET ahora son activas a nivel lgico
alto (1 lgico).
La entrada de reloj (CLOCK) habilita al flip-flop (tambin se dice que lo dispara) cuando el pulso de reloj
este en un determinado valor de tensin ALTO (1 lgico, por ejemplo 5V), por esto el flip-flop RS
sincrnico es un flip-flop disparado por nivel. Estando el pulso reloj a nivel ALTO, en cualquier momento, la
informacin de datos presentes en las entradas R y S son transferidas a las salidas del flip-flop.
Un biestable activado por nivel podr cambiar de estado

cuando la seal de reloj est a un determinado nivel de tensin:
"1" (nivel alto) o "0" (nivel bajo).
61
El cronograma correspondiente a un biestable R-S sincronizado por nivel armado con compuertas NAND
se muestra en la Figura 44.
Como estamos analizando un biestable sincrnico, sus salidas dependern de la seal de reloj y de cmo se
cambien las entradas R y S cuando este a nivel ALTO y del estado anterior de las mismas.
Lo que hacemos es cambiar los valores de las dos entradas R y S y observamos las seales de salida Q y .
Los estados de las entradas R y S se han elegido arbitrariamente para realizar el cronograma, partiendo de
que Q se encuentra a nivel bajo (Q=0).
Flip Flop D
El flip-flop RS sincrnico puede transformarse en un flip-flop D (tambin sincrnico) aadiendo un inversor
al circuito, como se muestra en la Figura 44.
En este circuito no existe la posibilidad de que las dos entradas estn a nivel alto (estado prohibido) ya que
posee un inversor entre la una y la otra de tal modo que R = .
El biestable D sncrono es un elemento tpico de almacenamiento gobernado por la seal de reloj. La seal
lgica que haya en la entrada D, no modificar el estado de la salida Q hasta que se active la seal de reloj.
Esto constituye una memoria elemental de 1 bit, ya que el valor presente en la entrada D, queda
almacenado al llegar la seal de reloj.
62
Para cambiar el contenido de esta celda de memoria, no hay ms que colocar el nuevo valor en la entrada D y
activar la seal de reloj, momento en el cual el nuevo valor queda almacenado en el biestable.
Biestables sincrnicos (flip-flops)
Son los que funcionan en sincronismo con una seal de reloj. A estos tambin se les llama circuitos
secuenciales sincronizados, y son el tipo de circuito ms utilizados en la prctica.
Un circuito secuencial sincrnico emplea seales que afectan los elementos de almacenamiento slo a
instantes discretos de tiempo.
La sincronizacin se logra por medio de un dispositivo de sincronizacin, llamado generador de reloj, que
produce un tren peridico de pulsos de reloj, a intervalos fijos.
Esto significa que en los biestables sincrnicos, la tabla de verdad solo se cumple cuando se activa la seal de
reloj. Si la seal de reloj no se activa, no se produce ninguna transicin. Por tanto, aunque en las entradas
haya una combinacin de seales que conduzcan a una transicin de estado, sta no se producir hasta que se
active la seal de reloj, y no volver a producirse una nueva transicin hasta que se active de nuevo la seal
de reloj.
Biestables activados por flanco del pulso reloj
Un biestable activado por flanco ignora el pulso de reloj mientras est en un nivel constante y se dispara
slo durante una transicin de la seal de reloj, de "0" a "1" (flanco de subida) o de "1" a "0" (flanco de
bajada).
Flip Flop D activado por flanco de subida

En el smbolo lgico del flip.flop D- 7474 se muestra las entradas D y
CLK normales denominadas entradas sincrnicas, estas operan en
conjunto con el pulso reloj. Las dos entradas restantes PR y CLR son
entradas asincrnicas y operan al flip-flop como un flip-flop RS.
Estas entradas se activan a nivel Bajo. Cuando PR=0 y CLR=1, Q=1.
Cuando PR=1 y CLR=0, Q=0 (Figura 45 A y B). Observe que estas
entradas cumplen la misma funcin que las entradas SET y RESET de
un flip-flop RS.
Las entradas asincrnicas anulan a las sincrnicas.
63
En la Figura 45-A y B, las X en las entradas D y Clock indican que, cuando el flip-flop est operando en
forma asincrnica no importa a qu nivel se encuentran estas entradas, puesto que como ya se dijo las
entradas asincrnicas anulan a las sincrnicas.
En la Figura 46 se muestra al flip flop D-7474 operando en forma sincrnica.
Para que el flip-flop opere sincronizado por el reloj las entradas PR y CLR deben ser mantenidas a nivel
Alto.
Cuando la entrada de datos D este a nivel Alto (1 lgico) y en la entrada Clock se presente el flanco de
subida del pulso reloj, la salida Q ira a nivel Alto (1 lgico) y se mantendr en ese estado. La salida Q
cambiara de estado solamente si, cuando se presente un pulso reloj (flanco de subida) la entrada D este a
nivel Bajo (0 lgico). En este estado se mantendr hasta que se produzca la situacin inversa.
64
Flip Flop JK
En la figura de la izquierda se muestra el smbolo lgico de un Flip-Flop
JK. El flip-flop JK es considerado un flip-flop universal ya que los flipflop D y T pueden construirse a partir de l.
Las entradas J y K son las entradas de datos, que en este caso sern
transferidas a las salidas con el flanco de bajada del pulso reloj. En el
caso que el flip-flop se disparara por el flanco de subida la entrada de
reloj no tendra dibujado el pequeo crculo.
Observe que la lnea 4 de la Tabla de Verdad muestra una condicin muy til del flip-flop JK que se
denomina estado de conmutacin o toggle. Cuando ambas entradas de datos estn a nivel Alto, la salida
cambia de estado cada vez que se produce un pulso reloj. En esta condicin la salida Q repite los pulsos de
reloj, es decir con cada pulso pasa de nivel Alto a Bajo, al siguiente pulso pasa de Bajo a Alto y asi
sucesivamente mientras se mantenga la condicin J=K=1.
7476 Doble Flip-Flop con Preset y Clear
Como en los flip-flop D, hay biestables J-K sincrnicos con entradas asincrnicas. Las dos entradas
asincrnicas adicionales, llamadas Preset (puesta a "1") y Clear (puesta a "0"), son anlogas a las Set y
Reset de un biestable R-S. Estas entradas
y
(asincrnicas) son prioritarias sobre las entradas
sincrnicas, que se activan por nivel bajo, por lo que deben mantenerse en estado alto para el funcionamiento
sincrnico.
En la Figura 47 se muestra la Tabla de Verdad y el Cronograma del flip-flop 7476. Observe que, tal como lo indica su
smbolo lgico, este flip-flop es activado por el flanco negativo del pulso reloj (clock).
65
Tal como se cito anteriormente, el flip-flop JK es considerado un flip-flop universal ya que los flip-flop D y
T pueden construirse a partir de l.
La Figura 48-A muestra como conectar un flip-flop JK y un inversor para formar un flip-flop D.
En la Figura 48-B se muestra un flip-flop de conmutacin, llamado flip-flop T. El flip-flop JK se conecta
para que opere en el modo conmutacin, para ello se conectan las entradas JK a nivel Alto. Como ya se
explico, las entradas conmutan con cada pulso de reloj.
En la Figura 48-C se representa el smbolo lgico del flip-flop de conmutacin tipo T.
Multivibradores Astables - Relojes
Un Multivibrador Astable es un circuito que genera un tren de pulsos de onda rectangular continuo.
Los mulvibradores astables, cuando se utilizan en sistemas digitales sincrnicos basados en

microprocesadores se los denomina relojes (clock).
Un multivibrador astable simtrico puede construirse con compuertas lgicas.
En la Figura 49 se muestra un circuito bsico armado utilizando tres inversores del CI- 40106, circuito que
contiene 6 inversores.
El circuito se ha hecho funcionar en el Laboratorio Virtual Livewire, tal como se muestra en la Figura 49.
66
Reloj basado en el Temporizador 555

Un circuito integrado muy utilizado como generador de reloj es el
verstil temporizador 555.
Este CI puede conformarse, dentro de sus mltiples aplicaciones,
como multivibrador astable simtrico o como multivibrador
. monoestable.
En la Figura 50 se aprecia el circuito CI-555 funcionando como generador de pulso reloj cuya frecuencia es:
F = 1MHz.
En este caso el circuito est planteado en el Laboratorio Virtual Workbench 5.12
Para tener una forma de onda cuadrada ms exacta

se agrega a la salida del generador un flip-flop JK
conformado como flip-flop T.(Figura 51)
Debido a que el flip-flop acta como divisor por dos
de la frecuencia generada por el temporizador, la
frecuencia de oscilacin de este es llevada al doble,
reemplazando la resistencia R=720ohm por una
resistencia de R=360ohm
67
Caractersticas importantes del reloj de un sistema digital son

frecuencia, perodo del ciclo reloj, estabilidad de frecuencia,
forma de onda con rpidos tiempos de subida y bajada.
Generadores de reloj muy precisos son los basados en cristales
piezoelctricos. En estos circuitos la frecuencia es fijada por la
frecuencia de resonancia natural del cristal utilizado. Figura 52
Circuitos Monoestables
El monoestable es un circuito multivibrador que realiza una funcin secuencial consistente en que al recibir
una excitacin exterior, cambia el estado de su salida y se mantiene en l durante un periodo que viene
determinado por una constante de tiempo RC. Transcurrido dicho perodo, la salida del monoestable vuelve
a su estado original. Por tanto, tiene un estado estable (que puede ser 1 o 0) y un estado casi estable.
La duracin del pulso es funcin de RC, aunque la dependencia exacta depende del modelo. Entonces, las
tolerancias de R y C aparecen directamente como errores en la duracin del pulso, as como sus variaciones
con la temperatura. Adems es la parte ms sensible al ruido.
La parte digital les aade distintas prestaciones, produciendo diversos tipos de monoestables:
Reseteable: Una entrada de reset permite interrumpir el pulso en cualquier momento, dejando el
dispositivo preparado para un nuevo disparo.
Redisparable (retriggerable): Permite reiniciar el pulso con un nuevo disparo antes de completar la
temporizacin. Digamos que se tiene un temporizador de 4 ms, pero a los 2 ms de iniciado el pulso se
realiza un nuevo disparo; la duracin que se obtiene es de 2 + 4 = 6 ms.
Los monoestables no redisparables slo permiten el disparo cuando no existe ninguna temporizacin
en curso. Es decir, en el ejemplo anterior ignorara el segundo disparo y se obtendra un pulso de 4 ms
solamente.
El uso de monoestables en circuitos digitales no es muy frecuente, ya que aaden imprecisiones debidas a los
componentes analgicos (R y C), tienen mayor sensibilidad al ruido, aumentan el consumo en niveles altos y
el tamao es demasiado grande. En su lugar se utilizan contadores digitales que generen las temporizaciones
a partir de un reloj de referencia.
En la Figura 53 se muestra un monoestable armado con dos compuertas NOR (4001).
El circuito se ha desarrollado en el Laboratorio Virtual Livewire.
68
La salida (OUT) en su estado estable tiene el nivel lgico 0, cuando se acciona el pulsador SW1 la Entrada
I que est a nivel lgico 0 (debido a R1=10K0hm conectada a masa) va nivel lgico 1 generando as el
pulso de disparo del monoestable. La salida de este cambia a nivel lgico 1, permaneciendo en ese estado
durante un lapso de tiempo (T) fijado por la constante de tiempo R y C.
Monoestable no redisparable basado en el temporizador 555
T (tiempo de estado alto de la salida-OUT) = 1,1.R.C

Estando expresados:
T: segundos
R: en Ohm
C: en Faradios
Los monoestables son tiles para aplicaciones de temporizacin cuando la precisin no es crtica, se utilizan
en circuitos digitales para introducir retardos.
Es condicin imprescindible que la duracin del pulso de disparo (tiempo de estado Alto o Bajo) de un
monoestable sea mucho menor que el tiempo de temporizacin.
Contadores
Un contador es un sistema secuencial con una entrada de impulsos u onda cuadrada, tambin llamada de
reloj, que va a contar el nmero de impulsos que le llegan por esta entrada. Los contadores estn
constituidos por biestables con un circuito combinacional aadido.
69
Los tipos de contadores que existen estn clasificados en funcin del tipo de seal con la que trabajen; as se
pueden encontrar contadores binarios, contadores en BCD, etc.
El tamao del contador depende del nmero de terminales de salida de que dispone.
Estos terminales de salida proporcionan en binario el nmero de impulsos que ha contado.
Por ejemplo:
- Contador de 4 bits:
mero mayor de impulsos que puede contar = 24 = 16 impulsos.
Este contador tiene cuatro terminales de salida.
- Contador de 8 bits:
mero mayor de impulsos que puede contar = 28 =256 impulsos.
Este contador tiene ocho terminales de salida.
Los contadores digitales tienen las siguientes caractersticas importantes:
1.
2.
3.
4.
Un nmero mximo de cuentas (mdulo del contador).

Pueden contar en forma ascendente o descendente.
Pueden operar en forma sincrnica o asincrnica.
Pueden ser autnomos o de auto detencin.
*Los contadores digitales cuentan solo en binario o en cdigos binarios.

*Un contador que pueda contar desde el binario 0000 al 1111 se denomina contador de mdulo 16.
*El mdulo de un contador es el nmero de cuentas que puede contar.
Contador binario asincrnico o de de rizado de 4 bits (mdulo 16)
Contador ascendente
En la Figura 55 se muestra un contador de rizado de mdulo 16 compuesto por 4 flip-flop JK.

Observe que las entradas JK de los flip-flop estn a nivel lgico 1. Esto significa que todos estn en modo
conmutacin, por lo que cada pulso de reloj har que el flip-flop cambie el estado de su salida.
El pulso reloj est conectado solamente a la entrada de CLK del FF1, la salida Q de este est conectada a la
entrada de CLK del FF2 y asi sucesivamente.
El contador cuenta segn la secuencia mostrada en la tabla de la Figura 55.
70
Para analizar el funcionamiento del contador del ejemplo, se muestra en la Figura 56 el Diagrama de
Tiempo del mismo.
Inicialmente el contador binario est a 0000.
Cada pulso de reloj incrementa en 1 la cuenta binaria (ver tabla de la Figura 55).
Los flip-flop del ejemplo conmutan con el flanco posterior del pulso reloj (transicin H a L del pulso).
1) Observar en el Diagrama de Tiempo el pulso reloj N 1. La transicin de H a L de este (flanco
posterior), hace cambiar el estado de la salida Q del FF1, que conmuta de Bajo a Alto (0 a 1). La
cuenta binaria por lo tanto es ahora 0001.
2) El flanco posterior del pulso reloj N 2 dispara nuevamente al FF1, este conmuta su salida Q de 1 a 0.
Pero esta salida est conectada a la entrada de reloj (CLK) del FF2, por lo que este conmuta su salida
de 0 a 1. Despus del pulso reloj N 2, la cuenta binaria se ha incrementado en 1, siendo ahora 0010.
Despus del pulso reloj N 3, la cuenta binaria se ha incrementado en 1, siendo ahora 0011.
Esta transicin de H a L de la salida Q del FF1 hace que conmute el FF2. La salida Q del FF2
cambia de 1 a 0. Esta transicin de H a L hace que conmute el FF3. La salida Q del FF3 cambia de
nivel L a H. Despus del pulso reloj N 4, la cuenta binaria se ha incrementado en 1, siendo ahora
0100.
El resto del proceso se puede seguir analizando observando el Diagrama de Tiempo.

71
Prestar especial atencin al pulso 16, cuando se produce su flanco posterior todos los flip.flop
conmutan del nivel Alto a Bajo. La cuenta binaria es ese momento 0000. El contador no se detiene al
llegar al mximo de su cuenta (1111), sino que la reinicia cclicamente.
En la Figura 57 se ha utilizado para mostrar este proceso (en forma abreviada) el circuito integrado 7493, que
es un contador binario ascendente de 4 bits (mdulo 16). Observe que al producirse el pulso reloj N 16 el
contador vuelve a reiniciar su cuenta desde el binario 0000. (Funcionamiento del circuito simulado en
Laboratorio Virtual Workbench 5.12)
En el Diagrama de Tiempo (Figura 56), se observa que el ciclo del contador, para llegar a su cuenta mxima,
requiere 16 pulsos de reloj. Pero durante ese ciclo, en la salida Q del FF1 solamente aparecen 8 pulsos. Este
flip-flop evidentemente se comporta como un Divisor de Frecuencia x 2 (16 2 = 8).
El FF2 se comporta como un Divisor de Frecuencia x 4 (16 4 = 4).
La divisin de frecuencia es una funcin muy importante para los contadores, por ejemplo en dispositivos
como los relojes digitales.
La caracterstica de memoria es tambin muy importante, ya que el contador debe recordar cuantos pulsos de
reloj han llegado a su entrada CLK.
El contador de rizado es el contador ms sencillo.
72
Contador binario asincrnico ascendente de 3 bits (mdulo 8)

En la Figura 58 se muestra el circuito integrado 7493 funcionando como contador binario de rizado de 3 bits
y su Tabla de Secuencias de Conteo cclicas.
En la Figura 59 se muestra la pantalla del osciloscopio XSC1 conectado al circuito. En ella se puede observar
la accin divisora de cada salida con respecto al pulso reloj.
La simulacin de funcionamiento est hecha en el Laboratorio Virtual Electronic Workbench Multisim
11.0.1.
Este contador cuenta en binario desde 000 al 111, (decimal de 0 a 7) y vuelve a reiniciar el conteo.
73
Contador de rizado ascendente mdulo 12 (Figura 60)

Para lograr un contador binario mdulo 12, cuenta de 0000 a 1011, (decimal de 0 a 11) se puede utilizar el
mismo circuito integrado empleado en los contadores mdulo 16 y mdulo 8 (CI 7493). Observe que en
estos dos contadores (Figuras 57 y 58) los pines 2 (R01) y 3 (R02) del circuito integrado estn conectados a
masa de la fuente de alimentacin (0 lgico). En el caso del contador mdulo 12 estos pines se conectan,
R01 al pin 8 (QC) y R02 al pin 11 (QD). El contador inicia su conteo en el binario 0000 (decimal 0),
contar sucesivamente hasta llegar al binario 1011 (decimal 11). En el siguiente pulso reloj que reciba (el
N 12), intentar poner a nivel lgico 1 las salidas QC y QD pero, como ya se dijo, estas salidas estn
conectadas a las entradas de reset R01 y R02. Al recibir estas dos entradas un nivel lgico 1 el circuito se
reinicia (resetea) y sus salidas pasan a nivel lgico 0. Con los pulsos de reloj siguientes el contador repite la
cuenta.
Contador binario asincrnico descendente de 4 bits
En la Figura 61 se muestra un contador de rizado descendente de mdulo 16 compuesto por 4 flip-flop JK.
Observe que las entradas JK de los flip-flop estn a nivel lgico 1. Esto significa que todos estn en modo
conmutacin, por lo que cada pulso de reloj har que el flip-flop cambie el estado de su salida.
74
El pulso reloj est conectado solamente a la entrada de CLK del FF1, la salida de este est conectada a la
entrada de CLK del FF2 y asi sucesivamente.
El contador cuenta en forma descendente segn la secuencia mostrada en la tabla de la Figura 61. Desde el
binario 1111 (decimal 15) al binario 0000 (decimal 0).
En el pulso 16, cuando se produce su flanco posterior todos los flip.flop conmutan del nivel Bajo a
Alto. La cuenta binaria es ese momento 1111. El contador no se detiene al llegar al mnimo de su
cuenta (0000), sino que la reinicia cclicamente.
En la Figura 62 se ilustra el
diagrama de temporizacin del
contador descendente de 4 bits
Contadores binarios sincrnicos

La principal desventaja que presentan los contadores asincrnicos es su velocidad. Cualquier cambio en la
entrada de reloj debe propagarse a travs de toda la cadena de flip-flops antes que las salidas tomen su estado
final, esto significa tiempo de retardo.
Adems hay retardos de propagacin entre etapas que pueden causar estados de salida invlidos.
Estos problemas se eliminan utilizando contadores sincrnicos.
*En un contador asincrnico la salida de una etapa maneja la entrada de reloj de la etapa siguiente.
*En un contador sincrnico todas las etapas del contador son manejadas por el pulso reloj, de modo
que todas las salidas cambian de estado al mismo tiempo, evitando as los efectos de propagacin.
En la Figura 63 se muestra el circuito de un contador sincrnico binario de 4 bits construido con flip-flop JK.
75
Observe que todas las entradas de reloj estn todas conectadas entre s y todas ellas conectadas a la entrada
del pulso reloj. Tambin considere la presencia de dos compuertas AND, A D1 y A D2.
La compuerta A D1 asegura que el flip-flop FF3 cambie de estado slo cuando las salidas QA y QB estn
ambas a nivel lgico Alto (1).
La compuerta A D2 asegura que el flip-flop FF4 cambie de estado slo cuando las salidas QA, QB y QC
estn a nivel lgico Alto (1).
Cuando se produce un pulso de reloj (CLK) todos los flip-flop que deben cambiar de estado lo hacen
simultneamente.
Recordemos que en un flip-flop JK, la salida no cambia de estado cuando las entradas JK estn a nivel
lgico Bajo y si cambia de estado cuando dichas entradas estn a nivel lgico Alto.
Inicialmente asumimos que el estado de las salidas de los cuatro flip-flop son: QD QC QB QA = 0000.
En esta condicin las entradas JK de los flip-flop FF2, FF3 y FF4 estn a nivel Bajo (0), la aplicacin de un
pulso de reloj en sus entradas de CLK no producir ningn cambio en sus salidas. Pero las entradas JK del
flip-flop FF1 estn a nivel Alto en forma permanente (estn conectadas a Vcc), el primer pulso de reloj har
que la salida QA cambie el estado de 0 a 1. La cuenta binaria registrada por el contador es ahora:
0001 (1 en decimal)
Al estar QA a nivel Alto, las entradas JK del FF2 tambin estn a este nivel. El siguiente pulso de reloj
producir el cambio de la salida QB del FF2 de 0 a 1 y la salida QA del FF1 retornar a 0. La cuenta binaria
registrada por el contador ser ahora:
0010 (2 en decimal)
Al estar la salida QA a nivel Bajo, el nico flip-flop que puede cambiar de estado con el siguiente pulso reloj
es el FF1 (tiene sus entradas JK a 1 permanente). Esto produce que la cuenta binaria de salida tome el estado:
0011 (3 en decimal)
Las salidas QA y QB estn ahora a nivel 1 por lo que las entradas de la compuerta A D1 estn a ese nivel,
su salida por lo tanto es un 1, este nivel Alto pone en Alto las entradas JK del FF3. Esto posibilita que el
siguiente pulso reloj haga cambiar la salida de de este flip-flop (QC) de 0 a 1. Esto produce que la cuenta
binaria de salida tome el estado:
0100 (decimal 4)
La secuencia sigue un comportamiento similar:
0101 (decimal 5); 0110 (decimal 6)
Cuando la cuenta llegue al estado:
0111 (decimal 7)
las compuertas A D1 y A D2 habilitan a cambiar de estado, cuando llegue el siguiente pulso reloj, al flipflop FF4 al poner a 1 lgico sus entradas JK. La nueva cuenta ser entonces:
1000 (decimal 8)
La secuencia sigue un comportamiento similar:
1001 (decimal9); 1010 (decimal 10); 1011 (decimal 11); 1100 (decimal 12); 1101 (decimal 13); 1110
(decimal 14).
Cuando la cuenta llegue al estado:
1111 (decimal 15)
todos los flip-flop quedan habilitados para cambiar de estado con el siguiente pulso reloj, instante en que la
cuenta tomar el estado: 0000 (decimal 0) y el contador reiniciar un nuevo ciclo de conteo.
76
La caracterstica ms importante de un contador sincrnico de este tipo es su velocidad. Todos los flip-flop
cambian de estado al mismo tiempo en sincronismo con la seal de reloj. El tiempo de retardo total para
cambiar de estado es el tiempo de propagacin de un solo flip-flop y no la suma de tiempos de propagacin
de todas las etapas, como sucede en los contadores asincrnicos. Esta condicin permite que los contadores
sincrnicos puedan operar con frecuencias de reloj mucho ms altas que las empleadas en contadores
asincrnicos.
El contador binario sincrnico de la Figura 63 que se ha analizado es un contador ascendente, cuenta de 0000
a 1111 y reinicia el ciclo.
Un contador descendente que cuente de 1111 a 0000 se implementa con el mismo circuito pero, controlando
las entradas JK de cada flip-flop con la salida
, en lugar de controlarlas con la salida Q. (Figura 64)
Los contadores sincrnicos en su mayora, pueden operar a frecuencias superiores a los 20MHz.
Contadores prefijables
La accin de prefijar un contador es simplemente cargar un nmero binario en el mismo, antes de aplicar la
seal de reloj. Prefijado un nmero, el contador comenzar a contar desde este nmero con el primer pulso de
reloj que reciba. Por lo tanto, un contador prefijable es aquel que puede programarse para comenzar a contar
a partir de un estado especfico de su secuencia de conteo.
Para lograr este efecto, el contador debe poseer de entradas de prefijacin de datos a partir de los cuales
debe iniciarse el conteo y de una entrada de carga (load) que habilite la transferencia de la informacin de
entrada a las salidas.
La prefijacin de datos puede realizarse en forma sincrnica o asincrnica. Esto solo depende del circuito
integrado utilizado.
En forma sincrnica, el dato seleccionado se carga en el contador con el flanco de subida o bajada del pulso
reloj. Esto tambin solo depende del circuito integrado utilizado.
En forma asincrnica, el dato seleccionado se carga en el contador sin la intervencin del pulso reloj.
La mayora de los circuitos integrados que contienen contadores prefijables son sincrnicos y existe una gran
variedad de ellos.
En la Figura 65 se muestra el circuito integrado 74191 que es un contador binario sincrnico de 4 bits
(mod16), que puede contar en forma ascendente o descendente (de 0000 a 1111 o a la inversa) y adems lo
puede hacer desde un nmero prefijado en sus Entradas de Datos DCBA.
77
Para que el contador cuente naturalmente,

en forma ascendente o descendente, su
entrada de carga (
-pin 11) debe estar a
nivel Alto (1 lgico). En esta condicin no
importa a qu nivel lgico se encuentren
las entradas de prefijacin DCBA.
Para que cuente en forma ascendente cada
pulso reloj que se presente en su entrada
CLK, la entrada de seleccin de modo
(pin 5) debe estar a nivel Bajo (0 lgico).
Para que cuente en forma descendente, la
entrada
(pin 5) debe estar a nivel Alto
(1 lgico).
La secuencia de conteo se muestra en los indicadores de estado QD; QC; QB; QA
Si se aplica un pulso negativo (0 lgico) en la entrada de carga
, el contador comenzar a contar a partir
del nmero binario prefijado en las entradas DCBA. Lo har en forma ascendente o descendente de
acuerdo a qu nivel lgico se encuentre su entrada de seleccin de modo
(pin 5).
En el caso de la Figura 65, por estar las entradas DCBA = 0 y
= 0, lo har en forma ascendente desde
QDQCQBQA = 0000 a 1111.
Si QDQCQBQA = 0000, pero
= 1, lo har en forma descendente desde QDQCQBQA = 1111 a 0000.
Contador prefijable de mdulo variable
El pin 13 (
) es una salida que se mantiene a nivel Alto (1 lgico) durante toda la secuencia de conteo. Al
llegar a su cuenta mxima o mnima, segn el modo en el que este contando el contador, genera un pulso
Bajo (0 lgico). La duracin del pulso es igual a la de un pulso de reloj.
Aprovechando la seal que brinda la salida
(0 lgico), se puede conectar a esta
con la entrada de carga
(Figura 66).
Recuerde que cuando
recibe un 0
lgico carga al contador con los datos
dispuestos en las entradas DCBA.
Como ejemplo se dispone en las entradas
prefijables el nmero binario 0111
(decimal 7).
El conteo ascendente ser ahora 0000 al
0111 y se reiniciar el ciclo.
El descendente ser 0111 al 0000 y se
reiniciar el ciclo.
El contador ha pasado de ser un contador de mdulo 16 a un contador de mdulo 8.
El nmero binario prefijado puede ser cualquiera, del 0000 al 1111 y todos los valores intermedios. El
nmero binario prefijado determina el mdulo del contador.
78
Contadores BCD
Debido a que los sistemas digitales utilizan internamente el sistema binario para representar cantidades pero,
los seres humanos prefieren utilizar el sistema decimal para leer y escribir informacin, es que se han
desarrollado varios cdigos binarios especiales para facilitar la comunicacin hombre-mquina.
Uno de los cdigos ms utilizado es el BCD (Binary Coded Decimal = Decimal Codificado en Binario).
En este cdigo los dgitos decimales del 0 al 9 se representan mediante patrones binarios de 4 bits.
Los contadores BCD se utilizan cuando deben visualizarse o manejarse datos en formato digital.
Los contadores BCD son en realidad contadores binarios de 4 bits modificados para que el conteo
proporcione solamente diez estados, desde el 0000 (decimal 0) al 1001 (decimal 9).
Son contadores mdulo 10.
El cdigo binario BCD no es un sistema numrico como el binario o el decimal. Es un sistema de
representacin que resulta conveniente para convertir informacin binaria en decimal o viceversa.
La tabla de la Figura 67 muestra la equivalencia entre dgitos decimales y bits del

cdigo BCD.
Observe que en el cdigo BCD se utiliza los diez primeros nmeros binarios de 4
bits para representar los nmeros decimales del 0 al 9.
Los cdigos binarios: 1010 (dec.10); 1011 (dec.11); 1100 (dec.12); 1101
(dec.13); 1110 (dec.14) y 1111 (dec.15), no se utilizan y son invlidos en este
sistema.
Para representar en cdigo BCD un nmero mayor de 9, cada dgito decimal se reemplaza por su cdigo de 4
bits correspondiente.
Tomemos como ejemplo el nmero en decimal 368. El equivalente en BCD es:
36810 = 0011 0110 1000BCD

El resultado obtenido (0011 0110 1000BCD), no es el equivalente en binario del nmero decimal 368.
El equivalente en binario de este nmero decimal es:
36810 = 1011100002
Contador ascendente de dcadas
El contador de dcadas (cuenta decenas) es uno de los contadores ms utilizados.
Cuenta en binario del 0000 (decimal 0) al 1001 (decimal 9). Puede describirse tambin como un contador
de rizado mdulo 10 o un divisor por 10.
En la Figura 68 se muestra como ejemplo el circuito integrado 74LS90N operando como contador de dcadas
ascendente en cdigo BCD. El circuito se muestra funcionando en el Laboratorio Virtual Multisim 11.0.1
79
El contador de dcadas 7490 es un circuito integrado que secuencia o "cuenta" a travs de diez nmeros. Los
nmeros van desde cero al nueve, y cada uno est representado por cuatro dgitos de decimales codificados
en binario o BCD. Cada dgito del nmero BCD produce una salida del 7490. Por ejemplo, un decimal "2" es
en BCD 0010 y la salida combinada 7490 es: QD=0, QC=0, QB=1, QA=0.
80
En la Figura 69 se muestra los osciloscopios XSC1 y XSC2 conectados al circuito de la Figura 68.
En XSC1 se observa en pantalla la seal de reloj aplicada a la entrada INA (pin 14) del CI 7490.
En XSC2 se observa en pantalla las salidas del contador QA, QB, QC, QD.
Observe que cada diez pulsos de reloj, en la salida QD se obtiene un nico pulso. Esto muestra que el
contador se comporta como un divisor por 10.
Contador de rizado mdulo 6 - (Figura 70)
El trmino "MOD-6" significa que el circuito integrado 7490 tendr un mdulo de seis y slo secuenciar a
travs de seis nmeros, en lugar de diez. La conexin del 7490 como un contador MOD-6 exige de dos
conexiones especficas a los pines del 7490.
Conexin 1- El pin del 7490 etiquetado como "CKB" o "Input B" (pin 1) se conecta a QA (pin 12). Esta
conexin establece el contador al modo de salida en BCD.
Conexin 2- Los pines del 7490 etiquetados "RO1 (pin 2) y "RO2" (pin 3) se conectan, RO1 a QB (pin
9) y RO2 a QC (pin 8). Esto establece el mdulo a seis.
En BCD, el nmero seis toma la siguiente forma:
QD=0 - QC=1 - QB=1 - QA=0.
El contadorn7490 se restablecer a BCD = 0000, cuando ambos RO1 y RO2 reciban un "1 lgico" desde
QC y QB.
La secuencia de salida de MOD-6 es la siguiente, desde cero a cinco:
0000, 0001, 0010, 0011, 0100, 0101.
Contador de dcadas ascendente-descendente, con prefijado asincrnico de datos de inicio de conteo

Existen distintos contadores de dcadas en cdigo BCD que permiten que el sistema cuente en forma
ascendente, es decir del 0000 al 1001 (decimal 0 al 9), o en forma descendente, o sea del 1001 al 0000
(decimal 9 al 0).
Como ejemplo se ha elegido el circuito integrado 74LS190. Este circuito adems de poder contar en ambas
direcciones, permite prefijar un nmero cualquiera en BCD (del 0000 al 1001) como nmero de inicio de
conteo. El nmero elegido, en cualquier momento de la secuencia de conteo, se puede fijar en las salidas del
contador en forma asincrnica.
En el ejemplo (Figuras 71/72 y 73), se ha agregado el circuito integrado 74LS47 y un display de siete
segmentos para visualizar en decimal la cuenta secuencial del sistema. Recuerde que el circuito 74LS47 es un
decodificador de binario BCD a cdigo de 7 segmentos cuyo funcionamiento se explic en la Pgina 40.
81
Componentes utilizados en el ejemplo:
Cuenta ascendente
En la Figura 71 tenemos el circuito de prueba de funcionamiento del contador en secuencia ascendente

planteado en el Laboratorio Virtual Live Wire.
# Para que el sistema cuente en forma ascendente el pin 5 (direccin de conteo U/D) debe estar a nivel
lgico 0. Observe la posicin del Selector UP/DOW .
# El pin 11, (LOAD - carga de datos), debe estar a nivel lgico 1. Observe que el pulsador Carga de
Datos es un interruptor normal cerrado.
# El pin 4, (Enable habilitacin de reloj) debe estar a nivel lgico 0. Si esta entrada es llevada a nivel
lgico 1 se inhabilita la entrada de pulsos reloj, el contador no cuenta.
# Las salidas QA (L1), QB (L2), QC (L3) y QD (L4) indican el estado de la cuenta en cdigo BCD. QA
indica el bit Menos Significativo. QD indica el bit Ms Significativo.
# El pin 13 (RCO - Ripple CLK) es salida del pulso reloj.
# El pin 12 (Max/Min) se mantiene a nivel lgico Alto (1 lgico) durante toda la secuencia de conteo (sea
ascendente o descendente), al llegar la cuenta a su Mximo o Mnimo, en este pin se produce un pulso de
nivel lgico Bajo (0 lgico).
# El sistema cuenta uno a uno los pulsos reloj recibidos en el pin 14 (CLK). El cambio de estado se produce
con el Flanco Ascendente de dicho pulso.
La secuencia de conteo es:
82
Cuenta descendente
En la Figura 72 tenemos el circuito de prueba de funcionamiento del contador en secuencia descendente.
# Para que el sistema cuente en forma descendente el pin 5 (direccin de conteo U/D) debe estar a nivel
lgico 1. Observe la posicin del Selector UP/DOW .
El resto de los pines se mantienen a los mismos niveles lgicos, tal como se describen para la cuenta
ascendente.
La secuencia de conteo es:
Prefijacin de un nmero en BCD de inicio de cuenta distinto de 0 o 9

El nmero elegido para el inicio de cuenta, sea esta en sentido ascendente o descendente, se selecciona en las
entradas (Datos) D (L8); C (L4); B (L2); A (L1).
83
En el circuito de la Figura 73 se ha elegido como ejemplo el nmero en cdigo BCD:
En cualquier estado de la secuencia de conteo, si se aplica un nivel Bajo (0 lgico) al pin 11 (LOAD carga de datos) el nmero establecido (en este caso el 0100) se cargar en el contador y este recomenzar la
cuenta partir de dicho nmero. La carga de datos en este circuito integrado es asincrnica.
En el circuito mostrado en la Figura 73, la aplicacin de un nivel Bajo en el pin 11 se logra simplemente
presionando el pulsador Carga de Datos.
Si el sistema est contando en forma ascendente lo har:
desde el 0100 (decimal 4) al 1001 (decimal 9) y volver a reiniciar la secuencia normalmente desde el 0000
(decimal 0).
Si est contando en forma descendente lo har:
desde el 0100 (decimal 4) al 0000 (decimal 0) y volver a reiniciar la secuencia normalmente desde el 1001
(decimal 9).
Contador Johnson o en Anillo
El circuito integrado 4017 es un contador/divisor o decorificador con 10
salidas. Estructuralmente est formado por un contador Johnson de 5 etapas
que puede dividir o contar por cualquier valor entre 2 y 9 los pulsos que se
ingresan por una de sus entradas, llamada CLOCK (reloj). En efecto, si se
cuenta con una etapa de reloj que sea capaz de entregar un tren de pulsos
regulares y estos se ingresan por el pin 14 (CLOCK) del CD 4017, se obtiene
en sus salidas un pulso por cada 2, 3, 4, 5, 6, 7, 8, 9 o 10 pulsos que se
apliquen en la entrada.
# Un grupo de 10 pines ofician de salidas del

contador. Estas salidas, indicadas como Output
Q0 a Output Q9 van pasando de estado Bajo a
Alto con cada pulso de CLOCK (Reloj).
Esta secuencia se muestra en el Diagrama de
temporizacin visto a la derecha.
En la Figura 74 se muestra el CD 4017 funcionando en un circuito de prueba armado en el Laboratorio

Virtual Electronics Workbench 5.12.
84
#El pin 14 (CLOCK), es el que recibe los pulsos de
reloj
que
se
desean
contar.
# El pin 13 (DISABLE) permite habilitar o deshabilitar
el 4017. Una de las condiciones para que el circuito
funcione es que este pin est conectado a 0V. Esto
permite conectar varios 4017 a una misma fuente de
pulsos, y mediante el pin DISABLE elegir en cualquier
momento cual es el que se encargara de contar/dividir.
# El pin 15 (RESET) debe conectarse a 0V (nivel
lgico 0) para que el sistema cuente de 0 a 9. Si se
pone el RESET momentneamente a +VDD (nivel
lgico 1), la cuenta se reinicia (OUTPUT Q0 pasa a
estado Alto y todas las dems salidas pasan a estado
bajo).
# El pin 12, indicado con 10 OUTPUT (divide por 10) permanece en estado Alto cuando las salidas Q0 a
Q4 estn en estado Alto, y pasa a estado Bajo cuando las salidas Q5 a Q9 estn en estado Alto. Esto
significa que el pin 12 generara pulsos con una frecuencia que es un dcimo de la de reloj, pudiendo
aplicarse a la entrada de otro 4017 que se encargue de contar las decenas.
Si se necesita que la cuenta sea ms corta, por ejemplo

contar solo hasta cinco en lugar de hasta diez, se utiliza
para ello la funcin RESET.
Para lograr esta cuenta, se conecta el pin correspondiente a
la salida Q5 (pin 1) al pin RESET (pin15), de manera que
luego de contar cuatro pulsos, al introducir el pulso
numero 5, en lugar de encenderse el quinto indicador
(salida Q5 = 1 lgico) se producir el RESET del contador,
comenzando la cuenta de nuevo desde cero.
Esto vale para cualquier cuenta reducida, entre 2 y 9, que se
quiera hacer.
La funcin explicada anteriormente, permite utilizar el circuito integrado 4017 como un Divisor de
Frecuencia Programable (entre 2 y 10).
Siendo F la frecuencia del CLOCK (pulso reloj), la frecuencia f de la seal obtenida en las salidas Q1
(pin 2) a Q8 (pin 9) y el conexionado de la entrada de RESET (pin 15) necesaria en cada caso, son las que
se muestran en la Figura 76.
85
En las Figuras 77 y 78 se presentan como ejemplo dos circuitos armados en Laboratorio Virtual con el CI
4017 funcionando como divisor de frecuencia.
En la Figura 77 el contador est dispuesto como divisor por 2 de la frecuencia del pulso reloj.
Tal como se indica en la Figura 76, la entrada de RESET (pin 15) est conectada a la salida Q2 (pin 4) y
la seal de salida deseada est tomada en la salida Q1 (pin 2).
El canal CH1 del osciloscopio (traza roja) est conectado a la entrada de CLOCK (pin 14). El canal CH2
(traza azul) est conectado a Q1 , salida en la que se obtiene la seal f = F2.
Viendo las dos seales en la pantalla del osciloscopio, se comprueba que cada 2 pulsos de reloj se tiene 1
pulso en la salida Q1, por lo tanto:
f=F2
86
En la Figura 78 el contador est dispuesto como divisor por 6 de la frecuencia del pulso reloj.
Tal como se indica en la Figura 76, la entrada de RESET (pin 15) est conectada a la salida Q6 (pin 5) y
la seal de salida deseada est tomada en la salida Q5 (pin 1).
El canal CH1 del osciloscopio (traza roja) est conectado a la entrada de CLOCK (pin 14). El canal CH2
(traza azul) est conectado a Q5 , salida en la que se obtiene la seal f = F6.
Viendo las dos seales en la pantalla del osciloscopio, se comprueba que cada 6 pulsos de reloj se tiene 1
pulso en la salida Q5, por lo tanto:
f=F6
Conectando dos contadores 4017 en cascada se logra un contador que cuente de 00 a 99. En la Figura 79, se
muestra el circuito de este contador.
Con el primer pulso de reloj el contador indicar el decimal 00. (Figura 79)
Con los siguientes pulsos de reloj, el circuito IC1 (cuenta Unidades) contar normalmente de 0 a 9 (diez
pulsos). Con la llegada del pulso 11 este contador se resetea y vuelve a 0, pero a su vez genera un pulso
en su salida Q5-9 [(pin 12); ( 10 output); (ver Diagrama de Temporizacin)]. Observe en el circuito que
dicha salida est conectada a la entrada de reloj de IC2 (cuenta decenas). Al recibir IC2 dicho pulso avanzar
una unidad (1) en su cuenta por lo tanto el contador indicar el decimal 10. (Figura 80)
87
El contador de unidades IC1 recomienza su cuenta con el pulso 12, por lo que en el display de
indicadores se leer sucesivamente el decimal 11, 12, 13 Al llegar el pulso 21 se resetear
nuevamente el contador de unidades (IC1), generar un nuevo pulso en su salida Q5-9 y se cargar otra
unidad en la cuenta del contador de decenas IC2. En el display de indicadores se leer ahora el decimal 20.
(Figura 81)
La secuencia de conteo continuar de la misma forma tal como se explic anteriormente llegando as los
decimales 30, 40, 50 Al llegar el pulso 100 el contador indicar el decimal 99. (Figura 82)
Con el pulso 101 los dos contadores, el de unidades y el de decenas se resetearn a 0. (Figura 83)
Con el pulso 102 el contador reiniciar el ciclo de conteo.

En la Figura 84 se representan Divisores de Frecuencia que son tpicamente utilizados en electrnica digital.
88
Registros de Almacenamiento
Un registro es un conjunto de flip-flop que se utiliza para almacenar datos en forma temporaria.
Existen bsicamente dos tipos de registros:
Registros de almacenamiento (storage registers)
Registros de desplazamiento (shift registers)
Para configurar un registro generalmente se utilizan flip-flop tipo D. Los registros se emplean en una gran
variedad de aplicaciones, por ejemplo:
Contadores
Almacenamiento de datos
Generadores de secuencias
Microprocesadores
Etc.
Un registro de almacenamiento es un conjunto de flip-flop capaz de almacenar un cdigo o palabra binaria de
una determinada longitud. La longitud de una palabra binaria est determinada por la cantidad de bits que
posee la misma.
En los sistemas digitales normalmente estas longitudes pueden ser de:
4, 8, 16, 32 y 64 bits
Se requiere un flip-flop por cada bit de la palabra. Por ejemplo, para almacenar un byte, o sea una
palabra de 8 bits, se necesitan 8 flip-flop.
Existe una variada gama de circuitos integrados dedicados para el almacenamiento temporario de datos.
A modo de ejemplo se estudia el circuito integrado 7475. (Figura 85)
Este circuito integrado puede utilizarse como dos registros de datos independientes de dos bits cada uno o
como un solo registro de cuatro bits. Para formar un registro de cuatro bits se deben conectar entre s los
pines de habilitacin (Enable) E0-1 (pin 13) y E2-3 (pin 4).
La entrada de habilitacin E0-1 habilita los flip-flop FF0 y FF1 cuando est a nivel Alto (1 lgico), un 0
lgico en esta entrada inhabilita al flip-flop. La entrada E2-3 controla de la misma manera los flip-flop FF2 y
FF3.
La informacin presente en las entradas de datos (D0 a D3) se transfiere a las respectivas salidas (Q0 a Q3)
cuando la entrada de habilitacin (E) est a nivel Alto (1 lgico).
89
Los datos cargados quedarn almacenados mientras esta entrada se mantenga a nivel Bajo (0 lgico), sin
importar que en las entradas de datos estos varen. Los nuevos datos que se desee almacenar solamente sern
cargados cuando en la entrada de habilitacin se presente nuevamente un nivel Alto (1 lgico). En este caso
los datos cargados anteriormente se pierden.
Los datos almacenados en el registro se mantendrn indefinidamente mientras el circuito siga alimentado por
la fuente de C.C. Vcc. Si la alimentacin se corta los datos almacenados se borran.
En la Figura 86 se muestra el circuito utilizado para comprobar el funcionamiento del registro de 4 bits 7475.
La palabra de entrada se fija con los interruptores A, B, C, D. La informacin de salida se visualiza en los
monitores A, B, C, D. A es el bit menos significativo, D es el bit ms significativo.
La seal de habilitacin, activa en nivel Alto, genera un pulso = 1 accionando brevemente el interruptor
Habilitacin, simulando as un pulso reloj.
Cuando se alimenta el circuito colocando el interruptor de encendido en la posicin O , los indicadores

lumnicos DCBA indicarn 0000 (decimal 0). Observe que la palabra de entrada programada es:
Esta palabra se transferir a las salidas [4Q (D), 3Q (C), 2Q (B), 1Q (A)] cuando se presente un 1 lgico en
las entradas de Habilitacin [(1C, 2C, pin 13), (3C, 4C, pin 4)] y quedara almacenada indefinidamente
hasta que se corte la alimentacin o se cargue una nueva palabra. (Figura 86B)
Otro registro de almacenamiento de 4 bits, dentro de la gran variedad que existen, es el circuito integrado
4042.
En la Figura 87 se muestra el circuito de ensayo de este dispositivo, armado en el Laboratorio Virtual
Electronics Workbench 5.12.
Se incluy en el circuito el convertidor de cdigo BCD a cdigo de 7 segmentos CI 7447 para visualizar
en decimal el nmero cargado en el registro.
Los 7 inversores dispuestos entre las salidas del convertidor de cdigo 7447 y el display Led se deben a que
las salidas del 7447 son activas en nivel Alto y el display disponible en el laboratorio es de nodo comn.
90
Cuando se alimenta el circuito colocando el interruptor de encendido en la posicin O , los indicadores

lumnicos DCBA indicarn 0000 (decimal 0) y el display decimal tambin mostrar el decimal 0.
Observe que la palabra de entrada programada es:
Esta palabra se transferir a las salidas [Q3 (D), Q2 (C), Q1 (B), Q0 (A)] cuando se presente un 1 lgico en
la entrada de Reloj (E0, pin 5). El display decimal indicar el nmero 6. (Figura 88)
La informacin quedar almacenada indefinidamente hasta que se corte la alimentacin o se cargue una
nueva palabra.
Los flip-flop convencionales y todas las funciones que se realizan con ellos (registros, contadores,
memorias RAM, etc.), son voltiles por naturaleza y pierden la informacin almacenada en ellos
cuando se des energizan.
91
Registros de desplazamiento (Shift Registers)

Estos dispositivos son conjuntos de flip-flop conectados en cascada que almacenan informacin binaria
desplazando cada bit de una etapa a la siguiente con cada pulso de reloj.
En los sistemas digitales, los registros de desplazamiento se utilizan para almacenar datos en serie, retardar
informacin, convertir datos en formato serie a formato paralelo o viceversa, generar secuencias de cdigos
binarios, realizar operaciones aritmticas, etc.
Los registros de desplazamiento, en general, son dispositivos claves en la operacin microprocesadores y de
los sistemas que con ellos se construyen.
Estos registros estn conformados por una cadena de flip-flop (pueden ser D o J-K) conectados de tal modo
que la informacin almacenada en ellos experimente un corrimiento hacia la izquierda o hacia la derecha
con cada pulso de reloj. Cada que se produce un pulso de reloj, el bit almacenado en cada flip-flop de la
cadena se desplaza al flip-flop adyacente.
En la Figura 89 se muestra en forma simplificada como, un registro de

desplazamiento convierte, una informacin que ingresa al registro en serie a
un formato paralelo.
Los bloques representan cada uno de los flip-flop del registro (formado por
4 flip-flop).
El primer pulso de reloj ingresa al registro el bit b0, el segundo pulso
ingresa el bit b1 y as sucesivamente. Luego de haberse producido 4
pulsos de reloj, la palabra completa (b3b2b1b0 = 1101) ha sido
completamente cargada en el registro.
En la Figura 90 se muestra en forma simplificada como, un

registro de desplazamiento convierte, una informacin que
ingresa al registro en paralelo a un formato serie.
En el ejemplo anterior se vio como con el 4to. Pulso de reloj el
registro a quedado cargado con la palabra completa que ha
ingresado al mismo en serie (b3b2b1b0 = 1101).
Si la entrada de datos se mantiene en 0 y se aplican otros 4
pulsos de reloj, la palabra previamente almacenada en el
registro saldr bit a bit desde el mismo.
El primer pulso libera el bit b0, el segundo pulso libera el bit
b1 y as sucesivamente. Al final el registro queda cargado
con 0000.
Esta secuencia es un ejemplo de conversin paralelo a serie.
92
En la Figura 91 se muestra el circuito lgico de un registro de desplazamiento de 5 etapas, formado con 5

flip-flop tipo D.
El sistema cuenta con una Entrada de Datos en Serie (D1), una Salida de Datos en Serie (Q5), cinco
Salidas de Datos en Paralelo (Q1 a Q5) y una Entrada de Reloj o desplazamiento (shift). Observe que
las entradas de reloj de los 5 flip-flop estn todas conectadas entre s.
La Entrada D1 recibe la informacin de entrada. La Salida Q, de cada flip-flop, acta como Entrada de
Datos del siguiente flip-flop. Los Datos se desplazan de izquierda a derecha con cada pulso de Reloj.
Cuando el sistema recibe el 1er. pulso de reloj, el dato presente en la entrada D1 (sea un 0 o 1 lgico) es
transferido a la salida del FF1 (Q1). El dato que estaba previamente en Q1 (0 o 1 lgico) y que estaba
aplicado a la entrada del FF2 (D2), se transfiere a la salida Q2 de este. El que tena la salida Q2 y que estaba
aplicado a la entrada del FF3 (D3), se transfiere a la salida Q3 de este y as sucesivamente.
Para aclarar el funcionamiento de este circuito analice el diagrama de
temporizacin mostrado a la izquierda.
Se asume que, al comenzar la secuencia, el estado de las salidas es:
Q1 Q2 Q3 Q4 Q5 = 00000
Se aplica un 1 lgico a la entrada serie D1.
Cuando se aplique el 1er. pulso de reloj, cada flip-flop se carga con el
dato que tiene en su entrada.
FF1 se carga con un 1(D1 = 1). Los dems flip-flop se cargan con 0.
Observe que al aplicar el 1er. pulso reloj todas las entradas D, salvo
D1, tienen como dato de entrada un 0.
Las salidas del registro indicaran ahora el nmero binario:
Q1 Q2 Q3 Q4 Q5 = 1 0 0 0 0 (decimal 16)
Cuando se aplica el 2do. pulso reloj, cada flip-flop transfiere el dato
que tiene en su entrada a su salida. En la entrada serie D1 ahora hay un
0, por lo que las salidas del registro mostraran el nmero binario:
Q1 Q2 Q3 Q4 Q5 = 0 1 0 0 0 (decimal 8)
El 1 lgico se ha desplazado de posicin hacia la derecha. Los 0s tambin se han desplazado.
El desplazamiento contina de modo que, con los siguientes pulsos de reloj, el 1 lgico se desplaza una posicin a la
derecha con cada uno de ellos, hasta que atraviesa todo el registro.
El dato resultante en las salidas es:
3er. Pulso reloj: Q1Q2Q3Q4Q5 = 00100 => (decimal 4)
4to. Pulso reloj: Q1Q2Q3Q4Q5 = 00010 => (decimal 2)
93
Vemos que con el 6to. pulso reloj el 1 lgico cargado inicialmente en el registro ha sido expulsado del
mismo.
El proceso que realiza un registro de desplazamiento permite utilizarlo para lograr otras funciones
importantes.
El 1 lgico aplicado a la entrada serie (D1) se carga en la salida serie (Q5) despus que han ingresado
5 pulsos reloj al registro. El registro se ha comportado como una lnea digital de retardo.
El tiempo de retardo es funcin de la frecuencia del reloj.
Su poniendo que F = 1 KHz => T = 0,001 seg. (1ms)
Por lo que el tiempo de retardo en este caso es:
1ms x 5 pulsos = 5ms.
Al desplazarse el 1 lgico a travs del registro secuencialmente, secuencia que es controlada por el
pulso reloj, se pueden utilizar las salidas (Q1Q2Q3Q4Q5) para habilitar secuencialmente circuitos
externos al registro, de acuerdo a un patrn de bits (datos) preestablecido a ser ingresados por la
entrada serie (D1).
Si los datos (patrn de bits) que aparecen en las cinco salidas son tomados como un nmero binario,
cada vez que el 1 lgico se desplaza hacia la derecha, la magnitud de ese nmero se divide por dos.
100002 = 1610
010002 = 810
001002 = 410
000102 = 210
000012 = 110
En cada desplazamiento, el registro realiza una operacin de divisin entera por 2.
El registro de desplazamiento tambin se puede comportar como un registro de almacenamiento
temporal de datos, que estn siempre disponibles en las salidas en paralelo (Q1Q2Q3Q4Q5).
Clasificacin de registros de desplazamiento
Los registros de desplazamiento son clasificados de acuerdo a la forma como ingresa y sale la informacin de
los mismos.
Bsicamente se pueden dividir en cuatro grupos denominados:
SISO (Serial In Serial Out)
=> (Entrada Serie Salida Serie)
SIPO (Serial In Parallel Out) => (Entrada Serie Salida Paralelo)
PISO ( Parallel In Serial Out) => (Entrada Paralelo Salida Serie)
PIPO (Parallel In Parallel Out) => (Entrada Paralelo Salida Paralelo)
Registros SISO
En un registro SISO, la informacin entra en serie (bit a bit) y sale en serie (bit a bit). No se tiene acceso a
las salidas individuales de cada etapa.
En la Figura 92 se muestra el circuito lgico de un registro de desplazamiento SISO de cuatro etapas
formado por cuatro flip-flop D.
94
Como ya se explico, cada pulso de reloj desplaza el dato de entrada de cada flip-flop hacia la derecha.
Este tipo de registro es el ms elemental y es uno de los ms utilizados.
Puede emplearse como una memoria secuencial o como una lnea digital de retardo.
Por ejemplo, un registro de este tipo que contenga 64 flip-flop o etapas, puede almacenar hasta una
informacin de 64 bits de datos o retardar una determinada informacin durante 64 pulsos de reloj.
Los bits ingresan y se desplazan en orden de izquierda a derecha, por lo que, el primer bit que ingres al
sistema, es el primero en salir del mismo.
Registros SIPO
Este tipo de registro estructuralmente es similar a un registro SISO, la diferencia radica en que la salida de
cada etapa es accesible externamente.
En la Figura 93 se muestra el circuito lgico de un registro de desplazamiento SISO de cuatro etapas
formado por cuatro flip-flop D.
Una funcin importante de un registro SIPO es la de convertir datos informados en serie a datos disponibles
en paralelo. Observe que en el ejemplo dado, una palabra de 4 bits que ingresa al registro bit a bit (ingresa
por D1- flip-flop 1), estar disponible en las lneas de salida cuando hayan transcurrido 4 pulsos de reloj.
Esta propiedad permite utilizarlo tambin como una memoria temporal.
Registros PISO
Un registro PISO, se carga en paralelo con una palabra
(informacin) determinada. Dicha informacin se
desplazar hacia la derecha con cada pulso de reloj.
En la Figura 94 se muestra el circuito lgico de un registro
de este tipo de cuatro etapas.
La informacin a cargar es la palabra D4D3D2D1 y su
carga es habilitada cuando se aplica un 1 lgico a la entrada
LOAD. El pulso de habilitacin puede o no estar
sincronizado con el reloj.
Estos registros son utilizados normalmente para convertir
informacin recibida en formato paralelo a formato serie.
95
Registros PIPO
Un registro PIPO es un tipo de registro Universal. Puede operar como un registro de almacenamiento normal
o como un registro de desplazamiento del tipo:
SISO
SIPO
PISO
En la Figura 95 se muestra el circuito lgico de un registro de desplazamiento PIPO de 4 etapas.
Como se puede ver en el circuito, la estructura de

este registro es similar a la de un registro PISO. La
diferencia radica en que la salida de cada etapa es
accesible exteriormente (salidas en paralelo
DCBA).
Los registros PIPO son utilizados normalmente
para realizar operaciones matemticas.
Registros de desplazamiento recirculantes

En la Figura 96 presenta el circuito SISO cumpliendo la funcin de un registro de desplazamiento de datos
recirculantes. Para lograr que el registro cumpla esta funcin, se agrega al mismo una lgica de control
formada con, dos compuertas A D de dos entradas, una compuerta OR de dos entradas y una compuerta
OT, conectadas debidamente.
La lgica de control mencionada y que est conectada a la entrada de datos serie del registro (D1), permite
dos modos de operacin del mismo.
1 - Cuando la lnea de control de recirculacin (REC) est a nivel lgico Alto (1 lgico), el dato presente en
la entrada de datos (Din) se transfiere al FF1 con cada pulso de reloj y se desplaza a travs del mismo, en la
forma normal para un registro de desplazamiento SISO. En el ejemplo, la palabra a cargar en el registro es
1010. Observe que luego de haber sucedido 4 pulsos de reloj el dato completo se carg en el registro.
96
Si luego del pulso reloj 4 se lleva la lnea de control de recirculacin (REC) a nivel Bajo (0 lgico), el
registro ignora el dato presente en Din y retorna a la entrada D1, con cada pulso reloj, el bit que sale por la
salida serie Q4 (Figura 97).
La informacin almacenada se mantiene circulando permanentemente entre la entrada y la salida del

registro, sin perderse.
Estos registros pueden utilizarse como, sistemas de almacenamiento de datos en serie, lneas de retardo de
tiempos largos, en generadores de caracteres, etc.
Contador Jonhson
Un contador Jonhson es una variante de un registro de desplazamiento recirculante. (Figura 98)
En la Figura 98 se muestra un contador Jonhson de 3
etapas formado por 3 flip-flop tipo D. La diferencia con el
registro de desplazamiento recirculante anteriormente
explicado radica en que, la salida Q realimenta a la entrada
D1 del FF1.
El contador cuenta los sucesivos pulsos reloj y va
memorizando los pulsos contados. Al tener 3 etapas el
contador llega a su cuenta mxima con el 3er. pulso.
Una vez lleno el contador, con el prximo pulso reloj
(4to. pulso), comienza a decrementar su estado hasta
llegar a tener todas sus salidas Q=0. Con el 7mo. pulso
se reinicia el ciclo.
Registros de desplazamiento Bidireccionales
Los registros vistos hasta ahora son registros de desplazamiento unidireccionales, puesto que solo desplazan
la informacin entrante en un solo sentido. Existen tambin registros de desplazamiento bidireccionales.
Estos registros pueden desplazar la informacin entrante, hacia la derecha o hacia la izquierda, de acuerdo a
la orden que reciban.
97
En la Figura 98 vemos el smbolo lgico representativo

de un registro de desplazamiento bidireccional.
La entrada L/R determina la direccin del
desplazamiento (izquierda o derecha). Cuando el
nivel lgico de esta entrada es L/R=1, el
desplazamiento se produce hacia la derecha.
El dato entra en serie por la entrada SinR y sale en serie por la salida SoutR.
Cuando el nivel lgico de esta entrada es L/R=0, el desplazamiento se produce hacia la izquierda.
El dato entra en serie por la entrada SinL y sale en serie por la salida SoutL.
Registros de desplazamiento universales
Un registro de desplazamiento universal puede operar como
cualquiera de los 4 registros vistos. Posee entrada y salida de datos
en serie, desplazamiento de datos hacia la derecha o izquierda,
entrada y salida de datos en paralelo, borrado de datos almacenados
(clear), puede inhibirse el pulso reloj entrante, etc.
En la Figura 99 se muestra el diagrama lgico representativo de un
registro de desplazamiento universal de 4 bits. Este dispositivo puede
operar como registro SISO, SIPO, PISO, PIPO, bidireccional y
recirculante
En la Figura 100 se muestra el circuito integrado 74SL194 y
su diagrama lgico funcional. Este integrado es un registro
universal bidireccional de 4 bits, que posee:
* 4 entradas de carga de datos en paralelo (A, B, C, D).
* 4 salidas de datos en paralelo (QA, QB, QC, QD).
* 2 entradas de datos en serie [SR (Right), SL (Left)].
* 1 entrada de borrado (CLR).
* 2 entradas de control de modo de operacin (S0, S1).
Este verstil dispositivo puede operar de 4 modos distintos:
Carga sincrnica de datos en paralelo.
Desplazamiento de datos hacia la derecha.
Desplazamiento de datos hacia la izquierda.
Inhibicin de pulso reloj.
La carga de datos en paralelo (Figura 101) se realiza aplicando a las entradas de
datos en paralelo (A, B, C, D) el dato de 4 bits que se necesita almacenar. Las
entradas de control (S0 y S1) y la entrada de borrado (CLR) deben estar a nivel
Alto (1 lgico). El dato elegido (en el ejemplo 1010), se carga en el registro y se
transfiere a las salidas (QA, QB, QC, QD) con los flancos ascendentes del pulso
reloj y quedan almacenados en el registro. Si la entrada de borrado (CLR) es
llevada a nivel lgico Bajo (0 lgico), el dato almacenado se elimina del registro.
98
El desplazamiento hacia la derecha (Figura 102) se produce con los

flancos ascendentes de los pulsos reloj. El sistema se programa para esta
funcin llevando a nivel lgico Alto la entrada de control (S0) y a nivel
lgico Bajo la entrada de control (S1). El dato serie ingresa al registro
por la entrada de datos serie (SR - (desplazamiento hacia la derecha).
El desplazamiento se realiza en la direccin QA => QD.
El desplazamiento hacia la izquierda (Figura 103) se produce con los

flancos ascendentes de los pulsos reloj. El sistema se programa para esta
funcin llevando a nivel lgico Bajo la entrada de control (S0) y a nivel
lgico Alto la entrada de control (S1). El dato serie ingresa al registro por
la entrada de datos serie (SL - (desplazamiento hacia la izquierda). El
desplazamiento se realiza en la direccin QD => QA.
Si las entradas de control (S1 y S0) son llevadas al estado lgico ALTO (1 Lgico), se inhibe la entrada de
reloj. En esta condicin no es posible realizar carga de datos ni realizar desplazamiento de los datos ya
cargados en al registro por lo que, en las salidas se mantendr el dato previo.
Cuando la entrada de Borrado (CLR-pin 1) se lleva a nivel lgico Bajo (0 lgico), todas las salidas (Qa,
QB, QC, QD) se resetean a nivel lgico Bajo (0 lgico), es decir QAQBQCQD = 0.
Cuando se analizo registros de desplazamiento hacia la derecha (Pgina 94) se vio que, si los datos
(patrn de bits) que aparecen en las salidas son tomados como un nmero binario, cada vez que el 1
lgico se desplaza hacia la derecha, la magnitud de ese nmero se divide por dos.
Observe ahora el registro de desplazamiento hacia la izquierda de la Figura 103.
El dato a cargar es: 0001
Al producirse el 1er. pulso reloj el dato que aparece en las salidas es:
La secuencia hasta el cuarto pulso es:
En cada desplazamiento hacia la izquierda, el registro realiza una operacin de multiplicacin

entera por 2.
99
Memorias
Una de las partes ms importantes de los sistemas digitales es la dedicada a almacenar la informacin con la
que est tratando el sistema. A la parte del sistema que se dedica al almacenamiento de informacin se le
denomina memoria.
En las memorias se almacenan distintos tipos de informacin, tales como instrucciones a ejecutar por un
microcontrolador, resultados parciales de operaciones, datos de entrada a un sistema digital, etc.
Sobre las memorias se pueden realizar dos tipos de operaciones. Se puede leer la informacin que tiene
almacenada, o bien se puede escribir nueva informacin para que quede almacenada en ella. Por lo tanto, a
una memoria se accede de dos formas:
para leer o para escribir informacin en ella.
A estas dos formas de acceder a la memoria se les denomina modos de acceso.
Una memoria est dividida en celdas (casilleros) en las que se guarda la informacin. Las celdas son las
clulas elementales que conforman una memoria y son denominadas posiciones de memoria.
La informacin almacenada en las memorias est codificada en
binario. Recuerde que la unidad bsica del cdigo binario es el
bit; un grupo de ocho bits se denomina byte.
A la cantidad de bits que caben en cada posicin de memoria se
le denomina palabra.
Por ejemplo, una memoria de un ancho de palabra de 16 bits
quiere decir que en cada una de sus celdas de memoria caben 2
bytes, es decir, 16 bits.
Las memorias a las que se puede acceder para leer y escribir datos son las denominadas
memorias RAM (Random Access Memory).
Las memorias que slo permiten el acceso para la lectura de datos, son las denominadas
memorias ROM (Read Only Memory).
Atendiendo a la clasificacin de memorias, tomando como punto de referencia el modo de acceso permitido,
las memorias se dividen en dos grupos:
*Lectura y escritura (RAM):
- RAM estticas
FRAM: Memorias ferroelctricas
- RAM dinmicas
*Solo Lectura (ROM):
- ROM (Read Only Memory)
- PROM (Programmable ROM)
- EPROM (Erasable PROM)
- EEPROM (Electrically Erasable PROM)

- FLASH
- FRAM
LECTURA Y ESCRITURA (RAM)

Las memorias RAM (Random Access Memory) son memorias de acceso aleatorio, se puede acceder a ellas
para escribir, o grabar datos en binario o en hexadecimal.
Las memorias RAM pueden ser estticas, o dinmicas:
- Statics RAM o memorias estticas son memorias en las que la informacin grabada permanece inalterable
hasta que se retire la alimentacin.
- Dinamics RAM o memorias dinmicas en las que la informacin debe ser refrescada cada cierto tiempo.
100
CARACTERISTICAS DE LAS MEMORIAS

Las memorias, independientemente del modo de acceso, tienen caractersticas comunes a todas ellas. Estas
caractersticas determinan la eleccin de una determinada memoria en una determinada aplicacin.
Las caractersticas generales de una memoria son:
Capacidad: es la cantidad de informacin que se puede almacenar en una memoria expresada
en bits o en bytes.
La informacin est almacenada en las celdas o posiciones de memoria y en cada celda hay una
cantidad de bits que se denomina ancho de palabra.
La capacidad viene determinada por el producto del nmero de palabras o posiciones de memoria
(M) por el tamao en bits de la palabra ( ).
Por ejemplo, una memoria con un tamao de palabra de 16 bits y un nmero de posiciones de
memoria (palabras) de 2048, la capacidad de esa memoria es:
= 16 bits
M = 2048
Capacidad de almacenamiento = nmero de palabras (M) x nmero de bits por palabra ( ).
Capacidad de almacenamiento = 2048 x 16 = 32768 bits = 4096 bytes = 4 Kilobytes
o La memoria del ejemplo se indica como una memoria de 4KB x 16.
Volatilidad: una memoria se dice que es voltil cuando la informacin almacenada en ella se
pierde cuando se corta la alimentacin.
Tiempos de lectura y escritura: los tiempos de acceso a la informacin, ya sea para leer o para
escribir, son caractersticas importantsimas de una memoria.
Los tiempos de acceso van a marcar la rapidez a la que va a poder funcionar el sistema
electrnico.
RAM ESTATICA
Las memorias RAM estticas se caracterizan porque, mientras estn alimentadas, la informacin en ellas
almacenada no se modifica a menos que se realice una operacin de escritura.
La clula elemental de almacenamiento (celda o posicin de memoria) es un biestable o flip-flop.
La aplicacin ms importante de las RAM estticas es en sistemas en los que no se requieren grandes
capacidades de memoria y se necesitan tiempos de acceso muy rpidos.
En la Figura 105 se ha representado el Diagrama Funcional
generalizado de una RAM Esttica.
La funcin de cada terminal es la siguiente:
-Vcc/G D: alimentacin del circuito.
-Entrada de direcciones (A0 a An): los terminales de direcciones,
desde el terminal A0 hasta el terminal An , sirven para indicar la
posicin dentro de la memoria sobre la que vamos a efectuar una
operacin de lectura o escritura. El nmero de terminales de
direccin mantiene una relacin directa con el nmero de posiciones
de la memoria. Por ejemplo, una memoria con 16 posiciones, o
celdas de memoria, requiere para su acceso un nmero de lneas de
direcciones igual a 4.
101
Cada bit, en el direccionamiento, es aportado por un terminal cuyo orden se corresponde con el peso del bit
en el cdigo. Por ejemplo, para la memoria de 16 posiciones, la posicin 16 es direccionada con el cdigo
binario correspondiente al nmero decimal 16, es decir:
el cdigo binario 1111
El terminal de direcciones nmero cero (A0) se encarga de aportar el primer bit o bit de menor peso (20). As
se opera con todos los terminales.
La cantidad de posiciones de memoria que se pueden direccionar tiene relacin directa con la cantidad
de terminales de direccin.
La frmula matemtica que relaciona las dos magnitudes es:
2 de terminales = de posiciones de memoria direccionables
Por ejemplo, con una memoria de 16 posiciones:
24 terminales = 16 posiciones de memoria
Para una memoria que tiene capacidad de 2048 posiciones de memoria el nmero de terminales es de:
mero de terminales = 11 => (211 = 2048).
- Entrada / Salida de datos (D0 - Dn): los terminales de entrada / salida son bidireccionales. En el
proceso de lectura se comportan como salidas, mientras que en el proceso de escritura se comportan
como entradas.
Cuando el circuito no est activo, en estos terminales hay un estado de alta impedancia o de desconexin
de la lnea por la que circulan los datos del sistema (Bus de Datos).
El nmero de terminales de datos coincide con el del nmero de bits que conforma la palabra, o grupo de
bits, guardada en cada posicin de memoria.
Organizaciones comunes son 1, 4, 8 y 16 bits por palabra. Una memoria memoria de 1 KB x 4, es decir,
1Kilobyte (nmero de posiciones) x 4 (bits por palabra) tiene cuatro terminales de datos.
- Terminal de seleccin de lectura / escritura (R/W): a travs de este terminal la memoria recibe
informacin exterior del tipo de operacin que se desea efectuar.
Generalmente un nivel Alto (1 lgico) en este terminal indica operacin de lectura, mientras que un nivel
Bajo (0 lgico) en el terminal R/W indica operacin de escritura.
- Entrada de seleccin de chip (CS): este terminal acta principalmente sobre los terminales de
entrada/salida de datos.
Cuando este terminal es llevado al estado lgico Alto (1 lgico), los terminales de entrada/salida toman el
estado de alta impedancia. Este estado equivale a estar desconectados de la lnea por donde circulan las
direcciones y los datos ( Bus de Direcciones y Bus de Datos) dentro del sistema.
Tambin impide realizar a la memoria operaciones de lectura y de escritura.
Si el nivel lgico en este terminal es Bajo (0 lgico), la memoria puede operar normalmente.
CS = 1 integrado inhibido del sistema
CS = 0 integrado activo
- Control de salida de datos (WE): este terminal permite poner las salidas de datos en estado de alta
impedancia (inactivas) durante un proceso de escritura, o de baja impedancia (activas) durante un proceso de
lectura.
Los modos de funcionamiento son los distintos procesos u operaciones que se pueden realizar
con una memoria.
En el caso de una memoria RAM esttica hay dos posibles tipos de operaciones, operacin de
lectura y operacin de escritura.
102
Una operacin de lectura consiste en dar salida, por las lneas de datos, al contenido de la
posicin de memoria o celda de memoria seleccionada.
Para iniciar un ciclo de lectura primero se sita en los terminales de direcciones (A0 - An) la
direccin en binario de la posicin o celda de memoria que se quiere leer, despus se le indica a la
memoria que la operacin es de lectura poniendo a nivel Alto (1) el terminal R/W.
El chip de memoria se activa poniendo en el terminal CS un nivel Bajo (0 lgico).
Una vez activado el sistema, se inicia la lectura de la celda de memoria. En los terminales de
entrada / salida (D0 - Dn) se sita el dato correspondiente a la celda leda.
Una operacin de escritura consiste en dar entrada por las lneas de datos a un dato que debe
ser grabado en una posicin de memoria o celda de memoria seleccionada.
Para iniciar un ciclo de escritura primero se sita en los terminales de direcciones (A0 - An) la
direccin en binario de la posicin o celda de memoria sobre la que se quiere escribir o grabar,
despus se le indica a la memoria que la operacin es de escritura poniendo a nivel Bajo (0) el
terminal R/W.
El chip de memoria se activa poniendo en el terminal CS un nivel Bajo (0 lgico).
Una vez activado el sistema, se inicia la lectura de los terminales de datos (A0 - An). En la posicin
de memoria seleccionada se escribe el dato situado en los terminales de entrada / salida de datos.
Memoria RAM capaz de almacenar en cdigo binario 4 palabras de 4 bits cada una
Para explicar el funcionamiento de esta memoria se ha armado el siguiente circuito en el Simulador

Digital_095 desarrollado por el Ing. Arturo Javier Miguel De Priego Paz Soldan.
Recuerde que el programa puede descargarse libremente desde la Pgina WEB:
www.geocities.com/tourdigital
103
Almacenamiento de Datos en la Posicin de Memoria 00 (decimal 0)
Alimentar el circuito (interruptor de encendido en la posicin ON).

Poner a los siguientes niveles lgicos los selectores de direccin de memoria para almacenar datos:
WA= 0; WB= 0
Escribir en las entradas de datos el nmero binario a almacenar, por ejemplo:
D4=0; D3=0; D2=0; D1=1.
Pulsar el interruptor
.
El nmero binario 0001 queda almacenado en la posicin de Memoria 00.
WA= 0; WB= 1
D4=0; D3=0; D2=1; D1=1.
104
.
WA= 1; WB= 0
D4=0; D3=1; D2=1; D1=1.
.
WA= 1; WB= 1
D4=1; D3=1; D2=1; D1=1.
.
El almacenamiento de datos en las distintas posiciones de memoria no necesariamente debe realizarse
en el orden que se ha seguido en esta explicacin. El acceso a cualquier posicin puede efectuarse
indistintamente sin seguir un orden establecido.
105
Lectura de los datos almacenados en las distintas posiciones de memoria

Lectura de los datos almacenados en la Posicin de Memoria 00 (decimal 0)
Poner a los siguientes niveles lgicos los selectores de direccin de memoria para leer datos almacenados:
RA= 0; RB= 0
El nmero binario 0001 que fue almacenado en la posicin de Memoria 00 aparece indicado en el conjunto
de LEDs - Q4=0; Q3=0; Q2=0; Q1=1.
RA= 0; RB= 1
de LEDs - Q4=0; Q3=0; Q2=1; Q1=1.
106
RA= 1; RB= 0
de LEDs - Q4=0; Q3=1; Q2=1; Q1=1.
RA= 1; RB= 1
de LEDs - Q4=1; Q3=1; Q2=1; Q1=1.
La lectura de datos almacenados en las distintas posiciones de memoria no necesariamente debe
realizarse en el orden que se ha seguido en esta explicacin. El acceso a cualquier posicin puede
efectuarse indistintamente sin seguir un orden establecido.
Los datos almacenados en las distintas posiciones de memoria se borran solamente si se corta la
alimentacin del circuito integrado.
Si se almacena un nuevo nmero en alguna posicin de memoria, el dato anterior almacenado ser
borrado.
RAM Dinmica
La memoria RAM Dinmica o DRAM (Dynamic RAM) utiliza una

tecnologa diferente a la empleada en la RAM Esttica para lograr el
almacenamiento de datos.
En una RAM Dinmica, la unidad bsica de memoria es un
condensador. (Figura 106)
107
Cada celda DRAM puede almacenar solamente 1 bit (1 o 0) cargando o no el condensador a travs de un
transistor MOS. (1= condensador cargado; 0= condensador descargado)
Es dable ver la diferencia de tecnologa con una memoria RAM Esttica, ya que esta ltima utiliza un flipflop para almacenar un bit de datos.
Para permitir la actualizacin frecuente del dato almacenado, cada celda de una DRAM debe ser capaz de
cambiar de estado instantneamente. Esto solo es posible si el condensador empleado como almacenador del
dato tiene un valor de capacidad muy pequea. Los condensadores de estas memorias tienen un valor de
capacidad tan bajo que no pueden retener su carga ms all de unos pocos mili segundos. Esto implica que, el
dato almacenado en cada celda de una DRAM deba ser refrescado cada 2 mili segundos aproximadamente.
Si una celda no es refrescada a tiempo, pierde el dato almacenado.
El refresco del dato almacenado en cada celda requiere, adicionalmente, circuitera externa a la memoria y
una circuitera ms compleja dentro de la misma memoria.
La complejidad adicional y el costo de los circuitos de refresco es la principal desventaja de las DRAM.
A pesar de esta desventaja, las DRAM ofrecen varias ventajas sobre las SRAM. La capacidad de
almacenamiento de una DRAM es mucho mayor que el que se puede almacenar en una SRAM.
Son comunes DRAM con capacidad de almacenar:
64 Megabits => 226 = 67.108.864 bits
El consumo de potencia es otro factor importante en esta comparacin. Las DRAM requieren una intensidad
de corriente menor para operar que las SRAM. Esto se debe porque tienen menos componentes por celda que
disipen potencia. La disminucin en el consumo de potencia es fundamental en aplicaciones que necesitan
una gran cantidad de memoria.
Las DRAM tambin tienen un modo de reposo, llamado standby, que inhibe todas las funciones de la
memoria salvo el modo refresco. Este modo solo requiere unos pocos miliwatts para que la memoria
mantenga la informacin almacenada en ella.
La SRAM tambin tiene un modo standby pero, en este estado, para mantener la informacin almacenada
en ellas consumen generalmente ms de 100 miliwatts.
FRAM: Ferroelectric Random Access Memories
El efecto ferroelctrico es la propiedad de un material de conservar una polarizacin elctrica en ausencia de
un campo elctrico aplicado.
Una celda de memoria FRAM se crea depositando un film de material ferroelctrico en forma cristalina
entre dos placas, formando un capacitor, de forma similar a como se realiza en una DRAM. En vez de
almacenar carga elctrica en este capacitor, como en una DRAM, las memorias ferroelctricas almacenan la
informacin en forma de uno de dos estados estables de esa estructura cristalina. Dichos estados son estables,
de modo que la FRAM no necesita refresco ni presencia de ningn campo elctrico para retener la
informacin grabada.
Con esta tecnologa estas memorias se pueden construir en tamaos reducidos y gran capacidad de
almacenamiento. Presentan una desventaja, la operacin de lectura resulta destructiva del dato acumulado, ya
que para realizarla, se debe aplicar un campo elctrico. Para mantener el dato almacenado se debe volver la
celda a su estado anterior, lo cual es realizado por el dispositivo en s.
108
Los chips de memoria con tecnologa FRAM de la firma

Ramtron estn agrupados en dos grandes familias:
acceso paralelo, y acceso serie.
Acceso paralelo
Los chips de acceso paralelo estn orientados a ser conectados al
bus de un microprocesador. Son pin a pin compatibles con las
memorias RAM estticas de similar capacidad, por ejemplo la
FM1808 puede reemplazar a una KM62256, de 32KB (32Kx8).
Acceso serie
Son compatibles pin a pin con memorias EEPROM normales
con la diferencia que consumen mucha menor energa y tienen
muy bajos tiempos de escritura. Por ejemplo, para borrar un
byte en un chip EEPROM se requiere de alrededor de 10ms,
mientras que una FRAM se borra en 75us.
SOLO LECTURA (ROM)
En general se denomina a este tipo de memorias como memorias ROM (Read Only Memory), las diferentes
nomenclaturas vienen determinadas por la conjuncin del tipo de acceso (memoria de solo lectura ROM )
con la manera de programarlas y borrarlas.
Una memoria de slo lectura puede ser:
- ROM: memoria slo para lectura. La programacin de datos la realiza el fabricante.
- PROM: memoria slo para lectura. La programacin la puede realizar el usuario, pero slo puede ser
programada una vez.
-EPROM: memoria slo para lectura. Programable por el

usuario. Puede ser programada unas diez mil veces, los datos
grabados en la memoria se pueden borrar mediante rayos
ultravioleta (estas memorias ya casi no se utilizan).
Fue muy utilizado en la dcada de los 90 por la industria
automotriz, en las computadoras de a bordo.
- EEPROM: es similar a una memoria EPROM, la diferencia radica en el mtodo de borrado, que en este
caso se realiza de manera electrnica.
Memoria EEPROM 24LC256 - CMOS

32K x 8 (256 Kbit) (Serial Electrically
Erasable PROM)
Fabricante: Microchip Technology Inc.
109
Este pequeo chip (EEPROM 24LC256) de bajo consumo de potencia puede almacenar hasta 32.000
palabras de 8 bits. Esta familia de memorias es utilizada, entre otras aplicaciones, en distintas computadoras
de a bordo de automviles.
Algunas caractersticas tcnicas:
-Puede operar con tensiones de alimentacin comprendidas entre Vcc = 1,8V a 5,5V.
-Mxima corriente en el modo escritura = 3mA con Vcc=5,5V.
-Mxima corriente en el modo lectura = 400A con Vcc=5,5V.
-Pueden ser conectados en cascada hasta 8 integrados.
-Soporta hasta 1.000.0000 de ciclos de borrado/escritura.
-Proteccin ante descargas electro estticas >4000V.
-Retencin de datos almacenados >200 aos
- FLASH: es una variacin de las memorias EEPROM. Son ms veloces que estas, tienen mayor capacidad
y menor consumo de potencia.
Tcnicamente, el pendrive es un dispositivo porttil de
almacenamiento compuesto por una memoria FLASH, accesible
a travs de un puerto USB.
Debido al bajo costo de las memorias FLASH en comparacin a
sus similares EEPROM, su utilizacin se ha masificado y hoy se
utilizan en cientos de dispositivos, por ejemplo en los Pendrive.
Tambin se emplean en memorias como las SD, mini SD y
micro SD, entre otras.
Estas memorias soportan generalmente hasta 1.000.000 de ciclos
de borrado/reprogramacin y hasta 100 aos de retencin de
datos.
Vista de algunas memorias SD y microSD
Discos Rgidos (Figura 107)

Es un disco magntico en el que se almacenan los datos del ordenador.
Es el dispositivo del ordenador que contiene la informacin electrnica y en el que se almacenan todos los
programas (software).
Es uno de los componentes del hardware ms importantes dentro del PC.
Existen distintos estndares para comunicar un disco rgido con la computadora. Las interfaces ms comunes
son las denominadas ATA y SATA.
110
Figura 107
El disco rgido es una memoria de gran capacidad de almacenamiento a la que se puede acceder
aleatoriamente para leer, escribir o borrar datos indistintamente.
Microprocesadores
Las computadoras se han utilizado de forma general desde los aos 50's. En un principio las computadoras
digitales eran sistemas grandes y costosos utilizados por el gobierno, universidades y grandes empresas. El
tamao y forma de las computadoras digitales cambiaron gracias a la invencin del circuito integrado (IC). El
cual permiti tener todo un procesador en una sola pastilla denominndolo microprocesador. El
microprocesador es un pequeo, pero extremadamente complejo dispositivo LSI (Large Scale
Integration Alta Escala de Integracin) o VLSI (Very Large Scale Integration Muy Alta Escala de
Integracin). Las computadoras utilizan un programa almacenado. Una computadora utiliza un
microprocesador y algn tipo de memoria semiconductora.
Las computadoras habitualmente son unidades de propsito general. Normalmente se programan muchas
veces y se utilizan para realizar varias tareas. Las computadoras dedicadas o sistemas incrustados o
empotrados (Embedded Systems) se emplean cada vez ms debido al uso de los microprocesadores que
actualmente son pequeos y de bajo costo. Un sistema incrustado se programa para realizar solo pocas
tareas, como ocurre en los juguetes, automviles, mquinas herramientas, sistemas automatizados etc.
Debido a que los sistemas incrustados son computadoras dedicadas, su organizacin es igual a la de una
computadora y la base que conforma una computadora es:
La Unidad Central de Procesamiento o CPU (Central Processing Unit)
La Seccin Memoria
La Seccin de Entrada Salida de datos o E/S.
Estas tres secciones estn interconectadas por tres conjuntos de lneas paralelas llamados buses.
Estos tres buses son :
El Bus de Direcciones
El Bus de datos
El Bus de control
111
-En la Figura 108 se muestra un diagrama de

bloques simplificado de una microcomputadora.
Las partes esenciales de un microprocesador son los registros, la seccin de control que decodifica los
programas, los buses que transportan la informacin digital y la unidad de aritmtica/lgica (ALU)
que proporciona la capacidad de clculo y toma de decisiones lgicas. (Figura 109)
-En la Figura 110 se muestra el diagrama de bloques de un sistema basado en microprocesador.
-Unidad Central de Procesamiento (CPU)

La unidad central de procesamiento o CPU controla las
operaciones del sistema computarizado. Este trae el cdigo
binario de la instruccin desde la memoria, decodifica las
instrucciones a una serie de acciones simples y lleva acabo
tales acciones.
EL CPU contiene una unidad aritmtica y lgica o ALU, la
cual realiza operaciones como sumar, restar, or, and, xor, not,
etc. sobre palabras binarias, cuando las instrucciones as lo
requieran.
El CPU tambin contiene un contador de direcciones o
contador de programa el cual se utiliza para retener la
direccin de la prxima instruccin o dato a ser trado desde
la memoria, adems contiene registros de propsito general
los cuales se utilizan para almacenar temporalmente
datos binarios y una circuitera de control que genera las
seales del Bus de Control.
112
Unidad Aritmtica y Lgica

La unidad aritmtica y lgica o ALU (Arithmetic Logic Unit) es una seccin de la unidad central de
procesamiento (CPU) que realiza operaciones aritmticas y lgicas sobre datos llevados a ella. La ALU
tpicamente opera sobre uno o dos valores llamados operandos y los cambia de alguna manera de acuerdo a
un operador que se especifica.
Por ejemplo, la instruccin:
C <= A + B
A y B son los operandos, C el resultado, + es un operador lgico OR y <= es un operador de
devolucin.
La resolucin de esta instruccin se muestra grficamente en la Figura 110.
Unidad Aritmtica y Lgica bsica que muestra dos valores de

entrada, seales de control para seleccionar la operacin a realizar y
su salida.
La ALU puede realizar multiplicaciones de operandos, esto seleccionando esta operacin particular mediante
las lneas de control.
Unidad de Entrada/Salida (E/S)
La seccin de entrada y salida (E/S) permite a la computadora tomar datos del mundo real o mandar datos al
mundo real. Los perifricos tales como teclados, pantalla, impresores y modems se conectan a la seccin de
E/S. Esta seccin permite que el usuario y la computadora se comuniquen en diferentes direcciones, es decir
usuario => computadora y computadora => usuario.
Los dispositivos fsicos utilizados para conectar los buses de la computadora a sistemas externos se les
denomina puertos. Un puerto de entrada permite que la informacin de un teclado o un convertidor analgico
digital (ADC - Analog to Digital Converter) o alguna otra fuente pueda ser ledo por la computadora bajo el
control del CPU.
Un puerto de salida se utiliza para mandar informacin de la computadora a algn perifrico como una
pantalla, impresora o un convertido digital analgico (DAC Digital to Analog Converter).
Fsicamente un puerto de entrada o de salida es un conjunto de flip-flops tipo D los cuales permiten el paso
de la informacin cuando son habilitados o activados por una seal de control del CPU.
Unidad de Memoria
La unidad de memoria generalmente de una mezcla de RAM (Random Access Memory) y ROM (Read
Only Memory). Tambin puede tener dispositivos de memoria diferentes a RAM y ROM (memorias de
estado slido) como lo son los discos ptico, discos duros y discos flexibles (estos ltimos ya estn fuera de
uso) .
La memoria tiene dos propsitos principales, los cuales se indican a continuacin:
Almacenar cdigos binarios de la secuencia de instrucciones que se quiere ejecutar por el sistema.
Almacenar el cdigo binario de los datos con los cuales se trabajar.
La unidad de memoria almacena informacin binaria en grupos de bits denominados palabras.
Una palabra en la memoria es una entidad de bits que se introducen o se sacan del almacenamiento como una
unidad.
Una palabra de memoria es un grupo de unos (1's) y ceros (0's) que puede representar un nmero, caracter o
cdigo de instruccin, etc., es decir informacin para el CPU. Un grupo de ocho bits se denomina byte.
113
La mayora de las computadoras utilizan palabras cuyo nmero de bits es mltiplo de 8, por lo tanto, una
palabra de 16 bits contiene dos bytes, una de 32 bits se forma con 4 bytes y una de 64 bits contiene 8 bytes.
La capacidad de memoria en las computadoras comerciales se define como la cantidad total de bytes que
puede almacenar.
Hardware, Software y Firmware
Cuando se trabaja en el ambiente del las computadoras constantemente se utilizan los trminos hardware,
software y firmware.
-Hardware es el nombre que se le da a los dispositivos fsicos y circuitos de la computadora.
-Software se refiere a los programas escritos para la computadora.
-Firmware es el trmino que se le da a los programas almacenados permanentemente (programas en
ROM).
Anteriormente la unidades centrales de procesamiento de las computadoras eran un conjunto de circuitos
integrados interconectados para trabajar en conjunto y realizar las funciones de dichas unidades.
Ahora los procesadores estn diseados en un solo microcircuito, es por ello que se le denomina
microprocesador, pero aun no son computadoras de un solo circuito integrado, debido a que carece de
memoria y de puertos de entrada/salida (E/S).
Buses del Microprocesador
Existen dos conjuntos de buses distintos que pueden ser identificados en un microprocesador.
Uno de estos conjuntos son los buses internos que forman parte de la organizacin interna del
microprocesador y este es poco importante para los diseadores de aplicaciones con microprocesadores.
Estos buses internos no tienen efecto sobre la interfaz del circuito integrado con el exterior y solo afectan
sobre la velocidad efectiva del microprocesador.
El segundo conjunto de buses se refiere a la estructura de los buses externos del microprocesador.
Existen alternativas para ser diferenciados, las cuales son el nmero de direcciones o nmero de bits que
simultneamente puede presentar (ancho del bus), el tipo de interaccin del bus con el CPU y los dispositivos
externos, y la dedicacin o funcin del bus.
Generalmente las microprocesadores y computadoras poseen tres tipos de bus, los cuales son:
-Bus de Direcciones
- Bus de Datos
-Bus de Control
Bus de Direcciones
El bus de direcciones consiste de 16, 20, 24 o ms lneas de seales en paralelo.
Por estas lneas el CPU enva la localidad de memoria en la cual va escribir o leer.
El nmero de localidades que el CPU puede direccionar o acceder se determina por el nmero de lneas del
bus de direcciones. Si el CPU tiene N lneas de direccin entonces puede direccionar 2 localidades.
Cuando el CPU lee o manda datos hacia o desde un puerto, la direccin del puerto tambin se enva por el
bus de direcciones.
Bus de Datos
El bus de datos consiste de 8,16, 32 o ms lneas de seales en paralelo, estas lneas son bidireccionales.
Esto significa que el CPU puede leer datos por estas lneas desde la memoria o un puerto, as tambin puede
mandar datos a una localidad de memoria o a un puerto.
Muchos dispositivos en un sistema pueden tener sus salidas conectadas al bus de datos, pero las salidas de
solamente un dispositivo pueden estar habilitadas.
114
Cualquier dispositivo conectado al bus de datos debe ser de tres estados (tristate) as estos dispositivos
pueden estar flotados cuando no estn en uso.
Bus de Control
El bus de control consta de 4 a 10 lneas de seales en paralelo.
El CPU manda seales sobre el bus de control para habilitar las salidas de los dispositivos de memoria o
puertos direccionados.
Generalmente las seales del bus de control son leer memoria, escribir en memoria, leer E/S y escribir
E/S. Por ejemplo para leer un dato de un byte de una localidad de memoria, el CPU manda la direccin de la
localidad de memoria deseada por el bus de direcciones y despus manda la seal de lectura de memoria por
el bus de control. La seal de lectura habilita al dispositivo de memoria direccionado para proporcionar el
dato de un byte en el bus de datos de donde es ledo por el CPU.
Microntroladores Microcomputadoras en un solo circuito integrado

En una microcomputadora de un solo circuito integrado, el microprocesador es un sub conjunto dentro del
mismo.
Una computadora de un solo circuito integrado es un circuito que contiene los elementos esenciales de una
computadora los cuales son:
-Seccin de entrada y salida (E/S)
-Un CPU (el cual contiene una ALU) y memoria
Un ejemplo de la primera computadora de un

solo circuito integrado, es el 8048 de Intel el
cual fue introducido al mercado en 1976.
Esta familia de computadoras de un solo IC
tiene el nombre de MCS-48 y existe una
variedad de modelos que difieren solo en
cantidad de memoria y capacidad de E/S.
Esta computadora opera con una sola fuente de poder de 5 volts. La principal diferencia de los diferentes
modelos de la familia es el tipo de almacenamiento del programa dentro de la pastilla. En la tabla adjunta se
muestra los miembros ms importantes de esta familia.
115
Los microcontroladores estn presentes en nuestro trabajo, en nuestra casa y en nuestra vida, en general. Se
pueden encontrar controlando el funcionamiento de los ratones (mouse) y teclados de los computadores, en
los telfonos, en los hornos microondas, los televisores, en las mquinas industriales, en los automviles, etc.
Pero la invasin acaba de comenzar y el siglo XXI ser testigo de la conquista masiva de estos diminutos
computadores, que gobernarn la mayor parte de los aparatos que fabriquemos y usemos los seres humanos.
Controlador y microcontrolador
Recibe el nombre de controlador el dispositivo que se emplea para el gobierno de uno o varios procesos. Por
ejemplo, el controlador que regula el funcionamiento de un horno elctrico dispone de un sensor que mide
constantemente su temperatura interna y acta sobre las resistencias para mantener la temperatura dentro del
rango establecido.
Aunque el concepto de controlador ha permanecido invariable a travs del tiempo, su implementacin fsica
ha variado frecuentemente. Hace tres dcadas, los controladores electrnicos se construan exclusivamente
con componentes de lgica discreta, posteriormente se emplearon los microprocesadores, que se rodeaban
con chips de memoria y E/S sobre una tarjeta de circuito impreso. En la actualidad, todos los elementos del
controlador se han podido incluir en un solo circuito integrado, el cual recibe el nombre de
microcontrolador. Realmente consiste en un sencillo pero completo ordenador contenido en un circuito
integrado.
Un microcontrolador es un circuito integrado de alta escala de integracin que incorpora la mayor parte de
los elementos que configuran un controlador y que contiene todos los componentes fundamentales de un
ordenador, aunque de limitadas prestaciones y que se suele destinar a gobernar una sola tarea.
En su memoria slo reside un programa que controla en funcionamiento de una tarea determinada, sus lneas
de entrada/salida se conectan a los sensores y actuadores del dispositivo a controlar y, debido a su pequeo
tamao, suele ir integrado en el propio dispositivo al que gobierna.
Un microcontrolador dispone normalmente de los siguientes componentes:
Procesador o CPU (Unidad Central de Proceso).
Memoria RAM para contener los datos.
Memoria para el programa tipo ROM/EPROM/EEPROM/Flash.
Lneas de E/S para comunicarse con el exterior.
Diversos mdulos para el control de perifricos (temporizadores, puertos serie y paralelo).
CAD: Conversores Analgico/Digital.
CDA: Conversores Digital/Analgico.
Generador de pulsos de reloj que sincronizan el funcionamiento de todo el sistema.
Debido a su reducido tamao es posible montar el microcontrolador en el propio dispositivo al que gobierna.
En este caso el controlador recibe el nombre de controlador empotrado (embedded controller).
Si slo se dispusiese de un modelo de microcontrolador, ste debera tener muy potenciados todos sus
recursos para poderse adaptar a las exigencias de las diferentes aplicaciones. Esta potenciacin supondra en
muchos casos un despilfarro. En la prctica cada fabricante de microcontroladores oferta un elevado nmero
de modelos diferentes, desde los ms sencillos hasta los ms poderosos. Es posible seleccionar la capacidad
de las memorias, el nmero de lneas de E/S, la cantidad y potencia de los elementos auxiliares, la velocidad
de funcionamiento, etc. Por todo ello, un aspecto muy destacado del diseo es la seleccin del
microcontrolador a utilizar.
116
Ejemplo de aplicacin de un microcontrolador en el automvil:
Uno de los sectores que ms demanda del mercado del microcontrolador es el mercado automovilstico. De
hecho, algunas de las familias de microcontroladores actuales se desarrollaron pensando en este sector,
siendo modificados posteriormente para adaptarse a sistemas ms genricos. El mercado del automvil es
adems uno de los ms exigentes: los componentes electrnicos deben operar bajo condiciones extremas de
vibraciones, choques, ruido, etc. y seguir siendo fiables. El fallo de cualquier componente en un automvil
puede ser el origen de un accidente.
Arquitectura bsica
Aunque inicialmente todos los microcontroladores adoptaron la arquitectura clsica de von Neumann, en el
momento presente se impone la arquitectura Harvard.
La arquitectura de von Neumann se caracteriza por disponer de una sola memoria principal donde se
almacenan datos e instrucciones de forma indistinta. A dicha memoria se accede a travs de un sistema de
buses nico (direcciones, datos y control), esta condicin puede producir un cuello de botella cuando el
trfico de informacin es grande.
La arquitectura Harvard dispone de dos memorias independientes, una que contiene slo instrucciones y otra
slo datos. Ambas disponen de sus respectivos sistemas de buses de acceso y es posible realizar operaciones
de acceso (lectura o escritura) simultneamente en ambas memorias.
En la Figura 111 se muestra en bloques un microcontrolador con arquitectura Harvard.
117
El procesador o CPU
Es el elemento ms importante del microcontrolador y determina sus principales caractersticas, tanto a nivel
hardware como software.
Se encarga de direccionar la memoria de instrucciones, recibir el cdigo OP de la instruccin en curso, su
decodificacin y la ejecucin de la operacin que implica la instruccin, as como la bsqueda de los
operandos y el almacenamiento del resultado.
Juego de instrucciones para la programacin de un microcontrolador
CISC: Un gran nmero de procesadores usados en los microcontroladores estn basados en la
filosofa CISC (Computadores de Juego de Instrucciones Complejo). Disponen de ms de 80
instrucciones mquina en su repertorio, algunas de las cuales son muy sofisticadas y potentes,
requiriendo muchos ciclos para su ejecucin. Una ventaja de los procesadores CISC es que ofrecen al
programador instrucciones complejas que actan como macros.
RISC: Tanto la industria de los computadores comerciales como la de los microcontroladores estn
decantndose hacia la filosofa RISC (Computadores de Juego de Instrucciones Reducido). En estos
procesadores el repertorio de instrucciones mquina es muy reducido y las instrucciones son simples
y, generalmente, se ejecutan en un ciclo. La sencillez y rapidez de las instrucciones permiten
optimizar el hardware y el software del procesador.
SISC: En los microcontroladores destinados a aplicaciones muy concretas, el juego de instrucciones,
adems de ser reducido, es "especfico", o sea, las instrucciones se adaptan a las necesidades de la
aplicacin prevista. Esta filosofa se ha bautizado con el nombre de SISC (Computadores de Juego de
Instrucciones Especfico).
Memoria
En los microcontroladores la memoria de instrucciones y datos est integrada en el propio circuito integrado.
Una parte debe ser no voltil, tipo ROM, y se destina a contener el programa de instrucciones que gobierna la
aplicacin. Otra parte de memoria ser tipo RAM, voltil, y se destina a guardar las variables y los datos.
Hay dos peculiaridades que diferencian a los microcontroladores de los PC's:
No existen sistemas de almacenamiento masivo como disco duro o disquetes.
Como el microcontrolador slo se destina a una tarea en la memoria de programa, slo hay que
almacenar un nico programa de trabajo.
La memoria de datos (RAM) en estos dispositivos es de poca capacidad pues slo debe contener las variables
y los cambios de informacin que se produzcan en el transcurso del programa. Por otra parte, como slo
existe un programa activo, no se requiere guardar una copia del mismo en la RAM pues se ejecuta
directamente desde la memoria de programa (ROM).
El usuario de PC est habituado a manejar Megabytes de memoria, pero los diseadores con
microcontroladores trabajan con capacidades de memoria de programa de 512 bytes, 1K, 2K (hasta unos
64K) y de RAM de 20 bytes, 68 bytes, 512 bytes (hasta unos 4K).
Segn el tipo de memoria de programa que dispongan los microcontroladores, la aplicacin y utilizacin de
los mismos es diferente. Se describen las cinco versiones de memoria no voltil que se pueden encontrar en
los microcontroladores del mercado:
1) ROM con mscara
Es una memoria no voltil de slo lectura cuyo contenido se graba durante la fabricacin del chip.
Mscara viene de la forma cmo se fabrican los circuitos integrados. Estos se fabrican en obleas que
contienen varias decenas de chips. Estas obleas se obtienen a partir de procesos fotoqumicos, donde se
impregnan capas de silicio y oxido de silicio, y segn convenga, se erosionan al exponerlos a la luz.
118
Como no todos los puntos han de ser erosionados, se sita entre la luz y la oblea una mscara con
agujeros, de manera que donde deba incidir la luz, esta pasar. Con varios procesos similares pero ms
complicados se consigue fabricar los transistores y diodos que componen un circuito integrado.
El elevado coste del diseo de la mscara slo hace aconsejable el empleo de los microcontroladores con
este tipo de memoria cuando se precisan cantidades superiores a varios miles de unidades.
2) OTP
El microcontrolador contiene una memoria no voltil de slo lectura programable una sola vez por
el usuario. (OTP - One Time Programmable). Es el usuario quien puede escribir el programa en el
chip mediante un sencillo grabador controlado por un programa desde un PC. La versin OTP es
recomendable cuando es muy corto el ciclo de diseo del producto, o bien, en la construccin de
prototipos y series muy pequeas.
Tanto en este tipo de memoria como en la EPROM, se suele usar la encriptacin mediante fusibles
para proteger el cdigo contenido.
3) EPROM
Los microcontroladores que disponen de memoria EPROM (Erasable Programmable Read OnIy
Memory) pueden borrarse y grabarse muchas veces. La grabacin se realiza, como en el caso de los
OTP, con un grabador gobernado desde un PC. Si, posteriormente, se desea borrar el contenido,
disponen de una ventana de cristal en su superficie por la que se somete a la EPROM a rayos ultra
violeta durante varios minutos. Las cpsulas son de material cermico y son ms caros que los
microcontroladores con memoria OTP que estn hechos con material plstico. Hoy da se utilizan
poco, siendo sustituidas por memorias EEPROM o Flash.
4) EEPROM
Se trata de memorias de slo lectura, programables y borrables elctricamente EEPROM (Electrical
Erasable Programmable Read OnIy Memory). Tanto la programacin como el borrado, se realizan
elctricamente desde el propio grabador y bajo el control programado de un PC. Es muy cmoda y
rpida la operacin de grabado y la de borrado. No disponen de ventana de cristal en la superficie.
Los microcontroladores dotados de memoria EEPROM una vez instalados en el circuito, pueden
grabarse y borrarse cuantas veces se quiera sin ser retirados de dicho circuito. Para ello se usan
grabadores en circuito que confieren una gran flexibilidad y rapidez a la hora de realizar
modificaciones en el programa de trabajo.
El nmero de veces que puede grabarse y borrarse una memoria EEPROM es finito, por lo que no es
recomendable una reprogramacin continua. Hoy da estn siendo sustituidas por memorias de tipo
Flash.
Se va extendiendo en los fabricantes la tendencia de incluir una pequea zona de memoria EEPROM
en los circuitos programables para guardar y modificar cmodamente una serie de parmetros que
adecuan el dispositivo a las condiciones del entorno.
Este tipo de memoria es relativamente lenta.
5) FLASH
Se trata de una memoria no voltil, de bajo consumo, que se puede escribir y borrar. Funciona como
una ROM y una RAM pero consume menos y es ms pequea.
A diferencia de la ROM, la memoria FLASH es programable en el circuito. Es ms rpida y de mayor
densidad que la EEPROM.
La alternativa FLASH est recomendada frente a la EEPROM cuando se precisa gran cantidad de
memoria de programa no voltil. Es ms veloz y tolera ms ciclos de escritura/borrado. Son idneas
para la enseanza y la Ingeniera de diseo.
Las memorias EEPROM y FLASH son muy tiles al permitir que los microcontroladores que las
119
incorporan puedan ser reprogramados "en circuito", es decir, sin tener que sacar el circuito integrado
de la tarjeta. As, un dispositivo con este tipo de memoria incorporado al control del motor de un
automvil permite que pueda modificarse el programa durante la rutina de mantenimiento peridico,
compensando los desgastes y otros factores tales como la compresin, la instalacin de nuevas piezas,
etc. La reprogramacin del microcontrolador puede convertirse en una labor rutinaria dentro de la
puesta a punto.
Puertos de Entrada y Salida
La principal utilidad de los terminales de conexin (pines) que posee la cpsula que contiene un
microcontrolador es soportar las lneas de E/S que comunican al computador interno con los perifricos
exteriores y segn los controladores de perifricos que posea cada modelo de microcontrolador, se destinan a
proporcionar el soporte a las seales de entrada, salida y control.
Todos los microcontroladores destinan algunas de sus pines a soportar lneas de E/S de tipo digital, esto es,
todo o nada.
Por lo general, estas lneas se agrupan de ocho en ocho formando Puertos.
Las lneas digitales de los Puertos pueden configurarse como Entrada o como Salida cargando un 1 un 0
en el bit correspondiente de un registro destinado a su configuracin.
Reloj principal
Todos los microcontroladores disponen de un circuito oscilador que genera una onda cuadrada de alta
frecuencia, que configura los impulsos de reloj usados en la sincronizacin de todas las operaciones del
sistema. Esta seal del reloj es el motor del sistema y la que hace que el programa y los contadores avancen.
Generalmente, el circuito de reloj est incorporado en el microcontrolador y slo se necesitan unos pocos
componentes exteriores para seleccionar y estabilizar la frecuencia de trabajo. Dichos componentes suelen
consistir en un cristal de cuarzo junto a elementos pasivos o bien un resonador cermico o una red R-C.
Aumentar la frecuencia de reloj supone disminuir el tiempo en que se ejecutan las instrucciones pero lleva
aparejado un incremento del consumo de energa y de calor generado.
Recursos especiales
Cada fabricante oferta numerosas versiones de una arquitectura bsica de microcontrolador. En algunas
ampla las capacidades de las memorias, en otras incorpora nuevos recursos, en otras reduce las prestaciones
al mnimo para aplicaciones muy simples, etc. La labor del diseador es encontrar el modelo mnimo que
satisfaga todos los requerimientos de su aplicacin. De esta forma, minimizar el coste, el hardware y el
software.
Los principales recursos especficos que incorporan los microcontroladores son:
Temporizadores o "Timers".
Perro guardin o "Watchdog".
Proteccin ante fallo de alimentacin o "Brownout".
Estado de reposo o de bajo consumo.
Conversor Analgico/Digital (A/D).
Conversor Digital/Analgico) (D/A).
Comparador analgico.
Modulador de anchura de impulsos o PWM.
Puertos de comunicacin.
Temporizadores o "Timers"
Se emplean para controlar periodos de tiempo (temporizadores) y para llevar la cuenta de acontecimientos
que suceden en el exterior (contadores).
Para la medida de tiempos se carga un registro con el valor adecuado y a continuacin dicho valor se va
incrementando o decrementando al ritmo de los impulsos de reloj o algn mltiplo hasta que se desborde y
llegue a 0, momento en el que se produce un aviso.
120
Cuando se desean contar acontecimientos que se materializan por cambios de nivel o flancos en alguna de los
pines del microcontrolador, el mencionado registro se va incrementando o decrementando al ritmo de dichos
impulsos.
Perro guardin o "Watchdog"
Cuando un ordenador personal se bloquea por un fallo del software u otra causa, se pulsa el botn del reset y
se reinicializa el sistema.
En la mayora de los casos y a diferencia de un ordenador personal, un microcontrolador funciona sin el
control de un supervisor y de forma. El Perro guardin consiste en un temporizador que, cuando se desborda
y pasa por 0, provoca un reset automticamente en el sistema.
Se debe disear el programa de trabajo que controla la tarea de forma que refresque o inicialice al Perro
guardin antes de que provoque el reset. Si falla el programa o se bloquea, el programa no refrescar al Perro
guardin y, al completar su temporizacin, provocar el reset del sistema.
Proteccin ante fallo de alimentacin o "Brownout"
Se trata de un circuito que resetea al microcontrolador cuando el voltaje de alimentacin (VDD) es inferior a
un voltaje mnimo ("brownout"). Mientras el voltaje de alimentacin sea inferior al de brownout el
dispositivo se mantiene reseteado, comenzando a funcionar normalmente cuando sobrepasa dicho valor. Esto
es muy til para evitar datos errneos por transiciones y ruidos en la lnea de alimentacin.
Conversor A/D (CAD)
Los microcontroladores que incorporan un Conversor A/D (Analgico/Digital) pueden procesar seales
analgicas, tan abundantes en las aplicaciones. Suelen disponer de un multiplexor que permite aplicar a la
entrada del CAD diversas seales analgicas desde las patillas del circuito integrado.
Conversor D/A (CDA)
Transforma los datos digitales obtenidos del procesamiento del computador en su correspondiente seal
analgica que saca al exterior por una de las patillas de la cpsula. Existen muchos dispositivos de salida que
trabajan con seales analgicas.
Comparador analgico
Algunos modelos de microcontroladores disponen internamente de un Amplificador Operacional que acta
como comparador entre una seal fija de referencia y otra variable que se aplica por una de las patillas de la
cpsula. La salida del comparador proporciona un nivel lgico 1 0 segn una seal sea mayor o menor que
la otra.
Tambin hay modelos de microcontroladores con un mdulo de tensin de referencia que proporciona
diversas tensiones de referencia que se pueden aplicar en los comparadores.
Modulador de anchura de impulsos o PWM
Son circuitos que proporcionan en su salida impulsos de anchura variable, que se ofrecen al exterior a travs
de las patillas del encapsulado. Resulta til para sistemas de control de potencia, como por ejemplo motores.
Puertos de comunicacin
Con objeto de dotar al microcontrolador de la posibilidad de comunicarse con otros dispositivos externos,
otros buses de microprocesadores, buses de sistemas, buses de redes y poder adaptarlos con otros elementos
bajo otras normas y protocolos. Algunos modelos disponen de recursos que permiten directamente esta tarea,
entre los que destacan:
UART, adaptador de comunicacin serie asncrona.

USART, adaptador de comunicacin serie sncrona y asncrona
Puerto paralelo esclavo para poder conectarse con los buses de otros microprocesadores.
121
USB (Universal Serial Bus), el conocido bus serie para los PC.
Bus I2C, que es un interfaz serie de dos hilos desarrollado por Philips.
Interface SPI, un puerto serie sncrono.
CAN (Controller Area Network), para permitir la adaptacin con redes de conexionado multiplexado
desarrollado conjuntamente por Bosch e Intel para el cableado de dispositivos en automviles. En
EE.UU. se usa el J185O.
TCP/IP, ya existen microcontroladores con un adaptador de comunicacin para este protocolo.
El protocolo de comunicacin Bus CA en automviles, fue diseado para simplificar la circuitera que
supone un bus paralelo de 8 lneas. Este tipo de bus permite librar de la carga que supone una cantidad
ingente de cables en un vehculo.
Microcontroladores en el automvil
En la dcada de los 80 haba unos 5

dispositivos electrnicos instalados en los
automviles.
En la actualidad hay unos 30 en los
automviles de gama media, siendo bastante
superior en los de gama alta, 100 o ms.
Para cada tipo de dispositivo se necesita un
microcontrolador.
Microcontroladores en un automvil:
Control del motor
Consumo, gases de escape, etc.
Climatizacin
122
Climatizacin
Seguridad (Airbag)
Control de frenado (ABS)
Instrumentacin
Control de velocidad
Sistemas de seguridad
Antirrobo
Mantenimiento
Sistema de navegacin
Control luces
Ordenador de viaje, reproductor multimedia, etc.
Los componentes electrnicos y el software suponen en torno al 20% del costo total de un automvil, hasta
llegar al 50% en los vehculos hbridos. En este costo estn incluidos:
Diferencia de lenguajes utilizados en los fabricantes, subcontratistas y terceras partes.
Un software para gestionar cada controlador del automvil:
Controlar cantidad de combustible inyectado.
Control de frenos.
Manejo de airbags.
Control multimedia, etc
En los sistemas electrnicos es fundamental que estos trabajen en tiempo real de forma rigurosa, ya
que de ellos depende la seguridad de los ocupantes del vehculo.
Consorcio germano-francs creado en el 1993 por la unin de las

empresas alemanas BMW, Bosch, DaimlerChrysler, Opel y
Siemens entre otros (en el proyecto 'Open Systems and the
Corresponding Interfaces for Automotive Electronics') y el
consorcio francs formado por Renault y PSA Peugeot Citron (en
el proyecto llamado 'Vehicle Distributed eXecutive').
Actualmente controla el 70 % del mercado de sistemas operativos
para automocin.
OSEK-VDX
Diseado para requerir un mnimo de recursos de hardware y funciona incluso con microprocesadores de 8
bits.
Este sistema constituye la base para permitir la integracin de mdulos de software realizados por diferentes
fabricantes, lo que permite la portabilidad de los mismos.
Tiene como principales finalidades:
Conseguir un ahorro en costes y tiempo de desarrollo.
Aunar el control de todos los dispositivos electrnicos bajo un mismo software.
123
JASPAR (Japan Automotive Software Platform Architecture)

Prototipo del software de Toyota
A principios de 2007 TOYOTA comunica la
intencin de desarrollar un software nico.
JASPAR (Japan Automotive Software Platform
Architecture):
Architecture)
nace impulsada por el gobierno japons y
rene a diez compaas japonesas de
automviles e informtica como Toyota,
Nissan, Honda, Denso y Toshiba entre otros.
Consiste en desarrollar un sistema operativo
propio para vehculos que incluye mdulos
especficos para cada uno de los modelos,
que son gobernados por un sistema operativo
central comn.
JASPAR
Componentes que deber controlar el SO.
Partes implicadas en el proyecto
124
Microsoft
Desde 1995, Microsoft apunta al mercado automotriz con una unidad especial, Automotive Business Unit,
para proporcionar tecnologa diseada para la informacin avanzada dentro del coche, sistemas de
navegacin y entretenimiento.
Las principales empresas americanas (Microsoft e IBM) trabajan en sistemas operativos propios para la
industria de la automocin, no slo para el control del vehculo, sino de todos los dispositivos de
comunicacin que integran los automviles de nueva generacin dotados de GPS, dispositivos mviles,
reproductores multimedia, etc.
Microsoft y Fiat hicieron reciente el lanzamiento global de Fiat 500, concretada en un sistema denominado
"Blue&Me", que permite la conexin y la integracin de una gama de dispositivos de almacenamiento
masivo y telfonos mviles.
En la ltima feria tecnolgica CES (celebrada en las Vegas), el fabricante de automviles Ford y Microsoft
presentaron un nuevo sistema de comunicaciones y entretenimiento para vehculos denominado 'Sync'.
Sync
Desarrollado por Microsoft y Ford.
Consiste en un conjunto de funcionalidades para las
comunicaciones y el entretenimiento en el automvil.
Incluye las siguientes funcionalidades:

Llamadas telefnicas manos libres: pulsando el botn de telfono en el volante y diciendo su
nombre.
Conexiones continuas: no es necesario cortar la llamada si entramos en el coche, pulsando el botn
telfono se realiza la conexin Bluetooth.
Lectura de mensajes (SMS, mail): Sync convierte el texto a voz y lee el mensaje, proporcionando
adems 20 respuestas predefinidas. Esto es lo nico que echo yo de menos a mi sistema manos libres.
Servicios avanzados de llamada: identificador de llamada, llamada en espera, conferencia, registro de
llamadas, lista de contactos, estado de la cobertura y batera, se pueden consultar en el display del
coche.
Msica activada por voz: podemos pedir por voz msica rock, una pista en concreto o un artista, de
los que tengamos disponibles en el reproductor conectado (iPod, Zune, etc).
Tonos de llamada personalizados, incluso para cada nmero.
Multilenguaje: Sync habla ingls, francs y espaol.
En la actualidad, las marcas protegen celosamente sus electrnicas por motivos competitivos y de
seguridad, lo que acarrea enormes dificultades para los talleres y para el desarrollo de piezas y
productos compatibles.
125
Compuertas SCHMITT- TRIGGER

Este tipo de compuertas se utiliza para convertir seales imperfectas, lentas o con ruido en seales digitales
bien definidas. Realizan las mismas funciones lgicas de las compuertas comunes pero poseen ciertas
caractersticas especiales.
Por su naturaleza binaria, los circuitos digitales operan eficientemente cuando son manejados por seales de
entrada perfectamente cuadrada.
Si una entrada, debido a a lentitud de la seal aplicada, permanece algn tiempo indecisa entre los niveles
Alto y Bajo vlidos, se corre el riesgo de que el circuito se torne inestable y genere seales de salida falsas.
Lo mismo puede ocurrir si la seal de entrada no es una onda cuadrada o tiene ruido.
Para solucionar estos inconvenientes se recurre a las compuertas Schmitt-Trigger.
Las compuertas Schmitt-Trigger funcionan como las compuertas comunes, pero poseen una propiedad
llamada Histresis que las hace inmunes al ruido y les permite operar con seales digitales no ideales.
Estas compuertas entregan siempre una onda cuadrada a su salida, sin importar la forma de onda de la seal
de entrada.
La caracterstica de Histresis significa que estos dispositivos solo responden cuando los voltajes de la seal
aplicada a sus entradas superan valores lmites preestablecidos. Estos valores lmites son denominados
Umbrales.
Funcionamiento de un inversor Schmitt-Trigger - (Figura 112)
Figura 112
A medida que la seal de entrada aumenta su nivel desde 0V, la seal de salida permanece constante en nivel
lgico Alto (1 lgico). Cuando la seal de entrada supera ligeramente el valor de tensin VTH, la seal de
salida cambia a nivel lgico Bajo (0 lgico). (Figura XX)
La seal de entrada alcanzar su nivel mximo y luego comenzar a decrecer. Cuando su nivel disminuya
ligeramente por debajo de la tensin lmite VTL, la seal de salida cambia su estado a nivel lgico Alto (1
lgico).
Observe que los cambios de estado de la salida del inversor Schmitt-Trigger, no se producen para el mismo
nivel de tensin de la seal de entrada. La diferencia de tensiones para los niveles lmites VTH y VTL es
denominado Voltaje de Histresis.
Una aplicacin de estos dispositivos en el automvil es la conformacin de las seales provenientes
de los sensores inductivos de velocidad de giro de cigeal y PMS, de posicin del rbol de levas, de
velocidad de giro de ruedas. Estos sensores generan seales de corriente alternada cuasi sinusoidal.
(Figura 113)
126
Figura 113
Conversor Analgico/Digital (A/D)

Varios de los sensores que informan a la Unidad Electrnica de
Control de Motor (ECU), generan una seal analgica que
consiste en una tensin de C.C. variable. Este tipo de informacin
no puede ser interpretada por el sistema digital de la ECU, por lo
que deben ser convertidos a palabras digitales binarias (sucesin
de 0s y 1s organizados de acuerdo a un cdigo determinado).
Esta funcin es cumplida por Conversores A/D. Estos
Conversores pueden ser externos al circuito integrado del
microcontrolador que procesa la informacin o pueden estar
contenidos en el mismo microcontrolador.
En las Figuras 114 y 115 se ha tomado como ejemplo la seal que genera un sensor de posicin de mariposa
(TPS), la conversin digital a binario de 8 dgitos del nivel de tensin que genera para dos posiciones
distintas de dicho sensor.
Tambin se muestra la reconversin del binario obtenido a seal analgica por medio de un conversor
Digital/Analgico (DAC), para que se pueda apreciar la exactitud de todo el proceso.
Figura 114
127
Figura 115
En el ejemplo anterior vemos que el TPS est conectado entre masa (0V) y una tensin de referencia de +5V.
Cul ser la resolucin de la informacin que brinda, al recorrer su cursor la pista de un extremo a otro?
Con una palabra binaria de 8 dgitos se puede lograr 256 combinaciones diferentes:
Decimal => 0 => Binario 00000000
al
Decimal => 255 => Binario 11111111
Teniendo una Tensin de Referencia de 5Volt la resolucin es:
5V 256 = 0,01953V = 19,53mV
Esto indica que cada 19,53mV de variacin de la tensin de informacin (en ms o en menos) que
entra al conversor A/D, este producir el cambio de un dgito en su salida.
Por ejemplo:
-Cuando la salida del TPS es 1,494V (Figura 114), la salida del conversor es en binario:
01001100 => decimal 76
-Si el cursor cambia de posicin y su salida es 1,5135V (1,494V + 0,01953V), la salida del conversor en
binario ser:
01001101 => decimal 77
-Si el cursor cambia de posicin y su salida es 1,474 (1,494V - 0,01953V), la salida del conversor en binario
ser:
01001011 => decimal 75
El tiempo de conversin empleado por un conversor A/D, puede ser aproximadamente 12s. (micro
segundos)
En las pginas siguientes se incluye una tabla que contiene las 256 informaciones posibles que brinda
un conversor A/D para una tensin analgica que vare entre 0V y +5V.
128
129
130
131
Resumen sobre un trabajo publicado en Internet por: Hanna Abdelfatah

Escuela Tcnica Superior de Ingenieros de Telecomunicacin - ULPGC
- MCUS E
LA I DUSTRIA DEL AUTOMVIL
1. Introduccin
El objetivo de este trabajo es el presentar algunas de las familias de microprocesadores y microcontroladores
que se usan en los automviles hoy en da. Tambin se va a hacer mencin a los principales fabricantes
relacionando cada familia de MCUs y MPUs con su correspondiente marca. El trabajo se ha enfocado
bsicamente en estos microprocesadores y microcontroladores y sus aplicaciones dejando un poco al margen
la parte mecnica de la industria automotriz.
En la ltima dcada se ha producido un incremento considerable en el uso de los microprocesadores y
microcontroladores en la industria del automvil. La razn de este incremento es la demanda del consumidor
de sistemas de seguridad mejores y reforzados, sistemas de entretenimiento, funciones de comodidad
incorporadas al automvil y la preocupacin por el cumplimiento de las leyes de control de emisiones.
2. Fabricantes y productos
2.1 RE ESAS
Este fabricante ofrece soluciones de microcontroladores para diferentes aplicaciones en la industria del
automvil. Los campos para los que trabaja son los siguientes:
Tren de potencia y chasis, seguridad pasiva, seguridad activa, control de mantenimiento de direccin, tablero,
cuerpo del coche y confort.
El presente escrito se centra principalmente en los microcontroladores usados en el tren de potencia y chasis.
2.1.1 Tren de potencia y chasis:
La demanda de sistemas de control de alta precisin para el tren de potencia est creciendo en respuesta al
incremento de estrictas leyes de regulacin de emisiones y a la necesidad de aumentar la eficiencia en el
consumo de carburante. Tambin como respuesta a la tendencia en la industria del automvil hacia la
estandarizacin y los esfuerzos en un control de las cooperativas estn aumentando la demanda de un mayor
rendimiento de los MCUs.
RENESAS ofrece adems de la ya establecida serie de MCUs SH705x, diseada para aplicaciones de tren de
potencia, una nueva lnea de microrcontroladores elaborada para el core SH-2A1 transreceptores que siguen
el protocolo CAN.2
Para tren de potencia y chasis RENESAS facilita las siguientes soluciones: sistemas para motor de gasolina,
sistemas para motor diesel, sistemas de control de transmisin, sistemas para vehculos hbridos, direccin
asistida electrnica, freno por cable/FlexRay y direccin por cable.
Figura 1. Mapa de familias de MCUs para tren de potencia en RENESAS:

En la figura 1 se puede observar el mapa de familias de MCUs que se utilizan en Renesas para el tren de
potencias. A continuacin se explican los detalles ms importantes de cada una de ellas.
2.1.1.1 Familia SH705x:
La familia SH705x de microcontroladores de 32 bits est dedicada ntegramente a los sistemas de gestin del
motor. Incorpora perifricos especficos para aplicaciones de tren de potencia y ofrecen la memoria flash
empotrada ms grande y rpida disponible actualmente. La componen los microcontroladores SH7055,
SH7059 y SH7058SC.
2.1.1.1.1 MCU SH7055:
El MCU SH7055 es un microcomputador de un solo chip RISC que contiene como ncleo una CPU RISC de
RENESAS e incluye tambin funciones de perifricos necesarias para la configuracin del sistema.
La CPU del SH7055 contiene un set de instrucciones RISC, con las instrucciones bsicas ejecutadas en un
ciclo del reloj del sistema, para una mayor velocidad de ejecucin de instrucciones. Emplea una
configuracin interna de 32 bits, y ofrece mayor rendimiento en el procesamiento de datos. Esta CPU hace
posible que se puedan crear sistemas de alto rendimiento y alta funcionalidad a un bajo coste, incluso para
aplicaciones que requieren alta velocidad como el control en tiempo real, lo cual no sera realizable con
microcomputadoras convencionales.
El SH7055 est tambin equipado con funciones de perifricos on-chip para la configuracin del sistema,
incluyendo una unidad de coma flotante (FPU), una RAM y ROM de gran capacidad, un controlador de
acceso directo a memoria(DMAC), temporizadores, un interfaz serie de comunicacin (SCI), un controlador
de redes de rea de RENESAS (HCAN), un conversor D/A, un controlador de interrupciones y puertos de
entrada/salida.
Adems, un acceso externo a las funciones de soporte de la memoria permite la conexin directa entre la
ROM y la SRAM haciendo que los costes se vean considerablemente reducidos.
El SH7055 es una versin F-ZTAT( Flexible Zero Turn-Around Time) con una memoria flash en su ROM
on-chip. Los programas de la memoria flash pueden ser escritos con un programador que soporte la
programacin SH7055, y la memoria flash puede ser programada y borrada por software.
Esto permite la portabilidad al usuario pudiendo reprogramar el chip sobre una placa.
Caractersticas Principales:
Un chip RISC de alto rendimiento con un ncleo SH-2E o 52 MIPS/40 MHz/3.3 V
Operaciones de multiplicacin/acumulacin de alta velocidad. o Multiplicador de 32 bits interno
Unidad de coma flotante single precisin interna
Memoria flash de gran capacidad con auto alimentacin y una RAM de gran capacidad
Operaciones de escritura y borrado permitidas con la fuente de alimentacin interna
512 kB Flash ROM/32 kB RAM
Aplicaciones principales:
Control del motor del automvil, AF, equipos industriales, terminales de comunicacin, y fotocopiadoras en
color.
2.1.1.1.2 MCUs SH7059 y SH7058SC:
Al igual que el anterior microcontrolador el SH7058S y el SH7059 estn formados por un chip de un solo
RISC de 32 bits que integra una CPU RISC con ncleo SH-2E y que contiene instrucciones de perifricos
para la configuracin del sistema.
El SH7058S y el SH7059 son completamente compatibles con el SH7058. La diferencia entre ambos en
cuanto a bloques que los conforman es que el controlador de redes de rea en este caso es la versin 2 del que
se usaba en el SH7058.
Caractersticas Principales:
Un chip RISC de alto rendimiento con un ncleo SH-2E o 104 MIPS/80 MHz/3.3 V(I/O: 5V)
Operaciones de multiplicacin/acumulacin de alta velocidad.
Multiplicador de 32 bits interno
Unidad de coma flotante single precisin interna
Memoria flash de gran capacidad con auto alimentacin y una RAM de gran capacidad
Operaciones de escritura y borrado permitidas con la fuente de alimentacin interna
1 MB Flash ROM/48 kB RAMSH7058SC
1.5MB Flash ROM/80 kB RAMSH7059)
Control del motor del automvil, AF, equipos industriales, terminales de comunicacin, y fotocopiadoras en
color.
2.1.1.2 Familia SH725xx:
Esta familia de microcontroladores est diseada principalmente para motores de gama alta y media. An se
encuentra en fase de desarrollo.
2.1.1.2.1 SH72544R:
Este microcontrolador de 32 bits formado por un solo chip RISC contiene una CPU con ncleo basado en el
SH-2A de RENESAS.
Caractersticas principales
CPU de alto rendimiento que opera a 200MHz
Set de funciones de perifricos diseadas para sistemas de transmisin y control del motor.
Logra alcanzar las 400 MIPS(Millones de instrucciones por segundo)

Memoria flash de 2.5Mbytes on-chip.
Incorpora una cach que necesita baja alimentacin que optimiza el uso de la memoria flash.
Para almacenamiento de datos tiene 128 Kbytes de memoria flash lo que permite no tener que usar una
EEPROM externa.
Compatibilidad con el software ya existente
Aplicaciones tpicas
Sistemas de automocin: Control del tren de potencia, incluyendo motor y sistemas de transmisin.
2.1.1.2.2 SH72531:
El SH72531 est fabricado en torno al mismo ncleo de CPU de alto rendimiento de 32 bits (SH-2A) que
usaba su predecesor, el SH752544R.
CPU de alto rendimiento que opera a 120 MHz
Dos fuentes de alimentacin: 3.3 V/5 V
Set de funciones de perifricos diseadas para sistemas de transmisin y control del motor.
Logra alcanzar las 240 MIPS(Millones de instrucciones por segundo)
Memoria flash de alta velocidad de 1.5 Mbytes on-chip.
Incorpora una cach que necesita baja alimentacin que optimiza el uso de la memoria flash.
Para almacenamiento de datos tiene 32 Kbytes de memoria flash lo que permite no tener que usar una
EEPROM externa.
Compatibilidad con el software ya existente.
Aplicaciones tpicas
Sistemas de automocin: Control del tren de potencia, incluyendo motor y sistemas de transmisin.
2.1.1.3 GRUPO 32186:
El grupo 32186 es un microcontrolador RISC de 32 bits de un solo chip con una memoria flash interna.
Incorpora una FPU single precisin y una amplia variedad de funciones para perifricos.
CPU: ncleo M32R-FPU3 (Set de instrucciones de la familia M32R y una FPU single precisin para
manipulacin de bits )
Estructura pipeline con 6 niveles
Instruction set: 100 instrucciones/ 6 modos de direccionamiento
Formato de instrucciones: longitud de 16 bit/32-bit
Multiplicador interno (instrucciones de funciones DSP)
Mnimo tiempo de ejecucin de instrucciones: 12.5ns (con una frecuencia de reloj de 80MHz)
Memoria flash interna
Memoria RAM interna
Aplicaciones tpicas
Control de equipamiento del automvil (Motor, ABS, AT, cmara CCD, cmara CMOS y aplicaciones de
deteccin radar), sistemas de control de equipamiento industrial, etc.
2.1.1.4 GRUPO 32176:

El grupo 32176 es un microcomputador RISC de 32 bits de un solo chip con una memoria flash interna que
fue desarrollado para aplicaciones que incluyen industria general y los equipos del hogar. Incorpora una FPU
single precisin y una amplia variedad de funciones para perifricos.
CPU: ncleo M32R-FPU (Set de instrucciones de la familia M32R y una FPU single precisin para
manipulacin de bits )
Estructura pipeline con 5 niveles
16 registros de propsito general
Formato de instrucciones: longitud de 16 bit/32-bit
Acumulador de 56 bits en las sumas de los productos calculados en el multiplicador (instrucciones de
funciones DSP)
Programa de arranque en la memoria flash
Memoria flash interna
Memoria RAM interna
Control de equipamiento del automvil (Motor, ABS,AT,cmara CCD, cmara CMOS y aplicaciones de
deteccin radar), sistemas de control de equipamiento industrial, etc.
2.2 FREESCALE
Freescale ofrece diferentes soluciones en microcontroladores para la industria del automvil. Las familias de
microcontroladores que aporta son las siguientes: MPC56xx, MPC55xx, MPC51xx y MPC52xx, S12 y S12x
y los microcontroladores de 8 bits a los que no se har mencin en este trabajo.
2.2.1 Familia MPC56xx y MPC55xx:
La familia de microcontroladores de 32 bits MPC56xx fabricados usando la tecnologa de Power
Arquitecture 4, ha sido diseada para aplicaciones de gestin del motor. Esta familia al igual que la
MPC55xx ofrece significativos beneficios a los diseadores de automviles:
Compatibilidad software y hardware para gamas baja, media y alta.
Escalabilidad hacia diferentes versiones y caractersticas del producto.
Experiencia de flash empotrada en tecnologa de puerta flotante de alta densidad.
Eficiencia sin igual de procesamiento paralelo en conjuncin con sofisticados perifricos que aprovechan
las herramientas de software de Power Arquitecture y software de ecosistema.
Diseados para adaptarse a las presentes y futuras leyes de regulacin de emisiones.
2.2.2 Familias MPC51xx y MPC52xx:
Las familias de microprocesadores de 32 bits MPC51xx y MPC52xx estn diseadas para unidades de
control telemticas y sistemas de seguridad y vigilancia.
Las caractersticas principales de la familia MPC51xx son las siguientes:
Ncleo e300 (de Power Arquitecture)
Reloj de 400 MHz como mximo y 760 MIPS como mximo
Cach de 32 Kbytes
FPU de doble precisin
MMU(unidad de manejo de memoria) para datos e instrucciones
Motor de grficos PowerVR MBX

Interfaz PCI 2.3
12 PSCs (Controladores serie programables)
Figura 6. Diagrama de bloques del MPC5121e
Las caractersticas principales de la familia MPC52xx son las siguientes:

Ncleo e300 (de Power Arquitecture)
Reloj de 400 MHz como mximo y 760 MIPS como mximo
Cach de instrucciones de 16 KB
Cach de datos de 16 KB
Controlador de memoria DDR
MMU(unidad de manejo de memoria) para datos e instrucciones
Interfaz PCI 2.2
6 PSCs (Controladores serie programables)
Figura 7. Diagrama de bloques del MPC5200B
2.2.3 Familias S12 y S12X:

Freescale S12 and S12X MCUs provide high-performance 16-bit control for automotive and industrial
applications. The S12X MCUs feature the innovative XGATE module, designed specifically to handle
interrupt events without CPU intervention. As a result, the S12X controller has the high-performance
capabilities you would normally expect of a 32-bit controller.
Las familias de microcontroladores de 16 bits S12 y S12X ofrecen control de alto rendimiento para
aplicaciones de la industria del automvil. Los microcontroladores S12X incorporan el novedoso mdulo
XGATE, diseado especficamente para tratar las interrupciones sin la intervencin de la CPU. Como
resultado, un controlador S12X tiene la misma capacidad de mayor rendimiento que se pueden esperar de un
microcontrolador de 32-bits. La familia S12 est enfocada principalmente a la instrumentacin del automvil
mientras que la familia S12X ha sido pensada ms bien para el control del consumo del automvil.
Algunos ejemplos de microcontroladores de esta familia son el S12A, EL S12HZ y el S12XE. Sus
principales caractersticas se enumeran a continuacin:
Tabla 1. Caractersticas familias S12 y S12X
2.3 ST Microelectronics
ST ofrece una gama de microcontroladores para aplicaciones de automocin de 8, 16 y 32 bits. Este
fabricante abarca en la industria del automvil aplicaciones de informacin para el conductor y
entretenimiento, coches hbridos y soluciones para los mismos, tren de potencia y de transmisin de los
vehculos, seguridad y chasis y tronco del coche.
Las familias de microcontroladores para automocin se clasifican segn el nmero de bits teniendo en los
MCUs de 8 bits las familias STM8A, ST7, ST6 y ST9. Como familia de 16 bits ST ofrece la ST10 y para 32
bits existen las familias SPC56 y ST30. A continuacin se van a dar los detalles principales algunas de las
familias antes mencionadas:
2.3.1 Familia STM8A:
ST Microelectronics introdujo la nueva familia de microcontroladores STM8A de 8 bits con memoria Flash
dedicados a necesidades especficas en las aplicaciones de automocin. Ofrecen una EEPROM para datos, y
software y pins de salida de compatibilidad para una capacidad de memoria de 8Kbytes hasta 256Kbytes y de
24 a 128 pins. Todos los dispositivos operan de 3 a 5.5 V. Estos microcontroladores son particularmente
adecuados para aplicaciones que requieren almacenamiento de datos de forma no voltil sino que
permanente. El ncleo STM8 que incorporan es tan eficiente que permite la mxima velocidad de ejecucin
incluso a bajas frecuencias de reloj de la CPU. Esta familia es una solucin econmica y buena en el
creciente mercado de aplicaciones de 8 bit en automocin.
2.3.2 Familia SPC56xx:

La familia SPC56 de microcontroladores de 32 bits se dise tomando como base la tecnologa Power
Arquitecture y la tecnologa empotrada flash de ST de 90nm. El ncleo usado es el e200 o ncleos
compatibles con el mismo con un set de perifricos que est optimizado para llevar a cabo aplicaciones
eficientes en gestin del motor, chasis del coche, seguridad, cuerpo del coche y panel de instrumentos. El
rango de frecuencias de trabajo va entre 30 y 300 MHz, existen diferentes mdulos internos como DSPs,
MMUs (unidades de manejo de memoria) y FPUs. Todos los microcontroladores de esta familia han sido
diseados para AUTOSTAR (Automotive Open System Architecture).
2.3.3 Familia ST9
La serie ST9 es una familia de microcontroladores de 8 bits de alto rendimiento que ofrecen un uso de
memoria eficiente, ejecucin programada, soporte para datos a altas velocidades, flexibilidad en entradas y
salidas y son fcilmente escalables.
Esta serie consta de una memoria flash con caractersticas de EEPROM, un concepto patentado por ST
Microelectronics, que elimina la necesidad de una memoria EEPROM externa de datos.
Caractersticas principales:
Ncleo o Ncleo orientado a registros de 8/16 bits.
224 registros de propsito general.
Memorias
Memoria Flash de 256 Kbytes
RAM de 8 Kbytes.
EEPROM de 1 Kbyte emulada por software
Reloj y suministro de energa
Suministro de energa entre: 4.5/5.5 V
Frecuencia de reloj de 24 Mhz.
80 puertos de entrada/salida totalmente programables.
2.4 Infineon
Infineon tiene una gama de microcontroladores diseados para la industria del automvil que cubren las
siguientes aplicaciones: cuerpo del coche y comodidad, tren de potencia, seguridad, GPS, coches hbridos,
coches de gama muy alta y camiones y vehculos destinados a la agricultura.
Las familias de microcontroladores de 32 bits para automocin que ofrece son: XC2200 (tambin para 16
bits) XC2700 y XC2300. Las familia de microcontroladores de 8 bits para automocin que ofrece es XC800
A continuacin se enumeran las caractersticas principales para cada una de ellas:
Las familias de MCUs XC2200, XC2700 y XC2300 son subfamilias de la familia escalable XC2200 y son
las series de la misma que se ofrecen para la industria del automvil.
2.4.1 Familia XC2700:
Esta familia de microprocesadores ha sido diseada para el tren de potencia de los automviles. Est
conformada por MCUs de 32 bits y permitir hacer sistemas muy efectivos para el control del motor
orientados a ciclomotores.
Esta familia est basada principalmente en el ncleo C166SV2 con una frecuencia de reloj de 100 MHz.
Integra perifricos clave como memoria, regulador de voltaje e interfaz para reducir el coste del sistema.
Adems todo el software desarrollado para los controladores C166 puede ser fcilmente reutilizado en esta
familia.
La memoria flash va de 128 a 1600 Kbytes.
La memoria RAM va de 16 a 138 Kbytes.
Los interfaces serie pueden ser de 4 a 8.
Esta familia ha sido diseada aplicaciones de seguridad en el automvil tales como el airbag o direccin
asistida. Sus microcontroladores son de 32 bits con un amplio set de perifricos que ayudan al rendimiento
del sistema y con vistas a sistemas de seguridad futuros.
Esta familia ha sido pensada para aplicaciones de interior del automvil y puertas de enlace. Est diseada
con la tecnologa de 130 nm de Infineon y ofrece un aumento del rendimiento a un precio competitivo. El
hardware est diseado y elaborado de forma independiente al desarrollo del software. Soporta aplicaciones
para puertas de enlace de tamao pequeo y medio integradas en controladores internos.
2.4.4 Familia XC800 A:
Diseada para aplicaciones del tablero de mandos del automvil, de seguridad y de tren de potencia.
2.5 FUJITSU
Las familias de microprocesadores que ofrece Fujitsu para la automocin se presentan a continuacin segn su
aplicacin:
2.5.1 Familia F2MC-16FX:

Combina las ventajas de las arquitecturas de 32 y 16 bits ya que tiene de la arquitectura de 16 bits el cdigo
C y sus beneficios en eficiencia y de la de 32 bits tiene el pipeline de instrucciones, algo muy usual en
aplicaciones RISC. Las instrucciones terminan en menor tiempo con un consumo menor de potencia.
Reloj de 56 MHz.
Suministro de energa de 3/5.5 V.
Funciones de seguridad para la memoria flash.
2.5.2 Familia MB91460:
Basada en la familia FR (32 bits) es sucesora de la serie MB91360G.
Ncleo FR70 que opera a 700 MHz.
Flash empotrada de 2Mbytes con sectores de 64 y 48 Kbytes.
Arquitectura cach para optimizar el acceso a la memoria flash.

Volumen Vi Electrónica Digital

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Volumen Vi Electrónica Digital

Uploaded by

Copyright:

Available Formats

Jorge Alberto Garbero

ELECTR ICA DIGITAL

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

Coma o Punto decimal

O como un nmero entero y una fraccin decimal:

Con un dgito binario solo se pueden lograr dos combinaciones, 0 o 1.

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

Con dos dgitos binarios se pueden lograr cuatro combinaciones:

TABLA DE CO VERSI DECIMAL A BI ARIO DE 8 DGITOS

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

Como se distingue si un nmero est expresado en binario o en decimal

Tambin es posible resolverlo, escribiendo para cada dgito = 1 del

JORGE A. GARBERO INGENIERIA ELECTRONICA

Si el nmero binario es fraccionario, se resuelve siguiendo el mismo mtodo que el empleado

Conversin de decimal a binario

SUMA DE MEROS BI ARIOS

Suma de dos nmeros binarios

JORGE A. GARBERO INGENIERIA ELECTRONICA

RESTA DE MEROS BI ARIOS

JORGE A. GARBERO INGENIERIA ELECTRONICA

Por ejemplo veamos la resta en binario de los nmeros decimales 26 5 = 21

11011001 => Decimal 217

-------00101110 => Decimal

1001 1001 1101

Ejemplos de resta de dos nmeros binarios utilizando el complemento a dos:

JORGE A. GARBERO INGENIERIA ELECTRONICA

el complemento a dos de 00010111 es 11101001

Despreciando el bit que se desborda por la izquierda, se llega al resultado correcto:

DIVISI DE MEROS BI ARIOS

JORGE A. GARBERO INGENIERIA ELECTRONICA

Otro ejemplo =>

JORGE A. GARBERO INGENIERIA ELECTRONICA

Conversin de un nmero expresado en cdigo BCD a Decimal

Suma de nmeros expresados en BCD

JORGE A. GARBERO INGENIERIA ELECTRONICA

Ejemplos donde la suma de los 4 bits es menor o igual a 9:

El Cdigo Octal es un cdigo de 3 bits, se utiliza para representar los

JORGE A. GARBERO INGENIERIA ELECTRONICA

El Cdigo Hexadecimal es un cdigo de 4 bits, se utiliza

JORGE A. GARBERO INGENIERIA ELECTRONICA

Las seales elctricas utilizadas en un sistema

JORGE A. GARBERO INGENIERIA ELECTRONICA

Compuerta Lgica A D de dos Entradas

El estado que toma la Salida S de la Compuerta Lgica AND, en funcin de los

JORGE A. GARBERO INGENIERIA ELECTRONICA

El estado que toma la Salida S de la Compuerta Lgica OR, en funcin de los

JORGE A. GARBERO INGENIERIA ELECTRONICA

JORGE A. GARBERO INGENIERIA ELECTRONICA

Circuitos Integrados utilizados:

*Para el ejemplo, de cada circuito integrado se utiliza solo una compuerta, la 1.

JORGE A. GARBERO INGENIERIA ELECTRONICA

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

Observe que la salida de la compuerta AND, S, luego es invertida por la

El pequeo crculo de la Salida S indica que la seal de salida es invertida o negada.

El estado que toma la Salida S de la Compuerta Lgica NAND, en funcin de los

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

Comparando los resultados arrojados por las Tablas de

Observe que la salida de la compuerta OR, S, luego es invertida por la

JORGE A. GARBERO INGENIERIA ELECTRONICA AUTOMOTRIZ

El estado que toma la Salida S de la Compuerta Lgica NOR, en funcin de los

Comparando los resultados arrojados por las Tablas de

Nuevamente he utilizado el programa Constructor Virtual de Circuitos Digitales para mostrar