Professional Documents
Culture Documents
INGENIERA DE EJECUCIN
SEDE VIA DEL MAR
EX UMBRA
IN
SOLEM
ELECTRNICA ANLOGO
DIGITAL
PROFESOR:
Sergio Riquelme B.
INDICE
CAPTULO 1
EL AMPLIFICADOR OPERACIONAL (AO)
1.1
CONCEPTOS BASICOS
1.2.
1.3.
GANANCIA DE UN AMPLIFICADOR
1.4.
CARACTERISTICAS DE UN AMPLIFICADOR
1.5.
1.6.
1.7.
EJERCICIOS RESUELTOS
1.8.
EJERCICIOS PROPUESTOS
1.9.
SLEW-RATE
1.14. SATURACION
1.15
1.16.
EL AMPLIFICADOR INVERSOR
1.26.
EJERCICIOS PROPUESTOS
CAPITULO 2
EL AMPLIFICADOR OPERACIONAL COMO COMPARADOR
2.1.
COMPARADORES
2.2.
2.3.
2.4.
2.5.
CAPITULO 3
DIFERENCIADORES E INTEGRADORES
3.1.
EL DIFERENCIADOR
3.2.
EL DIFERENCIADOR PRACTICO
3.3.
EL INTEGRADOR
3.4.
EL INTEGRADOR PRCTICO
3.5.
INTEGRADORES ESPECIALES
3.6.
EJERCICIOS RESUELTOS
3.7.
EJERCICIOS PROPUESTOS
CAPTULO 4
CONMUTACIN DE TRANSISTORES
4.1.
CAPTULO 5
TRANSISTORES DE EFECTO DE CAMPO
5.1.
INTRODUCCIN
5.2.
5.3.
5.4.
DISPOSITIVOS DC CANAL-P
5.5.
SMBOLOS
5.6.
RESUMEN
5.7.
CARACTERSTICAS DE TRANSFFRENCIA
5.8.
5.9.
INSTRUMENTACIN
INTRODUCCIN
6.2.
COMPARADORES ANALGICOS
6.3.
6.4.
6.5.
Tabla 1.1.
Fabricantes de AO
Tabla 5.1.
Tabla 6.1.
Tabla 6.2.
INDICE DE FIGURAS
Figura 1.1.
Figura 1.2.
Figura 1.3.
Figura 1.4.
Figura 1.5.
Amplificador Genrico
Figura 1.6.
Figura 1.7.
Figura 1.8.
Figura 1.9.
El AO sin realimentacin.
Figura 1.10.
Figura 1.11.
Figura 1.12.
Figura 1.13.
Figura 1.14.
Figura 1.15.
Zonas de saturacin.
Figura 1.16.
Figura 1.17.
Figura 1.18.
Ganancia de tensin.
Figura 1.19.
Red de retardo.
Figura 1.20.
Respuesta en frecuencia.
Figura 1.21.
Figura 1.22.
Figura 1.23.
Tiempo de respuesta.
Figura 1.24.
El amplificador inversor.
Figura 1.25.
El amplificador no inversor
Figura 1.26.
Figura 1.27.
Equilibrado externo.
Figura 1.28.
Figura 1.29.
Figura 1.30.
Figura 1.31.
Figura 1.32.
Figura 1.33.
Figura 1.34.
El Amplificador diferencial.
Figura 1.35.
Figura 1.36.
Amplificador de CA.
Figura 1.37.
Distribucin de corrientes.
Figura 1.38.
Figura 2.1.
Figura 2.2.
Figura 2.3.
Figura 2.4.
Figura 2.5.
El amplificador diferencial.
Figura 2.6.
Figura 2.7.
Figura 2.8.
Figura 2.9.
Figura 2.10.
Figura 2.11.
Figura 2.12.
Figura 2.13.
Figura 2.14.
Figura 2.15.
Figura 2.16.
Figura 2.17.
Figura 3.1.
Figura 3.2.
Figura 3.3.
Figura 3.4.
Figura 3.5.
El diferenciador prctico
Figura 3.6.
Figura 3.7.
Figura 3.8.
Figura 3.9.
El integrador prctico
Figura 3.10.
Figura 3.11.
Figura 3.12.
Ejemplo
Figura 3.13.
Solucin grfica
Figura 3.14.
Solucin grfica
Figura 3.15.
Ejemplo
Figura 4.1.
Figura 4.2.
Figura 4.3.
Figura 4.4.
Figura 4.5.
Figura 5.1.
Figura 5.2.
Figura 5.3.
Figura 5.4.
Figura 5.5.
Figura 5.6.
Figura 5.7.
Figura 5.8.
Figura 5.9.
Figura 5.10.
Figura 5.11.
JFET de canal - p
Figura 5.12.
Figura 5.13.
Figura 5.14.
Figura 5.15.
Drenaje.
Figura 5.16.
Figura 5.17.
Figura 5.18.
Figura 6.1.
Figura 6.2.
Figura 6.3.
Figura 6.4.
Figura 6.5.
Figura 6.6.
Figura 6.7.
Tabla de verdad.
ANEXOS
ANEXO 1
ANEXO 2
ANEXO 3
CAPTULO 1
EL AMPLIFICADOR OPERACIONAL (AO)
1.1
CONCEPTOS BSICOS
Definicin:
El AO es un amplificador CC multietapa con entrada diferencial, cuyas caractersticas se
aproximan a las de un amplificador ideal.
Caractersticas ideales de un AOP
a.
b.
c.
d.
e.
(a)
Figura 1.1.
(b)
Tabla 1.1.
Fabricantes de AO
FABRICANTES
FAINCHILD
NATIONAL
MOTOROLA
RCA
TEXAS
SIGNETICS
SIEMENS
CODIGOS
A741
LM741
MC1741
CA741
SN741
SA741
TBA221(741)
Encapsulado
En la Figura 1.3. tenemos los tipos ms comunes. En la Figura 1.3.(a) presentamos un
encapsulamiento plano o FLAT-PACK de 14 pines, en la Figura 1.3. (b) otro metlico
METAL CAN de ocho pines, y, finalmente, en la Figura 1.3. (c) hay dos tipos de
encapsulamiento en lnea doble o DIP (dual-in-line-package). Para todos ellos se
muestran las diferentes formas de identificacin adoptadas por los fabricantes.
(c)
Figura 1.3.
(d)
1.2.
El hecho de que los transistores de la etapa diferencial de entrada del AOP no sean
idnticos provoca un desequilibrio interno del que resulta una tensin en la salida,
denominada tensin OFFSET de salida, aun cuando las entradas estn puestas a tierra.
Por este motivo, los pines 1 y 5 del AOP 741 (o 351) estn conectados a un
potencimetro y al pin. sto permite eliminar la seal de error presente en la salida por
medio de un ajuste adecuado del potencimetro. Vase la Figura 1.4. a continuacin.
Figura 1.4.
La importancia del ajuste OFFSET se aprecia en las aplicaciones en que se trabaja con
seales pequeas (del orden de mV), por ejemplo:
-
Instrumentacin.
Electromedicina (Bioelectrnica)
1.3.
GANANCIA DE UN AMPLIFICADOR
Figura 1.5.
Amplificador Genrico
Av
Eo
Ei
(1-1)
En decibelios tenemos
Av
( en decibelios) = 20 log
Eo
Ei
o simplemente
Av ( dB) = 20 log
Eo
Ei
(1-2)
= 100
= 101
= 102
= 103
Av (dB)
Av (dB)
Av (dB)
Av (dB)
=0
= 20
= 40
= 60
De modo general:
Av = 10 n Av (dB) = 20 n
La utilizacin de decibelios facilita la representacin grfica de magnitudes que tienen
un amplio margen de variacin.
1.4.
CARACTERISTICAS DE UN AMPLIFICADOR
Figura 1.6.
Figura 1.7.
V R1
R1Vs
R1 + Rs
(1-3)
(1-4)
(1-5)
NOTA: Los manuales de los fabricantes proporcionan los valores de las resistencias de
entrada y salida del AO, a las que representamos, respectivamente, por R1 y Ro.
Ganancia de tensin
Para que el amplificador sea viable, incluso para seales de poca amplitud, como por
ejemplo, las procedentes de transductores o sensores, es necesario que el amplificador
posea una ganancia de tensin alta. Lo ideal sera que fuera infinita.
NOTA: En los manuales de los fabricantes se halla el valor de la ganancia de tensin de
los AO, que representaremos por Avo.
Respuesta de frecuencia (BW)
Es necesario que un amplificador tenga un ancho de banda muy amplio, de modo que
una seal de cualquier frecuencia pueda ser amplificada sin sufrir corte o atenuacin.
Idealmente la BW debera extenderse desde cero hasta infinitos hertz.
NOTA: En los manuales de los fabricantes se encuentra el valor del ancho de banda
mximo del AO, que representaremos genricamente por BW (Bandwidth).
Sensibilidad a la temperatura (DRIFT).
Las variaciones trmicas pueden provocar en las caractersticas elctricas del
amplificador alteraciones acentuadas. Llamamos a este fenmeno DRIFT. Lo ideal
sera que un AO no presentase sensibilidad a tales variaciones.
NOTA: En los manuales de los fabricantes se encuentran los valores de las variaciones
de corriente y tensin en el AOP provocadas por el aumento de la temperatura. La
variacin de corriente se representa por I/t y su valor se da en n A/C; la de tensin
por V/ t, dndose en V/C.
1.5.
Figura 1.8.
1.6.
Decimos que una frecuencia f1 vara una dcada cuando toma un nuevo valor, f2, de
modo que:
f2 = 10 f1
Generalmente decimos que f1 vara n dcadas cuando
f2 = 10n f1
Decimos que una frecuencia f1 vara una octava cuando toma un nuevo valor, f2, de
forma que:
f2 = 2 f1
De modo general, decimos que f1 vara n octavas cuando
f2 = 2n f1
Los conceptos de dcadas y octavas sern muy tiles para el estudio de AO y filtros
activos.
1.7.
EJERCICIOS RESUELTOS
1.
2.
50000
; n = 5 dcadas
0,5
Si f2 est ocho octavas por encima de f1 = 3 Hz, se pide que se determine f2.
SOLUCION
Tenemos f2 = 28 3 ; f2 = 768 Hz
1.8.
EJERCICIOS PROPUESTOS
1.
Definir AO
2.
3.
4.
5.
6.
7.
8.
9.
10.
1.9.
Figura 1.9.
El AO sin realimentacin.
Vase que la salida est aplicada a la entrada no inversora del AO a travs de una
resistencia de realimentacin Rf.
C. Con realimentacin negativa (RN)
Es el modo de configuracin ms importante en circuitos con AO. En la Figura
1.11 tenemos un AOP trabajando de esta manera:
Amplificador no inversor.
Amplificador inversor.
Sumador.
Amplificador diferencial
Diferenciador.
Integrador.
Vi = es la seal de entrada
Vo = es la seal de salida
un AOP)
-
B = es el factor de RN
vd
Vo
Avo
Vf = B Vo
(1-6)
(1-7)
(1-8)
Vo
Avo
= Vi
Vf
(1-9)
Vo
Avo
= Vi
BVo
(1-10)
Vo
Vi
Avo
1 + BAvo
Vo
Vi
(1-11)
Avf
Avo
1 + BAvo
(1-12)
Si Avo , entonces
Avf
1
B
(1-13)
luego la ganancia en lazo cerrado puede ser controlada a travs del lazo de
realimentacin, lo que constituye una de las grandes ventajas de la Realimentacin
Negativa.
(1-14)
A las corrientes IB1 e IB2 se las denomina corrientes de polarizacin de las entradas por
estar relacionadas con los transistores presentes en la etapa diferencial de entrada del
AO.
Consultando el manual del fabricante del AOP 741 encontramos la denominacin
INPUT BIAS CURRENT, o sea, corriente de polarizacin de entrada, representada por
IB, que es la media de las corrientes IB1 e IB2. Por tanto.
IB
I B1
+
2
I B2
(1-15)
Para el AO 741 el valor tpico de IB es de 80 nA. Vase que es un valor muy pequeo,
pero no nulo, puesto que este AO tiene Ri = 2M y, por tanto, no es un AO ideal.
Existen AO con entrada diferencial utilizando JFET en los que Y es del orden de 50 pA
(por ejemplo, LF 351).
El modelo anterior incluye una fuente de alimentacin controlada por tensin (FTCT),
cuyo valor es igual al producto de la ganancia en lazo abierto por la tensin diferencial
de entrada (Vd). Por definicin, Vd = Vb - Va. (Observando el circuito de la Figura 1.13.
podemos escribir Y1 + Y2 = 0.
Aplicando la ley de Kirchhoff (LCK) tenemos
V1 Va
R1
AvoVd Va
Ro + R2
=0
Vb
Va ( Avo R1
Ro
R1 +
Avo R 1
R2 ) V1 ( Ro + R2 )
(1-16)
Observando la curva vemos que el ancho de banda (BW) en el que se tiene la mxima
ganancia es del orden de 5 Hz, frecuencia denominada de corte fc, cuyo uso, en la
mayora de las aplicaciones del AO, es casi imposible en la prctica. Vemos tambin
que del punto A al B la curva presenta una atenuacin constante del orden de 20
dB/dcada. Esta caracterstica est determinada por la estructura interna del AO. Para
conseguirlo se utiliza (como veremos) un condensador de 30pF, que tiene adems la
importante funcin de impedir que el AO se desestabilice a medida que la frecuencia
varia. Este hecho se denomina compensacin interna de frecuencia.
La frecuencia en el punto B de la Figura 1.14 se llama frecuencia de ganancia unitaria y
se representa por FT. En el caso del AO 741, fT = 1 Mhz.
Existen AO que no poseen compensacin interna de frecuencia. En estos casos se
consigue utilizando resistencias y condensadores externos al AO. Como ejemplo
podemos citar el conocido A709. Los manuales de los fabricantes indican los
procedimientos necesarios para efectuar la compensacin de frecuencia en los
dispositivos que no lo estn internamente.
El grfico de la Figura 1.14. se refiere a la configuracin en lazo abierto. Utilizando
ahora realimentacin negativa podemos convenir una ganancia y, por consiguiente, el
ancho de banda del AO. De hecho, en un amplificador realimentado negativamente el
producto ganancia por ancho de banda es siempre constante e igual a la frecuencia de
ganancia unitaria (fT). As, tenemos que:
PGL = AVF BW = fT
donde PGL es igual al producto de la ganancia por el ancho de banda.
(1-17)
1 MHz
10
= 100 Khz. Vase que para frecuencias superiores a 100 Khz la curva en lazo cerrado se
confunde con la de lazo abierto y la seal pasa a sufrir una atenuacin de 20 dB/dcada
hasta alcanzar el punto B(fT).
1.13. SLEW-RATE
Se define el SLEW-RATE (SR) de un amplificador como la mxima variacin de
tensin de salida por unidad de tiempo. Normalmente viene expresado en V/ s.
En trminos generales podemos decir que el valor de SR proporciona la velocidad de
respuesta del amplificador. El amplificador ser mejor cuanto mayor sea el valor de SR.
el AOP 741 posee un SR de 0,5 V/ s, el LF 351 de 13V/ s, y el LM 318 de 70 V/ s.
SLEW-RATE suele traducirse por tiempo de subida, tiempo de respuesta, etc..
Por la definicin de SR, tenemos que:
SR =
dvo
dt
MAXIMA
SR = 2fV p
ya que
1.14. SATURACION
Diremos que el AO est saturado cuando, operando en cualquiera de las tres formas,
alcance en la salida un nivel de tensin determinado, a partir del cual la seal de salida
no pueda variar su amplitud.
en la prctica el nivel de saturacin es del orden del 90% del valor de | Vcc|. As,
por ejemplo, si alimentamos el AO con 15 V, la salida alcanzar una saturacin
positiva aproximada de + 13,5 V, y una negativa en torno a -13,5 V. La Figura 1.15
representa grficamente este hecho.
(1-18)
Z of
Ro
1 + BAvo
(1-19)
Ruido
Llamamos ruidos a las seales elctricas indeseables que pueden aparecer en los
terminales de cualquier dispositivo electro-electrnico. Motores elctricos, lneas de
transmisin, descargas atmosfricas, radiaciones electromagnticas, etc., son las
principales fuentes de ruidos.
Un mtodo prctico para paliar los efectos de los ruidos en los circuitos electrnicos
consiste en ponerlos a tierra de forma efectiva, as como a los equipos involucrados.
Evidentemente, nos referimos a una puesta a tierra real. (Ver Figura 1.17)
Avo
1
2
Avo (max )
(1-20)
20 log
Avo
= 20 log
Avo (max )
2
o sea,
Avo(dB) = Avo(mx.) (dB) - 3dB
(1-21)
La red de retardo
En la Figura 1.19 tenemos una red de retardo que nos permitir analizar lo que acabamos
de decir. Evidentemente, este circuito es slo un modelo de la situacin real.
Av
vo
v1
Xc
R 2 + X c2
xc
1
2fC
Cuando Xc = R se tiene
Av
R
R2 + R2
1
2
(1-22)
o sea:
Av(dB) = -3dB
Conclusin: Cuando Xc = R tenemos un punto particular donde la ganancia de tensin
sufre una atenuacin de 3dB con relacin a la ganancia mxima. Este punto determina la
frecuencia de corte de la red, que viene dada por:
fc
1
2RC
2fC =
1
Xc
2fRC =
Pero, 2RC
f
fc
R
Xc
1
, luego
fc
R
Xc
(1-23)
Av
Av
Xc / Xc
2
Xc
R
2 +
X
Xc
1
1+ ( f / fc )
(1-24)
Av ( dB = 20 log
1
1+ ( f / fc )
haciendo:
f = fc
Av(dB) = -3(dB)
f = 10 fc
Av(dB) = -20(dB)
f = 100 fc
Av(dB) = -40(dB)
f = 1000 fc
Av(dB) = -60(dB)
Por tanto, queda demostrado que la red de retardo presente en un AO con compensacin
interna de frecuencia (741, 351, etc.) es la responsable de la atenuacin de ganancia del
dispositivo.
BW ( MHz ) =
0,35
Tr ( s)
(1-25)
Esta ecuacin es til para el clculo de BW a partir del valor de RISE-TIME (obtenido
del manual del fabricante). Para seales de salida de amplitud relativamente grande la
Ecuacin (1-25) proporciona mayor precisin que la Ecuacin (1-17)
La causa determinante del valor de Tr es la estructura interna del AO, el cual se comporta
como una red de retardo. Para obtener el modelo equivalente se aplica a la entrada un
tren de impulsos de frecuencia relativamente alta, en torno a 1,5 Khz. El proceso de
carga del condensador presente en esta red es directamente responsable del valor de Tr.
Sea vc la tensin instantnea sobre el condensador, entonces
vc = V(1 - e-1/RC)
donde V es una tensin continua aplicada al condensador. Despus de un cierto tiempo
(aproximadamente 5RC), se tendr:
vc V(valor final)
V
y t2 el tiempo para el cual se tiene
10
9V
:
10
t1 0,1RC ; t2 2,3 RC
Finalmente,
Tr = t2 - t1
T1 2,2RC
(1-26)
BW
1
2RC
(1-27)
BW
2,2Tr
2
; BW
BW
0,35
Tr
(1-28)
1.18. OVERSHOOT
Finalmente, slo queda por considerar otra de las caractersticas citadas en los manuales,
el OVERSHOOT, que habitualmente se traduce por sobrecresta. OVERSHOOT es
el valor, en tantos por ciento, que nos informa de la cuanta en que se sobrepas el nivel
de salida durante la respuesta transitoria del circuito, esto es, antes de que la salida
alcanzara el estado permanente. Para el AO 741 su valor es del orden de 5%. En la
Figura 1.23 se encuentra indicado el punto de OVERSHOOT. Conviene sealar que este
fenmeno es perjudicial, principalmente trabajando con seales de bajo nivel.
Sea Vo el valor del nivel estabilizado de la tensin de salida del circuito con AO y Vovs el
valor de la amplitud del OVERSHOOT en relacin al nivel vo entonces:
% v ovs
v ovs
vo
100
(1-29)
vi v a
R1
vo va
Rf
= 0
Por tanto,
vi
R1
vo
Rf
= 0
y, finalmente,
A vf
vo
vi
Rf
R1
(1-30)
Avf
vo
vi
Rf
R1
180
(1-31)
(1-32)
B =
R1
R1 + R f
(1-33)
Ro
1 + BAvo
Z of
Podemos deducir, por tanto, que el amplificador no inversor tiene impedancia de entrada
alta, ya que es igual al producto de la resistencia de entrada del AO (Ri) por un factor
grande.
B =
R1
R1 + R f
(1-34)
0 va
R1
vo va
Rf
= 0
vi
R1
v o vi
Rf
= 0
luego
Avf
vo
vi
= 1 +
Rf
R1
(1-35)
NOTA: Vase que Avf = 1/B, cosa que no sucede en el caso del amplificador inversor
Avf = 1/B.
1.21. CONSIDERACIONES PRACTICAS Y TENSIN OFFSET
Como hemos dicho, el AO presenta una tensin OFFSET de salida Vo (OFFSET) aun
cuando sus entradas estn puestas a tierra. En la Figura 1.26 (a) representamos esta
situacin. Para cancelar la tensin. Vo (OFFSET) el fabricante suele proporcionar dos
terminales a los que se conecta un potencimetro, cuyo cursor se lleva a uno de los pines
INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL
de alimentacin. Esta supresin por medio del potencimetro es factible por estar los
citados pines conectados a la etapa diferencial de entrada del AOP, permitiendo
equilibrar las corrientes de colector de los transistores de la referida etapa.
Equilibrio externo
Cuando el AO no posee terminales para hacer el equilibrado, ste deber hacerse
utilizando circuitos resistivos externos, como muestran las Figura 1.26 (b) y (c) para las
configuraciones inversora y no inversora, respectivamente. Al lado de cada circuito
estn las ecuaciones necesarias para el proyecto de los mismos. La resistencia de
ecualizacin (Rc) est sealada expresamente en las Figuras 1.27 (a) y (b), y su valor, en
ambos casos, viene dado por:
Rc
R1 R f
R1 + R f
(1-36)
Existe una relacin entre Vi (OFFSET) y Vo (OFFSET) vlida para las dos
configuraciones anteriores. Es la siguiente:
Rf
Vo (OFFSET ) = 1 +
R1
Vi ( OFFSET )
(1-37)
Finalmente conviene advertir que una vez hecho el ajuste de la tensin OFFSET a
determinada temperatura ambiente, en el caso de que sta variase, podra aparecer un
nuevo valor de tensin, por lo que se hace necesario, en circuitos de precisin el reajuste
peridico.
1.22. EL SEGUIDOR DE TENSIN (BUFFER)
Haciendo en el amplificador no inversor R1 = (circuito abierto) y Rf = 0 (cortocircuito)
tendremos:
Avf
vo
vi
= 1
(1-38)
Figura 1.28
Este circuito representa una impedancia de entrada muy alta al tiempo que una
impedancia de salida muy pequea, ya que en este caso es B = 1 (en los anteriores
amplificadores el valor de B era menor que la unidad).
El seguidor de tensin se utiliza en las siguientes aplicaciones:
a.
Aislamiento de etapas,
b.
Refuerzo de corriente,
c.
Avf
vo
vi
Vo1 Vo 2 Vo 3 Vo 4
vo
...
Vi Vo1 o 2 Vo 3
Vo ( n 1)
(1-39)
(1-40)
El seguidor de tensin,
El amplificador no inversor,
(BW)n = (BW)
2 1/n 1
(1-41)
donde:
-
Segn se deduce de la Ecuacin (1-41), el ancho de banda resultante es menor que el que
tiene cada etapa individualmente.
1.24. EL AMPLIFICADOR SUMADOR
El circuito de la Figura 1.32. es un amplificador sumador con tres entradas.
Evidentemente el nmero de entradas puede variar. En el caso particular de que exista
slo una tendremos el amplificador inversor.
v1
R1
v2
R2
v3
R3
vo
Rf
= 0
es decir;
vo
Rf
v1 v 2 v 3
+
+
R1 R2 R 3
(1-42)
Si R1 = R2 = R3 = Rf seria:
vo = - (v1 + v2 + v3)
b).
(1-43)
Si R1 = R2 = R3 = 3Rf, tendramos:
vo
v + v2 + v3
= 1
(1-44)
o sea, el circuito nos proporciona la media aritmtica (e valor absoluto) de las seales
aplicadas.
1.25. EL AMPLIFICADOR SUMADOR NO INVERSOR
El circuito de la Figura 1.33 presenta la configuracin de un sumador especial en el que
la tensin de salida no sufre inversin.
v1 v b
R1
Vb
v 2 vb
R2
v1 v 2 v 3
+
+
R1 R2 R3
1
1
1
+
+
R1 R2 R3
v 3 vb
R3
= 0
G1 v1 + G2 v 2 + G3 v 3
G1 + G2 + G3
vo
= (1 +
vo
= (1 +
Rf
R
) Vb
luego
Rf
R
G1v1 + G2 v 2 + G3 v 3
G1 + G2 + G3
(1-45)
V0 =
V1 +V2 +V3
3
v1 v a
R1
vo va
R2
= 0
(1-46)
v 2 vb
R1
vb
R2
= 0
R2
R1 + R2
v2
de donde obtenemos:
Vb
(1-47)
R2
1
v2
R1 + R2
R1
R2
vo
v2
R1 + R2
R2
= 0
vo
R2
R1
( v 2 v1 )
(1-48)
R1
10
2fC1
10 4
10
2000C1
o sea,
C1 0,1 F
Un valor correcto para C1 puede ser 0,47 F, pudiendo llegar a valer incluso 1 F.
RL
10
2fC2
X C2
1
2000 10 6
159
(1-49)
0,5 10 6
2 6 101
Vp
Vp
13,26V
; Vi ( pico)
13,26
34
de donde:
Vi(pico) 390 mV
2.
cada una tiene una ganancia de 3dB y un ancho de banda de 10 Khz, se desea saber:
a.
b.
SOLUCIN:
a.
b.
(BW)3 = 10
Obsrvese cmo el ancho de banda resultante ha sufrido una reduccin aproximada del
50% con relacin al de cada etapa individual.
3.
Proyectar un amplificador sumador con tres entradas (v1, v2 y v3) de modo que vo
Rf
R1
Rf
R2
Rf
R3
R1
10 K
= 2 ; R2
5K
= 4 ; R3
= 2,5K
= 1 ;
Rc = 10//10//5//2,5 ;
Rc 1,25 K
4.
I1
IL
V1Va
R1
I 2+ I3
=
+
Va Vo
R1
V2 Vb
R2
; Vo
= 2Va
V1
Vo Vb
R2
pero como:
Va Vb
; IL
V2 Va
R2
(2Va V1 ) Va
R2
finalmente,
IL
V2 V1
R2
100 K. Se pide:
2.
a.
b.
4.
Cmo se calcula la resistencia de ecualizacin para un amplificador inversor?
Y para otro no inversor?
5.
6.
Definir el concepto de etapa no interactiva y explicar lo que ocurre con el ancho
de banda cuando asociamos varias en cascada.
7.
Qu es un amplificador de instrumentacin?. Citar algunas de sus
caractersticas.
8.
Cul es el intervalo ideal de valores para las resistencias utilizadas en circuitos
con AO?
9.
Qu finalidad tiene la resistencia R2 del circuito de la Figura 1.36 ? Explicarlo
detalladamente y determinar la impedancia de entrada del circuito suponiendo que R2 =
10 K.
10.
Explicar qu es punto de suma de las corrientes en un AO realimentado
negativamente.
11.
Explicar la distribucin de corrientes en los circuitos de la Figura 1.37.
12.
Utilizando circuitos del tipo BUFFER, esbozar un distribuidor de seales para
tres canales. Qu tipo de amplificador se debe utilizar en este proyecto? Presentar una
aplicacin prctica del distribuidor.
INGENIERA DE EJECUCIN EN CONTROL E INSTRUMENTACIN INDUSTRIAL
CAPTULO 2
EL AMPLIFICADOR OPERACIONAL COMO COMPARADOR
2.1.
COMPARADORES
En muchas situaciones surge la necesidad de comparar dos seales entre s, siendo una
de ellas una referencia preestablecida por el diseador. Los circuitos electrnicos
destinados a esta funcin se denominan comparadores.
Una aplicacin prctica de los comparadores es la siguiente: por medio de sensores de
nivel podemos detectar el estado de un recipiente de combustible lquido. Tomamos
como referencia el nivel normal y ajustamos una seal de tensin correspondiente al
mismo. Cuando el nivel est por encima (o por debajo) de lo normal (referencia), el
comparador deber emitir una seal de salida al sistema controlador, de forma que se
restablezca de inmediato el nivel normal. Evidentemente, la seal de referencia se
conecta a una de las entradas del comparador recibiendo la otra la seal de la variable
controlada (en este caso, el nivel del recipiente).
Bsicamente tenemos dos tipos de comparadores: el no inversor y el inversor. En el
primer caso la seal de referencia se aplica a la entrada inversora del AOP y la seal de
la variable que se va a comparar a la no inversora. La Figura 2.1 (a) muestra el circuito
elemental de un comparador no inversor con la seal de referencia puesta a tierra, y la
Figura 2.1 (b) la respuesta del circuito.
Vase que los estados de la salida se conmutan cuando la seal de entrada pasa por cero,
por lo que este circuito se denomina detector de paso por cero. La operacin de un
comparador es bastante sencilla: la alta ganancia del AOP en lazo abierto amplifica la
diferencia de tensin existente entre sus entradas inversora y no inversora, con lo que la
salida tomar el valor +Vsat o - Vsat segn la diferencia sea positiva o negativa,
respectivamente, es decir,
+Vsat, cuando Vi > 0
Vo = }
(2-1)
-Vsat, cuando Vi < 0
Figura 2.2.
(2-2)
-Vsat, cuando Vi > 0
(2-3)
-Vsat, cuando Vi > Vref
Figura 2.4.
Todos los tipos de comparadores son casos particulares de una situacin general,
representada en la Figura 2.5, donde se tiene un AOP trabajando como comparador
(lazo abierto). En la entrada inversora est conectada la seal v1, y en la no inversora la
v2. Para el caso de seales instantneas:
Vo = Avo (V2 - V1)
Figura 2.5.
El amplificador diferencial.
(2-4)
b.
c.
Observando los resultados obtenidos vemos su concordancia con las Ecuaciones (2-1),
(2-2) y (2-3) respectivamente.
En la prctica, al proyectar circuitos comparadores, es habitual la utilizacin de dos
diodos en antiparalelo, colocados entre los terminales de entrada, para proteger la etapa
diferencial contra posibles sobretensiones o sobrecorrientes que puedan daar el
integrado.
Figura 2.7.
2.4.
Un comparador comn conmutara su estado de salida en cada uno de estos puntos (si su
velocidad de conmutacin fuese la adecuada), lo que dara lugar a una serie de
conmutaciones falsas por haber sido motivadas por el ruido.
(2-5)
En la Figura 2.13(a) se observa una seal en cuyo semiciclo negativo existe un pequeo
ruido superpuesto. Este ruido provocara conmutaciones falsas si utilizsemos un
comparador inversor sin histresis, como muestra la Figura 2.13(b). Advirtase que
estamos suponiendo, como ejemplo, que la seal de referencia del comparador es VDI.
Sin embargo, aplicando la histresis, obtendremos la salida de la Figura 2.13(c), donde el
ruido no provoca ninguna conmutacin indebida. De hecho las conmutaciones slo
ocurren cuando la seal alcanza sucesivamente ambos niveles de disparo (VDI y VDS).
V DS
a.
R1
R1 + R2
( +Vsat )
(2-6)
V DI
b.
R1
R1 + R2
( Vsat )
Conviene recordar que +Vsat est 1,5V por debajo de +V, y -Vsat 1,5V por encima de -V,
aproximadamente, de manera que VDS dependen de las tensiones de alimentacin del
comparador.
En la Figura 2.15 se tiene la curva de transferencia (o curva caracterstica) para este
comparador inversor regenerativo, la cual muestra la relacin entre las seales de entrada
y salida facilitando la comprensin del circuito.
a.
VDS
R1
R2
( +Vsat )
(2-7)
b.
V DI
R1
R2
( Vsat )
Para finalizar sealaremos que los niveles de tensin de salida de los comparadores con
histresis tambin pueden ser limitados utilizando diodos Zener. En la Figura 2.17 se
observa el comparador inversor regenerativo con esta limitacin, y dnde se ve la
correcta conexin de R3 (resistencia limitadora de tensin).
CAPTULO 3
DIFERENCIADORES E INTEGRADORES
En la Figura 3.1 tenemos un amplificador en el que las resistencias de entrada y
realimentacin han sido sustituidas por impedancias, es decir, Z1 y Zf representan
asociaciones de resistencias y condensadores (raramente se incluyen inductancias).
Avf
vo
vi
Zf
Z1
(3-1)
Esta ecuacin ser de gran utilidad en los apartados siguientes, donde consideraremos
asociaciones de componentes resistivos y capacitivos.
3.1.
EL DIFERENCIADOR
dvi
dt
vo
Rf
= 0
de donde se obtiene
vo
= Rf C
dvi
dt
(3-2)
De hecho, la seal triangular puede ser vista como un conjunto de rampas ascendentes
y descendentes, cuyas derivadas son constantes. Se puede demostrar (y dejaremos esto
para el lector) que los valores de pico de la seal de salida vienen dados por:
Vop
V pp
= R f C
T / 2
Si aplicamos una seal rectangular a al entrada del diferenciador tendremos una serie de
impulsos agudos (SPIKES) a la salida. Vase la Figura 3.4.
Analizaremos a continuacin la ganancia del circuito anterior. De la Ecuacin (3-1)
tenemos:
Avf =
Rf
= j 2fR f C
1
j 2fC
(3-3)
inestabilidad de ganancia,
sensibilidad a los ruidos,
proceso de saturacin muy rpido.
EL DIFERENCIADOR PRACTICO
Como hemos visto, la ganancia del circuito anterior era directamente proporcional a la
frecuencia, por lo que el amplificador tena un proceso rpido de saturacin. En la
Figura 3.5 se observa un diferenciador al que hemos aadido en la entrada una
resistencia y un condensador en serie, lo que permite eliminar algunos de los
inconvenientes del diferenciador elemental y aumentar su estabilidad.
En este caso,
Avf
Rf
1
R1 +
j 2fC
y tomando el mdulo,
Avf
R f / R1
1 + (1 / 2fCR1 )
(3-4)
Segn esta ecuacin, la ganancia se estabiliza en el valor Rf/R1 (en mdulo) cuando la
frecuencia crece indefinidamente. Luego en altas frecuencias el diferenciador se
comporta como un amplificador inversor. Hay que tener en cuenta que los ruidos de alta
frecuencia no afectan demasiado al circuito. En la prctica podemos establecer un valor
lmite de frecuencia por debajo del cual el circuito se comporta como diferenciador y por
encima acta fundamentalmente como amplificador inversor. Esta frecuencia, que
denominaremos fL, es exactamente la frecuencia de corte de la red de retardo del
diferenciador, o sea,
fL
1
2R1C
(3-5)
R1 C T/10
(b)
Rf 10 R1
(3-6)
3.3.
EL INTEGRADOR
Es uno de los circuitos ms importantes con AO. No presenta los problemas del
diferenciador, y es ms utilizado en la prctica. Vase en la Figura 3.6 el circuito del
integrador elemental.
vi
Rl
+ C
vo
dv o
dt
= 0
o sea,
1
R1C
v
o
dt
(3-7)
Aplicando una seal rectangular simtrica en la entrada del integrador obtendremos una
salida triangular, como se ve en la Figura 3.8.
Se puede demostrar que los valores de pico de la tensin de salida estn dados por la
relacin.
Vop
VpT
=
4 R1C
Tarea: demostracin
Avf
1
j 2fC
R1
1
j 2fR1C
Avf
1
2fR1C
(3-8)
EL INTEGRADOR PRCTICO
El circuito de la Figura 3.9 permite estabilizar la ganancia cuando se tiene una seal de
baja frecuencia aplicada a su entrada.
1
j 2fC
1
Rf +
j 2fC
R1
Rf
Avf
Avf
R f / R1
1 + j 2fR f C
Avf
R f / R1
1 + 2fR f C
(3-9)
fL
1
2R f C
(3-10)
-Rf/Rl,
Sealaremos de nuevo que las dos situaciones anteriores son tanto ms verdaderas
cuando ms nos distanciemos de fL.
Para terminar, las condiciones que siguen permiten mejorar la respuesta de este circuito:
(a) R1C 10-T
(b) Rf 10 Rl
(3-11)
donde T es el perodo de la seal aplicada. La condicin (a) es fundamental mientras
que la (b), a pesar de estabilizar ptimamente el circuito, puede considerarse como
opcional en el proyecto.
3.5.
INTEGRADORES ESPECIALES
vo
1
RC
(v
+ v2 + v3 ) dt
(3-12)
vo
1
RC
(v
o
v11 )dt
(3-13)
3.6.
EJERCICIOS RESUELTOS
1.
En el circuito de la Figura 3.12 tenemos R = 50 K y C = 10F. En su entrada
se aplica un impulso (o escaln de tensin) de 2 V de amplitud durante 5 segundos.
Suponiendo que C est descargado inicialmente y el AOP alimentado con 15 v, se
pide:
a.
Calcular Vo despus de 2 segundos.
b.
Cuntos segundos tarda en saturarse el AOP con una tensin de -13,5V,
aproximadamente?
c.
Hacer un esbozo de la forma de onda de la seal de salida en el intervalo de 0 a 5
segundos.
d.
Calcular la pendiente D (o coeficiente angular) de la seal de salida generada
antes de que el AOP se sature
b.
VO
vo
1
RC
v dt ,
O
vi
t ; v o = 8V
RC
c.
D (pendiente) =
8
2
D = 4V / s
Avf
10 / 1
1 + 10000 10 10
7,07 osea ,
o sea,
Avf (dB) 16,99 dB
3.
En el grfico que sigue tenemos un perodo de la seal de entrada vi aplicado al
circuito diferenciador de la Figura 3.2. Determinar la tensin de salida vo en los
intervalos de 0 a 150s y de 250 a 500 s. Tomar Rf = 1 K y C = 0,01 F.
vo1
= 10 3 10 8
10 6
125
Vo1 = 80mV
vo2 = 80 mV
4.
Demostrar que el siguiente circuito corresponde a un controlador PI
(proporcional + integral). Considerar para ello un AOP ideal.
i1
vi
R1
; i2
vi
R1
v 1 1
R2 i + i 2 dt
R1 C o
vo
vo
R
= 2 v i
R1
1 1
vi dt
R1C o
Finalmente;
vo
R
= 2 vi
R1
R
2
R1
1
R2 C
v dt
o
La ecuacin final muestra que la salida del controlador consta de una parte
correspondiente a la accin proporcional, asociada a otra de accin integral (que viene
multiplicada por la misma ganancia de accin proporcional). Evidentemente, colocando
EJERCICIOS PROPUESTOS
1.
Dibujar la forma de la seal de salida de un diferenciador cuando a su entrada
aplicamos los siguientes tipos de seales:
a.
b.
c.
d.
e.
cuadrada (vi = K)
inclinada o en rampa (vi = Kt)
senoidal (vi = Ksent)
parablica (vi = kt2)
exponencial (vi = Ket)
2.
3.
3.2?
4.
5.
6.
7.
Por qu el integrador de la Figura 3.6 no presenta demasiada sensibilidad a los
ruidos de alta frecuencia?
CAPTULO 4
CONMUTACIN DE TRANSISTORES
4.1.
Figura 4.1.
excelente aproximacin de acuerdo con las mejoras de las tcnicas de fabricacin), como
se muestra en la figura 4.1. Adems, se asumir que VCE = VCE SAT = O V en lugar del
nivel tpico de 0.1 a 0.3 V.
Cuando Vi = 5 V, el transistor se encontrar "encendido" y el diseo debe asegurar
que la red est saturada totalmente por un nivel de IB mayor asociada con la curva IB que
aparece cerca del nivel de saturacin. La figura 4.1b requiere que IB > 50 A El nivel de
saturacin para la corriente del colector y para el circuito de la figura 4.1 a est definido
por
VCC
RC
Los resultados del nivel de IB en la regin activa justo antes de la saturacin puede
aproximarse mediante la siguiente ecuacin:
IC =
I BMAX
I CMAX
DC
Por lo mismo, para el nivel de saturacin se debe asegurar que la siguiente condicin se
satisfaga:
IB >
I CSAT
DC
IB =
Vi 0,7v 5v 0,7v
=
= 63A
RB
68K
IC =
VCC
5v
=
= 6,1mA
RC
0,82 K
I CSAT
DC
6,1mA
= 48,8A
125
la cual es satisfecha.. Es cierto que cualquier nivel de IB mayor que 60 A pasar a travs
del punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical..
Para Vi = 0 v, IB = 0 A, y dado que se est suponiendo que IC = ICEO = 0 mA, el voltaje
cae a travs de RC como lo determin V Rc = IC RC = 0 v , dando como resultado VC = +5
VCESAT
I CSAT
Figura 4.2.
Si se utiliza un tpico valor promedio de VCE sat como 0,15 v da como resultado
RSAT =
VCESAT
I CSAT
0,15v
= 24,6
6,1mA
Figura 4.3.
RCORTE =
VCC
5v
=
= 500k
I CEO 10 A
t encendido = t r + t d
siendo td el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de
una respuesta en la salida. El elemento de tiempo tr es el tiempo de subida del 10 al 90%
del valor final.
Figura 4.4.
El tiempo total que requiere un transistor para cambiar del estado encendido al
2apagado se le conoce como t apagado y se define as
t apagado = t s + t f
donde ts es el tiempo de almacenamiento y tf es el tiempo de bajada del 90 al 10% del
valor inicial.
Para el transistor de propsito general de la figura 4.5. a IC = 10 mA, se encuentra
que:
ts = 120 ns ; td = 25 ns ; tr = 13 ns ; tf =12 ns
as que
t encendido = t r + t d = 13 ns + 25 ns = 38 ns
t apagado = t s + t f = 120 ns + 12 ns = 132 ns
Figura 4.5.
t apagado = 18 ns
CAPTULO 5
TRANSISTORES DE EFECTO DE CAMPO
5.1.
INTRODUCCIN
El transistor de efecto de campo (FET) (por las siglas en ingls de Field Effect
Transistor) es un dispositivo de tres terminales que se utiliza para aplicaciones diversas
que se asemejan, en una gran proporcin, a las del transistor BJT. Aunque existen
importantes diferencias entre los dos tipos de dispositivos, tambin es cierto que tienen
muchas similitudes que se presentarn a continuacin.
La diferencia bsica entre los dos tipos de transistores es el hecho de que el
transistor BJT es un dispositivo controlado por corriente como se describe en la figura 1
a, mientras que el transistor JFET es un dispositivo controlado por voltaje como se
muestra en la figura 5.1.b. En otras palabras, la corriente IC de la figura la es una funcin
directa del nivel de IB. Para el FET la corriente ID ser una funcin del voltaje VGS
aplicado al circuito de entrada como se muestra en la figura lb. En cada caso, la corriente
del circuito de salida est controlada por un parmetro del circuito de entrada, en un caso
se trata de un nivel de corriente y en el otro de un voltaje aplicado.
(a)
Figura 5.1.
(b)
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el
transistor BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccin es
una funcin de dos portadores de carga, los electrones y los huecos. El FET es un
dispositivo unipolar que depende nicamente de la conduccin o bien, de electrones
(canal-n) o de huecos (canal-p).
El trmino "efecto de campo" en el nombre seleccionado merece cierta explicacin.
Toda la gente conoce la capacidad de un imn permanente para atraer limaduras de metal
hacia el imn sin la necesidad de un contacto real. El campo magntico del imn
permanente envuelve las limaduras y las atrae al imn por medio de un esfuerzo por
parte de las lneas de flujo magntico con objeto de que sean lo ms cortas posibles. Para
el EET un campo elctrico se establece mediante las cargas presentes que controlarn la
trayectoria de conduccin del circuito dc salida, sin la necesidad dc un contacto directo
hmico a una terminal referida como la fuente (S) (por su sigla en ingls, Source). Los
dos materiales de tipo p se encuentran conectados entre s y tambin a una terminal de
compuerta (G) (por la sigla en ingls de, Gate). Por tanto, el drenaje y la fuente se hallan
conectadas a los extremos del canal de tipo n y la entrada a las dos capas de material tipo
p. Durante la ausencia de potenciales aplicados el JFET tiene dos uniones p-n bajo
condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin,
como se muestra en la figura 5.2, la cual se asemeja a la regin de un diodo sin
polarizacin. Recuerde tambin que la regin de agotamiento es aquella que no presenta
portadores libres y es, por tanto, incapaz de soportar la conduccin a travs de la regin.
La eleccin de la notacin IDSS se deriva del hecho de que es la corriente del Drenaje
a la fuente (por la sigla en ingls de, Source) con una conexin de corto circuito (por la
sigla en ingls de Short) de la entrada a la fuente. Mientras contina la investigacin de
las caractersticas del dispositivo, tenemos que:
IDSS es la corriente mxima de drenaje para un JFET y est definida mediante las
condiciones VGS = O V y VDS > Vp
rd =
(1 V
r0
GS
/Vp )
DISPOSITIVOS DC CANAL-P
SMBOLOS
Los smbolos grficos para los JFET de canal-n y dc canal-p se presentan en la figura
5.13. Obsrvese que la flecha se encuentra apuntando hacia adentro para el dispositivo
de canal-n de la figura 5.13a, con objeto de representar la direccin en la cual fluira IG si
la unin p-n tuviera polarizacin directa. La nica diferencia en el smbolo es la
direccin de la flecha para el dispositivo de canal-p (figura 5.13b).
5.6.
RESUMEN
Figura 5.14 a) VGS = 0 v, ID =IDSS ; b) corte (ID = 0A) VGS es menor que el nivel de
estrechamiento; c) ID se encuentra entre 0 A e IDSS cuando VGS es
menor o igual a 0 v y mayor que el nivel de estrechamiento.
5.7.
CARACTERSTICAS DE TRANSFFRENCIA
Derivacin
Para el transistor BJT la corriente de salida IC y la corriente de control IB fueron
relacionadas por beta, considerada como constante para el anlisis que fue desarrollado.
En forma de ecuacin,
variable de control
I C = f ( I B ) = I B
constante
(5-2)
variable de control
I D = I DSS
1 V GS
Vp
(5-3)
constantes
El trmino cuadrtico de la ecuacin dar por resultado una relacin no lineal entre ID y
VGS, produciendo una curva que crece exponencialmente con las magnitudes
decrecientes de VGS.
Para el anlisis en dc que ser desarrollado posteriormente, un sistema grfico ms
que matemtico ser, en general, ms directo y fcil de aplicarse. Sin embargo, la
aproximacin grfica requerir de una grfica de la ecuacin (5-3) con objeto de
representar el dispositivo, y una grfica de la ecuacin de red que relacione las mismas
variables. La solucin est definida por el punto de interseccin de las dos curvas. Es
importante considerar al aplicar la aproximacin grfica que las caractersticas del
dispositivo no sern afectadas por la red en la cual se utilice el dispositivo. La ecuacin
de la red puede cambiar con la interseccin de las dos curvas, pero la curva de
transferencia definida por la ecuacin (5-3) permanece sin resultar afectada. Por tanto:
I D = I DSS
1 V GS
Vp
0
= I DSS 1
V
p
= I DSS (1 0 )2
I D = I DSS V GS
=0v
(5-4)
Sustituyendo VGS = Vp da
I D = I DSS
V
1 p
Vp
= 0 VGS = Vp (5-5)
I D = I DSS
1 V GS
Vp
= 8 mA 1
= 4 . 5 mA
Obsrvese el cuidado que se necesita tomar con los signos negativos de VGS y Vp en los
clculos anteriores. La prdida de un signo dara un resultado totalmente errneo.
Debe resultar obvio a partir de lo anterior que dados VDSS y Vp (como normalmente se
proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para
cualquier nivel de VGS. Recprocamente, utilizando lgebra bsica se puede obtener [a
partir de la ecuacin (5-3)] una ecuacin para el nivel resultante de VGS para un nivel
dado de ID. La derivacin es bastante directa y dar como resultado
ID
VGS = V p 1
I DSS
(5-6)
Puede probarse la ecuacin (5-6) si se localiza el nivel de VGS que dar por resultado una
corriente de drenaje de 4.5 mA para el dispositivo con las caractersticas de la figura
5.15.
4.5mA
VGS = 4V 1
= 1v
8mA
I D = I DSS
1 V GS
Vp
= I DSS
v /2
1 p
= 0 . 25 I DSS
V
p
VGS = Vp/2
(5-7)
VGS = V p 1
ID
I DSS
I /2
= V p 1 DSS = 0.293V p
I DSS
ID = IDSS/2
(5-8)
ID
IDSS
IDSS/2
IDSS/4
0 mA
5.8.
INSTRUMENTACIN
Hay instrumentos disponibles para medir el nivel de dc para el transistor BJT. Una
instrumentacin similar no est disponible con objeto de medir los niveles de IDSS y Vp.
Sin embargo, el trazador de curvas presentado para el transistor BJT puede tambin
mostrar las caractersticas de drenaje del transistor JFET a travs del ajuste adecuado de
varios controles. La escala vertical (en miliamperes) y la escala horizontal en volts) se
han ajustado para mostrar las caractersticas completas, como se muestra en la figura
5.18. Para el JFET de la figura 5.18, cada divisin vertical (en centmetros) refleja un
cambio de 1-mA en IC mientras que cada divisin horizontal tiene un valor de 1 V. El
paso del voltaje es de 500 mv/paso (0.5 V/paso), lo que revela que la curva superior se
encuentra definida por VGS = 0 V, y que la siguiente curva hacia abajo - 0.5 V para el
dispositivo de canal-n. Con el uso del mismo paso de voltaje la siguiente curva es -l V,
luego -1.5 V, y finalmente -2 V. Al dibujar una lnea a partir de la curva superior sobre el
eje ID se puede estimar el nivel de IDSS de cerca de 9 mA. El nivel de Vp se puede estimar
si se observa el valor de VGS de la ltima curva hacia abajo, pero tomando en cuenta la
distancia ms pequea entre las curvas mientras VGS se hace todava ms negativo. En
este caso, Vp es cierto que es ms negativo que -2 V y quiz Vp se encuentre cercano a 2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen muy rpidamente
cuando se acercan a la condicin de corte, por lo que quiz Vp = -3 V es una mejor
eleccin. Tambin es importante revisar que el control del paso se ajusta para una pantalla de cinco pasos limitando las curvas mostradas a VGS = 0V, -0.5V, -l V, -l.5V y -2V.
Si el control del paso se incrementa a 10, el voltaje por paso se puede reducir a 250 mV
= 0.25 V, y la curva para VGS = -2.25 V se hubiera podido incluir, as como una curva
adicional entre cada paso de la figura 5.18. La curva VGS = -2.25 V hubiera indicado la
rapidez con que las curvas se estn cerrando una sobre la otra para el mismo paso de
voltaje. Por fortuna, el nivel de Vp se puede estimar con un grado razonable de exactitud
simplemente aplicando la condicin que aparece en la tabla 1. Esto es, cuando ID = IDSS
/2, luego VGS = 0.3 Vp. Para las caractersticas de la figura 5.18, ID = IDSS/2 = 9 mA /2 =
4.5 mA, y es tan visible en la figura 5.18 que el nivel correspondiente de VGS es de
aproximadamente 0.9 V. Con esta informacin se encuentra que Vp = VGS/0.3 = -0.9
V/0.3 = -3 V, el cual ser nuestra seleccin para este dispositivo. Con este valor
encontramos que en VGS = -2 V,
V
I D = I DSS 1 GS
VP
1mA
BJT
ID
IC
IG = 0A
V
ID = I DSS 1 GS
Vp
G
+
VGS
IC=
IB
B
IB
IS
IE
-
JFET
BJT
V
I D = I DSS 1 GS
VP
ID = IS
IG 0
I C = I B
IC IE
VBE 0,7 V
CAPTULO 6
CONVERTIDORES ANALGICO-DIGITALES
6.1.
INTRODUCCIN
6.2.
COMPARADORES ANALGICOS
Todas las tcnicas empleadas para convertir tensiones analgicas en secuencias digitales
requieren el uso de un comparador analgico. En la Figura 6.2a est representado el
smbolo lgico de un comparador analgico. Las entradas son dos tensiones analgicas
Va y Vb y la salida es una tensin binaria. El circuito compara las dos entradas, por lo
que si Va > Vb, la salida es una seal de nivel alto (1 lgico). Por otra parte, si Va < Vb, la
salida es una seal de nivel bajo (0 lgico), as
(6-1)
TTL, la puerta lgica suele ser una NO-Y TTL, conectada como inversor; si se desean
niveles de salida ECL, se utiliza una puerta NO-O ECL.
6.3.
COMPARACIN
RESPUESTA
1
2
3
4
Va 8?
Va 12?
Va 10?
Va 11?
Si
No
Si
No
RESPUESTA
DIGITAL
(si = 1, no = 0)
1 MSB
0
1
0 LSB
Los pasos del ciclo de conversin son, pues, los siguientes; cada paso ocupa un perodo
de reloj:
1. La unidad D/A, el registro de 4 bits y el contador en anillo son puestos a 0 (reset)
por el primer impulso del contador en anillo, por lo que en el convertidor D/A el
bit MSB es A3 = 1 y todos los dems son 0. As, la salida Vb del D/A es 8 V. Esta
es comparada con Va y si Va Vb (Va 8 V), el biestable MSB que hay en el
registro se queda en 1; de otra manera es puesto a 0.
2. El segundo impulso del contador en anillo hace que sea A2 = 1, permaneciendo
A1 y A0 en 0, y siendo A3 0 1, segn sea el resultado del paso 1. Si A3 = 1,
entonces Vb = 12 V; Si A3 = 0, entonces Vb = 4 V. Supongamos Vb = 12 V. Esta
es comparada con Va y si Va 12 V, entonces se queda en 1 el biestable A2 del
registro. De otra manera, se pone a 0.
3. Lo mismo que el paso 2, pero el biestable A1 es puesto a 0 o se queda en 1; los
biestables A2 y A3 retienen sus estados del paso 2.
4. Lo mismo que el paso 3, pero ahora se utiliza el biestable A0, y los A1, A2 y A3
retienen sus estados del paso 3. Ahora aparece el nmero deseado en el contador
y se lee. La Tabla 6.2 muestra el proceso para Va = 10 V.
VB
8
12
10
11
10
COMPARACIN
Va 8?
Va 12?
Va 10?
Va 11?
Salida leda
RESPUESTA
Si
No
Si
No
A3A2A1A0
1000
1100
1010
1011
1010
Se ve que la conversin real se hace en cuatro perodos de reloj. As, por ejemplo, un
convertidor de 10 bits con un reloj de 10 Mhz tendr un tiempo de conversin de
aproximadamente 10 x 10-7 = 1 s.
6.5.
Un convertidor A/D "flash" es aqul en el que la conversin de una seal analgica a una
digital de N bits ocurre en paralelo en vez de secuencialmente. Como resultado el
proceso se realiza muy rpido, en un instante. De esta forma los convertidores A/D
pueden realizar actualmente la conversin de una seal analgica a una digital de 8 bits
en menos de 1 ns. El convertidor A/D de Le Croy opera a 1,3 gigamuestras por segundo
y el chip convertidor A/D de Sony opera a 300 megamuestras por segundo, siendo cada
muestra convertida en una palabra de 8 bits. Hace diez aos TR produca un circuito
convertidor A/D de 30 megamuestras por segundo, lo que era en aquel momento, el
estado del arte. En una dcada la velocidad del convertidor "flash" ha aumentado en un
orden de magnitud.
En la Figura 6.6 se puede ver un convertidor "flash" de 3 bits que emplea siete
comparadores y registros y su lgica asociada. El convertidor "flash" de 8 bits emplea 28
- 1 = 255 comparadores y registros y una cantidad mayor de puertas lgicas. Empleando
tecnologa de muy alta escala de integracin (VLSI) y de alta velocidad (VHSIC) se ha
conseguido fabricar estos rpidos dispositivos con un pequeo nmero de circuitos
integrados.
Para explicar el funcionamiento de estos invertidores se va a hacer referencia a partir de
ahora al convertidor de 3 bits de la Figura 6.6. Se ha escogido este convertidor por
simplicidad.
El circuito emplea un divisor resistivo que proporciona diferentes tensiones de referencia
a los comparadores C1 a C7. La seal analgica de entrada est tambin disponible a la
entrada de cada comparador. En este circuito Va est comprendida entre -Va/14 V y 15
Va/14 V. Si Va est dentro de estos lmites, por ejemplo, con un valor intermedio entre 5
Va/14 V y 7 Va/14 V, los comparadores C1, C2 y C3 tendrn en su salida una tensin que
representa un nivel lgico 0, mientras que los comparadores C4 a C7 generarn en su
salida una tensin que representa el nivel lgico 1. La tabla de verdad de la Figura 6.7
representa todas las posibilidades para Va. Es fcil deducir de esta tabla de verdad:
MSB = C4
Segundo bit = C2C3C4C5C6C7 + C4C6
= C2C3C5C6C7 + C4C6
= (C2C3C5C6C7) (C4C6)
LSM = (C1C2C3C4C5C6C7)(C1C2C3C4C5C6C7)(C1C2C3C4C5C6C7 )(C1C2C3C4C5C6C7)
Como se puede ver en la Figura 6.6 estas funciones lgicas se han realizado empleando
circuitos digitales de muy alta velocidad.
En el convertidor "flash" de 3 bits se puede ver que el error que se comete es Va/14.
Para reducir este error, en la prctica se emplean convertidores de 8 bits, en los que se
puede demostrar que el error queda limitado a Va/510.
TENSIN
ANALGICA DE
ENTRADA
va<
va>
-Vo/14
Vo/14
Vo/14
3Vo/14
3Vo/14
5Vo/14
5Vo/14
7Vo/14
7Vo/14
9Vo/14
9Vo/14
11Vo/14
11Vo/14
13Vo/14
13Vo/14
15Vo/14
SALIDA DE LOS
COMPARADORES
C1
1
0
0
0
0
0
0
0
C2
1
1
0
0
0
0
0
0
C3
1
1
1
0
0
0
0
0
C4
1
1
1
1
0
0
0
0
C5
1
1
1
1
1
0
0
0
C6 C7
1 1
1 1
1 1
1 1
1 1
1 1
0 1
0 0
SALIDA LGICA
MSB
1
1
1
1
0
0
0
0
SEGUNDO BIT
1
1
0
0
1
1
0
0
LSB
1
0
1
0
1
0
1
0