Professional Documents
Culture Documents
Jorge Adrin
asalmeb@est.ups.edu.ec
Tapia, Alvaro Alexander Salme
jtapia@est.ups.edu.ec
Universidad Politcnica Salesiana - Sede Cuenca
Laboratorio de Electrnica Digital 1
OBJETIVOS
Objetivo General:
Realizar un circuito que carga de Ocho nmeros con
corrimiento en bucle cerrado.
Ilustracin 1: Display 7 Segmentos
Objetivos Especficos:
III. DESARROLLO
1.- Predisponer de 8 nmeros en BCD en los DipSwtch SW10,
SW11, SW12, SW13, mediante PULS1 se cargan todos los
datos y se visualizan cada uno en un display. Con el pulsante
PULS2 arranca/para el desplazamiento hacia la derecha en un
bucle cerrado indefinido.
.
Ilustracin 5: Carga de Datos 1 de 4
Ilustracin 6: Displays
Mdulo CPLD/FPGA.
Software de Simulacin Quartus y Proteus.
V.
CONCLUSIONES Y RECOMENDACIONES
VI. REFERENCIAS
[1]
3
[2] Thomas L. Floyd, Latches, Flip-Flops y Temporizadores", en
Fundamentos de Sistemas Digitales, 9 Ed., Mxico: Mc. GrawHill, 2005,
Cap. 7, pp.410-450