Circuito integrado 7490

Un 7490 es un contador que puede contar del 0 al 9 de una forma cclica, y ese es su modo
natural. QA, QB. QC y QD son cuatro bits en un nmero binario, y estos pines se ciclan desde el 0
al 9. El chip Se puede configurar para que cuente a otro nmero mximo de nmeros y luego
volver a cero. Se hace cambiando el cableado de las lneas R01, R02, R91 y R92. Si R01 y R02
son 1, es decir, 5 voltios, y tanto R91 o R92 son 0 (tierra), entonces el chip resetear QA, QB, QC y
QD a cero. Si R91 o R92 es 1 (de nuevo 5 voltios), entonces e contador en QA, QB, QC y QD ir a
1001
Este circuito integrado consta de 2 contadores independientes uno de 1 bit y otro de 3 bits,
utilizando los dos contadores internos podemos hacer que cuente de 0 a 9 aunque configurando
los pines 2,3,6 y 7 con las salidas podemos hacer que no solo cuente en sistema decimal.
El 7490 puede llegar a contar hasta frecuencias de 40 MHZ y su consumo es de unos 150 mW.

El 74LS90 es de 4 bits decode tipo onda, este dispositivo consta de cuatro flip-flops que son
conectados internamente para proporcionar una divisin por dos secciones y una divisin por
cinco. Cada seccin tiene una entrada de reloj independiente que inicia los cambios de estado del
contador en el alto-bajo reloj de transicin. Los cambios de estado de las salidas Q no se producen
al mismo tiempo debido a los retrasos de onda interna. Por lo tanto, seales decodificadas de
salida estn sujetos a los picos de decodificacin y no debe utilizarse para relojes o luces
estroboscpicas. La salida Q0 del dispositivo est diseado y especificado para conducir la
corriente nominal fan-out mas la entrada CP1 del dispositivo.
Un reinicio maestro cerrado y asncrono que se anula y resetea todos los flip-flops. Un Patrn
asncrono se proporciona en el 7490 que anula los relojes y entradas MR.
Los dispositivos puede funcionar en varios modos de contar.
A. Decode BCD (8421) contador. La entrada CP1 debe ser conectada externamente a la salida Q0.
La entrada recibe el nmero de entrada y se produce una secuencia de cuenta BCD.
B. Simetrica Binario divide por diez. El Q3 de salida debe ser conectado externamente a la entrada
de CP0. La entrada del contador se aplica a la entrada CP1 y se obtiene en la salida Q0.

Decodificador 7447
El circuito integrado 7447 o subfamilia (74LS47, 74F47, 74S47, 74HCT47,..) es un circuito
integrado que convierte el cdigo binario de entrada en formato BCD a niveles lgicos que
permiten activar un display de 7 segmentos de nodo comn en donde la posicin de cada barra
forma el nmero decodificado.
Las salidas del circuito hacia los segmentos del display son en colector abierto. Pudiendo de esta
manera controlar display que consuman 40 mA mximo por segmento. Como indican los crculos
del smbolo lgico, todas las salidas son activas a nivel bajo.
Cuando se aplica un nivel bajo a la entrada LT y la entrada BI/RBO est a nivel alto, se encienden
todos los segmentos del display. La entrada de comprobacin se utiliza para verificar que ninguno
de los segmentos est fundido.

La supresin de cero es una caracterstica utilizada en displays de varios dgitos para eliminar los
ceros innecesarios. Por ejemplo, en un display de 6 dgitos, el nmero 6,4 podra mostrarse como
006,400 si no se eliminaran los ceros.
La supresin de ceros al principio de un nmero recibe el nombre de supresin anterior de cero,
mientras que si son los ltimos los que se eliminan se denomina supresin posterior de cero.
Este decodificador sirve para mostrar salidas decimales a entradas binarias. Las entradas pueden
estar dadas por cualquier dispositivo que tenga 4 salidas digitales como un puerto de un PIC o un
micro, o utilizando switches para conmutar los unos y ceros como en el ejemplo de circuito
propuesto.