LABORATORIO DE ELECTRONICA

ANALOGA

Informe 3: Amplificador diferencial con BJTs

(marzo 2013)
Diego Gomez

ResumenSe realizo el analisis de tres distintos circuitos amplificadores diferenciales. Este analisis consistio en
una evaluacion desde la teora, la simulacion y la practica.
En cada caso se determino los valores de polarizacion de
los circuitos, las ganancias diferenciales, comunes y el
factor de rechazo (CMRR). En particular, se comprobo
que la atenuacion es mejor en los dos amplificadores que
en lugar de contar con una resistencia tenan una etapa
de polarizacion. As mismo, que una carga activa en lugar
de resistencias en el colector del par diferencial da lugar
a una ganancia diferencial mayor.
Palabras ClaveAmplificador diferencial, transistor
BJT, etapa de polarizacion, modo diferencial, modo

ganancia, factor de rechazo, carga activa, diseno.

comun,

I. I NTRODUCCI ON
N esta practica se diseno y se realizo el montaje
de un circuito de amplificacion diferencial con
transistores BJT 2N3904. El diseno se llevo a cabo
siguiendo como lineamiento determinados valores de
polarizacion y amplificacion dados por la gua [1].
As mismo, se realizo el montaje de un amplificador
diferencial con carga activa por medio de un circuito
integrado CA3086 y transistores BJT 2N3906. En
ambos casos se comparo lo obtenido en la practica con
una simulacion realizada en Altium Designer (16.0).

6)
II. M ARCO TE ORICO
(S ESI ON
II-A. Diseno de amplificador con carga
En primer lugar se diseno un amplificador diferencial con una carga resistiva en los emisores (figura
1). Este amplificador deba satisfacer las siguientes
especificaciones (tabla I):

Figura 1: Circuito amplificador diferencial con carga

en el emisor

Para determinar el valor de las resistencias en los

colectores se tuvo en cuenta el circuito mitad en modo
diferencial.
Avd =

II-B.
cion

RC1
2VT |Avd |
RC1 =
= 505
2re
IC1

Diseno de amplificador con etapa de polariza-

Teniendo en cuenta las mismas especificaciones se

reemplazo la resistencia en el circuito anterior por una
etapa de polarizacion (figura 2). Debido a que se quera
que esta etapa trabajara en la mitad de la lnea de
operacion del transistor Q3 , se tena que la resistencia
en el emisor de esta deba ser igual al voltaje maximo
dividido entre 2 veces la corriente:

Tabla I: Parametros de diseno

VCC
(V)
6

VDD
(V)
-6

IC1
(mA)
10

IC2
(mA)
10

|Avd |
(V/V)
100

Para calcular el valor de la carga se supuso un voltaje

de 0.65 mV para la juntura base emisor en los dos
transistores. De esta manera:
REE =

VBEon VDD
0.65 + 6
=
= 267.5
IC1 + IC2
20

e-mail: df.gomez11@uniandes.edu.co

VBEon VDD
= 132.4
2IC3
= VDD + RE IE3 = 3.33V

RE =
VE3

VB3 = VE3 + VBEon = 2.68V

Para calcular las resistencias faltantes se asume un
de 100, tal que la corriente IB3 es despreciable en
comparacion con la corriente total que pasa por estas
resistencias. De esta manera se tiene un divisor de
voltaje tal que se puede escoger libremente una de las
resistencias. En este caso se escogio R2 = 5K.

LABORATORIO DE ELECTRONICA
ANALOGA

II-D1. Amplificador con carga: El circuito mitad

consiste en una etapa emisor-comun con resistencia en
el emisor igual al doble de REE , de esta manera la
ganancia comun es:
RC1
= 0.94V/V
re + 2REE 
Avd
= 40.54dB
CMRR = 20 log10
Avc
Avc =

Figura 2: Circuito amplificador diferencial con etapa

de polarizacion

Claramente la resistencia de entrada diferencial del

amplificador en este caso es 2 veces el valor de la
resistencia r del modelo de pequena senal.


VT
Rind = 2r1 = 2
= 500
IC1
Adicionalmente se tiene que la potencia DC disipada
por cada resistencia es:
2
P (RC1 ) = P (RC2 ) = IC1
RC1 = 50.5mW

P (REE ) = (IE1 + IE2 )2 REE = 107.5mW

Figura 3: Circuito amplificador diferencial con carga

activa


VB3 = VDD

II-C.



1
R1
VDD
R1 =
R2
R1 + R2
VB3

1
6
=
5 = 4K
2.68

Diseno de amplificador con carga activa

El u ltimo paso de diseno consistio en simplemente

determinar la resistencia R3 tal que la corriente del
espejo de corriente (figura 3) fuera de 10 mA.
R3 =

VCC VBEon VDD

= 2.34K
Iref

II-D. Ganancia, factor de rechazo y calculos adicionales

Teniendo en cuenta los circuitos de las figuras 1, 2
y figXXX se determinaron sus ganancias y CMRR.

Se puede concluir que resistencias de un cuarto de

Watt funcionan correctamente, si bien para el caso de
REE resulta mas adecuado una de medio Watt.
II-D2. Amplificador con etapa de polarizacion:
Lo u nico que cambia en el modo comun para este
caso, con respecto al anterior, es que la resistencia
en el emisor no es dos veces REE sino dos veces
la resistencia de salida de la etapa de polarizacion.
Para calcular esta se desconecta el transistor Q3 y se
coloca una fuente de prueba. El modelo resulta mas
apropiado en este caso, en el que resulta que hay una
fuente de corriente en paralelo con la resistencia r0 , y
este paralelo en serie con una resistencia que resulta
del paralelo de R3 con la serie de r3 con R1 ||R2 . De
esto se obtiene:
VA
100
=
= 5 K
IC3
20
VT
r3 =
= 125
IC3
Req = (R1 ||R2 ) + r3 + R3 = 2.48 K


R3
i = iprueba
Req
iQ = i
r0 =

vfuente = r0 (ifuente iQ ) + R3 (ifuente i )

vfuente
RO =
= 10.4 K
ifuente
En el anterior calculo se tomo un voltaje Early de
100 V, valor que aparace en el codigo spice de la
librera de Fairchild Semiconductors en Altium.
Una vez obtenida la resistencia de salida, solo resta reemplazar este valor por REE en los anteriores calculos:

LABORATORIO DE ELECTRONICA
ANALOGA

RC1
= 2.42 102 V/V
re + 2RO 

Avd
CMRR = 20 log10
= 72.32dB
Avc

Avc =

II-D3. Amplificador con carga activa: En libro [2]

se encuentra el metodo para determinar la ganancia de
este amplificador, que resultar ser bastante similar al
caso sin carga activa:
 


IC2  VA2   VA1 
||
Avd = gm (r02 ||r04 ) =
VT  IC2   IC1 


5 mA 100 V 50 V
=
||
= 1333.33V/V
25 mV 5 mA 5 mA
En esta formula se asume que VA para un npn
es de 50 V y para un pnp de 100 V, que son los
valores que se encuentran en la librera de Fairchild
Semiconductors en Altium. Se tomaron estos valores
para los npn, que realmente se encontraban en un
integrado del fabricante Intersil, debido a que en el
datasheet no se encontraba este parametro.
En cuanto a la ganancia comun, esta esta dada por
la siguiente formula [2], en la cual resulta claro que
la ganancia de salida de la etapa de polarizacion es
simplemente r05 :

Figura 4: Montaje de amplificador diferencial con

carga en el emisor

Figura 5: Montaje de amplificador diferencial con etapa

de polarizacion

IV.
Avc =

1
2

r04
2r05

2
r3

gm +

2
r3

gm +
!

2
r3

1
r03

2
r3

Avd
Avc

R ESULTADOS DE SIMULACI ON

!
1
r03

= 1.00 102 V/V



CMRR = 20 log10


= 102.50dB

III. P ROCEDIMIENTO
Cada uno de los circuitos se implemento en una protoboard (figuras 4, 5 y 6). Algunas de las resistencias se
reemplazaron por potenciometros, dado que por falta
de una completa simetra las corrientes deseadas no
eran las mismas que las esperadas, si bien era poco lo
que variaban.
La toma de medidas consistio en los tres casos en
tres partes. Primero se abra el circuito en alguno
de los puntos sobre los que se quisiera que pasara
determinada corriente y se meda con un multmetro la
corriente. Si el valor se alejaba de la teora se variaba
alguno de los potenciometros. En segundo lugar, se
desconectaba una de las bases del par diferencial de
tierra y se conectaba a una fuente generadora, que
se configuraba con una senal de salida sinusoidal
con amplitud de 20 mVpp y frecuencia de 1KHz.
Posteriormente se repeta lo mismo con la otra base y
despues se haca con ambas, para observar la respuesta
en modo comun.

IV-A.

Comportamiento DC

Para el caso de el circuito con carga se obtuvo una

corriente IC1 de 9.807 mA, lo que se aleja un 1.93 %
del calculo teorico. En cambio, para el circuito con
etapa de polarizacion se obtuvo una corriente IC1 de
8.505 mA, lo que se aleja un 14.95 % del calculo
teorico. Debido a que este valor se alejo tanto, se hizo
un barrido con el valor de la resistencia RE3 con el
que se determino que un valor adecuado era de 119.5,
para el que la corriente era de 9.50 mA, que se aleja
tan solo un 5 %. En cuanto al tercer amplificador, la
corriente IC5 obtenida en simulacion fue de 9.886 mA,
que se aleja un 1.14 %.

Figura 6: Montaje de amplificador diferencial con

carga activa

LABORATORIO DE ELECTRONICA
ANALOGA

Figura 7: Simulacion de modo diferencial del amplificador diferencial con carga en el emisor

Figura 9: Simulacion de modo diferencial del amplificador diferencial con carga activa

Figura 8: Simulacion de modo diferencial del amplificador diferencial con etapa de polarizacion

IV-B.

Figura 10: Simulacion de modo diferencial del amplificador diferencial con carga activa y resistencia de 10
K

Comportamiento AC

A continuacion se muestran las graficas obtenidas de

las respuestas en simulacion (figura 7 a figura 13) y una
tabla que resume las ganancias y los CMRR obtenidos
(tabla II). Se puede notar que en general las ganancias
diferenciales y comunes son menores a las teoricas,
pero en cambio los CMRR son bastante parecidos.
Tabla II: Ganancias de simulacion
Carga
Avd
70.67

Avd
626.36

Avc
0.933
Carga
Activa
Avc
1103

CMRR
37.59

CMRR
115.94

Avd
69.66

Etapa de
Polarizacion
Avc
CMRR
8.3103
78.47

V.
V-A.

R ESULTADOS PR ACTICOS

Comportamiento DC

Debido a que se utilizaron trimmers y un potenciometro en lugar de resistencias, como se observo en

las fotos del montaje, las corrientes de polarizacion
deseadas variaron entre 9.8 mA y 10 mA, lo que
significa un error maximo del 2 %. La necesidad de
utilizarlos se debe principalmente a que los transistores
y las resistencias de colector son distintos entre ellos
y por tanto el circuito no es simetrico como se supone
en la teora.

LABORATORIO DE ELECTRONICA
ANALOGA

Figura 11: Simulacion de modo comun del amplificador diferencial con carga en el emisor
Figura 13: Simulacion de modo comun del amplificador diferencial con carga activa

Figura 14: Simulacion de modo diferencial del amplificador diferencial con carga en el emisor
Figura 12: Simulacion de modo comun del amplificador diferencial con etapa de polarizacion

V-B.

Comportamiento AC

A continuacion se muestran las graficas obtenidas en

la practica con una fuente generadora y un osciloscopio
(figura 14 a figura 20). Cada un de estas corresponde
a una de las de simulacion. As mismo, se resumira lo
obtenido en dos tablas, una con las ganancias obtenidas
y otras con la comparacion de estas con las anteriores
(tablas III y IV).

Figura 15: Simulacion de modo diferencial del amplificador diferencial con etapa de polarizacion

LABORATORIO DE ELECTRONICA
ANALOGA

Figura 16: Simulacion de modo diferencial del amplificador diferencial con carga activa

Figura 17: Simulacion de modo diferencial del amplificador diferencial con carga activa y resistencia de 10
K

Figura 19: Simulacion de modo comun del amplificador diferencial con etapa de polarizacion

Figura 20: Simulacion de modo comun del amplificador diferencial con carga activa
Tabla IV: Error relativo (en porcentaje) de ganancias
en el laboratorio con respecto a las teoricas y de
simulacion

Tabla III: Ganancias de laboratorio

Carga
Avd
62.93

Avd
174.47

Avc
1.13
Carga
Activa
Avc
-

CMRR
34.92

Avd
67.59

Etapa de
Polarizacion
Avc
2.96102

CMRR
67.17

CMRR
-

e(Avd )
Teora
Sim.
37,07
10,95
e(Avd )
Teora
Sim.
32,41
2,97
Avd
Teora
Sim.
86,91
72,15

Carga
e(Avc )
Teora
Sim.
20,21
21,11
Etapa dePolarizacion
e(Avc )
Teora
Sim.
22,31
256,63
CargaActiva
e(Avc )
Teora
Sim.
-

VI.

e(CMRR)
Teora
Sim.
13,87
7,11
e(CMRR)
Teora
Sim.
7,12
14,40
e(CMRR)
Teora
Sim.
-

A N ALISIS

VI-A. Amplificador con carga y amplificador con

etapa de polarizacion

Figura 18: Simulacion de modo comun del amplificador diferencial con carga en el emisor

Como se puede notar en la tabla IV los errores de

estas dos configuraciones se encontraba un en amplio
rango desde 2 % hasta 37.07 %, ademas de una bastante
alejado del resto de 256 %. En particular, los errores
mas grandes sucedieron en comparacion con la teora,
esto es algo que cabe esperar dado que en la teora
se ignoran muchos aspectos del circuito, as como se
asumieron casi arbitrariamente algunos valores como
los voltajes de Early y las ganancias de corriente .

LABORATORIO DE ELECTRONICA
ANALOGA

En cuanto a los errores entre simulacion y practica,

un buen componente sigue debiendose a que ciertas
cosas no se consideran en el modelo de simulacion
como la simetra del circuito que se debe arreglar con
la variacion de alguna resistencia. Sin embargo, otra
componente se debe al problema de medicion como
tal, dado que a voltajes muy pequenos, del orden de 1
mV el ruido que hay presente es de un tamano incluso
mayor. Entonces realmente no son muy confiables los
resultados para el modo comun en la practica.
En cuanto a la comparacion de estos dos amplificadores, es claro que la ventaja que introduce la etapa de
polarizacion es que en el modo comun el circuito mitad
cuenta con una resistencia mucho mayor en el emisor,
lo que se traduce en una mayor atenuacion y por tanto
un factor de rechazo aproximadamente 40 dB mayor,
como se noto en la teora, la simulacion y la practica.
Ademas de esto, la presencia de una resistencia no
fija la corriente, mientras que la etapa de polarizacion
s, lo que permite que ante variaciones en el circuito
el segundo amplificador se mantenga mas cerca a los
valores esperados de corriente o voltaje.
VI-B.

Amplificador con carga activa

En este caso no se puede realizar un analisis cuantitativo en el sentido estricto de la palabra, dado el
comportamiento de saturacion que presento la senal de
salida tanto en la simulacion como en el laboratorio.
Esta saturacion se presenta dado que la ganancia del
circuito es demasiado grande (mas de 1000) y las
fuentes de voltaje de polarizacion no son aptas para
este amplificador. O por otro lado, el diseno no es
correcto y el amplificador sale de la region de operacion activa y pasa a la de saturacion, lo que es
indeseable en un amplificador funcional. Sin embargo,
tambien resulta claro que con una corriente similar
(e incluso la mitad) que la de los dos amplificadores
anteriores, la ganancia diferencial desbalanceada es
bastante mayor, lo que se debe a la presencia de
la carga activa conformada por los transistores pnp.
Esta permite que la amplificacion desbalanceada sea la
misma que lo que sera la balanceada con cargas en los
colectores comunes y corrientes. Adicionalmente, el
espejo de corriente de este amplificador cuenta con una
resistencia de salida mayor que la etapa de polarizacion
del segundo amplificador (presumiblemente, dado que
no se conoce con certeza los valores de los voltajes de
Early para ninguno de los transistores o el integrado).
Por u ltimo, cabe mencionar que el gran error entre la
simulacion y la teora se debio posiblemente a que la
entrada en la practica fue de casi 40 mVpp y no 20
mVpp como en la simulacion, lo que significa que las
consideraciones ideales de linealidad posiblemente no
se cumplan del todo para el amplificador montado en
el laboratorio.

VII.

C ONCLUSIONES

Una etapa de polarizacion permite fijar un valor

de corriente, con lo que el amplificador que
cuenta con esta es mas estable y se encuentra
mas blindado ante la variacion de parametros en
correspondencia a los datos teoricos. Ademas,
esta etapa introduce una mayor resistencia de
emisor, tal que la atenuacion es mayor en el modo
comun.
Dos etapas de polarizacion con la misma corriente
de polarizacion pueden ser mas u tiles la una que
la otra dependiendo de la configuracion interna.
En este caso el espejo de corriente aseguraba una
mayor atenuacion que la etapa de polarizacion del
segundo amplificador.
Una ganancia excesiva puede sacar de su region
de operacion o ptima a un amplificador, como se
noto con el amplificador implementado con el
circuito integrado.
Las ganancias obtenidas en la teora dependen de
considerar condiciones ideales como simetra y
linealidad. La primera consideracion no se puede
garantizar y por este motivo se requiere utilizar
resistencias variables. En cuanto a la segunda,
esta se debe garantizar con el uso de pequenas
senales, de lo contrario se dan errores como los
del tercer amplificador.
R EFERENCIAS
[1] F. Lozano and C. Higuera, Laboratorio de Ingeniera Electrica y
Electronica. Gua de las Practicas de Laboratorio: Amplificador
diferencial con BJTs. Bogota, Colombia: Departamento de
Ingeniera Electrica y Electronica, primer semestre de 2016.
[2] A.S. Sedra y P.K. Smith, Differential and Multistage Amplifiers en Microelectronic Circuits, 6ta ed. Oxford University
Press, 2009, cap. 8.