autoII-formalizacion HPN

Automatizacin
Escuela de Ingeniera Elctrica y Mecnica

Facultad de Minas
Universidad Nacional de Colombia Sede Medelln
1. Formalizacin de las Redes de Petri Jerrquicas
(HPN)
Una Red de Petri jerrquica es una red de Petri interpretada (IPN) con una extensin que
adhiere una funcin la cual asocia transiciones de la red con una subred, adems de
introducir el concepto de fusin global
Una Red de Petri Jerrquica (HPN) esta definida formalmente as:
HPN = (P, T, D, A, B, M0, I, Q, , , , ) con:
La sub-tupla (P, T, D, A, B, M0, I, O, , , ) como una IPN y
es una funcin que asocia las transiciones ti T con subredes (ti), no esta definido
para transiciones que no contienen subredes.
D un conjunto de fusin de lugares(F) F D
Ahora:
P un conjunto finito de lugares no vaci.
T un conjunto finito de transiciones con P T =
A Funcin de Incidencia Previa. Representa el arco dirigido de p a t de peso N. Donde N es el
grupo de todos los nmeros naturales.
B Funcin de Incidencia Posterior. Representa el arco dirigido de t a p de peso N.
M0 es el marcaje inicial de la red con M 0 {0,1}
|P|
donde M 0 es el nmero de marcas en el lugar Pi .
I es un conjunto de seales de entrada lgicas con |I| > 0

Q es un conjunto de seales de salida lgicas con I Q = , Q > 0
Una funcin que asocia toda transicin ti T con una condicin de disparo (ti) = funcin
boleana de I
Una funcin que asocia todo lugar pi P con una salida ( pi ) (0,1,)
, donde (-) significa
indefinido o sin cuidado.
Una funcin que asocia toda transicin ti , ti T con una condicin de tiempo i R0+ . i Es la
condicin de tiempo que una marca tiene por lo menos que esperar en p j antes que pueda ser
removida por el disparo de ti
www.geocities.com/auto_unalmed
auto_unalmed@yahoo.com
Automatizacin
Facultad de Minas
Fusin de lugares (F)

Definicin: Conjunto de lugares considerados para ser idnticos, es decir, ellos representan
un solo lugar conceptual.
p i F : p j F | pi p j = p i p j = (pi ) = (p j ) M (pi ) = M (p j )
Sustitucin de transiciones (HS)

Relacin de una transicin a una subred que es una IPN ms compleja y que tiene
usualmente una descripcin ms precisa y detallada del evento representado
Definicin formal de una Subred:
Una subred asociada con una transicin ti en una HPN denotada por HS = (ti), es as
misma una HPN con las siguientes restricciones:
Existe exactamente un lugar de entrada Pin y exactamente un lugar de salida Pout.
La subred es pasiva, es decir, mientras la subpagina asociada con la sustitucin de

transiciones no este habilitada, las transiciones dentro de la subred no estn habilitadas
y la subred no influencia ninguna seal de salida.
Los conjuntos de seales de entradas y salidas de la subred son subconjuntos de los

respectivos conjuntos en la HPN.
Una subred relacionada con una transicin ti T en una HPN esta dada por:
HPN = (P, T, A, B, D, M0, I, Q, , , , )
(ti) = HS = (Ps, Ts, As, Bs, M0s, Is, Qs, s, s, s, s, Pin, Pout)
Con las siguientes propiedades:
pin Ps con pin =

pout Ps con pout =
Automatizacin
Facultad de Minas
p t i : Mp = 0 Mp in = 0 Mp = 1 Mp in = 1
p t i : Mp = 0 Mp out = 0 Mp out = 1 Mp = 1
Is I, Qs Q
Ps P = , Ts T =
1.1 Representacin grafica de las HPN

Las HPN son una extensin de las PN con marcaje binario, en adicin a esta representacin bsica, las
transiciones son etiquetadas con su condicin de disparo y asociada con una funcin boleana de las seales de
entrada (I) y los lugares son
etiquetados con su funcin de salida asociada
, que asigna un subconjunto de seales de salida (O) mientras
este marcado. Dado un nmero grande de salidas es conveniente representar las salidas no en la forma vectorial
sino por especificacin explcita de la variable. Los lugares y las transiciones pueden ser etiquetados con un
comentario adicional, [FREY y LITZ, 2000 (C)]. Las transiciones que contienen las subredes (HS) las cuales
son representadas con un rectngulo ampliado y con una etiqueta para distinguirlas de las
transiciones normales. La sustitucin de transiciones no puede tener asociado una funcin
.Para una subred el lugar de entrada se hace visible por una etiqueta Pin. De igual forma
el lugar de salida se etiqueta con Pout.
Para cada (ti) su funcin booleana utiliza conectores lgicos Y, O, XOR, NO y
, , , =, respectivamente.
comparaciones que se representan por , +, ,
Automatizacin
Facultad de Minas
Subred Inicio
(Pin)
(t11)
(P11)
(t12)
(Pout)
Figura 1. Representacin grafica de una IPN
Red principal
FG P1
(Pin)
(P1)
(t11)
t1
(P2)
HS Inicio
P1- Pin
P2- Pout
(P11)
(t12)
t2
(P3)
HS Inicio
P2- Pin
P3- Pout
(Pout)
(t3)
FG P1
Figura 2. Representacin grafica de la red principal [P]
Automatizacin
Facultad de Minas
1.2 Jerarquizacion
Las HPN nos dan la flexibilidad de tratarlas como mdulos, mdulos reutilizables, mdulos reusables
instanciados por FGs los mdulos son HPN que realizan tareas especificas, pueden ser o no
mdulos reutilizables -, subredes y subredes reutilizables las subredes son HPNs que realizan
tareas especificas instanciadas por HSs - cada uno con caractersticas particulares que los distinguen
unos de otros y difiriendo adems en su interpretacin. Cada HPN consta de una red principal y
adems puede o no tener mdulos o subredes asociados.
Para lograr un modelo transparente, es decir, lograr que en cualquier momento sea fcil y claro de
ver lo que el controlador hace en el momento y lo que har en el prximo paso, con el cual se logre
un buen retorno visual que garantiza el entendimiento del modelo realizado, se propone la siguiente
simbologa y representacin grafica para la modularizacion y reusabilidad de los componentes
definidos.
MODELO
SIMBOLO
Red principal
P
Subred
S
Subred reutilizable
SR
Modulo
M
Modulo relacionado con FG
MF
Modulo reutilizable
MR
Tabla 1. Smbolos de los diferentes niveles de jerarqua de una HPN

Cada nivel de jerarqua estar encerrado en un rectngulo o pagina en cuya parte superior izquierda
tendr su smbolo correspondiente junto con los smbolos de los niveles de jerarqua menores que
contenga.
1.2.1. Red principal

En todo modelo debe haber siempre una y solo una red principal, es la encargada de administrar el
proceso y constituye el nivel de jerarqua ms alto. Ser representada por la letra P colocada en la
esquina superior izquierda de la pgina donde se describe. Una P puede contener mdulos o
subredes cuyo nivel de jerarqua es menor con respecto a P, que estarn referenciados con su
smbolo correspondiente en la parte superior izquierda de la pgina debajo del nivel de jerarqua
superior. Ver figura 3.
Automatizacin
Facultad de Minas
P
S 1
MF 1
FG P_1
(t1)
P_2
HS S1 P_2 Pin
P_3 Pout
HS 1
P_3
(P_3)
FG P_4
(t2)
(P_4)
MF 1
(t3)
FG P_5
(P_5)
MF 1
(t4)
P_6
(P_6)
(t5)
FG P_1
Figura 3. Representacin grafica de la red principal [P]

La red principal tiene asociada una tabla que contiene las funciones de entrada y
correspondientes a las transiciones y lugares
Trans
T1
T2
Funcin
(t1) =I 0.0
(t 2) =
T3
I 0.1 I 0.2
(t 3) =I 0.3
T4
(t 4) =
T5
(t 5) =I 0.5
HS
I 0.0 + I 0.4
Lugar
P1
P2
Funcin
P3
( p3) = SQ0.2
P4
( p 4) = RQ0.2
P5
( p5) = SQ0.3
P6
( p 6) = RQ0.1
de salida
( p1) = RQ0.0
( p 2) = SQ0.1
Tabla 2. Ejemplo de tabla de funciones para la red principal de la figura 3.

1.2.2 Subred
Una subred es instanciada por una HS, ser representada por la letra S colocada en la esquina
superior izquierda de la pgina donde se describe. Al igual que la red principal una S, puede contener
otras subredes o mdulos cuyo nivel de jerarqua es menor que el de esta, estos estarn
referenciados con su smbolo correspondiente (ver tabla 1) en la parte superior izquierda de la
pgina debajo del nivel de jerarqua superior. Ver figura 4.
Automatizacin
Facultad de Minas
Las subredes tienen asociada una tabla que contiene las funciones de entrada y
correspondientes a las transiciones y lugares. Ver tabla 2.
S
de salida
1
P in
(t6)
P_7
(P_7)
P_8
(t7)
(P_8)
(t8)
P_9
(P_9)
(t9)
P_10
(P_10)
(t10)
P out
Figura 4. Representacin grafica de una subred.

1.2.3 Subred reutilizable
Tienen las mismas propiedades que una subred, la diferencia es que estas son instanciadas por
varias HS, ser representada por las letras SR colocada en la esquina superior izquierda de la pgina
donde se describe. Al igual que una subred una SR, puede contener otras subredes o mdulos, cuyo
nivel de jerarqua es menor que el de esta, estos estarn referenciados con su smbolo
correspondiente (ver tabla 1) en la parte superior izquierda de la pgina debajo del nivel de jerarqua
superior. Ver figura 5
Las subredes reutilizables tienen asociada una tabla que contiene las funciones de entrada y de
salida con variables genericas correspondientes a las transiciones y lugares. Ver tabla 2.
Tienen adems una tabla que denominamos tabla de direccionamiento indirecto en la cual se
encuentran los parmetros para cada instancia.
Figura 4. Representacin grafica de una subred.
Automatizacin
Facultad de Minas
Transicin
Funcin
T16
T17
(t16) =X 1
T18
T19
(t18) = X 3
(t17) = X 2
(t19) =X 4
Lug
ar
Pin
Pou
t
P16
P17
Funcin
P18
P19
( p18) = S Y 5
( pin) = S Y1
( pout ) = R Y 2
( p16) = S Y 3
( p17) = R Y 4
R Y1
T20
(t 20) = X 5
( p19) = R Y 5
Tabla 3. Tabla de funciones para la subred reutilizable SR1

Para dos llamados de SR1 tenemos la siguiente tabla de direccionamiento indirecto.
Variables
IN
X1
X2
X3
X4
X5
OUT
Y1
Y2
Y3
Y4
Y5
IN_OUT
Pin
Pout
SR11 SR12
I0.0
I0.1
I0.2
I0.3
I0.4
I10.0
I10.1
I10.2
I10.3
I10.4
Q0.0
Q0.1
Q0.2
Q0.3
Q0.4
Q2.0
Q2.1
Q2.2
Q2.3
Q2.4
P2
P3
P20
P21
Tabla 4. Tabla de direccionamiento indirecto para la SR1
Automatizacin
Facultad de Minas
Nota: P2 y P3 son los socket de entrada y de salida de la HS que llama SR11 y P20, P21 son los
socket correspondientes a la HS que llama SR12
SR
1
P in
(t16)
P_16
P_17
(P_16)
(t17)
(P_17)
P_18
(t18)
(P_18)
(t19)
P_19
(P_19)
(t20)
P out
Figura 5. Representacin grafica de una subred reutilizable.

3.5. Mdulos
Un modulo puede estar contenido en la red principal, en una subred o en otro modulo, se representa
con la letra M colocada en la esquina superior izquierda de la pagina donde se describe.
Automatizacin
Facultad de Minas
1
P_20
(P_20)
(t21)
P_21
(P_21)
(t22)
P_22
(P_22)
P_23
(23
)
(P_23)
(t24)
P_24
(P_24
)
(t25)
P_25
(P_25)
Figura 6. Representacin grafica de un modulo

Los mdulos tienen asociada una tabla que contiene las funciones de entrada y
correspondientes a las transiciones y lugares. Ver tabla 2.
de salida
1.2.4 Mdulos reusables

Un modulo reusable puede estar contenido en la red principal, en una subred o en otro modulo, se
representa con la letra MR colocada en la esquina superior izquierda de la pagina donde se describe.
Los mdulos reusables tienen asociada una tabla que contiene las funciones de entrada y de salida
con variables genricas correspondientes a las transiciones y lugares. Tienen adems una tabla que
Automatizacin
Facultad de Minas
denominamos tabla de direccionamiento indirecto en la cual se encuentran los parmetros para

cada instancia. Esta tabla es similar a la de direccionamiento indirecto de las subredes reusables con
la diferencia de que no tienen Pin ni Pout
MR 1
P_26
(P_26)
(t26)
P_27
(P_27)
(t27)
P_28
(P_28)
P_29
(t28)
(P_29)
(t29)
P_30
(P_30
)
(t30)
P_31
(P_31)
Figura 7. Representacin grafica de un modulo reusable

1.2.5 Mdulos reusables instanciados por FG
Automatizacin
Facultad de Minas
Un modulo reusable instanciado por FG puede estar contenido en la red principal, en una subred o en
otro modulo, se representa con la letra MF colocada en la esquina superior izquierda de la pagina
donde se describe.
Los MF tienen asociada una tabla que contiene las funciones de entrada y de salida con variables
genricas correspondientes a las transiciones y lugares. Tienen adems una tabla que denominamos
tabla de direccionamiento indirecto en la cual se encuentran los parmetros para cada instancia.
Esta tabla es similar a la de direccionamiento indirecto de los mdulos reusables con la diferencia de
que su lugar de inicio (FGi) deber estar en la tabla de direccionamiento como variable tipo IN que
relacionara con el FG que lo invoca. Para salir de un MF debe hacerse por medio de un FG
MF
1
FG .
(t11)
P_11
(P_11)
(t12)
P_12
(P_12)
P_13
(t13)
(P_13)
(t14)
P_14
(P_14
)
(t15)
FG .
(P_15)
Automatizacin
Facultad de Minas
Figura 8. Representacin grafica de un modulo reusable instanciados por FG.
2. COMPORTAMIENTO DINMICO
El comportamiento dinmico de una HPN es dado por el flujo de marcas a travs de la red, es decir el cambio del
marcaje. Este flujo es realizado por el disparo de las transiciones. El disparo de una transicin quita una marca
de su pre-lugar y pone una marca en su post-lugar, [FREY y MINAS, 2002], [FREY, 2000 (A)], [FREY, 2000
(B)], [KLEIN, 2002]. Para el proceso de disparo existen cuatro reglas:
1. Una transicin es habilitada si su pre-lugar esta marcado y su post-lugar esta sin marca.
2. Todas las transiciones que pueden disparar y que no estn en conflicto con otra transicin disparan
simultneamente.
3. Una transicin dispara inmediatamente si esta habilitada y su condicin de disparo es cumplida, es decir, si se
verifica Ci.Ei (condicin por evento) en estas condiciones se dice que ti es receptiva a la condicin y al evento
(Ci.Ei).
4. La iteracin del proceso de disparo se da hasta que sea alcanzado un marcaje estable. (Es decir hasta
que no se puedan disparar ms transiciones). La iteracin de disparo es interpretada simultneamente.
Esto adems indica que un cambio en el valor de las seales de entrada no puede ocurrir durante el
proceso de disparo.
Despus de que un nuevo marcaje es alcanzado, la seal de salida es calculada por la evaluacin de la funcin de
salida w de los lugares marcados.
2.1 PROPIEDADES BSICAS

Algunas propiedades bsicas definidas en la teora de PN son de especial inters en HPN. En lo siguiente estas
propiedades son redefinidas en la estructura HPN y se describe su relevancia para el anlisis de controladores.
2.1.1 In-ambigedad: Todo algoritmo de control tiene que ser definido in-ambiguamente. Este criterio puede
ser dividido en cuatro sub-criterios, ver mas informacin en [FREY y MINAS, 2002], [FREY y MINAS, 2001]:
. Determinismo: Un algoritmo de control tiene que ser deterministico, si no lo fuera, su comportamiento en una
situacin dada podra depender de aspectos implementacionales. Esta claro que esto podra no ser el objetivo de
un correcto diseo.
. Terminacin: En un ciclo de un algoritmo de control lgico al menos un marcaje debe ser estable. Un ciclo sin
un marcaje estable lleva a que el algoritmo no se termine. Eso a su vez podra llevar a un comportamiento no
deterministico.
. Salida definida: Si no hay especificacin para el valor de una seal de salida en un marcaje alcanzable, de
nuevo el comportamiento del controlador dependera de su aplicacin.
. Salidas in-ambiguas: Si dos lugares marcados al mismo tiempo asignan valores diferentes a una seal de
salida, resulta una situacin de salida contradictoria.
Automatizacin
Facultad de Minas
2.1.2 Vivacidad: Significa que una transicin puede siempre disparar de nuevo. Cuando una transicin o un
conjunto de transiciones ya no pueden disparar mas entonces parte del algoritmo de control ya no trabaja, en este
caso podra haber un error de diseo en el algoritmo de control que tiene que ser corregido, [FREY y LITZ, 2000
(A)]. Una transicin dentro de una HPN se dice ser viva con respecto a un marcaje inicial M0 si para todo
marcaje Mi alcanzable desde M0 existe una trayectoria desde Mi la cual contiene la transicin ti. Una RdPIT se
dice ser viva si y solo si todas las transiciones son vivas, [SILVA, 1982].
10
2.1.3 Red binaria o 1-limitadas: Una HPN es binaria o 1-limitada para un marcaje inicial dado
si cualquier marcaje alcanzable es tal que ningn lugar posee mas de una marca, [SILVA, 1982]. En
una red de Petri binaria todo lugar estar marcado con una marca o no estar marcado.
Figura 9. La figura a.) representa una PN binaria y viva. La figura b.) PN Viva y no binaria. La figura c.) PN binaria y no
viva.
Si una HPN que modela un sistema es no binaria, cabe igualmente sospechar que el modelo no es correcto. La
limitacin caracteriza la finitud del numero de estados internos del sistema que se modela.
2.1.4 Seguridad: La seguridad en una HPN significa que el nmero de marcas en un lugar no debe pasar de
uno. En este sentido una HPN es segura a priori debido a la regla de disparo. Sin embargo vale la pena verificar
el comportamiento de la red omitiendo la regla segura de habilitacin(es decir verificar solamente los pre-lugares
de la transicin). [FREY, 2000 (A)]
Con la semntica dada una HPN no segura implica un comportamiento no causal: La transicin desde una
situacin actual a una situacin prxima depende no solo de la situacin actual y de los valores de las seales de
entrada sino tambin de la prxima situacin.
En adicin a esto hay tambin una razn muy practica: La implementacin de una HPN en un PLC usando un
lenguaje de programacin de PLC estndar resulta en un
Cdigo considerablemente mas compacto y seguro si la HPN es segura, [FREY, 2000 (A)].
Automatizacin
Facultad de Minas
Un lugar pi en una HPN se dice ser seguro con respecto a un marcaje inicial m0 si y solo si el numero de marcas
en pi no pasa de una para todos los marcajes alcanzables desde m0 y en todo marcaje intermedio inestable,
[SILVA, 1982]. Una RdPIT se dice segura si y solo si todos sus lugares son seguros.
2.3.5 Ciclicidad o reversibilidad: Se dice que una HPN posee un comportamiento globalmente cclico para
Mo si existe una secuencia de disparos que permite alcanzar el marcado inicial Mo a partir de cualquier marcado
M alcanzable partir de Mo, [SILVA, 1982].
La reversibilidad significa que el marcaje inicial siempre puede ser alcanzado de nuevo. La reversibilidad
garantiza que el controlador descrito alcanza su estado inicial otra vez.
Un problema en el diseo de controladores lgicos es la manipulacin de comportamientos errneos del proceso.
En muchos controladores industriales las rutinas de restablecimiento de errores son mas extensas que la rutina de
control como tal. La reversibilidad de una Red de Petri Interpretada y Temporizada que es usada para modelar
una operacin junto con el esquema de restablecimiento implica que es posible el restablecimiento automtico de
un error, [FREY, 2000 (A)]. Una RdPIT se dice ser reversible con respecto a un marcaje inicial si y solo si desde
todo marcaje alcanzable m existe una trayectoria la cual alcanza m0 como un marcaje final estable.
A pesar de la existencia de la HPN, los procesos de automatizacin todava requieren de la experiencia de un
especialista, en cuanto a la solucin de problemas tales como: La complejidad del proceso, descripcin
inadecuada del proceso y en aplicaciones de verificacin.
3. Generacin de cdigo PLC basados en la norma IEC61131-3

a partir de una HPN
3.1 Unidades de organizacin de programa (POUs)
El estndar IEC1131 describe los programas, funciones y bloques funcionales (Function Blocks, FBs)
como diferentes tipos de POUs (Program Organization Units), y pueden ser utilizados varias veces a
lo largo de las distintas partes que componen una aplicacin. Adems La IEC 11131-3 provee
lenguajes estandarizados y mtodos de ejecucin de programas para que un amplio rango de
problemas tecnolgicos puedan ser programados como elementos de software independientes del
vendedor
Para la generacin automtica de cdigo IEC 61131-3, se debe realizar la interpretacin de cada
elemento que compone la HPN Red principal, Subredes y Mdulos y de los lugares y transiciones
que las componen.
Un POU tipo programa es la equivalencia de red principal y un POU tipo bloque de funcin es la
equivalencia de subredes y mdulos
Proceso modelado
en HPN
Programa de PLC
Lenguaje IL
Red principal
Programa
Subredes
Bloque de funcion
Modulos
Bloque de funcion
Automatizacin
Facultad de Minas
Figura 10. Interpretacin de una HPN a POUs basados en IEC 61131-3

Para la generacin de cdigo texto se extrajo de la norma IEC 61131-3 un formato de programa:
Zonas:
Declararon de variables
Inicializacin (inicializa funciones o bloques de funcin)
Cuerpo de cdigo (representa la estructura de la red)
PROGRAM HPN
VAR
TEMPORIZ : TON;
START AT %Ix1 : BOOL;
STOP AT %Ix2 : BOOL;
MOTORENCENDER : BOOL;
MOTORAPAGAR : BOOL;
END_VAR
Zona declaracion
Zona inicializacion
TEMPORIZ (IN :=%Ix1, PV := TIEMPO)

LD START
ANDN STOP
S MOTORENCENDER
R MOTORAPAGAR
Zona cuerpo de codigo
END_PROGRAM
Figura 11. Formato para la generacin de cdigo IEC 61131-3

3.2 Lenguajes definidos por la norma
Sequential Function Chart

Function Block Diagram
Ladder Diagram
Structured Text
Instruction List
3.3 Metodologa
3.3.1 Dinmica de la red
La dinmica de la red de una HPN se garantiza al realizar la transformacin de transiciones. Este es
el primer paso que se debe llevar a cabo en la generacin de cdigo.
Automatizacin
Facultad de Minas
Este paso consiste en la correspondencia uno a uno de los elementos que componen la red con el
segmento de cdigo desarrollado.
LD
AND
S
R
Lugar_1
I1.0
Lugar_2
Lugar_1
Pre_lugar
Condicin de disparo
Post_lugar
Pre_lugar
3.3.2 Asignacin de acciones

Despus de tener toda la estructura dinmica de la red traducida a lenguaje texto IEC, se procede a
realizar la asignacin de acciones asociadas a las variables correspondientes a los lugares de la red.
LD
S
R
Lugar_1
Encender_Bomba1
Encender_Bomba2
Si el lugar_1 esta marcado

se enciende la bomba1 y
y se apaga la bomba2
3.4. Llamado de mdulos y subredes

3.4.1 Subredes
Debido al comportamiento dinmico de las subredes asociadas a HS y que tanto el socket de entrada
a la HS y el Pin como el socket de salida y el Pout se comportan como FGs, el Pin y el Pout se deben
declarar como variables IN-OUT dentro del correspondiente bloque de funcin que contenga la
subred.
Dada la definicin de pasividad de las subredes, el cdigo debe garantizar la misma. Esto se logra
declarando una variable que condicionar el bloque de funcin asociado a la subred, esta variable se
activara cuando se active el socket de entrada y se desactivara cuando se active el socket de salida.
3.4.2. Mdulos
Los mdulos (M), los mdulos reutilizables (MR) y los mdulos reutilizables asociados a FG (MF), no
estarn condicionados, simplemente los bloques de funcin asociados a estos sern llamados con
CAL.
Para los mdulos reutilizables asociados a FG (MF) se debe declarar dentro del bloque de funcin
asociado al modulo una variable de entrada FGi, (tipo INPUT), la cual tendr asociado el lugar FG
que invoca el modulo, igualmente se debe declarar dentro del bloque de funcin asociado al modulo
una variable de salida FGo, (tipo OUTPUT), la cual tendr asociado el lugar FG que retorna la marca
a otra POU.
3.4.3. Temporizadores y detectores de flancos

El llamado a los temporizadores se debe hacer en la zona de inicializacin al igual que la funcin de
deteccin de flanco. Los temporizadores se activan cuando se activa el lugar que los llama en el
modelo (es decir un temporizador es una accin) y se utiliza su salida en la transicin posterior del
correspondiente lugar.

autoII-formalizacion HPN

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

autoII-formalizacion HPN

Uploaded by

Copyright:

Available Formats

Automatizacin

Escuela de Ingeniera Elctrica y Mecnica

1. Formalizacin de las Redes de Petri Jerrquicas

donde M 0 es el nmero de marcas en el lugar Pi .

I es un conjunto de seales de entrada lgicas con |I| > 0

, donde (-) significa

indefinido o sin cuidado.

Fusin de lugares (F)

Sustitucin de transiciones (HS)

Existe exactamente un lugar de entrada Pin y exactamente un lugar de salida Pout.

La subred es pasiva, es decir, mientras la subpagina asociada con la sustitucin de

Los conjuntos de seales de entradas y salidas de la subred son subconjuntos de los

Con las siguientes propiedades:

pin Ps con pin =

1.1 Representacin grafica de las HPN

, que asigna un subconjunto de seales de salida (O) mientras

Figura 2. Representacin grafica de la red principal [P]

Tabla 1. Smbolos de los diferentes niveles de jerarqua de una HPN

1.2.1. Red principal

Figura 3. Representacin grafica de la red principal [P]

Tabla 2. Ejemplo de tabla de funciones para la red principal de la figura 3.

Figura 4. Representacin grafica de una subred.

Figura 4. Representacin grafica de una subred.

Tabla 3. Tabla de funciones para la subred reutilizable SR1

Tabla 4. Tabla de direccionamiento indirecto para la SR1

Figura 5. Representacin grafica de una subred reutilizable.

Figura 6. Representacin grafica de un modulo

1.2.4 Mdulos reusables

denominamos tabla de direccionamiento indirecto en la cual se encuentran los parmetros para

Figura 7. Representacin grafica de un modulo reusable

Figura 8. Representacin grafica de un modulo reusable instanciados por FG.

2.1 PROPIEDADES BSICAS

3. Generacin de cdigo PLC basados en la norma IEC61131-3

Figura 10. Interpretacin de una HPN a POUs basados en IEC 61131-3

TEMPORIZ (IN :=%Ix1, PV := TIEMPO)

Zona cuerpo de codigo

Figura 11. Formato para la generacin de cdigo IEC 61131-3

Sequential Function Chart

3.3.2 Asignacin de acciones

Si el lugar_1 esta marcado

3.4. Llamado de mdulos y subredes

3.4.3. Temporizadores y detectores de flancos

You might also like