TEMA 06 Interrupciones

Tema 6
INTERRUPCIONES
Microcontroladores: Tema 6
Interrupciones
Las interrupciones incrementan la eficiencia de un
sistema permitiendo que un dispositivo de
Entrada-Salida reclame un servicio cuando
requiere atencin inmediata. Los programas
pueden ser escritos sin necesidad de checar
continuamente sus puertos polling.
Ronald L. Baldrige
Interrupts and Power, Complexity to uC-System Design
EDN Vol. 22 No 14. August 5, 1977
Interrupciones
Una interrupcin es una llamada a una
subrutina iniciada por hardware interno o
externo
Las excepciones exceptions son
interrupciones provocadas por el CPU para
indicar una condicin extraordinaria como
una divisin entre cero etc..
Interrupciones: Ventajas sobre Polling

A
MAIN
A? B?
MAIN
A? B?
PROC
B
Tiempo
MAIN
A?
B?
PROC
A
MAIN
A? B?
Interrupciones: Ventajas sobre Polling

A
ISR
A
MAIN
Tiempo
MAIN
ISR
A
ISR
B
ISR
A
Porqu interrupcin?
Coordinacin de actividdades de entrada salida
Procesos crticos en tiempo como el salvamento de
variables en una falla de energa etc.
Aborto gracioso del programa bajo condiciones
anmalas de operacin
Realizar actividades perodicas como la
actualizacin de un RTC o el muestreo de una seal
analgica.
Enmascaramiento de
interrupciones
El enmascaramiento o masking permite

ignorar las interrupciones
El estado normal despues de un reset es
tipicamente tener las interrupciones inactivas
o deshabilitadas
Existes generalmente una interrupcin
individual por fuente de interrupcin y una
general que habilita o deshabilita todas las
interrupciones.
7
Prioridad
Si mas de una interrupcin ocurre al mismo
tiempo, la prioridad permite definir cual
interrupcin ser ejectudada primero.
La prioridad puede dedinir tambin si una
interrupcin en servicio puede ser
interrumpitda por una de menor prioridad.
El PIC18 maneja tres niveles:
Ninguna, alta y baja
8
Priorizacin de Interrupciones
Ocurrencia de eventos simultneos
EVENTO A
EVENTO B
PRIORIDAD: EVENTO A > EVENTO B
MAIN
MAIN
ISRA
ISRB
ISRA
ISRB
MAIN
ISRB
MAIN
Servicio de la interrupcin
El CPU le da servicio a la interrupcin
ejecutando una seccin de cdigo asociado a
la interrupcin.
Se le conoce como rutina de servicio de
interrupcin o ISR
Como al finalizar la interrupcin se debe de
regresar al flujo normal del programa, se
deben de realizar acciones especiales.
10
Acciones al ejecutar una interrupcin
11
Salvamento del contador del programa (PC)

Salvamento de registros especiales (como el
WREG o el registro de status) en la pila
(stack)
Indentificacin de la fuente de la
interrupcin
Resolver la direccin de inicio del cdigo
ISR
Ejecucin del ISR
Acciones al ejecutar una interrupcin

Restaurar el estado del CPU (regresando los
valores originales de los registros
importantes)
Restablecer el contador de programa despues
de la ltima instruccin ejecutada
Continuar con el flujo del ejecucin del
programa.
12
Vector de Interrupcin
El PIC18 utiliza el esquema de vector
predefinido.
Es una direccin de la memoria de programa
asignada a la interrupcin (o grupo de
interrrupciones) relacionadas
En el vector de interrupcin tipicamente se
almacena una instruccin de salto o la
direccin especfica donde reside la
subturina de servicio.
13
El PIC18 utiliza el esquema de vector
predefinido.
Es una direccin de la memoria de programa
asignada a la interrupcin (o grupo de
interrrupciones) relacionadas
En el vector de interrupcin tipicamente se
almacena una instruccin de salto o la
direccin especfica donde reside la
subturina de servicio.
14
15
RESET
0X0000
0X0008
3
EVENTO
MAIN
5
ISR
16
Varias interrupciones puede compartir el
mismo vector de interrupcin
Si este es el caso, en la subrutina de ISR se
identifica el origen de la fuente y se ejecuta
el proceso relacionado con esa interrupcin
en particular
17
Programacin de una interrupcin

Escritura del ISR
Es como cualquier otra subrutina pero se
recomienda sea lo ms corta posible (prender
una bandera, incremenar un contador o transferir
un dato)
Inicializar el vector de interrupcin

Habilitacin de interrupcin
Existen bandeas para habiliar en forma
individual las interrupciones y una bandera de
habilitacin general
18
Latencia de interrupcin
A
MAIN
MAIN
Li
ISR
A
Latencia
Tiempo
19
Lf
Reset
Es una forma de interrupcin que coloca al
procesador en un estado conocido
incluyendo el contador de programa
Las fuentes de reset son
Maual mediante seal RESET
POR
Otros
20
Interrupciones
Se cuenta con 13 registros para controlar la
operacin de las interrupciones:
21
Interrupciones
En general las interrupciones tienen
asociados 3 bits para controlar su operacin
Flag Bit: Indica que el evento de interrupcin
ocurri
Enable Bit: Permite que el control del programa
brinque al vector de interrupcin cuando la
bandera est encendida.
Prority Bit: Para seleccionar si es de alta o baja
prioridad
22
Interrupciones SIN prioridad

Para tener compatibilidad con dispositivos de
rango medio, al apagar el bit IPEN (registro
RCON) todas las interrupciones tendrn la
misma prioridad y brincarn al vector
localizado en la direccin 0x0008
23
Interrupciones CON prioridad

Se activa encendiendo el bit IPEN (registro
RCON)
Las de alta y baja prioridad pueden ser
habilitdas y deshabilitdas por grupo de
prioridad aparte de en forma individual
Para alta prioridad el vector es 0x0008
Para baja prioridad el vector es 0x0018
24
Operacin de interrupciones
Cuando se responde a una interrupcin,
automticamente se deshabilitan en forma
global el resto de las interrupciones pero
puede volverse a habilitar por cdigo.
Las interrupciones de alta prioridad pueden
interrumpir a las de baja priorida
Las interrupciones de baja prioridad no son
procesadas mientras se ejecute una de alta
prioridad
25
La direccin de retorno se almacena en el
stack (pila)
El contador de programa (PC) es cargado
con la direccin 0x0008 o 0x0018
Una vez dentro del ISR se puede determinar
el causante especfico de la interrupcin
indagando las banderas en los registros
INTCONx y PIRx
26
La bandera que gener la interrupcin debe
de ser limpiada por el usuario para evitar que
la interrupcin se vuelva a ejecutar al salir
del ISR
La instruccin RETFIE (Return From
Interrupt) re-habilita las interrupciones )
Par eventos externos (INTx o PORTB) la
latencia de la interrupin ser de entre dos o
tres ciclos de instruccin
27
Inportante
28
Lgica de interrupcin
29
Registros
INTCON: Contienen bits de habilitacin,
prioridad y banderas de interrupcin
PIR: Banderas de interrupcin de los
perifricos (PIR1 a PIR5)
PIE: Bits de habilitacin de las
interrupciones de los perifricos
IPR:Contienen los bits de control de
prioridad (cuando activo IPEN)
30
31
32
33
34
35
36
37
38
39
40
41
42
Interrupciones en PIC18
Tres asignadas a un puerto, seales son INT0
a INT2. Se puede configurar con flanco
positivo o negativo
FALLING
EDGE
43
RISING
EDGE
Interrupciones en PIC18
Cambio en cualquiera de las seales
asociadas al puerto PORTB/C cuando esas
seales han sido configuradas como entrada
Interrupciones del temporizador TMR0
Interrupciones generadas por los perifricos
internos del microcontrolador, la mayora de
los perifricos tienen asociada una
interrupcin.
44
Programacin de interrupciones
en lenguaje C (Compilador C18)
La declaracin de la interrupcin de manejo
de la interrucin se realiza por medio de
#pragma
Debido a que exisen interrupciones de alta y
baja prioridad se requiere hacer las
siguientes declaraciones:
El #pragma antecede a un directivo de compilador que
es particular a un CPU determinado o sistema
operativo
45
46
47
goto startup
goto high_priority_ISR
goto low_priority_ISR
0x0008
0x0018
main
high_priority_ISR
low_priority_IS
R
48
Salvamento de contexto
Al ocurrir una interrupcin el PIC18 salva
automticamente WREG, BSR y STATUS y se
puede definir su restauracin al retornar de un ISR
Cuando una interrucin de baja prioridad es
interrumpida por una de baja prioridad los registros
se pueden corromper
Se pueden agregar directivos en el #pragma para
proteger casos de doble interrupcin (ver 6.6.3)
49
Programacin de Interrupcin
compilador XC8
El compilador XC8 facilita la definicin de las
rutinas de interrupcin.
Basta declarar dos funciones con la siguiente
estructura para la atencin de alta y baja prioridad
50
Reset
51
Reset
52
Reset
53
Supervisorios de voltaje
54
Watch dog timer
55
Supevisorio mixto
56
Banda Transportadora
TORRETA
SENSOR
CONTENEDOR
MOTOR
BOTON DE
ARRANQUE
CONTROLADOR
BASADO EN PIC18
57
El programa de control deber de realizar lo
siguiente:
Esperar el botn de arranque
Contar el nmero de cajas
Si el nmero llega a un MAXIMO parar la
banda transportadora
Encender una torreta
Esperar de nuevo el botn de arranque.
58
Seales en sensores y actuadores (las
entradas sern configuradas como
interrupcin).
DETECTAREMOS
TRANSICIN
POSITIVA
RB0 (INT0)
RD0
BOTON
PRESIONADO
MOTOR
ENCENDIDO
1
0
RB2 (INT2)
0
RD1
SENSOR
CAJA PRESENTE
TORRETA
ENCENDIDA
1
0
59
Ejemplo
INCIO
INICIALIZAR
ISR INT2
(CAJAS)
ISR INT0
(BOTN)
DEBOUNCE
DEBOUNCE
CUENTA=
CUENTA + 1
ENCENDER MOTOR
APAGAR TORRETA
FIN
FIN
No
CUENTA =
MAXIMO ?
APAGAR MOTOR
ENCENDER TORRETA
CUENTA = 0
60
Ejemplo
Configurar INT0 para generar interrupcin
en transicin positiva (termin de pasar la
caja)
Configurar INT2 para generar interrupcin
en transicin positiva (depresin del botn)
Asuma que no existe ninguna otra
interrupcin dada de alta en el sistema
61
Compilador C8
62
63
64
65
66

TEMA 06 Interrupciones

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

TEMA 06 Interrupciones

Uploaded by

Copyright:

Available Formats

Tema 6

Interrupciones: Ventajas sobre Polling

Interrupciones: Ventajas sobre Polling

El enmascaramiento o masking permite

Acciones al ejecutar una interrupcin

Salvamento del contador del programa (PC)

Acciones al ejecutar una interrupcin

Programacin de una interrupcin

Inicializar el vector de interrupcin

Interrupciones SIN prioridad

Interrupciones CON prioridad

Watch dog timer

You might also like