FAMILIAS LOGICAS

Circuitos TTL
Transistor de unin bipolar.
El transistor de unin bipolar (BJT) es el elemento activo de conmutacin
utilizado en todos los circuitos TTL. La figura 14.25 muestra el smbolo de un
BJT npn con sus tres terminales; base, emisor y colector. Un BJT tiene dos
uniones; la unin base-emisor y la unin base-colector.

Inversor TTL.
La funcin lgica de un inversor o de cualquier tipo de puerta es siempre la
misma, independientemente del tipo de tecnologa de circuitos que se utilice. La
figura 14.27 muestra un circuito TTL estndar para un inversor. En esta figura
Q1 es el transistor de acoplamiento de entrada y D1 es el diodo de fijacin del
nivel de entrada. El transistor Q2 es el divisor de fase y la combinacin de Q3 y
Q4 forma el circuito de salida, a menudo denominado disposicin ttem-pole.

 Puerta NAND TTL.

En la figura 14.29 se muestra una puerta NAND TTL, estndar de 2 entradas.
Bsicamente, es igual al circuito inversor, excepto que Q1 tiene un emisor de
entrada adicional. En la tecnologa TTL, se utilizan transistores con mltiples
emisores para los dispositivos de entrada. Estos transistores mltiples pueden
compararse con la disposicin de diodos mostrada en la figura 14.30.

 Puertas en colector abierto.

Todas las puertas TTL descritas en las secciones anteriores tienen el circuito de
salida ttem-pole. Los circuitos integrados TTL disponen de otro tipo de salida,
que es la salida en colector abierto. Este tipo de salida en comparable a la salida
en drenador abierto de los CMOS. En la figura 14.31 (a) se presenta un inversor
TTL estndar con salida en colector abierto. Otros tipos de puertas tambin
disponen con este tipo de salidas.
Observe que la salida es el colector del transistor Q3, sin nada conectado, de ah
el nombre de colector abierto. Para obtener los niveles lgicos ALTO y BAJO a
la salida del circuito se conecta una resistencia de pull-up a Vcc desde el colector
de Q3, como se muestra en la figura 14.31 (b). Cuando Q3 no conduce, la salida
se lleva a Vcc a travs de la resistencia externa. Cuando Q3 se satura, la salida
se lleva a un potencial prximo a tierra a travs del transistor saturado.

 Puertas TTL con salida triestado.

La figura 14.33 muestra el circuito bsico inversor triestado TTL. Cuando la
entrada de habilitacin esta en nivel BAJO, Q2 no conduce y el circuito de salida
funciona en la configuracin ttem-pole normal, en la que el estado de salida
depende del estado de entrada. Cuando la entrada de habilitacin est en nivel
ALTO, Q2 conduce. Debido a ello, en el segundo emisor de Q1 se produce un
nivel BAJO, haciendo que Q3 y Q5 se bloquean y el diodo D1 se polarice en
directa, lo que hace que Q4 se bloquee tambin. Cuando ambos transistores
ttem-pole se bloquean, actan como un circuito abierto y la salida est por
completo desconectada de la circuitera interna, como muestra la figura 14.34.

 TTL Schottky.
La mayor parte de la lgica TTL utilizada actualmente es de tipo TTL Schottky,
que proporciona un muy rpido tiempo de conmutacin mediante la
incorporacin de diodos Schottky, que evitan que los transistores entren en
saturacin, disminuyendo el tiempo que tarda el transistor en entrar y salir de
conduccin. La figura 14.35 muestra un circuito de puerta Schottky. Observe los
smbolos de los transistores Schottky y de los diodos Schottky. Los dispositivos
Schottky se designan mediante una S en su identificador de dispositivo, como
por ejemplo 74S00. Otros tipos de TTL Schottky son la lgica TTL Schottky de

bajo consumo, que se designa mediante las letras LS; la lgica Schottky
avanzada, que se designa mediante AS; Schottky de bajo consumo avanzada,
que se especifica mediante ALS, y la serie rpida, que se designa mediante la
letra F.

Circuitos ECL
ECL (Emitter-Coupled Logic, lgica de emisor acoplado), al igual que la TTL, es una
tecnologa bipolar. El circuito ECL tpico formado por un circuito de entrada
amplificador diferencial, un circuito de polarizacin y salidas de tipo seguidor de
emisor. ECL es mucho ms rpida que TTL, ya que los transistores no funcionan en
saturacin y se emplea en aplicaciones de alta velocidad especializadas.
En la figura 14.46 (a) se representa una puerta OR/NOR ECL. Las salidas de emisor
proporcionan la funcin lgica OR y su complementaria NOR, como se indica en la
figura 14.46 (b).
Margen de ruido.
Como ya sabe, el margen de ruido de una puerta es la medida de su inmunidad
a las fluctuaciones de tensin indeseadas (ruido). Tpicamente, los circuitos ECL
tienen mrgenes de ruido comprendidos, aproximadamente entre 0.2 V y 0.25
V. Estos mrgenes son menores que la lgica TTL, y hacen a la lgica ECL poco
fiable en entornos de alto ruido.

 Comparacin de ECL con TTL y CMOS.

La tabla 14.2 muestra una comparacin de los parmetros clave de
funcionamiento para las familias F y AHC, y ECL.

Circuitos CMOS
Las siglas CMOS corresponde a Complementary Metal-Oxide Semiconductor
(metal-oxido semiconductor complementario). El trmino complementario se refiere
a la utilizacin de dos tipos de transistores en el circuito de salida. Se usan MOSFET
(MOS Field-Effect Transistor, transistor de efecto de campo MOS) de canal-n y
canal-p.
El MOSFET.
Los transistores de efecto de campo de semiconductor de metal-oxido
(MOSFET) son los elementos activos de conmutacin de los circuitos CMOS.
Estos dispositivos difieren enormemente, tanto en la construccin como en el
funcionamiento interno de los transistores bipolares utilizados en los circuitos
TTL, pero, bsicamente, su accin de conmutacin es la misma. Idealmente,
funcionan como interruptores abiertos o cerrados, dependiendo de la entrada.
Algunas veces, se utiliza un smbolo simplificado para el MOSFET, como el
mostrado en la figura 14.16.

 Inversor CMOS.
La lgica MOS complementaria (CMOS) utiliza pares complementarios MOSFET
como elemento bsico. Un par complementario emplea transistores MOSFET de
canal-p y canal-n, como se muestra en el circuito inversor de la figura 14.17.

Cuando se aplica un nivel ALTO a la entrada, el MOSFET de canal-p Q1 no

conduce, y el MOSET de canal-n Q2 conduce (se satura), como se indica en la
figura 14.18 (a). Esta condicin hace que la salida se conecte a tierra a travs
de la resistencia de conduccin (on) de Q2, produciendo un nivel BAJO de salida.

Cuando se aplica un nivel BAJO a la entrada, Q1 se satura y Q2 no, como se

muestra en la figura 14.18 (b).
Puerta NAND CMOS.
La figura 14.19 muestra una puerta NAND CMOS con dos entradas. Observe la
disposicin de los pares complementarios (dispositivos MOSFET de canal-n y
canal-p).

 Puerta NOR CMOS.

La figura 14.20 muestra una puerta NOR CMOS con dos entradas. Observe la
disposicin de los pares complementarios.

Puerta CMOS triestado.

Las salidas triestado estn disponibles tanto en la lgica CMOS como en la TTL.
La salida triestado combina las ventajas de los circuitos ttem-pole y colector
abierto. Como recordara, los tres estados de salida son ALTO, BAJO y alta
frecuencia (Alta-Z).
La figura 14.22 ilustra el funcionamiento de un circuito triestado. El tringulo
invertido () indica una salida triestado.

La circuitera de una puerta CMOS triestado, como muestra la figura 14.23,

permite poner al corte a ambos transistores de salida, Q1 y Q2, aun mismo
tiempo, desconectando la salida del resto del circuito.
Cuando la entrada de habilitacin est a nivel BAJO, el dispositivo se activa para
funcionamiento normal. Cuando la entrada de habilitacin est a nivel ALTO, Q1
y Q2 se bloquean y el circuito est en estado de alta impedancia.

Comparacin de las prestaciones CMOS y TTL.